JP2009088236A - 成膜方法、成膜装置及び記憶媒体 - Google Patents

成膜方法、成膜装置及び記憶媒体 Download PDF

Info

Publication number
JP2009088236A
JP2009088236A JP2007255881A JP2007255881A JP2009088236A JP 2009088236 A JP2009088236 A JP 2009088236A JP 2007255881 A JP2007255881 A JP 2007255881A JP 2007255881 A JP2007255881 A JP 2007255881A JP 2009088236 A JP2009088236 A JP 2009088236A
Authority
JP
Japan
Prior art keywords
gas
film
aluminum
alumina
alumina film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007255881A
Other languages
English (en)
Inventor
Tetsushi Ozaki
徹志 尾崎
Kazuhide Hasebe
一秀 長谷部
Tetsuya Shibata
哲弥 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007255881A priority Critical patent/JP2009088236A/ja
Publication of JP2009088236A publication Critical patent/JP2009088236A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】α-アルミナを含むアルミナ膜の成膜温度の低温化を図ることができるアルミナ膜の成膜方法、成膜装置及び前記成膜方法を実施するプログラムを格納した記憶媒体を提供する。
【解決手段】
処理容器2内に被処理体であるウエハWを載置した後、アルミニウムのβ-ジケトン錯体を含む原料ガス及び酸素ガス等の酸化ガスを導入して、その処理容器2内の処理雰囲気の温度を200℃以上、1,000℃以下の温度範囲に加熱することによりウエハW表面にα-アルミナを含むアルミナ膜を形成する。
【選択図】図2

Description

本発明は、α-アルミナ(α-Al;酸化アルミニウム)を含むアルミナ膜を成膜する成膜方法、成膜装置及び成膜方法を実施するプログラムを格納した記憶媒体に関する。
半導体デバイスの高集積化、微細化が進みつつあり、またデバイス構造についても多様化の傾向にあるが、これに伴って特性や製造工程などの面においてより適切な膜の選定、開発に力が注がれている。
例えばMONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)型のフラッシュメモリにて使用されているメモリ素子100は、図1に示すようにソース電極101、ドレイン電極102間のシリコン層(シリコン基板110)の上にトンネル酸化膜103、チャージトラップ層104、ブロッキング絶縁層105及びコントロールゲート106を積層して構成されている(このコントロールゲート106がポリシリコンより形成されているメモリ素子100をSONOS(Silicon-Oxide-Nitride-Oxide-Semiconductor)型という)。チャージトラップ層104は例えばシリコン窒化膜(Si)により形成されており、ブロッキング絶縁層105としては、このシリコン窒化膜に対するバンドギャップが大きく、またリーク電流の少ない膜が用いられる。
一方、従来用いられているフローティングゲート型のフラッシュメモリは、電荷を貯めるフローティングゲートと制御電圧を印加するコントロールゲートとの間を、シリコン窒化膜の両面をシリコン酸化膜により挟んだいわゆるONO膜と呼ばれている3層構造のゲート絶縁膜で絶縁している。
ところで最近において既述のMONOS型のメモリ素子100では、ブロッキング絶縁層105としてα-Alを利用する技術が検討されている。α-Alはコランダム結晶構造を有し、鉱物中に多く存在しているが、バンドギャップが8.8eV程度で、シリコン窒化膜に対して大きく、また誘電率が高いことから膜厚を大きくできるのでリーク電流も抑えられ、ブロッキング絶縁層105としては好適に用いることができる。そしてα-Alを用いればブロッキング絶縁層が一層構造になるため、フローティングゲート型のフラッシュメモリに比べても製造工程を簡略化できる利点がある。
α-AlはTMA(トリメチルアルミニウム)を原料として300℃程度のプロセス温度で成膜し、その後1,100℃以上の高温でアニールすることにより得られる。Alは300℃程度で成膜した段階ではアモルファスであり、α-Al型に相転移させるためには1,100℃以上の高温でアニールする必要がある。なおTMAを用いて300℃よりも高い温度で成膜すると、TMAの熱分解温度が低いために成膜速度が速くなり過ぎて、縦型熱処理装置によりプロセスを行った場合、半導体ウエハの中心部に達する前にTMAが消費され、結果として半導体ウエハのエッジのみにしか成膜されない。
一方、半導体ウエハを1,100℃もの高温でアニールすると、それまで積層されてきた部分に予定としていない熱履歴が残り、例えばイオン注入した不純物の活性度が設計値から変わってきてしまう。このためアニール温度は実際の製造プロセスにおいては1,000℃程度までしか設定できないが、そうするとγ、η、κ-Al等にしかならず、シリコン窒化膜に対するバンドギャップが8.2eV程度と低くなり、α-Alを用いることにより狙っている特性が得られなくなる。このようなプロセス上の問題からフラッシュメモリのゲート構造におけるα-Alの適用化が阻まれている。
なお特許文献1には、塩化アルミニウム(AlCl)、塩化チタン(TiCl)を処理容器内で交互に水蒸気と反応させて、アルミナ膜と酸化チタン膜とが交互に積層されたATO膜を成膜する技術が記載されている。しかしながら当該技術には特にα-Alからなるアルミナ膜を成膜する技術は記載されておらず、上述の問題を解決することはできない。
特開2001-234345号公報:第0026段落
本発明はこのような事情のもとになされたものであり、その目的は、α-アルミナを含むアルミナ膜の成膜温度の低温化を図ることができる成膜方法、成膜装置及び成膜方法を実施するプログラムを格納した記憶媒体を提供することにある。
本発明に係わるアルミナ膜の成膜方法は、処理容器内に被処理体を載置する工程と、
前記処理容器内に、アルミニウムのβ-ジケトン錯体を含む原料ガスを導入する工程と、
前記処理容器内に、酸化ガスを導入する工程と、
前記処理容器内の処理雰囲気を200℃以上、1,000℃以下の温度範囲で加熱することにより、前記β-ジケトン錯体と酸化ガスとを反応させて前記被処理体の表面にα-アルミナを含むアルミナ膜を成膜する工程と、を含むことを特徴とする。更に前記原料ガスを処理容器内に導入する工程と、前記酸化ガスを処理容器内に導入する工程とは、交互に行われることが好ましい。
当該成膜方法において、前記原料ガスは、トリス(ジピバロイルメタナト)アルミニウム、トリス(2,2,6,6-テトラメチル-3,5-オクタンジオナト)アルミニウム、トリス(イソブチリルピバロイルメタナト)アルミニウム、トリス(ジイソブチリルメタナト)アルミニウム、トリス(アセチルアセトナト)アルミニウム、トリス(ヘキサフルオロアセチルアセトナト)アルミニウムよりなる錯体群から選択される少なくとも一つのβ-ジケトン錯体を含んでいることが好ましく、また、前記酸化ガスは酸素ガス、オゾンガス、水蒸気、亜酸化窒素ガス、一酸化窒素ガス、二酸化窒素ガスからなる酸化ガス群から選択されることが好ましい。
また前記アルミナ膜を成膜する工程は、1.33Pa以上1.01×10Pa以下の範囲内の圧力雰囲気下にて行われることが好適であり、このアルミナ膜は、MONOS型メモリ素子内に形成されるブロッキング絶縁膜であることが好ましい。
次いで他の発明に係るアルミナ膜の成膜装置は、内部に被処理体が載置される処理容器と、
前記被処理体を加熱するための加熱手段と、
前記処理容器内にアルミニウムのβ-ジケトン錯体を含む原料ガスを供給するための原料ガス供給手段と、
前記処理容器内に酸化ガスを供給するための酸化ガス供給手段と、
前記処理容器内の被処理体が200℃以上、1,000℃以下の温度範囲に加熱され、前記原料ガス及び酸化ガスを用いて当該被処理体の上にα-アルミナを含むアルミナ膜を成膜するように各手段を制御する制御手段と、を備えたことを特徴とする。
更にまた、他の発明に係る記憶媒体は、アルミナ膜の成膜装置に用いられ、コンピュータ上で動作するプログラムを格納した記憶媒体であって、前記プログラムは上述したいずれかの成膜方法を実行するためにステップが組まれていることを特徴とする。
本発明によれば、熱分解温度の高い、アルミニウムのβ-ジケトン錯体を含む原料ガスを用いているので、200℃〜1,000℃といった比較的高い温度にてアルミニウム膜を成膜することができる。この結果、1,100℃以上といった高温のアニール工程を経ずにα-アルミナを含むアルミナ膜を成膜することが可能となる。そして例えばこのアルミナ膜をMONOS型のメモリ素子のブロッキング絶縁膜として利用した場合には、当該絶縁膜下層のシリコン窒化膜等からなるチャージトラップ層に対するバンドギャップが大きくなって、リーク電流の少ないメモリ素子を得ることができる。
以下、本発明をバッチ式の熱処理装置である縦型熱処理装置に適用した実施の形態について図2の縦断面図を用いて説明する。本実施の形態に係る成膜装置1は、原料ガスと酸化ガスとを切り替えて交互に処理容器内に供給し、両ガスの反応により1層あるいは少数層の原子層や分子層を形成し、このサイクルを複数回行うことにより、これらの層を積層して、被処理体である半導体ウエハ(以下「ウエハ」という)W上への成膜を行う、ALD(Atomic Layer Deposition)やMLD(Molecular Layer Deposition)等と呼ばれるプロセスにより成膜を行う装置として構成されている。
図2中2は、例えば石英により縦型の円筒状に形成された処理容器を成す反応容器であり、この反応容器2の下端は、炉口として開口され、その開口部21の周縁部にはフランジ22が反応容器2と一体に形成されている。この反応容器2の下方には、フランジ22の下面に当接して開口部21を気密に閉塞する、例えば石英製の蓋体23が図示しないボートエレベータにより上下方向に開閉可能に設けられている。蓋体23の中央部には、回転軸24が貫通して設けられ、その上端部にはウエハボート25が搭載されている。
このウエハボート25は、3本以上例えば4本の支柱26を備えており、複数枚例えば125枚のウエハWを棚状に保持できるように、前記支柱26には多数の溝(スロット)が形成されている。但し、125枚のウエハWの保持領域の内、上下両端部については複数枚のダミーウエハが保持され、その間の領域に製品ウエハWが保持されることになる。前記回転軸24の下部には、当該回転軸24を回転させる駆動部をなすモータMが設けられており、モータMは回転軸24を介してウエハボート25全体を回転させることができる。また蓋体23の上には前記回転軸24を囲むように保温ユニット27が設けられている。
反応容器2内には、2本のL字型のインジェクタ31、34、即ち原料ガスを供給するための第1のガスインジェクタ31及び酸化ガスを供給するための第2のガスインジェクタが反応容器2下部のフランジ22を介して挿入されている。図2に示すように第1のガスインジェクタ31は、その先端部がウエハボート25の上端部まで立ち上げられていて、この立ち上げ部分には、ウエハボート24に保持された各ウエハWに対応した高さ位置にガス供給孔311が設けられている。
第1のガスインジェクタ31は上流側にて原料ガス供給路32と接続されており、当該原料ガス供給路32の更に上流側にはバルブV1を介して、原料ソースを気化させる気化器331が設けられている。この気化器331には、夫々マスフローコントローラMFC1、MFC2及びバルブV2、V3を介して原料ソース供給源33及び、例えば窒素ガスボンベ等からなるキャリアガス供給源332が設けられている。
ここで原料ガス供給路32、気化器331、原料ソース供給源33、キャリアガス供給源332や各種バルブV1〜V3、マスフローコントローラMFC1、MFC2は原料ガス供給手段3aを構成している。
また本実施の形態に係る成膜装置1の原料ソース供給源33には、原料ガスであるアルミニウムのβ-ジケトン錯体、例えば下記の化学式(化1)に示すトリス(ジピバロイルメタナト)アルミニウム(Tris(2,2,6,6-tetramethyl-3,5-heptanedionato)aluminum)、
Figure 2009088236

(化2)に示すトリス(2,2,6,6-テトラメチル-3,5-オクタンジオナト)アルミニウム(Tris(2,2,6,6-tetramethyl-3,5-octanedionato)aluminum)、
Figure 2009088236

(化3)に示すトリス(イソブチリルピバロイルメタナト)アルミニウム(Tris(2,2,6-trimethyl-3,5-heptanedionato)aluminum)、
Figure 2009088236

(化4)に示すトリス(ジイソブチリルメタナト)アルミニウム(Tris(2,6-dimethyl-3,5-heptanedionato)aluminum)、
Figure 2009088236

(化5)に示すトリス(アセチルアセトナト)アルミニウム(Tris(2,4-pentanedionato)aluminum)、
Figure 2009088236

(化6)に示すトリス(ヘキサフルオロアセチルアセトナト)アルミニウム(Tris(1,1,1,5,5,5-hexafluoro-2,4-pentanedionato)aluminum)、
Figure 2009088236

よりなる錯体群から選択される少なくとも一つのβ-ジケトン錯体を含む原料ソースが貯留されている。以下の説明においては、例えばトリス(ジピバロイルメタナト)アルミニウム(以下、Al(DPM)と記す)を用いる場合について説明する。
一方、第2のガスインジェクタ34は、既述の第1のガスインジェクタ31とほぼ同様の構成を備えており、ウエハボート25の上端部まで立ち上げられると共に、この立ち上げ部分には多数のガス供給孔341が設けられていて、ウエハボート25に保持された各ウエハWの高さ位置にガスを供給可能な構成となっている。
この第2のガスインジェクタ34の上流側には、酸化ガス供給路35が接続され、当該酸化ガス供給路35にはバルブV4、V5やマスフローコントローラMFC3を介して酸化ガス供給源37が設けられている。この酸化ガス供給源34には、例えば酸素ガス、オゾンガス、水蒸気、亜酸化窒素(NO)ガス、一酸化窒素(NO)ガス、二酸化窒素(NO)ガスからなる酸化ガス群から選択される酸化ガス、例えば酸素ガスがボンベ内に格納されている。これら酸化ガス供給路35、酸化ガス供給源37や各種バルブV4、V5、マスフローコントローラMFC3は酸化ガス供給手段3bを構成している。
また、反応容器2の上方には、反応容器2内を排気するための排気口4が形成されている。この排気口4には、反応容器2内を所望の真空度に減圧排気可能な真空ポンプ41及び圧力調整手段42を備えた排気管43が接続されている。反応容器2の周囲には、反応容器2内を加熱するための加熱手段であるヒータ44を備えた加熱炉45が設けられている。前記ヒータ44としては、コンタミネーションがなく昇降温特性が優れたカーボンワイヤー等を用いることが好ましい。
また成膜装置1は、既述のヒータ44や圧力調整手段42及び各ガス供給手段3a、3b等の動作を制御する制御部5を備えている。制御部5は例えば図示しないCPUとプログラムとを備えたコンピュータからなり、プログラムには当該成膜装置1によってウエハWへの成膜を行うのに必要な動作、例えばヒータ44の温度コントロールや反応容器2内の圧力調整及び反応容器2への処理ガスや酸化ガスの供給量調整に係る制御等についてのステップ(命令)群が組まれている。このプログラムは、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリカード等の記憶媒体に格納され、そこからコンピュータにインストールされる。
次に上述の成膜装置1を用いて実施する成膜方法の一例について図3に示したシーケンス図を参照しながら説明する。シーケンス図中、図3(a)は反応容器2内の温度を示し、図3(b)は反応容器2へのAl(DPM)の供給量、図3(c)は酸素ガスの供給量を示している。
先ず被処理体であるウエハW、例えば図4(a)に示すようなP型シリコン基板110上にソース電極101やドレイン電極102が形成され、その上にトンネル酸化膜103となるシリコン酸化膜103aや、チャージトラップ層104となるシリコン窒化膜104aが積層されたウエハWを所定枚数ウエハボート25に保持させ、次いで例えば温度が300℃程度に維持された反応容器2内に、図示しないボートエレベータを上昇させることによりウエハボート25を搬入(ロード)する。
続いて反応容器2の下端開口部21が蓋体23により塞がれたら、図3(a)に示すように、反応容器2内の温度を例えば200℃/分の昇温速度で、例えば200℃以上、1,000℃以下の温度範囲の、好ましくは600℃以上、1,000℃以下の温度範囲における例えば800℃まで昇温させると共に、排気口4を通じて反応容器2内を真空ポンプ41により例えば1.33Pa(0.01torr)〜1.01×10Pa(760torr(常圧))以下の範囲内の例えば266Pa(2Torr)程度の圧力となるように排気する。なお、例えば300℃よりも低い温度で成膜を行う場合には、ウエハボート25を搬入する前の反応容器2の温度を当該成膜温度よりも低い温度に維持しておくとよい。
反応容器2内の昇温及び排気を完了したら、図3(b)に示すように、Al(DPM)を例えば10sccm〜1,000sccmの範囲の例えば30sccmの流量で、反応容器2内に例えば60秒間供給する。次いで、反応容器2に供給するガスを切り替えて、図3(c)に示すように、例えば100sccm〜20,000sccmの範囲の例えば500sccmの酸素ガスを例えば60秒間供給する。なお、酸素ガスに替えてオゾンを酸化ガスとして用いる場合には原料ガス1NMに対して100g〜250gの範囲のオゾンガスが供給されるように調整するとよく、水蒸気を用いる場合には20sccm〜500sccmの範囲の水蒸気が供給されるように調整するとよい。
このように反応容器2にAl(DPM)を導入する工程と、酸素ガスを導入する工程との、各工程1回ずつの組み合わせを1サイクルとすると、これらの工程を例えば30サイクル行いウエハW上への成膜を行う。なおこの期間中、反応容器2内は圧力調整手段42により例えば266Pa(2Torr)の減圧雰囲気に維持されており、ウエハボート25はモータMにより回転している。当該成膜処理により反応容器2内では、Al(DPM)が酸素ガスと反応し、図4(b)に示すようにシリコン窒化膜104aの上にアルミナ膜105aが成膜される。
ここで本実施の形態においては、従来用いられていたTMAと比較して熱分解温度が高い、Al(DPM)等のアルミニウムのβ-ジケトン錯体を原料ガスとして採用している。このため、例えば200℃〜1,000℃の範囲の成膜温度、好ましくはTMAを用いた場合の従来の成膜温度(例えば300℃程度)よりも高い、例えば600℃〜1,000℃の範囲にて原料ガスと酸化ガスとを反応させ、アルミナ膜105aの成膜を行うことができる。
背景技術においても説明したように、TMAを原料ガスとして低い温度で成膜を行った場合には、得られるAlはアモルファスであるため、α-Alを得るには1,100℃以上の高温でアニールする必要がある。このような従来技術に対して本発明者らは、熱分解し難いアルミニウムのβ-ジケトン錯体を用いて例えば200℃〜1,000℃、好ましくは600℃〜1,000℃といった従来よりも高い温度で成膜を行うことにより、アルミナ膜105aには、α-Alの結晶構造が含まれていることを見出した。
ここで200℃〜1,000℃の範囲の成膜温度は、アルミナ膜105a下層の積層構造(各電極101、102の形成されたP型シリコン基板110やシリコン酸化膜103a、シリコン窒化膜104a)に与える熱履歴の影響が比較的小さい。また、成膜されたアルミナ膜105a内にα-Alが含まれていることにより、例えば全てがγ-Alで構成されているアルミナ膜に比べてシリコン窒化膜104aに対する当該アルミナ膜105a全体の平均的なバンドギャップが高くなるので、リーク電流を低減することが可能となる。
本実施の形態に係る成膜装置1は、以上に説明した考え方に基づきアルミニウムのβ-ジケトン錯体を用いて成膜を行うことにより、成膜後のアニールを行うことなくα-Alを含むアルミナ膜105aを成膜できるように構成されている。
成膜装置1の動作説明に戻ると、以上に説明した工程によりシリコン窒化膜104a上にアルミナ膜105aが形成されたら、反応容器2内への原料ガスの供給を停止し、図示しない窒素ガス源から供給されるN2ガスによりパージを行って反応容器2内の圧力を常圧に戻す。次いで反応容器2内の温度を例えば300℃まで下降させ、ウエハボート25を反応容器2から搬出(アンロード)する。以上に説明した一連の工程は、制御部5に格納されたプロセスレシピに基づいて、ヒータ44、圧力調整手段42及び各ガス供給手段3a、3b等を制御して行われる。
反応容器2から搬出されたウエハWには、その後、図4(c)に示すようにアルミナ膜105aの上にコントロールゲート106となるポリシリコン膜106aが形成される。しかる後、これらの積層構造体からフォトリソグラフィ等によりトンネル酸化膜103〜コントロールゲート106のゲート構造を得て、更に各電極101、102及びコントロールゲート106に信号線を接続することにより、図1に示す構造を有するフラッシュメモリのメモリ素子100が形成される。
以上に説明した実施の形態に係る成膜装置1によれば以下の効果がある。熱分解温度の高いアルミニウムのβ-ジケトン錯体を含む原料ガスを用いているので、200〜1,000℃、好ましくは600℃〜1,000℃といった比較的高い温度にてアルミニウム膜105aを成膜することができる。この結果、α-アルミナを含むアルミナ膜105aを成膜することが可能となり、例えばこのアルミナ膜105aをMONOS型のメモリ素子のブロッキング絶縁膜105として利用した場合には、当該絶縁膜105下層のシリコン窒化膜等からなるチャージトラップ層104に対するバンドギャップが大きくなって、リーク電流の少ない良質なメモリ素子100を得ることができる。
なお実施の形態中に示した成膜装置1においては、反応容器2内に原料ガスと酸化ガスとを交互に供給するALDプロセスにより成膜工程を実行する場合について説明したが、これら原料ガスと酸化ガスとを同時に連続供給する通常のCVD(Chemical Vapor Deposition)プロセスによりα-Alを含むアルミナ膜105aを成膜してもよい。また、反応容器2内に挿入されるインジェクタ31、34を短くして、ウエハボート25の上端部まで立ち上げた立ち上げ部分を設けないように構成してもよい。
更にまた、反応容器2へ供給される酸素ガス等の酸化ガスは、実施の形態中に示したように、ガスボンベ等からなる酸化ガス供給源37より、通常のガスの状態で反応容器2へと供給される場合に限定されない。例えば図5に示すようにプラズマ発生部50を反応容器2の側壁部に設け、このプラズマ発生部50の内部に既述の第2のガスインジェクタ34を設置して、第2のガスインジェクタ34から酸化ガスが供給される領域に高周波電圧を印加することにより、酸化ガスをプラズマ化した状態で処理容器2内に供給するようにしてもよい。
プラズマ発生部50の構成を簡単に説明すると、当該プラズマ発生部50は、上下方向に細長く、酸化ガスの供給される領域を挟むように対向して設けられた2本のプラズマ電極51(図示の便宜上、図5には1本のみを示してある)と、このプラズマ電極51を内蔵する区画壁52と、この区画壁52の外部を覆う絶縁保護カバー53と、から構成されており、外部に設けられた図示しない高周波電源より2本のプラズマ電極間に高周波電圧が印加される。プラズマ発生部50と反応容器2との内部は、開口部54により連通されており、第2のガスインジェクタ34を出てプラズマ化された酸化ガスを反応容器2内に供給できるようになっている。
以上に説明した実施の形態においては、アニール処理を行うことなくα-Alを含むアルミナ膜105aを成膜する方法について説明したが、これはアルミナ膜105aの成膜後にアニール処理を行うことを除外するものではない。例えばアルミナ膜105aの結晶構造を変化させること等を目的として、当該アルミナ膜105aの成膜後に例えば1,000℃以下の温度でアニール処理を行う工程を含んでいる場合についても本発明の成膜方法に該当する。
本発明のアルミナ膜が用いられるMONOS型メモリ素子の構造を示す断面図である。 本発明の成膜方法を実施する成膜装置を示す縦断面図である。 前記成膜装置の作用を示すシーケンス図である。 前記MONOS型メモリ素子の製造過程を示す縦断面図である。 上記成膜装置の変形例を示す縦断面図である。
符号の説明
MFC1〜MFC3
マスフローコントローラ
W ウエハ
1 成膜装置
2 反応容器
3a 原料ガス供給手段
3b 酸化ガス供給手段
4 排気口
5 制御部
21 開口部
22 フランジ
23 蓋体
24 回転軸
25 ウエハボート
26 支柱
27 保温ユニット
31 第1のガスインジェクタ
32 原料ガス供給路
33 原料ソース供給源
34 第2のガスインジェクタ
35 酸化ガス供給路
37 酸化ガス供給源
41 真空ポンプ
42 圧力調整手段
43 排気管
44 ヒータ
45 加熱炉
100 メモリ素子
101 ソース電極
102 ドレイン電極
103 トンネル酸化膜
103a シリコン酸化膜
104 チャージトラップ層
104a シリコン窒化膜
105 ブロッキング絶縁膜
105a アルミナ膜
106 コントロールゲート
106a ポリシリコン膜
110 シリコン基板
331 気化器
332 キャリアガス供給源

Claims (8)

  1. 処理容器内に被処理体を載置する工程と、
    前記処理容器内に、アルミニウムのβ-ジケトン錯体を含む原料ガスを導入する工程と、
    前記処理容器内に、酸化ガスを導入する工程と、
    前記処理容器内の処理雰囲気を200℃以上、1,000℃以下の温度範囲で加熱することにより、前記β-ジケトン錯体と酸化ガスとを反応させて前記被処理体の表面にα-アルミナを含むアルミナ膜を成膜する工程と、を含むことを特徴とするアルミナ膜の成膜方法。
  2. 前記原料ガスを処理容器内に導入する工程と、前記酸化ガスを処理容器内に導入する工程とは、交互に行われることを特徴とする請求項1に記載のアルミナ膜の成膜方法。
  3. 前記原料ガスは、トリス(ジピバロイルメタナト)アルミニウム、トリス(2,2,6,6-テトラメチル-3,5-オクタンジオナト)アルミニウム、トリス(イソブチリルピバロイルメタナト)アルミニウム、トリス(ジイソブチリルメタナト)アルミニウム、トリス(アセチルアセトナト)アルミニウム、トリス(ヘキサフルオロアセチルアセトナト)アルミニウムよりなる錯体群から選択される少なくとも一つのβ-ジケトン錯体を含んでいることを特徴とする請求項1または2に記載のアルミナ膜の成膜方法。
  4. 前記酸化ガスは酸素ガス、オゾンガス、水蒸気、亜酸化窒素ガス、一酸化窒素ガス、二酸化窒素ガスからなる酸化ガス群から選択されることを特徴とする請求項1ないし3のいずれか一つに記載のアルミナ膜の成膜方法。
  5. 前記アルミナ膜を成膜する工程は、1.33Pa以上1.01×10Pa以下の範囲内の圧力雰囲気下にて行われることを特徴とする請求項1ないし4のいずれか一つに記載のアルミナ膜の成膜方法。
  6. 前記アルミナ膜は、MONOS型メモリ素子内に形成されるブロッキング絶縁膜であることを特徴とする請求項1ないし5のいずれか一つに記載のアルミナ膜の成膜方法。
  7. 内部に被処理体が載置される処理容器と、
    前記被処理体を加熱するための加熱手段と、
    前記処理容器内にアルミニウムのβ-ジケトン錯体を含む原料ガスを供給するための原料ガス供給手段と、
    前記処理容器内に酸化ガスを供給するための酸化ガス供給手段と、
    前記処理容器内の被処理体が200℃以上、1,000℃以下の温度範囲に加熱され、前記原料ガス及び酸化ガスを用いて当該被処理体の上にα-アルミナを含むアルミナ膜を成膜するように各手段を制御する制御手段と、を備えたことを特徴とするアルミナ膜の成膜装置。
  8. アルミナ膜の成膜装置に用いられ、コンピュータ上で動作するプログラムを格納した記憶媒体であって、
    前記プログラムは請求項1ないし6のいずれか一つに記載された成膜方法を実行するためにステップが組まれていることを特徴とする記憶媒体。
JP2007255881A 2007-09-28 2007-09-28 成膜方法、成膜装置及び記憶媒体 Pending JP2009088236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007255881A JP2009088236A (ja) 2007-09-28 2007-09-28 成膜方法、成膜装置及び記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007255881A JP2009088236A (ja) 2007-09-28 2007-09-28 成膜方法、成膜装置及び記憶媒体

Publications (1)

Publication Number Publication Date
JP2009088236A true JP2009088236A (ja) 2009-04-23

Family

ID=40661269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007255881A Pending JP2009088236A (ja) 2007-09-28 2007-09-28 成膜方法、成膜装置及び記憶媒体

Country Status (1)

Country Link
JP (1) JP2009088236A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012145459A (ja) * 2011-01-12 2012-08-02 Tokyo Electron Ltd 温度センサ、温度センサの製造方法、半導体装置、半導体装置の製造方法及び半導体装置の制御方法
KR20140106769A (ko) * 2013-02-25 2014-09-04 삼성전자주식회사 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012145459A (ja) * 2011-01-12 2012-08-02 Tokyo Electron Ltd 温度センサ、温度センサの製造方法、半導体装置、半導体装置の製造方法及び半導体装置の制御方法
KR20140106769A (ko) * 2013-02-25 2014-09-04 삼성전자주식회사 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법
JP2014165496A (ja) * 2013-02-25 2014-09-08 Samsung Electronics Co Ltd アルミニウム前駆体と、それを用いた薄膜及びキャパシタの形成方法
KR102123996B1 (ko) 2013-02-25 2020-06-17 삼성전자주식회사 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법

Similar Documents

Publication Publication Date Title
US8415258B2 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
TWI464802B (zh) 藉由化學氣相沉積之低溫介電膜形成
US8367557B2 (en) Method of forming an insulation film having low impurity concentrations
US20110124204A1 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
JP6124477B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
KR20060050163A (ko) 실리콘 산화막 형성 방법 및 장치
JP2017112145A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6745887B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10636649B2 (en) Method and apparatus for forming silicon oxide film on tungsten film
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20190304791A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
JP2011243620A (ja) 成膜方法および成膜装置
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
JP3578155B2 (ja) 被処理体の酸化方法
US9552981B2 (en) Method and apparatus for forming metal oxide film
JP2009132961A (ja) 成膜方法、成膜装置及び記憶媒体
JP5797790B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TWI354711B (ja)
JP2009088236A (ja) 成膜方法、成膜装置及び記憶媒体
JP4905315B2 (ja) 半導体製造装置、半導体製造方法及び記憶媒体
US10714336B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6976213B2 (ja) 半導体装置の製造方法及び成膜装置
JP2005159316A (ja) 半導体装置の製造方法及び成膜装置並びに記憶媒体