KR102093558B1

KR102093558B1 - 적층 인덕터의 제조 방법 및 적층 인덕터

Info

Publication number: KR102093558B1
Application number: KR1020180070211A
Authority: KR
Inventors: 야스히로 이타니; 히로끼 하시모또; 마사유끼 오이시
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2017-06-22
Filing date: 2018-06-19
Publication date: 2020-03-25
Also published as: US11217388B2; US20180374636A1; CN109119241A; KR20190000303A; JP6658681B2; CN109119241B; JP2019009211A

Abstract

L값이나 Q값의 열화를 저감할 수 있음과 함께, 제품마다의 L값이나 Q값의 변동을 작게 할 수 있는 적층 인덕터를 제공한다.
적층 인덕터의 제조 방법은, 제1 자성층에 제1 코일 도체층을 적층하는 제1 공정과, 제1 코일 도체층의 폭 방향의 측면에 제1 소실재를 적층하는 제2 공정과, 제1 코일 도체층에 접촉하지 않도록 제1 소실재와 제1 자성층에 제2 자성층을 적층하는 제3 공정과, 제1 코일 도체층의 상면의 폭 방향 외측의 제2 자성층에 제2 소실재를 적층하는 제4 공정과, 제2 자성층에 접촉하지 않도록 제1 코일 도체층의 상면과 제2 소실재에 제2 코일 도체층을 적층하는 제5 공정과, 제2 코일 도체층의 폭 방향의 측면 및 상면에 제3 소실재를 적층하는 제6 공정과, 제2 코일 도체층에 접촉하지 않도록 제3 소실재의 폭 방향의 측면과 제2 자성층에 제3 자성층을 적층하는 제7 공정과, 제3 소실재와 제3 자성층에 제4 자성층을 적층하는 제8 공정과, 제1, 제2 및 제3 소실재를 소성에 의해 소실시키는 제9 공정을 갖는다.

Description

적층 인덕터의 제조 방법 및 적층 인덕터 {MULTILAYER INDUCTOR MANUFACTURING METHOD AND MULTILAYER INDUCTOR}

본 발명은, 적층 인덕터의 제조 방법 및 적층 인덕터에 관한 것이다.

종래, 적층 인덕터로서는, 일본 특허 공개 제2009-117664호 공보(특허문헌 1)에 기재된 것이 있다. 이 적층 인덕터는, 복수의 자성층을 포함하는 적층체와, 적층체 내에 설치된 복수의 코일 도체층을 갖는다.

적층 인덕터를 제조하기 위해서는, 그린 시트에 제1 코일 도체층을 도포하고, 제1 코일 도체층의 폭 방향의 단부를 덮도록 그린 시트에 제1 자성층을 도포한다. 그 후, 제1 코일 도체층에 제2 코일 도체층을 도포하고, 제2 코일 도체층의 폭 방향의 단부를 덮도록 제1 자성층에 제2 자성층을 도포한다. 이것을 복수 반복한 후, 소성하여 적층 인덕터를 제조한다.

일본 특허 공개 제2009-117664호 공보

그런데, 상기 종래의 적층 인덕터를 제조하려고 하면, 다음의 문제가 있는 것을 알 수 있었다. 코일 도체층과 자성층이 접촉한 상태에서 소성되기 때문에, 코일 도체층과 자성층의 열팽창 계수에 차이가 있으면, 자성층은, 코일 도체층의 수축의 영향을 받은 상태에서 수축된다. 이 결과, 자성층에 잔류 응력이 발생하여, 잔류 응력이 자성층의 자기 특성을 열화시키고, 이에 의해, L값(인덕턴스 값)이나 Q값(품질 계수값)이 열화된다. 또한, 자성층의 잔류 응력이 발생하기 때문에, 제품마다의 L값이나 Q값의 변동이 커져, 일정한 품질의 제품을 안정적으로 제조할 수 없다.

그래서, 본 발명의 과제는, L값이나 Q값의 열화를 저감할 수 있음과 함께, 제품마다의 L값이나 Q값의 변동을 작게 할 수 있는 적층 인덕터의 제조 방법을 제공하는 데 있다.

상기 과제를 해결하기 위해, 본 발명의 적층 인덕터의 제조 방법은,

제1 자성층에 제1 코일 도체층을 적층하는 제1 공정과,

상기 제1 코일 도체층의 폭 방향의 측면에 제1 소실재를 적층하는 제2 공정과,

상기 제1 코일 도체층에 접촉하지 않도록 상기 제1 소실재와 상기 제1 자성층에 제2 자성층을 적층하는 제3 공정과,

상기 제1 코일 도체층의 상면의 폭 방향 외측의 상기 제2 자성층에 제2 소실재를 적층하는 제4 공정과,

상기 제2 자성층에 접촉하지 않도록 상기 제1 코일 도체층의 상면과 상기 제2 소실재에 제2 코일 도체층을 적층하는 제5 공정과,

상기 제2 코일 도체층의 폭 방향의 측면 및 상면에 제3 소실재를 적층하는 제6 공정과,

상기 제2 코일 도체층에 접촉하지 않도록 상기 제3 소실재의 폭 방향의 측면과 상기 제2 자성층에 제3 자성층을 적층하는 제7 공정과,

상기 제3 소실재와 상기 제3 자성층에 제4 자성층을 적층하는 제8 공정과,

상기 제1, 상기 제2 및 상기 제3 소실재를 소성에 의해 소실시키는 제9 공정을 구비한다.

본 발명의 적층 인덕터의 제조 방법에 의하면, 제1 코일 도체층의 측면과, 제2 코일 도체층의 측면, 하면 및 상면은, 자성층과의 사이에 소실재를 가지므로, 제1 코일 도체층의 측면과, 제2 코일 도체층의 측면, 하면 및 상면이, 자성층과 접촉하고 있지 않은 상태에서 소성된다. 이에 의해, 코일 도체층과 자성층의 열팽창 계수에 차이가 있어도, 자성층은, 코일 도체층의 수축의 영향을 받기 어려운 상태에서 수축된다. 이 결과, 자성층의 잔류 응력을 저감할 수 있어, L값(인덕턴스 값)이나 Q값(품질 계수값)의 열화를 저감할 수 있다. 또한, 자성층의 잔류 응력을 저감할 수 있으므로, 제품마다의 L값이나 Q값의 변동을 작게 할 수 있어, 일정한 품질의 제품을 안정적으로 제조할 수 있다.

또한, 적층 인덕터의 제조 방법의 일 실시 형태에서는, 상기 제1 공정에서는, 상기 제1 코일 도체층의 하면의 일부와 상기 제1 자성층 사이에 소실재를 설치한다.

상기 실시 형태에 따르면, 제1 코일 도체층의 하면의 일부가, 제1 자성층과 접촉하고 있지 않은 상태에서 소성되므로, 제1 자성층의 잔류 응력을 한층 저감할 수 있어, L값이나 Q값의 열화를 한층 저감할 수 있고, 제품마다의 L값이나 Q값의 변동을 한층 작게 할 수 있다.

또한, 적층 인덕터의 제조 방법의 일 실시 형태에서는, 상기 제5 공정에서는, 상기 제2 코일 도체층의 최대 폭을 상기 제1 코일 도체층의 최대 폭보다 작게 한다.

상기 실시 형태에 따르면, 제2 코일 도체층의 최대 폭을 작게 함으로써, 제2 코일 도체층의 자성층과의 대향하는 면적을 작게 할 수 있다. 이에 의해, 소성 시, 자성층은, 제2 코일 도체층의 영향을 한층 받기 어려워진다. 따라서, 자성층의 잔류 응력을 한층 저감할 수 있어, L값이나 Q값의 열화를 한층 저감할 수 있고, 제품마다의 L값이나 Q값의 변동을 한층 작게 할 수 있다. 또한, 제2 코일 도체층의 최대 폭을 작게 함으로써, 제1 코일 도체층에 제2 코일 도체층을 안정적으로 적층할 수 있다.

또한, 적층 인덕터의 제조 방법의 일 실시 형태에서는, 상기 제5 공정 후에 상기 제2 공정 내지 상기 제5 공정을 복수 반복하여, 서로 적층되는 3층 이상의 코일 도체층으로부터 1개의 코일 배선을 형성함과 함께, 2개 이상의 코일 배선을 전기적으로 병렬로 접속한다.

상기 실시 형태에 따르면, 3층 이상의 코일 도체층으로부터 1개의 코일 배선을 형성함과 함께, 2개 이상의 코일 배선을 전기적으로 병렬로 접속하므로, 직접적으로 적층되어 면 접촉하는 코일 도체층을 나누어 배치할 수 있어, 직류 저항이 낮은 코일 배선을 안정적으로 형성할 수 있다.

또한, 적층 인덕터의 제조 방법의 일 실시 형태에서는, 서로 적층되는 2층의 코일 도체층으로부터 1개의 코일 배선을 형성함과 함께, 2개 이상의 코일 배선을 전기적으로 병렬로 접속한다.

상기 실시 형태에 따르면, 1개의 코일 배선을 구성하는 코일 도체층의 층수는, 2층이므로, 직접적으로 적층되어 면 접촉하는 코일 도체층의 수량을 적게 할 수 있어, 직류 저항이 낮은 코일 배선을 안정적으로 형성할 수 있다.

또한, 적층 인덕터의 제조 방법의 일 실시 형태에서는, 전기적으로 병렬로 접속된 상기 2개 이상의 코일 배선에 있어서, 적어도 하나의 코일 배선을 구성하는 코일 도체층의 층수는, 다른 코일 배선을 구성하는 코일 도체층의 층수와 상이하다.

상기 실시 형태에 따르면, 임피던스를 용이하게 조정할 수 있다.

또한, 적층 인덕터의 제조 방법의 일 실시 형태에서는,

상기 제7 공정과 상기 제8 공정 사이에, 상기 제3 소실재의 상면에 제4 소실재를 적층하는 공정을 갖고,

상기 제8 공정은, 상기 제4 소실재와 상기 제3 자성층에 상기 제4 자성층을 적층하고,

상기 제9 공정은, 상기 제1, 상기 제2, 상기 제3 및 상기 제4 소실재를 소성에 의해 소실시킨다.

상기 실시 형태에 따르면, 제3 자성층이 건조하면, 제3 소실재가 폭 방향 외측으로 제3 자성층으로 인장되어, 제3 소실재에 균열이 생길 우려가 있지만, 제4 소실재가 제3 소실재의 균열에 들어가 있으므로, 제4 자성층이 제3 소실재의 균열에 침입하는 것을 방지할 수 있다. 이에 의해, 제2 코일 도체층이 제4 자성층에 접촉하는 것을 방지할 수 있다.

또한, 적층 인덕터의 일 실시 형태에서는,

자성층을 적층 방향으로 적층하여 구성되는 소체와,

상기 소체 내에 설치되고, 나선 형상으로 권회된 코일을 구비하고,

상기 코일은, 평면 형상으로 권회된 복수의 코일 배선을 상기 적층 방향으로 적층하여 구성되고, 상기 코일 배선은, 서로 면 접촉하여 상기 적층 방향으로 적층된 복수의 코일 도체층을 갖고,

상기 복수의 코일 배선 중 적어도 하나의 코일 배선의 상기 적층 방향을 따른 단면에 있어서, 복수의 코일 도체층의 폭 방향의 측면과, 최상층의 코일 도체층의 상면과, 2층째 이후의 적어도 하나의 코일 도체층의 하면은, 상기 자성층과의 사이에 공동부를 갖는다.

상기 실시 형태에 따르면, 적어도 하나의 코일 배선의 적층 방향을 따른 단면에 있어서, 복수의 코일 도체층의 폭 방향의 측면과, 최상층의 코일 도체층의 상면과, 2층째 이후의 적어도 하나의 코일 도체층의 하면은, 자성층과의 사이에 공동부를 갖는다. 이에 의해, 코일 도체층과 자성층의 열팽창 계수에 차이가 있어도, 자성층의 코일 도체층과의 접촉을 저감하고 있으므로, 자성층의 잔류 응력을 저감할 수 있어, L값이나 Q값의 열화를 저감할 수 있다. 또한, 자성층의 잔류 응력을 저감할 수 있으므로, 제품마다의 L값이나 Q값의 변동을 작게 할 수 있어, 일정한 품질의 제품을 안정적으로 제조할 수 있다.

또한, 적층 인덕터의 일 실시 형태에서는, 상기 적어도 하나의 코일 배선에 있어서, 2층째 이후의 코일 도체층의 최대 폭은, 최하층의 코일 도체층의 최대 폭보다 작다.

상기 실시 형태에 따르면, 복수의 코일 도체층의 적층이 안정된다.

또한, 적층 인덕터의 일 실시 형태에서는, 2개 이상의 코일 배선을 전기적으로 병렬로 접속한다.

상기 실시 형태에 따르면, 직접적으로 적층되어 면 접촉하는 코일 도체층의 수량을 적게 할 수 있어, 직류 저항이 낮은 코일 배선을 안정적으로 형성할 수 있다.

또한, 적층 인덕터의 일 실시 형태에서는, 전기적으로 병렬로 접속된 상기 2개 이상의 코일 배선에 있어서, 적어도 하나의 코일 배선을 구성하는 코일 도체층의 층수는, 다른 코일 배선을 구성하는 코일 도체층의 층수와 상이하다.

본 발명의 적층 인덕터에 의하면, L값이나 Q값의 열화를 저감할 수 있음과 함께, 제품마다의 L값이나 Q값의 변동을 작게 할 수 있다.

도 1은 본 발명의 적층 인덕터의 제1 실시 형태를 도시하는 사시도이다.
도 2는 적층 인덕터의 분해 사시도이다.
도 3은 적층 인덕터의 단면도이다.
도 4a는 적층 인덕터의 제1 실시 형태의 제조 방법에 대해 설명하는 설명도이다.
도 4b는 적층 인덕터의 제1 실시 형태의 제조 방법에 대해 설명하는 설명도이다.
도 4c는 적층 인덕터의 제1 실시 형태의 제조 방법에 대해 설명하는 설명도이다.
도 4d는 적층 인덕터의 제1 실시 형태의 제조 방법에 대해 설명하는 설명도이다.
도 4e는 적층 인덕터의 제1 실시 형태의 제조 방법에 대해 설명하는 설명도이다.
도 4f는 적층 인덕터의 제1 실시 형태의 제조 방법에 대해 설명하는 설명도이다.
도 4g는 적층 인덕터의 제1 실시 형태의 제조 방법에 대해 설명하는 설명도이다.
도 4h는 적층 인덕터의 제1 실시 형태의 제조 방법에 대해 설명하는 설명도이다.
도 4i는 적층 인덕터의 제1 실시 형태의 제조 방법에 대해 설명하는 설명도이다.
도 4j는 적층 인덕터의 제1 실시 형태의 제조 방법에 대해 설명하는 설명도이다.
도 5는 본 발명의 적층 인덕터의 제조 방법의 제2 실시 형태를 도시하는 단면도이다.
도 6은 본 발명의 적층 인덕터의 제조 방법의 제3 실시 형태를 도시하는 단면도이다.
도 7은 본 발명의 적층 인덕터의 제조 방법의 제4 실시 형태를 도시하는 단면도이다.
도 8a는 2층 2중 권취의 적층 인덕터의 소성 전의 화상도이다.
도 8b는 2층 2중 권취의 적층 인덕터의 소성 후의 화상도이다.
도 9a는 4층 1중 권취의 적층 인덕터의 소성 전의 화상도이다.
도 9b는 4층 1중 권취의 적층 인덕터의 소성 후의 화상도이다.

이하, 본 발명을 도시한 실시 형태에 의해 상세하게 설명한다.

(제1 실시 형태)

도 1은, 본 발명의 적층 인덕터의 제1 실시 형태를 도시하는 사시도이다. 도 2는, 본 발명의 적층 인덕터의 분해 사시도이다. 도 1과 도 2에 도시한 바와 같이, 적층 인덕터(1)는, 소체(10)와, 소체(10)의 내부에 설치된 코일(20)과, 소체(10)의 표면에 설치되고 코일(20)에 전기적으로 접속된 제1 외부 전극(31) 및 제2 외부 전극(32)을 갖는다.

적층 인덕터(1)는, 제1, 제2 외부 전극(31, 32)을 통해, 도시하지 않은 회로 기판의 배선에 전기적으로 접속된다. 적층 인덕터(1)는, 예를 들어 노이즈 제거 필터로서 사용되고, 퍼스널 컴퓨터, DVD 플레이어, 디지털 카메라, TV, 휴대 전화, 카 일렉트로닉스 등의 전자 기기에 사용된다.

소체(10)는, 복수의 자성층(11)을 포함하고, 복수의 자성층(11)은 적층 방향으로 적층된다. 자성층(11)은, 예를 들어 Ni-Cu-Zn계의 재료 등의 자성 재료로 이루어진다. 또한, 소체(10)에는, 부분적으로 비자성층을 포함하고 있어도 된다.

소체(10)는, 대략 직육면체 형상으로 형성되어 있다. 소체(10)의 표면은, 제1 단부면(15)과, 제1 단부면(15)의 반대측에 위치하는 제2 단부면(16)과, 제1 단부면(15)과 제2 단부면(16) 사이에 위치하는 4개의 측면(17)을 갖는다. 제1 단부면(15) 및 제2 단부면(16)은, 적층 방향에 직교하는 방향에 대향하고 있다.

제1 외부 전극(31)은, 소체(10)의 제1 단부면(15)의 전체면과, 소체(10)의 측면(17)의 제1 단부면(15)측의 단부를 덮는다. 제2 외부 전극(32)은, 소체(10)의 제2 단부면(16)의 전체면과, 소체(10)의 측면(17)의 제2 단부면(16)측의 단부를 덮는다.

코일(20)은 적층 방향을 따라, 나선 형상으로 권회되어 있다. 코일(20)의 제1 단부는, 소체(10)의 제1 단부면(15)으로부터 노출되어, 제1 외부 전극(31)에 전기적으로 접속된다. 코일(20)의 제2 단부는, 소체(10)의 제2 단부면(16)으로부터 노출되어, 제2 외부 전극(32)에 전기적으로 접속된다. 코일(20)은, 예를 들어 Ag 또는 Cu 등의 도전성 재료로 이루어진다.

코일(20)은, 평면 형상으로 권회된 복수의 코일 배선(21, 22, 23, 24)을 포함한다. 복수의 코일 배선(21, 22, 23, 24)은, 자성층(11) 상에 설치되어 적층 방향으로 적층된다.

1층째의 제1 코일 배선(21)과 2층째의 제2 코일 배선(22)은, 전기적으로 병렬로 접속되어, 제1 병렬군(P1)을 구성한다. 3층째의 제3 코일 배선(23)과 4층째의 제4 코일 배선(24)은, 전기적으로 병렬로 접속되어, 제2 병렬군(P2)을 구성한다. 제1 병렬군(P1)과 제2 병렬군(P2)은, 제1 외부 전극(31)과 제2 외부 전극(32) 사이에, 전기적으로 직렬로 접속된다.

구체적으로 설명하면, 제1 코일 배선(21)과 제2 코일 배선(22)은, 동일 형상이다. 제1 코일 배선(21)의 제1 단부와 제2 코일 배선(22)의 제1 단부는, 제1 외부 전극(31)에 접속된다. 제1 코일 배선(21)의 제2 단부와 제2 코일 배선(22)의 제2 단부는, 접속부(25)를 통해 접속된다. 이에 의해, 제1 코일 배선(21)과 제2 코일 배선(22)은 동일 전위로 된다. 접속부(25)는, 자성층(11)을 적층 방향으로 관통하여 설치된다.

제3 코일 배선(23)과 제4 코일 배선(24)은 동일 형상이다. 제3 코일 배선(23)의 제1 단부와 제4 코일 배선(24)의 제1 단부는, 접속부(25)를 통해 접속된다. 제3 코일 배선(23)의 제2 단부와 제4 코일 배선(24)의 제2 단부는, 제2 외부 전극(32)에 접속된다. 이에 의해, 제3 코일 배선(23)과 제4 코일 배선(24)은 동일 전위로 된다.

제1, 제2 코일 배선(21, 22)의 제2 단부와 제3, 제4 코일 배선(23, 24)의 제1 단부는, 접속부(25)를 통해 접속된다. 이에 의해, 제1, 제2 코일 배선(21, 22)(제1 병렬군(P1))과 제3, 제4 코일 배선(23, 24)(제2 병렬군(P2))은 직렬로 접속된다.

도 3은, 적층 인덕터(1)의 단면도이다. 도 3에 도시한 바와 같이, 제1 내지 제4 코일 배선(21 내지 24)은 각각, 하층의 제1 코일 도체층(211) 및 상층의 제2 코일 도체층(212)을 갖는다. 제1 코일 도체층(211) 및 제2 코일 도체층(212)은, 서로 면 접촉하여 적층 방향으로 적층되어 있다.

적층 방향을 따른 단면에 있어서, 제1 코일 도체층(211) 및 제2 코일 도체층(212)은 각각, 대략 사다리꼴로 형성되어 있다. 제1 코일 도체층(211)은, 상면(211a), 하면(211b) 및 폭 방향의 양측면(211c)을 갖는다. 상면(211a)의 폭은, 하면(211b)의 폭보다 작다. 제2 코일 도체층(212)은, 제1 코일 도체층(211)과 마찬가지로, 상면(212a), 하면(212b) 및 폭 방향의 양측면(212c)을 갖는다. 제1 코일 도체층(211)의 상면(211a)과 제2 코일 도체층(212)의 하면(212b)은 면 접촉하고 있다.

제1 코일 배선(21)에 있어서, 제1, 제2 코일 도체층(211, 212)의 폭 방향의 측면(211c, 212c)과, 제2 코일 도체층(212)의 상면(212a)은, 소체(10)(자성층(11))와의 사이에 공동부(40)를 갖는다.

공동부(40)는, 제1 연장부(41) 및 제2 연장부(42)를 갖는다. 제1 연장부(41)는, 제2 코일 도체층(212)의 상면(212a)측에서 폭 방향 외측을 향해 연장된다. 제2 연장부(42)는, 제2 코일 도체층(212)의 하면(212b)측에서 폭 방향 외측을 향해 연장된다.

제2, 제3, 제4 코일 배선(22, 23, 24)에 있어서, 제1 코일 배선(21)과 마찬가지로, 제1, 제2 코일 도체층(211, 212)의 폭 방향의 측면(211c, 212c)과, 제2 코일 도체층(212)의 상면(212a)은, 자성층(11)과의 사이에, 공동부(40)를 갖는다. 제3 코일 배선(23)에 있어서 또한 제2 코일 도체층(212)의 하면(212b)은, 자성층(11)과의 사이에 공동부(40)를 갖는다. 제2 코일 도체층(212)의 하면(212b)의 공동부(40)는 제1 코일 도체층(211)의 상면(211a)의 일부와 제2 코일 도체층(212)의 하면(212b) 사이에 연장되어 있다.

다음으로, 적층 인덕터(1)의 제조 방법에 대해 설명한다.

도 4a에 도시한 바와 같이, 제1 자성층(111)에 제1 코일 도체층(211)을 적층한다(제1 공정이라고 함). 제1 자성층(111)은, 예를 들어 자성 페이스트를 인쇄하고 건조하여 형성된다. 제1 코일 도체층(211)은, 예를 들어 도전 페이스트를 인쇄하고 건조하여 형성된다.

도 4b에 도시한 바와 같이, 제1 코일 도체층(211)의 폭 방향의 측면(211c)에 제1 소실재(51)를 적층한다(제2 공정이라고 함). 제1 소실재(51)는, 소성에 의해 소실되는 재료로 이루어지고, 예를 들어 수지 재료로 이루어진다. 바람직하게는, 제1 소실재(51)를 제1 코일 도체층(211)의 양단부로부터 폭 방향 외측으로 조금 비어져 나오도록 인쇄함으로써, 제1 소실재(51)의 인쇄의 위치 어긋남 등이 발생해도, 제1 코일 도체층(211)을 확실하게 제1 소실재(51)로 덮을 수 있다.

도 4c에 도시한 바와 같이, 제1 코일 도체층(211)에 접촉하지 않도록 제1 소실재(51)와 제1 자성층(111)에 제2 자성층(112)을 적층한다(제3 공정이라고 함). 제1 코일 도체층(211)의 상면(211a)과 제1 소실재(51)의 상면은, 제2 자성층(112)으로부터 노출되어 있다. 제1 코일 도체층(211)의 측면(211c)은, 제1 소실재(51)에 의해 제2 자성층(112)에 접촉하지 않는다.

도 4d에 도시한 바와 같이, 제1 코일 도체층(211)의 상면(211a)의 폭 방향 외측의 제2 자성층(112)에 제2 소실재(52)를 적층한다(제4 공정이라고 함). 제2 소실재(52)는, 제1 소실재(51)의 상면과 제2 자성층(112)의 상면에 겹쳐진다.

도 4e에 도시한 바와 같이, 제2 자성층(112)에 접촉하지 않도록 제1 코일 도체층(211)의 상면(211a)과 제2 소실재(52)에 제2 코일 도체층(212)을 적층한다(제5 공정이라고 함). 제2 코일 도체층(212)의 하면(211b)은, 제1 코일 도체층(211)의 상면(211a)에 면 접촉한다. 제2 코일 도체층(212)의 하면(211b)의 폭 방향 단부는, 제2 소실재(52)에 접촉한다. 제2 코일 도체층(212)의 하면(211b)은, 제2 소실재(52)에 의해 제2 자성층(112)에 접촉하지 않는다.

도 4f에 도시한 바와 같이, 제2 코일 도체층(212)의 폭 방향의 측면(212c) 및 상면(212a)에 제3 소실재(53)를 적층한다(제6 공정이라고 함). 즉, 제2 코일 도체층(212)의 노출면을 제3 소실재(53)로 덮는다.

도 4g에 도시한 바와 같이, 제2 코일 도체층(212)에 접촉하지 않도록 제3 소실재(53)의 폭 방향의 측면과 제2 자성층(112)에 제3 자성층(113)을 적층한다(제7 공정이라고 함). 제3 소실재(53)의 상면은, 제3 자성층(113)으로부터 노출되어 있다. 제2 코일 도체층(212)의 측면(212c)은, 제3 소실재(53)에 의해 제3 자성층(113)에 접촉하지 않는다.

이때, 제3 자성층(113)이 건조하면, 제3 소실재(53)를 제2 코일 도체층(212)의 상면(212a) 전부에 적층하고 있으므로, 제3 소실재(53)가 폭 방향 외측으로 제3 자성층(113)으로 인장되어, 제3 소실재(53)에 균열(53a)이 발생할 우려가 있다. 이하, 균열(53a)이 발생하였다고 하고, 설명한다.

도 4h에 도시한 바와 같이, 제3 소실재(53)의 상면에 제4 소실재(54)를 적층한다(제8 공정이라고 함). 제4 소실재(54)는, 제3 소실재(53)의 상면의 폭보다 커진다. 제4 소실재(54)는, 제3 소실재(53)의 균열(53a)에 들어간다.

도 4i에 도시한 바와 같이, 제4 소실재(54)와 제3 자성층(113)에 제4 자성층(114)을 적층한다(제9 공정이라고 함). 제4 소실재(54)가 제3 소실재(53)의 균열(53a)에 들어가 있으므로, 제4 자성층(114)이 제3 소실재(53)의 균열(53a)에 침입하는 것을 방지할 수 있다. 제2 코일 도체층(212)의 상면(212a)은, 제3, 제4 소실재(53, 54)에 의해, 제4 자성층(114)에 접촉하지 않는다. 이와 같이 하여, 제1 코일 배선(21)을 제작한다.

그 후, 제2 공정 내지 제9 공정을 3회 반복하여, 도 4j에 도시한 바와 같이, 제2 코일 배선(22), 제3 코일 배선(23) 및 제4 코일 배선(24)을 제작한다. 그 후, 제1, 제2, 제3 및 제4 소실재(51 내지 54)를 소성에 의해 소실시킨다(제10 공정이라고 함). 이에 의해, 도 3에 도시한 바와 같이, 제1 내지 제4 코일 배선(21 내지 24)과 자성층(11) 사이에 공동부(40)가 형성된다. 그 후, 도 1에 도시한 바와 같이, 소체(10)에 제1, 제2 외부 전극(31, 32)을 형성하여, 적층 인덕터(1)를 제조한다.

상기 적층 인덕터(1)의 제조 방법에 의하면, 제1 코일 도체층(211)의 측면(211c)과, 제2 코일 도체층(212)의 측면(212c), 하면(212b) 및 상면(212a)은, 자성층(111 내지 114)과의 사이에, 소실재(51 내지 54)를 가지므로, 제1 코일 도체층(211)의 측면(211c)과, 제2 코일 도체층(212)의 측면(212c), 하면(212b) 및 상면(212a)이 자성층(111 내지 114)과 접촉하고 있지 않은 상태에서 소성된다. 이에 의해, 코일 도체층(211, 212)과 자성층(111 내지 114)의 열팽창 계수에 차이가 있어도, 자성층(111 내지 114)은 코일 도체층(211, 212)의 수축 영향을 받기 어려운 상태에서 수축된다. 이 결과, 자성층(111 내지 114)의 잔류 응력을 저감할 수 있어, L값(인덕턴스 값)이나 Q값(품질 계수값)의 열화를 저감할 수 있다. 또한, 자성층(111 내지 114)의 잔류 응력을 저감할 수 있으므로, 제품마다의 L값이나 Q값의 변동을 작게 할 수 있어, 일정한 품질의 제품을 안정적으로 제조할 수 있다. 또한, 각 코일 배선(21 내지 24)은, 면 접촉한 제1 코일 도체층(211)과 제2 코일 도체층(212)으로 구성되므로, 인덕터의 직류 저항을 저감할 수 있다.

소실재(51 내지 54)의 소성 후, 도 3에 도시한 바와 같이, 제3 코일 배선(23)에 있어서, 제2 코일 도체층(212)의 하면(212b)과 자성층(11) 사이에 공동부(40)가 발생한다. 한편, 제1, 제2, 제4 코일 배선(21, 22, 24)에 있어서, 제2 코일 도체층(212)의 하면(212b)과 자성층(11) 사이에 공동부(40)가 발생하지 않지만, 소실재(51 내지 54)의 소성 시에, 제2 코일 도체층(212)의 하면(212b)과 자성층(11)은 제2 소실재(52)에 의해 접촉하고 있지 않으므로, 자성층(11)의 잔류 응력을 저감할 수 있다. 또한, 소실재(51 내지 54)의 소성 후, 적어도 하나의 코일 배선에 있어서, 제2 코일 도체층(212)의 하면(212b)과 자성층(11) 사이에 공동부(40)가 발생한다.

상기 적층 인덕터(1)에 의하면, 제1 코일 도체층(211)과 제2 코일 도체층(212)은, 자성층(111 내지 114)과의 사이에 공동부(40)를 가지므로, 코일 도체층(211, 212)과 자성층(111 내지 114)의 열팽창 계수에 차이가 있어도, 자성층(111 내지 114)의 코일 도체층(211, 212)과의 접촉을 저감할 수 있다. 이 결과, 자성층(111 내지 114)의 잔류 응력을 저감할 수 있어, L값이나 Q값의 열화를 저감할 수 있다. 또한, 자성층(111 내지 114)의 잔류 응력을 저감할 수 있으므로, 제품마다의 L값이나 Q값의 변동을 작게 할 수 있어, 일정한 품질의 제품을 안정적으로 제조할 수 있다.

또한, 서로 적층되는 2층의 코일 도체층(211, 212)으로부터 1개의 코일 배선(21 내지 24)을 형성하는 것 외에도, 제1 코일 배선(21)과 제2 코일 배선(22)은, 전기적으로 병렬로 접속되어 제1 병렬군(P1)을 구성하고, 제3 코일 배선(23)과 제4 코일 배선(24)은, 전기적으로 병렬로 접속되어 제2 병렬군(P2)을 구성하고 있다. 이것에 의하면, 직접적으로 적층되어 면 접촉하는 코일 도체층(211, 212)의 수량을 적게 할 수 있어, 직류 저항이 낮은 코일 배선(21 내지 24)을 안정적으로 형성할 수 있다. 이때, 제1 병렬군(P1), 제2 병렬군(P2)은, 3개 이상의 코일 배선을 전기적으로 병렬로 접속해도 된다. 이것에 의하면, 한층 직류 저항이 낮은 코일 배선(21 내지 24)을 안정적으로 형성할 수 있다.

또한, 1개의 코일 배선(21 내지 24)을 2층의 코일 도체층(211, 212)으로 구성함으로써, 코일 도체층과 자성층의 수축 거동의 차이를 작게 하여, 공동부를 안정적으로 형성할 수 있다.

바람직하게는, 코일 도체층의 페이스트의 수축률은, 자성층의 페이스트 수축률보다 커, 공동부를 용이하게 형성할 수 있다. 바람직하게는, 코일 도체층의 페이스트의 수축 개시 온도는, 자성층의 페이스트 수축 개시 온도보다 낮아, 공동부를 용이하게 형성할 수 있다.

또한, 코일은, 4층 이외의 복수의 코일 배선으로 구성되어도 된다. 또한, 코일 배선은, 3층 이상의 코일 도체층으로 구성되어 있어도 된다. 이때, 복수의 코일 배선 중 적어도 하나의 코일 배선의 적층 방향을 따른 단면에 있어서, 복수의 코일 도체층의 폭 방향의 측면과, 최상층의 코일 도체층의 상면과, 2층째 이후의 적어도 하나의 코일 도체층의 하면은, 자성층과의 사이에 공동부를 갖는다.

또한, 적층 인덕터의 제조 방법에 있어서, 제3 소실재에 균열이 발생하지 않는 경우, 제4 소실재를 설치하는 제8 공정을 생략해도 된다. 이때, 제3 자성층과 제4 자성층을 동시에 형성해도 된다.

또한, 상하의 자성층을 그린 시트로 제작하는 경우, 밀착을 위해, 압착하는 공정을 행해도 된다. 또한, 상하의 코일 배선이 접속부 이외에서 겹치지 않는 경우, 상하의 코일 배선 사이에, 절연을 위한 자성층을 형성하지 않아도 된다. 또한, 제1 내지 제4 코일 배선을 전기적으로 직렬로 접속해도 된다. 즉, 코일 배선이 전기적으로 병렬로 접속되어 있지 않은 코일이어도 된다.

또한, 제5 공정 후에 제2 공정 내지 제5 공정을 복수 반복하여, 서로 적층되는 3층 이상의 코일 도체층으로부터 1개의 코일 배선을 형성함과 함께, 2개 이상의 코일 배선을 전기적으로 병렬로 접속해도 된다. 이것에 의하면, 직접 적층되어 면 접촉하는 코일 도체층을 나누어 배치할 수 있어, 직류 저항이 낮은 코일 배선을 안정적으로 형성할 수 있다.

(제2 실시 형태)

도 5는, 본 발명의 적층 인덕터의 제조 방법의 제2 실시 형태를 도시하는 단면도이다. 제2 실시 형태는, 제1 실시 형태와는 제1 공정이 상이하다. 이 상이한 구성을 이하에 설명한다. 또한, 제2 실시 형태에 있어서, 제1 실시 형태와 동일한 부호는, 제1 실시 형태와 동일한 구성이므로, 그 설명을 생략한다.

도 5에 도시한 바와 같이, 제2 실시 형태의 제1 공정에서는, 제1 실시 형태의 제1 공정(도 4a)과 비교하여, 제1 코일 도체층(211)의 하면의 일부와 제1 자성층(111) 사이에 소실재(55)를 설치하고 있다. 소실재(55)는, 예를 들어 제1 코일 도체층(211)의 하면(211b)의 폭 방향의 양단부로부터 내측으로, 하면(211b)의 폭의 1/3의 범위에 설정되어 있다. 이하, 제1 실시 형태의 공정과 마찬가지로 하여, 제1 코일 배선(21A)을 제작한다. 그 후, 마찬가지의 공정을 반복하여, 제2 코일 배선, 제3 코일 배선 및 제4 코일 배선을 제작하고, 소성에 의해 모든 소실재를 소실시킨다.

제2 실시 형태에 따르면, 제1 코일 도체층(211)의 하면의 일부가, 제1 자성층(111)과 접촉하고 있지 않은 상태에서 소성되므로, 제1 자성층(111)의 잔류 응력을 한층 저감할 수 있어, L값이나 Q값의 열화를 한층 저감할 수 있고, 제품마다의 L값이나 Q값의 변동을 한층 작게 할 수 있다. 이와 같이 하여 제조된 적층 인덕터에 있어서, 소정의 코일 배선에 있어서, 1층째의 제1 코일 도체층(211)의 하면의 일부는, 제1 자성층(111)과의 사이에 공동부를 갖는다.

(제3 실시 형태)

도 6은, 본 발명의 적층 인덕터의 제조 방법의 제3 실시 형태를 도시하는 단면도이다. 제3 실시 형태는, 제1 실시 형태와는 제5 공정이 상이하다. 이 상이한 구성을 이하에 설명한다. 또한, 제3 실시 형태에 있어서, 제1 실시 형태와 동일한 부호는, 제1 실시 형태와 동일한 구성이므로, 그 설명을 생략한다.

도 6에 도시한 바와 같이, 제3 실시 형태의 제5 공정에서는, 제1 실시 형태의 제5 공정(도 4e)과 비교하여, 제2 코일 도체층(212)의 최대 폭 W2(하면(212b)측의 폭)를 제1 코일 도체층(211)의 최대 폭 W1(하면(211b)의 폭)보다 작게 하고 있다. 이하, 제1 실시 형태의 공정과 마찬가지로 하여, 제1 코일 배선(21B)을 제작한다. 그 후, 마찬가지의 공정을 반복하여, 제2 코일 배선, 제3 코일 배선 및 제4 코일 배선을 제작하고, 소성에 의해 모든 소실재를 소실시킨다.

제3 실시 형태에 따르면, 제2 코일 도체층(212)의 최대 폭 W2를 작게 함으로써, 제2 코일 도체층(212)의 자성층과의 대향하는 면적을 작게 할 수 있다. 이에 의해, 소성 시, 자성층은, 제2 코일 도체층(212)의 영향을 한층 받기 어려워진다. 따라서, 자성층의 잔류 응력을 한층 저감할 수 있어, L값이나 Q값의 열화를 한층 저감할 수 있고, 제품마다의 L값이나 Q값의 변동을 한층 작게 할 수 있다. 또한, 제2 코일 도체층(212)의 최대 폭 W2를 작게 함으로써, 제1 코일 도체층(211)에 제2 코일 도체층(212)을 안정적으로 적층할 수 있다. 그리고 이에 의해 제조된 적층 인덕터에 있어서, 제2 코일 도체층(212)의 최대 폭 W2는, 제1 코일 도체층(211)의 최대 폭 W1보다 작아진다.

또한, 코일 배선을 3층 이상의 코일 도체층으로 구성해도 되고, 이때, 최하층(1층째)의 코일 도체층의 최대 폭에 대해, 2층째 이후의 각 코일 도체층의 최대 폭을 작게 하면 된다. 적어도 하나의 코일 배선에 있어서, 2층째 이후의 코일 도체층의 최대 폭은, 최하층의 코일 도체층의 최대 폭보다 작아도 된다.

(제4 실시 형태)

도 7은, 본 발명의 적층 인덕터의 제조 방법의 제4 실시 형태를 도시하는 단면도이다. 제4 실시 형태는, 제1 실시 형태와는 코일 배선의 층수가 상이하다. 이 상이한 구성을 이하에 설명한다. 또한, 제4 실시 형태에 있어서, 제1 실시 형태와 동일한 부호는, 제1 실시 형태와 동일한 구성이므로, 그 설명을 생략한다.

도 7에 도시한 바와 같이, 제4 실시 형태에서는, 전기적으로 병렬로 접속된 제1 코일 배선(21C) 및 제2 코일 배선(22C)에 있어서, 제1 코일 배선(21C)을 구성하는 코일 도체층(211, 212)의 층수(2층임)는, 제2 코일 배선(22C)을 구성하는 코일 도체층(211)의 층수(1층임)와 상이하다. 이것에 의하면, 임피던스를 용이하게 조정할 수 있다.

또한, 3개 이상의 코일 배선을 전기적으로 병렬로 접속해도 되고, 이때, 적어도 하나의 코일 배선을 구성하는 코일 도체층의 층수를, 다른 코일 배선을 구성하는 코일 도체층의 층수와 상이하게 한다.

또한, 본 발명은 상술한 실시 형태에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위에서 설계 변경 가능하다. 예를 들어, 제1 내지 제4 실시 형태의 각각의 특징점을 다양하게 조합해도 된다.

(실시예)

도 8a는, 소성 전의 적층 인덕터의 화상도이고, 도 8b는, 소성 후의 적층 인덕터의 화상도이고, 주사형 전자 현미경(Scanning Electron Microscope)에 의해 촬영한 것이다. 도 8a와 도 8b에 나타낸 적층 인덕터는, 2층의 코일 도체층으로 구성된 코일 배선을 4층 설치하고, 그 코일 배선을 2층씩 병렬로 접속한 구조로, 이른바 2층 2중 권취의 구조이다. 즉, 도 8a는, 도 4j에 대응하는 화상도이고, 도 8b는, 도 3에 대응하는 화상도이다. 도 8a와 도 8b에 나타낸 바와 같이, 소실재가 소성되어, 공동부가 형성되어 있다.

마찬가지로, 도 9a는, 소성 전의 적층 인덕터의 화상도이고, 도 9b는, 소성 후의 적층 인덕터의 화상도이다. 도 9a와 도 9b에 나타낸 적층 인덕터는, 4층의 코일 도체층으로 구성된 코일 배선을 2층 설치하고, 2층의 코일 배선을 직렬로 접속한 구조로, 이른바 4층 1중 권취의 구조이다. 도 9a와 도 9b에 나타낸 바와 같이, 소실재가 소성되어, 공동부가 형성되어 있다.

1 : 적층 인덕터
10 : 소체
11 : 자성층
20 : 코일
21, 21A 내지 21C : 제1 코일 배선
22, 22C : 제2 코일 배선
23 : 제3 코일 배선
24 : 제4 코일 배선
25 : 접속부
31 : 제1 외부 전극
32 : 제2 외부 전극
40 : 공동부
51 : 제1 소실재
52 : 제2 소실재
53 : 제3 소실재
54 : 제4 소실재
55 : 소실재
111 : 제1 자성층
112 : 제2 자성층
113 : 제3 자성층
114 : 제4 자성층
211 : 제1 코일 도체층
211a : 상면
211b : 하면
211c : 측면
212 : 제2 코일 도체층
212a : 상면
212b : 하면
212c : 측면
P1 : 제1 병렬군
P2 : 제2 병렬군
W1 : 제1 코일 도체층의 최대 폭
W2 : 제2 코일 도체층의 최대 폭

Claims

제1 자성층에 제1 코일 도체층을 적층하는 제1 공정과,
상기 제1 코일 도체층의 폭 방향의 측면에 제1 소실재를 적층하는 제2 공정과,
상기 제1 코일 도체층에 접촉하지 않도록 상기 제1 소실재와 상기 제1 자성층에 제2 자성층을 적층하는 제3 공정과,
상기 제1 코일 도체층의 상면의 폭 방향 외측의 상기 제2 자성층에 제2 소실재를 적층하는 제4 공정과,
상기 제2 자성층에 접촉하지 않도록 상기 제1 코일 도체층의 상면과 상기 제2 소실재에 제2 코일 도체층을 적층하는 제5 공정과,
상기 제2 코일 도체층의 폭 방향의 측면 및 상면에 제3 소실재를 적층하는 제6 공정과,
상기 제2 코일 도체층에 접촉하지 않도록 상기 제3 소실재의 폭 방향의 측면과 상기 제2 자성층에 제3 자성층을 적층하는 제7 공정과,
상기 제3 소실재와 상기 제3 자성층에 제4 자성층을 적층하는 제8 공정과,
상기 제1, 상기 제2 및 상기 제3 소실재를 소성에 의해 소실시키는 제9 공정을 구비하는, 적층 인덕터의 제조 방법.
제1항에 있어서,
상기 제1 공정에서는, 상기 제1 코일 도체층의 하면의 일부와 상기 제1 자성층 사이에 소실재를 설치하는, 적층 인덕터의 제조 방법.
제1항 또는 제2항에 있어서,
상기 제5 공정에서는, 상기 제2 코일 도체층의 최대 폭을 상기 제1 코일 도체층의 최대 폭보다 작게 하는, 적층 인덕터의 제조 방법.
제1항 또는 제2항에 있어서,
상기 제5 공정 후에 상기 제2 공정 내지 상기 제5 공정을 복수 반복하여, 서로 적층되는 3층 이상의 코일 도체층으로부터 1개의 코일 배선을 형성함과 함께, 2개 이상의 코일 배선을 전기적으로 병렬로 접속하는, 적층 인덕터의 제조 방법.
제1항 또는 제2항에 있어서,
서로 적층되는 2층의 코일 도체층으로부터 1개의 코일 배선을 형성함과 함께, 2개 이상의 코일 배선을 전기적으로 병렬로 접속하는, 적층 인덕터의 제조 방법.
제4항에 있어서,
전기적으로 병렬로 접속된 상기 2개 이상의 코일 배선에 있어서, 적어도 하나의 코일 배선을 구성하는 코일 도체층의 층수는, 다른 코일 배선을 구성하는 코일 도체층의 층수와 상이한, 적층 인덕터의 제조 방법.
제1항 또는 제2항에 있어서,
상기 제7 공정과 상기 제8 공정 사이에, 상기 제3 소실재의 상면에 제4 소실재를 적층하는 공정을 갖고,
상기 제8 공정은, 상기 제4 소실재와 상기 제3 자성층에 상기 제4 자성층을 적층하고,
상기 제9 공정은, 상기 제1, 상기 제2, 상기 제3 및 상기 제4 소실재를 소성에 의해 소실시키는, 적층 인덕터의 제조 방법.
자성층을 적층 방향으로 적층하여 구성되는 소체와,
상기 소체 내에 설치되고, 나선 형상으로 권회된 코일을 구비하고,
상기 코일은, 평면 형상으로 권회된 복수의 코일 배선을 상기 적층 방향으로 적층하여 구성되고, 상기 코일 배선은, 서로 면 접촉하여 상기 적층 방향으로 적층된 복수의 코일 도체층을 갖고,
상기 복수의 코일 배선 중 적어도 하나의 코일 배선의 상기 적층 방향을 따른 단면에 있어서, 복수의 코일 도체층의 폭 방향의 측면과, 최상층의 코일 도체층의 상면과, 2층째 이후의 적어도 하나의 코일 도체층의 하면은, 상기 자성층과의 사이에 공동부를 갖는, 적층 인덕터.
제8항에 있어서,
상기 적어도 하나의 코일 배선에 있어서, 2층째 이후의 코일 도체층의 최대 폭은, 최하층의 코일 도체층의 최대 폭보다 작은, 적층 인덕터.
제8항 또는 제9항에 있어서,
2개 이상의 코일 배선을 전기적으로 병렬로 접속하는, 적층 인덕터.
제10항에 있어서,
전기적으로 병렬로 접속된 상기 2개 이상의 코일 배선에 있어서, 적어도 하나의 코일 배선을 구성하는 코일 도체층의 층수는, 다른 코일 배선을 구성하는 코일 도체층의 층수와 상이한, 적층 인덕터.