KR102061921B1 - 결합된 스루홀 도금 및 비아 충전 방법 - Google Patents

결합된 스루홀 도금 및 비아 충전 방법 Download PDF

Info

Publication number
KR102061921B1
KR102061921B1 KR1020147020277A KR20147020277A KR102061921B1 KR 102061921 B1 KR102061921 B1 KR 102061921B1 KR 1020147020277 A KR1020147020277 A KR 1020147020277A KR 20147020277 A KR20147020277 A KR 20147020277A KR 102061921 B1 KR102061921 B1 KR 102061921B1
Authority
KR
South Korea
Prior art keywords
copper
pulse
plating
range
layer
Prior art date
Application number
KR1020147020277A
Other languages
English (en)
Other versions
KR20140110962A (ko
Inventor
마르코 미르코빅
마르친 클로부스
테리 통
테드 천
타이거 탕
크리슈토프 모저
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20140110962A publication Critical patent/KR20140110962A/ko
Application granted granted Critical
Publication of KR102061921B1 publication Critical patent/KR102061921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

본 발명은 인쇄 회로판, IC 기판 등의 제조에서의 구리 전기도금 방법에 관한 것이다. 상기 방법은 결합된 컨포멀 스루홀 충전 및 블라인드 마이크로 비아들의 충전에 적합하다. 그 방법은, 금속 레독스 시스템 및 펄스 역 도금을 이용한다. 그 방법은 금속 레독스 시스템 및 펄스 역 도금을 이용하고, 유전체 코어 층 (1) 을 포함하고 내부 구리 층 (3), 유전체 외부 층 (2) 및 외부 구리 층 (4) 을 구비하는 다층 라미네이트를 수반한다. 제 1 구리 층 (7) 이 플래시 도금에 의해 형성된 다음, 구리 (8) 가 펄스 역 도금에 의해 전기도금된다.

Description

결합된 스루홀 도금 및 비아 충전 방법{METHOD FOR COMBINED THROUGH-HOLE PLATING AND VIA FILLING}
본 발명은 인쇄 회로판, IC 기판 등의 제조에서 결합된 스루홀 도금 및 블라인드 마이크로 비아 충전을 위한 구리 전기도금 방법에 관한 것이다.
구리의 전기도금은, 인쇄 회로판 및 IC 기판 등의 전자 컴포넌트들의 제조에서 일반적인 기술이다. 다층 라미네이트 (multilayer laminate) 에서 상이한 타입의 구조들, 이를테면 스루홀 (TH) 은 구리로 컨포멀하게 도금될 필요가 있는 반면, 예를 들어 블라인드 마이크로 비아 (BMV) 들은 구리로 완전히 충전될 필요가 있다.
상기 목적을 위한 상이한 방법들이 업계에 알려져 있다:
수직 도금 장비를 이용하는 제 1 방법은, a) TH 및 BMV 형성 단계, b) 플래시 도금 (flash plating) 단계, c) TH의 컨포멀 도금 (conformal plating) 및 BMV의 충전 단계 및 d) 기판 상부의 구리 층 두께를 감소시키는 단계를 포함한다. 상기 방법의 단점은, 다층 라미네이트의 상부 표면 및 TH의 벽에 컨포멀하게 도금되는 구리 층의 높은 두께이다. 그러므로, 다층 라미네이트의 상부 표면 상의 구리 층의 (예를 들면, 에칭, 그라인딩, 브러싱 또는 퍼미스 (pumice) 에 의한) 후속 감소 단계가 미세 라인 에칭을 용이하게 하기 위하여 필요하다.
수평 도금 장비를 이용하는 2개의 다른 방법들이 업계에 알려져 있다. 제 1 방법은, a) TH 및 BMV 형성 단계, b) 플래시 도금 단계, c) TH의 컨포멀 도금 단계, d) BMV의 충전 단계, e) 패널 도금 단계 및 f) 다층 라미네이트 상부의 구리 층 두께를 감소시키는 단계를 포함한다. 상기 방법의 단점은, TH 근처에 위치된 BMV들의 불완전한 충전과 주로, TH의 입구 영역에서 TH의 불충분한 도금 구리 층 두께이다. TH에서의 보다 높은 도금된 구리 층 두께가 달성되야 하는 경우, 다층 라미네이트의 상부 표면 상의 동시에 도금되는 구리 층의 두께는 미세 라인들 (≤ 75 ㎛ 구리 라인 폭 및 라인간 거리가 미세 라인들로서 여기에서 고려된다) 의 에칭을 위해서는 너무 높다.
선행 기술에서 알려진 수평 도금 장비를 이용하는 제 2 방법은, 컨포멀 TH 도금 및 BMV 의 충전 단계를 분리시킨다. 상기 제 2 방법은, a) BMV 형성 단계, b) 제 1 플래시 도금 단계, c) BMV 충전 단계, d) 다층 라미네이트의 상부 표면 상의 도금된 구리 층의 두께 감소 단계, e) TH 형성 단계, f) 제 2 플래시 도금 단계 및 g) 컨포멀 TH 도금 단계를 포함한다. 많은 수의 프로세스 단계들은, 더 높은 프로세스 비용을 초래하고 다층 라미네이트의 상부 표면 상의 도금된 구리 층의 높은 두께 변화를 초래한다. 그러므로, 다층 라미네이트의 상부 표면 상의 미세 구리 라인들의 에칭은 복잡하고 심지어 더 높은 프로세스 비용을 초래한다. BMV 형성 및 TH 형성에 사용되는 레지스트레이션 시스템 (registration system) 들은 분리되야 하고 BMV 및 TH 의 서로에 대한 열등한 정렬을 초래한다. 게다가, 제조 수율이, BMV 및 TH 형성을 위한 레지스트레이션 시스템들의 분리에 기인하여 낮아진다.
그러므로, TH의 컨포멀 도금 및 BMV 의 충전을 위한 알려진 방법들의 조합은 많은 수의 프로세스 단계들을 필요로 하고, 그러므로, 고가이며 낮은 수율에 이른다. 게다가, 다층 라미네이트의 상부 표면 상에 성막된 구리의 두께는, 연속적인 제조 단계들에서 미세 라인 회로의 생성을 위해서는 너무 두껍다. 다층 라미네이트는, 유전체 코어 층 및 그 유전체 코어 층에 대해 유전체 코어 층의 양측에 부착된 1 내지 12개의 유전체 층들을 포함한다. 모든 유전체 층들은 각 측 상에 구리 층을 포함한다.
그러므로, 본 발명의 목적은 하나의 단계에서 블라인드 마이크로 비아들의 충전 및 TH들의 컨포멀 도금하는 구리 전기도금 방법을 제공하는 것이고, 여기서 다층 라미네이트의 상부 표면 상에 성막된 구리는 연속적인 제조 단계들에서 미세 라인 회로의 생성을 허용한다.
이 목적은, 인쇄 회로판 및 IC 기판들의 제조에서 구리 전기도금 방법으로서,
a. 유전체 코어 층 (1) 을 포함하고 내부 구리 층 (3) 이 상기 유전체 코어 층 (1) 의 양측에 부착되고 적어도 하나의 유전체 외부 층 (2) 이 상기 유전체 코어 층 (1) 의 양측에 있는 상기 내부 구리 층 (3) 에 부착되는, 다층 라미네이트를 제공하는 단계로서, 상기 적어도 하나의 유전체 외부 층 (2) 은 외부 구리 층 (4) 이 상기 적어도 하나의 유전체 외부 층 (2) 의 다른 측 (opposite side) 에 부착되는, 상기 다층 라미네이트를 제공하는 단계,
b. 적어도 하나의 스루 홀 (5) 및 적어도 하나의 블라인드 마이크로 비아 (6) 를 형성하는 단계,
c. 플래시 도금에 의해 제 1 구리 층 (7) 을 성막하는 단계 및
d. 하나의 단계에서 구리 (8) 로 상기 적어도 하나의 블라인드 마이크로 비아 (6) 를 충전하고 상기 적어도 하나의 스루홀 (5) 을 컨포멀하게 도금하는 단계를 이 순서대로 포함하고,
구리 (8) 는 펄스 역 도금 (pulse reverse plating) 에 의해 단계 d. 에서 전기도금되고,
상기 펄스 역 도금은, 단일 플레이터 패스 (plater pass) 에서 인가되는 적어도 하나의 순방향 펄스 및 적어도 하나의 역방향 펄스의 제 1 사이클과, 적어도 하나의 순방향 펄스 및 적어도 하나의 펄스의 제 2 사이클을 포함하는, 구리 전기도금 방법에 의해 해결된다.
단계 d. 에서 사용된 수성 산성 구리 도금 욕은 바람직하게는 12 내지 20 g/ℓ 의 제 1 철 이온을 포함한다.
다층 라미네이트는, 연속 패널 도금 또는 비아 충전에 통상적으로 사용되는 수평 도금 장비에서 프로세싱된다. 단계 d. 에서 이용되는 프로세스 파라미터들은, 수성 산성 구리 도금 욕의 일정 성분들에 대해 다른 농도 범위 (distinct concentration range) 를 포함한다. 상기 농도 범위들은, 구리 이온, 철 이온 (제 1 철 및 제 2 철 양자 모두), 광택제 첨가물 (brightener additive) 및 레벨러 첨가물의 농도에 대해 설정된다. 설정될 가장 주요한 농도 범위는 제 1 철 이온들의 농도이다. 단계 d. 에서 이용되는 프로세스 파라미터들은 또한, 펄스 시간 설정뿐만 아니라 순 및 역 피크 전류를 포함하는 펄스 도금을 위한 전류 설정을 포함한다.
하나의 단계에서 블라인드 마이크로 비아들의 충전 및 스루홀의 컨포멀 도금이 본 발명에 따른 방법으로 실현가능하다. "하나의 단계" 란 여기에서 하나의 플레이터 패스, 즉 도금될 다층 라미네이트가 수평 도금 장비를 통해 한번 운반되는 것으로서 정의된다. "2 단계" 는 2개의 플레이터 패스, 즉, 다층 라미네이트가 도금 장비를 통해 두번 운반되는 것으로서 정의된다. 업계에 알려져 있는 방법들과 비교하여, 딤플 (dimple) 에 의해 나타낸, 불완전 블라인드 마이크로 비아 충전이, 비아 인 패드 (via-in-pad) 설계의 솔더링을 포함한, 인쇄 회로 기판 또는 IC 기판의 추가 프로세싱을 위한 허용가능한 레벨로 감소된다. 스로잉 파워 (throwing power) (스루홀 내부와 기판 표면의 상부의 도금된 구리 두께의 비) 는, 미세 구리 라인들 (≤ 75㎛ 구리 라인 폭 및 라인간 거리) 의 에칭을 허용하는 다층 라미네이트의 상부 표면에 도금된 구리 층 두께를 유지하면서 스루홀 내부의 필요한 구리 층 두께를 달성하기에 충분하다.
게다가, 프로세스 단계들의 수는 알려진 방법들에 비해 감소된다. 스루홀 및 블라인드 마이크로 비아 형성 양자 모두에 대해 필요한 단일 레지스트레이션 시스템이 사용될 수 있고 이는 보다 나은 생산 수율을 낳는다.
도 1은 본 발명에 따른 방법의 단계 a. 내지 d. 를 나타낸다.
본 발명에 따른 방법은 도 1에 나타나 있다.
여기에 나타낸 도면은 본 발명에 따른 방법을 단순히 예시한다. 도면은 스케일대로 그려지지 않았다, 즉 그 도면은 다양한 층들의 실제 치수들 또는 피쳐들을 반영하지 않는다. 같은 도면 부호들은 상세한 설명 전체에 걸쳐 같은 엘리먼트들을 지칭한다.
유전체 코어 층 (1) 을 포함하는 다층 라미네이트가 제공된다 (도 1 a). 2개의 구리 층들 (3) 이 유전체 코어 층 (1) 의 각 측에 부착된다. 적어도 하나의 유전체 외부 층 (2) 이 상기 내부 구리 층들 (3) 에 부착된다. 외부 구리 층 (4) 이 적어도 하나의 유전체 내부 층 (2) 의 타측에 부착된다.
그러한 다층 라미네이트는, 내부 구리 층들 (3) 의 양측에 부착된 동일한 수 또는 상이한 수의 유전체 외부 층들 (2) 및 외부 구리 층들 (4) 를 포함할 수도 있다.
그러한 다층 라미네이트는, 2개 내부 구리 층들 (3) 의 각각 상에 부착된 1개 내지 8개 또는 심지어 12개에 이르기까지의 유전체 외부 층들 (2) 및 동일한 수의 외부 구리 층들 (4) 을 포함할 수도 있다. 유전체 코어 층 (1), 그의 각 측 상의 2개의 내부 구리 층들 (3), 상기 내부 구리 층들 (3) 의 각 측 상에 부착된 하나의 유전체 외부 층 (2) 및 유전체 외부 층들 (2) 의 양쪽 모두에 부착된 하나의 외부 구리 층 (4) 으로 이루어지는 다층 라미네이트가 도 1에 도시되어 있다.
스루홀 (5) 은 전체 다층 라미네이트를 통해 연장된다. 블라인드 마이크로 비아 (6) 들은 적어도 최외각 구리 층 (4) 및 최외각 유전체 내부 층 (2) 을 통해 연장된다.
본 발명의 바람직한 실시형태에서, 스루홀 (5) 들은 최대 높이가 3.5 ㎜, 바람직한 높이는 0.025 내지 1 ㎜, 특히 바람직한 높이는 0.05 내지 0.5 ㎜ 이고 직경이 0.04 내지 6 ㎜, 바람직한 직경이 0.05 내지 4 ㎜이고 특히 바람직한 직경이 0.06 내지 2 ㎜이다. 스루홀 (5) 에 대안적으로 또는 추가적으로, 슬롯 홀들은 스루홀 (5) 과 유사한 직경 및 길이들로 존재할 수도 있다. 슬롯 홀들은, 선형, L, T 또는 십자형 형상 또는 임의의 다른 기하학적 형상일 수 있다. 블라인드 마이크로 비아 (6) 들은 최대 높이가 0.5 ㎜, 바람직한 높이는 0.010 내지 0.150 ㎜, 특히 바람직한 높이는 0.035 내지 0.070 ㎜ 이고 직경이 최대 0.5 ㎜, 바람직하게는 0.02 내지 0.15 ㎜ 이고 특히 바람직하게는 0.04 내지 0.11 ㎜이다.
스루홀 (5), 블라인드 마이크로 비아 (6) 및 슬롯 홀들이, 메카니컬 드릴링, 레이저 드릴링, 플라즈마 에칭 및 스파크 이로젼 (spark erosion) 등의 방법들에 의해 형성될 수 있다. 바람직하게는, 스루홀 (5) 은 메카니컬 드릴링에 의해 형성되고 블라인드 마이크로 비아 (6) 는 레이저 드릴링에 의해 형성된다 (도 1 b).
비전도성 표면 상에 구리를 전기도금하기 위하여, 비전도성 표면 상에 형성된 전도성 시드 층이 구리의 전기도금을 개시하기 위하여 요구된다. 일반적으로, 시드 층은 예를 들면, 구리의 무전해 성막에 의해 형성된다. 시드 금속 층은 도전성이고, 부착을 제공하고 그의 상부 표면의 노출된 부위들이 전기도금될 수 있게 한다.
스루홀 (5), 블라인드 마이크로 비아 (6) 및 슬롯 홀들의 유전체 벽들은, 메카니컬 드릴링, 레이저 드릴링, 플라즈마 에칭 및 스파크 이로젼 등의 방법들로부터 도출된 스미어 (smear) 및 다른 잔류물들을 제거하기 위하여 세정 프로세스를 거친다. 세정 프로세스는 습식 화학 디스미어 (desmear) 또는 플라즈마 디스미어 프로세스 중 어느 하나일 수 있다. 그러한 방법들이 업계에 알려져 있다 (예를 들어, C.F.Coombs, Jr., “Printed Circuits Handbook”, 5th Ed. 2001, 챕터 28.4, 페이지 28.5 내지 28.7).
습식 화학 디스미어 프로세스는 a) 유전체 층들의 유전체 표면들을 팽창 (swelling) 시키는 단계, b) 과망간산 용액으로 유전체 층들의 유전체 표면들을 에칭하는 단계 및 c) 환원에 의해 유전체 층들의 유전체 표면들로부터 MnO2 를 제거하는 단계를 포함한다.
다음으로, 스루홀 (5), 블라인드 마이크로 비아 (6) 및 슬롯 홀들의 유전체 표면이, 구리의 무전해 도금과 같은 종래 방법들에 의해 또는 직접 도금 방법에 의해 활성화된다. 그러한 방법들도 업계에 알려져 있다 (예를 들어, C.F.Coombs, Jr., “Printed Circuits Handbook”, 5th Ed. 2001, 챕터 28.5, 페이지 28.7 내지 28.10).
다음으로, 구리의 플래시 도금이 단계 d. 에서 전기 도금을 위해 필요하다. 두께 ≤0.1㎛ 인 구리 (7) 의 박층이 다층 기판의 전체 표면 상으로 단계 c. 에서 플래시 도금 동안 성막된다. 이것은 도 1 c 에 나타나 있다. 그러한 박형 플래시 도금된 구리 층 (7) 은, 단계 d에서 구리의 연속적인 전기도금에 대해 충분한 도전성 및 매끄러운 표면을 제공한다. 게다가, 플래시 도금된 구리 층 (7) 은 무전해 도금에 의해 성막된 구리 층을 보강한다. 고 전류 밀도 및 종래 수성 산성 구리 도금 욕에서 저 구리 이온 농도가 플래시 도금에 이용된다. DC, AC 및 펄스 도금이 단계 c에서 플래시 도금에 사용될 수 있다.
다음으로, 구리 (8) 는 단계 d 에서 스루홀 (5) 의 표면 상으로 그리고 블라인드 마이크로 비아들 (6) 속으로의 전기도금에 의해 성막된다 (도 1 d).
일반적으로, 금속 이온 레독스 시스템 (metal ion redox system), 및 유기 레벨러 및 광택제 첨가물을 포함하는 임의의 수성 산성 구리 도금 욕이, 바람직하게는 비활성 애노드 (inert anode) 와 조합하여, 단계 d에서 이용될 수 있다.
도금 욕에서 금속 이온 레독스 시스템의 사용은 본 발명에 따른 구리 전기도금 방법에서 필요하다. 제 1 철 및 제 2 철 이온들로 이루어지는 레독스 시스템이 특히 바람직하다. 이 경우에, 적어도 1 g/ℓ, 바람직하게는 2 내지 25 g/ℓ 그리고 가장 바람직하게는 12 내지 20 g/ℓ 의 제 1 철 이온들이 도금 욕에 존재한다. 도금 욕에서 제 2 철 이온들의 농도는 0.5 내지 30 g/ℓ, 더 바람직하게는 1 내지 15 g/ℓ 그리고 가장 바람직하게는 2 내지 6 g/ℓ 범위이다.
제 1 철 및 제 2 철 이온들로 이루어지는 레독스 커플 (redox couple) 이 또한, 제 1 철 이온들만이 산성 구리 도금 욕 조성물에 첨가되는 경우에, 자동적으로 형성된다.
유기 광택제 첨가물은, 티올-, 설파이드-, 디설파이드- 및 폴리설파이드-화합물 (US 4,975,159) 등의 황 함유 화합물로부터 선택된다. 바람직한 광택제 첨가물은, 3-(벤즈티아졸릴-2-티오)-프로필술폰산, 3-메르캅토프로판-1-술폰산, 에틸렌 디티오디프로필술폰산, 비스-(p-술포페닐)-디설파이드, 비스-(ω-술포부틸)-디설파이드, 비스-(ω-술포히드록시프로필)-디설파이드, 비스-(ω-술포프로필)-디설파이드, 비스-(ω-술포프로필)-설파이드, 메틸-(ω-술포프로필)-디설파이드, 메틸-(ω-술포프로필)-트리설파이드, O-에틸-디티오탄산-S-(ω-술포프로필)-에스테르, 티오글리콜 산, 티오인산-O-에틸-비스-(ω-술포프로필)-에스테르, 티오인산-트리스-(ω-술포프로필)-에스테르 및 이들의 대응하는 염들을 포함하는 군으로부터 선택된다. 수성 산성 구리 욕에 존재하는 광택제 첨가물의 농도는 0.01 mg/ℓ 내지 100 mg/ℓ, 더 바람직하게는 0.05 내지 50 mg/ℓ 그리고 가장 바람직하게는 0.1 내지 10 mg/ℓ 범위이다.
수성 산성 구리 도금 욕은, 적어도 하나의 광택제 첨가물에 더하여, 질소 함유 유기 화합물 이를테면 폴리에틸렌이민, 알콕시화 폴리에틸렌이민, 알콕시화 카프로락탐 및 이들의 폴리머, 폴리비닐피롤, 디에틸렌트리아민 및 헥사메틸렌테트라민, 유기 염료 이를테면 야누스 그린 B (Janus Green B), 비스마크 브라운 Y (Bismarck Brown Y), 페나조늄 (phenazonium) 염료, 말라카이트 그린, 로잘리닌 (rosalinine), 크리스털 바이올렛 (crystal violet) 및 애시드 바이올렛 7 (Acid Violet 7), 황 함유 아미노 산 이를테면 시스테인, 페나지늄 염 및 이들의 유도체를 포함하는 군으로부터 선택된 적어도 하나의 레벨러 첨가물을 함유한다. 상기 레벨러 첨가물 화합물들은, 구리 도금 욕에, 0.1 mg/ℓ 내지 100 mg/ℓ, 더 바람직하게는 0.2 내지 50 mg/ℓ 그리고 가장 바람직하게는 0.5 내지 10 mg/ℓ 의 양으로 첨가된다.
구리 이온들은, 수용성 구리 염으로서 도금 욕에 첨가된다. 바람직하게는, 구리 이온들의 소스는 구리 설페이트 펜타하이드레이트, 구리 설페이트 용액 또는 구리 메탄 설포네이트로부터 선택된다. 구리 이온들의 농도는 15 내지 75 g/ℓ, 더 바람직하게는 40 내지 60 g/ℓ 범위이다.
비활성 애노드들을 사용할 때, 구리 이온들은, 도금 장비에 연결된 별개의 용기 ("구리 이온 생성기") 에서의 제 2 철 이온들의 존재하에서 산화에 의해 금속 구리를 용해시킴으로써 산성 구리 이온들의 사용 동안 보충된다. 금속 구리는, 예를 들어, 펠릿 (pellet), 피스 (piece) 및 구체 (sphere) 의 형태로 제공될 수 있다. 동시에, 제 2 철 이온들이 제 1 철 이온들로 환원된다. 구리 이온들 및 제 1 철 이온들이 펌프를 사용하여 도금 장비로 복귀된다.
적어도 하나의 산의 소스는 황산, 붕불산, 및 메탄 설폰산을 포함하는 군으로부터 선택된다. 적어도 하나의 산의 농도는, 20 내지 400 g/ℓ, 그리고 더 바람직하게는 40 내지 300 g/ℓ 범위이다.
황산이 산으로서 사용되는 경우에, 그것은 50 내지 96 wt.% 용액의 형태로 첨가된다. 가장 바람직하게는, 85 내지 120 g/ℓ 의 50 wt.% 황산 용액이 도금 욕에 첨가된다.
산성 구리 도금 욕은, 보통 폴리알킬렌글리콜 화합물 (US 4,975,159) 이고 폴리비닐알코올, 카르복시메틸셀룰로스, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 스테아르산 폴리글리콜에스테르, 올레산 폴리글리콜에스테르, 스테아릴알코올폴리글리콜에테르, 노닐페놀폴리글리콜에테르, 옥탄올폴리알킬렌글리콜에테르, 옥탄디올-비스-(폴리알킬렌글리콜에테르), 폴리(에틸렌글리콜-ran-프로필렌글리콜), 폴리(에틸렌글리콜)-블록-폴리(프로필렌글리콜)-블록-폴리(에틸렌글리콜), 폴리(프로필렌글리콜)-블록-폴리(에틸렌글리콜)-블록-폴리(프로필렌글리콜) 을 포함하는 군으로부터 선택되는 적어도 하나의 캐리어 (carrier) 첨가물을 더 함유할 수도 있다. 상기 캐리어 첨가물의 농도는 0.005 g/ℓ 내지 20 g/ℓ, 더 바람직하게는 0.01 g/ℓ 내지 5 g/ℓ의 범위이다.
염소 이온들은 희석된 염산으로서 또는 염화나트륨 형태로 산성 구리 도금 욕에 첨가될 수도 있다. 도금 욕에서 염소 이온들의 농도는 20 내지 200 mg/ℓ, 바람직하게는 30 내지 100 mg/ℓ 그리고 가장 바람직하게는 35 내지 75 mg/ℓ 범위이다.
비활성 애노드 및 가용성 애노드 양자 모두가 단계 d에서 애노드로서 사용될 수 있다. 바람직하게는, 적어도 하나의 비활성 애노드가 사용된다. 적합한 비활성 애노드들은, 예를 들어, 이리듐 산화물로 코팅된 티타늄 애노드들이다.
본 발명에 따른 방법의 단계 d. 에서, 펄스 역 도금을 위한 다음의 파라미터들이 바람직하게는 조정된다:
먼저, 적어도 하나의 제 1 순방향 펄스 및 적어도 하나의 제 1 역방향 펄스를 포함하는 제 1 사이클이 다층 라미네이트에 인가된다:
인가된 적어도 하나의 제 1 순방향 펄스는 3 내지 7 A/dm2 의 범위의 피크 전류 밀도를 갖고, 적어도 하나의 제 1 역방향 펄스는 20 내지 40 A/dm2 범위의 피크 전류 밀도를 갖는다. 제 1 사이클의 지속시간은 20 내지 160 ms 범위에서 설정된다. 적어도 하나의 제 1 순방향 펄스의 지속시간은 2 내지 40 ms 범위에서 설정된다. 적어도 하나의 제 1 역방향 펄스의 지속시간은 2 내지 8 ms 범위에서 설정된다.
다음으로, 동일한 플레이터 패스에서, 적어도 하나의 순방향 펄스 및 적어도 하나의 역방향 펄스를 포함하는 제 2 사이클이 기판에 인가된다:
제 2 사이클에서 적어도 하나의 순방향 펄스는 4 내지 10 A/dm2 의 범위의 피크 전류 밀도를 갖고, 제 2 사이클에서 적어도 하나의 역방향 펄스는 0 내지 20 A/dm2 범위의 피크 전류 밀도를 갖는다. 제 2 사이클의 지속시간은 2 내지 160 ms 범위에서 설정된다. 제 2 사이클에서 적어도 하나의 순방향 펄스의 지속시간은 2 내지 40 ms 범위에 있다. 제 2 사이클에서 적어도 하나의 역방향 펄스의 지속시간은 1 내지 4 ms 범위에 있다.
본 발명의 일 실시형태에서, 세그먼트화된 비활성 애노드들의 시스템을 포함하는 적어도 하나의 도금 모듈이 단계 d에서 사용된다.
본 발명은 다음의 비제한적인 예들에 의해 더 설명된다.
실시예
도 1에 도시된 바처럼 스루홀 (5) 및 블라인드 마이크로 비아 (6) 를 갖는 다층 라미네이트가 본 발명에 따른 구리 전기도금 방법을 거친다. 스루홀 (5) 은 직경이 0.4 ㎜ 이고 깊이가 0.8 ㎜ 이다. 블라인드 마이크로 비아 (6) 는 공칭 직경이 90 ㎛이고 깊이가 60 ㎛ 이다. 스루홀 (5) 은 메카니컬 드릴링에 의해 형성된다. 블라인드 마이크로 비아 (6) 들은 CO2 레이저를 이용한 레이저 드릴링에 의해 형성된다.
단계 a. 에서 형성된 스루홀 (5) 및 블라인드 마이크로 비아 (6) 는 단계 d. 에서 연속적인 구리 전기도금을 위해 업계에 알려져 있는 방법들에 의해 처리된다: 습식 화학 디스미어 프로세스 및 스루홀 (5) 및 블라인드 마이크로 비아 (6) 의 유전체 벽들 상으로 구리의 무전해 성막이 수행된다.
다음으로, 무전해 도금에 의해 성막된 구리 층은 플래시 도금 (단계 c) 에 의해 시크닝 (thickening) 되어 제 1 구리 층 (7) 을 형성한다.
단계 d., 구리로 컨포멀 스루홀 도금 및 블라인드 마이크로 비아 충전:
세그먼트화된 애노드들의 시스템을 포함하는 수평 도금 모듈 (UniPlate® InPulse® 2, Atotech Deutschland GmbH 제조) 및 50 g/ℓ 구리 이온, 1 mg/ℓ 유기 광택제 첨가물, 2 mg/ℓ 유기 레벨러 첨가물, 500 mg/ℓ 유기 캐리어 첨가물, 100 g/ℓ 의 50 wt.% 황산 용액, 15 g/ℓ 제 1 철 이온 및 4.5 g/ℓ 제 2 철 이온들을 포함하는 수성 산성 구리 도금 욕이 사용된다.
단일 플레이터 패스에서 기판에 인가된 제 1 순방향 펄스 및 제 1 역방향 펄스를 포함하는 제 1 사이클 및 순방향 펄스 및 역방향 펄스를 포함하는 제 2 사이클로 이루어지는 펄스 역 도금을 위한 파라미터들은 다음과 같이 선택된다:
Figure 112014071819364-pct00003
컨포멀 구리 층 (8) 으로 전기도금된 스루홀 (5) 및 구리 (8) 로 충전된 블라인드 마이크로 비아 (6) 를 갖는 다층 라미네이트가 획득된다. 다층 라미네이트의 상부 표면에 성막된 구리는, 단면 샘플의 광학 현미경법에 의해 결정되는 바대로 10 ㎛ 의 두께를 갖는다.
다층 라미네이트의 상부 표면 상에 도금된 10㎛의 구리 두께는, 기판을 연속적인 제조 단계들에서 미세 라인 에칭을 하는데 적합하게 만든다.

Claims (14)

  1. 인쇄 회로판 및 IC 기판들의 제조에서의 구리 전기도금 방법으로서,
    a. 유전체 코어 층 (1) 을 포함하고 내부 구리 층 (3) 이 상기 유전체 코어 층 (1) 의 양측에 부착되고 적어도 하나의 유전체 외부 층 (2) 이 상기 유전체 코어 층 (1) 의 양측에 있는 상기 내부 구리 층 (3) 에 부착되는, 다층 라미네이트를 제공하는 단계로서, 상기 적어도 하나의 유전체 외부 층 (2) 은 외부 구리 층 (4) 이 상기 적어도 하나의 유전체 외부 층 (2) 의 대향 측에 부착되는, 상기 다층 라미네이트를 제공하는 단계,
    b. 적어도 하나의 스루 홀 (5) 및 적어도 하나의 블라인드 마이크로 비아 (6) 를 형성하는 단계,
    c. 플래시 도금에 의해 제 1 구리 층 (7) 을 성막하는 단계 및
    d. 하나의 단계에서 구리 (8) 로 상기 적어도 하나의 블라인드 마이크로 비아 (6) 를 충전하고 상기 적어도 하나의 스루홀 (5) 을 컨포멀하게 도금하는 단계
    를 이 순서대로 포함하고,
    구리 (8) 는, 펄스 역 도금에 의해 12 내지 20 g/ℓ의 제 1 철 이온 및 2 내지 6 g/ℓ의 제 2 철 이온을 포함하는 수성 산성 구리 도금 욕으로부터 단계 d. 에서 전기도금되고,
    상기 펄스 역 도금은, 단일 플레이터 패스 (plater pass) 에서 인가되는,
    적어도 하나의 제 1 순방향 펄스로서, 상기 적어도 하나의 제 1 순방향 펄스의 지속시간이 2 내지 40 ms 범위인, 상기 적어도 하나의 제 1 순방향 펄스, 및 적어도 하나의 제 1 역방향 펄스로서, 상기 적어도 하나의 제 1 역방향 펄스의 지속시간이 2 내지 8 ms 범위인, 상기 적어도 하나의 제 1 역방향 펄스의 제 1 사이클과,
    적어도 하나의 순방향 펄스로서, 상기 적어도 하나의 순방향 펄스의 지속시간이 2 내지 40 ms 범위인, 상기 적어도 하나의 순방향 펄스, 및 적어도 하나의 역방향 펄스로서, 상기 적어도 하나의 역방향 펄스의 지속시간이 1 내지 4 ms 범위인, 상기 적어도 하나의 역방향 펄스의 제 2 사이클을 포함하는, 구리 전기도금 방법.
  2. 제 1 항에 있어서,
    구리 (8) 는, 적어도 하나의 비활성 애노드의 존재하에서
    ● 구리 이온들의 소스
    ● 산
    ● 적어도 하나의 유기 광택제 첨가물
    ● 적어도 하나의 유기 레벨러 첨가물
    을 포함하는 수성 산성 구리 도금 욕으로부터 단계 d.에서 전기도금되는, 구리 전기도금 방법.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 적어도 하나의 광택제 첨가물의 농도는 0.01 내지 100 mg/ℓ 의 범위인, 구리 전기도금 방법.
  5. 제 2 항에 있어서,
    상기 적어도 하나의 레벨러 첨가물의 농도는 0.1 내지 100 mg/ℓ 의 범위인, 구리 전기도금 방법.
  6. 제 1 항, 제 2 항, 제 4 항, 및 제 5 항 중 어느 한 항에 있어서,
    단계 d.에서 인가되는 펄스 역 도금 파라미터들은, 상기 제 1 사이클에서, 3 내지 7 A/dm2 의 범위의 적어도 하나의 제 1 순방향 펄스의 피크 전류 밀도, 및 20 내지 40 A/dm2 범위의 적어도 하나의 제 1 역방향 펄스의 제 1 전류 밀도를 포함하는, 구리 전기도금 방법.
  7. 제 1 항, 제 2 항, 제 4 항, 및 제 5 항 중 어느 한 항에 있어서,
    단계 d.에서 인가되는 펄스 역 도금 파라미터들은, 제 2 사이클에서, 4 내지 10 A/dm2 의 범위의 적어도 하나의 순방향 펄스의 피크 전류 밀도, 및 0 내지 20 A/dm2 범위의 적어도 하나의 역방향 펄스의 피크 전류 밀도를 더 포함하는, 구리 전기도금 방법.
  8. 제 1 항, 제 2 항, 제 4 항, 및 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 사이클의 지속시간은 20 내지 160 ms 범위인, 구리 전기도금 방법.
  9. 제 1 항, 제 2 항, 제 4 항, 및 제 5 항 중 어느 한 항에 있어서,
    상기 제 2 사이클의 지속시간은 2 내지 160 ms 범위인, 구리 전기도금 방법.
  10. 제 1 항, 제 2 항, 제 4 항, 및 제 5 항 중 어느 한 항에 있어서,
    스루홀 및 블라인드 마이크로 비아는 단계 b.에서, 메카니컬 드릴링, 레이저 드릴링, 플라즈마 에칭 및 스파크 이로젼으로부터 선택되는 방법에 의해 형성되는, 구리 전기도금 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020147020277A 2011-12-21 2012-11-27 결합된 스루홀 도금 및 비아 충전 방법 KR102061921B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110463131.X 2011-12-21
CN201110463131.XA CN103179806B (zh) 2011-12-21 2011-12-21 组合的通孔镀覆和孔填充的方法
PCT/EP2012/073727 WO2013092131A1 (en) 2011-12-21 2012-11-27 Method for combined through-hole plating and via filling

Publications (2)

Publication Number Publication Date
KR20140110962A KR20140110962A (ko) 2014-09-17
KR102061921B1 true KR102061921B1 (ko) 2020-01-02

Family

ID=47429743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147020277A KR102061921B1 (ko) 2011-12-21 2012-11-27 결합된 스루홀 도금 및 비아 충전 방법

Country Status (7)

Country Link
US (1) US20150289387A1 (ko)
EP (1) EP2796019B1 (ko)
JP (1) JP2015503033A (ko)
KR (1) KR102061921B1 (ko)
CN (1) CN103179806B (ko)
TW (1) TWI583279B (ko)
WO (1) WO2013092131A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11737210B2 (en) 2020-07-24 2023-08-22 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法
CN105357901A (zh) * 2015-10-29 2016-02-24 杭州方正速能科技有限公司 一种pcb板埋孔的填孔方法
CN105338759A (zh) * 2015-10-29 2016-02-17 杭州方正速能科技有限公司 一种pcb板的制备方法及pcb板
CN106793571A (zh) * 2016-11-15 2017-05-31 深圳崇达多层线路板有限公司 一种通孔电镀填孔方法
CN106400068A (zh) * 2016-11-29 2017-02-15 江苏澳光电子有限公司 一种用于接线端子表面电镀的渡液及其应用
US20200006135A1 (en) * 2017-07-31 2020-01-02 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier
CN109327975A (zh) * 2017-07-31 2019-02-12 奥特斯奥地利科技与***技术有限公司 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置
ES2800292T3 (es) * 2017-11-09 2020-12-29 Atotech Deutschland Gmbh Composiciones de electrodeposición para deposición electrolítica de cobre, su uso y un método para depositar electrolíticamente una capa de cobre o aleación de cobre sobre al menos una superficie de un sustrato
CN108754555B (zh) * 2018-08-29 2020-04-28 广东天承科技有限公司 一种电镀液及其电镀方法
TW202114501A (zh) * 2019-08-19 2021-04-01 德商德國艾托特克公司 製備含以銅填充之微通孔的高密度互連印刷電路板的方法
EP4018790A1 (en) * 2019-08-19 2022-06-29 Atotech Deutschland GmbH & Co. KG Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
CN110993506B (zh) * 2019-09-06 2021-11-19 麦德美科技（苏州）有限公司 Ic载板通孔填埋工艺
US11746433B2 (en) * 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates
CN111101174A (zh) * 2020-01-14 2020-05-05 广州精原环保科技有限公司 一种基于双相脉冲的脉冲电镀方法
KR102254649B1 (ko) * 2020-04-14 2021-05-24 주식회사 디에이피 인쇄회로기판의 전기 동도금 방법
CN112055481A (zh) * 2020-08-11 2020-12-08 胜宏科技（惠州）股份有限公司 一种高厚径比通盲共镀pcb制作方法
CN114269065B (zh) * 2020-09-16 2023-08-04 宏启胜精密电子(秦皇岛)有限公司 内埋导电线路的线路板及其制作方法
CN112714547A (zh) * 2020-11-17 2021-04-27 惠州市特创电子科技股份有限公司 电路板、板体及其制备方法
CN112533357A (zh) * 2020-11-17 2021-03-19 惠州市特创电子科技股份有限公司 多层电路板
TWI816388B (zh) * 2021-05-17 2023-09-21 美商麥克達米德恩索龍股份有限公司 在印刷電路板或其它基板上填充穿孔的單步電解法
CN113668022A (zh) * 2021-06-21 2021-11-19 上海天承化学有限公司 一种电镀液及其电镀方法和应用
CN113881983A (zh) * 2021-10-19 2022-01-04 广州市慧科高新材料科技有限公司 通孔脉冲电镀液及通孔脉冲电镀涂覆方法
CN114031769B (zh) * 2021-11-29 2024-03-26 广州市慧科高新材料科技有限公司 一种季铵盐类整平剂及其制备方法、含其的电镀液和电镀方法
CN114554727A (zh) * 2022-03-31 2022-05-27 生益电子股份有限公司 一种实现高纵横比通盲孔的电镀方法及pcb

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030010642A1 (en) * 1999-10-15 2003-01-16 Taylor E. Jennings Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US20090301889A1 (en) * 2006-03-30 2009-12-10 Atotech Deutschland Gmbh Electrolytic Method For Filling Holes and Cavities With Metals

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873429A (en) * 1973-07-09 1975-03-25 Rockwell International Corp Flush printed circuit apparatus
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
DE19545231A1 (de) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
JP3374130B2 (ja) * 1999-01-21 2003-02-04 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
JP2003213489A (ja) * 2002-01-15 2003-07-30 Learonal Japan Inc ビアフィリング方法
DE10311575B4 (de) * 2003-03-10 2007-03-22 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
JP2006131926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置
JP2006283072A (ja) * 2005-03-31 2006-10-19 Atotech Deutsche Gmbh マイクロビアやスルーホールをめっきする方法
US7575666B2 (en) * 2006-04-05 2009-08-18 James Watkowski Process for electrolytically plating copper
US8008188B2 (en) * 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
ATE506468T1 (de) * 2008-04-28 2011-05-15 Atotech Deutschland Gmbh Wässriges saures bad und verfahren zum elektrolytischen abschneiden von kupfer
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法
JP5637671B2 (ja) * 2009-09-16 2014-12-10 上村工業株式会社 電気銅めっき浴及びその電気銅めっき浴を用いた電気めっき方法
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2011135673A1 (ja) * 2010-04-27 2011-11-03 荏原ユージライト株式会社 新規化合物およびその用途

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030010642A1 (en) * 1999-10-15 2003-01-16 Taylor E. Jennings Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US20090301889A1 (en) * 2006-03-30 2009-12-10 Atotech Deutschland Gmbh Electrolytic Method For Filling Holes and Cavities With Metals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11737210B2 (en) 2020-07-24 2023-08-22 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
JP2015503033A (ja) 2015-01-29
EP2796019B1 (en) 2017-01-04
WO2013092131A1 (en) 2013-06-27
EP2796019A1 (en) 2014-10-29
US20150289387A1 (en) 2015-10-08
TW201332412A (zh) 2013-08-01
TWI583279B (zh) 2017-05-11
KR20140110962A (ko) 2014-09-17
CN103179806A (zh) 2013-06-26
CN103179806B (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
KR102061921B1 (ko) 결합된 스루홀 도금 및 비아 충전 방법
EP2010698B1 (en) Process for electrolytically plating copper
KR100877923B1 (ko) 전해 구리 도금법
KR101222627B1 (ko) 금속으로 관통홀, 특히 구리로 인쇄회로기판의 관통홀을충진하기 위한 갈바닉 공정
JP6111241B2 (ja) 銅の電解析出用水性酸浴、当該浴の使用、当該浴中のルテニウムイオンの使用、および、当該浴を用いた加工対象物上への銅の電解析出方法
KR102127102B1 (ko) 구리 전기도금 방법
CN102318041A (zh) 用于电沉积铜的工艺,在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连
US20220304164A1 (en) Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
TWI412631B (zh) 用於埋設ＵＬＳＩ(Ultra Large-Scale Integration; 超大型積體電路)微細銅配線之銅電鍍液
JP2003253490A (ja) ビアホール及びスルーホールを有する基板のめっき方法
KR101752945B1 (ko) 구리 및 구리 합금의 에칭 방법
JP2022545091A (ja) 銅で充填されたマイクロビアを含む高密度相互接続プリント回路基板の製造方法
KR101776067B1 (ko) 구리 전해 도금 용액
TW202146708A (zh) 用於電解沉積銅沉積物之酸性水性組合物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101005063; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20181214

Effective date: 20191016

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant