KR102254649B1 - 인쇄회로기판의 전기 동도금 방법 - Google Patents
인쇄회로기판의 전기 동도금 방법 Download PDFInfo
- Publication number
- KR102254649B1 KR102254649B1 KR1020200044979A KR20200044979A KR102254649B1 KR 102254649 B1 KR102254649 B1 KR 102254649B1 KR 1020200044979 A KR1020200044979 A KR 1020200044979A KR 20200044979 A KR20200044979 A KR 20200044979A KR 102254649 B1 KR102254649 B1 KR 102254649B1
- Authority
- KR
- South Korea
- Prior art keywords
- cells
- plating
- group
- current density
- cell
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
- H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Automation & Control Theory (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
레이저비아홀과 도금 쓰루홀을 가지는 인쇄회로기판을 복수의 셀로 구성된 단일화된 도금 공정에 의해 도금을 수행하는 전기 동도금 방법이 개시된다.
전기 동도금 방법은
상기 복수의 셀들을 도금 진행 방향에 따라 복수의 그룹들로 분류하고,
각 그룹마다 복수의 셀 각각에 인가되는 전류의 전류 밀도를 서로 다르게 적용하여 전기 동도금을 진행하는 것을 특징으로 한다.
전기 동도금 방법은
상기 복수의 셀들을 도금 진행 방향에 따라 복수의 그룹들로 분류하고,
각 그룹마다 복수의 셀 각각에 인가되는 전류의 전류 밀도를 서로 다르게 적용하여 전기 동도금을 진행하는 것을 특징으로 한다.
Description
본 발명은 인쇄회로기판(Printed Circuit Board, PCB)의 전기 동도금 방법에 관한 것으로서 특히, 레이저비아홀(Laser Via Hole, LVH)과 도금 쓰루홀(Plated Throw Hole, PTH)이 공존하는 인쇄회로기판을 전기 동도금함에 있어서 레이저비아홀의 비아 채움(Via Filling) 성능과 도금 쓰루홀의 도금전착성(THROWING POWER, T/P) 모두를 효과적으로 만족시킬 수 있는 개선된 전기 동도금 방법에 관한 것이다.
현재 사용되고 있는 인쇄회로기판은 전자산업의 발달로 보다 고다층화, 고밀도화 되고 있으며, 일반적으로 다층 인쇄회로기판은 4층 이상의 기판으로서, 제조시 많은 공정과 정밀한 기술들이 요구된다.
도 1은 12층 다층인쇄회로기판의 구조를 보인다.
도 1을 참조하면, 다층인쇄회로기판(10)은 복수의 내층 양면 동박적층판 및 복수의 외층 양면 동박적층판을 포함한다. ①은 내층 양면 동박 적층판(내층 코어라고도 함)을 나타내며 ②는 외층 양면 동박 적층판(외층 코어라고도 함)을 나타낸다.
도 1에는 서로 다른 색으로 보이는 5개의 내층 양면 동박 적층판과 상하 2개의 외층 양면 동박 적층판으로 구성된 12층 인쇄회로기판이 도시되고 있다. 내층 양면 동박 적층판(①)은 레이저비아홀(12)만을 가지는 한편, 외층 양면 동박 적층판(②)은 레이저 비아홀(12)와 도금 쓰루홀(14)을 가진다.
레이저비아홀(12)은 양면 동박 적층판(①, ②)의 상, 하 양면의 도체층을 전기적으로 연결하기 위한 것이고, 도금 쓰루홀(14)은 다층 인쇄회로기판(10)의 층간접속을 위한 것이다.
한편, 종래의 다층 인쇄회로기판 제조 방법에 의하면 레이저비아홀(12)에 동박을 채우기 위한 도금 공정(비아 채움 도금 공정)과 도금 쓰루홀(14)에 동박을 형성하기 위한 도금 공정(도금 쓰루홀 도금 공정)이 필요한 것을 알 수 있다.
도 2는 12층 다층인쇄회로기판의 도금 조건을 보인다.
한편, 내층 양면 동박 적층판(①)의 레이저비아홀과 외층 양면 동박 적층판(②)의 레이저비아홀에 대해 요구되는 스펙(규격)이 서로 상이하고, 외층 양면 동박 적층판(②)에 대해서는레이저비아홀에 대한 규격뿐만 아니라 도금 쓰루홀에 대한 규격도 만족하여야 함을 알 수 있다.
이에 따라, 생산 현장에서는 레이저비아홀만을 가지는 내층 양면 동박 적층판(①)을 위한 내층 전용 도금 라인과 레이저비아홀과 도금 쓰루홀을 함께 가지는 외층 양면 동박 적층판(②)을 위한 외층 전용 도금 라인을 구분하여 도금을 진행하고 있다.
도 3은 도 2에 도시된 12층 인쇄회로기판의 도금 공정에서의 문제점을 도식적으로 보인다.
도 3을 참조하면, 도 2에 도시되는 바의 12층 인쇄회로기판을 제조하기 위하여 레이저비아홀만을 가지는 내층 양면 동박 적층판(①)을 위한 5번의 도금 공정과 레이저비아홀과 도금 쓰루홀을 함께 가지는 외층 양면 동박 적층판(②)을 위한 1번의 도금 공정이 필요함을 알 수 있다.
도 3으로부터 알 수 있는 것은 도금 공정을 일원화함으로써 생산 공정을 단순화하는 것이 원가 절감에 도움이 된다는 것이다.
그렇지만, 내층 양면 동박 적층판 전용 도금 라인과 외층 양면 동박 적층판 전용 라인 각각의 도금 조건이 서로 다르기 때문에 도금 공정을 일원화하는 것이 어렵다.
도 3의 우측 그림을 참조하면, 외층 양면 동박 적층판 전용 도금 라인에서의 표면 도금 두께는 21㎛이고 내층 양면 동박 적층판 전용 도금 라인에서의 표면 도금 두께는 13㎛이므로, 내층 양면 동박 적층판 전용 도금 라인에서의 표면 도금 두께인 13㎛에 맞추어 외층 양면 동박 적층판을 도금할 경우 도금 불량이 발생할 것임을 명확하게 알 수 있다.
뿐만 아니라 사용되는 약품에 있어서도 어려움이 있다.
도 4는 비아 채움 약품의 특성을 보인다.
도 4를 참조하면, 브라이트너(Brightener)는 구리(Cu) 성장을 촉진하는 것이고 레벨러(Leveler)는 구리(Cu) 성장을 억제하는 것으로서 도금시 이들을 조합하여 사용하게 된다. 이때, 비아 채움 능력을 강화하기 위하여 브라이트너의 비율을 증가시키면 도금전착성이 감소되어 도금 쓰루홀에서의 홀 속 두께가 감소하고 반대로, 비아 채움 능력을 약화시키기 위하여 브라이트너의 비율을 감소시키면 도금전착성이 증가하여 홀 속 두께가 충족되는 것을 알 수 있다. 즉, 레이저비아홀의 채움 정도를 어떻게 결정할지에 따라 도금 쓰루홀의 홀 속 두께가 결정됨을 알 수 있다.
레이저비아홀과 도금 쓰루홀이 공존하는 도금을 할 때 도금 쓰루홀의 도금전착성은 유지하면서 비아 채움을 만족시킬 수 있어야만 신뢰성에 문제가 없다. 그렇지만, 현재 사용되는 약품은 도금 쓰루홀은 좋으나 비아 채움 능력은 조금 떨어져서 유기물 농도 및 VMS(Virgin make solution) 농도는 건드리지 않고 도금 쓰루홀의 도금전착성은 유지하면서 비아 채움 능력을 개선할 수 있는 전기 동도금 방법의 개발이 요구된다. VMS은 황산구리, 황산, 염소를 합산 것을 말한다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서 복수의 셀로 이루어진 전기 동도금 공정에서 각 셀에서의 전류 밀도 배분을 조절함에 의해 레이저비아홀 비아 채움 도금과 도금 쓰루홀 도금을 단일화된 도금 공정에 의해 수행할 수 있는 개선된 전기 동도금 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명에 따른 전기 동도금 방법은
레이저비아홀(Laser Via Hole)과 도금 쓰루홀(Plated Throw Hole, PTH)을 가지는 인쇄회로기판을 복수의 셀로 구성된 단일화된 도금 공정에 의해 도금을 수행하는 전기 동도금 방법에 있어서,
상기 복수의 셀들을 도금 진행 방향에 따라 복수의 그룹들로 분류하고,
각 그룹마다 복수의 셀 각각에 인가되는 전류의 전류 밀도를 서로 다르게 적용하여 전기 동도금을 진행하는 것을 특징으로 한다.
여기서, 상기 복수의 셀을 3개의 그룹으로 분류하고, 복수의 셀에 인가되는 전류의 평균 전류 밀도를 100%라고 할 때,
제1그룹에 대해서는 10%의 팩터를 할당한 전류 밀도를 적용하고,
제2그룹에 대해서는 40%~70%의 팩터를 할당한 전류 밀도를 적용하고,
제3그룹에 대해서는 90% 이상의 팩터를 할당한 전류 밀도를 적용하는 것을 특징으로 한다.
여기서, 상기 복수의 셀의 셀 개수는 12이고,
상기 제1그룹은 첫 번째 셀(1cell)을 포함하고,
상기 제2그룹은 두 번째 셀(2cell)을 포함하고,
상기 제3그룹은 세 번째 셀 내지 열두 번째 셀(3~12cell)을 포함하는 것을 특징으로 한다.
여기서,
상기 첫 번째 셀(1Cell)에 10%의 팩터를 할당한 전류 밀도를 적용하고,
상기 두 번째 셀(2Cell)에 50%의 팩터를 할당한 전류 밀도를 적용하고,
상기 세 번째 셀 내지 상기 열두 번째 셀(3~12cell)에는 115%의 팩터를 할당한 전류 밀도를 적용하는 것을 특징으로 한다.
여기서, 상기 첫 번째 셀(1Cell) 내지 상기 열두 번째 셀(12cell)에 적용된 전류 밀도의 총합은 (평균 전류 밀도 * 총 셀 수)와 동일한 것을 특징으로 한다.
여기서, 상기 첫 번째 셀(1Cell) 내지 상기 열두 번째 셀(12cell) 각각의 도금 시간은 동일한 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판의 전기 동도금 방법은 구간별 전류 밀도를 조절함에 의해 레이저비아홀과 도금 쓰루홀이 공존하는 인쇄회로기판을 전기 동도금함에 있어서 레이저비아홀의 비아 채움 성능과 도금 쓰루홀의 도금전착성 모두를 만족시킬 수 있는 효과를 갖는다.
도 1은 종래의 다층 인쇄회로기판의 제조 공정도이다.
도 2는 12층 다층인쇄회로기판의 도금 조건을 보인다.
도 3은 도 2에 도시된 12층 인쇄회로기판의 도금 공정에서의 문제점을 도식적으로 보인다.
도 4는 비아 채움 약품의 특성을 보인다.
도 5는 전기 동도금 비아 채움 능력에 영향을 주는 요소들을 분석한 결과를 보인다.
도 6은 표 1에 보이는 테스트 세트에 대한 품질 평가 결과를 보인다.
도 2는 12층 다층인쇄회로기판의 도금 조건을 보인다.
도 3은 도 2에 도시된 12층 인쇄회로기판의 도금 공정에서의 문제점을 도식적으로 보인다.
도 4는 비아 채움 약품의 특성을 보인다.
도 5는 전기 동도금 비아 채움 능력에 영향을 주는 요소들을 분석한 결과를 보인다.
도 6은 표 1에 보이는 테스트 세트에 대한 품질 평가 결과를 보인다.
이하, 첨부된 도면을 참조하여 본 발명의 구성 및 동작을 상세하게 설명하기로 한다.
본 발명은 복수의 셀로 이루어진 도금 공정에서 각 셀에서의 전류 밀도 배분을 조절함에 의해 레이저비아홀 비아 채움 도금과 도금 쓰루홀 도금을 단일화된 도금 공정에 의해 수행할 수 있는 개선된 전기 동도금 방법을 제공한다.
본 발명에 따른 전기 동도금 방법은
복수의 셀들을 도금 진행 방향에 따라 복수의 그룹들로 분류하고,
각 그룹마다 복수의 셀 각각에 인가되는 전류의 전류 밀도를 서로 다르게 적용하여 전기 동도금을 진행하는 것을 특징으로 한다.
도 5는 전기 동도금 비아 채움 능력에 영향을 주는 요소들을 분석한 결과를 보인다.
도 5를 참조하면, 농도(전해액 농도)를 변경하는 것은 도금전착성이 감소하여 변경이 불가하고, 도금 시간을 조절하는 것은 시간이 길수록 비아 채움에 유리하지만 생산 능력(capacity)이 감소하는 문제점이 있고, 도금 공정 전체의 전류 밀도를 조절하는 것은 표면 두께가 높아지면 에칭시 미부식이 발생하여 회로 패턴의 구현이 불가능하다는 문제점이 있는 것을 알 수 있다.
한편, 구간별(혹은 셀별) 전류 밀도를 조절하는 것은 실현 가능함을 알 수 있다.
구간별 전류 밀도를 조절하는 경우,
1) 농도 변화가 없기 때문에 도금 쓰루홀은 목표 두께에 도금전착성만큼의 도금이 올라가는 데 문제가 없고
2) 레이저비아홀 속을 시간대별로 전류밀도를 다르게 주어 현재 조건에서 비아 채움 능력을 최대로 끌어낼 수 있다는 장점을 갖는다.
도 5를 참조하면, 총 도금시간 55min, 총 셀(Cell) 수 12로 1 셀당 4.58min의 도금을 실시한다. 메인 전류 밀도 1.1ASD(A/d㎡)를 준 상태에서 Cell 별로 1.1ASD의 몇 %를 줄 것이냐를 결정하는 게 팩터(Factor)이다.각 셀당 팩터 및 적용되는 전류밀도는 하기의 표 1에 자세하게 기재되어 있다.
도금은 첫 번째 셀(1cell)로부터 열두 번째 셀(12cell)을 순차로 거치면서 진행된다. 각 셀에서는 설정된 농도(전해액 농도), 설정된 시간, 설정된 전류 밀도에 따라 인쇄회로기판의 전기 동도금이 수행된다. 여기서, 모든 셀의 도금 시간은 동일한 것이 바람직하다. 또한, 각 셀에 적용된 전류 밀도의 총합은 (평균 전류 밀도 * 셀 수)와 동일한 것이 바람직하다.
테스트 결과 첫 번째 셀(1Cell)에 10%의 팩터를 적용한 것이 비아 채움에 좋은 효과를 주는 것으로 확인되었다.이것은 레이저비아홀 내에 초기에 얇게 도금되는 것이 구조상 비아 채움에 좋고 예열의 효과라고 판단된다.
첫 번째 셀(1Cell)에 0%의 팩터를 적용한 것도 테스트해봤지만, 전류밀도를 아예 안주게 되면 역전류 현상이 있을 수 있어 오히려 무전해 도금이 없어져 보이드(Void)가 날 수도 있어 테스트 목록에서 제외하였다.
첫 번째 셀(1Cell)에 30%의 팩터를 적용한 것도 테스트 결과가 좋지 않아 테스트 목록에서 제외하였다.
두 번째 셀(2Cell)에는 40%~70%의 팩터를 적용하는 것이 바람직하고, 세 번째 셀 내지 12번째 셀(3Cell ~12Cell)은 90% 이상의 팩터가 바람직하다.
하기의 표 1은 테스트 조건을 보인다.
표 1은 12개 셀(cell) 각각에 대하여 평균 전류 밀도를 적용한 것을 기준(Ref)으로 하고, 각 셀에 대하여 서로 다른 전류 밀도를 적용하는 4개의 테스트 세트(test#1~test#4)를 보인다.
표 1에서 모든 셀에 인가되는 전류 밀도의 합계는 1200%로서 평균 전류 밀도를 셀 수에 곱한 것과 동일함을 알 수 있다.
도 6은 표 1에 보이는 테스트 세트에 대한 품질 평가 결과를 보인다.
도 6을 참조하면, 전류밀도 1.1ASD(A/d㎡)를 100%라고 할 때, 각각의 셀에 서로 다른 팩터를 적용한 것 즉, 각각의 셀에 서로 다른 전류 밀도를 적용하여 테스트한 것임을 알 수 있다.
첫 번째 열에 있는 “기준(Reference)”의 경우 첫 번째 셀 내지 열두 번째 셀에 100%의 팩터를 할당하여 1.1ASD의 전류밀도를 적용한 것임을 알 수 있다.
이에 비해, “test#1”의 경우 첫 번째 셀(1cell)에는 33%의 팩터를 할당하여 0.38ASD의 전류밀도를 적용하고 두 번째 셀(2cell)에는 66%의 팩터를 할당하여 0.73ASD의 전류밀도를 적용하고 세 번째 셀 내지 열두 번째 셀(3~12cell)에는 110%의 팰터를 할당하여 1.21ASD의 전류 밀도를 적용한 것을 알 수 있다.
또한, “test#4”의 경우 첫 번째 셀(1cell)에는 10%의 팩터를 할당하여 0.11ASD의 전류밀도를 적용하고 두 번째 셀(2cell)에는 50%의 팩터를 할당하여 0.55ASD의 전류밀도를 적용하고 세 번째 셀(3cell)에는 115%의 팩터를 할당하여 1.27ASD의 전류밀도를 적용하고 네 번째 셀 내지 열두 번째 셀(4~12cell)에는 105%의 팰터를 할당하여 1.15ASD의 전류 밀도를 적용한 것을 알 수 있다.
한편, 우측의 그림들은 4개의 시료에 대한 도금 결과를 보이는 단면도이다.
도 6을 참조하면, Test#1과 Test#4에서 양호한 결과를 얻을 수 있음을 알 수 있다.
구체적으로, 딤플(Dimple) 규격을 20㎛이라고 할 때, 기준(Reference)에서는 네 개의 시료에 대해 각각 27.10㎛, 21,66㎛, 20.65㎛, 31.48㎛로서 불량(NG)인 것을 알 수 있다.
한편, Test#1에서는 19.87㎛, 18.06㎛, 18.84㎛, 15.23㎛으로서 양호(OK)이고,
Test#4에서도 0㎛, 0㎛, 0㎛, 0㎛로서 역시 양호(OK)한 것을 알 수 있다.
또한, Test#1 보다는 Test#4가 표면이 평탄(flat)하여 휠씬 양호함을 알 수 있다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
10...다층인쇄회로기판
12...레이저비아홀 14...도금 쓰루홀
12...레이저비아홀 14...도금 쓰루홀
Claims (6)
- 레이저비아홀(Laser Via Hole, LVH)과 도금 쓰루홀(Plated Throw Hole, PTH)을 가지는 인쇄회로기판을 복수의 셀로 구성된 단일화된 도금 공정에 의해 도금을 수행하는 전기 동도금 방법에 있어서,
상기 복수의 셀들을 도금 진행 방향에 따라 복수의 그룹들로 분류하고,
각 그룹마다 복수의 셀 각각에 인가되는 전류의 전류 밀도를 서로 다르게 적용하여 전기 동도금을 진행하되,
상기 복수의 셀 각각의 도금 시간은 동일한 것을 특징으로 하는 인쇄회로기판의 전기 동도금 방법. - 제1항에 있어서, 상기 복수의 셀을 제1그룹,제2그룹 및 제3그룹으로 분류하고, 복수의 셀에 인가되는 전류의 평균 전류 밀도를 100%라고 할 때,
상기 제1그룹에 대해서는 10%의 팩터를 할당한 전류 밀도를 적용하고,
상기 제2그룹에 대해서는 40%~70%의 팩터를 할당한 전류 밀도를 적용하고,
상기 제3그룹에 대해서는 100% 이상의 팩터를 할당한 전류 밀도를 적용하는 것을 특징으로 하는 인쇄회로기판의 전기 동도금 방법. - 제2항에 있어서, 상기 복수의 셀의 셀 개수는 12이고,
상기 제1그룹은 첫 번째 셀(1cell)을 포함하고,
상기 제2그룹은 두 번째 셀(2cell)을 포함하고,
상기 제3그룹은 세 번째 셀 내지 열두 번째 셀(3~12cell)을 포함하는 것을 특징으로 하는 인쇄회로기판의 전기 동도금 방법. - 제1항에 있어서, 상기 복수의 셀을 제1그룹,제2그룹,제3그룹 및 제4그룹으로 분류하고 복수의 셀에 인가하는 전류의 평균 전류 밀도를 100%라고 할 때,
상기 제1그룹인 첫 번째 셀(1Cell)에 10%의 팩터를 할당한 전류 밀도를 적용하고,
상기 제2그룹인 두 번째 셀(2Cell)에 50%의 팩터를 할당한 전류 밀도를 적용하며,
상기 제3그룹인 세 번째 셀 내지 상기 열한 번째 셀(3~11cell)에는 115%의 팩터를 할당한 전류 밀도를 적용하고,
상기 제4그룹인 열두번째 셀에는 105%의 팩터를 할당한 전류밀도를 적용하는 것을 특징으로 하는 인쇄회로기판의 전기 동도금 방법.
- 제4항에 있어, 상기 첫 번째 셀(1Cell) 내지 상기 열두 번째 셀(12cell)에 적용된 전류 밀도의 총합은 (평균 전류 밀도 * 총 셀 수)와 동일한 것을 특징으로 하는 인쇄회로기판의 전기 동도금 방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200044979A KR102254649B1 (ko) | 2020-04-14 | 2020-04-14 | 인쇄회로기판의 전기 동도금 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200044979A KR102254649B1 (ko) | 2020-04-14 | 2020-04-14 | 인쇄회로기판의 전기 동도금 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102254649B1 true KR102254649B1 (ko) | 2021-05-24 |
Family
ID=76153029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200044979A KR102254649B1 (ko) | 2020-04-14 | 2020-04-14 | 인쇄회로기판의 전기 동도금 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102254649B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100343903B1 (ko) | 1999-11-02 | 2002-07-19 | 주식회사 디에이피 | 다층 인쇄회로기판의 블라인드 비아홀 제조공법 |
KR20060107053A (ko) * | 2005-04-07 | 2006-10-13 | 대덕전자 주식회사 | 인쇄 회로 기판의 비아필 빌드업 기판 제작 방법 |
KR100730326B1 (ko) | 2000-02-01 | 2007-06-19 | 신꼬오덴기 고교 가부시키가이샤 | 비어 홀을 충전하는 도금 방법 |
JP2015503033A (ja) * | 2011-12-21 | 2015-01-29 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH | スルーホールめっきおよびビアフィリングの組み合わせのための方法 |
-
2020
- 2020-04-14 KR KR1020200044979A patent/KR102254649B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100343903B1 (ko) | 1999-11-02 | 2002-07-19 | 주식회사 디에이피 | 다층 인쇄회로기판의 블라인드 비아홀 제조공법 |
KR100730326B1 (ko) | 2000-02-01 | 2007-06-19 | 신꼬오덴기 고교 가부시키가이샤 | 비어 홀을 충전하는 도금 방법 |
KR20060107053A (ko) * | 2005-04-07 | 2006-10-13 | 대덕전자 주식회사 | 인쇄 회로 기판의 비아필 빌드업 기판 제작 방법 |
JP2015503033A (ja) * | 2011-12-21 | 2015-01-29 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH | スルーホールめっきおよびビアフィリングの組み合わせのための方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101167466B1 (ko) | 다층 인쇄회로기판 그 제조방법 | |
CN1230053C (zh) | 印刷电路板及其制造方法 | |
US8552312B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US20080119041A1 (en) | Method for fabricating closed vias in a printed circuit board | |
US20040136152A1 (en) | Core substrate, and multilayer circuit board using it | |
KR101057878B1 (ko) | 프린트 배선 기판 및 그 제조 방법 | |
KR100701353B1 (ko) | 다층 인쇄 회로 기판 및 그 제조 방법 | |
US20130140074A1 (en) | Via hole plating method and printed circuit board manufactured using the same | |
CN101720175A (zh) | 具有高纵横比盲孔的多层线路板制作方法及多层线路板 | |
JP2014120756A (ja) | 印刷回路基板の製造方法 | |
US7557304B2 (en) | Printed circuit board having closed vias | |
KR102254649B1 (ko) | 인쇄회로기판의 전기 동도금 방법 | |
JP2013168691A (ja) | 印刷回路基板及びそのビアホールの充填方法 | |
CN111465222A (zh) | 一种改善外层阻抗超公差管控的方法及多层线路板 | |
CN110167289A (zh) | 一种多层电路板的制作方法 | |
CN211047360U (zh) | 包边线路板 | |
US10219387B2 (en) | Process for manufacturing a printed circuit board having high density microvias formed in a thick substrate | |
US20220279662A1 (en) | Method of preparing a high density interconnect printed circuit board including microvias filled with copper | |
CN113115519A (zh) | 软硬结合线路板及其加工方法 | |
KR20100003026A (ko) | 인쇄회로기판의 도통홀 형성방법 | |
JP2005333050A (ja) | プリント配線板およびビアフィルめっきを用いたビアホールの形成方法 | |
CN210093640U (zh) | 电路板堆叠结构 | |
JP2003332745A (ja) | 多層プリント配線板とその製造方法 | |
CN108668468B (zh) | 电路板单面电镀孔的加工方法及多层子板 | |
CN116669333A (zh) | 一种通孔分段导通式pcb板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |