KR102007261B1 - By-directional electrically conductive module - Google Patents

By-directional electrically conductive module Download PDF

Info

Publication number
KR102007261B1
KR102007261B1 KR1020180034433A KR20180034433A KR102007261B1 KR 102007261 B1 KR102007261 B1 KR 102007261B1 KR 1020180034433 A KR1020180034433 A KR 1020180034433A KR 20180034433 A KR20180034433 A KR 20180034433A KR 102007261 B1 KR102007261 B1 KR 102007261B1
Authority
KR
South Korea
Prior art keywords
board
socket
board pattern
pattern
conductive
Prior art date
Application number
KR1020180034433A
Other languages
Korean (ko)
Other versions
KR20190091177A (en
Inventor
문해중
Original Assignee
주식회사 이노글로벌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노글로벌 filed Critical 주식회사 이노글로벌
Publication of KR20190091177A publication Critical patent/KR20190091177A/en
Application granted granted Critical
Publication of KR102007261B1 publication Critical patent/KR102007261B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

본 발명의 일 실시예에 따른 양방향 도전성 모듈은 상부디바이스와 하부디바이스를 전기적으로 연결하는 것으로서, 상부디바이스의 단자에 접촉되는 복수의 소켓패턴부가 마련된 소켓부; 및 소켓부의 하부에 결합되고, 복수의 소켓패턴부의 하부에 위치된 제 1 영역에서 복수의 소켓패턴부에 대응되게 마련된 복수의 제1보드패턴부와, 제1영역 이외의 제2영역에서 마련된 복수의 제2보드패턴부와, 복수의 제1보드패턴부 중 일부와 복수의 제2보드패턴부를 각각 전기적으로 연결하는 복수의 도전라인이 구비된 보드부를 포함하고, 복수의 제1보드패턴부의 상부는 복수의 소켓패턴부에 접촉되고, 복수의 제2보드패턴부의 하부는 하부디바이스의 단자에 접촉되고, 복수의 제1보드패턴부 중 도전라인에 연결되지 않은 제1보드패턴부는 하부디바이스의 단자에 접촉되고, 복수의 제2보드패턴부는 도전라인에 연결된 제1보드패턴부를 통해 복수의 소켓패턴부 중 일부에 전기적으로 연결된 것이 바람직하다.Bidirectional conductive module according to an embodiment of the present invention is to electrically connect the upper device and the lower device, a socket portion provided with a plurality of socket pattern portion in contact with the terminal of the upper device; And a plurality of first board pattern parts coupled to the lower part of the socket part and corresponding to the plurality of socket pattern parts in a first area positioned below the plurality of socket pattern parts, and provided in a second area other than the first area. A board portion having a second board pattern portion, a plurality of conductive lines electrically connecting a portion of the plurality of first board pattern portions, and a plurality of second board pattern portions, respectively; Is in contact with the plurality of socket pattern portions, the lower portion of the plurality of second board pattern portions is in contact with the terminals of the lower device, and the first board pattern portion which is not connected to the conductive line among the plurality of first board pattern portions is the terminal of the lower device. It is preferable that the plurality of second board pattern portions are electrically connected to some of the plurality of socket pattern portions through the first board pattern portion connected to the conductive line.

Description

양방향 도전성 모듈{BY-DIRECTIONAL ELECTRICALLY CONDUCTIVE MODULE}Bi-directional conductive module {BY-DIRECTIONAL ELECTRICALLY CONDUCTIVE MODULE}

본 발명은 양방향 도전성 모듈에 관한 것이며, 상세하게는 좁은 피치간격을 가진 상부디바이스에 대응되는 피치간격으로 하부디바이스를 제작하지 않고도, 하부디바이스가 상부디바이스의 피치간격보다 넓은 피치간격으로 제작가능하게 마련된 양방향 도전성 모듈에 관한 것이다. The present invention relates to a bidirectional conductive module, and in detail, the lower device is manufactured to have a pitch interval wider than the pitch interval of the upper device, without fabricating the lower device at a pitch interval corresponding to the upper device having a narrow pitch interval. It relates to a bidirectional conductive module.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.After the semiconductor device is manufactured, the semiconductor device performs a test to determine whether the electrical performance is poor. The positive test of the semiconductor device is performed by inserting a semiconductor test socket (or a contactor or a connector) formed between the semiconductor device and the test circuit board so as to be in electrical contact with a terminal of the semiconductor device. The semiconductor test socket is also used in a burn-in test process during the manufacturing process of the semiconductor device, in addition to the final positive inspection of the semiconductor device.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다. With the development and miniaturization of semiconductor device integration technology, the size and spacing of terminals of semiconductor devices, that is, leads, are also miniaturized. Accordingly, there is a demand for a method of forming minute spacing between conductive patterns of test sockets. Accordingly, there is a limitation in manufacturing a semiconductor test socket for testing a semiconductor device integrated with a conventional Pogo-pin type semiconductor test socket.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.The proposed technique to meet the integration of the semiconductor device, the perforated pattern is formed in the vertical direction on the silicon body made of an elastic silicon material, and then filled with conductive powder inside the perforated pattern to form a conductive pattern PCR socket type is widely used.

PCR 소켓 타입의 반도체 테스트 소켓을 사용한다 하더라도, 반도체 소자의 단자 간의 피치 간격이 좁아지면, 예를 들어, 반도체 소자의 단자 간의 피치간격이 0.3mm이면, 양방향 도전성 모듈이면 검사회로기판의 단자 간의 피치 간격도 0.3mm인 양방향 도전성 모듈로 제작된 상태에서 테스트가 진행되어야 한다. 검사회로기판의 별도 제작을 해결하기 위해, 종래에는 다음과 같은 구조를 가진 반도체 테스트 소켓이 사용되고 있다. Even when a PCR socket type semiconductor test socket is used, if the pitch interval between the terminals of the semiconductor element is narrow, for example, if the pitch interval between the terminals of the semiconductor element is 0.3 mm, and the bidirectional conductive module, the pitch between the terminals of the test circuit board The test should be conducted with a bi-directional conductive module with a spacing of 0.3mm. In order to solve the separate fabrication of the test circuit board, a semiconductor test socket having a structure as follows is conventionally used.

도 1에는 종래에 반도체소자의 단자 간의 피치 간격이 0.3mm일 때, 반도체소자의 양호 불량 여부를 테스트하기 위한 반도체 테스트 장치(1)가 개시되어 있다. FIG. 1 discloses a semiconductor test apparatus 1 for testing whether a semiconductor device is defective or not when a pitch interval between terminals of a semiconductor device is 0.3 mm.

도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.Referring to FIG. 1, the conventional semiconductor test apparatus 1 includes a support plate 30 and a semiconductor test socket 10 of a PCR socket type.

지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(7) 사이에서 움직일 때 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.The support plate 30 supports the semiconductor test socket 10 when the semiconductor test socket 10 moves between the semiconductor element 3 and the test circuit board 7. Here, a main through hole (not shown) is formed in the center of the support plate 30, and coupling through holes are formed to be spaced apart from each other at a position spaced apart from an edge along an edge forming the main through hole. . In addition, the semiconductor test socket 10 is fixed to the support plate 30 by the peripheral support part 50 joined to the upper and lower surfaces of the support plate 30.

PCR 소켓 타입의 반도체 테스트 소켓(3)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.In the PCR socket type semiconductor test socket 3, a perforated pattern is formed in an insulating silicon body, and conductive patterns are formed in the vertical direction by the conductive powder 11 filled in the perforated pattern.

반도체 테스트 소켓(10)의 도전성 패턴은 더미보드(6)에 마련된 더미패턴(6a)과 접촉되어, 검사회로기판(7)과 전기적으로 연결한다. 여기서, 더미패턴(6a)은 반도체 테스트 소켓(10)의 도전성 패턴과 검사회로기판의 단자를 전기적으로 연결한다. The conductive pattern of the semiconductor test socket 10 is in contact with the dummy pattern 6a provided on the dummy board 6 to be electrically connected to the test circuit board 7. Here, the dummy pattern 6a electrically connects the conductive pattern of the semiconductor test socket 10 and the terminal of the test circuit board.

종래의 반도체 테스트 장치가 이와 같은 더미보드(6)에 검사회로기판(7)이 연결되는 구조를 채택하는 것은, 반도체소자의 단자 간의 피치 간격이 좁아짐에 따라 검사회로기판의 단자 간의 피치 간격을 반도체소자의 피치 간격으로, 검사회로기판을 제작하는데 비용이 추가적으로 발생하고, 단자 간의 피치 간격이 좁아질수록 검사회로기판의 제작비용도 증가되기 때문이다. The conventional semiconductor test apparatus adopts a structure in which the test circuit board 7 is connected to the dummy board 6 such that the pitch gap between the terminals of the test circuit board is reduced as the pitch interval between the terminals of the semiconductor device is narrowed. This is because, with the pitch spacing of the device, an additional cost is incurred in manufacturing the test circuit board, and as the pitch spacing between terminals decreases, the manufacturing cost of the test circuit board also increases.

이와 더불어, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(7) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.In addition, the PCR socket has an advantage of enabling fine pitch, but due to the pressure generated when the conductive powder 11 filled in the perforated pattern is contacted between the semiconductor element 3 and the test circuit board 7. In that the conductivity is formed, there is a disadvantage in that the thickness is formed in the vertical direction.

즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.That is, although the conductive powders 11 are brought into contact with each other by the pressure in the vertical direction, the conductivity is formed. When the thickness increases, the pressure transmitted to the inside of the conductive powder 11 is weakened, so that the conductivity may not be formed. Therefore, the PCR socket has a disadvantage of being limited in thickness in the height direction.

상기와 같은 구조를 가진 반도체 테스트 장치는 반도체소자의 단자의 피치간격이 좁아질수록 검사회로기판(7)의 단자의 피치간격도 반도체소자의 단자의 피치간격에 대응되게 좁아져야 하는데, 검사회로기판(7)의 단자 간의 피치간격을 반도체소자의 단자의 피치간격으로 제작하는데 어려움이 있다. In the semiconductor test apparatus having the above structure, the narrower the pitch interval of the terminal of the semiconductor device, the narrower the pitch interval of the terminal of the test circuit board 7 to correspond to the pitch interval of the terminal of the semiconductor device. It is difficult to produce the pitch interval between the terminals of (7) as the pitch interval of the terminals of the semiconductor element.

일반적으로, 반도체소자(3)가 제작되면, 이를 테스트 하기 위한 반도체 테스트 소켓(10) 및 검사회로기판(7)이 있어야 한다. 그런데, 반도체 테스트 소켓(10)은 한 개의 반도체소자(3)와 전기적으로 연결되면 되는데 반해, 검사회로기판(7)은 한 판에 대략 128개 내지 256개 이상의 수많은 반도체 테스트 소켓(10)과 연결되어야 한다. Generally, when the semiconductor device 3 is manufactured, there should be a semiconductor test socket 10 and an inspection circuit board 7 for testing the semiconductor device 3. However, the semiconductor test socket 10 may be electrically connected to one semiconductor device 3, whereas the test circuit board 7 may be connected to a plurality of semiconductor test sockets 10 of about 128 to 256 or more. Should be.

예를 들어, 500단자를 가진 한 개의 반도체소자(3)를 검사하는 검사회로기판의 경우, 한 판의 검사회로기판(7)은 총 256개의 반도체소자(3)와 전기적으로 연결되기 위해, 한 판의 검사회로기판(7)에 128000단자(=500단자 ㅧ256parallel)이 구비되어야 한다. 반도체 집적화기술의 발전에 따라 반도체소자(3)가 단자 간의 피치간격이 0.2mm로 제작되면, 이를 테스트하기 위해 한 판의 검사회로기판(7)에 0.2mm 피치간격으로 128000pin을 제작해야 한다. 그러나, 0.2mm의 피치간격을 가진 128000pin을 한 판의 검사회로기판으로 제작하는 것은 대략 수억원의 비용이 발생한다. 이로 인해, 기술발전에 따라 반도체소자의 크기가 초소형으로 제작됨에도, 반도체소자를 테스트하는 검사회로기판을 제작하기 어려운 실정이다. For example, in the case of an inspection circuit board for inspecting one semiconductor element 3 having 500 terminals, one inspection circuit board 7 may be electrically connected to a total of 256 semiconductor elements 3. 128000 terminals (= 500 terminals ㅧ 256 parallel) shall be provided on the inspection circuit board 7 of the plate. According to the development of semiconductor integration technology, when the semiconductor device 3 has a pitch interval of 0.2 mm between terminals, it is necessary to manufacture 128000 pins at a 0.2 mm pitch interval on a test circuit board 7 to test this. However, fabricating 128000pin with 0.2mm pitch spacing into one board inspection circuit cost about hundreds of millions of dollars. As a result, it is difficult to manufacture an inspection circuit board for testing a semiconductor device even though the size of the semiconductor device is manufactured in a very small size according to the development of technology.

한국공개특허 제10-2009-0030190호에는 반도체 칩 검사용 소켓이 개시되어 있다.Korean Patent Publication No. 10-2009-0030190 discloses a socket for semiconductor chip inspection.

본 발명은 상부디바이스와 하부디바이스를 전기적으로 연결하는 신호라인이 상부디바이스의 상부신호단자의 바깥방향으로 이격배열되거나 및/또는 상부신호단자의 내측방향으로 이격배열된 구조로 마련되어, 좁은 피치간격을 가진 상부디바이스에 대응되는 피치간격으로 하부디바이스를 제작하지 않고도, 하부디바이스가 상부디바이스의 피치간격보다 넓은 피치간격으로 제작가능하게 마련된 양방향 도전성 모듈을 제공하는 것을 목적으로 한다. The present invention has a structure in which the signal lines electrically connecting the upper device and the lower device are arranged to be spaced apart in the outer direction of the upper signal terminal of the upper device and / or spaced in the inner direction of the upper signal terminal, thereby providing a narrow pitch interval. It is an object of the present invention to provide a bidirectional conductive module in which a lower device can be manufactured with a pitch interval wider than that of an upper device, without fabricating the lower device with a pitch interval corresponding to the upper device.

본 발명은 복수의 접지라인이 하부디바이스에 마련된 적어도 하나의 하부접지단자에 공통접촉되면서 접지되어, 새로 제작된 상부디바이스를 테스트하는 하부디바이스의 설계를 용이하게 할 수 있는 양방향 도전성 모듈을 제공하는 것을 목적으로 한다. The present invention provides a bidirectional conductive module that is grounded while a plurality of ground lines are in common contact with at least one lower ground terminal provided in the lower device, thereby facilitating the design of the lower device for testing the newly manufactured upper device. The purpose.

본 발명은 상부디바이스와 하부디바이스를 전기적으로 연결하는 복수의 신호라인 사이에 복수의 접지라인을 구비하여, 각각의 신호라인에서의 노이즈 및 상호 신호 간섭을 최소화하여 안정적인 신호의 전달이 가능하게 되고, 하이-스피드를 구현할 수 있는 양방향 도전성 모듈을 제공하는 것을 목적으로 한다. The present invention includes a plurality of ground lines between a plurality of signal lines electrically connecting the upper device and the lower device, thereby minimizing noise and mutual signal interference in each signal line, thereby enabling stable signal transmission. It is an object of the present invention to provide a bidirectional conductive module capable of implementing high speed.

본 발명의 일 실시예에 따른 양방향 도전성 모듈은 상부디바이스와 하부디바이스를 전기적으로 연결하는 것으로서, 상부디바이스의 단자에 접촉되는 복수의 소켓패턴부가 마련된 소켓부; 및 소켓부의 하부에 결합되고, 복수의 소켓패턴부의 하부에 위치된 제 1 영역에서 복수의 소켓패턴부에 대응되게 마련된 복수의 제1보드패턴부와, 제1영역 이외의 제2영역에서 마련된 복수의 제2보드패턴부와, 복수의 제1보드패턴부 중 일부와 복수의 제2보드패턴부를 각각 전기적으로 연결하는 복수의 도전라인이 구비된 보드부를 포함하고, 복수의 제1보드패턴부의 상부는 복수의 소켓패턴부에 접촉되고, 복수의 제2보드패턴부의 하부는 하부디바이스의 단자에 접촉되고, 복수의 제1보드패턴부 중 도전라인에 연결되지 않은 제1보드패턴부는 하부디바이스의 단자에 접촉되고, 복수의 제2보드패턴부는 도전라인에 연결된 제1보드패턴부를 통해 복수의 소켓패턴부 중 일부에 전기적으로 연결된 것이 바람직하다.Bidirectional conductive module according to an embodiment of the present invention is to electrically connect the upper device and the lower device, a socket portion provided with a plurality of socket pattern portion in contact with the terminal of the upper device; And a plurality of first board pattern parts coupled to the lower part of the socket part and corresponding to the plurality of socket pattern parts in a first area positioned below the plurality of socket pattern parts, and provided in a second area other than the first area. A board portion having a second board pattern portion, a plurality of conductive lines electrically connecting a portion of the plurality of first board pattern portions, and a plurality of second board pattern portions, respectively; Is in contact with the plurality of socket pattern portions, the lower portion of the plurality of second board pattern portions is in contact with the terminals of the lower device, and the first board pattern portion which is not connected to the conductive line among the plurality of first board pattern portions is the terminal of the lower device. It is preferable that the plurality of second board pattern portions are electrically connected to some of the plurality of socket pattern portions through the first board pattern portion connected to the conductive line.

여기서, 보드부는 패터닝 치리된 복수의 인쇄회로기판이 적층되어 형성된 것이 바람직하다. Here, the board portion is preferably formed by laminating a plurality of patterned printed circuit boards.

그리고, 제1보드패턴부 및 제2보드패턴부는 인쇄회로기판에 복수의 비아홀이 도금처리되어 형성되고, 도전라인은 상호 대응하는 제1보드패턴부와 제2보드패턴부가 연결되도록 인쇄회로기판의 어느 한면에 패터닝되어 형성된 것이 바람직하다. The first board pattern portion and the second board pattern portion are formed by plating a plurality of via holes on the printed circuit board, and the conductive lines are connected to the first board pattern portion and the second board pattern portion corresponding to each other. It is preferable that it is formed by patterning on either side.

여기서, 복수의 제1보드패턴부 중 도전라인에 연결되지 않은 제1보드패턴부는 소켓패턴부를 통해 상부디바이스의 단자 중 접지단자에 전기적으로 연결되고, 하부디바이스의 단자에 접촉되어 접지되는 것이 바람직하다. Here, it is preferable that the first board pattern part of the plurality of first board pattern parts not connected to the conductive line is electrically connected to the ground terminal among the terminals of the upper device through the socket pattern part, and contacted with the terminal of the lower device to be grounded. .

아울러, 복수의 제1보드패턴부 중 도전라인에 연결되지 않은 제1보드패턴부 중 일부는 하부디바이스의 하나의 단자에 공통으로 접촉되어 접지되는 것이 바람직하다. In addition, it is preferable that some of the first board pattern parts not connected to the conductive line among the plurality of first board pattern parts be in common contact with one terminal of the lower device and grounded.

또한, 복수의 제2보드패턴부는 도전라인에 연결된 제1보드패턴부 및 소켓패턴부를 통해 상부디바이스의 단자 중 신호단자와 전기적으로 연결된 것이 바람직하다.In addition, the plurality of second board pattern parts may be electrically connected to signal terminals among terminals of the upper device through the first board pattern part and the socket pattern part connected to the conductive line.

본 실시예에서, 제2영역은 제1영역의 판면 방향 외측에 위치되는 것이 바람직하다. In the present embodiment, it is preferable that the second region is located outside the plate surface direction of the first region.

또는, 제2영역의 일부는 제1영역의 판면 방향의 내측에 위치되는 것이 바람직하다. Alternatively, part of the second region is preferably located inside the plate surface direction of the first region.

복수의 제2보드패턴부는 복수의 소켓패턴부 간의 피치간격보다 넓은 피치간격으로 마련된 것이 바람직하다.It is preferable that the plurality of second board pattern portions have a pitch interval wider than the pitch interval between the plurality of socket pattern portions.

본 발명은 상부디바이스와 하부디바이스를 전기적으로 연결하는 신호라인이 상부디바이스의 상부신호단자의 바깥방향으로 이격배열되거나 및/또는 상부신호단자의 내측방향으로 이격배열된 구조로 마련되어, 0.2mm이하로 좁은 피치간격을 가진 상부디바이스에 대응되는 피치간격으로 하부디바이스를 제작하지 않고도, 하부디바이스가 상부디바이스의 피치간격보다 넓은 피치간격으로 제작가능하게 마련된다. The present invention has a structure in which the signal lines electrically connecting the upper device and the lower device are arranged to be spaced apart in the outer direction of the upper signal terminal of the upper device and / or spaced apart in the inner direction of the upper signal terminal, and are less than 0.2 mm. Without fabricating the lower device with a pitch interval corresponding to the upper device having a narrow pitch interval, the lower device is provided to be manufactured with a pitch interval wider than the pitch interval of the upper device.

본 발명은 새로 제작된 상부디바이스의 피치간격이 종전의 상부디바이스의 피치간격보다 좁아져, 상부디바이스를 테스트하는 하부디바이스가 새로 제작된 상부디바이스의 피치간격으로 제작하기 어려운 경우에, 하부디바이스의 설계를 용이하게 하여, 궁극적으로는 하부디바이스의 제작효율을 향상시키는 동시에, 고가의 하부디바이스의 제작비용을 절감시킬 수 있다. According to the present invention, when the pitch gap of the newly manufactured upper device is narrower than the pitch gap of the previous upper device, the lower device for testing the upper device is difficult to manufacture with the pitch gap of the newly manufactured upper device. It is possible to facilitate, ultimately improve the manufacturing efficiency of the lower device, while reducing the manufacturing cost of the expensive lower device.

본 발명은 복수의 접지라인이 하부디바이스에 마련된 적어도 하나의 하부접지단자에 공통접촉되면서 접지되어, 새로 제작된 상부디바이스를 테스트하는 하부디바이스의 설계를 용이하게 할 수 있어, 하부디바이스를 제작하는 제작비용을 절감할 수 있다. According to the present invention, a plurality of ground lines are grounded while being in common contact with at least one lower ground terminal provided in the lower device, thereby facilitating the design of the lower device for testing the newly manufactured upper device, thereby manufacturing the lower device. You can save money.

아울러, 본 발명은 상부디바이스와 하부디바이스를 연결하는 신호라인이 상부디바이스에 대해 팬아웃되어, 본 발명에 의해 하부디바이스가 상부디바이스의 피치간격보다 넓은 피치간격으로 제작가능하여, 하부디바이스를 제작하는 제작비용을 절감할 수 있다. 아울러, 본 발명은 하부디바이스의 피치간격이 상부디바이스의 피치간격보다 넓게 제작가능하게 함으로써, 하부디바이스의 제품불량률을 줄일 수 있고, 이와 더불어 상부디바이스와 하부디바이스 간의 접속효율을 향상시킬 수 있다. In addition, the present invention is a signal line connecting the upper device and the lower device is fanned out with respect to the upper device, the lower device can be manufactured with a pitch interval wider than the pitch interval of the upper device by the present invention, to manufacture a lower device The manufacturing cost can be reduced. In addition, according to the present invention, by making the pitch interval of the lower device wider than the pitch interval of the upper device, it is possible to reduce the product defective rate of the lower device, and also improve the connection efficiency between the upper device and the lower device.

본 발명은 상부디바이스와 하부디바이스를 전기적으로 연결하는 복수의 신호라인 사이에 복수의 접지라인을 구비하여, 각각의 신호라인에서의 노이즈 및 상호 신호 간섭을 최소화하여 안정적인 신호의 전달이 가능하게 되고, 하이-스피드를 구현할 수 있다. The present invention includes a plurality of ground lines between a plurality of signal lines electrically connecting the upper device and the lower device, thereby minimizing noise and mutual signal interference in each signal line, thereby enabling stable signal transmission. High speed can be achieved.

도 1은 종래기술에 따른 반도체 테스트 장치에 대한 구성도를 개략적으로 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 양방향 도전성 모듈이 상부디바이스와 하부디바이스 사이에 배치된 상태도를 개략적으로 도시한 것이다.
도 3은 본 발명의 일 실시예에서, 소켓부에 마련된 관통홀에 충전제가 충전되기 전에, 소켓부의 단면도를 개략적으로 도시한 것이다.
도 4은 본 발명의 일 실시예에 따른 양방향 도전성 모듈의 분해사시도를 개략적으로 도시한 것이다.
도 5는 도 4의 A-A에 따른 단면도를 개략적으로 도시한 것이다.
도 6는 도 5의 X부분 확대도를 개략적으로 도시한 것이다.
도 7은 본 발명의 일 실시예에 따른 보드부의 평면도를 개략적으로 도시한 것이다. 1 schematically illustrates a configuration of a semiconductor test apparatus according to the prior art.
FIG. 2 schematically illustrates a state diagram in which a bidirectional conductive module according to an embodiment of the present invention is disposed between an upper device and a lower device.
Figure 3 schematically shows a cross-sectional view of the socket portion before the filler is filled in the through-hole provided in the socket portion in an embodiment of the present invention.
4 schematically illustrates an exploded perspective view of a bidirectional conductive module according to an embodiment of the present invention.
5 schematically illustrates a cross-sectional view according to AA of FIG. 4.
FIG. 6 schematically illustrates an enlarged view of portion X of FIG. 5.
7 is a schematic plan view of a board unit according to an embodiment of the present invention.

이하에서는 본 발명의 일 실시예에 따른 양방향 도전성 모듈에 대해 설명하기로 한다. Hereinafter, a bidirectional conductive module according to an embodiment of the present invention will be described.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라, 상부디바이스(예컨대, 반도체소자)의 크기가 초소형화될수록, 상부디바이스의 단자 간의 피치간격 또한 좁아진다. 상부디바이스의 단자 간의 피치간격이 좁아지면, 상부디바이스에 전기적으로 연결되는 하부디바이스 또한 상부디바이스의 단자 간의 피치간격으로 제작되어야 한다. With the development and miniaturization of semiconductor device integration technology, the smaller the size of the upper device (eg, semiconductor device), the smaller the pitch interval between terminals of the upper device. If the pitch interval between the terminals of the upper device is narrowed, the lower device electrically connected to the upper device should also be manufactured with the pitch interval between the terminals of the upper device.

배경기술에서 설명했듯이, 상부디바이스의 양불검사를 수행할 때, 상부디바이스와 하부디바이스가 1:1로 매칭되어, 상부디바이스의 양불검사를 수행하는 것이 아니라, 한 개의 하부디바이스에 대략 128개 내지 256개 이상의 상부디바이스가 1: 128 내지 1:256의 비율로 매칭되어, 상부디바이스의 양불검사가 수행된다. 즉, 한 개의 하부디바이스에서, 대략 128개 내지 256개의 상부디바이스가 한꺼번에 양불검사된다. As described in the background art, when performing a positive test of the upper device, the upper device and the lower device are matched 1: 1 so that the upper device and the lower device are not checked. At least one upper device is matched in a ratio of 1: 128 to 1: 256, so that a fail test of the upper device is performed. That is, in one lower device, approximately 128 to 256 upper devices are positively inspected at once.

예를 들어, 한 개의 상부디바이스에 대략 0.2mm의 피치간격으로 500개의 단자가 마련된 경우, 상부디바이스의 양불검사를 수행하는 한 개의 하부디바이스에는 0.2mm의 피치간격으로 128,000개의 단자(=500단자/상부디바이스 개당 ㅧ256개의 상부디바이스)가 마련되어야 한다. For example, if 500 terminals are provided at a pitch interval of approximately 0.2 mm on one upper device, 128,000 terminals (= 500 terminals / = are provided at a pitch interval of 0.2 mm on one lower device performing a positive test of the upper device). ㅧ 256 upper devices per upper device) shall be provided.

종전에 0.5mm이상의 피치간격을 가진 하부디바이스와 비교하여, 한 개의 하부디바이스에 0.2mm 피치간격으로 128000개의 단자를 제작하는 것은 기술적으로 가능하나, 제품생산비용면에서 대략 10배 비싸고, 0.2mm 피치간격으로 128000개의 단자를 가진 하부디바이스를 별도로 제작하는데 많은 시간이 소요되는 등의 문제점이 있다. It is technically possible to manufacture 128000 terminals with 0.2mm pitch spacing on one lower device, compared to the lower devices with pitch spacing of more than 0.5mm in the past, but it is about 10 times more expensive in terms of production cost and 0.2mm pitch There is a problem that it takes a lot of time to separately manufacture a lower device having 128000 terminals at intervals.

본 발명은 상부디바이스의 단자 간의 피치간격이 대략 0.2mm이하로 초소형화되더라도, 하부디바이스가 상부디바이스에 대응되는 대략 0.2mm이하의 피치간격으로 제작되지 않고, 하부디바이스가 0.2mm보다 넓은 피치간격으로 제작가능하게 함으로써, 하부디바이스의 설계를 용이하게 하고, 하부디바이스의 제작비용을 절감시키기 위한 것이다. According to the present invention, even if the pitch interval between the terminals of the upper device is miniaturized to be approximately 0.2 mm or less, the lower device is not manufactured with a pitch interval of approximately 0.2 mm or less corresponding to the upper device, and the lower device is pitched wider than 0.2 mm. By making it possible to manufacture, it is easy to design a lower device, and it is for reducing the manufacturing cost of a lower device.

도 2에 도시된 바와 같이, 본 발명인 양방향 도전성 모듈(100)은 상부디바이스(10)와 하부디바이스(20) 사이에 배치되어, 상부디바이스(10)와 하부디바이스(20)를 전기적으로 연결한다. As shown in FIG. 2, the bidirectional conductive module 100 of the present invention is disposed between the upper device 10 and the lower device 20 to electrically connect the upper device 10 and the lower device 20.

상부디바이스(10)는 동일한 피치간격으로 이격배열된 복수의 단자가 구비되는데, 설명의 편의를 위해 상부신호단자(11)와 상부접지단자(12)로 구분지어 설명하기로 한다. 그리고, 본 실시예에서, 하부디바이스(20)는 복수의 단자로 이루어지는데, 설명의 편의를 위해 하부신호단자(21) 및 하부접지단자(22)로 구분지어 지칭하기로 한다. The upper device 10 is provided with a plurality of terminals spaced apart at the same pitch interval, for convenience of description will be described divided into the upper signal terminal 11 and the upper ground terminal (12). In the present embodiment, the lower device 20 includes a plurality of terminals, and for convenience of description, the lower device 20 will be referred to as the lower signal terminal 21 and the lower ground terminal 22.

여기서, 상부신호단자(11)는 양방향 도전성 모듈의 신호라인을 형성하는 단자를 지칭한다. 그리고, 상부접지단자(12)는 양방향 도전성 모듈의 접지라인을 형성하는 단자를 지칭한다.  Here, the upper signal terminal 11 refers to a terminal forming a signal line of the bidirectional conductive module. In addition, the upper ground terminal 12 refers to a terminal forming a ground line of the bidirectional conductive module.

본 발명인 양방향 도전성 모듈(100)에 의해, 상부신호단자(11)는 하부신호단자(21)에 전기적으로 연결되고, 상부접지단자(12)는 하부접지단자(22)에 전기적으로 연결된다. By the bidirectional conductive module 100 of the present invention, the upper signal terminal 11 is electrically connected to the lower signal terminal 21, the upper ground terminal 12 is electrically connected to the lower ground terminal (22).

도 2 내지 도 5를 참조하면, 본 발명인 양방향 도전성 모듈(100)은 소켓부(110) 및 보드부(120)를 포함한다. 본 발명은 소켓부(110)가 상부디바이스(10)를 향하고, 보드부(120)가 하부디바이스(20)를 향하게, 상부디바이스(10)와 하부디바이스(20) 사이에 배치된다.2 to 5, the bidirectional conductive module 100 according to the present invention includes a socket part 110 and a board part 120. In the present invention, the socket 110 faces the upper device 10 and the board 120 faces the lower device 20, and is disposed between the upper device 10 and the lower device 20.

소켓부(110)는 소켓본체(111) 및 복수의 소켓패턴부(112)로 이루어진다. 소켓본체(111)는 절연성 재질을 가진다. 도 3에 도시된 바와 같이, 소켓본체(111)는 상하방향으로 관통된 복수의 소켓관통홀(111a)이 마련된다. 본 실시예에서, 복수의 소켓관통홀(111a)은 상부디바이스의 단자(예컨대, 상부신호단자(11)와 상부접지단자(12))간의 피치간격으로, 상부디바이스의 단자와 대응되는 배열로 마련된다.The socket part 110 includes a socket body 111 and a plurality of socket pattern parts 112. The socket body 111 has an insulating material. As shown in Figure 3, the socket body 111 is provided with a plurality of socket through holes 111a penetrated in the vertical direction. In the present embodiment, the plurality of socket through holes 111a are provided in an arrangement corresponding to the terminals of the upper device at pitch intervals between the terminals of the upper device (for example, the upper signal terminal 11 and the upper ground terminal 12). do.

복수의 소켓패턴부(112)는 상부디바이스의 단자와 접촉되어, 전류인가시 상부디바이스에 전기적으로 연결된다. 복수의 소켓패턴부(112)는 복수의 소켓관통홀(111a)에 충진제(112a) 및 도전스프링(112b)이 충진되어 형성된다. The plurality of socket pattern parts 112 are in contact with the terminals of the upper device, and are electrically connected to the upper device when a current is applied. The plurality of socket pattern parts 112 are formed by filling a plurality of socket through holes 111a with fillers 112a and conductive springs 112b.

충진제(112a)는 도전성을 갖는 도전성 파티클이 포함된 것이다. 예를 들어, 충진제(112a)는 액상의 실리콘과 도전성 파티클이 혼합되어 형성될 수 있다. 여기서, 도전성 파티클은 도전성을 갖는 도전성 분말, 도전성 파이버 또는 도전성 와이어의 형태를 가질 수 있으며, 도전성의 향상을 위해 외부 표면에 도전성 재질의 도금이 형성될 수 있다.The filler 112a includes conductive particles having conductivity. For example, the filler 112a may be formed by mixing liquid silicon and conductive particles. Here, the conductive particles may have the form of conductive powder, conductive fiber or conductive wire having conductivity, and plating of a conductive material may be formed on an outer surface to improve conductivity.

도전스프링(112b)은 도전성 재질을 가진다. 도 6에 도시된 바와 같이, 도전스프링(112b)은 소켓관통홀(111a)의 내부에서 상하방향을 따라 충진제(112a)를 감는 코일 스프링 형태로 구성된 것을 예로 한다. 도전스프링(112b)은 소켓관통홀(111a)에 내장되어 상하방향으로 복원력을 제공한다. The conductive spring 112b has a conductive material. As illustrated in FIG. 6, the conductive spring 112b is configured in the form of a coil spring wound around the filler 112a along the vertical direction in the socket through hole 111a. The conductive spring 112b is embedded in the socket through hole 111a to provide a restoring force in the vertical direction.

복수의 소켓패턴부(112)는 상부디바이스의 단자(예컨대, 상부신호단자(11)와 상부접지단자(12))에 각각 접촉된다. 본 실시예에서는 설명의 편의를 위해, 상부신호단자(11)와 접촉되어 신호라인을 형성하는 소켓패턴부에 대해 "제1신호라인(S1)"이라 지칭한다. 그리고, 상부접지단자(12)와 접촉되어 접지라인을 형성하는 소켓패턴부에 대해 "제1접지라인(G1)"이라 지칭하기로 한다. The plurality of socket pattern parts 112 are in contact with terminals of the upper device (for example, the upper signal terminal 11 and the upper ground terminal 12). In the present embodiment, for convenience of description, the socket pattern part which contacts the upper signal terminal 11 to form a signal line is referred to as a "first signal line S1". The socket pattern portion which contacts the upper ground terminal 12 to form a ground line will be referred to as a "first ground line G1."

본 실시예서는 설명의 편의를 위해, 소켓부의 제1신호라인(S1)과 통전되는 보드부의 신호라인에 대해 제2신호라인(S2)이라 지칭한다. 그리고, 소켓부의 제1접지라인(G1)과 통전되는 보드부의 접지라인에 대해 제2접지라인(G2)라 지칭한다.In the present embodiment, for convenience of description, the signal line of the board portion that is energized with the first signal line S1 of the socket portion is referred to as a second signal line S2. In addition, the ground line of the board portion that is energized with the first ground line G1 of the socket portion is referred to as a second ground line G2.

도 2를 참조하면, 보드부(120)는 복수의 제2신호라인(S2)이 소켓부(110)의 복수의 제1신호라인(S1)과 각각 통전되고, 복수의 제2접지라인(G2)이 소켓부(110)의 복수의 제1접지라인(G1)과 각각 통전되게, 소켓부(110)에 결합된다. Referring to FIG. 2, in the board unit 120, a plurality of second signal lines S2 are energized with a plurality of first signal lines S1 of the socket unit 110, respectively, and a plurality of second ground lines G2 are provided. ) Is coupled to the socket portion 110 so that each of the plurality of first ground lines G1 of the socket portion 110 is energized.

보드부(120)는 소켓부(110)의 하부에 결합되어, 하부디바이스와 전기적으로 연결되게 배치된다. 도 5를 참조하면, 보드부(120)는 보드본체(121), 복수의 제1보드패턴부(122), 복수의 제2보드패턴부(123) 및 도전라인(124)으로 이루어진다. Board portion 120 is coupled to the lower portion of the socket portion 110, is arranged to be electrically connected to the lower device. Referring to FIG. 5, the board part 120 includes a board body 121, a plurality of first board pattern parts 122, a plurality of second board pattern parts 123, and a conductive line 124.

도전라인(124)에 연결된 복수의 제1보드패턴부(122)와 복수의 제2보드패턴부(123)은 제2신호라인(S2)에 해당된다. 도전라인(124)에 연결되지 않은 제1보드패턴부(122)는 제2접지라인(G)에 해당된다. The plurality of first board pattern parts 122 and the plurality of second board pattern parts 123 connected to the conductive line 124 correspond to the second signal line S2. The first board pattern portion 122 that is not connected to the conductive line 124 corresponds to the second ground line G.

제2신호라인(S2)인 복수의 제2보드패턴부(123)은 하부디바이스(20)의 하부신호단자(21)와 접촉된다. 그리고, 제2접지라인(G2)에 해당되는 제1보드패턴부는 하부디바이스(20)의 하부접지단자(22)에 접촉된다.The plurality of second board pattern units 123, which are the second signal lines S2, contact the lower signal terminals 21 of the lower device 20. The first board pattern part corresponding to the second ground line G2 is in contact with the lower ground terminal 22 of the lower device 20.

보드본체(121)는 소켓본체(111)의 하부에 결합된다. 보드본체(121)는 패터닝 처리된 복수의 인쇄회로기판(121a, 121b, 121c)이 적층되어 형성될 수 있다. Board body 121 is coupled to the lower portion of the socket body 111. The board body 121 may be formed by stacking a plurality of patterned printed circuit boards 121a, 121b, and 121c.

제1보드패턴부(122) 및 제2보드패턴부(123)는 인쇄회로기판(121a, 121b, 121c)에 복수의 비아홀이 도금처리되어 형성된다. 도전라인(124)은 상호 대응하는 제1보드패턴부(122)와 제2보드패턴부(123)가 연결되도록 인쇄회로기판(121a, 121b, 121c)의 어느 한면에 패터닝되어 형성된 것이 바람직하다. The first board pattern portion 122 and the second board pattern portion 123 are formed by plating a plurality of via holes on the printed circuit boards 121a, 121b, and 121c. The conductive line 124 is preferably formed by patterning one surface of the printed circuit board 121a, 121b, 121c so that the corresponding first board pattern portion 122 and the second board pattern portion 123 are connected to each other.

본 실시예에서, 복수의 인쇄회로기판(121a, 121b, 121c)은 도전라인(124)에 의해 연결된 제1보드패턴부(122)와 제2보드패턴부(123)는 통전되고, 도전라인(124)에 의해 연결되지 않은 제1보드패턴부 및 제2보드패턴부는 통전되지 않게 적층된다. In the present embodiment, the plurality of printed circuit boards 121a, 121b, 121c are electrically connected to the first board pattern portion 122 and the second board pattern portion 123 connected by the conductive lines 124, and the conductive lines ( The first board pattern portion and the second board pattern portion which are not connected by 124 are stacked not to be energized.

본 실시예에서는 설명의 편의를 위해, 보드본체(121)의 영역을 제1영역(A1)와 제2영역(A2)으로 구분지어 지칭한다. 도 4 및 도 7을 참조하면, 제1영역(A1)은 복수의 소켓패턴부(112)의 하부에 위치된 영역으로서, 복수의 제1보드패턴부(122)가 마련된다. In the present embodiment, for convenience of description, the area of the board body 121 is referred to as a first area A1 and a second area A2. 4 and 7, the first area A1 is an area located below the plurality of socket pattern parts 112, and a plurality of first board pattern parts 122 are provided.

제2영역(A2)은 보드본체(121)에서 제1영역(A1) 이외의 영역으로서, 제1영역의 판면 방향 외측에 마련될 수 있다. 또는, 제2영역(A2)의 일부는 제1영역(A1)의 판면 방향의 내측에 위치될 수 있다. 제2영역(A2)은 상부디바이스의 단자배열에 따라, 제1영역(A1)의 판면 외측방향 및/또는 판면 내측방향에 마련될 수 있다. 본 실시예에서, 제2영역(A2)에는 복수의 제2보드패턴부(123)가 마련된다. The second area A2 is an area other than the first area A1 in the board body 121 and may be provided outside of the first area in the plate direction. Alternatively, a part of the second area A2 may be located inside the plate surface direction of the first area A1. The second region A2 may be provided in the plate outer side direction and / or the plate inner side direction of the first region A1 according to the terminal arrangement of the upper device. In the present embodiment, a plurality of second board pattern parts 123 is provided in the second area A2.

도 4를 참조하면, 복수의 제1보드패턴부(122)는 소켓패턴부(112)의 하부에서, 보드본체(121)의 제1영역(A1)에 마련된다. 도 2 및 도 5를 참조하면, 복수의 제1보드패턴부(122)는 복수의 소켓패턴부(112)와 상하방향으로 대응되게 마련된다. Referring to FIG. 4, the plurality of first board pattern parts 122 are provided in the first area A1 of the board body 121 under the socket pattern part 112. 2 and 5, the plurality of first board pattern parts 122 may be provided to correspond to the plurality of socket pattern parts 112 in the vertical direction.

복수의 제1보드패턴부(122)의 상부는 복수의 소켓패턴부(112)에 각각 접촉된다. 복수의 제1보드패턴부 중 도전라인(124)에 연결되지 않은 제1보드패턴부(122)는 하부디바이스의 하부접지단자(22)에 접촉된다. 복수의 제1보드패턴부 중 도전라인에 연결되지 않은 제1보드패턴부(122)는 소켓패턴부를 통해 상부디바이스의 상부접지단자(12)에 전기적으로 연결되어, 제2접지라인(G2)을 형성한다. Upper portions of the plurality of first board pattern portions 122 contact each of the plurality of socket pattern portions 112. The first board pattern part 122, which is not connected to the conductive line 124, of the plurality of first board pattern parts contacts the lower ground terminal 22 of the lower device. The first board pattern part 122, which is not connected to the conductive line, of the plurality of first board pattern parts is electrically connected to the upper ground terminal 12 of the upper device through the socket pattern part to connect the second ground line G2. Form.

본 실시예에서, 도 2에 도시된 바와 같이, 도전라인(124)에 연결되지 않은 제1보드패턴부(122)는 하부디바이스에 마련된 하부접지단자(22)에 공통접촉되어 접지될 수 있다. 이로 인해, 본 발명은 하부디바이스의 하부접지단자(22)의 설치개수를 및 접지효율을 증대시켜, 하부디바이스의 제작효율을 향상시킬 수 있다.In this embodiment, as shown in FIG. 2, the first board pattern portion 122 not connected to the conductive line 124 may be grounded in common contact with the lower ground terminal 22 provided in the lower device. Therefore, the present invention can increase the number of installation of the lower ground terminal 22 of the lower device and the grounding efficiency, thereby improving the manufacturing efficiency of the lower device.

도 2를 참조하면, 복수의 제2보드패턴부(123)의 하부는 하부디바이스의 하부신호단자(21)에 각각 접촉된다. 복수의 제2보드패턴부(123)는 도전라인(124)에 연결된 제1보드패턴부를 통해 복수의 소켓패턴부(112) 중 일부에 전기적으로 연결되어, 제2신호라인(S2)을 형성한다. Referring to FIG. 2, lower portions of the plurality of second board pattern portions 123 are in contact with lower signal terminals 21 of lower devices, respectively. The plurality of second board pattern parts 123 are electrically connected to some of the plurality of socket pattern parts 112 through the first board pattern part connected to the conductive line 124 to form the second signal line S2. .

도 4를 참조하면, 복수의 제2보드패턴부(123)는 제2영역(A2)에서 복수의 소켓패턴부(112)와 상하방향으로 대응되지 않게 마련된다. 도 4 및 도 7을 참조하면, 복수의 제2보드패턴부(123)는 제2영역(A2)에서 상부디바이스의 상부신호단자(11)의 바깥방향으로 이격배열될 수 있다. 또는, 복수의 제2보드패턴부(123)는 제2영역(A2)에서 상부디바이스의 상부신호단자(11)의 내측방향으로 이격배열될 수 있다. 그리고, 복수의 제2보드패턴부(123)는 복수의 소켓패턴부(112) 간의 피치간격보다 넓은 피치간격으로 마련될 수 있다. Referring to FIG. 4, the plurality of second board pattern parts 123 may be provided so as not to correspond to the plurality of socket pattern parts 112 in the vertical direction in the second area A2. 4 and 7, the plurality of second board pattern parts 123 may be arranged to be spaced apart from the upper signal terminal 11 of the upper device in the second area A2. Alternatively, the plurality of second board pattern parts 123 may be spaced apart in the second direction A2 in the inward direction of the upper signal terminal 11 of the upper device. In addition, the plurality of second board pattern parts 123 may be provided with a pitch interval wider than the pitch interval between the plurality of socket pattern parts 112.

이로 인해, 본 발명은은 하부디바이스가 상부디바이스에 대응되는 좁은 피치간격으로 제작되지 않고, 하부디바이스가 상부디바이스의 피치간격보다 넓은 피치간격으로 제작가능하게 함으로써, 하부디바이스의 설계를 용이하게 하고, 하부디바이스의 제작비용을 절감시킬 수 있다. For this reason, the present invention facilitates the design of the lower device by not allowing the lower device to be manufactured with a narrow pitch interval corresponding to the upper device, and allowing the lower device to be manufactured with a pitch interval wider than that of the upper device. The manufacturing cost of the lower device can be reduced.

아울러, 본 발명은 상부디바이스(10)와 하부디바이스(20)를 전기적으로 연결하는 복수의 신호라인 사이에 복수의 접지라인을 구비하여, 각각의 신호라인에서의 노이즈 및 상호 신호 간섭을 최소화하여 안정적인 신호의 전달이 가능하게 되고, 하이-스피드를 구현할 수 있다. In addition, the present invention includes a plurality of ground lines between a plurality of signal lines electrically connecting the upper device 10 and the lower device 20, thereby minimizing noise and mutual signal interference in each signal line, thereby ensuring stable operation. Signal transmission becomes possible, and high-speed can be realized.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.Although some embodiments of the invention have been shown and described, it will be apparent to those skilled in the art that modifications may be made to the embodiment without departing from the spirit or spirit of the invention. . It is intended that the scope of the invention be defined by the claims appended hereto and their equivalents.

100: 양방향 도전성 모듈
110: 소켓부 111: 소켓본체
112: 소켓패턴부 111a: 소켓관통홀
120: 보드부 121: 보드본체
122: 제1보드패턴부 123: 제2보드패턴부
124: 도전라인
S1: 제1신호라인 S2: 제2신호라인
G1: 제1접지라인 G2: 제2접지라인100: bidirectional conductive module
110: socket 111: socket body
112: socket pattern portion 111a: socket through hole
120: board unit 121: board body
122: first board pattern portion 123: second board pattern portion
124: challenge line
S1: first signal line S2: second signal line
G1: first ground line G2: second ground line

Claims (9)

상부디바이스와 하부디바이스를 전기적으로 연결하는 양방향 도전성 모듈에 있어서,
상기 상부디바이스의 단자에 접촉되는 복수의 소켓패턴부가 마련된 소켓부; 및
상기 소켓부의 하부에 결합되고, 상기 복수의 소켓패턴부의 하부에 위치된 제 1 영역에서 상기 복수의 소켓패턴부에 대응되게 마련된 복수의 제1보드패턴부와, 상기 제1영역 이외의 제2영역에서 마련된 복수의 제2보드패턴부와, 상기 복수의 제1보드패턴부 중 일부와 상기 복수의 제2보드패턴부를 각각 전기적으로 연결하는 복수의 도전라인이 구비된 보드부를 포함하고,
상기 복수의 제1보드패턴부의 상부는 상기 복수의 소켓패턴부에 접촉되고,
상기 복수의 제2보드패턴부의 하부는 상기 하부디바이스의 단자에 접촉되고,
상기 복수의 제1보드패턴부 중 상기 도전라인에 연결되지 않은 제1보드패턴부는 상기 하부디바이스의 단자에 접촉되고,
상기 복수의 제2보드패턴부는 상기 도전라인에 연결된 제1보드패턴부를 통해 상기 복수의 소켓패턴부 중 일부에 전기적으로 연결된 것을 특징으로 하는 양방향 도전성 모듈.In the bidirectional conductive module for electrically connecting the upper device and the lower device,
A socket part provided with a plurality of socket pattern parts contacting the terminals of the upper device; And
A plurality of first board pattern portions coupled to a lower portion of the socket portion and disposed to correspond to the plurality of socket pattern portions in a first region positioned below the plurality of socket pattern portions, and a second region other than the first region; And a plurality of second board pattern parts provided in the plurality of boards and a plurality of conductive lines for electrically connecting some of the plurality of first board pattern parts and the plurality of second board pattern parts, respectively.
Upper portions of the plurality of first board pattern portions contact the plurality of socket pattern portions,
Lower portions of the second board pattern portions are in contact with terminals of the lower device;
The first board pattern portion of the plurality of first board pattern portions not connected to the conductive line is in contact with the terminal of the lower device.
And the plurality of second board pattern portions are electrically connected to some of the plurality of socket pattern portions through first board pattern portions connected to the conductive lines. 제 1 항에 있어서,
상기 보드부는 패터닝 치리된 복수의 인쇄회로기판이 적층되어 형성된 것을 특징으로 하는 양방향 도전성 모듈. The method of claim 1,
The board unit is a bi-directional conductive module, characterized in that formed by stacking a plurality of printed printed circuit boards. 제 2 항에 있어서,
상기 제1보드패턴부 및 상기 제2보드패턴부는 상기 인쇄회로기판에 복수의 비아홀이 도금처리되어 형성되고,
상기 도전라인은 상호 대응하는 상기 제1보드패턴부와 상기 제2보드패턴부가 연결되도록 상기 인쇄회로기판의 어느 한면에 패터닝되어 형성된 것을 특징으로 하는 양방향 도전성 모듈. The method of claim 2,
The first board pattern portion and the second board pattern portion are formed by plating a plurality of via holes on the printed circuit board.
And the conductive line is patterned and formed on one surface of the printed circuit board such that the first board pattern portion and the second board pattern portion correspond to each other. 제 1 항에 있어서,
상기 복수의 제1보드패턴부 중 상기 도전라인에 연결되지 않은 제1보드패턴부는 상기 소켓패턴부를 통해 상기 상부디바이스의 단자 중 접지단자에 전기적으로 연결되고, 상기 하부디바이스의 단자에 접촉되어 접지되는 것을 특징으로 하는 양방향 도전성 모듈. The method of claim 1,
The first board pattern part of the plurality of first board pattern parts, which are not connected to the conductive line, is electrically connected to the ground terminal of the terminals of the upper device through the socket pattern part, and is in contact with the terminal of the lower device to be grounded. Bidirectional conductive module, characterized in that. 제 4 항에 있어서,
상기 복수의 제1보드패턴부 중 상기 도전라인에 연결되지 않은 제1보드패턴부 중 일부는 상기 하부디바이스의 하나의 단자에 공통으로 접촉되어 접지되는 것을 특징으로 하는 양방향 도전성 모듈. The method of claim 4, wherein
And a part of the first board pattern parts which are not connected to the conductive line among the plurality of first board pattern parts is in common contact with one terminal of the lower device and grounded. 제 1 항에 있어서,
상기 복수의 제2보드패턴부는 상기 도전라인에 연결된 제1보드패턴부 및 상기 소켓패턴부를 통해 상기 상부디바이스의 단자 중 신호단자와 전기적으로 연결된 것을 특징으로 하는 양방향 도전성 모듈.The method of claim 1,
And the plurality of second board pattern parts are electrically connected to signal terminals among terminals of the upper device through the first board pattern part and the socket pattern part connected to the conductive line. 제 6 항에 있어서,
상기 제2영역은 상기 제1영역의 판면 방향 외측에 위치되는 것을 특징으로 하는 양방향 도전성 모듈. The method of claim 6,
The second region is a bidirectional conductive module, characterized in that located on the outside of the plate direction of the first region. 제 6 항에 있어서,
상기 제2영역의 일부는 상기 제1영역의 판면 방향의 내측에 위치되는 것을 특징으로 하는 양방향 도전성 모듈. The method of claim 6,
A portion of the second region is a bidirectional conductive module, characterized in that located in the direction of the plate surface of the first region. 제 6 항에 있어서,
상기 복수의 제2보드패턴부는 상기 복수의 소켓패턴부 간의 피치간격보다 넓은 피치간격으로 마련된 것을 특징으로 하는 양방향 도전성 모듈.The method of claim 6,
The plurality of second board pattern portion bidirectional conductive module, characterized in that provided with a pitch interval wider than the pitch interval between the plurality of socket pattern portion.
KR1020180034433A 2018-01-26 2018-03-26 By-directional electrically conductive module KR102007261B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180009940 2018-01-26
KR1020180009940 2018-01-26

Publications (2)

Publication Number Publication Date
KR20190091177A KR20190091177A (en) 2019-08-05
KR102007261B1 true KR102007261B1 (en) 2019-08-06

Family

ID=67612763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180034433A KR102007261B1 (en) 2018-01-26 2018-03-26 By-directional electrically conductive module

Country Status (1)

Country Link
KR (1) KR102007261B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102191700B1 (en) * 2019-08-02 2020-12-16 주식회사 이노글로벌 By-directional electrically conductive module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254180B1 (en) 2012-08-16 2013-04-18 주식회사 세미콘테스트 Test socket for testing semiconductor
KR101497608B1 (en) 2013-09-30 2015-03-03 주식회사 세미코어 Semiconductor test socket and method for manufacturing a vertical pitch converter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847272B1 (en) * 2006-11-28 2008-07-18 주식회사디아이 Burn-in Board
KR20090030190A (en) 2007-09-19 2009-03-24 리노공업주식회사 Test socket
KR101261727B1 (en) * 2011-08-30 2013-05-07 주식회사 오킨스전자 Test socket
US20140327462A1 (en) * 2013-05-03 2014-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Test socket providing mechanical stabilization for pogo pin connections
KR101826663B1 (en) * 2016-03-07 2018-03-23 주식회사 이노글로벌 Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254180B1 (en) 2012-08-16 2013-04-18 주식회사 세미콘테스트 Test socket for testing semiconductor
KR101497608B1 (en) 2013-09-30 2015-03-03 주식회사 세미코어 Semiconductor test socket and method for manufacturing a vertical pitch converter

Also Published As

Publication number Publication date
KR20190091177A (en) 2019-08-05

Similar Documents

Publication Publication Date Title
CN107783024B (en) Probe apparatus of vertical probe card
CN100559660C (en) Be used for printed circuit board (PCB) interconnection device, make the method for this device and have the interconnecting assembly of this device
KR102114110B1 (en) By-directional electrically conductive module and manufacturing method thereof
US7898276B2 (en) Probe card with stacked substrate
US7217139B2 (en) Interconnect assembly for a probe card
KR101489186B1 (en) Semiconductor test socket and manufacturing method thereof
US20210190822A1 (en) Multi-layer mems spring pin
KR20130094100A (en) A probe for testing semiconductor device and test socket using the same
US20150061719A1 (en) Vertical probe card for micro-bump probing
KR101826663B1 (en) Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof
KR101566173B1 (en) Semiconductor test socket and manufacturing method thereof
KR101162175B1 (en) Semiconductor test socket
KR20130047933A (en) Probe, probe assembly and probe card comprising it
KR102007261B1 (en) By-directional electrically conductive module
KR102269398B1 (en) Inspection socket having an insulating base made of a pcb in which conductive shielding layers are stacked in multiple layers
KR102600623B1 (en) Probe card assembly
KR101497608B1 (en) Semiconductor test socket and method for manufacturing a vertical pitch converter
KR101391799B1 (en) Conductive contactor for testing semiconductor
KR102148840B1 (en) Probe card
KR101882758B1 (en) Test socket having double S conductive wire contact structure
JP2017517863A (en) Bidirectional conductive socket for high-frequency device test, bidirectional conductive module for high-frequency device test, and manufacturing method thereof
JP2010043868A (en) Electric inspection jig and electric inspection apparatus
KR200394134Y1 (en) Probe card for testing semiconductor
KR101363368B1 (en) Examination apparatus of printed circuit board
KR20190051335A (en) S-type PION pin, and test scoket with the same

Legal Events

Date Code Title Description
GRNT Written decision to grant