KR100847272B1 - Burn-in Board - Google Patents

Burn-in Board Download PDF

Info

Publication number
KR100847272B1
KR100847272B1 KR1020060118232A KR20060118232A KR100847272B1 KR 100847272 B1 KR100847272 B1 KR 100847272B1 KR 1020060118232 A KR1020060118232 A KR 1020060118232A KR 20060118232 A KR20060118232 A KR 20060118232A KR 100847272 B1 KR100847272 B1 KR 100847272B1
Authority
KR
South Korea
Prior art keywords
board
burn
main substrate
substrate
main
Prior art date
Application number
KR1020060118232A
Other languages
Korean (ko)
Other versions
KR20080048194A (en
Inventor
임병선
Original Assignee
주식회사디아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사디아이 filed Critical 주식회사디아이
Priority to KR1020060118232A priority Critical patent/KR100847272B1/en
Publication of KR20080048194A publication Critical patent/KR20080048194A/en
Application granted granted Critical
Publication of KR100847272B1 publication Critical patent/KR100847272B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Abstract

번인 보드의 면적을 최적화하여 테스트 대상 반도체 칩 패키지 실장률 및 검사 속도를 증대시킬 수 있는 번인 보드를 제시한다.We present a burn-in board that can optimize the area of the burn-in board to increase the package rate and inspection speed of the semiconductor chip under test.

본 발명의 번인 보드는 메인 기판, 메인 기판 상부에 설치되는 복수의 소켓, 복수의 소켓 각각으로부터 메인 기판 내부로 연장되는 복수의 핀 홀 및 메인 기판 내에 매립되며, 복수의 핀 홀 각각과 제 1 도전 라인에 의해 접속되는 저항 소자를 포함하여, 메인 기판 상에 구성 가능한 소켓의 수를 증대시킬 수 있고, 반도체 칩 패키지의 테스트 속도를 향상시킬 수 있으며, 번인 보드의 메인 기판 제조 공정을 단축시킬 수 있다.The burn-in board of the present invention is embedded in the main substrate, a plurality of sockets installed on the main substrate, a plurality of pin holes extending into each of the plurality of sockets into the main substrate, and embedded in the main substrate, and each of the plurality of pin holes and the first conductive layer. Including a resistance element connected by a line, the number of sockets configurable on the main substrate can be increased, the test speed of the semiconductor chip package can be improved, and the main substrate manufacturing process of the burn-in board can be shortened. .

번인 보드, 절연(분리) 저항, 매립 Burn-in Board, Insulation (Isolation) Resistor, Landfill

Description

번인 보드{Burn-in Board}Burn-in Board}

도 1은 일반적인 번인 보드의 구성을 설명하기 위한 도면,1 is a view for explaining the configuration of a general burn-in board,

도 2는 도 1에 도시한 번인 보드에 구비되는 소켓 및 주변 회로를 설명하기 위한 도면,2 is a view for explaining a socket and a peripheral circuit provided in the burn-in board shown in FIG.

도 3은 본 발명의 일 실시예에 의한 번인 보드에 적용되는 메인 기판의 구성도,3 is a configuration diagram of a main substrate applied to a burn-in board according to an embodiment of the present invention;

도 4는 도 3에 도시한 메인 기판을 이용한 번인 보드의 구성도,4 is a configuration diagram of a burn-in board using the main substrate shown in FIG.

도 5는 도 3에 도시한 메인 기판을 이용한 번인 테스트 과정을 설명하기 위한 도면,5 is a view for explaining the burn-in test process using the main substrate shown in FIG.

도 6은 본 발명의 다른 실시예에 의한 번인 보드의 구성도,6 is a configuration diagram of a burn-in board according to another embodiment of the present invention;

도 7은 본 발명의 또 다른 실시예에 의한 번인 보드의 구성도이다.7 is a block diagram of a burn-in board according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10 : 번인 보드 110 : 메인 기판10: burn-in board 110: main board

120 : 소켓 130 : 회로 패턴120: socket 130: circuit pattern

140 : 접속부 150 : 저항 소자140 connection part 150 resistance element

122 : 핀 홀 210 : 제 1 도전 라인122: pinhole 210: first conductive line

220 : 저항 소자 230 : 제 2 도전 라인220: resistance element 230: second conductive line

310, 410 : 메인 기판 320, 420 : 보조 기판310, 410: main board 320, 420: auxiliary board

314, 324, 326, 414, 416, 424 : 도전라인 312, 412 : 제 1 핀 홀314, 324, 326, 414, 416, 424: conductive lines 312, 412: first pin hole

322, 422 : 접촉 핀 328, 426 : 제 2 핀 홀322, 422: contact pins 328, 426: second pin hole

본 발명은 번인 보드에 관한 것으로, 보다 구체적으로는 번인 보드의 면적을 최적화하여 테스트 대상 반도체 칩 패키지 실장률 및 검사 속도를 증대시킬 수 있는 번인 보드에 관한 것이다.The present invention relates to a burn-in board, and more particularly, to a burn-in board that can increase the mounting rate and inspection speed of the semiconductor chip package to be tested by optimizing the area of the burn-in board.

일반적으로, 반도체 칩 패키지를 제조한 후에는 제품의 신뢰성을 확인하기 위한 각종 테스트가 수행된다. 신뢰성 테스트에는 반도체 칩의 모든 입출력 단자를 테스트 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 확인하는 전기적 특성 테스트와, 반도체 칩 패키지의 입력 단자 등 몇몇 입출력 단자들을 테스트 신호 발생 회로와 연결하여 정상 동작 조건보다 높은 온도, 전압, 전류 등으로 스트레스를 인가하여 칩의 수명 및 결함 발생 여부를 확인하는 번인 테스트가 있다.In general, after the semiconductor chip package is manufactured, various tests are performed to confirm the reliability of the product. In the reliability test, all the input / output terminals of the semiconductor chip are connected to the test signal generator to check the normal operation and disconnection, and some input / output terminals such as the input terminal of the semiconductor chip package are connected to the test signal generator to operate normally. There is a burn-in test that checks chip life and defects by applying stress at temperatures, voltages, and currents higher than conditions.

번인 테스트를 위하여, 제조 공정이 완료된 반도체 칩 패키지는 번인 보드의 번인 소켓 내에 삽입된 후, 번인 테스트 장치 내에 투입되어 테스트되며, 도 1은 일반적인 번인 보드의 구성을 설명하기 위한 도면이고, 도 2는 도 1에 도시한 번인 보드에 구비되는 소켓 및 주변 회로를 설명하기 위한 도면이다.For the burn-in test, a semiconductor chip package in which a manufacturing process is completed is inserted into a burn-in socket of a burn-in board, and then put into a burn-in test apparatus and tested. FIG. 1 is a view for explaining a configuration of a general burn-in board. It is a figure for demonstrating the socket and peripheral circuit which are provided in the burn-in board shown in FIG.

도 1에 도시한 것과 같이, 일반적인 번인 보드(10)는 메인 기판(110) 상부에 복수의 소켓(120)이 삽입 설치되어 있으며, 번인 소켓의 핀 홀(도 2의 122)은 메인 기판(110)에 형성된 회로 패턴(130)에 의해 서로 전기적으로 연결된다. 아울러, 메인 기판(110)의 단자측에 회로 패턴(130)과 연결되는 접속부(140)가 구비되어 있고, 각각의 소켓(120) 주변에는 저항 소자(150)가 설치된다.As shown in FIG. 1, in the general burn-in board 10, a plurality of sockets 120 are inserted and installed on an upper portion of the main board 110, and a pin hole (122 of FIG. 2) of the burn-in socket is connected to the main board 110. Are electrically connected to each other by the circuit pattern 130 formed on the back side. In addition, a connection part 140 connected to the circuit pattern 130 is provided on the terminal side of the main substrate 110, and a resistance element 150 is installed around each socket 120.

이와 같은 구성을 갖는 번인 보드(10)의 소켓(120)에 반도체 칩 패키지(20)를 장착하고, 반도체 칩 패키지(20)가 장착된 번인 보드를 번인 테스트 장치로 이송하여 테스트가 수행된다.The semiconductor chip package 20 is mounted on the socket 120 of the burn-in board 10 having the above configuration, and the test is performed by transferring the burn-in board on which the semiconductor chip package 20 is mounted to the burn-in test apparatus.

여기에서, 상기 저항 소자(150)는 소켓(120) 즉, 테스트 대상 반도체 칩 패키지 간을 격리시키고, 공급되는 전류의 흐름을 균등하게 제어하며, 입력되는 신호의 품질을 개선하기 위한 목적으로 사용되는 절연(isolation) 저항이며, 하나의 소켓(120)당 약 30개 정도의 저항이 필요하다.Here, the resistance element 150 is used for the purpose of isolating the socket 120, that is, the semiconductor chip package under test, to control the flow of the supplied current evenly, and to improve the quality of the input signal. It is an isolation resistor, and about 30 resistors are required per one socket 120.

그런데, 현재의 번인 보드(10)는 소켓(120)의 핀 홀과 저항 소자(150) 간의 거리를 확보하여야 하고, 저항 소자(150)를 삽입하기 위한 홀이 필요하기 때문에, 한정적인 메인 기판(110)의 영역 내에 소켓(120)을 설치할 공간이 낭비되는 문제와 함께 기생 부하를 발생시킨다. 이러한 문제는 나아가 한 번에 테스트할 수 있는 반도체 칩 패키지의 수와 테스트 속도를 제한하는 문제로 발전하게 된다.However, the current burn-in board 10 has to secure a distance between the pinhole of the socket 120 and the resistance element 150, and a hole for inserting the resistance element 150 is required, so that a limited main substrate ( A parasitic load is generated along with the problem of wasting space for installing the socket 120 in the region of 110. This problem further develops into limiting the number of semiconductor chip packages that can be tested at one time and the test speed.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 번인 보드의 소켓간 절연(분리)을 위한 저항 소자를 메인 기판 내에 매립 형성함으로써 번인 보드의 공간을 충분히 확보하고, 기생부하를 줄일 수 있는 번인 보드를 제공하는 데 그 기술적 과제가 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and by forming a resistive element for insulation (separation) between the sockets of a burn-in board embedded in a main board, the burn-in board can be sufficiently secured and the parasitic load can be reduced. The technical challenge is to provide a board.

본 발명의 다른 기술적 과제는 절연 저항 소자를 번인 보드의 메인 기판 내에 매립 형성함으로써 메인 기판의 제조 공정 과정을 간단화하는 데 있다.Another technical problem of the present invention is to simplify the manufacturing process of the main substrate by forming an insulation resistance element embedded in the main substrate of the burn-in board.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 번인 보드는 메인 기판; 상기 메인 기판 상부에 설치되는 복수의 소켓; 상기 복수의 소켓 각각으로부터 상기 메인 기판 내부로 연장되는 복수의 핀 홀; 및 상기 메인 기판 내에 매립되며, 상기 복수의 핀 홀 각각과 제 1 도전 라인에 의해 접속되는 저항 소자;를 포함한다.Burn-in board according to an embodiment of the present invention for achieving the above technical problem is a main substrate; A plurality of sockets installed on the main substrate; A plurality of pin holes extending from each of the plurality of sockets into the main substrate; And a resistance element embedded in the main substrate and connected to each of the plurality of pin holes by a first conductive line.

또한, 본 발명의 다른 실시예에 의한 번인 보드는 메인 기판 및 보조 기판으로 이루어지며, 상기 메인 기판은, 상기 메인 기판을 관통하여 형성되는 제 1 핀 홀 및 상기 제 1 핀 홀과 상기 메인 기판 내부에서 접속되어 상기 메인 기판의 외부로 연장되는 제 1 도전 라인을 포함하고, 상기 보조 기판은, 상기 보조 기판을 관통하도록 형성되어 상기 제 1 핀 홀과 결합되는 접촉 핀, 상기 보조 기판 내에 매립되며 제 2 도전 라인에 의해 상기 접촉 핀과 접속되는 저항 소자 및 상기 저항 소자와 제 3 도전 라인에 의해 접속되어 소켓이 장착되는 복수의 제 2 핀 홀을 포함한다.In addition, the burn-in board according to another embodiment of the present invention is composed of a main substrate and an auxiliary substrate, the main substrate, the first pin hole and the first pin hole formed through the main substrate and the inside of the main substrate A first conductive line connected to and extending out of the main substrate, wherein the auxiliary substrate includes a contact pin formed to penetrate the auxiliary substrate and coupled to the first pin hole, and embedded in the auxiliary substrate; A resistance element connected to the contact pin by a second conductive line, and a plurality of second pin holes connected to the resistance element by a third conductive line and mounted with a socket.

아울러, 본 발명의 또 다른 실시예에 의한 번인 보드는 메인 기판 및 보조 기판으로 이루어지고, 상기 메인 기판은, 상기 메인 기판을 관통하여 형성되는 제 1 핀 홀, 상기 메인 기판 내에 매립되며 상기 제 1 핀 홀과 제 1 도전 라인에 의해 접속되는 저항 소자 및 상기 저항 소자와 접속되어 상기 메인 기판 상부로 연장되는 제 2 도전 라인을 포함하고, 상기 보조 기판은, 상기 보조 기판을 관통하도록 형성된 접촉 핀 및 상기 접촉 핀과 제 3 도전 라인에 의해 접속되어 소켓이 장착되는 제 2 핀 홀을 포함한다.In addition, the burn-in board according to another embodiment of the present invention is composed of a main substrate and an auxiliary substrate, the main substrate, the first pin hole is formed through the main substrate, embedded in the main substrate and the first A resistance element connected by a pin hole and a first conductive line, and a second conductive line connected to the resistance element and extending above the main substrate, wherein the auxiliary substrate includes: a contact pin formed to penetrate the auxiliary substrate; And a second pin hole connected by the contact pin and the third conductive line to which the socket is mounted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 의한 번인 보드에 적용되는 메인 기판의 구성도이다.3 is a block diagram of a main substrate applied to the burn-in board according to an embodiment of the present invention.

도시한 것과 같이, 본 발명에서는 메인 기판(110) 제조시 도전 라인을 통해 메인 기판(110) 내부에서 소켓의 핀 홀과 접속되도록 저항 소자(220)를 매립함으로써, 메인 기판(110) 상부에 설치할 수 있는 소켓의 개수를 대폭 증대시키고, 기생 부하를 줄여 테스트 시간을 줄일 수 있도록 한다.As illustrated, in the present invention, the resistor 220 is embedded in the main substrate 110 to be connected to the pin hole of the socket in the main substrate 110 through a conductive line when the main substrate 110 is manufactured. Significantly increases the number of sockets available and reduces test time by reducing parasitic loads.

도 3을 참조하면, 본 발명의 번인 보드는 각각의 소켓으로부터 메인 기판(110)의 하부로 연장되는 복수의 핀 홀(122), 메인 기판(110) 내에 매립되며 각각의 핀 홀(122)과 제 1 도전 라인(210)에 의해 접속되는 저항 소자(220) 및 저항 소자(220)로부터 연장되어 메인 기판(110) 상부로 노출되는 제 2 도전 라인(230)을 포함한다.Referring to FIG. 3, the burn-in board of the present invention includes a plurality of pin holes 122 and a plurality of pin holes 122 extending from the respective sockets to the lower portion of the main substrate 110, respectively. The resistive element 220 connected by the first conductive line 210 and the second conductive line 230 extending from the resistive element 220 and exposed on the main substrate 110 are included.

도 3에서, 제 2 도전 라인(230)과 저항 소자(220)를 연결하기 위해서는 다층 구조로 형성된 메인 기판(110)의 각 층을 비어 홀(Via Hole)을 통해 연결한다. 아울러, 핀 홀(122)은 별도의 비어 홀 없이 소켓의 장착시 발생하는 관통 홀과 직접 연결된다.In FIG. 3, in order to connect the second conductive line 230 and the resistance element 220, each layer of the main substrate 110 having a multilayer structure is connected through a via hole. In addition, the pin hole 122 is directly connected to the through hole generated when mounting the socket without a separate via hole.

이와 같이 메인 기판을 구성하게 되면, 설계 및 작업 공정이 개선되어 작업 시간을 단축시킬 수 있음은 물론, 메인 기판 상에 실장할 수 있는 소켓의 개수를 증대시키고 테스트 시간을 줄일 수 있다.When the main board is configured as described above, the design and work process may be improved to shorten the working time, and the number of sockets that can be mounted on the main board may be increased and the test time may be shortened.

결과적으로, 본 발명에 의하면 번인 보드에서 테스트 대상 반도체 칩 패키지 간을 격리시키고, 공급되는 전류의 흐름을 균등하게 제어하며, 입력되는 신호의 품질을 개선하기 위한 목적으로 사용되는 저항 소자(220)들을 메인 기판(110) 내부에 매립시키고, 이를 도전 라인에 의해 핀 홀 및 외부 전극과 접속시킴으로써, 메인 기판(110) 상부에 저항 소자를 설치하기 위해 필요한 공간 및 비어(Via) 홀을 줄이고, 조립 공정이 필요가 없어 메인 기판(110)의 설계 및 제조 과정을 단축시킬 수 있다.As a result, according to the present invention, the resistive elements 220 used for the purpose of isolating the semiconductor chip package under test from the burn-in board, controlling the flow of the supplied current evenly, and improving the quality of the input signal are provided. By embedding in the main substrate 110 and connecting it to the pin hole and the external electrode by the conductive line, the space and via holes necessary for installing the resistance element on the main substrate 110 are reduced, and the assembly process This eliminates the need to shorten the design and manufacturing process of the main substrate 110.

도 4는 도 3에 도시한 메인 기판을 이용한 번인 보드의 구성도이다.4 is a configuration diagram of a burn-in board using the main substrate shown in FIG. 3.

도시한 것과 같이, 번인 보드(200)의 메인 기판(110) 상부에 설치되는 소켓(120)의 간의 간격이 좁아지게 되어, 한정된 메인 기판(110) 영역 상에 더욱 많은 수의 소켓을 구성할 수 있다. 이에 따라, 한 번의 번인 테스트 시에 보다 많은 수의 반도체 칩 패키지를 테스트할 수 있어, 테스트 처리 용량을 개선할 수 있다.As shown in the drawing, the gap between the sockets 120 installed on the main board 110 of the burn-in board 200 is narrowed, so that a larger number of sockets can be configured on the limited main board 110 region. have. As a result, a larger number of semiconductor chip packages can be tested in one burn-in test, thereby improving test processing capacity.

예를 들어, 192개의 소켓을 구비하는 번인 보드의 경우, 종래에는 각 소켓마다 약 30개의 저항 소자가 필요하여, 약 5760개의 저항 소자가 메인 기판(110) 상에 배치되어야 하는데, 본 발명에서는 이러한 저항 소자들을 메인 기판(110) 내부에 설계하기 때문에, 저항 소자들을 제거한 영역만큼의 마진이 남게 되고, 이 여유 공간에 소켓을 더 구성함으로써 반도체 칩 패키지의 테스트 처리 용량과 속도를 향상시킬 수 있는 것이다.For example, in a burn-in board having 192 sockets, about 30 resistance elements are conventionally required for each socket, and about 5760 resistance elements must be disposed on the main substrate 110. Since the resistive elements are designed inside the main substrate 110, the margin of the region where the resistive elements are removed is left, and the sockets are further formed in the free space, thereby improving the test processing capacity and speed of the semiconductor chip package. .

또한, 메인 기판(110)의 제조 과정에서 저항 소자가 메인 기판(110) 내부에 매립되기 때문에, 저항 소자의 크기를 최소화할 수 있음은 물론이다.In addition, since the resistance element is embedded in the main substrate 110 during the manufacturing process of the main substrate 110, the size of the resistance element may be minimized.

도 5는 도 3에 도시한 메인 기판을 이용한 번인 테스트 과정을 설명하기 위한 도면이다.FIG. 5 is a diagram for describing a burn-in test process using the main substrate illustrated in FIG. 3.

도시한 것과 같이, 패턴 신호 구동부(도시하지 않음)에서 출력되는 테스트 패턴 신호는 메인 기판(110) 상의 접속부(140)를 통해 제 2 도전 라인(230)을 경유하여, 메인 기판(110) 내에 매립된 저항 소자(220)로 전달된다.As shown, the test pattern signal output from the pattern signal driver (not shown) is embedded in the main substrate 110 via the second conductive line 230 through the connection portion 140 on the main substrate 110. Is transferred to the resistance element 220.

이어서, 저항 소자(220)로 전달된 패턴 신호는 제 1 도전 라인(210)을 경유, 핀홀(122)을 통해 소켓(120) 내에 장착된 테스트 대상 디바이스(Device Under Test; DUT)인 반도체 칩 패키지(20)로 인가되어 번인 테스트가 수행되게 된다.Subsequently, the pattern signal transferred to the resistance element 220 is a semiconductor chip package which is a device under test (DUT) mounted in the socket 120 through the pinhole 122 via the first conductive line 210. Applied to 20, the burn-in test is performed.

도 6은 본 발명의 다른 실시예에 의한 번인 보드의 구성도이다.6 is a block diagram of a burn-in board according to another embodiment of the present invention.

본 실시예에서, 번인 보드(300)는 메인 기판(310) 및 보조 기판(320)으로 이루어진다. 여기에서, 메인 기판(310)에는 제 1 핀 홀(312)이 메인 기판(310)을 관 통하도록 형성되고, 제 1 핀 홀(312)과 연장되어 메인 기판(310) 상부로 노출되는 도전라인(314)이 형성된다. 또한, 보조 기판(320)에는 메인 기판(310)에 보조 기판(320)을 장착하기 위한 접촉 핀(322)이 형성되고, 소켓이 장착되는 복수의 제 2 핀 홀(328) 및 접촉 핀(322)과 제 2 핀홀(328) 간에 접속되는 저항 소자(220)가 보조 기판(320) 내부에 매립되도록 형성된다.In this embodiment, the burn-in board 300 is composed of a main substrate 310 and an auxiliary substrate 320. In this case, a first pin hole 312 is formed in the main substrate 310 to penetrate the main substrate 310, and extends with the first pin hole 312 to expose the upper portion of the main substrate 310. 314 is formed. In addition, the auxiliary substrate 320 is provided with contact pins 322 for mounting the auxiliary substrate 320 on the main substrate 310, and a plurality of second pin holes 328 and contact pins 322 on which the sockets are mounted. ) And a resistance element 220 connected between the second pin hole 328 is embedded in the auxiliary substrate 320.

보다 구체적으로 설명하면, 메인 기판(310)은 보조 기판(320)에 형성된 접촉 핀(322)이 끼워지도록 메인 기판(310)을 관통하여 형성되는 제 1 핀 홀(312), 제 1 핀 홀(312)과 메인 기판(310) 내부에서 접속되어 메인 기판(310)의 외부로 연장되어 회로 패턴과 접속되는 제 1 도전 라인(314)을 포함한다.In more detail, the main substrate 310 may include a first pin hole 312 and a first pin hole formed through the main substrate 310 so that the contact pins 322 formed on the auxiliary substrate 320 are fitted. 312 and a first conductive line 314 connected inside the main substrate 310 to extend outside the main substrate 310 to be connected to the circuit pattern.

한편, 보조 기판(320)은 보조 기판(320)을 관통하도록 형성되어 메인 기판(310)에 형성된 제 1 핀 홀(312)과 결합되는 접촉 핀(322), 보조 기판(320) 내에 매립되며 제 2 도전 라인(324)에 의해 접촉 핀(322)과 접속되는 저항 소자(220), 및 저항 소자(220)와 제 3 도전 라인(326)에 의해 접속되어 소켓이 장착되는 복수의 제 2 핀 홀(328)을 포함한다.On the other hand, the auxiliary substrate 320 is formed so as to penetrate the auxiliary substrate 320 is coupled to the first pin hole 312 formed in the main substrate 310, buried in the auxiliary substrate 320, The resistance element 220 connected to the contact pin 322 by the second conductive line 324, and the plurality of second pin holes connected to the resistance element 220 and the third conductive line 326 to mount the socket. 328.

이와 같은 구성을 갖는 번인 보드(300)는 메인 기판(310)과 보조 기판(320)을 별도로 제작하기 때문에, 제조 공정이 용이하고, 소켓에 고장이 발생한 경우 리페어가 용이한 이점이 있다.The burn-in board 300 having such a configuration has an advantage in that the main board 310 and the auxiliary board 320 are manufactured separately, thereby facilitating the manufacturing process and repairing in the event of a failure in the socket.

도 7은 본 발명의 또 다른 실시예에 의한 번인 보드의 구성도이다.7 is a block diagram of a burn-in board according to another embodiment of the present invention.

본 실시예에 의한 번인 보드(400)는 메인 기판(410) 및 보조 기판(420)으로 이루어지며, 메인 기판(410)에는 메인 기판(410)을 관통하도록 형성되는 제 1 핀 홀(412) 및 제 1 핀 홀(412)과 접속되는 저항 소자(220)가 매립되어 있고, 보조 기판(420)에는 제 1 핀 홀(412)과 접속되도록 보조 기판(420)을 관통하여 형성되는 접촉 핀(422) 및 접촉 핀(422)과 접속되며 소켓이 장착되는 복수의 제 2 핀 홀(426)이 형성된다.The burn-in board 400 according to the present exemplary embodiment includes a main board 410 and an auxiliary board 420, and the main board 410 includes a first pin hole 412 formed to penetrate the main board 410. A resistance element 220 connected to the first pin hole 412 is buried, and a contact pin 422 formed through the auxiliary substrate 420 to be connected to the first pin hole 412 in the auxiliary substrate 420. And a plurality of second pin holes 426 connected to the contact pins 422 and to which the sockets are mounted.

보다 구체적으로, 메인 기판(410)은 메인 기판(410)을 관통하여 형성되는 제 1 핀 홀(412), 메인 기판(410) 내에 매립되며 제 1 핀 홀(412)과 제 1 도전 라인(414)에 의해 접속되는 저항 소자(220) 및 저항 소자(220)로부터 연장되어 메인 기판(410) 상부로 연장되는 제 2 도전 라인(416)을 포함한다.More specifically, the main substrate 410 is embedded in the first pin hole 412, the main substrate 410, which penetrates the main substrate 410, and the first pin hole 412 and the first conductive line 414. ) And a second conductive line 416 extending from the resistance element 220 and extending over the main substrate 410.

그리고, 보조 기판(420)은 보조 기판(420)을 관통하도록 형성된 접촉 핀(422) 및 접촉 핀(422)과 제 3 도전 라인(424)에 의해 접속되어 소켓이 장착되는 제 2 핀 홀(426)을 포함한다.The auxiliary substrate 420 is connected to the contact pin 422 and the contact pin 422 and the third conductive line 424 formed to penetrate the auxiliary substrate 420, and the second pin hole 426 to which the socket is mounted. ).

이러한 구성을 갖는 번인 보드는 소켓의 고장 발생시 리페어가 용이하여, 번인 보드의 유지/보수에 소요되는 비용을 줄일 수 있는 이점이 있다.Burn-in board having such a configuration is easy to repair in the event of a socket failure, there is an advantage that can reduce the cost of maintenance of the burn-in board.

아울러, 도 6 및 도 7과 같이 메인 기판(310, 410)과 보조 기판(320, 420)으로 이루어진 번인 보드에 있어서도, 저항 소자(220)들을 메인 기판 또는 보조 기판 내부에 매립시키고, 이를 도전 라인에 의해 외부 전극과 접속시킴으로써, 보조 기판(320, 420) 상부에 저항 소자를 설치하기 위해 필요한 비어(Via) 홀을 생성할 필요가 없어 번인 보드의 설계 및 제조 과정을 단축시킬 수 있다.In addition, even in a burn-in board including the main substrates 310 and 410 and the auxiliary substrates 320 and 420 as shown in FIGS. 6 and 7, the resistance elements 220 are embedded in the main substrate or the auxiliary substrate, and the conductive lines are embedded in the conductive line. By connecting to the external electrode by using it, there is no need to create a via hole necessary for installing the resistance elements on the auxiliary substrates 320 and 420, thereby shortening the design and manufacturing process of the burn-in board.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것 을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

본 발명에 의하면 다음과 같은 이점이 있다.According to the present invention has the following advantages.

첫째, 번인 보드의 소켓간 절연을 위한 저항 소자를 메인 기판 내에 매립 형성함으로써, 메인 기판 상에 구성 가능한 소켓의 수를 증대시킬 수 있고, 또한 기생부하를 줄일 수 있으며, 이에 따라 반도체 칩 패키지의 테스트 처리 용량 및 속도를 향상시킬 수 있다.First, by embedding a resistive element for inter-socket insulation of the burn-in board in the main substrate, it is possible to increase the number of sockets configurable on the main substrate, and also to reduce parasitic load, thereby testing the semiconductor chip package. Processing capacity and speed can be improved.

둘째, 번인 보드의 메인 기판 제조 공정을 단축시킬 수 있고, 셋째, 절연 저항 소자의 크기를 최소화할 수 있어 번인 보드의 제조 단가를 저감시킬 수 있다.Second, it is possible to shorten the main substrate manufacturing process of the burn-in board, and third, it is possible to minimize the size of the insulation resistance element can reduce the manufacturing cost of the burn-in board.

Claims (4)

삭제delete 삭제delete 메인 기판 및 보조 기판으로 이루어지는 번인 보드로서,A burn-in board composed of a main board and an auxiliary board, 상기 메인 기판은, 상기 메인 기판을 관통하여 형성되는 제 1 핀 홀 및 상기 제 1 핀 홀과 상기 메인 기판 내부에서 접속되어 상기 메인 기판의 외부로 연장되는 제 1 도전 라인을 포함하고,The main substrate includes a first pin hole formed through the main substrate and a first conductive line connected to the first pin hole and the main substrate and extending out of the main substrate, 상기 보조 기판은, 상기 보조 기판을 관통하도록 형성되어 상기 제 1 핀 홀과 결합되는 접촉 핀, 상기 보조 기판 내에 매립되며 제 2 도전 라인에 의해 상기 접촉 핀과 접속되는 저항 소자 및 상기 저항 소자와 제 3 도전 라인에 의해 접속되어 소켓이 장착되는 복수의 제 2 핀 홀을 포함하는 것을 특징으로 하는 번인 보드.The auxiliary substrate may include a contact pin formed to penetrate the auxiliary substrate and coupled to the first pin hole, a resistor element embedded in the auxiliary substrate and connected to the contact pin by a second conductive line, and the resistor element and the first pin. 3. A burn-in board comprising a plurality of second pin holes connected by three conductive lines to which a socket is mounted. 메인 기판 및 보조 기판으로 이루어지는 번인 보드로서,A burn-in board composed of a main board and an auxiliary board, 상기 메인 기판은, 상기 메인 기판을 관통하여 형성되는 제 1 핀 홀, 상기 메인 기판 내에 매립되며 상기 제 1 핀 홀과 제 1 도전 라인에 의해 접속되는 저항 소자 및 상기 저항 소자와 접속되어 상기 메인 기판 상부로 연장되는 제 2 도전 라인을 포함하고,The main substrate may include a first pin hole formed through the main substrate, a resistor element embedded in the main substrate and connected by the first pin hole and a first conductive line, and connected to the resistor element. A second conductive line extending upwardly; 상기 보조 기판은, 상기 보조 기판을 관통하도록 형성된 접촉 핀 및 상기 접촉 핀과 제 3 도전 라인에 의해 접속되어 소켓이 장착되는 제 2 핀 홀을 포함하는 것을 특징으로 하는 번인 보드.And the auxiliary substrate includes a contact pin formed to penetrate the auxiliary substrate, and a second pin hole connected by the contact pin and a third conductive line to which a socket is mounted.
KR1020060118232A 2006-11-28 2006-11-28 Burn-in Board KR100847272B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118232A KR100847272B1 (en) 2006-11-28 2006-11-28 Burn-in Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118232A KR100847272B1 (en) 2006-11-28 2006-11-28 Burn-in Board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038168A Division KR100890963B1 (en) 2008-04-24 2008-04-24 Burn-in Board

Publications (2)

Publication Number Publication Date
KR20080048194A KR20080048194A (en) 2008-06-02
KR100847272B1 true KR100847272B1 (en) 2008-07-18

Family

ID=39804453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118232A KR100847272B1 (en) 2006-11-28 2006-11-28 Burn-in Board

Country Status (1)

Country Link
KR (1) KR100847272B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102007261B1 (en) * 2018-01-26 2019-08-06 주식회사 이노글로벌 By-directional electrically conductive module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3939381A (en) * 1974-03-22 1976-02-17 Mcm Industries, Inc. Universal burn-in fixture
KR910004076A (en) * 1989-07-10 1991-02-28 미다 가쓰시게 Thick Film Thin Laminated Substrate and Electronic Circuit Device Using the Same
JPH0427195A (en) * 1990-05-23 1992-01-30 Hitachi Ltd Multilayer board
KR930020457U (en) * 1992-02-13 1993-09-24 엘지반도체주식회사 IC socket for burn-in board with isolation function
US6728113B1 (en) 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3939381A (en) * 1974-03-22 1976-02-17 Mcm Industries, Inc. Universal burn-in fixture
KR910004076A (en) * 1989-07-10 1991-02-28 미다 가쓰시게 Thick Film Thin Laminated Substrate and Electronic Circuit Device Using the Same
JPH0427195A (en) * 1990-05-23 1992-01-30 Hitachi Ltd Multilayer board
KR930020457U (en) * 1992-02-13 1993-09-24 엘지반도체주식회사 IC socket for burn-in board with isolation function
US6728113B1 (en) 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits

Also Published As

Publication number Publication date
KR20080048194A (en) 2008-06-02

Similar Documents

Publication Publication Date Title
KR101822980B1 (en) Wafer level contactor
EP2324499B1 (en) Circuit for the parallel supplying of power during testing of a plurality of electronic devices integrated on a semiconductor wafer
KR101442154B1 (en) Probe card and testing apparatus
EP1637893B1 (en) Method and apparatus for testing electrical characteristics of object under test
KR100847272B1 (en) Burn-in Board
US8749260B2 (en) Test wafer unit and test system
CN102998612A (en) Contactor with multi-pin device contacts
CN101311740A (en) Electronic assembly test system
KR100890963B1 (en) Burn-in Board
US7705619B2 (en) Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
KR100998763B1 (en) Probe card
US6809378B2 (en) Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing
KR20210056780A (en) Probe Card and Semiconductor Inspection System Including the Same
JP3495835B2 (en) Semiconductor integrated circuit device and inspection method thereof
CN101950742A (en) Semiconductor device
JP2008135623A (en) Wiring board, and its manufacturing method
KR101144638B1 (en) Method for testing the organic electroluminescent device
KR100470989B1 (en) Verification Probe Card
US20090224604A1 (en) Semiconductor device having plural power source terminals coupled to function block and method of controlling the same
KR200285963Y1 (en) Probe card by Parallel Probing Method
KR0151836B1 (en) Wafer level burn-in and its method
KR101024098B1 (en) Method for bonding probe
JPS5934172A (en) Burn-in testing method of semiconductor integrated circuit
KR20060110481A (en) Module for testing burn-in stress of semiconductor package
JP2018036221A (en) Reliability test board using ic tray for device transportation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130715

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140714

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150714

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180716

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190715

Year of fee payment: 12