KR101497608B1 - Semiconductor test socket and method for manufacturing a vertical pitch converter - Google Patents

Semiconductor test socket and method for manufacturing a vertical pitch converter Download PDF

Info

Publication number
KR101497608B1
KR101497608B1 KR20130116755A KR20130116755A KR101497608B1 KR 101497608 B1 KR101497608 B1 KR 101497608B1 KR 20130116755 A KR20130116755 A KR 20130116755A KR 20130116755 A KR20130116755 A KR 20130116755A KR 101497608 B1 KR101497608 B1 KR 101497608B1
Authority
KR
South Korea
Prior art keywords
pattern
semiconductor
substrate
semiconductor package
vertical pitch
Prior art date
Application number
KR20130116755A
Other languages
Korean (ko)
Inventor
최득순
황인설
Original Assignee
주식회사 세미코어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미코어 filed Critical 주식회사 세미코어
Priority to KR20130116755A priority Critical patent/KR101497608B1/en
Application granted granted Critical
Publication of KR101497608B1 publication Critical patent/KR101497608B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

The present invention relates to a test socket used when inspecting a semiconductor, and more particularly, to a semiconductor test socket and a method of manufacturing a vertical pitch converter, in which a conductor, that is a vertical pitch converter (VPC), through which an electrical signal moves, among components inside a socket is provided to electrically connect even when pitch intervals of a terminal of a semiconductor package and a test board contact pad are different. To achieve the objective, the semiconductor test socket according to the present invention, which is interposed between the semiconductor package and the test board to electricity connect the terminal of the semiconductor package and the contact pad of the test board, includes a vertical pitch converter having a first pattern of a same pitch with the terminal of the semiconductor package at an upper surface of the vertical pitch converter and a second pattern of a same pitch with the contact pad of the test board at a lower surface of the vertical pitch converter, wherein the vertical pitch converter includes a multilayer stacked substrate, the first pattern and the second pattern are formed on a stack line formed at an outer end of the multilayer stacked substrate, and the first pattern and the second pattern are electrically connected to each other by a wiring formed in the substrate.

Description

반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법{SEMICONDUCTOR TEST SOCKET AND METHOD FOR MANUFACTURING A VERTICAL PITCH CONVERTER}TECHNICAL FIELD [0001] The present invention relates to a semiconductor test socket and a vertical pitch converter,

본 발명은 반도체를 검사할 때 사용되는 테스트 소켓에 관한 것으로, 보다 상세하게는 소켓 내부 부품 중 전기 신호가 이동하는 도전체 즉, 수직형 피치 컨버터(VPC)가 구비되어 반도체 패키지의 단자는 기존과 같이 유지하면서 테스트보드의 접촉패드 피치 간격이 넓게 형성되어도 전기적으로 연결되도록 하는 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법에 관한 것이다.[0001] The present invention relates to a test socket for use in inspecting a semiconductor, and more particularly, to a conductor in which electric signals move, that is, a vertical pitch converter (VPC) To a semiconductor test socket and a method of manufacturing a vertical pitch converter in which a test pad is kept electrically connected while a contact pad pitch interval of a test board is formed to be wide.

일반적으로 반도체 소자는 반도체 칩 패키지로서 사용자에게 공급되기 전에 전기적 특성 검사를 거치게 되는데 이러한 전기적 검사를 수행하기 위하여 사용되어지는 것이 반도체 테스트 소켓이다. In general, a semiconductor device is subjected to an electrical property test before it is supplied to a user as a semiconductor chip package. A semiconductor test socket is used to perform such electrical tests.

이러한 반도체 테스트 소켓은 각각의 반도체 패키지 형상 및 전극 배치에 따라 이에 알맞게 별도로 제작되어지는 각 반도체 패키지 전용의 테스트 소켓이 사용되어지는 것이 일반적이다.Such a semiconductor test socket is generally used with a test socket dedicated to each semiconductor package, which is separately manufactured in accordance with the shape of each semiconductor package and the arrangement of electrodes.

최근, 패키지 형태의 반도체 소자는 몸체의 측면에 외측으로 단자가 돌출된 QFP(quad flat package) 형태보다 몸체의 하면에 볼형태로 된 단자가 다수개 형성된 BGA(ball grid array) 형태가 보편화되었다. 이러한 반도체 패키지는 보통 반도체 패키지와 테스트 장치에 설치된 테스트보드 사이에 테스트 소켓을 끼워넣어 테스트를 하게 된다.2. Description of the Related Art In recent years, a package type semiconductor device has become popular in the form of a ball grid array (BGA) in which a plurality of terminals in a ball shape are formed on the lower surface of a body, rather than a QFP (quad flat package) Such a semiconductor package is usually tested by inserting a test socket between a semiconductor package and a test board installed in the test apparatus.

테스트 소켓의 종류로는 포고핀(pogo pin)을 이용하는 방식과 실리콘 러버를 이용하는 방식 등이 있는데, 최근 반도체의 동작 속도가 빨라져 일반적으로 실리콘 러버를 이용하는 실리콘 러버 소켓이 이용된다.There are two types of test sockets: a pogo pin and a silicon rubber. In recent years, the operation speed of a semiconductor has been increased, and a silicon rubber socket using a silicon rubber is generally used.

그런데, 반도체 패키지의 단자의 피치가 0.5mm 이하의 미세 피치인 경우에는, 테스트보드의 접촉패드의 피치도 0.5mm 이하가 되어야 하기 때문에 제조 난이도가 올라가므로, 테스트 보드에 대한 제조공정이 길어지고, 제조수율이 저하되며, 제조단가가 상승하고, 심지어는 테스트 보드의 제조가 불가능한 경우도 생기는 문제점이 있었다.However, when the pitch of the terminal of the semiconductor package is a fine pitch of 0.5 mm or less, since the pitch of the contact pads of the test board must be 0.5 mm or less, the manufacturing difficulty is increased, There is a problem that the production yield is lowered, the manufacturing cost is increased, and even the test board can not be manufactured.

상기와 같은 문제점을 해결하기 위하여 종래에 많은 발명이 이루어져 왔는데, 본 발명과 어느정도 유사성을 갖는 기술을 살펴보기로 한다.In order to solve the above problems, many inventions have been made in the related art, and a description will be given of a technique having some similarities with the present invention.

대한만국 공개특허공보 제10-2009-0058728호(공개일자:2009. 06. 10.)에는 "반도체 패키지 검사용 소켓"이 제안된 바 있다.Korean Unexamined Patent Application Publication No. 10-2009-0058728 (published on Jun. 10, 2009) proposes a "socket for inspection of a semiconductor package ".

상기 종래기술에는 상부가 개방되어 단수 또는 복수개의 반도체 패키지를 수용하는 단수 또는 복수개의 상방 개구부를 가지고, 일단이 상기 개구부에 수용되는 반도체 패키지의 전극과 전기적으로 연결 가능한 접촉단자를 구비하는 어댑터, 상기 어댑터의 하부에 결합하고 상기 접촉단자의 타단에 전기적으로 연결되는 일단을 가지는 배선을 구비하는 어댑터 보드, 상기 배선의 타단이 전기적으로 연결되는 일단과 외부로 노출되는 타단을 가지는 접촉구를 구비하고, 상기 어댑터 및 어댑터 보드를 수용하는 하우징으로 구성된 기술이 개시되어 있다.An adapter having a single or a plurality of upper openings that open at an upper portion to receive a single or a plurality of semiconductor packages and has contact terminals electrically connectable to electrodes of a semiconductor package whose one end is accommodated in the openings; An adapter board having an end connected to the lower portion of the adapter and having one end electrically connected to the other end of the contact terminal, a contact hole having one end electrically connected to the other end of the wire and the other end exposed to the outside, And a housing for accommodating the adapter and the adapter board.

그러나, 상기와 같은 기술은 종래의 하나의 소켓 내에서 복수개의 반도체 패키지의 검사가 가능하게 하는 특징을 가지고 있으나, 상기와 같은 종래의 문제점인 반도체 패키지의 단자의 피치(pitch)가 미세 피치(fine pitch)인 경우에는 패키지단과 테스트보드단의 피치가 동일하여 그 제조가 어렵고 비용이 급격히 상승하는 문제점이 있다.However, the above-described technique has a feature that enables inspection of a plurality of semiconductor packages in a conventional socket. However, the conventional problem as described above is that the pitch of the terminals of the semiconductor package is fine pitch, the pitches of the package stages and the test board stages are the same, so that the manufacture thereof is difficult and the cost increases sharply.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 반도체 패키지의 단자와 테스트보드의 접촉패드를 전기적으로 연결가능하게 하는 수직형 피치 컨버터를 구비시켜 반도체 패키지의 단자 피치가 0.5mm 이하로 작아지더라도 테스트 보드의 제조 난이도와 비용상승 없이 반도체 소자를 검사할 수 있도록 하는 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a vertical pitch converter for electrically connecting a terminal of a semiconductor package and a contact pad of a test board, The present invention provides a semiconductor test socket and a method of manufacturing a vertical pitch converter in which a semiconductor device can be inspected without a manufacturing difficulty and a cost increase of a test board even if it is reduced to 0.5 mm or less.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 테스트 소켓은, 반도체 패키지의 단자와 테스트보드의 접촉패드가 전기적으로 연결되도록 상기 반도체 패키지와 상기 테스트보드의 사이에 개재되는 반도체 테스트 소켓에 있어서, 상면에는 상기 반도체 패키지의 단자와 동일한 피치의 제1패턴이 형성되고, 하면에는 상기 테스트보드의 접촉패드와 동일한 피치의 제2패턴이 형성되는 수직형 피치 컨버터를 포함하되; 상기 수직형 피치 컨버터는, 다층으로 적층된 기판을 포함하여 구성되고, 상기 제1패턴과 상기 제2패턴은 상기 다층으로 적층된 기판의 외곽에 형성되는 적층라인 상에 형성되며, 상기 제1패턴과 상기 제2패턴은 상기 기판 내부에 형성된 배선에 의해 상호 전기적으로 연결되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a semiconductor test socket interposed between a semiconductor package and a test board such that a terminal of the semiconductor package and a contact pad of the test board are electrically connected, A vertical pitch converter in which a first pattern of the same pitch as the terminal of the semiconductor package is formed on an upper surface thereof and a second pattern of the same pitch as a contact pad of the test board is formed on a lower surface thereof; Wherein the vertical pitch converter comprises a multilayered substrate, wherein the first pattern and the second pattern are formed on a lamination line formed on an outer periphery of the multilayered substrate, and the first pattern And the second pattern are electrically connected to each other by wiring formed in the substrate.

또한, 본 발명에 따른 반도체 테스트 소켓은, 상기 테스트보드 상에 구비되며 상부가 개방되고 내부에 상기 수직형 피치 컨버터가 수용되는 소켓하우징과; 상기 소켓하우징과 상기 수직형 피치 컨버터가 상호 전기적으로 연결되도록 상기 소켓하우징과 상기 수직형 피치 컨버터의 사이에 개재되는 바텀 러버 커넥터와; 상부가 개방되어 내부로 상기 반도체 패키지가 수용되며 상기 수직형 피치 컨버터와 상기 반도체 패키지의 단자가 상호 전기적으로 연결되도록 상기 수직형 피치 컨버터와 상기 반도체 패키지의 사이에 개재되는 탑 러버 커넥터를; 더 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a semiconductor test socket comprising: a socket housing provided on the test board and having an open top and a vertical pitch converter accommodated therein; A bottom rubber connector interposed between the socket housing and the vertical pitch converter so that the socket housing and the vertical pitch converter are electrically connected to each other; A top rubber connector interposed between the vertical pitch converter and the semiconductor package such that the upper portion of the semiconductor package is opened to receive the semiconductor package therein and terminals of the semiconductor package and the vertical pitch converter are electrically connected to each other; And further comprising:

또한, 본 발명에 따른 반도체 테스트 소켓은, 상기 수직형 피치 컨버터는, 상기 제1패턴의 피치가 0.35mm 이하로 형성되고, 상기 제2패턴의 피치가 0.5mm 이상으로 형성되는 것을 특징으로 한다. The semiconductor test socket according to the present invention is characterized in that the pitch of the first pattern is 0.35 mm or less and the pitch of the second pattern is 0.5 mm or more.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 테스트 소켓의 수직형 피치 컨버터 제조방법은, 상기 제1패턴에 대응되는 일측변에서 상기 제2패턴에 대응되는 타측변 방향으로 표면에 상기 배선이 형성된 다수개의 기판을 제조하는 기판제조단계와; 상기 다수개의 기판을 다층으로 적층하는 기판적층단계와; 상기 다층으로 적층된 기판에서 상기 배선이 외부로 노출되도록 상기 기판의 일측면 및 타측면을 각각 재단하는 라우팅단계와; 상기 기판에서 외부로 노출된 상기 배선의 일단 및 타탄에 각각 상기 제1패턴에 대응되는 제1패드 및 상기 제2패턴에 대응되는 제2패드를 형성하는 패드형성단계를; 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a vertical pitch converter of a semiconductor test socket, the method comprising the steps of: A substrate manufacturing step of manufacturing a plurality of formed substrates; A substrate stacking step of stacking the plurality of substrates in multiple layers; A routing step of cutting one side surface and the other side surface of the substrate, respectively, so that the wiring is exposed to the outside in the multilayered substrate; Forming a first pad corresponding to the first pattern and a second pad corresponding to the second pattern on one end of the wiring and the tartar exposed to the outside from the substrate; .

상기와 같은 구성에 의하여 본 발명에 따른 반도체 테스트 소켓은 테스트를 받는 반도체 패키지의 단자 피치보다 더 큰 피치를 갖는 접촉패드를 구비한 테스트보드에 이용할 수 있는 장점이 있다.According to the above configuration, the semiconductor test socket according to the present invention has an advantage that it can be used for a test board having a contact pad having a larger pitch than the terminal pitch of the semiconductor package under test.

또한, 본 발명에 따른 반도체 테스트 소켓은 기존의 PCB(printed circult board) 일반 제조공정을 통하여 개발된 테스트 보드를 그대로 이용할 수 있으므로 개발비용을 절감할 수 있으며, 제조 수율을 기존 30% 수준(0.4mm pitch board 기준)에서 80% 수준으로 향상시킬 수 있는 장점이 있다.In addition, the semiconductor test socket according to the present invention can reduce the development cost because the test board developed through the general manufacturing process of the PCB (printed circulart board) can be used as it is, and the manufacturing yield can be reduced by about 30% pitch board standard) to 80%.

또한, 본 발명에 따른 반도체 테스트 소켓은 현재 SOC 반도체 부문에서 개발되고 있는 0.35mm 피치의 반도체 제품에도 기존의 PCB 일반 제조공정으로 제작되는 테스트보드로 대응할 수 있는 장점이 있다.Also, the semiconductor test socket according to the present invention has an advantage of being able to cope with a semiconductor board having a 0.35 mm pitch, which is currently being developed in the SOC semiconductor sector, with a test board manufactured by a general PCB manufacturing process.

도 1은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 사시도.
도 2은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 분해상태를 도시한 개략도.
도 3은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 결합상태를 도시한 개략도.
도 4은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 수직형 피치 컨버터를 도시한 사시도.
도 5는 본 발명의 일실시예에 따른 반도체 테스트 소켓의 수직형 피치 컨버터 제조방법을 도시한 공정 흐름도.
도 6은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 수직형 피치 컨버터 제조과정을 나타낸 구성도.1 is a perspective view of a semiconductor test socket according to an embodiment of the present invention;
2 is a schematic view showing an exploded state of a semiconductor test socket according to an embodiment of the present invention;
3 is a schematic view showing a coupled state of a semiconductor test socket according to an embodiment of the present invention;
4 is a perspective view showing a vertical pitch converter of a semiconductor test socket according to an embodiment of the present invention;
5 is a process flow diagram illustrating a method of fabricating a vertical pitch converter of a semiconductor test socket in accordance with an embodiment of the present invention.
6 is a view illustrating a process of manufacturing a vertical pitch converter of a semiconductor test socket according to an embodiment of the present invention.

이하에서는 도면에 도시된 실시예를 참조하여 본 발명에 따른 반도체 테스트 소켓을 보다 상세하게 설명하기로 한다.Hereinafter, a semiconductor test socket according to the present invention will be described in detail with reference to embodiments shown in the drawings.

도 1은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 사시도이고, 도 2은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 분해상태를 도시한 개략도이며, 도 3은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 결합상태를 도시한 개략도이고, 도 4은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 수직형 피치 컨버터를 도시한 사시도이며, 도 5는 본 발명의 일실시예에 따른 반도체 테스트 소켓의 수직형 피치 컨버터 제조방법을 도시한 공정 흐름도이고, 도 6은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 수직형 피치 컨버터 제조과정을 나타낸 구성도이다.FIG. 1 is a perspective view of a semiconductor test socket according to an embodiment of the present invention, FIG. 2 is a schematic view showing a decomposition state of a semiconductor test socket according to an embodiment of the present invention, FIG. 3 is a cross- FIG. 4 is a perspective view illustrating a vertical pitch converter of a semiconductor test socket according to an embodiment of the present invention, and FIG. 5 is a perspective view of a semiconductor test socket according to an embodiment of the present invention. 6 is a view illustrating a process of manufacturing a vertical pitch converter of a semiconductor test socket according to an embodiment of the present invention.

도 1 내지 도 6를 살펴보면, 본 발명의 일실시예에 따른 반도체 테스트 소켓(1)은 반도체 패키지(50)와 테스트보드(2)의 사이에 개재되어 상기 반도체 패키지(50)의 단자(51)와 상기 테스트보드(2)의 접촉패드(2a)를 전기적으로 연결시키는 것이다.1 to 6, a semiconductor test socket 1 according to an embodiment of the present invention is interposed between a semiconductor package 50 and a test board 2 to form a terminal 51 of the semiconductor package 50, And the contact pad 2a of the test board 2 are electrically connected to each other.

이러한 반도체 테스트 소켓(1)은 소켓하우징(20)과, 바텀 러버 커넥터(30)와, 수직형 피치 컨버터(10)와, 탑 러버 커넥터(40)를 포함하여 구성된다.The semiconductor test socket 1 includes a socket housing 20, a bottom rubber connector 30, a vertical pitch converter 10, and a top rubber connector 40.

이에, 도 2 또는 도 3에 도시한 바와 같이 본 발명의 일실시예에 따라 상기 반도체 테스트 소켓(1)은 상기 소켓하우징(20)의 수용공간(21)에 상기 바텀 러버 커넥터(30), 상기 수직형 피치 컨버터(10), 상기 탑 러버 커넥터(40), 상기 반도체 패키지(50)의 순서로 탑재되어 상호 접촉되어 전기적으로 연결될 수 있게 되고, 상기와 같이 상기 소켓하우징(20)의 수용공간(21)에 상기 장치들(30,10,40,50)이 삽입된 상태로 테스트보드(2) 상에 안착되게 되어 결국에는 상기 반도체 패키지(50)와 상기 테스트보드(2)가 전기적으로 연결되고 반도체를 검사할 수 있게 되는 것이다.2 and 3, the semiconductor test socket 1 includes the bottom rubber connector 30, the bottom case 31, the bottom case 31, The vertical pitch converter 10, the top rubber connector 40 and the semiconductor package 50 are mounted in this order so as to be in contact with each other to be electrically connected to each other. As described above, the receiving space of the socket housing 20 The semiconductor package 50 and the test board 2 are electrically connected to each other with the devices 30, 10, 40, and 50 inserted into the test board 2, So that the semiconductor can be inspected.

상기 소켓하우징(20)은 테스트보드(2) 상에 구비되며 상부가 개방되고 내부로 수용공간(21)이 형성되는 구성으로 그 내부에 상기 바텀 러버 커넥터(30)와, 수직형 피치 컨버터(10)와, 탑 러버 커넥터(40)가 삽입되어 수용되게 된다.The socket housing 20 is provided on the test board 2 and has an upper opening and a receiving space 21 formed therein. The socket housing 20 includes the bottom rubber connector 30, the vertical pitch converter 10 And a top rubber connector 40 are inserted and accommodated.

또한, 상기 소켓하우징(20)은 상기 테스트보드(2) 상에 안착되는 하단부가 두께방향으로 전기적인 흐름이 가능하게 구성되고, 상기 소켓하우징(20)과 상기 테스트보드(2)가 전기적으로 연결이 가능하도록 도 2에 도시된 바와 같이 상기 소켓하우징(20)의 하단면이 상기 테스트보드(2)의 접촉패드(2a)와 동일한 피치의 제1도전부(22)가 형성되어 구성된다.The socket housing 20 is configured such that a lower end of the socket housing 20 which is seated on the test board 2 can flow electrically in the thickness direction and the socket housing 20 and the test board 2 are electrically connected The lower end surface of the socket housing 20 is formed with a first conductive portion 22 having the same pitch as that of the contact pad 2a of the test board 2 as shown in FIG.

상기 바텀 러버 커넥터(30)는 제2도전부(31)와 제1절연부(32)를 포함하는 구성으로 두께방향으로 전기적인 흐름이 가능하게 구성되고, 그 하면이 상기 소켓하우징(20) 내부의 하단면과 접촉되게 안착되고, 그 상면에 상기 수직형 피치 컨버터(10)가 안착되게 하여 상기 소켓하우징(20)과 상기 수직형 피치 컨버터(10)가 상호 전기적으로 연결되도록 구성된다. 따라서, 도 2에 도시된 바와 같이 상기 바텀 러버 커넥터(30)는 상기 상기 테스트보드(2)의 접촉패드(2a)와 동일한 피치의 상기 제2도전부(31)를 갖게 되는 것이다.The bottom rubber connector 30 includes a second conductive portion 31 and a first insulating portion 32. The bottom rubber connector 30 is configured to allow electrical flow in the thickness direction, And the vertical pitch converter 10 is mounted on the upper surface of the socket housing 20 so that the socket housing 20 and the vertical pitch converter 10 are electrically connected to each other. Therefore, as shown in FIG. 2, the bottom rubber connector 30 has the second conductive portion 31 having the same pitch as that of the contact pad 2a of the test board 2.

또한, 상기 바텀 러버 커넥터(30)는 탄성적으로 압축되면서 충격력을 흡수할 수 있도록 형성된 것으로 상기 제2도전부(31)를 지지하고 상기 제2도전부(31) 간에 절연성을 유지시키는 상기 제1절연부(32)는 탄성적으로 압축되면서 충격을 흡수할 수 있고 절연이 가능한 소재라면 다양한 소재를 채택하여 구성할 수 있으나, 본 발명에 따른 일실시예에서는 다양한 소재 중 실리콘 고무를 채택하여 구성하였다.The bottom rubber connector 30 is formed to be capable of absorbing an impact force while being elastically compressed, and is configured to support the second conductive portion 31 and maintain the insulating property between the second conductive portions 31 The insulation part 32 may be formed of various materials as long as it is a material capable of absorbing shocks while being elastically compressed and being insulated. In an embodiment according to the present invention, silicone rubber is adopted among various materials .

상기 수직형 피치 컨버터(10)는 상기 바텀 러버 커넥터(30)와 상기 탑 러버 커넥터(40)의 사이에 개재되는 것으로서, 도 2 및 도 6의 (e)에 도시된 바와 같이 그 상면에는 상기 반도체 패키지(50)의 단자(51)와 동일한 피치의 제1패턴(12)이 형성되고, 그 하면에는 상기 테스트보드(2)의 접촉패드(2a)와 동일한 피치의 제2패턴(13)이 형성되는데 이때 상기 제1패턴(12)의 피치 간격보다 상기 제2패턴(13)의 피치 간격이 크게 형성되어 구성된다.The vertical pitch converter 10 is interposed between the bottom rubber connector 30 and the top rubber connector 40 and is formed on its upper surface as shown in FIGS. 2 and 6 (e) A first pattern 12 having the same pitch as the terminal 51 of the package 50 is formed and a second pattern 13 having the same pitch as the contact pad 2a of the test board 2 is formed At this time, the pitch interval of the second pattern 13 is formed larger than the pitch interval of the first pattern 12.

또한, 상기 수직형 피치 컨버터(10)는 상기 제1패턴(12)의 피치가 0.35mm 이하로 형성되고, 상기 제2패턴(13)의 피치가 0.5mm 이상으로 형성되는 것이 바람직하다.It is preferable that the pitch of the first pattern 12 is 0.35 mm or less and the pitch of the second pattern 13 is 0.5 mm or more.

또한, 상기 수직형 피치 컨버터(10)는 도 6의 (c) 내지 (e) 에 도시된 바와 같이 다층으로 적층된 기판(10')을 포함하여 구성되고, 상기 제1패턴(12)과 상기 제2패턴(13)은 상기 다층으로 적층된 기판(10') 상하면의 외곽에 형성되는 적층라인 상에 형성되며, 상기 제1패턴(12)과 상기 제2패턴(13)은 상기 기판(11) 내부에 형성된 배선(14)에 의해 상호 전기적으로 연결되어 구성된다.6 (c) to 6 (e), the vertical pitch converter 10 includes a substrate 10 'laminated in multiple layers, and the first pattern 12 and the second pattern 12' The first pattern 12 and the second pattern 13 are formed on a laminate line formed on the outer side of the upper and lower surfaces of the multilayered substrate 10 ' (Not shown).

도 6의 (b)에 도시된 바와 같이 본 발명의 일실시예에서는 상기 배선(14)은 한 개의 상기 기판상에 6개가 형성되도록 도시하여 설명하였다.As shown in FIG. 6 (b), in the embodiment of the present invention, six wiring lines 14 are formed on one substrate.

또한, 상기 수직형 피치 컨버터(10)의 제조에 사용되는 기판은 통상적으로 인쇄회로기판에 사용되는 FR5 등의 소재로 이루어지는 것이 바람직하다.In addition, the substrate used for manufacturing the vertical pitch converter 10 is preferably made of a material such as FR5 used for a printed circuit board.

일반적으로 종래의 기술에서 사용되는 반도체 패키지와 테스트 장치를 전기적으로 연결하는 매개기판은 상부 패턴과 하부 패턴이 서로 대응되는 상하방향으로 배열되는 데 비하여, 본 발명의 실시예에서는 상기 수직형 피치 컨버터(10)의 상기 제1패턴(12)과 상기 제2패턴(13)이 서로 대응되는 위치로부터 벗어난 위치에 배열되게 구성된다. 즉, 상기 제1패턴(12)의 경우 현재 소형화되고 있는 반도체 패키지(50) 단자(51)의 미세 피치에 대응되도록 상기 제1패턴(12)의 피치가 형성되도록 하고, 상기 제2패턴(13)의 경우 테스트보드(2)의 제조수율을 높일 수 있도록 기존의 PCB 일반 제조공정을 통하여 개발된 테스트보드(2) 접촉패드(2a)의 넓은 피치에 대응되도록 상기 제2패턴(13)의 피치가 형성되도록 구성되는 것이다.In general, the intermediate substrate electrically connecting the semiconductor package and the test apparatus used in the conventional technique is arranged in the vertical direction corresponding to the upper pattern and the lower pattern, whereas in the embodiment of the present invention, the vertical pitch converter 10 are arranged at positions deviated from positions where the first pattern 12 and the second pattern 13 correspond to each other. That is, in the case of the first pattern 12, the pitch of the first pattern 12 is formed so as to correspond to the fine pitch of the terminal 51 of the semiconductor package 50 which is being miniaturized, The pitch of the second pattern 13 is set to correspond to the wide pitch of the contact pads 2a of the test board 2 developed through the conventional PCB manufacturing process so as to increase the manufacturing yield of the test board 2, Is formed.

이로써, 상부의 반도체 패키지(50)의 단자(51)가 미세 피치로 구성되어도 상기 수직형 피치 컨버터(10)를 통하여 피치 간격이 전환되어 하부의 테스트보드(2) 접촉패드(2a)의 넓은 피치에 대응되고 상호 전기적으로 연결시킬 수 있게 되는 것이다.Even if the terminal 51 of the upper semiconductor package 50 is formed at a fine pitch, the pitch interval is switched through the vertical pitch converter 10 so that the wide pitch of the lower test pad 2 contact pad 2a And can be electrically connected to each other.

상기 탑 러버 커넥터(40)는 수용부(41)와 제3도전부(42)와 제2절연부(44)를 포함하는 구성으로 상부가 개방되어 내부로 상기 반도체 패키지(50)가 수용되는 상기 수용부(41)가 형성되며 그 하단부의 두께방향으로 전기적인 흐름이 가능하게 구성되고, 그 하면이 상기 수직형 피치 컨버터(10)의 상부면과 접촉되게 안착되고, 그 상면에 상기 반도체 패키지(50)의 단자(51)가 접촉되게 수용되고 상기 수직형 피치 컨버터(10)와 상기 반도체 패키지(50)가 상호 전기적으로 연결되도록 구성된다. 따라서, 도 2에 도시된 바와 같이 상기 탑 러버 커넥터(40)는 상기 반도체 패키지(50)의 단자(51)와 동일한 피치의 상기 제3도전부(42)을 갖게 되는 것이다.The top rubber connector 40 includes a receiving portion 41, a third conductive portion 42 and a second insulating portion 44. The top portion of the top rubber connector 40 is opened to receive the semiconductor package 50 therein. The semiconductor package (1) is provided with a receiving portion (41), which is configured to allow electrical flow in a thickness direction of a lower end portion of the receiving portion (41), and a bottom surface thereof is brought into contact with an upper surface of the vertical pitch converter 50 are accommodated in contact with each other and the vertical pitch converter 10 and the semiconductor package 50 are electrically connected to each other. Therefore, as shown in FIG. 2, the top rubber connector 40 has the third conductive part 42 having the same pitch as that of the terminal 51 of the semiconductor package 50.

또한, 상기 탑 러버 커넥터(40)는 수용공간의 외각을 형성하는 테부분(43)은 상기 반도체 패키지(50)가 수용되어 지지되도록 합성수지 소재로 이루어지지는 것이 바람직하다.It is preferable that the top portion 43 forming the outer periphery of the receiving space of the top rubber connector 40 is made of a synthetic resin material so that the semiconductor package 50 is received and supported.

또한, 상기 탑 러버 커넥터(40)는 하단부가 탄성적으로 압축되면서 충격력을 흡수할 수 있도록 형성된 것으로 상기 제3도전부(42)를 지지하고 상기 제3도전부(42) 간에 절연성을 유지시키는 상기 제2절연부(44)는 탄성적으로 압축되면서 충격을 흡수할 수 있고 절연이 가능한 소재라면 다양한 소재를 채택하여 구성할 수 있으나, 본 발명에 따른 일실시예에서는 상기 제1절연부(32)와 같은 소재인 실리콘 고무를 채택하여 구성하였다.The top rubber connector 40 is formed to absorb the impact force while elastically compressing the lower end of the top rubber connector 40. The top rubber connector 40 supports the third conductive part 42 and maintains insulation between the third conductive parts 42. [ The second insulation part 44 may be formed of various materials as long as it is a material capable of absorbing shocks while being elastically compressed and being insulated. In an embodiment of the present invention, the first insulation part 32, And silicon rubber, which is the same material as above.

상기와 같은 구성을 갖는 본 발명의 일실시예에 따른 반도체 테스트 소켓(1)은 다음과 같이 작동된다.The semiconductor test socket 1 according to an embodiment of the present invention having the above-described configuration operates as follows.

도 3에 도시된 바와 같이 상기 테스트보드(2) 위에 상기 바텀 러버 커넥터(30), 상기 수직형 피치 컨버터(10), 상기 탑 러버 커넥터(40)가 내부에 순서대로 탑재된 상기 소켓하우징(20)을 장착한 후 상기 탑 러버 커넥터(40)의 수용부(41)에 상기 반도체 패키지(50)를 삽입하고 하방으로 가압을 하면 상기 장치들(2,10,20,30,40,50)이 상호 안정적으로 접촉상태가 유지되게 된다. 이후에, 상기 테스트보드(2)로부터 소정의 신호를 가하면, 그 신호가 상기 바텀 러버 커넥터(30), 상기 수직형 피치 컨버터(10), 상기 탑 러버 커넥터(40)를 거쳐서 상기 반도체 패키지(50)에 전달되고, 그 반대신호는 상기 경로의 반대의 경로를 거쳐서 다시 테스트보드(2)로 복귀되어 테스트를 수행할 수 있게 되는 것이다. 즉, 상기 신호들이 상기 수직형 피치 컨버터(10)를 통과하면서 경로가 변경되어 상기 반도체 패키지(50) 단자(51)의 피치와 상기 테스트보드(2)의 접촉패드(2a)의 피치가 상이하더라도 전기적으로 안정되게 연결될 수 있게 되는 것이다.3, the socket housing 20 in which the bottom rubber connector 30, the vertical pitch converter 10, and the top rubber connector 40 are sequentially mounted on the test board 2 The semiconductor package 50 is inserted into the receiving portion 41 of the top rubber connector 40 and is pressed downwardly so that the devices 2, 10, 20, 30, 40, The contact state can be maintained stably. Thereafter, when a predetermined signal is applied from the test board 2, the signal is transmitted to the semiconductor package 50 (not shown) via the bottom rubber connector 30, the vertical pitch converter 10, , And the opposite signal is returned to the test board 2 through the path opposite to the path so that the test can be performed. That is, even if the pitch of the terminals 51 of the semiconductor package 50 and the pitch of the contact pads 2a of the test board 2 are different from each other as the signals pass through the vertical pitch converter 10, So that they can be connected electrically stably.

이에 따라, 반도체 패키지(50) 단자(51)와 테스트보드(2)의 접촉패드(2a)의 피치가 다른 경우, 기존에는 테스트보드(2)의 접촉패드(2a)만을 교체하는 것이 어렵고 테스트보드(2) 전체를 교체해야 하는 경우가 많아 비용손실이 크게 발생되었는데, 상기 수직형 피치 컨버터(10)를 추가하여 반도체를 테스트함으로써 기존의 테스트보드(2)를 그대로 사용할 수 있게 되므로 전체적인 테스트비용을 감소시킬 수 있게 되는 것이다.Accordingly, when the terminal 51 of the semiconductor package 50 and the contact pad 2a of the test board 2 are different in pitch, it is difficult to replace only the contact pad 2a of the test board 2, Since the test board 2 can be used as it is by testing the semiconductor by adding the vertical pitch converter 10, the entire test cost can be reduced. .

이상에서는 본 발명의 일실시예에 따른 반도체 테스트 소켓을 살펴보았고, 이하에서는 본 발명의 일실시예에 따른 반도체 테스트 소켓의 수직형 피치 컨버터 제조방법에 대해 상세하게 설명하기로 한다.Hereinafter, a method of manufacturing a vertical pitch converter of a semiconductor test socket according to an embodiment of the present invention will be described in detail with reference to the semiconductor test socket according to an embodiment of the present invention.

도 5는 본 발명의 일실시예에 따른 반도체 테스트 소켓의 수직형 피치 컨버터 제조방법을 도시한 공정 흐름도이고, 도 6은 본 발명의 일실시예에 따른 반도체 테스트 소켓의 수직형 피치 컨버터 제조과정을 나타낸 구성도이다.FIG. 5 is a flowchart illustrating a method of manufacturing a vertical pitch converter of a semiconductor test socket according to an embodiment of the present invention. FIG. 6 is a flowchart illustrating a process of manufacturing a vertical pitch converter of a semiconductor test socket according to an embodiment of the present invention. Fig.

도 5 및 도 6을 살펴보면, 본 발명의 일실시예에 따른 반도체 테스트 소켓의 수직형 피치 컨버터 제조방법은 반도체 패키지(50)의 단자(51)와 테스트보드(2)의 접촉패드(2a)가 전기적으로 연결되도록 상기 반도체 패키지(50)와 상기 테스트보드(2)의 사이에 개재되는 반도체 테스트 소켓에 있어서, 상면에는 상기 반도체 패키지(50)의 단자(51)와 동일한 피치의 제1패턴(12)이 형성되고, 하면에는 상기 테스트보드(2)의 접촉패드(2a)와 동일한 피치의 제2패턴(13)이 형성되는 수직형 피치 컨버터(10)를 포함하되, 상기 수직형 피치 컨버터(10)는, 다층으로 적층된 기판(10')을 포함하여 구성되고, 상기 제1패턴(12)과 상기 제2패턴(13)은 상기 다층으로 적층된 기판(10')의 외곽에 형성되는 적층라인 상에 형성되며, 상기 제1패턴(12)과 상기 제2패턴(13)은 상기 다층으로 적층된 기판(10') 내부에 형성된 배선(14)에 의해 상호 전기적으로 연결되는 것을 특징으로 하는 수직형 피치 컨버터를 제조하는 방법에 관한 것으로 기판제조단계(S10)와, 기판적층단계(S20)와, 라우팅단계(S30)와, 패드형성단계(S40)를 포함한다. 5 and 6, a method of manufacturing a vertical pitch converter of a semiconductor test socket according to an embodiment of the present invention is characterized in that the terminal 51 of the semiconductor package 50 and the contact pad 2a of the test board 2 (12) having the same pitch as that of the terminal (51) of the semiconductor package (50) is formed on the upper surface of the semiconductor test socket (1) interposed between the semiconductor package (50) and the test board And a vertical pitch converter 10 on the lower surface of which a second pattern 13 having the same pitch as the contact pad 2a of the test board 2 is formed, , The first pattern (12) and the second pattern (13) are formed on the outer periphery of the multilayered substrate (10 '), Wherein the first pattern (12) and the second pattern (13) are formed on the multilayer stacked layers Wherein the step of forming the vertical pitch converter comprises the steps of: forming a substrate (S10); stacking a substrate (S20); and stacking the substrate (10) A routing step S30, and a pad forming step S40.

상기 기판제조단계(S10)는 베이스기판(11)을 위치시킨 상태에서 상기 베이스기판(11)의 표면에 복수개의 배선(14)을 형성하고, 상기 복수개의 배선(14)이 형성된 기판(11)을 다수개 제조하는 단계이다. 이때, 상기 복수개의 배선(14)은 상기 제1패턴(12)에 대응되는 일측변에서 상기 제2패턴(13)에 대응되는 타측변 방향으로 형성되는데 상기 일측변 배선(14)의 피치가 상기 타측변 배선(14)의 피치보다 더 작게 형성된다.In the substrate manufacturing step S10, a plurality of wirings 14 are formed on the surface of the base substrate 11 with the base substrate 11 placed thereon, and the substrate 11, on which the wirings 14 are formed, . At this time, the plurality of wires 14 are formed in the other side direction corresponding to the second pattern 13 on one side corresponding to the first pattern 12, and the pitch of the side- Side wiring 14 is smaller than the pitch of the other-side wiring 14.

도 6의 (c)에 도시된 바와 같이 상기 배선(14)이 형성된 기판(11)의 양면에 절연체(17)를 접착하여 상기 복수개의 배선(14)이 형성된 기판(11)이 이격되게 하는 것이 바람직하다. 이와 같이 상기 배선(14)이 형성된 기판(11)과 상기 절연체(17)가 접착되면 상기 절연체(17) 사이마다 상기 배선(14)이 패턴(12,13)을 형성하게 되는 것이다.6 (c), the substrate 11 on which the plurality of wirings 14 are formed is separated by adhering the insulator 17 to both surfaces of the substrate 11 on which the wirings 14 are formed desirable. When the substrate 11 on which the wires 14 are formed and the insulator 17 are bonded to each other, the wires 14 form the patterns 12 and 13 between the insulators 17.

상기 기판적층단계(S20)는 도 6의 (c) 및 (d)에 도시된 바와 같이 상기 절연체(17)가 접착된 상기 다수개의 기판(11)을 다층으로 적층하는 단계로서, 이와 같이 적층하면 수평방향으로 소정의 두께를 가지게 되고, 원하는 만큼의 적층이 이루어지면 적층단계가 종료된다.The substrate stacking step S20 is a step of stacking the plurality of substrates 11 to which the insulator 17 is adhered in multiple layers as shown in FIGS. 6C and 6D, A predetermined thickness in the horizontal direction is obtained, and when the desired number of stacking is completed, the stacking step ends.

라우팅단계(S30)는 도 6의 (d) 및 (e)에 도시된 바와 같이 상기 다층으로 적층된 기판(10')에서 상기 배선(14)이 외부로 노출되도록 상기 다층으로 적층된 기판(10')의 일측면 및 타측면을 각각 재단하는 단계이다.The routing step S30 is performed in such a manner that the wiring 14 is exposed to the outside in the multi-layered substrate 10 'as shown in FIGS. 6 (d) and 6 (e) '), Respectively.

패드형성단계(S40)는 도 6의 (f)에 도시된 바와 같이 라우팅된 상기 기판(11)에서 외부로 노출된 상기 배선(14)의 일단 및 타단에 각각 상기 제1패턴(12)에 대응되는 제1패드(15) 및 상기 제2패턴(13)에 대응되는 제2패드(16)를 형성하는 단계이다.The pad forming step S40 corresponds to the first pattern 12 at one end and the other end of the wiring 14 exposed to the outside in the substrate 11 routed as shown in FIG. 6 (f) The first pad 15 and the second pad 16 corresponding to the second pattern 13 are formed.

이와 같은 제조단계를 거치게 되면 최종적으로 도 4에 도시된 바와 같이 수직형 피치 컨버터(10)가 완성된다.When the manufacturing process is completed, the vertical pitch converter 10 is finally completed as shown in FIG.

이상의 과정을 통해 제작된 수직형 피치 컨버터(10)는 도 2에 도시된 바와 같이 상측에는 상기 반도체 패키지(50)의 단자(51)와 동일한 피치의 상기 제1패턴(12)이 형성되고, 하측에는 상기 테스트보드(2)의 접촉패드(2a)와 동일한 피치의 상기 제2패턴(13)이 형성되어 상기 반도체 패키지(50)와 상기 테스트보드(2)를 상호 전기적으로 연결시켜 반도체의 테스트를 가능하게 하는 것이다.2, the first pitch pattern 12 having the same pitch as the terminal 51 of the semiconductor package 50 is formed on the upper side of the pitch converter 10, The second pattern 13 having the same pitch as that of the contact pad 2a of the test board 2 is formed to electrically connect the semiconductor package 50 and the test board 2, .

앞에서 설명되고 도면에 도시된 반도체 테스트 소켓 및 수직형 피치 컨버터(VPC) 제조방법은 본 발명을 실시하기 위한 하나의 실시예에 불과하며, 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안된다. 본 발명의 보호범위는 이하의 특허청구범위에 기재된 사항에 의해서만 정하여지며, 본 발명의 요지를 벗어남이 없이 개량 및 변경된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속한다고 할 것이다.The semiconductor test socket and the vertical pitch converter (VPC) manufacturing method described above and shown in the drawings are only one embodiment for practicing the present invention and should not be construed as limiting the technical idea of the present invention. The scope of protection of the present invention is defined only by the matters set forth in the following claims, and the embodiments improved and changed without departing from the gist of the present invention are obvious to those having ordinary skill in the art to which the present invention belongs It will be understood that the invention is not limited thereto.

1 테스트 소켓
10 수직형 피치 컨버터(VPC)
10' 다층으로 적층된 기판
11 기판
12 제1패턴
13 제2패턴
14 배선
15 제1패드
16 제2패드
17 절연체
20 소켓하우징
21 수용공간
22 제1도전부
30 바텀 러버 커넥터
31 제2도전부
32 제1절연부
40 탑 러버 커넥터
41 수용부
42 제3도전부
43 테부분
44 제2절연부
50 반도체 패키지
51 단자
2 테스트보드
2a 접촉패드
S10 기판제조단계
S20 기판적층단계
S30 라우팅단계
S40 패드형성단계1 test socket
10 Vertical pitch converter (VPC)
10 'multilayered substrate
11 substrate
12 1st pattern
13 Second pattern
14 Wiring
15 first pad
16 second pad
17 Insulator
20 socket housing
21 accommodation space
22 First conductive part
30 bottom rubber connector
31 second conductive portion
32 First insulation part
40 Top rubber connector
41 accommodating portion
42 Third conductive part
43 Te part
44 second insulation portion
50 semiconductor package
51 terminal
2 test board
2a contact pad
S10 substrate fabrication step
S20 substrate lamination step
S30 routing step
S40 pad forming step

Claims (4)

반도체 패키지의 단자와 테스트보드의 접촉패드가 전기적으로 연결되도록 상기 반도체 패키지와 상기 테스트보드의 사이에 개재되는 반도체 테스트 소켓에서, 상면에는 상기 반도체 패키지의 단자와 동일한 피치의 제1패턴이 형성되고, 하면에는 상기 테스트보드의 접촉패드와 동일한 피치의 제2패턴이 형성되되, 다층으로 적층된 기판을 포함하여 구성되고, 상기 제1패턴과 상기 제2패턴은 상기 다층으로 적층된 기판의 외곽에 형성되는 적층라인 상에 형성되며, 상기 제1패턴과 상기 제2패턴은 상기 기판 내부에 형성된 배선에 의해 상호 전기적으로 연결된 수직형 피치 컨버터를 제조하는 방법에 있어서,
상기 제1패턴에 대응되는 일측변에서 상기 제2패턴에 대응되는 타측변 방향으로 표면에 상기 배선이 형성된 다수개의 기판을 제조하는 기판제조단계와;
상기 다수개의 기판을 다층으로 적층하는 기판적층단계와;
상기 다층으로 적층된 기판에서 상기 배선이 외부로 노출되도록 상기 기판의 일측면 및 타측면을 각각 재단하는 라우팅단계와;
상기 기판에서 외부로 노출된 상기 배선의 일단 및 타탄에 각각 상기 제1패턴에 대응되는 제1패드 및 상기 제2패턴에 대응되는 제2패드를 형성하는 패드형성단계를; 포함하는 것을 특징으로 하는 수직형 피치 컨버터 제조방법.A semiconductor test socket interposed between the semiconductor package and the test board so that a terminal of the semiconductor package is electrically connected to a contact pad of the test board. A first pattern having the same pitch as the terminal of the semiconductor package is formed on the upper surface, And a second pattern having the same pitch as that of the contact pads of the test board is formed on the lower surface of the substrate, and the first pattern and the second pattern are formed on the outer periphery of the multilayered substrate Wherein the first pattern and the second pattern are electrically connected to each other by a wiring formed inside the substrate, the method comprising:
A substrate manufacturing step of manufacturing a plurality of substrates having the wiring on the surface in one side direction corresponding to the second pattern at one side corresponding to the first pattern;
A substrate stacking step of stacking the plurality of substrates in multiple layers;
A routing step of cutting one side surface and the other side surface of the substrate, respectively, so that the wiring is exposed to the outside in the multilayered substrate;
Forming a first pad corresponding to the first pattern and a second pad corresponding to the second pattern on one end of the wiring and the tartar exposed to the outside from the substrate; Wherein the step of forming the vertical pitch converter comprises the steps of: 삭제delete 삭제delete 삭제delete
KR20130116755A 2013-09-30 2013-09-30 Semiconductor test socket and method for manufacturing a vertical pitch converter KR101497608B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130116755A KR101497608B1 (en) 2013-09-30 2013-09-30 Semiconductor test socket and method for manufacturing a vertical pitch converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130116755A KR101497608B1 (en) 2013-09-30 2013-09-30 Semiconductor test socket and method for manufacturing a vertical pitch converter

Publications (1)

Publication Number Publication Date
KR101497608B1 true KR101497608B1 (en) 2015-03-03

Family

ID=53025961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130116755A KR101497608B1 (en) 2013-09-30 2013-09-30 Semiconductor test socket and method for manufacturing a vertical pitch converter

Country Status (1)

Country Link
KR (1) KR101497608B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101826663B1 (en) 2016-03-07 2018-03-23 주식회사 이노글로벌 Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof
WO2018092967A1 (en) * 2016-11-16 2018-05-24 김동철 Test-socket for fan-out type semiconductor
KR101923143B1 (en) 2017-05-18 2018-11-28 이승용 Test socket
KR20190091177A (en) * 2018-01-26 2019-08-05 주식회사 이노글로벌 By-directional electrically conductive module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272435A (en) * 2000-03-24 2001-10-05 Toshiba Microelectronics Corp Outlet for measurement of electric characteristic of semiconductor chip and evaluation method for electric characteristic of semiconductor device
KR20050110156A (en) * 2004-05-18 2005-11-23 삼성전자주식회사 Test socket having connecting substrate
KR20090008697U (en) * 2008-02-25 2009-08-28 이재학 Test socket with interposed substrate
KR20110090298A (en) * 2010-02-03 2011-08-10 (주)티에스이 Pitch convertible test socket

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272435A (en) * 2000-03-24 2001-10-05 Toshiba Microelectronics Corp Outlet for measurement of electric characteristic of semiconductor chip and evaluation method for electric characteristic of semiconductor device
KR20050110156A (en) * 2004-05-18 2005-11-23 삼성전자주식회사 Test socket having connecting substrate
KR20090008697U (en) * 2008-02-25 2009-08-28 이재학 Test socket with interposed substrate
KR20110090298A (en) * 2010-02-03 2011-08-10 (주)티에스이 Pitch convertible test socket

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101826663B1 (en) 2016-03-07 2018-03-23 주식회사 이노글로벌 Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof
WO2018092967A1 (en) * 2016-11-16 2018-05-24 김동철 Test-socket for fan-out type semiconductor
KR101878075B1 (en) * 2016-11-16 2018-07-12 김동철 Test Socket of Fan-Out Type Semiconductor Device
KR101923143B1 (en) 2017-05-18 2018-11-28 이승용 Test socket
KR20190091177A (en) * 2018-01-26 2019-08-05 주식회사 이노글로벌 By-directional electrically conductive module
KR102007261B1 (en) 2018-01-26 2019-08-06 주식회사 이노글로벌 By-directional electrically conductive module

Similar Documents

Publication Publication Date Title
US7335057B2 (en) High density planar electrical interface
US8120024B2 (en) Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same
US9207259B2 (en) Probe card for probing integrated circuits
US20080054434A1 (en) Semiconductor stack package for optimal packaging of components having interconnections
US8556638B2 (en) Electronic device socket
US20120045909A1 (en) Multilevel interconnection system
KR100817083B1 (en) Probe card
KR20120024099A (en) Multi-chip package and method of manufacturing the same
US20090147490A1 (en) Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module
KR101497608B1 (en) Semiconductor test socket and method for manufacturing a vertical pitch converter
US7131847B2 (en) Test apparatus having intermediate connection board for package
KR101566173B1 (en) Semiconductor test socket and manufacturing method thereof
KR20000057821A (en) Packaging and interconnection of contact structure
CN101105516A (en) Device and method for testing semiconductor packages
KR20110090298A (en) Pitch convertible test socket
CN103884874A (en) Pre space transformer, space transformer, and semiconductor device inspecting apparatus
KR102269398B1 (en) Inspection socket having an insulating base made of a pcb in which conductive shielding layers are stacked in multiple layers
KR20130047933A (en) Probe, probe assembly and probe card comprising it
US7474113B2 (en) Flexible head probe for sort interface units
JP2003178848A (en) Socket for semiconductor package
KR101421048B1 (en) Device For Testing Semiconductor On Mounted Active Element Chip
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
KR100787087B1 (en) semiconductor test socket pin in last semiconductor process
KR20230031638A (en) Test socket and test apparatus having the same, manufacturing method for the test socket
KR101991073B1 (en) Space Transformer for Probe Card and Manufacturing Method Thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee