KR101994755B1

KR101994755B1 - 전자부품

Info

Publication number: KR101994755B1
Application number: KR1020170122324A
Authority: KR
Inventors: 윤지숙; 신상호; 조병국; 박성진; 이재욱
Original assignee: 삼성전기주식회사
Priority date: 2017-09-22
Filing date: 2017-09-22
Publication date: 2019-09-24
Also published as: US20190096568A1; KR20190033765A; US11101065B2; CN109545503A; CN109545503B

Abstract

본 개시는 내부에 내부전극이 배치된 바디 및 바디 상에 배치되며 내부전극과 연결된 외부전극을 포함하며, 바디의 길이 및 두께 방향 절단 단면을 기준으로, 외부전극은, 바디 하부에 배치된 제1전극층, 및 적어도 제1전극층 및 바디의 측부를 덮는 제2전극층, 을 포함하며, 내부전극은 바디의 측부를 통해 제2전극층과 연결된 것일 수 있다.

Description

전자부품{ELECTRONIC COMPONENT}

본 개시는 전자부품, 예를 들면, 코일부품에 관한 것이다.

전자기기의 고성능화에 따른 부품 수의 증가에 따라 실장공간의 부족 및 전기적 노이즈 감소가 필요하다. 실장공간 부족 해소 및 회로의 전기적 특성 향상을 위해 수동부품을 집적회로(IC)와 매우 근접하게 표면실장하며, 하나의 모듈로 패키징하여 온칩화하는 기술이 필요하게 된다.

한편, 집적회로 패키지 제작 시 EMC(epoxy molding compound)를 이용하여 PCB 기판과 인덕터를 몰딩하는 경우가 많다. 이때, 성형된 EMC는 대기중의 수분을 흡수하여 일정량의 수분을 포함하게 된다. 이 수분은 솔더링 공정에(220~260도) 노출될 때 급격히 기화하면서 팽창하게 되는데, 장방향이 긴 인덕터의 경우 EMC 수축, 팽창에 의해 내부크랙이 발생할 가능성이 증가한다.

본 개시의 여러 목적 중 하나는 전자부품의 외부전극 구조를 변경하여 패키징 내부에서의 계면 밀착력을 향상시키는 것이다.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 전자부품의 외부전극의 구조를 종래와 다르게 변경하는 것이다.

예를 들면, 본 개시에서 제안하는 일례에 따른 전자부품은 내부에 내부전극이 배치된 바디 및 상기 바디 상에 배치되며 상기 내부전극과 연결된 외부전극을 포함하며, 상기 바디의 길이 및 두께 방향 절단 단면을 기준으로, 상기 외부전극은 상기 바디 하부에 배치된 제1전극층 및 적어도 상기 제1전극층 및 상기 바디의 측부를 덮는 제2전극층을 포함하며, 상기 내부전극은 상기 바디의 측부를 통해 상기 제2전극층과 연결된 것일 수 있다.

또는, 본 개시에서 제안하는 일례에 따른 전자부품은 제1방향으로 마주하는 제1면 및 제2면, 제2방향으로 마주하는 제3면 및 제4면, 및 제3방향으로 마주하는 제5면 및 제6면을 갖는 자성바디, 상기 자성바디 내에 배치되며 상기 제1면으로 인출되는 제1인출단자 및 상기 제2면으로 인출되는 제2인출단자를 갖는 권선 타입의 코일, 상기 제3면 상에 형성된 제1전극층, 상기 제1전극층을 덮으며 적어도 상기 제1면으로 연장된 제2전극층, 상기 제3면 상에 상기 제1전극층과 이격되어 형성된 제3전극층, 및 상기 제3전극층을 덮으며 적어도 상기 제2면으로 연장된 제4전극층을 포함하며, 상기 제1인출단자는 상기 제1면을 통해 상기 제2전극층과 연결되고, 상기 제2인출단자는 상기 제2면을 통해 상기 제4전극층과 연결된 것일 수도 있다.

본 개시의 여러 효과 중 일 효과로서 기판에 실장되는 면의 외부전극 두께를 충분히 확보하면서도 부품의 사이즈 증가는 방지할 수 있는바, 실장 후 패키징 내부에서의 계면 밀착력을 개선할 수 있는 전자부품을 제공할 수 있다.

도 1은 전자기기에 적용되는 코일부품의 예를 개략적으로 도시한다.
도 2는 코일부품의 일례를 나타내는 개략적인 사시도이다.
도 3은 도 2의 코일부품을 I-I' 절단면으로 절단한 단면도이다.
도 4는 도 3의 코일부품의 개략적인 제조 일례를 도시한다.
도 5는 코일부품의 다른 일례를 나타내는 개략적인 사시도이다.
도 6은 도 5의 코일부품을 Ⅱ-Ⅱ' 절단면으로 절단한 단면도이다.
도 7는 도 6의 코일부품의 개략적인 제조 일례를 도시한다.
도 8은 EMC wetting 부족의 문제를 개략적으로 나타낸다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 보다 상세히 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

전자기기

도 1은 전자기기에 적용되는 코일부품의 예를 개략적으로 도시한다.

도면을 참조하면, 전자기기에는 다양한 종류의 전자부품들이 사용되는 것을 알 수 있으며, 예를 들면, Application Processor 를 중심으로, DC/DC, Comm. Processor, WLAN BT / WiFi FM GPS NFC, PMIC, Battery, SMBC, LCD AMOLED, Audio Codec, USB 2.0 / 3.0 HDMI, CAM 등이 사용될 수 있다. 이때, 이러한 전자 부품 사이에는 노이즈 제거 등을 목적으로 다양한 종류의 코일부품이 그 용도에 따라 적절하게 적용될 수 있는데, 예를 들면, 파워 인덕터(Power Inductor, 1), 고주파 인덕터(HF Inductor, 2), 통상의 비드(General Bead, 3), 고주파용 비드(GHz Bead, 4), 공통 모드 필터(Common Mode Filter, 5) 등을 들 수 있다.

구체적으로, 파워 인덕터(Power Inductor, 1)는 전기를 자기장 형태로 저장하여 출력 전압을 유지하여 전원을 안정시키는 용도 등으로 사용될 수 있다. 또한, 고주파 인덕터(HF Inductor, 2)는 임피던스를 매칭하여 필요한 주파수를 확보하거나, 노이즈 및 교류 성분을 차단하는 등의 용도로 사용될 수 있다. 또한, 통상의 비드(General Bead, 3)는 전원 및 신호 라인의 노이즈를 제거하거나, 고주파 리플을 제거하는 등의 용도로 사용될 수 있다. 또한, 고주파용 비드(GHz Bead, 4)는 오디오와 관련된 신호 라인 및 전원 라인의 고주파 노이즈를 제거하는 등의 용도로 사용될 수 있다. 또한, 공통 모드 필터(Common Mode Filter, 5)는 디퍼런셜 모드에서는 전류를 통과시키고, 공통 모드 노이즈 만을 제거하는 등의 용도로 사용될 수 있다.

전자기기는 대표적으로 스마트 폰(Smart Phone)일 수 있으나, 이에 한정되는 것은 아니며, 예를 들면, 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch)일 수도 있다. 이들 외에도 통상의 기술자에게 잘 알려진 다른 다양한 전자기기 등일 수도 있음은 물론이다.

코일부품

이하에서는 본 개시의 전자부품을 설명하되, 편의상 코일부품의 구조로 설명한다. 다만, 본 발명의 전자부품이 반드시 코일부품에만 한정되는 것은 아니며, 다른 수동부품, 예를 들면, 커패시터 등에도 적용될 수 있다.

한편, 이하에서 사용하는 측부는 편의상 제1방향 또는 제2방향을 향하는 방향을 의미하는 것으로 사용하였고, 상부는 편의상 제3방향을 향하는 방향을 의미하는 것으로 사용하였으며, 하부는 편의상 제3방향의 반대 방향을 향하는 방향으로 사용하였다. 또한, 길이 방향은 제1방향, 폭 방향은 제2방향, 및 높이 또는 두께 방향은 제3방향을 의미하는 것으로 사용하였다. 더불어, 측부, 상부, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.

도 2는 코일부품의 일례를 나타내는 개략적인 사시도이다.

도 3은 도 2의 코일부품을 I-I' 절단면으로 절단한 단면도이다.

도면을 참조하면, 일례에 따른 코일부품(100A)은 내부에 내부전극(20)이 배치된 바디(10), 및 바디(10) 상에 배치되어 내부전극(20)과 연결된 제1 및 제2외부전극(40a, 40b)을 포함한다. 이때, 바디(10)의 길이 및 두께 방향 절단 단면을 기준으로, 제1 및 제2외부전극(40a, 40b)은 각각 바디(10) 하부에 배치된 제1전극층(41a, 41b) 및 적어도 제1전극층(41a, 41b) 및 바디(10)의 측부를 각각 덮는 제2전극층(42a, 42b)를 포함한다. 또한, 내부전극(20)의 단부(21a, 21b)은 바디(10)의 각각의 측부를 통하여 제2전극층(42a, 42b)과 각각 연결된다. 또한, 바디(10)의 하면과 제1전극층(41a, 41b) 사이에는 제1절연층(32)이 배치되며, 바디(10)의 상면에는 제2절연층(31)이 배치된다. 또한, 제1절연층(32)의 하면과 제2전극층(42a, 42b)의 하면은 소정 간격(h) 이격된다. 또한, 바디(10)의 상면의 적어도 일부, 즉 중앙부는 제2절연층(31)으로 덮이며, 바디(10) 상면의 다른 적어도 일부, 즉 중앙부의 양 측은 제2전극층(42a, 42b)으로 덮인다. 한편, 제2절연층(31)은 제2전극층(42a, 42b)과 접할 수 있다.

한편, 도 8에 도시한 바와 같이, 장방향이 긴 (3.2x2.5㎜) 인덕터(200)를 PCB 기판(500)에 표면 실장한 후 집적회로(300)와 함께 EMC(400)로 몰딩시 인덕터(200)의 외부전극(202a, 202b)과 인덕터(200)의 바디(201) 사이에 통상 30~40㎛의 간격이 존재한다. 이 경우, 몰딩 에폭시가 인덕터(200)와 기판(500) 사이(CT)에 충분히 채워지지 않음에 따라, 열수축 및 팽창에 의해 인덕터(200)의 내부에 크랙이 발생될 수 있으며, 이 경우 인덕턴스가 급격히 떨어질 수 있다. EMC(400)가 인덕터(200)의 외부전극(202a, 202b)과 바디(201) 사이에 충분히 도포되기 위해서는 인덕터(200)와 기판(500) 사이에 최소 거리로 대략 60㎛ 이상 확보가 필요하다. 그러나, 도 8에 도시한 인덕터(200)의 경우 외부전극(202a, 202b)을 단순히 페이스트 인쇄(202a1, 202b1), 제1도금(202a2, 202b2), 및 제2도금(202a3, 202b3)의 순서로 형성하는바, 간격(CT)을 40㎛이상 확보가 불가능하다. 만약, 제1도금(202a2, 202b2) 및 제2도금(202a3, 202b3)의 두께를 상향하는 경우, 간격(CT)을 높일 수는 있으나, 그 만큼 외부전극(202a, 202b)의 두께가 전체적으로 두꺼워지기 때문에, 동일한 사이즈의 인덕터(200)를 기준으로 바디(201)의 체적 효율이 감소하는 문제가 있다.

반면, 일례에 따른 코일부품(100A)은 제1전극층(41a, 41b)이 바디(10)의 하부에만 존재하며, 제2전극층(42a, 42b)으로 제1전극층(41a, 41b)과 바디(10)의 측부를 덮는다. 이 경우, 바디(10)의 상하면에 절연성을 위하여 제1절연층(32) 및 제2절연층(31)을 도입한 경우에도, 위에서 언급한 간격(h)을 60㎛ 이상으로 충분히 높일 수 있으며, 그럼에도 불구하고 측부에는 제2전극층(42a, 42b)만 형성되는바 두께를 30㎛ 이하로 유지할 수 있어, 그 결과 바디(10)의 체적 효율을 극대화시킬 수 있다. 즉, 바디(10)의 체적 효율을 극대화하면서도 기판 등에 실장 후의 계면 밀착력을 향상하여 결론적으로 내부 크랙 문제를 개선할 수 있다.

이하에서는 도면을 참조하여 일례에 따른 코일부품(100A)의 각각의 구성요소에 대하여 보다 자세하게 설명한다.

바디(10)는 코일부품(100A)의 외관을 이루며, 제1방향으로 마주보는 제1면 및 제2면과, 제2방향으로 마주보는 제3면 및 제4면과, 제3방향으로 마주보는 제5면 및 제6면을 포함한다. 이하에서는, 제1면 내지 제4면을 바디(10)의 측면으로, 제5면 및 제6면을 바디(10)의 하면 및 상면으로 설명한다. 바디(10)는 이와 같이 육면체 형상일 수 있으나, 이에 한정되는 것은 아니다. 바디(10)는 자성물질을 포함한다. 자성물질은 자성 성질을 가지는 것이면 특별히 한정되지 않으며, 예를 들면, 순철 분말, Fe-Si계 합금 분말, Fe-Si-Al계 합금 분말, Fe-Ni계 합금 분말, Fe-Ni-Mo계 합금 분말, Fe-Ni-Mo-Cu계 합금 분말, Fe-Co계 합금 분말, Fe-Ni-Co계 합금 분말, Fe-Cr계 합금 분말, Fe-Cr-Si계 합금 분말, Fe-Ni-Cr계 합금 분말, 또는 Fe-Cr-Al계 합금 분말 등의 Fe 합금류, Fe기 비정질, Co기 비정질 등의 비정질 합금류, Mg-Zn계 페라이트, Mn-Zn계 페라이트, Mn-Mg계 페라이트, Cu-Zn계 페라이트, Mg-Mn-Sr계 페라이트, Ni-Zn계 페라이트 등의 스피넬형 페라이트류, Ba-Zn계 페라이트, Ba-Mg계 페라이트, Ba-Ni계 페라이트, Ba-Co계 페라이트, Ba-Ni-Co계 페라이트 등의 육방정형 페라이트류, Y계 페라이트 등의 가닛형 페라이트류를 들 수 있다.

바디(10)의 자성물질은 금속 자성체 분말 및 수지 혼합물이 혼합된 자성체 수지 복합체로 구성될 수 있다. 금속 자성체 분말은 철(Fe), 크롬(Cr), 또는 실리콘(Si)을 주성분으로 포함할 수 있고, 예를 들면, 철(Fe)-니켈(Ni), 철(Fe), 철(Fe)-크롬(Cr)-실리콘(Si) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 수지 혼합물은 에폭시(epoxy), 폴리이미드(polyimide), 액정 결정성 폴리머(Liquid Crystal Polymer; LCP) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 금속 자성체 분말은 적어도 둘 이상의 평균 입경을 갖는 금속 자성체 분말일 수 있다. 즉, 바이모달 이상의 형태일 수 있다. 바이모달이나 트라이모달의 금속 자성체 분말을 사용하는 경우 충진율을 높일 수 있다.

내부전극(20)은 제1인출단자(21a) 및 제2인출단자(21b)를 갖는 권선 타입의 코일(20)일 수 있으나, 이에 한정되는 것은 아니며, 부품(100A)의 종류에 따라서 달라질 수 있음은 물론이다. 코일(20)은 코일부품(100A)의 코일 특성을 구현한다. 코일(20)은 복수의 층으로 구성된 권선 코일일 수 있으며, 권선 코일의 각각의 층은 복수의 턴수를 가질 수 있다. 즉, 권선 코일의 각각의 층은 평면 스파이럴 형상을 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 다른 형태의 권선 코일일 수도 있다. 코일(20)은 제1 및 제2인출단자(21a, 21b)를 가지며, 제1 및 제2인출단자(21a, 21b)의 단부는 바디(10)의 양 측면, 예컨대 제1방향으로 마주하는 제1면 및 제2면을 통하여 각각 노출될 수 있다. 코일(20)은 구리(Cu) 와이어(Wire)를 이용하여 제조될 수 있으나, 이에 한정되는 것은 아니다.

절연층(31, 32)은 바디(10)의 상하면에 배치되어 절연성을 부여한다. 절연층(31, 32)은 도금방지 층으로 이용될 수 있다. 절연층(31, 32)은 바디(10)의 상하면에 절연물질을 인쇄하는 방법으로 형성할 수 있다. 형성되는 절연층(31, 32)의 물질은 유리(glass) 계열의 물질, 절연 수지, 플라즈마(plasma) 등일 수 있으나, 이에 한정되는 것은 아니다. 제1절연층(32)은 바디(10)의 하면과 제1전극층(41a, 41b) 사이에 배치된다. 제2절연층(31)은 바디(10)의 상면에 배치된다. 제1절연층(32)의 하면의 적어도 일부, 즉 중앙부는 노출된다. 제1절연층(32)의 하면과 제2전극층(42a, 42b)의 하면은 소정의 간격(h)을 가진다. 바디(10)의 상면의 적어도 일부, 즉 중앙부는 제2절연층(31)으로 덮이며, 다른 적어도 일부, 즉 중앙부의 양 측은 제2전극층(42a, 42b)으로 덮인다. 한편, 도면에는 도시하지 않았으나, 필요에 따라서 바디(10)의 제3면 및 제4면에도 절연층이 다양한 형태로 형성될 수 있음은 물론이다.

외부전극(40a, 40b)은 코일부품(100A)이 전자기기에 실장 될 때, 코일부품(100A)을 전자기기와 전기적으로 연결시키는 역할을 수행한다. 외부전극(40a, 40b)은 바디(10)의 하면, 즉 제5면에 서로 이격되어 형성된 제1전극층(41a, 41b), 제1전극층(41a, 41b)을 각각 덮으며, 바디(10)의 양 측면, 즉 제1면 및 제2면으로 각각 연장되어 덮는 제2전극층(42a, 42b)을 포함한다. 제2전극층(42a, 42b)은 각각 바디(10)의 상면, 즉 제6면으로도 연장되어 적어도 일부를 덮는다. 따라서, 바디(10)의 하부에 형성된 전극층(41a, 41b, 42a, 42b)의 총 층수는 바디(10)의 측부에 형성된 전극층(42a, 42b)의 총 층수 보다 많으며, 총 두께 또한 두껍다. 이와 같은 형태로 외부전극(40a, 40b)을 형성하는 경우, 코일부품(100A)의 전체 두께(H)와 길이(L)를 유지하면서도 간격(h)을 60㎛ 이상으로 높일 수 있다. 한편, 도면에는 도시하지 않았으나, 필요에 따라서는 제2전극층(42a, 42b)은 바디(10)의 다른 양 측면, 즉 제3면 및 제4면으로도 적어도 일부가 연장되어 덮을 수 있으나, 연장되지 않을 수도 있다. 제1전극층(41a, 41b)은 은(Ag)과 같은 도전성 입자를 포함하는 페이스트를 이용하여 형성할 수 있다. 즉, 제1전극층(41a, 41b)은 각각 페이스트 인쇄층일 수 있다. 페이스트의 바인더 수지는 에폭시(Epoxy), 폴리이미드(polyimide) 등일 수 있으며, 발람직하게는 에폭시(Epoxy)일 수 있으나, 이에 한정되는 것은 아니다. 제2전극층(42a, 42b)은 구리(Cu), 니켈(Ni), 주석(Sn) 등을 이용하여 도금한 도금층일 수 있다. 제2전극층(42a, 42b)은, 예를 들면, 구리(Cu)를 포함하는 제1도금층과 제1도금층 상에 형성되며 니켈(Ni) 및 주석(Sn)을 포함하는 제2도금층을 포함할 수 있다. 니켈(Ni) 및 주석(Sn)을 포함하는 제2도금층은 아들을 합금으로 포함하는 층이거나, 또는 니켈(Ni) 및 주석(Sn)을 순차적으로 도금한 것일 수 있다.

도면을 참조하면, 코일(20)이 내부에 배치된 바디(10)의 상하면에 절연층(31, 32)을 형성한다. 절연층(31, 32)은 절연물질을 인쇄하는 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 다음으로, 바디(10)의 하면에 제1전극층(41a, 41b)을 형성한다. 제1전극층(41a, 41b)은 은(Ag)과 같은 도전성 입자를 포함하는 페이스트를 이용하여 형성할 수 있다. 다음으로, 제1전극층(41a, 41b) 상에 그리고 바디(10)의 측면과 상면의 일부 상에 제2전극층(42a, 42b)를 형성한다. 제2전극층(42a, 42b)은 구리(Cu), 니켈(Ni), 주석(Sn) 등을 이용하여 도금으로 형성할 수 있다. 예를 들면, 구리(Cu)를 먼저 도금하고, 그 이후에 니켈(Ni) 및 주석(Sn)의 합금을 도금하거나, 니켈(Ni) 및 주석(Sn)을 순차적으로 도금하는 방법으로 형성할 수 있다. 그럼, 외부전극(40a, 40b)이 형성된다.

도 5는 코일부품의 다른 일례를 나타내는 개략적인 사시도이다.

도 6은 도 5의 코일부품을 Ⅱ-Ⅱ' 절단면으로 절단한 단면도이다.

도면을 참조하면, 다른 일례에 따른 코일부품(100B)은 바디(10)의 상면을 제2절연층(31)이 모두 덮는다. 즉, 제2전극층(42a, 42b)은 바디(10)의 상면으로 연장되지 않을 수도 있다. 그 외에 다른 구조나 형태는 상술한 바와 실질적으로 동일한바 생략한다. 이 경우에도 상술한 바와 같은 효과를 가질 수 있다.

도 7는 도 6의 코일부품의 개략적인 제조 일례를 도시한다.

도면을 참조하면, 코일(20)이 내부에 배치된 바디(10)의 상하면에 절연층(31, 32)을 형성한다. 절연층(31, 32)은 절연물질을 인쇄하는 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 다음으로, 바디(10)의 하면에 제1전극층(41a, 41b)을 형성한다. 다음으로, 제1전극층(41a, 41b) 상에 그리고 바디(10)의 측면에 제2전극층(42a, 42b)를 형성한다. 그럼, 외부전극(40a, 40b)이 형성된다. 그 외에 다른 자세한 설명은 상술한 바와 실질적으로 동일한바 생략한다. 이 경우에도 상술한 바와 같은 효과를 가질 수 있다.

본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다. 즉, 명세서 내에서 제1 구성요소로 명명되었다 하여, 반드시 청구범위에 제1 구성요소로 명명되는 것은 아니며, 권리범위 역시 이에 한정되는 것은 아니다.

본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.

본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

1: 파워 인덕터
2: 고주파 인덕터
3: 통상의 비드
4: 고주파용 비드
5: 공통 모드 필터
100A, 100B: 코일부품
10: 바디
20: 코일
21a, 21b: 인출단자
31, 32: 절연층
40a, 40b: 외부전극
41a, 41b: 전극층
42a, 42b: 전극층

Claims

내부에 내부전극이 배치되며, 금속 자성체 분말과 수지를 포함하는 바디; 및
상기 바디 상에 배치되며 상기 내부전극과 연결된 외부전극; 을 포함하며,
상기 바디의 길이 및 두께 방향 절단 단면을 기준으로,
상기 외부전극은, 상기 바디 하부에 배치된 제1전극층, 및 적어도 상기 제1전극층 및 상기 바디의 측부를 덮는 제2전극층, 을 포함하며,
상기 내부전극은 상기 바디의 측부를 통해 상기 제2전극층과 연결되며,
상기 내부전극은 상기 제2전극층과 연결된 적어도 하나의 인출단자를 갖는 권선 타입의 코일이며, 상기 코일에서 상기 인출단자와 동일 레벨에 위치한 영역은 1회 이상의 턴을 형성하는 전자부품.
제 1 항에 있어서,
상기 바디의 하면과 상기 제1전극층 사이에 배치된 제1절연층; 및
상기 바디의 상면에 배치된 제2절연층; 을 더 포함하며,
상기 제1절연층의 하면의 적어도 일부는 노출되는,
전자부품.
내부에 내부전극이 배치된 바디;
상기 바디 상에 배치되며 상기 내부전극과 연결된 외부전극;
상기 바디의 하면과 제1전극층 사이에 배치된 제1절연층; 및
상기 바디의 상면에 배치된 제2절연층;을 포함하며,
상기 바디의 길이 및 두께 방향 절단 단면을 기준으로,
상기 외부전극은, 상기 바디 하부에 배치된 제1전극층, 및 적어도 상기 제1전극층 및 상기 바디의 측부를 덮는 제2전극층, 을 포함하며,
상기 내부전극은 상기 바디의 측부를 통해 상기 제2전극층과 연결되며,
상기 제1절연층의 하면의 적어도 일부는 노출되며,
상기 제1절연층의 하면과 상기 제2전극층의 하면은 소정 간격 이격된,
전자부품.
제 3 항에 있어서,
상기 간격은 60㎛ 이상인,
전자부품.
제 2 항에 있어서,
상기 바디의 상면의 적어도 일부는 상기 제2절연층으로 덮이며,
상기 바디의 상면의 다른 적어도 일부는 상기 제2전극층으로 덮이는,
전자부품.
제 5 항에 있어서,
상기 제2절연층 및 상기 제2전극층은 서로 접하는,
전자부품.
제 2 항에 있어서,
상기 바디의 상면은 상기 제2절연층으로만 덮이는,
전자부품.
제 1 항에 있어서,
상기 바디의 길이 및 두께 방향 절단 단면을 기준으로,
상기 바디의 하부에 형성된 전극층의 총 층수는 상기 바디의 측부에 형성된 전극층의 총 층수 보다 많은,
전자부품.
제 1 항에 있어서,
상기 바디의 길이 및 두께 방향 절단 단면을 기준으로,
상기 바디의 하부에 형성된 전극층의 총 두께는 상기 바디의 측부에 형성된 전극층의 총 두께 보다 두꺼운,
전자부품.
제 1 항에 있어서,
상기 제1전극층은 은(Ag)을 포함하는 페이스트 인쇄층을 포함하는,
전자부품.
제 1 항에 있어서,
상기 제2전극층은 구리(Cu)를 포함하는 제1도금층을 포함하는,
전자부품.
제 11 항에 있어서,
상기 제2전극층은, 상기 제1도금층 상에 형성되며 니켈(Ni) 및 주석(Sn)을 포함하는 제2도금층, 을 더 포함하는,
전자부품.
제 11 항에 있어서,
상기 제2전극층은, 상기 제1도금층 상에 형성되며 니켈(Ni)을 포함하는 제2도금층, 및 상기 제2도금층 상에 형성되며 주석(Sn)을 포함하는 제3도금층, 을 더 포함하는,
전자부품.
삭제
제1방향으로 마주하는 제1면 및 제2면, 제2방향으로 마주하는 제3면 및 제4면, 및 제3방향으로 마주하는 제5면 및 제6면을 갖는 자성바디;
상기 자성바디 내에 배치되며, 상기 제1면으로 인출되는 제1인출단자 및 상기 제2면으로 인출되는 제2인출단자를 갖는 권선 타입의 코일;
상기 제5면 상에 형성된 제1전극층;
상기 제1전극층을 덮으며, 적어도 상기 제1면으로 연장된 제2전극층;
상기 제5면 상에 상기 제1전극층과 이격되어 형성된 제3전극층; 및
상기 제3전극층을 덮으며, 적어도 상기 제2면으로 연장된 제4전극층; 을 포함하며,
상기 자성바디는 금속 자성체 분말과 수지를 포함하고,
상기 제1인출단자는 상기 제1면을 통해 상기 제2전극층과 연결되고,
상기 제2인출단자는 상기 제2면을 통해 상기 제4전극층과 연결되며,
상기 코일에서 상기 제1 및 제2인출단자와 동일 레벨에 위치한 영역은 1회 이상의 턴을 형성하는 전자부품.