KR101975586B1 - Solar cell module - Google Patents

Solar cell module Download PDF

Info

Publication number
KR101975586B1
KR101975586B1 KR1020180123900A KR20180123900A KR101975586B1 KR 101975586 B1 KR101975586 B1 KR 101975586B1 KR 1020180123900 A KR1020180123900 A KR 1020180123900A KR 20180123900 A KR20180123900 A KR 20180123900A KR 101975586 B1 KR101975586 B1 KR 101975586B1
Authority
KR
South Korea
Prior art keywords
electrodes
solar cell
conductive
insulating layer
conductive adhesive
Prior art date
Application number
KR1020180123900A
Other languages
Korean (ko)
Other versions
KR20180116197A (en
Inventor
장대희
김보중
현대선
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020180123900A priority Critical patent/KR101975586B1/en
Publication of KR20180116197A publication Critical patent/KR20180116197A/en
Application granted granted Critical
Publication of KR101975586B1 publication Critical patent/KR101975586B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02021—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 모듈에 관한 것이다.
반도체 기판; 반도체 기판의 후면에 제1 방향으로 길게 형성되고, 서로 다른 극성을 갖는 제1 전극들과 제2 전극들을 각각 구비하는 태양 전지들; 및 각각의 태양 전지에 구비된 반도체 기판의 후면에 제1 방향과 교차하는 제2 방향으로 길게 배치되어, 제1, 2 전극들에 도전성 접착제를 통해 접속되거나, 제1, 2 전극들과 절연층에 의해 절연되는 도전성 배선들;을 포함하고, 도전성 접착제 및 절연층 각각의 제1 방향 길이는 도전성 배선들 각각의 선폭 이상이고, 도전성 배선들 사이의 간격보다 좁게 형성되되, 절연층의 제1 방향 길이는 도전성 접착제의 제1 방향 길이보다 크다.The present invention relates to a solar cell module.
Semiconductor substrates; Solar cells formed on the rear surface of the semiconductor substrate in a first direction and having first and second electrodes having different polarities, respectively; And disposed on the rear surface of the semiconductor substrate included in each solar cell in a second direction crossing the first direction and connected to the first and second electrodes through a conductive adhesive, or between the first and second electrodes and the insulating layer. The conductive wires are insulated by the conductive wires, and the first adhesive length of each of the conductive adhesive and the insulating layer is greater than or equal to the line width of each of the conductive wires and is narrower than a gap between the conductive wires. The length is larger than the first direction length of the conductive adhesive.

Description

태양 전지 모듈{SOLAR CELL MODULE}Solar cell module {SOLAR CELL MODULE}

본 발명은 태양 전지 모듈에 관한 것이다. The present invention relates to a solar cell module.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.With the recent prediction of the depletion of existing energy sources such as petroleum and coal, there is a growing interest in alternative energy to replace them, and accordingly, attention is being paid to solar cells that produce electrical energy from solar energy.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. A typical solar cell includes a semiconductor portion for forming a p-n junction by different conductive types such as p-type and n-type, and electrodes connected to semiconductor portions of different conductive types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.When light is incident on the solar cell, a plurality of electron-hole pairs are generated in the semiconductor portion, and the generated electron-hole pairs are separated into electrons and holes, which are electric charges, and electrons move toward the n-type semiconductor portion, and the holes are p. Move toward the semiconductor portion of the mold. The moved electrons and holes are collected by different electrodes connected to the n-type and p-type semiconductor parts, respectively, and are obtained by connecting these electrodes with wires.

이와 같은 태양 전지는 복수 개가 인터커넥터에 의해 서로 연결되어 모듈로 형성될 수 있다.A plurality of such solar cells may be connected to each other by an interconnector to form a module.

본 발명은 태양 전지 모듈을 제공하는데 그 목적이 있다.An object of the present invention is to provide a solar cell module.

본 발명에 따른 태양 전지 모듈의 일례는 반도체 기판; 반도체 기판의 후면에 제1 방향으로 길게 형성되고, 서로 다른 극성을 갖는 제1 전극들과 제2 전극들을 각각 구비하는 태양 전지들; 및 각각의 태양 전지에 구비된 반도체 기판의 후면에 제1 방향과 교차하는 제2 방향으로 길게 배치되어, 제1, 2 전극들에 도전성 접착제를 통해 접속되거나, 제1, 2 전극들과 절연층에 의해 절연되는 도전성 배선들;을 포함하고, 도전성 접착제 및 절연층 각각의 제1 방향 길이는 도전성 배선들 각각의 선폭 이상이고, 도전성 배선들 사이의 간격보다 좁게 형성되되, 절연층의 제1 방향 길이는 도전성 접착제의 제1 방향 길이보다 크다.One example of a solar cell module according to the present invention includes a semiconductor substrate; Solar cells formed on the rear surface of the semiconductor substrate in a first direction and having first and second electrodes having different polarities, respectively; And disposed on the rear surface of the semiconductor substrate included in each solar cell in a second direction crossing the first direction and connected to the first and second electrodes through a conductive adhesive, or between the first and second electrodes and the insulating layer. The conductive wires are insulated by the conductive wires, and the first adhesive length of each of the conductive adhesive and the insulating layer is greater than or equal to the line width of each of the conductive wires and is narrower than a gap between the conductive wires. The length is larger than the first direction length of the conductive adhesive.

일례로, 도전성 배선들의 선폭 대비 절연층의 제1 방향 길이의 비율은 1: 1.1 ~ 2 사이일 수 있다.For example, a ratio of the length in the first direction of the insulating layer to the line width of the conductive lines may be between 1: 1.1 and 2.

아울러, 도전성 배선들의 선폭 대비 도전성 접착제의 제1 방향 길이는 1: 1 ~ 1.25 사이일 수 있다.In addition, the first direction length of the conductive adhesive relative to the line width of the conductive lines may be 1: 1 to 1.25.

또한, 도전성 배선들의 선폭은 1mm 이상 2.5mm 이하이고, 도전성 배선들 사이의 간격은 2mm 이상 반도체 기판의 제2 방향 길이의 0.5배 이하일 수 있고, 보다 바람직하게는 도전성 배선들 사이의 간격은 4mm 이상 8mm 이하일 수 있다.In addition, the line width of the conductive wires may be 1 mm or more and 2.5 mm or less, and the space between the conductive wires may be 2 mm or more and 0.5 times or less of the second direction length of the semiconductor substrate, and more preferably, the space between the conductive wires is 4 mm or more. It may be 8 mm or less.

또한, 도전성 접착제의 제1 방향 길이 대비 절연층의 제1 방향 길이의 비율은 1: 1.1 ~ 1.7 사이일 수 있다.In addition, the ratio of the first direction length of the insulating layer to the first direction length of the conductive adhesive may be 1: 1.1 to 1.7.

일례로, 도전성 접착제의 제1 방향 길이는 1mm ~ 3mm 사이이고, 절연층의 제1 방향 길이는 1.1mm ~ 4mm 사이일 수 있다.For example, the first direction length of the conductive adhesive may be between 1 mm and 3 mm, and the first direction length of the insulating layer may be between 1.1 mm and 4 mm.

또한, 제1, 2 전극들 각각의 선폭은 도전성 접착제 및 절연층의 제1 방향 길이보다 좁을 수 있다. 일례로, 제1, 2 전극들 각각의 선폭은 180um ~ 400um 사이일 수 있다.In addition, the line width of each of the first and second electrodes may be narrower than the first direction length of the conductive adhesive and the insulating layer. For example, the line width of each of the first and second electrodes may be between 180 μm and 400 μm.

아울러, 제1 전극과 제2 전극 사이의 간격은 도전성 접착제 및 절연층의 제1 방향 길이보다 좁을 수 있다. 일례로, 제1 전극과 제2 전극 사이의 간격은 0.5mm ~ 1.5mm 사이일 수 있다.In addition, the distance between the first electrode and the second electrode may be narrower than the first direction length of the conductive adhesive and the insulating layer. In one example, the distance between the first electrode and the second electrode may be between 0.5mm ~ 1.5mm.

또한, 절연층의 선폭은 도전성 접착제의 선폭보다 클 수 있다. 일례로, 도전성 접착제의 선폭은 제1, 2 전극들 각각의 선폭과 동일할 수 있다.In addition, the line width of the insulating layer may be larger than the line width of the conductive adhesive. In one example, the line width of the conductive adhesive may be the same as the line width of each of the first and second electrodes.

보다 구체적으로, 도전성 접착제의 선폭은 180um ~ 400um 사이이고, 절연층의 선폭은 200um ~ 450um 사이일 수 있다.More specifically, the line width of the conductive adhesive may be between 180um and 400um, and the linewidth of the insulating layer may be between 200um and 450um.

여기서, 각 태양 전지의 반도체 기판은 제1 도전성 타입의 불순물이 도핑되고, 반도체 기판의 후면에는 제1 도전성과 반대인 제2 도전성의 불순물이 도핑되는 에미터부; 및 반도체 기판보다 제1 도전성 타입의 불순물을 고농도로 도핑는 후면 전계부;를 더 포함하고, 제1 전극들 각각은 에미터부에 접속되고, 제2 전극들 각각은 후면 전계부에 접속될 수 있다.The semiconductor substrate of each solar cell may include an emitter portion doped with impurities of a first conductivity type and doped with impurities of a second conductivity opposite to the first conductivity on a rear surface of the semiconductor substrate; And a back side electric field portion doping the impurity of the first conductivity type higher than that of the semiconductor substrate, wherein each of the first electrodes may be connected to the emitter portion, and each of the second electrodes may be connected to the rear field portion.

여기서, 도전성 배선들은 제1 전극들에 도전성 접착제를 통해 접속되고, 제2 전극들과의 사이에 절연층에 의해 절연되는 제1 배선들과 제2 전극들에 도전성 접착제를 통해 접속되고, 제1 전극들과의 사이에 절연층에 의해 절연되는 제2 배선들을 포함할 수 있다.Here, the conductive wires are connected to the first electrodes via a conductive adhesive, and are connected to the first wires and the second electrodes insulated by an insulating layer between the second electrodes and to the second electrodes via a conductive adhesive, and the first It may include second wirings insulated by an insulating layer between the electrodes.

아울러, 태양 전지들은 제1 방향과 교차하는 제2 방향으로 서로 바로 이웃하여 배열되고, 서로 직렬 연결되는 제1 태양 전지와 제2 태양 전지를 포함하고, 제1 태양 전지와 제2 태양 전지 사이에는 제1, 2 태양 전지를 서로 직렬 연결하는 인터커넥터를 더 포함할 수 있다.In addition, the solar cells include a first solar cell and a second solar cell arranged immediately adjacent to each other in a second direction crossing the first direction and connected in series with each other, and between the first solar cell and the second solar cell. It may further include an interconnector for connecting the first and second solar cells in series with each other.

여기서, 인터커넥터는 제1 태양 전지와 제2 태양 전지 사이에서 제1 방향으로 길게 배치되고, 인터커넥터에는 제1 태양 전지에 접속된 제1 도전성 배선들과 제2 태양 전지에 접속된 제2 도전성 배선들이 공통으로 접속될 수 있다.Here, the interconnector is disposed elongated in the first direction between the first solar cell and the second solar cell, and the interconnector has first conductive wires connected to the first solar cell and a second conductive electrode connected to the second solar cell. The wirings can be connected in common.

본 발명의 일례에 따른 태양 전지 모듈은 절연층의 제1 방향 길이는 도전성 접착제의 제1 방향 길이보다 크게 형성하여, 도전성 배선이 원하지 않는 전극과 단락되는 것을 보다 효과적으로 방지할 수 있다.In the solar cell module according to the exemplary embodiment of the present invention, the first directional length of the insulating layer may be larger than the first directional length of the conductive adhesive, thereby more effectively preventing the conductive wiring from being shorted to the unwanted electrode.

도 1은 본 발명에 따른 태양 전지 모듈에 적용되는 스트링을 후면에서 바라본 형상의 일례이다.
도 2는 도 1에 적용되는 태양 전지의 일례를 나타내는 일부 사시도이다.
도 3은 도 2에 도시된 태양 전지의 제2 방향(y) 단면을 도시한 것이다.
도 4는 도 1에서 CSx1-CSx1 라인에 따른 단면도를 도시한 것이다.
도 5는 도 1 및 도 4에서 설명한 도전성 접착제(251)의 제1 방향(x) 길이(L251) 및 절연층(252)의 제1 방향(x) 길이(L252)에 대해 보다 구체적으로 설명하기 위한 도이다.
도 6은 본 발명에 따른 태양 전지 모듈의 다른 일례를 설명하기 위한 도이다.1 is an example of a shape viewed from the back of a string applied to a solar cell module according to the present invention.
2 is a partial perspective view illustrating an example of a solar cell applied to FIG. 1.
3 is a cross-sectional view of a second direction y of the solar cell illustrated in FIG. 2.
4 is a cross-sectional view taken along the line CSx1-CSx1 in FIG. 1.
FIG. 5 illustrates the first direction x length L251 of the conductive adhesive 251 and the first direction x length L252 of the insulating layer 252 described with reference to FIGS. 1 and 4 in more detail. It is for the purpose.
6 is a view for explaining another example of the solar cell module according to the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle. In addition, when a part is formed “overall” on another part, it means that it is not formed on the edge part as well as being formed on the entire surface of another part.

이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판(110)의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판(110)의 반대면일 수 있다.Hereinafter, the front surface may be one surface of the semiconductor substrate 110 to which the direct light is incident, and the rear surface may be the opposite surface of the semiconductor substrate 110 to which the direct light may not be incident or reflected light may be incident. have.

도 1 내지 도 4는 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이고, 도 6은 본 발명에 따른 태양 전지 모듈의 다른 일례를 설명하기 위한 도이다.1 to 4 are diagrams for explaining an example of the solar cell module according to the present invention, Figure 6 is a view for explaining another example of the solar cell module according to the present invention.

여기서, 도 1은 본 발명에 따른 태양 전지 모듈에 적용되는 스트링을 후면에서 바라본 형상의 일례이다.1 is an example of a shape of a string applied to a solar cell module according to the present invention as viewed from the rear side.

도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지 모듈은 복수의 태양 전지(C1, C2), 복수의 태양 전지(C1, C2)의 후면에 형성된 복수의 제1, 2 전극(141, 142)에 접속되는 복수의 제1 도전성 배선(210)과 복수의 제2 도전성 배선(220), 및 복수의 제1, 2 도전성 배선(210, 220)에 접속되어 복수의 태양 전지(C1, C2)를 직렬 연결하는 인터커넥터(300)을 포함한다.As illustrated in FIG. 1, the solar cell module according to the present invention includes a plurality of solar cells C1 and C2 and a plurality of first and second electrodes 141 and 142 formed on the rear surfaces of the plurality of solar cells C1 and C2. A plurality of solar cells (C1, C2) are connected to a plurality of first conductive wires 210, a plurality of second conductive wires 220, and a plurality of first and second conductive wires (210, 220) It includes an interconnector 300 for serial connection.

여기서, 복수의 태양 전지(C1, C2) 각각은 적어도 반도체 기판(110) 및 반도체 기판(110)의 후면에 서로 이격되어 제1 방향(x)으로 길게 뻗어 형성되는 복수의 제1 전극(141)과 복수의 제2 전극(142)을 구비한다. Here, each of the plurality of solar cells C1 and C2 is spaced apart from each other at least on the back surface of the semiconductor substrate 110 and the semiconductor substrate 110, and the plurality of first electrodes 141 are formed to extend in the first direction x. And a plurality of second electrodes 142.

아울러, 복수의 도전성 배선(200)은 복수의 태양 전지 중 서로 인접한 두 개의 태양 전지 중 어느 하나의 태양 전지에 구비된 복수의 제1 전극(141)과 나머지 하나의 태양 전지에 구비된 복수의 제2 전극(142)을 인터커넥터(300)를 통해 서로 전기적으로 직렬 연결할 수 있다. In addition, the plurality of conductive wires 200 may include a plurality of first electrodes 141 provided in one of the two solar cells adjacent to each other among the plurality of solar cells, and a plurality of agents provided in the other solar cell. The two electrodes 142 may be electrically connected in series to each other through the interconnector 300.

이를 위하여, 복수의 도전성 배선(200)은 제1, 2 전극(141, 142)의 길이 방향인 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 뻗어 복수의 태양 전지 각각에 접속될 수 있다.To this end, the plurality of conductive wires 200 extend in a second direction y crossing the first direction x, which is the length direction of the first and second electrodes 141 and 142, and are connected to each of the plurality of solar cells. Can be.

일례로, 복수의 도전성 배선(200)은 제1 도전성 배선(210)과 제2 도전성 배선(220)을 포함할 수 있다.For example, the plurality of conductive wires 200 may include a first conductive wire 210 and a second conductive wire 220.

보다 구체적으로, 도 1에 도시된 바와 같이, 제1 도전성 배선(210)은 각 태양 전지에 구비된 제1 전극(141)에 도전성 접착제(251)를 통하여 접속되고, 절연성 재질의 절연층(252)에 의해 제2 전극(142)과 절연될 수 있다.More specifically, as shown in FIG. 1, the first conductive wire 210 is connected to the first electrode 141 provided in each solar cell through the conductive adhesive 251, and the insulating layer 252 made of an insulating material. May be insulated from the second electrode 142.

아울러, 제2 도전성 배선(220)은 각 태양 전지에 구비된 제2 전극(142)에 도전성 접착제(251)를 통하여 접속되고, 절연성 재질의 절연층(252)에 의해 제1 전극(141)과 절연될 수 있다.In addition, the second conductive wiring 220 is connected to the second electrode 142 provided in each solar cell through the conductive adhesive 251, and the first electrode 141 and the insulating layer 252 made of an insulating material. It can be insulated.

아울러, 이와 같은 제1, 2 도전성 배선(210, 220) 각각은 복수의 태양 전지 사이에 제1 방향(x)으로 길게 뻗어 배치되는 인터커넥터(300)에 접속될 수 있다. 이에 따라, 복수의 태양 전지는 제2 방향(y)으로 서로 직렬 연결될 수 있다.In addition, each of the first and second conductive wires 210 and 220 may be connected to an interconnector 300 extending in a first direction x between the plurality of solar cells. Accordingly, the plurality of solar cells may be connected in series to each other in the second direction y.

이와 같은 본 발명에 따른 태양 전지 모듈은 제조 공정 중 도전성 배선(200)을 반도체 기판(110)의 후면에 접속시킬 때, 원하지 않는 전극(141 OR 142)과 도전성 배선(200)이 단락되는 것을 최소화하기 위하여, 절연층(252)의 제1 방향(x) 길이(L252)이 도전성 접착제(251)의 제1 방향(x) 길이(L251)보다 크게 형성될 수 있다. 이에 대해서는 도 5에서 보다 구체적으로 설명한다.The solar cell module according to the present invention minimizes the short circuit of the undesired electrode 141 OR 142 and the conductive wiring 200 when the conductive wiring 200 is connected to the rear surface of the semiconductor substrate 110 during the manufacturing process. For example, the length L252 of the first direction x of the insulating layer 252 may be greater than the length L251 of the first direction x of the conductive adhesive 251. This will be described in more detail with reference to FIG. 5.

아울러, 본 발명의 일례에 따른 태양 전지 모듈에서는 인터커넥터(300)가 포함된 경우를 일례로 도시하고, 이에 대해 설명하고 있지만, 도 6에 도시된 바와 같이, 인터커넥터(300)는 생략될 수도 있고, 이와 같이 인터커넥터(300)가 생략된 경우에는 제1 도전성 배선(210)과 제2 도전성 배선(220)이 일체로 형성된 하나의 도전성 배선(200)에 제1 태양 전지(C1)의 제1 전극(141)과 제2 태양 전지(C2)의 제2 전극(142)이 도전성 접착제(251)에 의해 접속되어, 복수의 태양 전지(C1, C2)를 직렬 연결할 수도 있다.In addition, in the solar cell module according to an exemplary embodiment of the present invention, a case in which the interconnector 300 is included is illustrated as an example and described. However, as illustrated in FIG. 6, the interconnector 300 may be omitted. When the interconnector 300 is omitted, the first solar cell C1 may be formed on one conductive wire 200 in which the first conductive wire 210 and the second conductive wire 220 are integrally formed. The first electrode 141 and the second electrode 142 of the second solar cell C2 may be connected by the conductive adhesive 251 to connect the plurality of solar cells C1 and C2 in series.

여기서, 복수의 태양 전지 각각에 대해 보다 구체적으로 설명하면 다음과 같다. Here, each of the plurality of solar cells will be described in more detail as follows.

도 2는 도 1에 적용되는 태양 전지의 일례를 나타내는 일부 사시도이고, 도 3은 도 2에 도시된 태양 전지의 제2 방향(y) 단면을 도시한 것이다.2 is a partial perspective view illustrating an example of a solar cell applied to FIG. 1, and FIG. 3 is a cross-sectional view of a second direction y of the solar cell illustrated in FIG. 2.

도 2 및 도 3에 도시된 바와 같이, 본 발명에 따른 태양 전지의 일례는 반사 방지막(130), 반도체 기판(110), 터널층(180), 에미터부(121), 후면 전계부 (172, back surface field, BSF), 진성 반도체층(150), 패시베이션층(190), 제1 전극(141) 그리고 제2 전극(142)을 구비할 수 있다. 2 and 3, an example of a solar cell according to the present invention includes an anti-reflection film 130, a semiconductor substrate 110, a tunnel layer 180, an emitter part 121, and a rear electric field part 172. a back surface field (BSF), an intrinsic semiconductor layer 150, a passivation layer 190, a first electrode 141, and a second electrode 142.

여기서, 반사 방지막(130), 진성 반도체층(150), 터널층(180) 및 패시베이층(190)은 생략될 수도 있으나, 구비된 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 구비된 경우를 일례로 설명한다.Here, the anti-reflection film 130, the intrinsic semiconductor layer 150, the tunnel layer 180, and the passbay layer 190 may be omitted, but when provided, the efficiency of the solar cell is further improved. Will be described as an example.

반도체 기판(110)은 제1 도전성 타입의 불순물을 함유하는 단결정 실리콘, 다결정 실리콘 중 적어도 어느 하나로 형성될 수 있다. 일례로, 반도체 기판(110)은 단결정 실리콘 웨이퍼로 형성될 수 있다.The semiconductor substrate 110 may be formed of at least one of single crystal silicon and polycrystalline silicon containing impurities of the first conductivity type. For example, the semiconductor substrate 110 may be formed of a single crystal silicon wafer.

여기서, 제1 도전성 타입은 n형 또는 p형 도전성 타입 중 어느 하나일 수 있다. Here, the first conductivity type may be either n-type or p-type conductivity.

반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.When the semiconductor substrate 110 has a p-type conductivity type, impurities of trivalent elements, such as boron (B), gallium, and indium, are doped into the semiconductor substrate 110. However, when the semiconductor substrate 110 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the semiconductor substrate 110.

이하에서는 이와 같은 반도체 기판(110)의 제1 도전성 타입이 n형인 경우를 일례로 설명한다.Hereinafter, the case where the first conductivity type of the semiconductor substrate 110 is n type will be described as an example.

이러한 반도체 기판(110)의 전면에 복수의 요철면을 가질 수 있다. 이로 인해 반도체 기판(110)의 전면 위에 위치한 에미터부(121) 역시 요철면을 가질 수 있다. The semiconductor substrate 110 may have a plurality of uneven surfaces. As a result, the emitter part 121 positioned on the front surface of the semiconductor substrate 110 may also have an uneven surface.

이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가할 수 있다.As a result, the amount of light reflected from the front surface of the semiconductor substrate 110 may be reduced to increase the amount of light incident into the semiconductor substrate 110.

반사 방지막(130)은 외부로부터 반도체 기판(110)의 전면으로 입사되는 빛의 반사를 최소화하기 위하여, 반도체 기판(110)의 전면 위에 위치하며, 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있다. The anti-reflection film 130 is positioned on the front surface of the semiconductor substrate 110 to minimize reflection of light incident from the outside to the front surface of the semiconductor substrate 110, and is formed of aluminum oxide (AlOx), silicon nitride (SiNx), and silicon. It may be formed of at least one of an oxide film SiOx and a silicon oxynitride film SiOxNy.

터널층(180)은 반도체 기판(110)의 후면 전체에 직접 접촉하여 배치되며, 유전체 재질을 포함할 수 있다. 따라서, 터널층(180)은 도 2 및 도 3에 도시된 바와 같이, 반도체 기판(110)에서 생성되는 캐리어를 통과시킬 수 있다.The tunnel layer 180 may be disposed in direct contact with the entire rear surface of the semiconductor substrate 110 and may include a dielectric material. Accordingly, the tunnel layer 180 may pass through a carrier generated in the semiconductor substrate 110, as shown in FIGS. 2 and 3.

이와 같은 터널층(180)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.The tunnel layer 180 passes through a carrier generated in the semiconductor substrate 110 and may passivate the rear surface of the semiconductor substrate 110.

아울러, 터널층(180)은 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 s252icon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), s252icon oxynitride (SiON) 또는 hydrogenerated SiON로 형성이 가능하며, 이와 같은 터널층(180)의 두께(T180)는 0.5nm ~ 2.5nm 사이에서 형성될 수 있다.In addition, the tunnel layer 180 may be formed of a dielectric material formed of SiCx or SiOx, which is durable even at a high temperature process of 600 ° C. or higher. However, in addition, it can be formed of s252icon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), s252icon oxynitride (SiON) or hydrogenerated SiON, and the thickness of the tunnel layer 180 (T180) is 0.5 nm to 2.5 nm. It can be formed between.

에미터부(121)는 반도체 기판(110)의 후면에 배치되며, 일례로, 터널층(180)의 후면의 일부에 직접 접촉하여, 복수 개가 제1 방향(x)으로 길게 배치되며, 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 다결정 실리콘 재질로 형성될 수 있으며, 에미터부(121)는 터널층(180)을 사이에 두고 반도체 기판(110)과 p-n 접합을 형성할 수 있다.The emitter unit 121 is disposed on the rear surface of the semiconductor substrate 110. For example, the emitter unit 121 is in direct contact with a portion of the rear surface of the tunnel layer 180, and a plurality of emitters 121 are disposed to be elongated in the first direction x. It may be formed of a polycrystalline silicon material having a second conductivity type opposite to the type, and the emitter portion 121 may form a pn junction with the semiconductor substrate 110 with the tunnel layer 180 interposed therebetween.

각 에미터부(121)는 반도체 기판(110)과 p-n접합을 형성하므로, 에미터부(121)는 p형의 도전성 타입을 가질 수 있다. 그러나, 본 발명의 일례와 달리, 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 복수의 에미터부(121)쪽으로 이동하고 분리된 정공은 복수의 후면 전계부(172)쪽으로 이동할 수 있다.Since each emitter portion 121 forms a p-n junction with the semiconductor substrate 110, the emitter portion 121 may have a p-type conductivity type. However, unlike the example of the present invention, when the semiconductor substrate 110 has a p-type conductivity type, the emitter portion 121 has an n-type conductivity type. In this case, the separated electrons may move toward the plurality of emitter parts 121, and the separated holes may move toward the plurality of rear electric field parts 172.

복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.When the emitter portion 121 has a p-type conductivity type The emitter portion 121 may be doped with an impurity of a trivalent element. On the contrary, when the emitter portion 121 has an n-type conductivity type. The emitter unit 121 may be doped with impurities of a pentavalent element.

후면 전계부(172)는 반도체 기판(110)의 후면에 배치되며, 일례로 터널층(180)의 후면 중에서 전술한 복수의 에미터부(121) 각각과 이격된 일부 영역에 직접 접촉하여, 복수 개가 에미터부(121)와 나란한 제1 방향(x)으로 길게 위치하도록 형성될 수 있다. The rear electric field unit 172 is disposed on the rear surface of the semiconductor substrate 110. For example, the rear electric field unit 172 directly contacts a portion of the rear surface of the tunnel layer 180 spaced apart from each of the plurality of emitter units 121 described above. It may be formed to be located in a long direction in the first direction (x) parallel to the emitter portion 121.

이와 같은 후면 전계부(172)는 제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑되는 다결정 실리콘 재질로 형성될 수 있다. 따라서, 예를 들어, 기판이 n형 타입의 불순물로 도핑되는 경우, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.The back surface field part 172 may be formed of a polycrystalline silicon material in which impurities of the first conductivity type are doped at a higher concentration than the semiconductor substrate 110. Thus, for example, when the substrate is doped with an n-type impurity, the plurality of rear electric field parts 172 may be n + impurity regions.

이러한 후면 전계부(172)는 반도체 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 캐리어(예, 전자) 이동을 용이하게 할 수 있다. The rear electric field 172 prevents hole movement toward the rear electric field 172 in the direction of movement of electrons by a potential barrier due to a difference in impurity concentration between the semiconductor substrate 110 and the rear electric field 172. Carrier (eg, electron) movement toward the rear electric field 172 may be facilitated.

따라서, 후면 전계부(172) 및 그 부근 또는 제1 및 제2 전극(141, 142)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킬 수 있다. Accordingly, the amount of electric charge lost due to the recombination of electrons and holes in the rear electric field 172 and the vicinity of the first and second electrodes 141 and 142 and accelerated electron movement to the rear electric field 172. The amount of electron transfer can be increased.

여기의 도 2 및 도 3에서는 에미터부와 후면 전계부가 터널층의 후면에 다결정 실리콘 재질로 형성된 경우를 일례로 설명하였으나, 이와 다르게, 터널층이 생략된 경우, 에미터부와 후면 전계부는 반도체 기판(110)의 후면 내에 불순물이 확산되어 도핑될 수도 있다. 이와 같은 경우, 에미터부와 후면 전계부는 반도체 기판(110)과 동일한 단결정 실리콘 재질로 형성될 수도 있다.2 and 3 illustrate an example in which the emitter part and the rear electric field part are formed of a polycrystalline silicon material on the back of the tunnel layer. However, when the tunnel layer is omitted, the emitter part and the rear electric field part may be formed of a semiconductor substrate ( Impurities may be diffused and doped in the rear surface of the 110. In this case, the emitter unit and the rear electric field unit may be formed of the same single crystal silicon material as the semiconductor substrate 110.

진성 반도체층(150)은 에미터부와 후면 전계부 사이에 노출된 터널층의 후면에 형성될 수 있고, 이와 같은 진성 반도체층(150)은 에미터부(121) 및 후면 전계부(172)와 다르게 제1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물이 도핑되지 않은 진성 다결정 실리콘층으로 형성될 수 있다.The intrinsic semiconductor layer 150 may be formed on the rear surface of the tunnel layer exposed between the emitter unit and the rear electric field unit. Such an intrinsic semiconductor layer 150 may be different from the emitter unit 121 and the rear electric field unit 172. An impurity of the first conductivity type or an impurity of the second conductivity type may be formed of an intrinsic polycrystalline silicon layer that is not doped.

아울러, 도 2 및 도 3에 도시된 바와 같이, 진성 반도체층(150)의 양측면 각각은 에미터부(121)의 측면 및 후면 전계부(172)의 측면에 직접 접촉되는 구조를 가질 수 있다.2 and 3, each side surface of the intrinsic semiconductor layer 150 may have a structure in direct contact with the side of the emitter unit 121 and the side of the rear electric field unit 172.

패시베이션층(190)은 후면 전계부(172), 진성 반도체층(150) 및 에미터부(121)에 형성되는 다결정 실리콘 재질의 층의 후면에 형성된 뎅글링 본드(dangling bond)에 의한 결함을 제거하여, 반도체 기판(110)으로부터 생성된 캐리어가 뎅글링 본드(dangling bond)에 의해 재결합되어 소멸되는 것을 방지하는 역할을 할 수 있다.The passivation layer 190 removes defects caused by dangling bonds formed on the rear surface of the polycrystalline silicon layer formed on the rear electric field part 172, the intrinsic semiconductor layer 150, and the emitter part 121. The carrier generated from the semiconductor substrate 110 may be prevented from being recombined and extinguished by a dangling bond.

이를 위하여, 패시베이션층(190)은 반도체 기판(110)의 후면 중에서 제1, 2 전극(141, 142)이 형성된 부분을 제외한 나머지 부분을 덮도록 형성될 수 있다.To this end, the passivation layer 190 may be formed to cover the remaining portions of the back surface of the semiconductor substrate 110 except for the portions in which the first and second electrodes 141 and 142 are formed.

이와 같은 패시베이션층(190)은 유전체층으로 형성될 수 있으며, 일례로, 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘막(a-Si:H) 중 적어도 어느 하나로 형성될 수 있다.The passivation layer 190 may be formed as a dielectric layer. For example, a hydrogenated silicon nitride layer (SiNx: H), a hydrogenated silicon oxide layer (SiOx: H), a hydrogenated silicon nitride oxide layer (SiNxOy: H), or a hydrogenation layer At least one of the silicon oxynitride layer (SiOxNy: H) and the hydrogenated amorphous silicon layer (a-Si: H).

제1 전극(141)은 에미터부에 접속하고, 제1 방향(x)으로 길게 뻗어 형성될 수 있다. 이와 같은, 제1 전극(141)은 에미터부(121) 쪽으로 이동한 캐리어, 예를 들어 정공을 수집할 수 있다.The first electrode 141 is connected to the emitter unit and may be formed to extend in the first direction x. As such, the first electrode 141 may collect a carrier, for example, a hole moved toward the emitter part 121.

제2 전극(142)은 후면 전계부에 접속하고, 제1 전극(141)과 나란하게 제1 방향(x)으로 길게 뻗어 형성될 수 있다. 이와 같은, 제2 전극(142)은 후면 전계부(172) 쪽으로 이동한 캐리어, 예를 들어, 전자를 수집할 수 있다.The second electrode 142 may be connected to the rear electric field part, and may be formed to extend in the first direction x in parallel with the first electrode 141. As such, the second electrode 142 may collect carriers, for example, electrons, which are moved toward the rear electric field 172.

이와 같은 도 1에 도시된 바와 같이, 제1, 2 전극(141, 142) 각각은 제1 방향(x)으로 길게 뻗어 형성될 수 있고, 제1 전극(141)과 제2 전극(142)이 제2 방향(y)으로 교번하여 배치될 수 있다.As shown in FIG. 1, each of the first and second electrodes 141 and 142 may be formed to extend in the first direction x, and the first and second electrodes 141 and 142 may be formed. It may be arranged alternately in the second direction (y).

이와 같은 복수의 제1 및 제2 전극(141, 142)은 도전성 배선(200) 및 도전성 접착제(251)와 다른 금속 재질을 포함하여 형성될 수 있다. 일례로, 제1, 2 전극(141, 142) 각각은 티타늄(Ti), 은(Ag), 알루미늄(Al), 니켈-바나듐 합금(NiV), 니켈, 니켈-알루미늄 합금(NixAly), 몰리브데넘(Mo), 주석(Sn) 중 적어도 하나의 재질이 적어도 하나의 층으로 형성될 수 있다. The plurality of first and second electrodes 141 and 142 may be formed to include a conductive material 200 and a metal material different from the conductive adhesive 251. For example, each of the first and second electrodes 141 and 142 may include titanium (Ti), silver (Ag), aluminum (Al), nickel-vanadium alloy (NiV), nickel, nickel-aluminum alloy (NixAly), and molybdenum. At least one material of dennum (Mo) and tin (Sn) may be formed of at least one layer.

이와 같은 제1, 2 전극(141, 142)은 스퍼터링(sputtering) 방법, 전자 빔 증착 장비(Electron Beam evaporator), 또는 무전해/전해 도금법 중 어느 하나를 이용하여 형성될 수 있다.The first and second electrodes 141 and 142 may be formed using any one of a sputtering method, an electron beam evaporator, or an electroless / electrolytic plating method.

이와 같은 구조로 제조된 본 발명에 따른 태양 전지에서 제1 전극(141)을 통하여 수집된 정공과 제2 전극(142)을 통하여 수집된 전자는 외부의 회로 장치를 통하여 외부 장치의 전력으로 이용될 수 있다.In the solar cell according to the present invention manufactured as described above, holes collected through the first electrode 141 and electrons collected through the second electrode 142 may be used as power of an external device through an external circuit device. Can be.

본 발명에 따른 태양 전지 모듈에 적용된 태양 전지는 반드시 도 2 및 도 3에만 한정하지 않으며, 태양 전지에 구비되는 제1, 2 전극(141, 142)이 반도체 기판(110)의 후면에만 형성되는 점을 제외하고 다른 구성 요소는 얼마든지 변경이 가능하다. The solar cell applied to the solar cell module according to the present invention is not necessarily limited to FIGS. 2 and 3, wherein the first and second electrodes 141 and 142 provided in the solar cell are formed only on the rear surface of the semiconductor substrate 110. Except for other components, you can change as many as you like.

예를 들어 본 발명의 태양 전지 모듈에는 제1 전극(141)의 일부 및 에미터부(121)가 반도체 기판(110)의 전면에 위치하고, 제1 전극(141)의 일부가 반도체 기판(110)에 형성된 홀을 통해 반도체 기판(110)의 후면에 형성된 제1 전극(141)의 나머지 일부와 연결되는 MWT 타입의 태양 전지도 적용이 가능하다.For example, in the solar cell module of the present invention, a portion of the first electrode 141 and an emitter portion 121 are positioned on the front surface of the semiconductor substrate 110, and a portion of the first electrode 141 is disposed on the semiconductor substrate 110. An MWT type solar cell connected to the remaining part of the first electrode 141 formed on the rear surface of the semiconductor substrate 110 through the formed hole is also applicable.

이와 같은 태양 전지가 도 1과 같이 도전성 배선(200)과 인터커넥터(300)를 이용하여 직렬 연결된 단면 구조는 다음의 도 4와 같다.As shown in FIG. 4, the solar cell is connected in series using the conductive line 200 and the interconnector 300 as shown in FIG. 1.

도 4는 도 1에서 CSx1-CSx1 라인에 따른 단면도를 도시한 것이다.4 is a cross-sectional view taken along the line CSx1-CSx1 in FIG. 1.

도 4에 도시된 바와 같이, 제1 태양 전지(C1)와 제2 태양 전지(C2)를 포함하는 복수의 태양 전지는 복수 개가 제2 방향(y)으로 배열될 수 있다. As illustrated in FIG. 4, a plurality of solar cells including the first solar cell C1 and the second solar cell C2 may be arranged in a second direction y.

이때, 제1, 2 태양 전지(C1, C2)에 구비되는 복수의 제1, 2 전극(141, 142)의 길이 방향이 제1 방향(x)으로 향하도록 배치될 수 있다.In this case, the length directions of the plurality of first and second electrodes 141 and 142 provided in the first and second solar cells C1 and C2 may be disposed to face the first direction x.

이와 같이, 제1, 2 태양 전지(C1, C2)가 제2 방향(y)으로 배열된 상태에서, 제1, 2 태양 전지(C1, C2)는 제1, 2 도전성 배선(210, 220)과 인터커넥터(300)에 의해 제2 방향(y)으로 길게 뻗어 직렬 연결되는 하나의 스트링을 형성할 수 있다.As described above, in the state in which the first and second solar cells C1 and C2 are arranged in the second direction y, the first and second solar cells C1 and C2 are connected to the first and second conductive wires 210 and 220. And a string extending in the second direction (y) by the interconnector 300 to form a string connected in series.

여기서, 제1, 2 도전성 배선(210, 220)과 인터커넥터(300)는 도전성 금속 재질로 형성되고, 제1, 2 도전성 배선(210, 220)은 각 태양 전지의 반도체 기판(110)의 후면에 접속되며, 태양 전지의 직렬 연결을 위하여 각 반도체 기판(110)에 접속된 제1, 2 도전성 배선(210, 220)은 인터커넥터(300)에 접속될 수 있다.Here, the first and second conductive wires 210 and 220 and the interconnector 300 are formed of a conductive metal material, and the first and second conductive wires 210 and 220 are formed on the rear surface of the semiconductor substrate 110 of each solar cell. The first and second conductive wires 210 and 220 connected to each semiconductor substrate 110 may be connected to the interconnector 300 to connect the solar cells in series.

아울러, 복수의 제1, 2 도전성 배선(210, 220)은 단면이 원형을 갖는 도전성 와이어 형태이거나 폭이 두께보다 큰 리본 형태를 가질 수 있다.In addition, the plurality of first and second conductive wires 210 and 220 may have a conductive wire shape having a circular cross section or a ribbon shape having a width greater than a thickness.

구체적으로, 복수의 제1 도전성 배선(210)은 복수의 태양 전지(C1, C2) 각각에 구비된 복수의 제1 전극(141)에 중첩되어 도전성 접착제(251)를 통해 접속되고, 절연성 재질의 절연층(252)에 의해 복수의 제2 전극(142)과 절연될 수 있다.In detail, the plurality of first conductive wires 210 overlap the plurality of first electrodes 141 provided in the plurality of solar cells C1 and C2 and are connected through the conductive adhesive 251, and are made of an insulating material. The insulating layer 252 may be insulated from the plurality of second electrodes 142.

이때, 복수의 제1 도전성 배선(210) 각각은 도 1 및 도 4에 도시된 바와 같이, 제1, 2 태양 전지 사이에 배치된 인터커넥터(300) 방향 쪽의 반도체 기판(110) 밖으로 돌출되어 배치될 수 있다.In this case, each of the plurality of first conductive wires 210 protrudes out of the semiconductor substrate 110 toward the interconnector 300 disposed between the first and second solar cells, as shown in FIGS. 1 and 4. Can be arranged.

아울러, 복수의 제2 도전성 배선(220)은 복수의 태양 전지(C1, C2) 각각에 구비된 복수의 제2 전극(142)에 중첩되어 도전성 접착제(251)를 통해 접속되고, 절연성 재질의 절연층(252)에 의해 복수의 제1 전극(141)과 절연될 수 있다.In addition, the plurality of second conductive wires 220 overlap the plurality of second electrodes 142 provided in each of the plurality of solar cells C1 and C2 and are connected through the conductive adhesive 251 to insulate an insulating material. The layer 252 may be insulated from the plurality of first electrodes 141.

이때, 복수의 제2 도전성 배선(220) 각각은 도 1 및 도 4에 도시된 바와 같이, 제1, 2 태양 전지 사이에 배치된 인터커넥터(300) 방향 쪽의 반도체 기판(110) 밖으로 돌출되어 배치될 수 있다.In this case, each of the plurality of second conductive wires 220 protrudes out of the semiconductor substrate 110 toward the interconnector 300 disposed between the first and second solar cells, as shown in FIGS. 1 and 4. Can be arranged.

여기서, 도전성 접착제(251)는 주석(Sn) 또는 주석(Sn)을 포함하는 합금을 포함하는 금속 재질로 형성될 수 있다. 아울러, 이와 같은 도전성 접착제(251)는 주석(Sn) 또는 주석(Sn)을 포함하는 합금을 포함하하는 솔더 패이스트(solder paste), 에폭시에 주석(Sn) 또는 주석(Sn)을 포함하는 합금이 포함된 에폭시 솔더 패이스트(epoxy solder paste) 또는 도전성 패이스트(Conductive psate) 중 어느 하나의 형태로 형성될 수 있다.The conductive adhesive 251 may be formed of a metal material including tin (Sn) or an alloy including tin (Sn). In addition, such a conductive adhesive 251 is a solder paste containing an alloy containing tin (Sn) or tin (Sn), an alloy containing tin (Sn) or tin (Sn) in an epoxy. It may be formed in the form of any one of the included epoxy solder paste (epoxy solder paste) or conductive paste (Conductive psate).

일례로, 도전성 접착제(251)가 솔더 패이스트의 형태로 적용된 경우, 솔더 패이스트에는 Sn, SnBi, SnIn, SnAgCu, SnPb, SnBiCuCo, SnBiAg, SnPbAg 또는 SnAg 중 적어도 하나의 금속 재질을 포함할 수 있고, 도전성 접착제(251)가 에폭시 솔더 패이스트의 형태로 적용된 경우, 에폭시 수지 내에 Sn, SnBi, SnIn, SnAgCu, SnPb, SnBiCuCo, SnBiAg, SnPbAg 또는 SnAg 중 적어도 하나의 금속 재질을 포함하여 형성될 수 있다.For example, when the conductive adhesive 251 is applied in the form of a solder paste, the solder paste may include at least one metal material of Sn, SnBi, SnIn, SnAgCu, SnPb, SnBiCuCo, SnBiAg, SnPbAg, or SnAg. When the conductive adhesive 251 is applied in the form of an epoxy solder paste, at least one metal material of Sn, SnBi, SnIn, SnAgCu, SnPb, SnBiCuCo, SnBiAg, SnPbAg, or SnAg may be formed in the epoxy resin. .

아울러, 도전성 접착제(251)가 도전성 패이스트의 형태로 적용된 경우, 에폭시와 같은 수지 내에 Sn, SnBi, Ag, AgIn 또는 AgCu 중 적어도 하나의 금속 재질을 포함하여 형성될 수 있다.In addition, when the conductive adhesive 251 is applied in the form of a conductive paste, it may be formed to include at least one metal material of Sn, SnBi, Ag, AgIn or AgCu in a resin such as epoxy.

여기서, 절연층(252)은 절연성 재질이면 어떠한 것이든 상관 없으며, 일례로, 에폭시 계열의 수지, 폴리이미드, 폴리에틸렌, 아크릴 계열의 수지 또는 실리콘 계열의 수지 중 어느 하나의 절연성 재질이 사용될 수 있다.Herein, the insulating layer 252 may be any insulating material, and as an example, an insulating material of any one of epoxy resin, polyimide, polyethylene, acrylic resin, and silicone resin may be used.

아울러, 여기서, 도전성 접착제(251)는 도 1의 확대도에 도시된 바와 같이, 도전성 배선(200)과 교차하는 부분에 위치하는 제1 전극 또는 제2 전극의 후면 위에만 위치할 수 있고, 절연층(252)은 도전성 배선(200)과 교차하는 부분에 위치하는 제1 전극 또는 제2 전극의 후면 위뿐만 아니라 주위의 반도체 기판(110)의 후면 위에도 함께 위치할 수 있다. In addition, as shown in the enlarged view of FIG. 1, the conductive adhesive 251 may be positioned only on the rear surface of the first electrode or the second electrode positioned at the portion intersecting the conductive wiring 200, and insulated. The layer 252 may be positioned not only on the rear surface of the first electrode or the second electrode positioned at the portion crossing the conductive wiring 200 but also on the rear surface of the surrounding semiconductor substrate 110.

이와 같은 위치에 도전성 접착제(251)와 절연층(252)이 형성되도록 함으로써, 원하지 않는 전극과 도전성 배선(200) 사이의 단락을 보다 효과적으로 방지할 수 있다.By forming the conductive adhesive 251 and the insulating layer 252 at such a position, it is possible to more effectively prevent a short circuit between the unwanted electrode and the conductive wiring 200.

이와 같이, 각 태양 전지의 후면에 접속된 복수의 제1 도전성 배선(210) 및 복수의 제2 도전성 배선(220) 중 각 반도체 기판(110)의 밖으로 돌출되는 부분이 도 1 및 도 4에 도시된 바와 같이, 제1, 2 태양 전지(C1, C2) 사이에 배치되는 인터커넥터(300)의 후면에 공통으로 접속될 수 있고, 이에 따라, 복수의 태양 전지(C1, C2)가 제2 방향(y)으로 직렬 연결된 하나의 스트링으로 형성될 수 있다.As described above, portions of the plurality of first conductive wires 210 and the plurality of second conductive wires 220 connected to the rear surface of each solar cell protruding out of each semiconductor substrate 110 are illustrated in FIGS. 1 and 4. As described above, the plurality of solar cells C1 and C2 may be commonly connected to the rear surface of the interconnector 300 disposed between the first and second solar cells C1 and C2. (y) may be formed as a single string connected in series.

이와 같은 구조를 갖는 태양 전지 모듈은 복수 개의 태양 전지 중 제1, 2 도전성 배선(210, 220)과 제1, 2 전극(141, 142) 사이에 접속 불량이 발생한 태양 전지가 있는 경우, 인터커넥터(300)과 복수의 제1, 2 도전성 배선(210, 220) 사이의 접속을 해제하여, 해당 태양 전지만 보다 용이하게 교체할 수 있다.The solar cell module having such a structure is an interconnector when there is a solar cell in which a poor connection occurs between the first and second conductive wires 210 and 220 and the first and second electrodes 141 and 142 among the plurality of solar cells. The connection between the 300 and the plurality of first and second conductive wires 210 and 220 can be released, so that only the solar cell can be replaced more easily.

이하에서는 앞서 설명한 도전성 접착제(251)의 제1 방향(x) 길이(L251) 및 절연층(252)의 제1 방향(x) 길이(L252)에 대해 보다 구체적으로 설명한다.Hereinafter, the length L251 of the first direction x of the conductive adhesive 251 and the length L252 of the first direction x of the insulating layer 252 will be described in more detail.

도 5는 도 1 및 도 4에서 설명한 도전성 접착제(251)의 제1 방향(x) 길이(L251) 및 절연층(252)의 제1 방향(x) 길이(L252)에 대해 보다 구체적으로 설명하기 위한 도로서, 도전성 배선(200)이 반도체 기판(110)의 후면에 접착된 부분을 확대한 일례이다.FIG. 5 illustrates the first direction x length L251 of the conductive adhesive 251 and the first direction x length L252 of the insulating layer 252 described with reference to FIGS. 1 and 4 in more detail. As an example, the conductive wiring 200 is an example in which the portion bonded to the rear surface of the semiconductor substrate 110 is enlarged.

도 5에서는 전술한 내용과 중복되는 내용에 대한 설명은 생략한다. 아울러, 도 5에서는 도 1 및 도 4에서 설명한 태양 전지 모듈을 일례로 설명하나, 도 6과 같은 태양 전지 모듈의 다른 일례에도 동일하게 적용될 수 있다.In FIG. 5, descriptions of content overlapping with the above description will be omitted. In addition, in FIG. 5, the solar cell module described with reference to FIGS. 1 and 4 will be described as an example. However, the solar cell module described with reference to FIG.

도 5에 도시된 바와 같이, 도전성 접착제(251) 및 절연층(252) 각각의 제1 방향 길이(L251, L252)는 도전성 배선들(200) 각각의 선폭(W200) 이상이고, 도전성 배선들(200) 사이의 간격(D200)보다 좁을 수 있다.As shown in FIG. 5, the first direction lengths L251 and L252 of the conductive adhesive 251 and the insulating layer 252 are each greater than or equal to the line width W200 of each of the conductive wires 200, and the conductive wires ( It may be narrower than the interval (D200) between the (200).

여기서, 도 5에 도시된 바와 같이, 도전성 접착제(251)에서 제1 방향(x)으로의 길이(L251)는 도전성 배선(200)과 중첩되되, 도전성 배선(200)을 중심으로 제1 방향(x)으로 돌출된 도전성 접착제(251)의 제1 방향(x) 양쪽 끝단의 최대 길이를 의미하고, 절연층(252)에서 제1 방향(x)으로의 길이(L252)는 도전성 배선(200)과 중첩되되, 도전성 배선(200)을 중심으로 제1 방향(x)으로 돌출된 절연층(252)의 제1 방향(x) 양쪽 끝단의 최대 길이를 의미한다.Here, as shown in FIG. 5, the length L251 from the conductive adhesive 251 in the first direction x overlaps with the conductive wiring 200, but the first direction (with respect to the conductive wiring 200). It means the maximum length of both ends of the first direction (x) of the conductive adhesive 251 protruding in x), the length (L252) of the insulating layer 252 in the first direction (x) is the conductive wiring 200 The maximum length of both ends of the insulating layer 252 of the insulating layer 252 protruding in the first direction x is overlapped with the conductive wire 200.

이와 같은 도전성 접착제(251)의 제1 방향 길이(L251)와 절연층(252)의 제1 방향 길이(L252) 각각은 도전성 배선(200)의 선폭(W200)과 동일하거나 더 클 수 있고, 도전성 배선들(200) 사이의 간격(D200) 보다 좁을 수 있다.Each of the first direction length L251 of the conductive adhesive 251 and the first direction length L252 of the insulating layer 252 may be equal to or larger than the line width W200 of the conductive wire 200. It may be narrower than the gap D200 between the wires 200.

이때, 절연층(252)의 제1 방향 길이(L252)는 도전성 접착제(251)의 제1 방향 길이(L251)보다 크게 형성될 수 있다. 이와 같이, 도전성 접착제(251) 및 절연층(252) 각각의 제1 방향(x) 길이(L251, L252)는 도전성 배선들(200) 각각의 선폭(W200) 이상으로 형성하고, 도전성 배선들(200) 사이의 간격(D200)보다 좁게 형성하는 것은 도전성 배선(200)을 반도체 기판(110)의 후면에 접속시키는 태빙 공정 중, 도전성 배선(200)이 도전성 접착제(251)에 충분히 접속되도록 하여, 접촉 저항이 충분히 낮게 형성되도록 하기 위함다.In this case, the first direction length L252 of the insulating layer 252 may be greater than the first direction length L251 of the conductive adhesive 251. As such, the lengths L251 and L252 of the first direction x of each of the conductive adhesive 251 and the insulating layer 252 are greater than or equal to the line width W200 of each of the conductive wires 200, and the conductive wires ( Forming narrower than the gap D200 between the 200 to allow the conductive wiring 200 to be sufficiently connected to the conductive adhesive 251 during the tabbing process of connecting the conductive wiring 200 to the rear surface of the semiconductor substrate 110, This is to ensure that the contact resistance is formed sufficiently low.

아울러, 도전성 접착제(251)의 제1 방향 길이(L251)를 절연층(252)의 제1 방향 길이(L252)보다 크게 하는 것은 앞서 간략히 기재한 바와 같이, 도전성 배선(200)을 반도체 기판(110)의 후면에 접속시키는 태빙 공정 중, 원하지 않는 전극(141 or 142)과 도전성 배선(200)이 단락되는 것을 최소화하기 위함이다.In addition, to make the first direction length L251 of the conductive adhesive 251 larger than the first direction length L252 of the insulating layer 252, as described above, the conductive wiring 200 may be formed in the semiconductor substrate 110. This is to minimize the short-circuit of the undesired electrode 141 or 142 and the conductive wiring 200 during the tabbing process to be connected to the rear surface of the substrate.

즉, 도전성 접착제(251)의 제1 방향 길이(L251)가 절연층(252)의 제1 방향 길이(L252)과 동일하거나 더 큰 경우, 도전성 접착제(251)가 인접한 다른 극성의 전극까지 퍼져 접속될 가능성이 있고, 이로 인하여 원하지 않는 전극(141 or 142)과 도전성 배선(200)이 단락될 수 있는데, 본 발명과 같이, 절연층(252)의 제1 방향 길이(L252)이 도전성 접착제(251)의 제1 방향 길이(L251)보다 크게 형성되는 경우, 태빙 공정 중 도전성 접착제(251)가 제2 방향으로 퍼지더라도, 인접한 다른 극성의 전극에 접속될 가능성을 사전에 방지할 수 있다. 이에 따라, 태양 전지 모듈의 불량 가능성을 최소화할 수 있다.That is, when the first direction length L251 of the conductive adhesive 251 is the same as or larger than the first direction length L252 of the insulating layer 252, the conductive adhesive 251 is spread to the electrode of another polarity adjacent thereto. This may cause the unwanted electrodes 141 or 142 and the conductive wiring 200 to be shorted. As in the present invention, the first direction length L 252 of the insulating layer 252 is the conductive adhesive 251. In the case in which the conductive adhesive 251 is spread in the second direction during the tabbing process, when the conductive adhesive 251 is formed to be larger than the first direction length L251 of the s), it is possible to prevent the possibility of being connected to an electrode of another adjacent polarity in advance. Accordingly, the possibility of a defective solar cell module can be minimized.

보다 구체적으로, 절연층(252)의 제1 방향 길이(L252)는 도전성 배선들(200)의 선폭(W200)보다 크고, 도전성 배선들(200) 사이의 간격(D200)보다 작게 형성되되, 일례로, 도전성 배선들(200)의 선폭(W200) 대비 절연층(252)의 제1 방향 길이(L252)의 비율은 1: 1.1 ~ 2 사이로 형성될 수 있다.More specifically, the first direction length L252 of the insulating layer 252 is greater than the line width W200 of the conductive wires 200 and smaller than the gap D200 between the conductive wires 200. Thus, the ratio of the first width L252 of the insulating layer 252 to the line width W200 of the conductive wires 200 may be formed between 1: 1.1 and 2.

이와 같이, 절연층(252)의 제1 방향 길이(L252)를 도전성 배선들(200)의 선폭(W200)보다 크게 하되, 1:1.1 이상으로 형성함으로써, 도전성 배선들(200) 중 일부가 다소 삐뚤어지게 배치되더라도, 도전성 배선(200)과 원하지 않는 전극 사이의 단락을 적절하게 방지할 수 있도록 공정 마진을 확보할 수 있고, 1:2 이하로 형성함으로써, 과도한 절연층(252)의 사용을 방지하여 제조 비용을 절감할 수 있다.As such, the first direction length L252 of the insulating layer 252 is made larger than the line width W200 of the conductive wires 200, but is greater than or equal to 1: 1.1, so that some of the conductive wires 200 are somewhat reduced. Even if disposed in a crooked manner, process margins can be secured to properly prevent short circuits between the conductive wirings 200 and the undesired electrodes, and the formation is less than or equal to 1: 2, thereby preventing the use of excessive insulation layers 252. The manufacturing cost can be reduced.

일례로, 도전성 배선들(200)의 선폭(W200)은 1mm 이상 2.5mm 이하로 형성될 수 있고, 도전성 배선들(200) 사이의 간격(D200)은 2mm 이상 반도체 기판의 제2 방향 길이의 0.5배 이하로 형성될 수 있다. 보다 바람직하게, 도전성 배선들(200) 사이의 간격(D200)은 4mm 이상 8mm 이하일 수 있다.For example, the line width W200 of the conductive wires 200 may be formed to be 1 mm or more and 2.5 mm or less, and the distance D200 between the conductive wires 200 may be 0.5 mm or more in the second direction length of the semiconductor substrate to 2 mm or more. It can be formed up to twice. More preferably, the distance D200 between the conductive wires 200 may be 4 mm or more and 8 mm or less.

아울러, 절연층(252)의 제1 방향 길이(L252)는 전술한 도전성 배선들(200)의 선폭(W200)보다 크거나 같고 도전성 배선들(200) 사이의 간격(D200)보다 작게 형성되되, 전술한 공정 마진, 단락 방지 및 제조 비용을 고려하여, 바람직하게는, 1.1mm ~ 4mm 사이로 형성될 수 있다.In addition, the first direction length L252 of the insulating layer 252 is greater than or equal to the line width W200 of the conductive wires 200 and smaller than the gap D200 between the conductive wires 200. In consideration of the above-described process margin, short circuit prevention and manufacturing cost, it may be preferably formed between 1.1mm ~ 4mm.

또한, 도전성 접착제(251)의 제1 방향 길이(L251)은 도전성 배선들(200)의 선폭(W200)과 동일하거나 더 크고, 절연층(252)의 제1 방향 길이(L252)보다 작게 형성될 수 있다.In addition, the first direction length L251 of the conductive adhesive 251 may be equal to or larger than the line width W200 of the conductive lines 200 and smaller than the first direction length L252 of the insulating layer 252. Can be.

일례로, 도전성 배선들(200)의 선폭(W200) 대비 도전성 접착제(251)의 제1 방향 길이(L251)는 1: 1 ~ 1.25 사이로 형성될 수 있다.For example, the first direction length L251 of the conductive adhesive 251 may be formed to be 1: 1 to 1.25 compared to the line width W200 of the conductive lines 200.

이와 같이, 도전성 배선들(200)의 선폭(W200) 대비 도전성 접착제(251)의 제1 방향 길이(L251)가 1:1 이상이 되도록 함으로써, 도전성 배선(200)이 도전성 접착제(251)를 통해 원하는 전극에 보다 안정적으로 접착될 수 있고, 도전성 배선(200)과 해당 전극 사이의 접촉 저항을 충분히 낮게 확보할 수 있고, 1:1.25 이하가 되도록 함으로써, 도전성 접착제(251)의 사용을 최소화하여 제조 비용을 절감할 수 있다. As such, the first interconnection length L251 of the conductive adhesive 251 is 1: 1 or more relative to the line width W200 of the conductive wirings 200, so that the conductive wiring 200 is formed through the conductive adhesive 251. It can be more stably adhered to the desired electrode, the contact resistance between the conductive wire 200 and the electrode can be secured sufficiently low, and by using 1: 1.25 or less, thereby minimizing the use of the conductive adhesive 251. You can save money.

일례로, 도전성 접착제(251)의 제1 방향 길이(L251)는 전술한 도전성 배선들(200)의 선폭(W200)보다 크거나 같고 절연층(252)의 제1 방향 길이(L252)보다 작게 형성되되, 전술한 접촉 저항과 제조 비용을 고려하여, 바람직하게는, 1mm ~ 3mm 사이로 형성될 수 있다.For example, the first direction length L251 of the conductive adhesive 251 is greater than or equal to the line width W200 of the conductive lines 200 and smaller than the first direction length L252 of the insulating layer 252. In consideration of the above-described contact resistance and manufacturing cost, it may be preferably formed between 1 mm and 3 mm.

여기서, 도전성 접착제(251)의 제1 방향 길이(L251) 대비 절연층(252)의 제1 방향 길이(L252)의 비율은 1: 1.1 ~ 1.7 사이로 형성될 수 있다. 여기서, 1:1.1 이상이 되도록 하여, 원하지 않는 전극과 도전성 배선(200)이 단락을 방지할 수 있고, 1:1.7 이하가 되도록 하여, 절연층(252)이 필요 이상으로 과도하게 많이 사용되는 것을 방지하면서, 태빙 공정 중 적절한 공정 마진을 확보할 수 있다.Here, the ratio of the first direction length L252 of the insulating layer 252 to the first direction length L251 of the conductive adhesive 251 may be formed to be between 1: 1.1 and 1.7. Here, it is 1: 1.1 or more, the unwanted electrode and the conductive wiring 200 can be prevented from short-circuit, 1: 1: 1.7 or less, so that the insulating layer 252 is excessively used more than necessary. While preventing, an appropriate process margin can be secured during the tabbing process.

아울러, 이때, 제1, 2 전극들(141, 142) 각각의 선폭(W141, W142)은 도전성 접착제(251) 및 절연층(252)의 제1 방향 길이(L252)보다 좁게 형성되되, 일례로, 제1, 2 전극들(141, 142) 각각의 선폭(W141, W142)은 180um ~ 400um 사이로 형성될 수 있다.In addition, at this time, the line widths W141 and W142 of the first and second electrodes 141 and 142 may be formed to be narrower than the first direction length L252 of the conductive adhesive 251 and the insulating layer 252. The line widths W141 and W142 of the first and second electrodes 141 and 142 may be formed to be between 180 μm and 400 μm.

아울러, 제1 전극(141)과 제2 전극(142) 사이의 간격(DE)은 도전성 접착제(251) 및 절연층(252)의 제1 방향 길이(L252)보다 좁을 수 있다. 일례로, 제1 전극(141)과 제2 전극(142) 사이의 간격(DE)은 0.5mm ~ 1.5mm 사이일 수 있다.In addition, the distance DE between the first electrode 141 and the second electrode 142 may be narrower than the first direction length L252 of the conductive adhesive 251 and the insulating layer 252. For example, the distance DE between the first electrode 141 and the second electrode 142 may be between 0.5 mm and 1.5 mm.

또한, 도전성 접착제(251)의 선폭(W251)은 도전성 접착제(251)의 제1 방향 길이(L251)보다 좁고, 절연층(252)의 선폭(W252)은 절연층(252)의 제1 방향 길이(L252)보다 좁게 형성될 수 있다.In addition, the line width W251 of the conductive adhesive 251 is narrower than the first direction length L251 of the conductive adhesive 251, and the line width W252 of the insulating layer 252 is the first direction length of the insulating layer 252. It may be formed narrower than (L252).

보다 구체적으로, 절연층(252)의 선폭(W252)은 단락 방지를 고려하여 도전성 접착제(251)의 선폭(W251)보다 크게 형성될 수 있다. 일례로, 절연층(252)의 선폭(W252)은 200um ~ 450um 사이로 형성될 수 있고, 도전성 접착제(251)의 선폭(W251)은 180um ~ 400um 사이로 형성될 수 있다.More specifically, the line width W252 of the insulating layer 252 may be larger than the line width W251 of the conductive adhesive 251 in consideration of short circuit prevention. For example, the line width W252 of the insulating layer 252 may be formed between 200 μm and 450 μm, and the line width W251 of the conductive adhesive 251 may be formed between 180 μm and 400 μm.

이때, 도전성 접착제(251)의 선폭(W251)은 제1, 2 전극들(141, 142) 각각의 선폭(W141, W142)과 실질적으로 동일하게 형성될 수 있다.In this case, the line width W251 of the conductive adhesive 251 may be substantially the same as the line widths W141 and W142 of the first and second electrodes 141 and 142.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (10)

반도체 기판; 상기 반도체 기판의 후면에 제1 방향으로 연장되고, 서로 다른 극성을 갖는 제1 전극들과 제2 전극들을 각각 구비하는 태양 전지들; 및
상기 각각의 태양 전지에 구비된 상기 반도체 기판의 후면에 상기 제1 방향과 교차하는 제2 방향으로 길게 배치되어, 상기 제1, 2 전극들에 도전성 접착제를 통해 접속되거나, 상기 제1, 2 전극들과 절연층에 의해 절연되는 도전성 배선들;을 포함하고,
상기 제1, 2 전극들 각각의 선폭은 180um ~ 400um 사이이고, 상기 제1, 2 전극 사이의 간격은 0.5mm ~ 1.5mm 사이이고,
상기 절연층의 상기 제1 방향 길이는 상기 도전성 접착제의 상기 제1 방향 길이보다 크고, 상기 도전성 배선들 사이의 간격보다 좁고,
상기 도전성 배선들 각각의 선폭은 상기 제1, 2 전극 사이의 간격보다 크고,
상기 도전성 접착제의 상기 제1 방향 길이는 상기 제1, 2 전극 사이의 간격보다 크고, 상기 도전성 배선들 선폭의 1.25배 이하인 태양 전지 모듈.Semiconductor substrates; Solar cells extending in a first direction on a rear surface of the semiconductor substrate and having first and second electrodes having different polarities, respectively; And
Longitudinally disposed in a second direction crossing the first direction on a rear surface of the semiconductor substrate provided in each of the solar cells, and connected to the first and second electrodes through a conductive adhesive, or the first and second electrodes And conductive wires insulated by the insulating layer and the insulating layer,
The line width of each of the first and second electrodes is between 180um and 400um, and the spacing between the first and second electrodes is between 0.5mm and 1.5mm,
The first direction length of the insulating layer is greater than the first direction length of the conductive adhesive, and is narrower than a gap between the conductive wires,
The line width of each of the conductive wires is larger than the gap between the first and second electrodes,
The first direction length of the conductive adhesive is greater than the interval between the first and second electrodes, the solar cell module is less than 1.25 times the line width of the conductive wires. 제1 항에 있어서,
상기 도전성 배선들의 선폭 대비 절연층의 상기 제1 방향 길이의 비율은 1: 1.1 ~ 2 사이인 태양 전지 모듈.According to claim 1,
The ratio of the length in the first direction of the insulating layer to the line width of the conductive wires is 1: 1.1 to 2 solar cell module. 제1 항에 있어서,
상기 도전성 접착제의 상기 제1 방향 길이 대비 절연층의 상기 제1 방향 길이의 비율은 1: 1.1 ~ 1.7 사이인 태양 전지 모듈.According to claim 1,
The ratio of the length of the first direction of the insulating layer to the length of the first direction of the conductive adhesive is 1: 1.1 to 1.7 solar cell module. 제3 항에 있어서,
상기 도전성 접착제의 상기 제1 방향 길이는 1mm ~ 3mm 사이이고, 상기 절연층의 상기 제1 방향 길이는 1.1mm ~ 4mm 사이인 태양 전지 모듈.The method of claim 3, wherein
The first direction length of the conductive adhesive is between 1mm ~ 3mm, and the first direction length of the insulating layer is between 1.1mm ~ 4mm. 제1 항에 있어서,
상기 제1, 2 전극들 각각의 선폭은 상기 도전성 접착제 및 상기 절연층의 상기 제1 방향 길이보다 좁은 태양 전지 모듈.According to claim 1,
The line width of each of the first and second electrodes is narrower than the length of the first direction of the conductive adhesive and the insulating layer. 제1 항에 있어서,
상기 제1 전극과 상기 제2 전극 사이의 간격은 상기 도전성 접착제 및 상기 절연층의 상기 제1 방향 길이보다 좁은 태양 전지 모듈.According to claim 1,
The gap between the first electrode and the second electrode is a solar cell module narrower than the length of the first direction of the conductive adhesive and the insulating layer. 제1 항에 있어서,
상기 각 태양 전지의 반도체 기판은 제1 도전성 타입의 불순물이 도핑되고,
상기 반도체 기판의 후면에는 상기 제1 도전성과 반대인 제2 도전성의 불순물이 도핑되는 에미터부; 및 상기 반도체 기판보다 상기 제1 도전성 타입의 불순물을 고농도로 도핑되는 후면 전계부;를 더 포함하고,
상기 제1 전극들 각각은 상기 에미터부에 접속되고, 상기 제2 전극들 각각은 상기 후면 전계부에 접속되는 태양 전지 모듈.According to claim 1,
The semiconductor substrate of each solar cell is doped with impurities of a first conductivity type,
An emitter portion having a back surface of the semiconductor substrate doped with impurities of a second conductivity opposite to the first conductivity; And a backside electric field part doped with a higher concentration of impurities of the first conductivity type than the semiconductor substrate.
And each of the first electrodes is connected to the emitter unit, and each of the second electrodes is connected to the rear field unit. 제1 항에 있어서,
상기 태양 전지들 중 서로 바로 인접한 제1 태양 전지와 제2 태양 전지 사이에서 상기 제1 방향으로 연장되어 배치되는 인터커넥터를 더 구비하는 태양 전지 모듈.According to claim 1,
The solar cell module further comprises an interconnection extending in the first direction between the first solar cell and the second solar cell immediately adjacent to each other of the solar cells. 제1 항에 있어서,
상기 제1, 2 도전성 배선들 각각의 선폭은 상기 제1, 2 전극들의 각 선폭보다 큰 범위로 형성되되, 1mm 이상 2.5mm 이하이고,
상기 제1, 2 도전성 배선들 사이의 간격은 4mm 이상 8mm 이하인 태양 전지 모듈.According to claim 1,
The line width of each of the first and second conductive wires is formed in a range larger than the line width of each of the first and second electrodes, and is 1 mm or more and 2.5 mm or less.
The gap between the first and second conductive wires is 4mm or more and 8mm or less. 제1 항에 있어서,
상기 도전성 접착제의 상기 제2 방향 선폭은 상기 제1, 2 전극들 각각의 선폭과 같거나 크되, 180um ~ 400um 사이이고,
상기 절연층의 상기 제2 방향 선폭은 상기 도전성 접착제의 상기 제2 방향 선폭보다 크되, 200um ~ 450um 사이인 태양 전지 모듈.According to claim 1,
The second direction line width of the conductive adhesive is equal to or larger than the line width of each of the first and second electrodes, and is between 180 μm and 400 μm,
The line width of the second direction of the insulating layer is greater than the line width of the second direction of the conductive adhesive, it is between 200um to 450um.
KR1020180123900A 2018-10-17 2018-10-17 Solar cell module KR101975586B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180123900A KR101975586B1 (en) 2018-10-17 2018-10-17 Solar cell module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180123900A KR101975586B1 (en) 2018-10-17 2018-10-17 Solar cell module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170176340A Division KR101911844B1 (en) 2017-12-20 2017-12-20 Solar cell module

Publications (2)

Publication Number Publication Date
KR20180116197A KR20180116197A (en) 2018-10-24
KR101975586B1 true KR101975586B1 (en) 2019-08-28

Family

ID=64132182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180123900A KR101975586B1 (en) 2018-10-17 2018-10-17 Solar cell module

Country Status (1)

Country Link
KR (1) KR101975586B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003724A (en) * 2009-06-18 2011-01-06 Sanyo Electric Co Ltd Solar cell module
JP2015138975A (en) 2014-01-20 2015-07-30 エルジー エレクトロニクス インコーポレイティド Solar cell module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102175893B1 (en) * 2014-02-24 2020-11-06 엘지전자 주식회사 Manufacturing method of solar cell module
KR20150100146A (en) * 2014-02-24 2015-09-02 엘지전자 주식회사 Solar cell module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003724A (en) * 2009-06-18 2011-01-06 Sanyo Electric Co Ltd Solar cell module
JP2015138975A (en) 2014-01-20 2015-07-30 エルジー エレクトロニクス インコーポレイティド Solar cell module

Also Published As

Publication number Publication date
KR20180116197A (en) 2018-10-24

Similar Documents

Publication Publication Date Title
KR101816164B1 (en) Solar cell module
US20110132426A1 (en) Solar cell module
KR101658733B1 (en) Solar cell module
KR101630526B1 (en) Solar cell
US10276737B2 (en) Solar cell and solar cell module
KR101642231B1 (en) Solar cell module
KR101642158B1 (en) Solar cell module
US10714642B2 (en) Solar cell and solar cell module
KR101714778B1 (en) Solar cell module
CN106505122B (en) Solar cell module
KR101911844B1 (en) Solar cell module
KR101806978B1 (en) Solar cell module
KR101975586B1 (en) Solar cell module
KR101684156B1 (en) Solar cell module
KR20170124777A (en) Solar cell module
KR101656622B1 (en) Solar cell module and manufacturing method thereof
KR102183580B1 (en) Solar cell and solar cell module
KR20140021125A (en) Solar cell
KR20170028907A (en) Solar cell module
KR101788170B1 (en) Solar cell and solar cell module
KR102367369B1 (en) Solar cell module
KR102455606B1 (en) Solar cell
KR20160063130A (en) Solar cell and solar cell module
KR20170009805A (en) Solar cell and solar cell module
KR20190101702A (en) Solar cell module

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant