KR101806978B1 - Solar cell module - Google Patents
Solar cell module Download PDFInfo
- Publication number
- KR101806978B1 KR101806978B1 KR1020160119886A KR20160119886A KR101806978B1 KR 101806978 B1 KR101806978 B1 KR 101806978B1 KR 1020160119886 A KR1020160119886 A KR 1020160119886A KR 20160119886 A KR20160119886 A KR 20160119886A KR 101806978 B1 KR101806978 B1 KR 101806978B1
- Authority
- KR
- South Korea
- Prior art keywords
- sub
- cell region
- semiconductor substrate
- cell
- conductive
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 157
- 239000004065 semiconductor Substances 0.000 claims abstract description 155
- 238000000034 method Methods 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 19
- 239000000853 adhesive Substances 0.000 claims description 15
- 230000005684 electric field Effects 0.000 claims description 14
- 229920000642 polymer Polymers 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 12
- 230000007423 decrease Effects 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 description 11
- 239000000945 filler Substances 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- -1 SnBi Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 2
- 229910007116 SnPb Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 229920002313 fluoropolymer Polymers 0.000 description 2
- 239000004811 fluoropolymer Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910006164 NiV Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004286 SiNxOy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
- H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
Description
본 발명은 태양 전지 모듈에 관한 것이다.The present invention relates to a solar cell module.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.
이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor portion, and the generated electron-hole pairs are separated into electrons and holes, respectively, so that the electrons move toward the n- Type semiconductor portion. The transferred electrons and holes are collected by different electrodes connected to the n-type semiconductor portion and the p-type semiconductor portion, respectively, and electric power is obtained by connecting these electrodes with electric wires.
이와 같은 태양 전지는 복수 개가 셀간 커넥터에 의해 서로 연결되어 모듈로 형성될 수 있다.A plurality of such solar cells may be formed as modules by being connected to each other by inter-cell connectors.
한편, 이와 같은 태양 전지 모듈은 출력이 상대적으로 낮아 고출력이 요구되는 경우, 그 한계가 있었다.On the other hand, such a solar cell module has a limit in the case where a high output is required because the output is relatively low.
본 발명은 모듈의 출력을 향상시킬 수 있는 태양 전지 모듈을 제공하는데 그 목적이 있다.An object of the present invention is to provide a solar cell module capable of improving the output of a module.
본 발명의 일례에 따른 태양 전지 모듈은 제1 서브셀 영역과 제2 서브셀 영역으로 구분되는 반도체 기판, 반도체 기판의 후면 중 제1, 2 서브셀 영역 내에 형성되는 제1, 2 전극들을 구비하고, 제1 방향으로 길게 배열되어 직렬 연결되는 복수의 태양 전지; 및 제1, 2 서브셀 영역 각각에서, 제1 전극들에 접속하는 제1 도전성 배선들;과 제2 전극들에 접속하는 제2 도전성 배선들;을 포함하고, 제1 서브셀 영역에 접속된 제1 도전성 배선들은 제2 서브셀 영역에 접속된 제2 도전성 배선들에 전기적으로 접속되고, 반도체 기판의 전면에는 제1, 2 서브셀 영역 사이를 따라 제1 방향과 교차하는 제2 방향으로 길게 형성된 함몰 라인이 형성된다.A solar cell module according to an exemplary embodiment of the present invention includes a semiconductor substrate divided into a first sub-cell region and a second sub-cell region, first and second electrodes formed in first and second sub- A plurality of solar cells arranged in a long direction in a first direction and connected in series; And first conductive wirings connected to the first electrodes and second conductive wirings connected to the second electrodes in each of the first and second sub-cell regions, and the second conductive wirings connected to the first sub- The first conductive wirings are electrically connected to the second conductive wirings connected to the second sub-cell region. The first conductive wirings are electrically connected to the second conductive wirings in the second direction crossing the first direction between the first and second sub- A formed depression line is formed.
여기서, 함몰 라인은 반도체 기판의 전면에서 제1 방향과 나란한 반도체 기판의 한쪽 끝단에서 반대쪽 끝단까지 제2 방향으로 길게 형성될 수 있다.Here, the recessed line may be formed long in the second direction from one end to the opposite end of the semiconductor substrate in parallel with the first direction on the front surface of the semiconductor substrate.
아울러, 반도체 기판의 전면에서 반도체 기판의 후면으로 진행할수록 함몰 라인의 단면 폭은 감소할 수 있다.In addition, the cross-sectional width of the submerged line may decrease as the distance from the front surface of the semiconductor substrate to the rear surface of the semiconductor substrate decreases.
여기서, 함몰 라인의 최대 폭 및 깊이는 반도체 기판의 두께보다 작을 수 있다.Here, the maximum width and depth of the recessed line may be smaller than the thickness of the semiconductor substrate.
보다 구체적으로, 함몰 라인의 최대 폭은 반도체 기판의 두께 대비 1: 0.5~0.9 사이일 수 있으며, 함몰 라인의 함몰 깊이는 반도체 기판 두께 대비 1: 0.25 ~ 0.9 사이일 수 있다.More specifically, the maximum width of the recessed line may be between 1: 0.5 and 0.9 with respect to the thickness of the semiconductor substrate, and the recessed depth of the recessed line may be between 1: 0.25 and 0.9 with respect to the semiconductor substrate thickness.
아울러, 함몰 라인 내의 공간에는 절연성 재질의 폴리머가 채워질 수 있다.In addition, the space in the depression line may be filled with an insulating polymer.
이와 같은 절연성 재질의 폴리머는 반도체 기판의 전면 표면 색상과 동일하거나 유사한 계열의 색상일 수 있다.The polymer of such an insulating material may be a series of colors which is the same as or similar to the color of the front surface of the semiconductor substrate.
아울러, 절연성 재질의 폴리머는 탄성을 가질 수 있다.In addition, the insulating polymer may have elasticity.
또한, 제1, 2 전극들 각각은 제1, 2 서브셀 영역 사이에서 공간적으로 서로 이격되고, 제1, 2 도전성 배선들 각각은 제1, 2 서브셀 영역 사이에서 공간적으로 서로 이격될 수 있다.In addition, each of the first and second electrodes may be spatially separated from each other between the first and second sub-cell regions, and each of the first and second conductive wirings may be spatially separated from each other between the first and second sub-cell regions .
여기서, 반도체 기판의 후면에서 제1 서브셀 영역과 제2 서브셀 영역 각각은 제2 방향으로 길게 형성될 수 있다.Here, the first sub-cell region and the second sub-cell region on the rear surface of the semiconductor substrate may be elongated in the second direction.
아울러, 제1 서브셀 영역과 제2 서브셀 영역은 반도체 기판 후면의 중앙 부분에서 제1 방향으로 서로 이격되고, 제1 서브셀 영역과 제2 서브셀 영역 사이의 이격된 공간은 제2 방향으로 길게 뻗어 있을 수 있다.In addition, the first sub-cell region and the second sub-cell region are spaced apart from each other in the first direction at the central portion of the back surface of the semiconductor substrate, and the spaced-apart space between the first sub- It can be extended long.
아울러, 복수의 태양 전지 각각에서, 제1, 2 전극들 각각은 제1 서브셀 영역 및 제2 서브셀 영역에서 제2 방향으로 길게 형성될 수 있다.Further, in each of the plurality of solar cells, each of the first and second electrodes may be formed long in the second direction in the first sub-cell region and the second sub-cell region.
여기서, 제1 서브셀 영역 및 제2 서브셀 영역 각각에서 제1, 2 도전성 배선들 각각은 제1, 2 전극들과 교차하는 방향으로 길게 배치되되, 제1 서브셀 영역에 접속된 제1, 2 도전성 배선들 각각은 제2 서브셀 영역과 중첩되지 않고, 제2 서브셀 영역에 접속된 제1, 2 도전성 배선들 각각은 제1 서브셀 영역과 중첩되지 않을 수 있다.Here, each of the first and second conductive wirings in the first sub-cell region and the second sub-cell region may be arranged in a direction crossing the first and second electrodes, Each of the two conductive wirings does not overlap the second sub-cell region, and each of the first and second conductive wirings connected to the second sub-cell region may not overlap with the first sub-cell region.
또한, 제1, 2 서브셀 영역 각각에서, 제1 도전성 배선들 각각은 제1 전극들에 도전성 접착제를 통해 전기적으로 접속되고, 제2 전극들과는 절연층에 의해 절연되고, 제2 도전성 배선들 각각은 제2 전극들에 도전성 접착제를 통해 전기적으로 접속되고, 제1 전극들과는 절연층에 의해 절연될 수 있다.In each of the first and second sub-cell regions, each of the first conductive wirings is electrically connected to the first electrodes via a conductive adhesive, the second electrodes are insulated by an insulating layer, and each of the second conductive wirings May be electrically connected to the second electrodes through a conductive adhesive, and may be insulated from the first electrodes by an insulating layer.
또한, 제1 서브셀 영역과 제2 서브셀 영역 사이의 공간에는 제1 서브셀 영역에 접속된 제1 도전성 배선들과 제2 서브셀 영역에 접속된 제2 도전성 배선들이 접속되는 서브 커넥터가 중첩하여 더 배치될 수 있다.In addition, in the space between the first sub-cell region and the second sub-cell region, the first conductive wirings connected to the first sub-cell region and the second conductive wirings connected to the second sub- As shown in FIG.
여기서, 서브 커넥터는 복수 개로 형성되고, 복수 개의 서브 커넥터 각각은 제1 서브셀 영역에 접속된 각각의 제1 도전성 배선과 제2 서브셀 영역에 접속된 각각의 제2 도전성 배선을 서로 접속시킬 수 있다.Here, the sub-connectors are formed in a plurality, and each of the plurality of sub-connectors can connect the first conductive wirings connected to the first sub-cell region and the respective second conductive wirings connected to the second sub- have.
또는, 서브 커넥터는 제2 방향으로 길게 배치되어 하나로 형성되고, 제1 서브셀 영역에 접속된 제1 도전성 배선들과 제2 서브셀 영역에 접속된 제2 도전성 배선들이 하나의 서브 커넥터에 공통으로 접속될 수 있다.Alternatively, the subconnectors are arranged in a long direction in the second direction so that the first conductive wirings connected to the first subcell region and the second conductive wirings connected to the second subcell region are common to one subconnector Can be connected.
또한, 반도체 기판의 후면 중 제1, 2 서브셀 영역 각각에 제1 도전성과 반대인 제2 도전성 타입의 불순물이 도핑된 에미터부;와 반도체 기판보다 제1 도전성 타입의 불순물이 고농도로 도핑된 후면 전계부;를 더 포함하고, 에미터부에는 제1, 2 전극 중 어느 하나의 전극이 접속되고, 후면 전계부에는 나머지 전극이 접속될 수 있다.The semiconductor substrate may further include an emitter portion doped with an impurity of a second conductivity type opposite to the first conductivity to each of the first and second sub-cell regions of the rear surface of the semiconductor substrate, and an emitter portion doped with impurities of the first conductivity type at a high concentration And the emitter portion may be connected to any one of the first and second electrodes, and the rear electrode portion may be connected to the other electrode.
여기서, 에미터부 및 후면 전계부 각각은 제1, 2 서브셀 영역 각각에 제2 방향으로 길게 뻗어 형성될 수 있다.Here, each of the emitter portion and the rear electric portion may be formed to extend in the second direction in each of the first and second sub-cell regions.
아울러, 제1 서브셀 영역과 제2 서브셀 영역 사이의 공간에는 에미터부 및 후면 전계부가 형성되지 않을 수 있다.In addition, the emitter portion and the rear electric field portion may not be formed in the space between the first sub-cell region and the second sub-cell region.
일례로, 제1 서브셀 영역과 제2 서브셀 영역 사이의 공간에는 제1, 2 도전성 타입의 불순물이 도핑되지 않는 진성 반도체층이 제2 방향으로 길게 더 위치할 수 있다.For example, in the space between the first sub-cell region and the second sub-cell region, the intrinsic semiconductor layer in which the first and second conductive type impurities are not doped may be located longer in the second direction.
또한, 복수의 태양 전지는 제1 방향으로 서로 바로 인접한 두 개의 태양 전지를 포함하고, 서로 바로 인접한 두 개의 태양 전지 사이에는 제2 방향으로 길게 배치되는 셀간 커넥터를 더 포함하고, 셀간 커넥터에는 서로 바로 인접한 두 개의 태양 전지 중 어느 한 태양 전지의 제2 서브셀 영역에 접속된 제1 도전성 배선들과 나머지 하나의 태양 전지의 제1 서브셀 영역에 접속된 제2 도전성 배선들이 공통으로 접속될 수 있다.In addition, the plurality of solar cells may include two solar cells immediately adjacent to each other in the first direction, and further include an intercell connector disposed between the two solar cells immediately adjacent to each other in the second direction, The first conductive wirings connected to the second sub-cell region of any one of the two adjacent solar cells and the second conductive wirings connected to the first sub-cell region of the remaining one solar cell may be connected in common .
본 발명의 일례에 따른 태양 전지 모듈은 반도체 기판을 복수의 서브셀 영역으로 구분하되, 서브셀 영역 사이와 중첩되는 반도체 기판의 전면에 함몰 라인을 형성함으로써, 태양 전지 모듈의 출력을 보다 향상시킬 수 있다.A solar cell module according to an exemplary embodiment of the present invention divides a semiconductor substrate into a plurality of subcell regions and forms a recessed line on the entire surface of the semiconductor substrate overlapping between the subcell regions to further improve the output of the solar cell module have.
도 1는 본 발명의 일례에 따른 태양 전지 모듈의 전면 전체 평면 모습을 설명하기 위한 도이다.
도 2은 도 1에서 제1 방향(x)으로 서로 인접하여, 셀간 커넥터(300)에 의해 연결된 제1, 2 태양 전지(C1, C2)의 단면을 개략적으로 도시한 일례이다.
도 3 내지 도 6은 도 1에 도시된 제1, 2 태양 전지(C1, C2)의 직렬 연결 구조의 제1 실시예를 구체적으로 설명하기 위한 도이다.
도 7 내지 도 9는 본 발명에 따른 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 도이다.
도 10은 본 발명의 제1 실시예에서 서브 커넥터(310)가 생략된 변경예를 설명하기 위한 도이다.
도 11은 본 발명의 제1 실시예에서 서브 커넥터(310)가 복수 개로 형성된 다른 변경예를 설명하기 위한 도이다.
도 12는 본 발명에 따른 태양 전지 모듈의 제2 실시예를 설명하기 위한 도이다. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view illustrating a plan view of a solar cell module according to an embodiment of the present invention; FIG.
2 is an example of a schematic cross-sectional view of first and second solar cells C1 and C2 connected to each other by an
FIGS. 3 to 6 are views for explaining the first embodiment of the series connection structure of the first and second solar cells C1 and C2 shown in FIG.
7 to 9 are views for explaining an example of a solar cell applied to the solar cell module according to the present invention.
10 is a view for explaining a modification example in which the
11 is a view for explaining another modification example in which a plurality of
12 is a view for explaining a second embodiment of a solar cell module according to the present invention.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Further, when a certain portion is formed as "whole" on another portion, it means not only that it is formed on the entire surface of the other portion but also that it is not formed on the edge portion.
이하에서, 어떤 구성의 전면이라 함은 직사광이 입사되는 반도체 기판의 일면 쪽으로 향하는 방향일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면 쪽으로 향하는 방향일 수 있다.Hereinafter, the front surface of a certain structure may be a direction toward one surface of the semiconductor substrate to which the direct light is incident, and the rear surface may refer to a surface of the semiconductor substrate on which the direct light is not incident, Lt; / RTI >
아울러, 이하에서 셀 스트링이라 함은 복수의 태양 전지가 서로 직렬 연결된 구조나 형태를 의미한다.Hereinafter, the cell string refers to a structure or a form in which a plurality of solar cells are connected in series to each other.
또한, 어떤 구성 부분의 두께나 폭이 다른 구성 부분의 두께나 폭과 동일하다는 의미는 공정 오차를 포함하여, 10%의 범위 내에서 동일함을 의미한다.In addition, the meaning that the thickness and width of a constituent part are the same as the thickness and width of other constituent parts means that they are the same within a range of 10% including a process error.
도 1는 본 발명의 일례에 따른 태양 전지 모듈의 전면 전체 평면 모습을 설명하기 위한 도이고, 도 2은 도 1에서 제1 방향(x)으로 서로 인접하여, 셀간 커넥터(300)에 의해 연결된 제1, 2 태양 전지(C1, C2)의 단면을 개략적으로 도시한 일례이다.FIG. 2 is a cross-sectional view of a solar cell module according to an embodiment of the present invention. Referring to FIG. 1, 1 and 2 solar cells (C1, C2).
도 1 및 도 2에 도시된 바와 같이, 본 발명의 일례에 따른 태양 전지 모듈은 복수의 태양 전지 및 복수의 제1, 2 도전성 배선(200)를 포함한다.1 and 2, a solar cell module according to an exemplary embodiment of the present invention includes a plurality of solar cells and a plurality of first and second
아울러, 이에 더하여, 복수의 태양 전지를 제1 방향(x)으로 서로 직렬 연결하는 셀간 커넥터(300), 복수의 태양 전지가 서로 직렬 연결된 셀 스트링을 캡슐화하는 전면 투명 기판(10), 전면 및 후면 충진재(20, 30), 후면 기판(40) 및 프레임(50)을 더 구비할 수 있다.In addition, in addition to this, in addition to the above, an
여기서, 복수의 태양 전지는 반도체 기판(110)과 반도체 기판(110)의 후면에 복수의 제1 전극(141)과 제2 전극(142)을 구비할 수 있다. 이와 같은 복수의 태양 전지에 대해서는 도 6 이하에서 보다 구체적으로 설명한다.The plurality of solar cells may include a plurality of
복수의 제1, 2 도전성 배선(200)은 도 1 및 도 2에 도시된 바와 같이, 복수의 태양 전지 각각의 후면에 접속될 수 있다. The plurality of first and second
이와 같이, 복수의 제1, 2 도전성 배선(200)이 접속된 복수의 태양 전지는 도 1 및 도 2에 도시된 바와 같이, 셀간 커넥터(300)에 의해 제1 방향(x)으로 직렬 연결될 수 있다.As described above, a plurality of solar cells to which the plurality of first and second
일례로, 셀간 커넥터(300)는 복수의 태양 전지 중 제1 방향(x)으로 서로 인접하여 배치되는 제1 태양 전지(C1)와 제2 태양 전지(C2)를 서로 직렬 연결할 수 있다. For example, the
이때, 도 2에 도시된 바와 같이, 제1 태양 전지(C1)에 접속된 복수의 제1 도전성 배선(210)의 전면과 제2 태양 전지(C2)에 접속된 복수의 제2 도전성 배선(220)의 전면이 셀간 커넥터(300)의 후면에 접속될 수 있고, 이에 따라, 복수의 태양 전지가 직렬 연결되는 셀 스트링이 형성될 수 있다.2, a plurality of second
이와 같은 셀 스트링은 도 2에 도시된 바와 같이, 전면 투명 기판(10)과 후면 기판(40) 사이에 배치된 상태에서 열압착되어 라미네이팅될 수 있다.As shown in FIG. 2, the cell string may be thermocompressed and laminated while being disposed between the front
일례로, 복수의 태양 전지는 전면 투명 기판(10)과 후면 기판(40) 사이에 배치되고, EVA 시트와 같이 투명한 전면 및 후면 충진재(20, 30)가 복수의 태양 전지 전체의 전면 및 후면에 배치된 상태에서, 열과 압력이 동시에 가해지는 라미네이션 공정에 의해 일체화되어 캡슐화될 수 있다.For example, a plurality of solar cells are disposed between the front
아울러, 도 1에 도시된 바와 같이, 라미네이션 공정으로 캡슐화된 전면 투명 기판(10), 후면 기판(40) 및 전면 및 후면 충진재(20, 30)는 프레임(50)에 의해 가장 자리가 고정되어 보호될 수 있다.1, the front
따라서, 도 1에 도시된 바와 같이, 태양 전지 모듈의 전면에는 전면 투명 기판(10)과 전면 충진재(20)를 투과하여, 복수의 태양 전지와 복수의 제1, 2 도전성 배선(200), 셀간 커넥터(300), 후면 기판(40) 및 프레임(50)이 보여질 수 있다.1, the front
더불어, 셀 스트링 각각은 제1 방향(x)으로 길게 위치하고, 제2 방향(y)으로 이격되어 배열될 수 있고, 이와 같은 복수의 셀 스트링은 제2 방향(y)으로 길게 뻗어 있는 버싱바(310)에 의해 제2 방향(y)으로 직렬 연결 될 수 있다.In addition, each of the cell strings may be arranged long in the first direction (x) and spaced apart in the second direction (y), and such plurality of cell strings may be arranged in a
여기서, 전면 투명 기판(10)은 투과율이 높고 파손 방지 기능이 우수한 강화 유리 등으로 형성될 수 있다. Here, the front
후면 기판(40)는 태양 전지들(C1, C2)의 후면에서 습기가 침투하는 것을 방지하여 태양 전지를 외부 환경으로부터 보호할 수 있다. 이러한 후면 기판(40)는 수분과 산소 침투를 방지하는 층, 화학적 부식을 방지하는 층과 같은 다층 구조를 가질 수 있다. The
이와 같은 후면 기판(40)는 FP (fluoropolymer) / PE (polyeaster) / FP (fluoropolymer)와 같은 절연 물질로 이루어진 얇은 시트로 이루어지지만, 다른 절연 물질로 이루어진 절연 시트일 수 있다.The
이와 같은 라미네이션 공정은 전면 투명 기판(10)과 태양 전지 사이에 전면 충진재(20)가 위치하고, 태양 전지와 후면 기판(40) 사이에 후면 충진재(30)가 위치한 상태에서 진행될 수 있다.In this lamination process, the
여기서, 전면 및 후면 충진재(20, 30)의 재질은 열 경화성 재질로 형성될 수 있으며, 습기 침투로 인한 부식을 방지하고 태양 전지 (C1, C2)를 충격으로부터 보호하고, 이를 위해 충격을 흡수할 수 있는 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate)와 같은 물질로 형성될 수 있다.The materials of the front and
따라서, 전면 투명 기판(10)과 태양 전지 사이 및 태양 전지와 후면 기판 사이에 배치된 시트 형상의 전면 및 후면 충진재(20, 30)는 라미네이션 공정 중에 열과 압력에 의해 연화 및 경화될 수 있다. Accordingly, the sheet-like front and
이하에서는 도 1, 2 에 도시된 태양 전지 모듈에서, 복수의 태양 전지가 제1, 2 도전성 배선(200) 및 셀간 커넥터(300)에 의해 직렬 연결되는 구조를 보다 구체적으로 설명한다.Hereinafter, in the solar cell module shown in Figs. 1 and 2, a structure in which a plurality of solar cells are connected in series by the first and second
도 3 내지 도 6은 도 1에 도시된 제1, 2 태양 전지(C1, C2)의 직렬 연결 구조에 대한 제1 실시예를 설명하기 위한 도이다. FIGS. 3 to 6 are diagrams for explaining a first embodiment of the series connection structure of the first and second solar cells C1 and C2 shown in FIG.
여기서, 도 3은 도 1에서 서로 직렬 연결된 제1, 2 태양 전지(C1, C2)의 전면을 확대한 도이고, 도 4는 도 3에 도시된 제1, 2 태양 전지(C1, C2)의 후면을 도시한 것이고, 도 5는 도 4에서 CX1-CX1 라인에 따른 단면도를 도시한 것이고, 도 6은 도 4에서 CX2-CX2 라인에 따른 단면도를 도시한 것이다.FIG. 3 is an enlarged view of a front surface of the first and second solar cells C1 and C2 connected in series in FIG. 1, and FIG. 4 is a cross-sectional view of the first and second solar cells C1 and C2 shown in FIG. FIG. 5 is a cross-sectional view taken along the line CX1-CX1 in FIG. 4, and FIG. 6 is a cross-sectional view taken along line CX2-CX2 in FIG.
도 3 내지 도 6에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 태양 전지 모듈은 복수의 태양 전지(C1, C2) 및 복수의 제1, 2 도전성 배선들(210, 220), 서브 커넥터(310) 및 셀간 커넥터(300)을 포함할 수 있다.3 to 6, the solar cell module according to the first embodiment of the present invention includes a plurality of solar cells C1 and C2, a plurality of first and second
여기의 도 4에서는 서브 커넥터(310)가 포함된 경우를 일례로 설명하지만, 이와 같은 서브 커넥터(310)는 생략될 수도 있다. 이와 같이, 서브 커넥터(310)가 생략된 경우에 대해서는 이후의 도 10에서 보다 구체적으로 설명하고, 태양 전지 모듈의 제1 실시예에서는 서브 커넥터(310)가 포함된 경우를 일례로 설명한다.4 illustrates an example in which the
도 3 및 도 4에 도시된 바와 같이, 복수의 태양 전지(C1, C2)는 제1 방향(x)으로 길게 배열되어 셀간 커넥터(300)에 의해 직렬 연결될 수 있다.As shown in FIGS. 3 and 4, the plurality of solar cells C1 and C2 may be arranged in a long line in the first direction (x) and connected in series by the
도 3 및 도 4에 도시된 바와 같이, 제1, 2 태양 전지(C1, C2) 각각에 구비된 반도체 기판(110) 각각은 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)으로 구분될 수 있다. 3 and 4, each of the
아울러, 도 3 및 도 5에 도시된 바와 같이, 각각의 반도체 기판(110)의 전면에는 제1, 2 서브셀 영역(AA, BB) 사이를 따라 함몰 라인(111)이 형성될 수 있다.3 and 5, a recessed
아울러, 이와 같은 함몰 라인(111) 내의 공간에는 도 5에 도시된 바와 같이, 절연성 재질의 폴리머(113)가 채워질 수 있다.In addition, as shown in FIG. 5, a space in the recessed
이와 같은 함몰 라인(111)은 도 3에 도시된 바와 같이, 반도체 기판(110)의 전면에 형성되며, 단면이 반도체 기판(110)의 전면 표면으로부터 후면 방향으로 함몰된 형성을 가지고 있으며, 서로 직렬 연결된 제1, 2 태양 전지(C1, C2)의 배열 방향과 교차하는 방향인 제2 방향(y)으로 길게 형성될 수 있다.3, the recessed
이와 같은 함몰 라인(111)은 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 각각에서 발생된 캐리어가 서로 재결합하는 것을 방지하여, 제1, 2 태양 전지(C1, C2) 각각에 구비된 하나의 반도체 기판(110)이 두 개의 태양 전지에서 생산하는 전압을 출력하도록 할 수 있다.The recessed
이에 따라, 제1 태양 전지에 구비된 하나의 반도체 기판(110)에서 생산하는 출력 전압은 전술한 함몰 라인(111)에 의해 두 개의 반도체 기판(110)에서 생산하는 출력 전압과 동일한 전압을 출력하도록 할 수 있다.Accordingly, the output voltage produced by one
이에 따라, 태양 전지 모듈 전체에서 출력되는 출력 전압을 2배로 증가시킬 수 있다.Accordingly, the output voltage output from the entire solar cell module can be doubled.
아울러, 복수의 태양 전지(C1, C2) 각각은 반도체 기판(110)과 반도체 기판(110)의 후면에 형성되는 복수의 제1, 2 전극들(141, 142)을 구비할 수 있다.Each of the plurality of solar cells C1 and C2 may include a
아와 같은 제1, 2 전극들(141, 142)은 서로 다른 극성을 가지며, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)으로 구분된 반도체 기판(110)의 후면에서, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 각각의 영역 내에 위치하고, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이에서 서로 이격되어 형성될 수 있다. The first and
보다 구체적으로, 제1 전극들(141)은 반도체 기판(110)의 후면 중 제1, 2 서브셀 영역(AA, BB) 각각에서 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 형성될 수 있으며, 제1 전극(141) 각각은 제1, 2 서브셀 영역(AA, BB) 사이에서 공간적으로 서로 이격될 수 있다.More specifically, the
아울러, 제2 전극들(142)도 반도체 기판(110)의 후면 중 제1, 2 서브셀 영역(AA, BB) 각각에서 제2 방향(y)으로 길게 형성될 수 있으며, 제1, 2 서브셀 영역(AA, BB) 사이에서 공간적으로 서로 이격될 수 있다. The
이와 같은 제1 실시예에 따른 태양 전지 모듈에 적용되는 복수의 태양 전지(C1, C2) 각각에 대한 보다 구체적인 설명은 이하의 도 7 내지 도 9에서 보다 구체적으로 설명한다.A more detailed description of each of the plurality of solar cells C1 and C2 applied to the solar cell module according to the first embodiment will be described in more detail later with reference to FIG. 7 to FIG.
아울러, 제1, 2 도전성 배선들(210, 220)은 반도체 기판(110) 후면에서 제1, 2 전극들(141, 142)의 길이 방향과 교차하는 제1 방향(x)으로 길게 위치하여, 제1, 2 서브셀 영역(AA, BB)에 위치한 제1, 2 전극들(141, 142) 각각에 접속될 수 있다.The first and second
또한, 제1, 2 서브셀 영역(AA, BB) 각각에서, 제1 도전성 배선들(210)은 제1 전극들(141)에 도전성 접착제(251)를 통해 접속되며, 제2 도전성 배선들(220)은 제2 전극들(142)에 도전성 접착제(251)를 통해 접속될 수 있다. In each of the first and second sub-cell regions AA and BB, the first
아울러, 제1, 2 서브셀 영역(AA, BB) 각각에서, 제1 도전성 배선(210)과 제2 전극(142) 사이 및 제2 도전성 배선(220)과 제1 전극(141) 사이는 절연층(252)에 의해 절연될 수 있다.In addition, in each of the first and second sub-cell regions AA and BB, between the first
여기서, 도전성 접착제(251)는 주석(Sn) 또는 주석(Sn)을 포함하는 합금을 포함하는 금속 재질로 형성될 수 있다. 아울러, 이와 같은 도전성 접착제(251)는 주석(Sn) 또는 주석(Sn)을 포함하는 합금을 포함하하는 솔더 패이스트(solder paste), 에폭시에 주석(Sn) 또는 주석(Sn)을 포함하는 합금이 포함된 에폭시 솔더 패이스트(epoxy solder paste) 또는 도전성 패이스트(Conductive psate) 중 어느 하나의 형태로 형성될 수 있다.Here, the
일례로, 도전성 접착제(251)가 솔더 패이스트의 형태로 적용된 경우, 솔더 패이스트에는 Sn, SnBi, SnIn, SnAgCu, SnPb, SnB300uCo, SnBiAg, SnPbAg 또는 SnAg 중 적어도 하나의 금속 재질을 포함할 수 있고, 도전성 접착제(251)가 에폭시 솔더 패이스트의 형태로 적용된 경우, 에폭시 수지 내에 Sn, SnBi, SnIn, SnAgCu, SnPb, SnB300uCo, SnBiAg, SnPbAg 또는 SnAg 중 적어도 하나의 금속 재질을 포함하여 형성될 수 있다.For example, when the
아울러, 도전성 접착제(251)가 도전성 패이스트의 형태로 적용된 경우, 에폭시와 같은 수지 내에 Sn, SnBi, Ag, AgIn 또는 AgCu 중 적어도 하나의 금속 재질을 포함하여 형성될 수 있다.When the
여기서, 절연층(252)은 절연성 재질이면 어떠한 것이든 상관 없으며, 일례로, 에폭시 계열의 수지, 폴리이미드, 폴리에틸렌, 아크릴 계열의 수지 또는 실리콘 계열의 수지 중 어느 하나의 절연성 재질이 사용될 수 있다.Here, the insulating
아울러, 제1 서브셀 영역(AA)에 접속된 제1, 2 도전성 배선들(210, 220)은 각각의 한쪽 끝단이 제1 서브셀 영역(AA) 밖으로 돌출될 수 있으나, 제2 서브셀 영역(BB)에 중첩되지 않을 수 있다.The first and second
더불어, 제2 서브셀 영역(BB)에 접속된 제1, 2 도전성 배선들(210, 220)은 각각의 한쪽 끝단이 제2 서브셀 영역(BB) 밖으로 돌출될 수 있으나, 제1 서브셀 영역(AA)에 중첩되지 않을 수 있다.In addition, the first and second
아울러, 도 4에 도시된 바와 같이, 제1 도전성 배선들(210)은 제1, 2 서브셀 영역(AA, BB) 사이에서 공간적으로 서로 이격되고, 제2 도전성 배선들(220)은 제1, 2 서브셀 영역(AA, BB) 사이에서 공간적으로 서로 이격될 수 있다.4, the first
즉, 제1 서브셀 영역(AA)의 제1 도전성 배선들(210)과 제2 서브셀 영역(BB)의 제1 도전성 배선들(210)은 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이에서 공간적으로 서로 이격될 수 있으며, 제1 서브셀 영역(AA)의 제2 도전성 배선들(220)과 제2 서브셀 영역(BB)의 제2 도전성 배선들(220)은 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이에서 공간적으로 서로 이격될 수 있다.That is, the first
또한, 도 4에 도시된 바와 같이, 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선들(210) 각각은 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선들(220) 각각과 동일 선상에 위치하고, 제2 서브셀 영역(BB)에 접속된 제1 도전성 배선들(210) 각각과는 다른 선상에 위치할 수 있다. 4, each of the first
그러나, 반드시 이에 한정되는 것은 아니고, 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선(210)과 제2 서브셀 영역(BB)에 접속된 제1 도전성 배선(210)이 동일 선상에 위치하는 것도 가능하다.However, the present invention is not limited thereto. The first
여기서, 도 4에 도시된 바와 같이, 제1 서브셀 영역(AA)의 제1 전극(141)에 접속된 제1 도전성 배선들(210)은 제2 서브셀 영역(BB)의 제2 전극(142)에 접속된 제2 도전성 배선들(220)에 전기적으로 접속될 수 있다. 4, the first
또는, 도 4에 도시된 바와 반대로, 제1 서브셀 영역(AA)의 제2 전극(142)에 접속된 제2 도전성 배선들(220)이 제2 서브셀 영역(BB)의 제1 전극(141)에 접속된 제1 도전성 배선들(210)에 전기적으로 접속하는 것도 가능하다. 4, the second
이를 위해, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이의 이격된 공간에는 서브 커넥터(310)가 중첩하여 배치되고, 서브 커넥터(310)에 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선들(210)과 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선들(220)이 공통으로 접속될 수 있다.To this end, a sub-connector 310 is disposed in a superposed space in a space between the first sub-cell area AA and the second sub-cell area BB, And the second
이에 따라, 반도체 기판(110)의 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)은 반도체 기판(110)의 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선(210)과 서브 커넥터(310) 및 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선(220)을 통하여 서로 직렬 연결될 수 있다. The first sub-cell region AA and the second sub-cell region BB of the
이와 같은 서브 커넥터(310)는 일례로, 도 4에 도시된 바와 같이, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이에 제2 방향(y)으로 길게 배치될 수 있다.4, for example, the
따라서, 서브 커넥터(310)는 도 5에 도시된 바와 같이, 반도체 기판(110)의 전면에 위치하는 함몰 라인(111)과 중첩될 수 있다.Accordingly, the
이때, 서브 커넥터(310)의 폭이나 두께는 제1, 2 도전성 배선들(210, 220) 각각의 폭이나 두께와 동일할 수 있고, 셀간 커넥터(300)의 폭이나 두께와 동일할 수 있다.At this time, the width and thickness of the
아울러, 이와 같은 서브 커넥터(310)의 재질은 제1, 2 도전성 배선들(210, 220)의 재질과 동일할 수 있으며, 일례로, 서브 커넥터(310)의 재질은 구리(Cu)와 같은 금속 코어에 주석(Sn)이 포함된 금속 재질이 코팅되어 형성되되, 폭이 두께보다 큰는 리본일 수 있다.The
이에 따라, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)으로 구분되는 하나의 반도체 기판(110)의 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)이 제1, 2 도전성 배선(210, 220)과 서브 커넥터(310)에 의해 직렬 연결될 수 있다.Accordingly, the first sub-cell region AA and the second sub-cell region BB of one
이에 따라, 하나의 반도체 기판(110)이 마치 두 개의 태양 전지를 구비한 것과 같이, 태양 전지의 개방 전압(Voc) 출력을 두 배로 높일 수 있고, 태양 전지의 단락 전류(I310)를 1/2로 감소시킬 수 있다. 이때, 1/2로 감소된 단락 전류(I310)에 의해, 제1, 2 도전성 배선(210, 220)에서 단락 전류에 의해 손실되는 전력이 1/4로 감소할 수 있다. 따라서, 각 태양 전지의 필 팩터를 보다 향상시킬 수 있고, 이에 따라, 각 태양 전지의 효율도 보다 향상시킬 수 있다. Accordingly, as one
보다 구체적으로, 반도체 기판(110)이 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)으로 구분되지 않은 경우와 비교하여, 본 발명의 제1 실시예에 따른 태양 전지 모듈에서는 두 개의 제1, 2 서브셀 영역(AA, BB)으로 구부된 반도체 기판(110)에서 생성되는 단락 전류(I310)의 크기가 1/2로 줄어들고, 이에 따라, 제1, 2 도전성 배선(210, 220)에 의해 손실되는 각 태양 전지의 손실 전력(Ploss)은 전류의 제곱에 비례하므로 1/4로 감소될 수 있다. 이에 따라 태양 전지 모듈의 효율을 보다 향상시킬 수 있다.More specifically, as compared with the case where the
따라서, 태양 전지 각각은 도 4에 도시된 바와 같이, 반도체 기판(110)을 완전히 절단하지 않고도, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)으로 구분된 복수의 셀을 구비한 것과 같은 효과를 가질 수 있다.4, each of the solar cells includes a plurality of cells divided into a first sub-cell region AA and a second sub-cell region BB without completely cutting the
즉, 태양 전지 각각은 반도체 기판(110)을 절단하지 않고도, 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선들(210)과 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선들(220)을 서브 커넥터(310)를 통해 서로 전기적으로 직렬 연결시켜, 하나의 반도체 기판(110)에서 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)을 별도의 셀처럼 동작시킬 수 있다.That is, each of the solar cells may have a structure in which the first
이에 따라, 태양 전지 각각은 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)으로 구분되지 않은 기존의 태양 전지와 비교하여 2배의 개방 전압(Voc)을 출력할 수 있다.Accordingly, each solar cell can output an open-circuit voltage (Voc) twice as large as that of a conventional solar cell that is not divided into the first sub-cell region AA and the second sub-cell region BB.
아울러, 본 발명의 제1 실시예에 따른 태양 전지 모듈은 제1 서브셀 영역(AA) 및 제2 서브셀 영역(BB) 각각에서 제1, 2 도전성 배선들(210, 220) 각각은 제1 방향(x)으로 길게 배치되되, 제1 서브셀 영역(AA)에 접속된 제1, 2 도전성 배선들(210, 220) 각각은 제2 서브셀 영역(BB)과 중첩되지 않을 수 있으며, 제2 서브셀 영역(BB)에 접속된 제1, 2 도전성 배선들(210, 220) 각각은 제1 서브셀 영역(AA)과 중첩되지 않을 수 있다.In addition, in the solar cell module according to the first embodiment of the present invention, the first and second
이와 같이, 제1, 2 도전성 배선들(210, 220)의 제1 방향(x)으로의 길이를 상대적으로 짧게 형성함으로써, 각 태양 전지에서 제1, 2 도전성 배선들(210, 220)에 의해 제공되는 전류 패스의 길이를 상대적으로 짧게 형성할 수 있다. By thus forming the first and second
이에 따라, 각 태양 전지에서 발생한 전류가 제1, 2 도전성 배선들(210, 220)의 저항에 의해 손실되는 양을 최소화할 수 있다. Thus, the amount of current generated in each solar cell is lost due to the resistance of the first and second
이에 따라, 본 발명의 제1 실시예에 따른 태양 전지 모듈은 개방 전압을 상대적으로 크게 할 수 있고, 제1, 2 도전성 배선들(210, 220)의 저항에 의해 손실되는 양을 최소화할 수 있다. 이에 따라, 태양 전지 모듈의 전체적인 효율을 보다 향상시킬 수 있다.Accordingly, the solar cell module according to the first embodiment of the present invention can relatively increase the open-circuit voltage and minimize the amount of loss due to the resistance of the first and second
셀간 커넥터(300)는 도 4에 도시된 바와 같이, 제1 방향(x)으로 서로 바로 인접하는 복수의 태양 전지(C1, C2)를 직렬 연결시키는 기능을 한다. The
보다 구체적으로 일례로, 셀간 커넥터(300)에는 제1 태양 전지(C1)의 제2 서브셀 영역(BB)에 접속되는 제1 도전성 배선(210)과 제2 태양 전지(C2)의 제1 서브셀 영역(AA)에 접속되는 제2 도전성 배선(220)이 공통으로 접속되어, 제1 태양 전지(C1)와 제2 태양 전지(C2)를 제1 방향(x)으로 서로 직렬 연결시킬 수 있다.More specifically, for example, in the
이와 같은 셀간 커넥터(300)는 제1 태양 전지의 반도체 기판(110) 및 제2 태양 전지의 반도체 기판(110) 사이에 제2 방향(y)으로 길게 위치하고, 도 6에 도시된 바와 같이, 각각의 반도체 기판(110)과 이격될 수 있다.6, the
아울러, 도 6에 도시된 바와 같이, 제1, 2 태양 전지(C1, C2)의 반도체 기판(110)과 이격된 셀간 커넥터(300)에 제1 태양 전지의 반도체 기판(110)에 접속된 제1 도전성 배선이 제1 태양 전지의 반도체 기판(110) 밖으로 돌출되고, 제2 태양 전지의 반도체 기판(110)에 접속된 제2 도전성 배선이 제2 태양 전지의 반도체 기판(110) 밖으로 돌출되어, 셀간 커넥터(300)에 접속될 수 있다.6, the first and second solar cells C1 and C2 are connected to the
이와 같은 구조를 갖는 태양 전지 모듈은 복수 개의 태양 전지 중 제1, 2 도전성 배선(210, 220)과 제1, 2 전극(141, 142) 사이에 접속 불량이 발생한 태양 전지가 있는 경우, 셀간 커넥터(300)과 복수의 제1, 2 도전성 배선(210, 220) 사이의 접속을 해제하여, 해당 태양 전지만 보다 용이하게 교체할 수 있다.In a solar cell module having such a structure, when there is a solar cell in which connection failure occurs between the first and second
이하에서, 이와 같은 본 발명의 제1 실시예에 따른 태양 전지 모듈에 적용되는 태양 전지의 일례에 대해 보다 구체적으로 설명한다.Hereinafter, an example of a solar cell applied to the solar cell module according to the first embodiment of the present invention will be described in more detail.
도 7는 본 발명의 제1 실시예에 따른 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위해 일부 사시도를 도시한 것이고, 도 8은 도 7에 도시된 태양 전지의 제1 방향(x) 단면도이다. FIG. 7 is a perspective view illustrating a solar cell according to a first embodiment of the present invention. FIG. 8 is a cross-sectional view of the solar cell shown in FIG. Sectional view.
도 7는 도 4에 적용되는 태양 전지의 일례를 나타내는 일부 사시도이고, 도 8은 도 7에 도시된 태양 전지의 제1 방향(x) 단면을 도시한 것이다.Fig. 7 is a partial perspective view showing an example of a solar cell applied to Fig. 4, and Fig. 8 is a sectional view in the first direction (x) of the solar cell shown in Fig.
도 7 및 도 8에 도시된 바와 같이, 본 발명에 따른 태양 전지의 일례는 반사 방지막(130), 반도체 기판(110), 터널층(180), 에미터부(121), 후면 전계부(172, back surface field, BSF), 진성 반도체층(150), 패시베이션층(190), 제1 전극(141) 그리고 제2 전극(142)을 구비할 수 있다. 7 and 8, an example of a solar cell according to the present invention includes an
여기서, 반사 방지막(130), 진성 반도체층(150), 터널층(180) 및 패시베이층(190)은 생략될 수도 있으나, 구비된 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 구비된 경우를 일례로 설명한다.Here, the
반도체 기판(110)은 제 1 도전성 타입의 불순물을 함유하는 단결정 실리콘, 다결정 실리콘 중 적어도 어느 하나로 형성될 수 있다. 일례로, 반도체 기판(110)은 단결정 실리콘 웨이퍼로 형성될 수 있다.The
여기서, 제1 도전성 타입은 n형 또는 p형 도전성 타입 중 어느 하나일 수 있다. Here, the first conductivity type may be any one of n-type and p-type conductivity types.
반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.When the
이하에서는 이와 같은 반도체 기판(110)의 제1 도전성 타입이 n형인 경우를 일례로 설명한다.Hereinafter, a case where the first conductive type of the
이러한 반도체 기판(110)의 전면에 복수의 요철면을 가질 수 있다. 이로 인해 반도체 기판(110)의 전면 위에 위치한 에미터부(121) 역시 요철면을 가질 수 있다. The
이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가할 수 있다.Accordingly, the amount of light reflected from the front surface of the
반사 방지막(130)은 외부로부터 반도체 기판(110)의 전면으로 입사되는 빛의 반사를 최소화하기 위하여, 반도체 기판(110)의 전면 위에 위치하며, 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있다. The
터널층(180)은 반도체 기판(110)의 후면 전체에 직접 접촉하여 배치되며, 유전체 재질을 포함할 수 있다. 따라서, 터널층(180)은 도 7 및 도 8에 도시된 바와 같이, 반도체 기판(110)에서 생성되는 캐리어를 통과시킬 수 있다.The
이와 같은 터널층(180)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.The
아울러, 터널층(180)은 600℃ 이상의 고온 공정에도 내구성이 강한 S300x 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 s252300on nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), s252300on oxynitride (SiON) 또는 hydrogenerated SiON로 형성이 가능하며, 이와 같은 터널층(180)의 두께(T180)는 0.5nm ~ 2.5nm 사이에서 형성될 수 있다.In addition, the
에미터부(121)는 반도체 기판(110)의 후면에 배치되며, 일례로, 터널층(180)의 후면의 일부에 직접 접촉하여, 일례로, 제2 방향(y)으로 길게 배치되며, 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 다결정 실리콘 재질로 형성될 수 있으며, 에미터부(121)는 터널층(180)을 사이에 두고 반도체 기판(110)과 p-n 접합을 형성할 수 있다.The
각 에미터부(121)는 반도체 기판(110)과 p-n접합을 형성하므로, 에미터부(121)는 p형의 도전성 타입을 가질 수 있다. 그러나, 본 발명의 일례와 달리, 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 복수의 에미터부(121)쪽으로 이동하고 분리된 정공은 복수의 후면 전계부(172)쪽으로 이동할 수 있다.Since each
복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.When the plurality of
후면 전계부(172)는 반도체 기판(110)의 후면에 배치되며, 일례로 터널층(180)의 후면 중에서 전술한 복수의 에미터부(121) 각각과 이격된 일부 영역에 직접 접촉하여, 복수 개가 일례로, 에미터부(121)와 나란한 제2 방향(y)으로 길게 위치하도록 형성될 수 있다. The rear
이와 같은 후면 전계부(172)는 제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑되는 다결정 실리콘 재질로 형성될 수 있다. 따라서, 예를 들어, 기판이 n형 타입의 불순물로 도핑되는 경우, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.The rear
이러한 후면 전계부(172)는 반도체 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 캐리어(예, 전자) 이동을 용이하게 할 수 있다. The rear
따라서, 후면 전계부(172) 및 그 부근 또는 제1 및 제2 전극(141, 142)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킬 수 있다. Thus, the amount of charge lost by recombination of electrons and holes in the rear
여기의 도 7 및 도 8에서는 에미터부(121)와 후면 전계부(172)가 터널층(180)의 후면에 다결정 실리콘 재질로 형성된 경우를 일례로 설명하였으나, 이와 다르게, 터널층(180)이 생략된 경우, 에미터부(121)와 후면 전계부(172)는 반도체 기판(110)의 후면 내에 불순물이 확산되어 도핑될 수도 있다. 이와 같은 경우, 에미터부(121)와 후면 전계부(172)는 반도체 기판(110)과 동일한 단결정 실리콘 재질로 형성될 수도 있다.7 and 8 illustrate the case where the
아울러, 전술한 에미터부(121)에는 제1, 2 전극(141, 142) 중 어느 하나의 전극이 접속되도록 형성되고, 후면 전계부(172)에는 나머지 전극이 접속되도록 형성될 수 있다. In addition, the
일례로, 도 7 및 도 8에 도시된 바와 같이, 에미터부(121)에는 제1 전극(141)이 접속되고, 후면 전계부(172)에는 제2 전극(142)이 접속될 수 있지만, 이와 다르게 에미터부(121)에 제2 전극(142)이 접속되고, 후면 전계부(172)에는 제1 전극(141)이 접속되는 것도 가능하다. 7 and 8, the
이하에서는 에미터부(121)에는 제1 전극(141)이 접속되고, 후면 전계부(172)에는 제2 전극(142)이 접속되는 경우를 일례로 설명한다.Hereinafter, a case where the
진성 반도체층(150)은 에미터부(121)와 후면 전계부(172) 사이에 노출된 터널층(180)의 후면에 형성될 수 있고, 이와 같은 진성 반도체층(150)은 에미터부(121) 및 후면 전계부(172)와 다르게 제1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물이 도핑되지 않은 진성 다결정 실리콘층으로 형성될 수 있다.The
아울러, 도 7 및 도 8에 도시된 바와 같이, 진성 반도체층(150)의 양측면 각각은 에미터부(121)의 측면 및 후면 전계부(172)의 측면에 직접 접촉되는 구조를 가질 수 있다.7 and 8, each of the opposite side surfaces of the
패시베이션층(190)은 후면 전계부(172), 진성 반도체층(150) 및 에미터부(121)에 형성되는 다결정 실리콘 재질의 층의 후면에 형성된 뎅글링 본드(dangling bond)에 의한 결함을 제거하여, 반도체 기판(110)으로부터 생성된 캐리어가 뎅글링 본드(dangling bond)에 의해 재결합되어 소멸되는 것을 방지하는 역할을 할 수 있다.The
이를 위하여, 패시베이션층(190)은 진성 반도체층(150)의 후면을 완전히 덮고, 에미터부(121)의 후면 중에서 제1 전극(141)이 접속된 부분을 제외한 나머지 부분을 덮고, 후면 전계부(172)의 후면 중에서 제2 전극(142)이 접속된 부분을 제외한 나머지 부분을 덮도록 형성될 수 있다.The
이와 같은 패시베이션층(190)은 유전체층으로 형성될 수 있으며, 일례로, 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘막(a-Si:H) 중 적어도 어느 하나로 형성될 수 있다.The
제1 전극(141)은 에미터부(121)에 접속하고, 제2 방향(y)으로 길게 뻗어 형성될 수 있다. 이와 같은, 제1 전극(141)은 에미터부(121) 쪽으로 이동한 캐리어, 예를 들어 정공을 수집할 수 있다.The
제2 전극(142)은 후면 전계부(172)에 접속하고, 제1 전극(141)과 나란하게 제2 방향(y)으로 길게 뻗어 형성될 수 있다. 이와 같은, 제2 전극(142)은 후면 전계부(172) 쪽으로 이동한 캐리어, 예를 들어, 전자를 수집할 수 있다.The
이와 같은 제1, 2 전극(141, 142) 각각은 제2 방향(y)으로 길게 뻗어 형성될 수 있고, 제1 전극(141)과 제2 전극(142)이 제1 방향(x)으로 이격되되, 교번하여 배치될 수 있다.Each of the first and
이와 같은 복수의 제1 및 제2 전극(141, 142)은 제1, 2 도전성 배선(210, 220) 및 도전성 접착제(251)와 다른 금속 재질을 포함하여 형성될 수 있다. 일례로, 제1, 2 전극(141, 142) 각각은 티타늄(Ti), 은(Ag), 알루미늄(Al), 니켈-바나듐 합금(NiV), 니켈(Ni), 니켈-알루미늄 합금(NixAly), 몰리브데넘(Mo), 주석(Sn) 중 적어도 하나의 재질이 적어도 하나의 층으로 형성될 수 있다. The plurality of first and
이와 같은 제1, 2 전극(141, 142)은 스퍼터링(sputtering) 방법, 전자 빔 증착 장비(Electron Beam evaporator), 또는 무전해/전해 도금법 중 어느 하나를 이용하여 형성될 수 있다.The first and
이와 같은 구조로 제조된 본 발명에 따른 태양 전지에서 제1 전극(141)을 통하여 수집된 정공과 제2 전극(142)을 통하여 수집된 전자는 외부의 회로 장치를 통하여 외부 장치의 전력으로 이용될 수 있다.The holes collected through the
본 발명에 따른 태양 전지 모듈에 적용된 태양 전지는 반드시 도 7 및 도 8에만 한정하지 않으며, 태양 전지에 구비되는 제1, 2 전극(141, 142)이 반도체 기판(110)의 후면에만 형성되는 점을 제외하고 다른 구성 요소는 얼마든지 변경이 가능하다. The solar cell applied to the solar cell module according to the present invention is not limited to the solar cell shown in FIG. 7 and FIG. 8. The first and
예를 들어 본 발명의 태양 전지 모듈에는 제1 전극(141)의 일부 및 에미터부(121)가 반도체 기판(110)의 전면에 위치하고, 제1 전극(141)의 일부가 반도체 기판(110)에 형성된 홀을 통해 반도체 기판(110)의 후면에 형성된 제1 전극(141)의 나머지 일부와 연결되는 MWT 타입의 태양 전지도 적용이 가능하다.For example, in the solar cell module of the present invention, a part of the
또한, 도 4 내지 도 8에서는 제1, 2 전극(141, 142)의 길이 방향 및 에미터부(121)와 후면 전계부(172)의 길이 방향이 각각 제2 방향(y)으로 길게 형성된 경우만을 일례로 설명하였지만, 이와 다르게, 제1, 2 전극(141, 142)의 길이 방향 및 에미터부(121)와 후면 전계부(172)의 길이 방향 각각이 제1 방향(x)으로 길게 형성될 수도 있다. 4 to 8, only the longitudinal direction of the first and
이와 같이, 제1, 2 전극(141, 142)의 길이 방향 및 에미터부(121)와 후면 전계부(172)의 길이 방향 각각이 제1 방향(x)으로 길게 형성된 예에 대해서는 본 발명의 제2 실시예에 따른 태양 전지 모듈에서 구체적으로 설명한다.As described above, the longitudinal direction of the first and
이와 같은 본 발명의 제1 실시예에 따른 태양 전지 모듈에서, 각 태양 전지의 반도체 기판(110)의 후면 패턴에 대해 보다 상세히 설명하면 다음과 같다.In the solar cell module according to the first embodiment of the present invention, the rear surface pattern of the
도 9는 본 발명의 제1 실시예에 따른 태양 전지 모듈에서, 각 태양 전지의 반도체 기판(110)의 후면 패턴에 대해 보다 상세히 설명하기 위한 도이다.9 is a view for explaining the back surface pattern of the
여기서, 도 9의 (a)는 반도체 기판(110)의 후면 모습을 대략적으로 도시한 것이고, 도 9의 (b)는 반도체 기판(110)의 단면 모습을 대략적으로 도시한 것이다.9 (a) schematically shows a rear view of the
이와 같은 도 9에서는 이해의 편의상 도 7 및 도 8에서 설명한 패시베이션층(190)이 생략된 경우를 일례로 도시하고 설명하지만, 실질적으로는 도 7 및 도 8에서 설명한 바와 같이, 구비될 수 있다.In FIG. 9, the case where the
도 9의 (a)에 도시된 바와 같이, 제1 실시예에 따른 태양 전지 모듈에서, 각 태양 전지의 반도체 기판(110)의 후면은 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)으로 구분될 수 있다.9A, in the solar cell module according to the first embodiment, the rear surface of the
일례로, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)은 반도체 기판(110)의 후면에 제2 방향(y)으로 길게 형성될 수 있고, 반도체 기판(110) 후면의 중앙 부분에서 제1 방향(x)으로 서로 이격되고, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이의 이격된 공간(D)은 제2 방향(y)으로 길게 뻗어 구분될 수 있다.For example, the first sub-cell region AA and the second sub-cell region BB may be formed in the rear surface of the
이때, 에미터부(121)와 후면 전계부(172)의 길이 방향 역시 제2 방향(y)으로 길게 뻗어 형성될 수 있으며, 제1, 2 전극들(141, 142) 각각은 에미터부(121)와 후면 전계부(172) 각각에 접속되되, 제1 서브셀 영역(AA) 및 제2 서브셀 영역(BB)에서 제2 방향(y)으로 길게 형성될 수 있다.The longitudinal direction of the
아울러, 도 9의 (a)에 도시된 바와 같이, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이의 이격된 공간에는 에미터부(121) 및 후면 전계부(172)가 형성되지 않을 수 있고, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이의 이격된 공간에는 제1, 2 도전성 타입의 불순물이 도핑되지 않는 진성 반도체층(150)이 제2 방향(y)으로 길게 위치할 수 있다.9A, the
이와 같이 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)으로 구분되는 반도체 기판(110)의 후면에, 도 4에 도시된 바와 같이, 제1 도전성 배선들(210)이 제1 서브셀 영역(AA) 및 제2 서브셀 영역(BB) 각각에 형성된 제1 전극들(141)에 접속될 수 있고, 제2 도전성 배선들(220)이 제1 서브셀 영역(AA) 및 제2 서브셀 영역(BB) 각각에 형성된 제1 전극들(141)에 접속될 수 있다.4, the first
이와 같은 반도체 기판(110)에는 도 9의 (a) 및 (b)에 도시된 바와 같이, 함몰 라인(111)이 형성될 수 있다.9 (a) and 9 (b), a recessed
이와 같은 함몰 라인(111)은 반도체 기판(110)의 전면에서 제1 방향(x)과 나란한 반도체 기판(110)의 한쪽 끝단에서 반대쪽 끝단까지 제2 방향(y)으로 길게 형성될 수 있다.The recessed
아울러, 도 9의 (b)에 도시된 바와 같이, 함몰 라인(111)의 단면 폭은 반도체 기판(110)의 전면에서 반도체 기판(110)의 후면으로 진행할수록 감소할 수 있다.9 (b), the cross-sectional width of the recessed
여기서, 함몰 라인(111)의 최대 폭(W111)이나 함몰 깊이(H111)는 반도체 기판 두께(T110)보다 작을 수 있다.Here, the maximum width W111 and the recessed depth H111 of the recessed
보다 구체적으로, 반도체 기판(110)의 두께(T110) 대비 함몰 라인(111)의 최대 폭(W111)은 반도체 기판(110)의 수광 영역 감소를 최소화하고, 반도체 기판(110)의 구조적 안정성을 고려하여, 1:0.5 ~ 0.9 사이로 형성할 수 있다.More specifically, the maximum width W111 of the recessed
일례로, 반도체 기판(110)의 두께(T110)가 180㎛인 경우, 함몰 라인(111)의 최대 폭(W111)은 90㎛~160㎛ 사이일 수 있다. For example, when the thickness T110 of the
아울러, 함몰 라인(111)의 함몰 깊이(H111)는 반도체 기판(110)의 구조적 안정성과, 제1, 2 서브셀 영역(AA, BB) 사이에서 캐리어가 재결합되는 것을 방지하기 위하여, 반도체 기판 두께(T110) 대비 1:0.25~0.9 사이로 형성할 수 있다.The depression depth H111 of the
따라서, 반도체 기판(110)의 두께(T110)가 180㎛인 경우, 함몰 라인(111)의 함몰 깊이(H111)는 45㎛~160㎛ 사이일 수 있다.Therefore, when the thickness T110 of the
아울러, 반도체 기판(110)의 구조적 안정성을 보다 확보하기 위하여, 함몰 라인(111) 내의 공간에는 절연성 재질의 폴리머(113)가 채워질 수 있다.In addition, in order to further secure the structural stability of the
이에 따라, 반도체 기판(110)에 함몰 라인(111)이 형성되더라도, 모듈 제조 공정 중 함몰 라인(111)이 형성된 부분에서 반도체 기판(110)이 파손되는 것을 보다 방지할 수 있다.Accordingly, even if the recessed
아울러, 함몰 라인(111) 내의 공간에 채워지는 절연성 재질의 폴리머(113)는 폴리머가 시각적으로 인지되는 것을 최소화하기 위하여, 반도체 기판(110)의 전면 표면 색상과 동일하거나 유사한 계열의 색상일 수 있다.In addition, the insulating
아울러, 절연성 재질의 폴리머(113)는 탄성을 가질 수 있다. 여기서, 폴리머의 탄성은 전면 및 후면 충진재(20, 30)의 탄성과 실질적으로 동일할 수 있다.In addition, the
아울러, 이와 같이, 함몰 라인(111) 내의 공간에 채워지는 절연성 재질의 폴리머(113)는 전면 충진재(20)에 직접 접촉할 수 있다.In this way, the
지금까지의 본 발명의 제1 실시예에서는 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)으로 구분된 하나의 반도체 기판(110)에서 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)을 서로 전기적으로 직렬 연결하기 위하여, 서브 커넥터(310)를 사용한 경우를 일례로, 설명하였지만, 이와 다르게, 서브 커넥터(310)는 생략될 수도 있다.In the first embodiment of the present invention, the first sub-cell region AA and the second sub-cell region AA are formed in one
이에 대해 보다 구체적으로 도 10을 참조하여 설명하면, 다음과 같다.This will be described in more detail with reference to FIG.
도 10은 본 발명의 제1 실시예에서 서브 커넥터(310)가 생략된 변경예를 설명하기 위한 도이다.10 is a view for explaining a modification example in which the
도 10에서는 앞선 본 발명의 제1 실시예와 동일한 내용에 대한 설명은 생략하고, 다른 부분을 위주로 설명한다.In FIG. 10, the description of the same contents as those of the first embodiment of the present invention is omitted, and the other portions are mainly described.
본 발명의 제1 실시예의 변경예는 도 10에 도시된 바와 같이, 서브 커넥터(310)가 생략될 수도 있다.As a modification of the first embodiment of the present invention, as shown in Fig. 10, the
이때, 도 4에서는 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선들(210) 각각은 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선들(220) 각각과 동일 선상에 위치할 수 있고, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이의 이격된 공간에서 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선(210)과 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선(220)이 직접 서로 접속될 수 있다.4, each of the first
아울러, 이때, 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선(210)과 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선(220)이 직접 서로 접속되되, 일체로 형성될 수 있다. At this time, the first
즉, 일례로, 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선(210)과 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선(220)은 동일한 하나의 리본에 의해 일체로 형성될 수 있다. That is, for example, the first
즉, 하나의 리본이 제1 서브셀 영역(AA)에 형성된 제1 전극(141)에 접속되고, 제2 서브셀 영역(BB)에 형성된 제2 전극(142)에 접속될 수 있고, 제1 서브셀 영역(AA)에 형성된 제2 전극(142)과의 사이 및 제2 서브셀 영역(BB)에 형성된 제1 전극(141)과의 사이에서는 절연층(252)에 의해 단락이 방지될 수 있다.That is, one ribbon may be connected to the
아울러, 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선(210)과 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선(220)이 서로 직접 접속되는 부분은 반도체 기판(110)의 전면에 위치하는 함몰 라인(111)과 중첩될 수 있다.A portion where the first
본 발명의 제1 실시예 및 제1 실시예의 변경예에서는 제1 서브셀 영역(AA)에 형성된 제1 도전성 배선(210)과 제2 서브셀 영역(BB)에 형성된 제2 도전성 배선(220)이 동일 선상에 위치하는 경우를 일례로 설명하였지만, 이와 다르게 제1 서브셀 영역(AA)에 형성된 제1 도전성 배선(210)과 제2 서브셀 영역(BB)에 형성된 제2 도전성 배선(220)이 동일 선상에 위치하는 것도 가능하다.The first
아울러, 제1 실시예에서는 서브 커넥터(310)가 하나로 형성된 경우를 일례로 설명하였지만, 이와 다르게 서브 커넥터(310)가 복수 개로 형성되는 것도 가능하다.In addition, although the case where the
이에 대해서는 다음의 도 11을 참조하여 설명한다.This will be described below with reference to FIG.
도 11은 본 발명의 제1 실시예에서 서브 커넥터(310)가 복수 개로 형성된 다른 변경예를 설명하기 위한 도이다.11 is a view for explaining another modification example in which a plurality of
도 11에서는 앞선 본 발명의 제1 실시예와 동일한 내용에 대한 설명은 생략하고, 다른 부분을 위주로 설명한다.11, description of the same contents as those of the first embodiment of the present invention will be omitted, and other portions will be mainly described.
도 11에 도시된 바와 같이, 제1 실시예의 다른 변경예에서는 제1 서브셀 영역(AA)의 에 형성된 제1 도전성 배선(210)과 제2 서브셀 영역(BB)에 형성된 제2 도전성 배선(220)이 동일 선상에 위치할 수 있다.11, in another modification of the first embodiment, the first
이때, 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이의 공간에 중첩하여 위치하는 서브 커넥터(310)는 복수 개로 형성될 수 있다.At this time, a plurality of
이때, 복수 개의 서브 커넥터(310)는 제1 서브셀 영역(AA)에 접속된 각각의 제1 도전성 배선(210)과 제2 서브셀 영역(BB)에 접속된 각각의 제2 도전성 배선(220)을 서로 접속시킬 수 있다. 즉, 하나의 서브 커넥터(310)가 제1 서브셀 영역(AA)에 접속된 하나의 제1 도전성 배선(210)과 제2 서브셀 영역(BB)에 접속된 하나의 제2 도전성 배선(220)을 서로 접속시킬 수 있다At this time, the plurality of
이때, 서브 커넥터(310)의 길이 방향이 도 11에 도시된 바와 같이 제1 방향(x) 또는 제2 방향(y)에 대해 사선 방향으로 배치될 수도 있지만, 이와 다르게, 제2 방향(y)으로 배치될 수도 있다.At this time, although the longitudinal direction of the
이때, 서브 커넥터(310)의 폭이나 두께 및 재질은 앞선 제1 실시예에서 설명한 바와 같이, 제1, 2 도전성 배선(210, 220)의 폭이나 두께 및 재질과 동일할 수 있다.At this time, the width, thickness, and material of the
아울러, 제1 실시예 및 제1 실시예의 다른 변경예에서는 서브 커넥터(310)가 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이의 공간에만 위치하는 경우를 일례로 도시하였지만, 서브 커넥터(310)의 위치가 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이의 공간과 중첩하되, 일부는 제1 서브셀 영역(AA)이나 제2 서브셀 영역(BB)과 중첩하여 배치될 수도 있다.In addition, although the
이때, 복수의 서브 커넥터(310)는 도 11에 도시된 바와 같이, 반도체 기판(110)의 전면에 위치하는 함몰 라인(111)과 중첩될 수 있다.At this time, as shown in FIG. 11, the plurality of
이와 같이, 반도체 기판(110)의 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이의 공간에 위치하는 서브 커넥터(310)는 태양 전지를 형성하는 셀 형성 공정에서 제1, 2 전극(141, 142)을 형성한 후에 형성되거나, 각각의 태양 전지를 형성한 이후, 제1, 2 도전성 배선(210, 220)을 반도체 기판(110)의 후면에 접속시키는 공정 중에 함께 형성될 수 있다.As described above, the
지금까지 본 발명의 제1 실시예, 제1 실시예의 변경예 및 제1 실시예의 다른 변경예에서는 복수 개의 태양 전지가 제1 방향(x)으로 직렬 연결되는 경우, 각 태양 전지의 제1, 2 전극(141, 142)의 길이 방향이 제2 방향(y)으로 배치되고, 제1, 2 도전성 배선(210, 220)의 길이 방향이 제1 방향(x)으로 배치되는 경우를 일례로 설명하였다.In the first embodiment of the present invention, the modification of the first embodiment and the other modification of the first embodiment, when a plurality of solar cells are connected in series in the first direction (x), the first and second The longitudinal direction of the
그러나, 이와 다르게, 복수 개의 태양 전지가 제1 방향(x)으로 직렬 연결되는 경우, 각 태양 전지의 제1, 2 전극(141, 142)의 길이 방향이 제1 방향(x)으로 배치되고, 제1, 2 도전성 배선(210, 220)의 길이 방향이 제2 방향(y)으로 배치되는 경우에도 본 발명을 적용할 수 있다. 이에 대해 설명하면 다음과 같다.Alternatively, when a plurality of solar cells are connected in series in the first direction (x), the longitudinal direction of the first and
도 12는 본 발명에 따른 태양 전지 모듈의 제2 실시예를 설명하기 위한 도이다. 12 is a view for explaining a second embodiment of a solar cell module according to the present invention.
도 12에서는 앞선 본 발명의 제1 실시예와 동일한 내용에 대한 설명은 생략하고, 다른 부분을 위주로 설명한다.In FIG. 12, the same descriptions as those of the first embodiment of the present invention are omitted, and the other portions are mainly described.
도 12에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 태양 전지 모듈은 반도체 기판(110)의 제1 서브셀 영역(AA) 및 제2 서브셀 영역(BB)에 위치하는 제1, 2 전극들(141, 142) 각각의 길이 방향이 제1 방향(x)이 되도록 각 태양 전지가 배치될 수 있다. 12, the solar cell module according to the second embodiment of the present invention includes first and second sub-cell regions AA and BB located in a first sub-cell region AA and a second sub- Each of the solar cells may be arranged so that the longitudinal direction of each of the two
이때, 제1 방향(x)으로 길게 뻗은 제1, 2 전극들(141, 142) 각각은 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이의 공간에서 서로 이격될 수 있다.At this time, each of the first and
아울러, 제1, 2 전극들(141, 142)이 서로 이격되는 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB) 사이에, 앞에서 설명한 바와 같이, 함몰 라인(111)이 위치할 수 있다.The recessed
아울러, 제1, 2 서브셀 영역(AA, BB) 각각에서, 제1, 2 도전성 배선들(210, 220)은 제2 방향(y)으로 길게 중첩되어 접속될 수 있다.In addition, in each of the first and second sub-cell regions AA and BB, the first and second
이때, 제1, 2 서브셀 영역(AA, BB) 각각에서, 제1 도전성 배선들(210)은 제1 전극(141)에 도전성 접착제(251)를 통해 접속되고, 제2 도전성 배선들(220)은 제2 전극(142)에 도전성 접착제(251)를 통해 접속될 수 있다. 아울러, 제1 도전성 배선들(210)과 제2 전극들(142) 사이 및 제2 도전성 배선들(220)과 제1 전극들(141) 사이에는 단락을 방지하기 위해 절연층(252)이 위치할 수 있다.In each of the first and second sub-cell regions AA and BB, the first
아울러, 본 발명의 제2 실시예에 따른 태양 전지 모듈에서는 도 12에 도시된 바와 같이, 셀간 커넥터(300)뿐만 아니라 서브 커넥터(310)도 반도체 기판(110)의 투영 영역 밖에 위치할 수 있다.In addition, in the solar cell module according to the second embodiment of the present invention, not only the
이때, 서브 커넥터(310)와 셀간 커넥터(300)는 제1 방향(x)과 나란한 반도체 기판(110)의 어느 한 측면 밖에 나란하게 배치되되, 반도체 기판(110)을 중심으로 서로 반대편에 배치될 수 있다.The sub-connector 310 and the
일례로, 도 12에 도시된 바와 같이, 서브 커넥터(310)가 반도체 기판(110)의 측면 중 제1 방향(x)과 나란한 어느 한 측면 밖에 제1 방향(x)으로 길게 위치하면, 셀간 커넥터(300)는 제1 방향(x)과 나란한 반도체 기판(110)의 나머지 한 측면 밖에 제1 방향(x)으로 길게 위치할 수 있다.12, when the sub-connector 310 is located long in the first direction x on one side of the side surface of the
이와 같은 태양 전지 각각에서, 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선들(210)과 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선들(220)은 반도체 기판(110)의 측면 중 제1 방향(x)과 나란한 어느 한 측면 밖으로 돌출될 수 있다.In each of the solar cells, the first
아울러, 반도체 기판(110)의 어느 한 측면 밖으로 돌출된 제1 서브셀 영역(AA)에 접속된 제1 도전성 배선들(210)과 제2 서브셀 영역(BB)에 접속된 제2 도전성 배선들(220)은 반도체 기판(110)의 어느 한 측면 밖에 제1 방향(x)으로 길게 배치되는 서브 커넥터(310)에 공통으로 접속될 수 있다.In addition, the first
이에 따라, 반도체 기판(110)의 제1 서브셀 영역(AA)과 제2 서브셀 영역(BB)은 서로 직렬 연결될 수 있다.Accordingly, the first sub-cell region AA and the second sub-cell region BB of the
아울러, 각 태양 전지에서 제2 서브셀 영역(BB)에 접속된 제1 도전성 배선들(210)과 제1 서브셀 영역(AA)에 접속된 제2 도전성 배선들(220)은 반도체 기판(110)의 측면 중 제1 방향(x)과 나란한 나머지 한 측면 밖으로 돌출되고, 서로 인접한 두 개의 태양 전지(C1, C2) 중 어느 한 태양 전지의 제2 서브셀 영역(BB)에 접속된 제1 도전성 배선들(210)과 서로 인접한 두 개의 태양 전지(C1, C2) 중 나머지 한 태양 전지의 제1 서브셀 영역(AA)에 접속된 제2 도전성 배선들(220)은 반도체 기판(110)의 나머지 한 측면에 위치하는 셀간 커넥터(300)에 공통으로 접속될 수 있다.The first
이에 따라, 복수의 태양 전지(C1, C2)는 제1 방향(x)으로 서로 직렬 연결될 수 있다.Thus, the plurality of solar cells C1 and C2 can be connected in series with each other in the first direction x.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.
Claims (23)
상기 제1 서브셀 영역에 구비된 상기 복수의 제1 전극과 상기 제2 서브셀 영역에 구비된 상기 복수의 제2 전극을 서로 전기적으로 연결하기 위해 상기 반도체 기판 상에서 상기 제1, 2 서브셀 영역 사이의 이격 공간과 중첩하여 배치된 서브 커넥터;를 포함하고,
상기 반도체 기판의 전면에는 상기 제1, 2 서브셀 영역 사이를 따라 상기 이격 공간과 중첩되는 위치에 상기 반도체 기판의 두께보다 작은 깊이로 함몰된 함몰 라인이 형성되는 태양 전지 모듈.A first sub-cell region and a second sub-cell region physically spaced from each other on a semiconductor substrate, wherein each of the first sub-cell region and the second sub-cell region includes a plurality Each of the solar cells having a first electrode and a plurality of second electrodes; And
A plurality of first electrodes provided in the first sub-cell region and a plurality of second electrodes provided in the second sub-cell region are electrically connected to each other, And a sub-connector disposed overlapping with the spacing space between the sub-
Wherein a recessed line recessed at a depth smaller than a thickness of the semiconductor substrate is formed on a front surface of the semiconductor substrate so as to overlap with the spacing space along the space between the first and second subcell regions.
상기 태양 전지 모듈은
상기 각각의 태양 전지는 제1 방향으로 길게 배열되어 직렬 연결되고,
상기 함몰 라인은 상기 제1 방향과 교차하는 제2 방향으로 길게 형성되고,
상기 제1, 2 서브셀 영역 각각에서, 상기 제1 전극들에 접속하는 제1 도전성 배선들;과 상기 제2 전극들에 접속하는 제2 도전성 배선들;을 더 포함하고,
상기 제1 서브셀 영역에 접속된 제1 도전성 배선들은 상기 제2 서브셀 영역에 접속된 제2 도전성 배선들에 전기적으로 접속되고,
상기 함몰 라인은 상기 반도체 기판의 전면에서 상기 제1 방향과 나란한 상기 반도체 기판의 한쪽 끝단에서 반대쪽 끝단까지 상기 제2 방향으로 길게 형성되는 태양 전지 모듈.The method according to claim 1,
The solar cell module
Wherein each of the solar cells is arranged in a long direction in a first direction and connected in series,
Wherein the recessed line is elongated in a second direction intersecting with the first direction,
The first conductive interconnects connected to the first electrodes and the second conductive interconnects connected to the second electrodes in each of the first and second subcell regions,
The first conductive wirings connected to the first sub-cell region are electrically connected to the second conductive wirings connected to the second sub-cell region,
Wherein the recessed line is elongated in the second direction from one end to the opposite end of the semiconductor substrate parallel to the first direction on the front surface of the semiconductor substrate.
상기 반도체 기판의 전면에서 상기 반도체 기판의 후면으로 진행할수록 상기 함몰 라인의 단면 폭은 감소하는 태양 전지 모듈.The method according to claim 1,
Wherein the cross-sectional width of the recessed line decreases as the distance from the front surface of the semiconductor substrate to the rear surface of the semiconductor substrate decreases.
상기 함몰 라인의 최대 폭은 상기 반도체 기판의 두께보다 작은 태양 전지 모듈.The method according to claim 1,
Wherein the maximum width of the recessed line is smaller than the thickness of the semiconductor substrate.
상기 함몰 라인의 최대 폭은 상기 반도체 기판의 두께 대비 1: 0.5~0.9 사이인 태양 전지 모듈.5. The method of claim 4,
Wherein a maximum width of the recessed line is between 1: 0.5 and 0.9 with respect to a thickness of the semiconductor substrate.
상기 함몰 라인의 함몰 깊이는 상기 반도체 기판 두께 대비 1: 0.25 ~ 0.9 사이인 태양 전지 모듈.5. The method of claim 4,
Wherein the recessed depth of the recessed line is between 1: 0.25 and 0.9 with respect to the thickness of the semiconductor substrate.
상기 함몰 라인 내의 공간에는 절연성 재질의 폴리머가 채워진 태양 전지 모듈.The method according to claim 1,
And a space in the recessed line is filled with a polymer of an insulating material.
상기 절연성 재질의 폴리머는 상기 반도체 기판의 전면 표면 색상과 동일하거나 유사한 계열의 색상인 태양 전지 모듈.8. The method of claim 7,
Wherein the polymer of the insulating material has a color of the same or similar color as that of the front surface of the semiconductor substrate.
상기 절연성 재질의 폴리머는 탄성을 갖는 태양 전지 모듈.8. The method of claim 7,
Wherein the polymer of the insulating material has elasticity.
상기 제1, 2 전극들 각각은 상기 제1, 2 서브셀 영역 사이에서 공간적으로 서로 이격되고,
상기 제1, 2 도전성 배선들 각각은 상기 제1, 2 서브셀 영역 사이에서 공간적으로 서로 이격되는 태양 전지 모듈.3. The method of claim 2,
Each of the first and second electrodes being spaced apart from each other between the first and second sub-
Wherein each of the first and second conductive wirings is spaced apart from each other between the first and second sub-cell regions.
상기 반도체 기판의 후면에서 상기 제1 서브셀 영역과 상기 제2 서브셀 영역 각각은 상기 제2 방향으로 길게 형성되는 태양 전지 모듈.11. The method of claim 10,
And the first sub-cell region and the second sub-cell region are formed to be elongated in the second direction on a rear surface of the semiconductor substrate.
상기 제1 서브셀 영역과 상기 제2 서브셀 영역은 상기 반도체 기판 후면의 중앙 부분에서 상기 제1 방향으로 서로 이격되고,
상기 제1 서브셀 영역과 상기 제2 서브셀 영역 사이의 이격된 공간은 상기 제2 방향으로 길게 뻗어 있는 태양 전지 모듈.11. The method of claim 10,
The first sub-cell region and the second sub-cell region being spaced from each other in the first direction at a central portion of the rear surface of the semiconductor substrate,
And a spaced space between the first sub-cell region and the second sub-cell region is elongated in the second direction.
상기 각각의 태양 전지에서,
상기 제1, 2 전극들 각각은 상기 제1 서브셀 영역 및 상기 제2 서브셀 영역에서 상기 제2 방향으로 길게 형성되는 태양 전지 모듈.11. The method of claim 10,
In each of the solar cells,
Wherein each of the first and second electrodes is elongated in the second direction in the first sub-cell region and the second sub-cell region.
상기 제1 서브셀 영역 및 상기 제2 서브셀 영역 각각에서 상기 제1, 2 도전성 배선들 각각은 상기 제1, 2 전극들과 교차하는 방향으로 길게 배치되되,
상기 제1 서브셀 영역에 접속된 상기 제1, 2 도전성 배선들 각각은 상기 제2 서브셀 영역과 중첩되지 않고,
상기 제2 서브셀 영역에 접속된 상기 제1, 2 도전성 배선들 각각은 상기 제1 서브셀 영역과 중첩되지 않는 태양 전지 모듈.11. The method of claim 10,
Each of the first and second conductive wirings in each of the first sub-cell region and the second sub-cell region is arranged long in a direction crossing the first and second electrodes,
Each of the first and second conductive wirings connected to the first sub-cell region does not overlap the second sub-cell region,
And each of the first and second conductive wirings connected to the second sub-cell region does not overlap with the first sub-cell region.
상기 제1, 2 서브셀 영역 각각에서,
상기 제1 도전성 배선들 각각은 상기 제1 전극들에 도전성 접착제를 통해 전기적으로 접속되고, 상기 제2 전극들과는 절연층에 의해 절연되고,
상기 제2 도전성 배선들 각각은 상기 제2 전극들에 도전성 접착제를 통해 전기적으로 접속되고, 상기 제1 전극들과는 절연층에 의해 절연되는 태양 전지 모듈. 3. The method of claim 2,
In each of the first and second sub-cell regions,
Wherein each of the first conductive wirings is electrically connected to the first electrodes through a conductive adhesive agent and is insulated from the second electrodes by an insulating layer,
Wherein each of the second conductive wirings is electrically connected to the second electrodes through a conductive adhesive agent and is insulated from the first electrodes by an insulating layer.
상기 서브 커넥터는 상기 제1 서브셀 영역에 접속된 상기 제1 도전성 배선들 및 상기 제2 서브셀 영역에 접속된 상기 제2 도전성 배선들과 접속되는 태양 전지 모듈.3. The method of claim 2,
And the sub-connector is connected to the first conductive wirings connected to the first sub-cell region and the second conductive wirings connected to the second sub-cell region.
상기 서브 커넥터는 복수 개로 형성되고,
상기 복수 개의 서브 커넥터 각각은 상기 제1 서브셀 영역에 접속된 각각의 제1 도전성 배선과 상기 제2 서브셀 영역에 접속된 각각의 제2 도전성 배선을 서로 접속시키는 태양 전지 모듈.17. The method of claim 16,
The plurality of sub-connectors are formed,
And each of the plurality of sub-connectors connects each of the first conductive wirings connected to the first sub-cell region and each of the second conductive wirings connected to the second sub-cell region.
상기 서브 커넥터는 상기 제2 방향으로 길게 배치되어 하나로 형성되고,
상기 제1 서브셀 영역에 접속된 상기 제1 도전성 배선들과 상기 제2 서브셀 영역에 접속된 상기 제2 도전성 배선들이 상기 하나의 서브 커넥터에 공통으로 접속되는 태양 전지 모듈.17. The method of claim 16,
Wherein the sub-connector is formed in a long length in the second direction,
The first conductive wirings connected to the first sub-cell region and the second conductive wirings connected to the second sub-cell region are commonly connected to the one sub-connector.
상기 반도체 기판의 후면 중 상기 제1, 2 서브셀 영역 각각에 상기 제1 도전성과 반대인 제2 도전성 타입의 불순물이 도핑된 에미터부;와 상기 반도체 기판보다 상기 제1 도전성 타입의 불순물이 고농도로 도핑된 후면 전계부;를 더 포함하고,
상기 에미터부에는 상기 제1, 2 전극 중 어느 하나의 전극이 접속되고, 상기 후면 전계부에는 나머지 전극이 접속되는 태양 전지 모듈.11. The method of claim 10,
A first conductive type impurity which is doped with an impurity of a second conductivity type opposite to the first conductivity type in each of the first and second sub-cell regions of the rear surface of the semiconductor substrate; And a doped back electroluminescent portion,
Wherein one of the first and second electrodes is connected to the emitter section and the remaining electrode is connected to the rear electric section.
상기 에미터부 및 상기 후면 전계부 각각은 상기 제1, 2 서브셀 영역 각각에 상기 제2 방향으로 길게 뻗어 형성되는 태양 전지 모듈.20. The method of claim 19,
Wherein each of the emitter portion and the rear electric portion extends in each of the first and second sub-cell regions in the second direction.
상기 제1 서브셀 영역과 상기 제2 서브셀 영역 사이의 공간에는 상기 에미터부 및 상기 후면 전계부가 형성되지 않는 태양 전지 모듈.20. The method of claim 19,
Wherein the emitter portion and the rear electric field portion are not formed in a space between the first sub-cell region and the second sub-cell region.
상기 제1 서브셀 영역과 상기 제2 서브셀 영역 사이의 공간에는 상기 제1, 2 도전성 타입의 불순물이 도핑되지 않는 진성 반도체층이 상기 제2 방향으로 길게 더 위치하는 태양 전지 모듈.22. The method of claim 21,
And the intrinsic semiconductor layer in which the first and second conductive type impurities are not doped is located further in the space between the first sub-cell region and the second sub-cell region in the second direction.
상기 각각의 태양 전지는 상기 제1 방향으로 서로 바로 인접하여 위치하고,
상기 서로 바로 인접한 상기 각각의 태양 전지 사이에는 상기 제2 방향으로 길게 배치되는 셀간 커넥터를 더 포함하고,
상기 셀간 커넥터에는 상기 서로 바로 인접한 두 개의 태양 전지 중 상기 어느 한 태양 전지의 상기 제2 서브셀 영역에 접속된 상기 제1 도전성 배선들과 상기 나머지 하나의 태양 전지의 상기 제1 서브셀 영역에 접속된 상기 제2 도전성 배선들이 공통으로 접속되는 태양 전지 모듈.
3. The method of claim 2,
Each of the solar cells being positioned immediately adjacent to each other in the first direction,
Further comprising an intercell connector disposed between the solar cells immediately adjacent to each other in the second direction,
The inter-cell connector is connected to the first sub-cell region of the remaining one solar cell and the first conductive interconnection connected to the second sub-cell region of one of the two solar cells immediately adjacent to the one solar cell And the second conductive wirings are connected in common.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160119886A KR101806978B1 (en) | 2016-09-20 | 2016-09-20 | Solar cell module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160119886A KR101806978B1 (en) | 2016-09-20 | 2016-09-20 | Solar cell module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101806978B1 true KR101806978B1 (en) | 2017-12-08 |
Family
ID=60920052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160119886A KR101806978B1 (en) | 2016-09-20 | 2016-09-20 | Solar cell module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101806978B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473509A (en) * | 2018-12-25 | 2019-03-15 | 无锡先导智能装备股份有限公司 | The putting device and its method of glue cauda are not printed |
| CN109698253A (en) * | 2018-12-25 | 2019-04-30 | 无锡先导智能装备股份有限公司 | Putting device and its method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031839A (en) * | 2002-06-27 | 2004-01-29 | Sanyo Electric Co Ltd | Method for manufacturing solar battery module and method for separating solar battery cell |
| JP2014127552A (en) * | 2012-12-26 | 2014-07-07 | Sharp Corp | Solar battery |
| KR101642231B1 (en) * | 2015-09-08 | 2016-07-22 | 엘지전자 주식회사 | Solar cell module |
-
2016
- 2016-09-20 KR KR1020160119886A patent/KR101806978B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031839A (en) * | 2002-06-27 | 2004-01-29 | Sanyo Electric Co Ltd | Method for manufacturing solar battery module and method for separating solar battery cell |
| JP2014127552A (en) * | 2012-12-26 | 2014-07-07 | Sharp Corp | Solar battery |
| KR101642231B1 (en) * | 2015-09-08 | 2016-07-22 | 엘지전자 주식회사 | Solar cell module |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473509A (en) * | 2018-12-25 | 2019-03-15 | 无锡先导智能装备股份有限公司 | The putting device and its method of glue cauda are not printed |
| CN109698253A (en) * | 2018-12-25 | 2019-04-30 | 无锡先导智能装备股份有限公司 | Putting device and its method |
| CN109473509B (en) * | 2018-12-25 | 2023-12-08 | 无锡先导智能装备股份有限公司 | Film placing device without printing adhesive tail film and method thereof |
| CN109698253B (en) * | 2018-12-25 | 2023-12-08 | 无锡先导智能装备股份有限公司 | Film placing device and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11152525B2 (en) | Solar cell module | |
| KR101816164B1 (en) | Solar cell module | |
| KR101658733B1 (en) | Solar cell module | |
| US20110132426A1 (en) | Solar cell module | |
| US11538950B2 (en) | Solar cell panel | |
| KR101612955B1 (en) | Interconnector and solar cell module having the same | |
| KR101642231B1 (en) | Solar cell module | |
| KR101284278B1 (en) | Solar cell module and interconnector used in solar cell module | |
| KR101806978B1 (en) | Solar cell module | |
| KR20170032670A (en) | Solar cell module | |
| KR101684156B1 (en) | Solar cell module | |
| KR101788160B1 (en) | Solar cell module | |
| KR101806971B1 (en) | A manufacturing method and solar cell module thereby | |
| KR101816181B1 (en) | Solar cell module | |
| KR101911844B1 (en) | Solar cell module | |
| KR101806972B1 (en) | Solar cell module | |
| KR101788166B1 (en) | Solar cell module | |
| KR102298447B1 (en) | Solar cell module | |
| KR101656622B1 (en) | Solar cell module and manufacturing method thereof | |
| KR20170028548A (en) | Solar cell module | |
| KR101816180B1 (en) | Solar cell module | |
| KR101816151B1 (en) | Solar cell module | |
| KR101975586B1 (en) | Solar cell module | |
| KR102394105B1 (en) | Solar cell module | |
| KR101806981B1 (en) | Solar cell module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant |