KR102455606B1 - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
KR102455606B1
KR102455606B1 KR1020150070183A KR20150070183A KR102455606B1 KR 102455606 B1 KR102455606 B1 KR 102455606B1 KR 1020150070183 A KR1020150070183 A KR 1020150070183A KR 20150070183 A KR20150070183 A KR 20150070183A KR 102455606 B1 KR102455606 B1 KR 102455606B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor substrate
doped
surface electrode
thickness
Prior art date
Application number
KR1020150070183A
Other languages
Korean (ko)
Other versions
KR20160136562A (en
Inventor
정일형
심승환
김진아
Original Assignee
상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 filed Critical 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드
Priority to KR1020150070183A priority Critical patent/KR102455606B1/en
Priority to JP2016100783A priority patent/JP6272391B2/en
Priority to US15/159,430 priority patent/US10276737B2/en
Priority to EP16170321.0A priority patent/EP3096360A1/en
Publication of KR20160136562A publication Critical patent/KR20160136562A/en
Application granted granted Critical
Publication of KR102455606B1 publication Critical patent/KR102455606B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다.
본 발명의 일례에 따른 태양 전지는 결정질 실리콘 재질을 함유하는 반도체 기판; 반도체 기판의 후면에 배치되며, 제1 도전성 타입의 불순물이 도핑되는 제1 도핑부; 반도체 기판의 후면에 배치되며, 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물이 도핑되는 제2 도핑부; 제1 도핑부에 접속되는 제1 전극; 및 제2 도핑부에 접속되는 제2 전극;을 포함하고, 제1 전극은 반도체 기판의 후면 영역 위에 면 형태로 형성되되, 제2 도핑부가 형성된 영역에 개구홀을 구비하는 제1 면전극을 포함하고, 제2 전극은 제1 면전극의 개구홀을 통해 제2 도핑부에 접속되고, 반도체 기판의 후면에서 제1 면전극과 중첩되되 이격된 면 형태로 형성되는 제2 면전극을 포함한다.The present invention relates to a solar cell.
A solar cell according to an example of the present invention includes a semiconductor substrate containing a crystalline silicon material; a first doping portion disposed on a rear surface of the semiconductor substrate and doped with impurities of a first conductivity type; a second doping portion disposed on a rear surface of the semiconductor substrate and doped with impurities of a second conductivity type opposite to the first conductivity type; a first electrode connected to the first doped portion; and a second electrode connected to the second doped portion, wherein the first electrode is formed in a planar shape on a rear region of the semiconductor substrate, and includes a first surface electrode having an opening hole in the second doped region. and a second surface electrode connected to the second doped portion through the opening of the first surface electrode, and overlapping with the first surface electrode on the rear surface of the semiconductor substrate and formed in a spaced apart surface shape.

Description

태양 전지{SOLAR CELL}solar cell {SOLAR CELL}

본 발명은 태양 전지에 관한 것이다. The present invention relates to a solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as the depletion of existing energy resources such as oil and coal is predicted, interest in alternative energy to replace them is increasing, and accordingly, solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. A typical solar cell includes a semiconductor portion that forms a p-n junction by different conductive types such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types.

이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor part, and the generated electron-hole pairs are separated into electrons and holes, which are charges, respectively, and the electrons move toward the n-type semiconductor part and the holes are p It moves toward the semiconductor part of the mold. The moved electrons and holes are collected by different electrodes connected to the n-type semiconductor part and the p-type semiconductor part, respectively, and power is obtained by connecting these electrodes with wires.

이와 같은 태양 전지는 복수 개가 인터커넥터에 의해 서로 연결되어 모듈로 형성될 수 있다.A plurality of such solar cells may be connected to each other by an interconnector to form a module.

본 발명은 태양 전지를 제공하는데 그 목적이 있다.An object of the present invention is to provide a solar cell.

본 발명의 일례에 따른 태양 전지는 결정질 실리콘 재질을 함유하는 반도체 기판; 반도체 기판의 후면에 배치되며, 제1 도전성 타입의 불순물이 도핑되는 제1 도핑부; 반도체 기판의 후면에 배치되며, 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물이 도핑되는 제2 도핑부; 제1 도핑부에 접속되는 제1 전극; 및 제2 도핑부에 접속되는 제2 전극;을 포함하고, 제1 전극은 반도체 기판의 후면 영역 위에 면 형태로 형성되되, 제2 도핑부가 형성된 영역에 개구홀을 구비하는 제1 면전극을 포함하고, 제2 전극은 제1 면전극의 개구홀을 통해 제2 도핑부에 접속되고, 반도체 기판의 후면에서 제1 면전극과 중첩되되 이격된 면 형태로 형성되는 제2 면전극을 포함한다.A solar cell according to an example of the present invention includes a semiconductor substrate containing a crystalline silicon material; a first doping portion disposed on a rear surface of the semiconductor substrate and doped with impurities of a first conductivity type; a second doping portion disposed on a rear surface of the semiconductor substrate and doped with impurities of a second conductivity type opposite to the first conductivity type; a first electrode connected to the first doped portion; and a second electrode connected to the second doped portion, wherein the first electrode is formed in a planar shape on a rear region of the semiconductor substrate, and includes a first surface electrode having an opening hole in the second doped region. and a second surface electrode connected to the second doped portion through the opening of the first surface electrode, and overlapping with the first surface electrode on the rear surface of the semiconductor substrate and formed in a spaced apart surface shape.

여기서, 제1 전극은 제1 면전극과 제1 도핑부에 사이에 위치하는 제1 투명 전극을 더 포함하고, 제2 전극은 제2 면전극과 제2 도핑부 사이에 위치하는 제2 투명 전극을 더 포함할 수 있다.Here, the first electrode further includes a first transparent electrode positioned between the first surface electrode and the first doped portion, and the second electrode is a second transparent electrode positioned between the second surface electrode and the second doped portion. may further include.

여기서, 반도체 기판의 후면에서 보았을 때, 제1 면전극과 제1 투명 전극의 패턴은 서로 동일할 수 있다.Here, when viewed from the rear surface of the semiconductor substrate, the patterns of the first surface electrode and the first transparent electrode may be the same.

또한, 제1 도핑부는 일부 영역을 제외한 반도체 기판의 후면 영역에 전체적으로 형성되고, 제2 도핑부는 반도체 기판의 후면 영역 중 일부 영역에 형성될 수 있다.In addition, the first doped portion may be entirely formed on the rear surface area of the semiconductor substrate except for a partial area, and the second doped portion may be formed on a partial area of the rear surface area of the semiconductor substrate.

이때, 제2 도핑부가 형성되는 일부 영역은 서로 이격된 복수 개의 영역을 포함하고, 복수 개의 일부 영역은 격자 형태로 배열될 수 있다.In this case, the partial region in which the second doped part is formed may include a plurality of regions spaced apart from each other, and the plurality of partial regions may be arranged in a lattice form.

또한, 제1 면전극은 복수의 태양 전지를 서로 전기적으로 연결하는 인터커넥터와 접속되기 위하여, 반도체 기판의 한 끝단에서 외부에 노출될 수 있다.In addition, the first surface electrode may be exposed to the outside at one end of the semiconductor substrate in order to be connected to an interconnector that electrically connects the plurality of solar cells to each other.

이때, 제2 면전극의 제1 방향으로의 길이는 제1 면전극의 제1 방향으로의 길이보다 짧을 수 있다.In this case, the length of the second surface electrode in the first direction may be shorter than the length of the first surface electrode in the first direction.

또한, 제1 면전극과 제2 면전극 사이의 이격된 공간에는 절연층이 더 위치할 수 있다.In addition, an insulating layer may be further positioned in a space spaced apart between the first surface electrode and the second surface electrode.

아울러, 반도체 기판의 후면 전체면과 제1 도핑부 및 제2 도핑부의 전면 사이에는 반도체 기판에서 생성된 캐리어(carrier)가 통과되는 터널층이 더 위치할 수 있다.In addition, a tunnel layer through which carriers generated in the semiconductor substrate pass may be further positioned between the entire rear surface of the semiconductor substrate and the front surfaces of the first doped portion and the second doped portion.

이때, 터널층은 SiOx(실리콘산화물), a-Si(비정질실리콘), 또는 SiC(실리콘카바이드) 중 적어도 하나를 포함하고, 터널층의 두께는 1nm ~ 3nm 사이일 수 있다.In this case, the tunnel layer may include at least one of SiOx (silicon oxide), a-Si (amorphous silicon), or SiC (silicon carbide), and the thickness of the tunnel layer may be between 1 nm and 3 nm.

여기서, 절연층의 두께는 터널층의 두께보다 두꺼울 수 있고, 절연층은 반도체층 또는 유전체층으로 형성될 수 있다.Here, the thickness of the insulating layer may be thicker than the thickness of the tunnel layer, and the insulating layer may be formed of a semiconductor layer or a dielectric layer.

일례로, 절연층은 a-SiOx(비정질 실리콘 산화물), a-SiNx(비정질 실리콘 질화물), a-SiCx(비정질 실리콘 카바이드), 또는 AlOx(알루미늄 산화물) 중 적어도 하나를 포함할 수 있다.For example, the insulating layer may include at least one of a-SiOx (amorphous silicon oxide), a-SiNx (amorphous silicon nitride), a-SiCx (amorphous silicon carbide), or AlOx (aluminum oxide).

아울러, 절연층의 두께는 50nm ~ 200nm 사이일 수 있다.In addition, the thickness of the insulating layer may be between 50 nm and 200 nm.

또한, 제1, 2 투명 전극은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), IWO(indium tungsten oxide) 또는 수소가 도핑된 IO:H(indium oxide) 중 적어도 하나를 포함할 수 있다. In addition, the first and second transparent electrodes may include at least one of indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium tungsten oxide (IWO), or indium oxide (IO:H) doped with hydrogen. may include.

이때, 제1, 2 투명 전극 각각의 두께는 10nm ~ 100nm 사이일 수 있다.In this case, the thickness of each of the first and second transparent electrodes may be between 10 nm and 100 nm.

아울러, 제1, 2 면전극은 Al 또는 Cu 중 적어도 하나를 포함하고, 제1, 2 면전극 각각의 두께는 제1, 2 투명 전극의 각각의 두께보다 두꺼울 수 있다.In addition, the first and second surface electrodes may include at least one of Al or Cu, and each of the first and second surface electrodes may have a thickness greater than that of the first and second transparent electrodes.

일례로, 제1, 2 면전극 각각의 두께는 100nm ~ 5um 사이일 수 있다. For example, the thickness of each of the first and second surface electrodes may be between 100 nm and 5 μm.

본 발명의 일례에 따른 태양 전지는 제1, 2 전극이 제1 면전극과 제2 면전극의 2층 구조로 형성되어, 제1, 2 전극의 면저항 손실을 최소화하고, 제1, 2 면전극을 통해 인터커넥터와 접속할 수 있는 넓은 면을 확보하여, 인터커넥터의 연결을 용이하게 하여 태양 전지의 모듈화 공정을 단순화시킬 수 있다. In the solar cell according to an example of the present invention, the first and second electrodes are formed in a two-layer structure of the first surface electrode and the second surface electrode, so that loss of sheet resistance of the first and second electrodes is minimized, and the first and second surface electrodes It is possible to secure a wide surface that can be connected to the interconnector through the module, thereby facilitating the interconnection of the interconnector, thereby simplifying the solar cell modularization process.

도 1 및 도 2는 본 발명의 일례에 따른 태양 전지를 설명하기 위한 도이다.
도 3은 본 발명에 따른 제1, 2 도핑층(121, 172)의 패턴의 일례를 설명하기 위하여, 도 2의 (a)에 도시된 태양 전지의 단면에서 LV1-LV1의 단면을 절단하여 도시한 도이다.
도 4는 본 발명에 따른 제1, 2 투명 전극(141C, 142C)의 패턴의 일례를 설명하기 위하여, 도 2의 (a)에 도시된 태양 전지의 단면에서 LV2-LV2의 단면을 절단하여 도시한 도이다.
도 5는 본 발명에 따른 제1 면전극(141L)의 패턴의 일례를 설명하기 위하여, 도 2의 (a)에 도시된 태양 전지의 단면에서 LV3-LV3의 단면을 절단하여 도시한 도이다.
도 6은 본 발명에 따른 절연층(190)의 패턴의 일례를 설명하기 위하여, 도 2의 (a)에 도시된 태양 전지의 단면에서 LV4-LV4의 단면을 절단하여 도시한 도이다.
도 7은 도 1 및 도 2에서, 반도체 기판(110)의 후면에 노출되는 제1, 2 면전극(141L, 142L)의 패턴의 일례를 설명하기 위한 도이다.1 and 2 are diagrams for explaining a solar cell according to an example of the present invention.
3 is a cross-section of LV1-LV1 in the cross-section of the solar cell shown in FIG. it is one road
4 is a cross-section of LV2-LV2 in the cross-section of the solar cell shown in FIG. it is one road
FIG. 5 is a view showing a cross-section of LV3-LV3 in a cross-section of the solar cell shown in FIG. 2(a) to explain an example of a pattern of the first surface electrode 141L according to the present invention.
FIG. 6 is a view showing a cross-section of LV4-LV4 in a cross-section of the solar cell shown in FIG. 2(a) in order to explain an example of a pattern of the insulating layer 190 according to the present invention.
7 is a view for explaining an example of a pattern of the first and second surface electrodes 141L and 142L exposed on the rear surface of the semiconductor substrate 110 in FIGS. 1 and 2 .

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art to which the present invention pertains can easily implement them. However, the present invention may be embodied in several different forms and is not limited to the embodiments described herein. And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In order to clearly express various layers and regions in the drawings, the thicknesses are enlarged. When a part, such as a layer, film, region, plate, etc., is "on" another part, it includes not only the case where it is "directly on" another part, but also the case where there is another part in between. Conversely, when we say that a part is "just above" another part, we mean that there is no other part in the middle. Also, when a part is said to be formed “whole” on another part, it means that it is formed not only on the entire surface of the other part, but also on a part of the edge.

이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.Hereinafter, the front surface may be one surface of the semiconductor substrate on which direct light is incident, and the rear surface may be the opposite surface of the semiconductor substrate on which direct light is not incident or reflected light other than direct light is incident.

또한, 이하에서 어떤 두께나 길이가 실질적으로 동일하다는 의미는 오차 10% 이하인 경우를 의미한다.In addition, in the following, the meaning that a certain thickness or length is substantially the same means a case where the error is 10% or less.

도 1 및 도 2는 본 발명의 일례에 따른 태양 전지를 설명하기 위한 도로서, 도 1은 제1 전극(141)이 노출되는 태양 전지의 일측면에 대한 일부 사시도이고, 도 2의 (a)는 태양 전지를 제1 방향(x)으로 잘라 도시한 전체 단면도이고, 도 2의 (b) 내지 도 2의 (d)는 도 2의 (a)에서 (b) ~ (c) 부분을 확대 도시한 도이다.1 and 2 are a road for explaining a solar cell according to an example of the present invention, FIG. 1 is a partial perspective view of one side of the solar cell to which the first electrode 141 is exposed, and FIG. 2 (a) is an overall cross-sectional view illustrating the solar cell cut in the first direction (x), and FIGS. 2 (b) to 2 (d) are enlarged views of (b) to (c) in FIG. it is one road

본 발명의 일례에 따른 태양 전지는 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)과 반도체 기판(110)의 후면에 터널층(180), 제1 도핑부(121), 제2 도핑부(172), 절연층(190), 제1 전극(141) 그리고 제2 전극(142)을 구비할 수 있다. As shown in FIGS. 1 and 2 , the solar cell according to an example of the present invention includes a semiconductor substrate 110 and a tunnel layer 180 , a first doped part 121 , and a second doped part 121 on the back surface of the semiconductor substrate 110 . A doped portion 172 , an insulating layer 190 , a first electrode 141 , and a second electrode 142 may be provided.

여기서, 터널층(180)은 생략될 수도 있으나, 구비된 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 구비된 경우를 일례로 설명한다.Here, the tunnel layer 180 may be omitted, but when provided, the efficiency of the solar cell is further improved, and thus, the provided case will be described below as an example.

반도체 기판(110)은 제 1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물 중 어느 한 타입의의 불순물을 함유하는 단결정 실리콘 또는 다결정 실리콘 중 적어도 어느 하나로 형성될 수 있다. 일례로, 반도체 기판(110)은 단결정 실리콘 웨이퍼로 형성될 수 있다.The semiconductor substrate 110 may be formed of at least one of single-crystal silicon or polycrystalline silicon containing impurities of any one of a first conductivity type impurity and a second conductivity type impurity. For example, the semiconductor substrate 110 may be formed of a single crystal silicon wafer.

여기서, 제1 도전성 타입은 n형 또는 p형 도전성 타입 중 어느 하나일 수 있다. 제2 도전성 타입은 제1 도전성 타입과 반대인 경우 경우를 의미한다.Here, the first conductivity type may be either an n-type or a p-type conductivity type. The second conductivity type means a case opposite to the first conductivity type.

예를 들어, 제1 도전성 타입이 n형인 경우, 제2 도전성 타입은 p형일 수 있고, 반대로 제1 도전성 타입이 p형인 경우, 제2 도전성 타입은 n형일 수 있다.For example, when the first conductivity type is n-type, the second conductivity type may be p-type, and conversely, when the first conductivity type is p-type, the second conductivity type may be n-type.

따라서, 반도체 기판(110)에는 n형 타입의 불순물 또는 p형 타입의 불순물 중 어느 한 타입의 불술물이 도핑될 수 있다.Accordingly, the semiconductor substrate 110 may be doped with either an n-type impurity or a p-type impurity.

반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)되고, 반대로, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.When the semiconductor substrate 110 has a p-type conductivity type, impurities of a trivalent element such as boron (B), gallium, indium, etc. are doped into the semiconductor substrate 110 , and conversely, the semiconductor substrate 110 . When the n-type conductivity type is present, impurities of a pentavalent element such as phosphorus (P), arsenic (As), or antimony (Sb) may be doped into the semiconductor substrate 110 .

이러한 반도체 기판(110)의 전면에 복수의 요철면을 가질 수 있다. 이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가할 수 있다.A plurality of concavo-convex surfaces may be formed on the entire surface of the semiconductor substrate 110 . As a result, the amount of light reflected from the front surface of the semiconductor substrate 110 may decrease, and thus the amount of light incident into the semiconductor substrate 110 may increase.

터널층(180)은 반도체 기판(110)의 후면 전체면과 제1 도핑부(121) 및 제2 도핑부(172)의 전면 사이에 형성될 수 있다.The tunnel layer 180 may be formed between the entire rear surface of the semiconductor substrate 110 and the front surfaces of the first doped portion 121 and the second doped portion 172 .

따라서, 터널층(180)의 전면은 반도체 기판(110)의 후면 전체면에 직접 접촉하며, 터널층(180)의 후면은 제1, 2 도핑부(121, 172)의 전면에 직접 접촉하여 형성될 수 있다.Accordingly, the front surface of the tunnel layer 180 is in direct contact with the entire rear surface of the semiconductor substrate 110 , and the rear surface of the tunnel layer 180 is formed in direct contact with the front surfaces of the first and second doped portions 121 and 172 . can be

이와 같은 터널층(180)은 반도체 기판(110)의 후면에 유전체 재질 또는 반도체 물질을 포함할 수 있으며, 이와 같은 유전체 재질 또는 반도체 물질을 증착하여 형성될 수 있다. The tunnel layer 180 may include a dielectric material or a semiconductor material on the rear surface of the semiconductor substrate 110 , and may be formed by depositing such a dielectric material or a semiconductor material.

보다 구체적으로, 터널층(180)은 SiOx(실리콘산화물)과 같은 유전체 재질로 형성되거나, a-Si(비정질실리콘) 또는 SiC(실리콘카바이드)와 같은 반도체 물질로 형성될 수 있다.More specifically, the tunnel layer 180 may be formed of a dielectric material such as SiOx (silicon oxide) or a semiconductor material such as a-Si (amorphous silicon) or SiC (silicon carbide).

이와 같은 터널층(180)의 재료 중에서 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성되는 것이 더욱 바람직할 수 있다.Among the materials of the tunnel layer 180 , it may be more preferable to be formed of a dielectric material formed of SiCx or SiOx, which is durable even in a high temperature process of 600° C. or higher.

그러나 이 외에도 터널층(180)은 silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON로 형성이 가능하다. However, in addition to this, the tunnel layer 180 may be formed of silicon nitride (SiNx), hydrogenated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON), or hydrogenated SiON.

이와 같은 터널층(180)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.Such a tunnel layer 180 allows carriers generated in the semiconductor substrate 110 to pass therethrough, and may perform a passivation function for the back surface of the semiconductor substrate 110 .

이와 같은 터널층(180)의 두께(T180)는 반도체 기판(110)에서 생성된 캐리어를 통과시키면서, 반도체 기판(110)에 대한 패시베이션 기능을 적절하게 수행하기 위하여, 1nm ~ 3nm 사이로 형성될 수 있다.The thickness T180 of the tunnel layer 180 may be formed between 1 nm and 3 nm in order to properly perform a passivation function on the semiconductor substrate 110 while passing the carriers generated in the semiconductor substrate 110 . .

아울러, 이와 같은 터널층(180)은 태양 전지 제조할 때 고온의 열처리 공정이 수행되더라도 반도체 기판(110)의 특성(예를 들면, 캐리어 라이프 타임)이 훼손되는 것을 최소화시킬 수 있다. In addition, the tunnel layer 180 can minimize damage to the characteristics (eg, carrier lifetime) of the semiconductor substrate 110 even when a high-temperature heat treatment process is performed when the solar cell is manufactured.

제1 도핑부(121)는 반도체 기판(110)의 후면에 배치된다. 일례로 이와 같은 제1 도핑부(121)는 도 1 및 도 2에 도시된 바와 같이, 터널층(180)의 후면의 일부에 직접 접촉하여 배치될 수 있다. 그러나, 도 1 및 도 2에 도시된 바와 다르게, 터널층(180)이 없는 경우, 제1 도핑부(121)는 반도체 기판(110)의 후면 일부에 직접 접촉하여 배치되는 것도 가능하다.The first doped portion 121 is disposed on the rear surface of the semiconductor substrate 110 . For example, the first doped portion 121 may be disposed in direct contact with a portion of the rear surface of the tunnel layer 180 as shown in FIGS. 1 and 2 . However, unlike shown in FIGS. 1 and 2 , in the absence of the tunnel layer 180 , the first doped portion 121 may be disposed in direct contact with a portion of the rear surface of the semiconductor substrate 110 .

이와 같은 제1 도핑부(121)는 제1 도전성 타입의 불순물이 도핑될 수 있다. 따라서, 만약 반도체 기판(110)에 제1 도전성 타입의 불순물이 도핑되는 경우에는 제1 도핑부(121)는 후면 전계부로서의 역할을 수행할 수 있으며, 이와 다르게, 만약 반도체 기판(110)에 제2 도전성 타입의 불순물이 도핑되는 경우에는 제1 도핑부(121)는 터널층(180)을 사이에 두고 반도체 기판(110)과 p-n 접합을 형성하므로, 에미터부로서의 역할을 수행할 수 있다. 이하에서는 제1 도핑부(121)가 에미터부인 경우를 일례로 설명한다.The first doped portion 121 may be doped with impurities of the first conductivity type. Accordingly, if the semiconductor substrate 110 is doped with an impurity of the first conductivity type, the first doped part 121 may function as a rear electric field part. When doped with two-conductivity-type impurities, the first doped portion 121 forms a p-n junction with the semiconductor substrate 110 with the tunnel layer 180 interposed therebetween, thereby serving as an emitter portion. Hereinafter, a case in which the first doped portion 121 is an emitter portion will be described as an example.

여기서, 일례로, 제1 도핑부(121)에 p형의 타입의 불순물이 도핑되는 에미터부로 형성되고, 반도체 기판(110)에 n형 타입의 불순물이 도핑되는 경우, 외부에서 빛이 입사되었을 때에, 반도체 기판(110) 내에는 정공과 전자 쌍이 생성되고, 제1 도핑부(121)와 반도체 기판(110) 사이의 p-n 접합에 의해 정공과 전자 쌍은 정공과 전자로 분리되고, 분리된 정공은 복수의 제1 도핑부(121)쪽으로 이동할 수 있고 분리된 정공은 후술하는 제2 도핑부(172)쪽으로 이동할 수 있다.Here, as an example, when the first doped portion 121 is formed as an emitter portion doped with p-type impurities and the semiconductor substrate 110 is doped with n-type impurities, light may have been incident from the outside. At this time, a hole and an electron pair are generated in the semiconductor substrate 110 , and a hole and an electron pair are separated into a hole and an electron by a p-n junction between the first doped portion 121 and the semiconductor substrate 110 , and the separated holes may move toward the plurality of first doped portions 121 , and the separated holes may move toward a second doped portion 172 , which will be described later.

그러나, 이와 다르게 제1 도핑부(121)가 n형의 도전성 타입을 가질 경우, 전자가 제1 도핑부(121) 방향으로 이동하고, 정공은 제2 도핑부(172) 방향으로 이동할 수 있다.However, when the first doped portion 121 has an n-type conductivity, electrons may move in the direction of the first doped portion 121 and holes may move in the direction of the second doped portion 172 .

제2 도핑부(172)는 반도체 기판(110)의 후면에 배치된다. 일례로 이와 같은 제2 도핑부(172)는 도 1 및 도 2에 도시된 바와 같이, 터널층(180)의 후면 중에서 제1 도핑부(121)가 접촉하지 않는 나머지 영역에 직접 접촉하여 형성될 수 있다. 그러나, 도 1 및 도 2에 도시된 바와 다르게, 터널층(180)이 없는 경우, 제1 도핑부(121)는 반도체 기판(110)의 후면 일부에 직접 접촉하여 배치되는 것도 가능하다.The second doped portion 172 is disposed on the rear surface of the semiconductor substrate 110 . For example, as shown in FIGS. 1 and 2 , the second doped portion 172 may be formed in direct contact with the remaining region to which the first doped portion 121 does not contact among the rear surfaces of the tunnel layer 180 . can However, unlike shown in FIGS. 1 and 2 , in the absence of the tunnel layer 180 , the first doped portion 121 may be disposed in direct contact with a portion of the rear surface of the semiconductor substrate 110 .

이와 같은 제2 도핑부(172)는 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물이 도핑되어 형성될 수 있다. 따라서, 제1 도핑부(121)의 제1 도전성 타입이 p형인 경우, 제2 도핑부(172)의 제2 도전성 타입은 n형일 수 있고, 이와 같은 제2 도핑부(172)의 불순물 도핑 농도는 반도체 기판(110)의 불순물 도핑 농도보다 높을 수 있다.The second doped portion 172 may be formed by doping an impurity of a second conductivity type opposite to that of the first conductivity type. Accordingly, when the first conductivity type of the first doped portion 121 is p-type, the second conductivity type of the second doped portion 172 may be n-type, and the impurity doping concentration of the second doped portion 172 is may be higher than an impurity doping concentration of the semiconductor substrate 110 .

따라서, 일례로, 반도체 기판(110)에 n형 불순물이 도핑된 경우, 제2 도핑부(172)는 후면 전계부로서 기능을 수행할 수 있다Accordingly, for example, when the semiconductor substrate 110 is doped with an n-type impurity, the second doped part 172 may function as a rear surface electric field part.

따라서, 제2 도핑부(172)는 반도체 기판(110)과 제2 도핑부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 제2 도핑부(172) 방향으로 전자 이동을 방해하는 반면, 제2 도핑부(172) 쪽으로의 정공의 이동을 용이하게 할 수 있다. Accordingly, the second doped portion 172 prevents electron movement in the direction of the second doped portion 172 by a potential barrier caused by a difference in impurity concentration between the semiconductor substrate 110 and the second doped portion 172 , while the second doped portion 172 . 2 It is possible to facilitate movement of holes toward the doped portion 172 .

따라서, 제2 도핑부(172)는 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고, 캐리어의 이동을 가속화시켜, 제2 도핑부(172) 방향으로 정공의 이동량을 증가시킬 수 있다. Accordingly, the second doped portion 172 may reduce the amount of charge lost due to recombination of electrons and holes and accelerate the movement of carriers, thereby increasing the amount of movement of holes in the direction of the second doped portion 172 .

이와 같은, 제1, 2 도핑부(121, 172)는 단결정 실리콘 재질, 다결정 실리콘 재질 또는 비정질 실리콘 재질로 형성될 수 있다.As such, the first and second doped portions 121 and 172 may be formed of a single crystal silicon material, a polycrystalline silicon material, or an amorphous silicon material.

일례로, 도 1 및 도 2와 같이, 본 발명에 따른 태양 전지가 터널층(180)을 구비한 경우, 제1, 2 도핑부(121, 172)는 터널층(180)의 후면에 다결정 실리콘(poly-Si) 재질 또는 비정질 실리콘(a-Si) 재질로 형성될 수 있으며, 도 1 및 도 2와 다르게 터널층(180)이 생략되는 경우, 제1, 2 도핑부(121, 172)는 반도체 기판(110)과 동일한 결정질 실리콘 재질로 형성될 수 있다.For example, as shown in FIGS. 1 and 2 , when the solar cell according to the present invention includes the tunnel layer 180 , the first and second doped portions 121 and 172 are polycrystalline silicon on the back surface of the tunnel layer 180 . It may be formed of a (poly-Si) material or an amorphous silicon (a-Si) material. Unlike FIGS. 1 and 2 , when the tunnel layer 180 is omitted, the first and second doped portions 121 and 172 are The semiconductor substrate 110 may be formed of the same crystalline silicon material.

이와 같은 제1, 2 도핑부(121, 172)는 (1) 터널층(180)의 후면에 진성 다결정 실리콘층을 증착시킨 이후, 진성 다결정 실리콘층 내에 제2 도전성 타입의 불순물을 주입시켜 형성되거나, (2) 터널층(180)의 후면에 진성 비정질 실리콘층을 증착한 이후, 열처리하여 진성 비정질 실리콘층을 진성 다결정 실리콘층으로 재결정화하면서, 재결정화되는 진성 다결정 실리콘층 내에 제2 도전성 타입의 불순물을 주입시켜 형성될 수 있다. The first and second doped portions 121 and 172 are formed by (1) depositing an intrinsic polycrystalline silicon layer on the back surface of the tunnel layer 180 and then implanting impurities of a second conductivity type into the intrinsic polycrystalline silicon layer, or , (2) depositing an intrinsic amorphous silicon layer on the back surface of the tunnel layer 180 and then recrystallizing the intrinsic amorphous silicon layer into an intrinsic polycrystalline silicon layer by heat treatment. It may be formed by implanting impurities.

또한, 도 1 및 도 2와 다르게 터널층(180)이 생략되고 제1, 2 도핑부(121, 172)가 반도체 기판(110)의 후면에 직접 접촉되어 형성되는 경우, 제1, 2 도핑부(121, 172)의 재질은 반도체 기판(110)과 동일한 실리콘 재질로 형성될 수 있다. Also, unlike FIGS. 1 and 2 , when the tunnel layer 180 is omitted and the first and second doped portions 121 and 172 are formed in direct contact with the rear surface of the semiconductor substrate 110 , the first and second doped portions are formed. The materials 121 and 172 may be formed of the same silicon material as that of the semiconductor substrate 110 .

이와 같은 경우, 제1, 2 도핑부(121, 172)는 반도체 기판(110)의 후면에 제1, 2 도전성 타입의 불순물을 각각 확산시켜 형성될 수 있다.In this case, the first and second doped portions 121 and 172 may be formed by diffusing the first and second conductive type impurities on the rear surface of the semiconductor substrate 110 , respectively.

따라서, 반도체 기판(110)이 단결정 실리콘 재질을 포함하는 경우, 제1, 2 도핑부(121, 172)도 단결정 실리콘 재질로 형성될 수 있고, 반도체 기판(110)이 다결정 실리콘 재질을 포함하는 경우, 제1, 2 도핑부(121, 172)도 다결정 실리콘 재질로 형성될 수 있다.Accordingly, when the semiconductor substrate 110 includes a single crystal silicon material, the first and second doped portions 121 and 172 may also be formed of a single crystal silicon material, and when the semiconductor substrate 110 includes a polycrystalline silicon material , the first and second doped portions 121 and 172 may also be formed of a polycrystalline silicon material.

아울러, 도 1, 도 2에서는 제1, 2 도핑부(121, 172)가 서로 직접 접속하여 형성된 경우를 일례로 도시하였으나, 이와 다르게 제1, 2 도핑부(121, 172)는 서로 이격되어 형성되는 것도 가능하다.In addition, in FIGS. 1 and 2 , a case in which the first and second doped portions 121 and 172 are directly connected to each other is illustrated as an example, but unlike this, the first and second doped portions 121 and 172 are formed to be spaced apart from each other. It is also possible to be

이와 같이, 제1, 2 도핑부(121, 172)가 서로 이격되어 형성되는 경우, 비록 도시되지는 않았지만, 제1, 2 도핑부(121, 172) 사이의 이격된 공간에는 제1, 2 도전성 타입의 불순물이 도핑되지 않는 진성 반도체층(미도시)이 형성되거나, 절연층(미도시)이 형성될 수 있다.As such, when the first and second doped portions 121 and 172 are formed to be spaced apart from each other, although not shown, the space between the first and second doped portions 121 and 172 is spaced apart from the first and second conductive portions. An intrinsic semiconductor layer (not shown) that is not doped with type impurities may be formed, or an insulating layer (not shown) may be formed.

절연층(190)은 도 1 및 도 2에 도시된 바와 같이, 제1, 2 도핑부(121, 172)의 후면 중 제1, 2 전극(141, 142)가 접속되지 않는 영역 위와 제1 전극(141)과 제2 전극(142) 사이에 위치할 수 있다.As shown in FIGS. 1 and 2 , the insulating layer 190 is formed over the region to which the first and second electrodes 141 and 142 are not connected among the rear surfaces of the first and second doped portions 121 and 172 and the first electrode It may be positioned between the 141 and the second electrode 142 .

여기서, 제1, 2 전극(141, 142) 사이에 위치한 절연층(190)은 제1 전극(141)과 제2 전극(142) 사이의 단락을 방지할 수 있고, 제1, 2 도핑부(121, 172)의 후면에 형성된 절연층(190)은 제1, 2 도핑부(121, 172)의 후면에서 뎅글링 본드(dangling bond)에 의한 결함을 제거하여, 반도체 기판(110)으로부터 생성된 캐리어가 뎅글링 본드(dangling bond)에 의해 재결합되어 소멸되는 것을 방지하는 패시베이션 역할을 수행할 수 있다.Here, the insulating layer 190 positioned between the first and second electrodes 141 and 142 can prevent a short circuit between the first electrode 141 and the second electrode 142 , and the first and second doped portions ( The insulating layer 190 formed on the rear surfaces of 121 and 172 removes defects caused by dangling bonds on the rear surfaces of the first and second doped portions 121 and 172, and is generated from the semiconductor substrate 110. It may serve as a passivation role to prevent the carrier from being recombinated by a dangling bond (dangling bond) disappear.

제1 전극(141)은 각각의 제1 도핑부(121)에 접속되어, 해당 제1 도핑부(121) 쪽으로 이동한 캐리어, 예를 들어 정공을 수집할 수 있다.The first electrode 141 may be connected to each of the first doped portions 121 to collect carriers, for example, holes that have moved toward the corresponding first doped portions 121 .

제2 전극(142)은 각각의 제2 도핑부(172)에 접속되어, 해당 제2 도핑부(172) 쪽으로 이동한 캐리어, 예를 들어, 전자를 수집할 수 있다.The second electrode 142 may be connected to each second doped portion 172 to collect carriers, for example, electrons that have moved toward the second doped portion 172 .

이와 같은 제1 전극(141)과 제2 전극(142)은 도 1 및 도 2에 도시된 바와 같이 2층 구조로 형성될 수 있다. The first electrode 141 and the second electrode 142 may be formed in a two-layer structure as shown in FIGS. 1 and 2 .

보다 구체적으로 설명하면, 도 1 및 도 2에 도시된 바와 같이, 제1 전극(141)은 반도체 기판(110)의 후면 영역 위에 전체적으로 면 형태로 형성되되, 제2 도핑부(172)가 형성된 영역에 개구홀을 구비하는 제1 면전극(141L)을 포함한다.More specifically, as shown in FIGS. 1 and 2 , the first electrode 141 is formed in a planar shape as a whole on the rear surface of the semiconductor substrate 110 , and the second doped region 172 is formed. and a first surface electrode 141L having an opening therein.

아울러, 제2 전극(142)은 제1 면전극(141L)의 개구홀을 통해 제2 도핑부(172)에 접속되고, 반도체 기판(110)의 후면에서 제1 면전극(141L)과 중첩되되 이격된 면 형태로 형성되는 제2 면전극(142L)을 포함한다. In addition, the second electrode 142 is connected to the second doped portion 172 through the opening of the first surface electrode 141L, and overlaps the first surface electrode 141L on the rear surface of the semiconductor substrate 110 . and a second surface electrode 142L formed in a spaced-apart surface shape.

이와 같이, 제1, 2 전극(141, 142)이 제1 면전극(141L)과 제2 면전극(142L)의 2층 구조로 형성되는 경우, 제1, 2 전극(141, 142)의 면저항 손실을 최소화하고, 복수의 태양 전지를 모듈화하기 위하여, 인터커넥터(미도시)를 이용하여 복수의 태양 전지를 직렬 연결시키는 태빙 공정을 보다 단순화시킬 수 있다.As described above, when the first and second electrodes 141 and 142 are formed in a two-layer structure of the first surface electrode 141L and the second surface electrode 142L, the sheet resistance of the first and second electrodes 141 and 142 In order to minimize loss and modularize a plurality of solar cells, a tabbing process of serially connecting a plurality of solar cells by using an interconnector (not shown) may be further simplified.

보다 구체적으로, 태양 전지의 제1, 2 전극(141, 142) 각각이 서로 이격되어 나란하게 하나의 방향으로 뻗어 있는 스트라이프 형태의 핑거 전극으로 구비되는 경우, 별도의 핑거 전극의 끝단에 인터커넥터와 연결시키기 위한 버스바를 구비하여야 하고, 이와 같은 경우, 제1, 2 도핑부를 통해 수집되는 캐리어는 핑거 전극을 따라 이동한 후, 버스바를 통하여 인터커넥터로 이동하였는데, 이와 같은 경우, 캐리어가 핑거 전극을 따라 이동할 때 면저항에 의한 손실을 감수해야 했다.More specifically, when each of the first and second electrodes 141 and 142 of the solar cell is provided as a finger electrode in the form of a stripe that is spaced apart from each other and extends in one direction in parallel, an interconnector and A bus bar must be provided for connection. In this case, the carriers collected through the first and second doped portions move along the finger electrodes and then move to the interconnector through the bus bars. In this case, the carriers move through the finger electrodes. When moving along, the loss due to sheet resistance had to be endured.

아울러, 이와 같은 면저항에 의한 손실을 최소화하기 위하여, 핑거 전극 및 버스바의 두께를 30um 이상 증가시켜야 하고, 반도체 기판(110)의 면적이 커질수록 면저항 성분이 더욱 증가하여 핑거 전극 및 버스바의 두께가 2 ~ 3배 이상 커져야 하는 문제점을 가지고 있었다.In addition, in order to minimize the loss due to the sheet resistance, the thickness of the finger electrode and the bus bar should be increased by 30 μm or more, and as the area of the semiconductor substrate 110 increases, the sheet resistance component further increases, so that the thickness of the finger electrode and the bus bar had a problem that it had to be larger than 2-3 times.

그러나, 본 발명과 같이, 제1, 2 전극(141, 142)이 제1 면전극(141L)과 제2 면전극(142L)의 2층 구조로 형성되는 경우, 캐리어의 수평으로 이동 거리를 최소화할 수 있어, 전술한 면저항 손실을 최소화할 수 있고, 면저항 확보를 위해 제1, 2 전극(141, 142)의 두께를 증가시킬 필요가 없어, 제1, 2 전극(141, 142)을 형성하는 제조 비용을 최소화할 수 있다.However, as in the present invention, when the first and second electrodes 141 and 142 are formed in a two-layer structure of the first surface electrode 141L and the second surface electrode 142L, the horizontal movement distance of the carrier is minimized. Therefore, it is possible to minimize the loss of sheet resistance described above, and there is no need to increase the thickness of the first and second electrodes 141 and 142 to secure the sheet resistance, so that the first and second electrodes 141 and 142 are formed. Manufacturing cost can be minimized.

아울러, 복수의 태양 전지를 직렬 연결시키는 태빙 공정시, 인터커넥터를 제1, 2 전극(141, 142)에 접속할 때, 정교한 얼라인(align)을 요하지 아니하므로, 태빙 공정을 더욱 단순화시킬 수 있고, 이로 인하여 제조 비용 더욱 절감할 수 있고, 공정 수율을 더욱 향상시킬 수 있다.In addition, in the tabbing process of connecting a plurality of solar cells in series, when connecting the interconnectors to the first and second electrodes 141 and 142, precise alignment is not required, so the tabbing process can be further simplified. , thereby further reducing the manufacturing cost and further improving the process yield.

이하에서는 도 1 및 도 2에 도시된 태양 전지를 보다 구체적으로 설명하기 위하여, 반도체 기판(110)의 후면에서 보았을 때, 제1, 2 도핑층(121, 172)의 패턴, 제1, 2 투명 전극(141C, 142C)의 패턴, 절연층(190)의 패턴 및 반도체 기판(110)의 후면에 노출되는 제1, 2 면전극(141L, 142L)의 패턴에 대해 설명한다.Hereinafter, in order to describe the solar cell shown in FIGS. 1 and 2 in more detail, when viewed from the rear surface of the semiconductor substrate 110 , the patterns of the first and second doped layers 121 and 172, the first and second transparent The patterns of the electrodes 141C and 142C, the patterns of the insulating layer 190, and the patterns of the first and second surface electrodes 141L and 142L exposed on the rear surface of the semiconductor substrate 110 will be described.

도 3은 본 발명에 따른 제1, 2 도핑층(121, 172)의 패턴의 일례를 설명하기 위하여, 도 2의 (a)에 도시된 태양 전지의 단면에서 LV1-LV1의 단면을 절단하여 도시한 도이다.3 is a cross-section of LV1-LV1 in the cross-section of the solar cell shown in FIG. it is one road

도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일례에 따른 제1 도핑부(121)는 일부 영역을 제외한 반도체 기판(110)의 후면 영역에 전체적으로 형성되고, 제2 도핑부(172)는 반도체 기판(110)의 후면 영역 중 일부 영역에 형성될 수 있다.1 to 3 , the first doped portion 121 according to an example of the present invention is formed entirely on the rear surface of the semiconductor substrate 110 except for a partial region, and the second doped portion 172 is The semiconductor substrate 110 may be formed in a portion of the rear surface area.

이때, 제2 도핑부(172)가 형성되는 일부 영역은 서로 이격된 복수 개의 영역을 포함하고, 복수 개의 일부 영역은 격자 형태로 배열될 수 있다.In this case, the partial region in which the second doped portion 172 is formed may include a plurality of regions spaced apart from each other, and the plurality of partial regions may be arranged in a lattice form.

이때, 제2 도핑부(172)가 형성되는 복수 개의 일부 영역 각각의 형상은 도 3에 도시된 바와 같이, 사각형 형상일 수 있으나, 이와 다르게 도트(dot) 형상일 수도 있고, 다각형 형상, 원형, 타원형 형상일 수도 있다.At this time, the shape of each of the plurality of partial regions in which the second doped portion 172 is formed may be a rectangular shape as shown in FIG. It may have an elliptical shape.

이때, 제2 도핑부(172)가 형성되는 복수 개의 일부 영역의 개수나 복수 개의 일부 영역 사이의 거리는 단락 전류(Jsc) 및 필팩터(F.F)에 따라 최적화될 수 있다.In this case, the number of the plurality of partial regions where the second doped portion 172 is formed or the distance between the plurality of partial regions may be optimized according to the short-circuit current Jsc and the fill factor F.F.

이와 같은 제1, 2 도핑층(121, 172)의 두께는 서로 동일하게 형성될 수 있으며, 아울러, 전술한 에미터부나 후면 전계부로서의 기능을 충분히 수행하면서, 제조 시간을 최소화하기 위하여, 5nm ~ 100nm 사이로 형성될 수 있다.The thicknesses of the first and second doped layers 121 and 172 may be the same as each other, and in addition, in order to minimize the manufacturing time while sufficiently performing the function as the emitter portion or the rear field portion described above, 5 nm ~ It can be formed between 100 nm.

아울러, 도 1 내지 도 3에서는 제1 도핑부(121)와 제2 도핑부(172)가 직접 접촉하는 경우를 일례로 도시하였으나, 이와 다르게 누설 전류를 최소화하기 위하여, 제1, 2 도핑부(121, 172) 사이에는 제1, 2 도전성 타입의 불순물이 도핑되지 않은 진성 반도체층(미도시)이 더 형성되는 것도 가능하다.In addition, in FIGS. 1 to 3 , the case where the first doped portion 121 and the second doped portion 172 directly contact is illustrated as an example, but in order to minimize leakage current, the first and second doped portions ( An intrinsic semiconductor layer (not shown) not doped with impurities of the first and second conductivity types may be further formed between 121 and 172 .

도 4는 본 발명에 따른 제1, 2 투명 전극(141C, 142C)의 패턴의 일례를 설명하기 위하여, 도 2의 (a)에 도시된 태양 전지의 단면에서 LV2-LV2의 단면을 절단하여 도시한 도이다.4 is a cross-section of LV2-LV2 in the cross-section of the solar cell shown in FIG. it is one road

참고로, 설명과 이해의 편의를 위하여, 도 4에서는 절연층(190)에 대한 도시는 생략하였다.For reference, illustration of the insulating layer 190 is omitted in FIG. 4 for convenience of explanation and understanding.

도 1, 2 및 도 4를 참조하면, 제1 전극(141)은 제1 면전극(141L)과 제1 도핑부(121)에 사이에 위치하는 제1 투명 전극(141C)을 더 포함할 수 있다. 1, 2 and 4 , the first electrode 141 may further include a first transparent electrode 141C positioned between the first surface electrode 141L and the first doped part 121 . have.

이때, 제1 투명 전극(141C)은 반도체 기판(110)의 후면 전체 영역 위에 면으로 형성되되, 제2 도핑부(172)가 형성된 영역에 복수의 개구홀(OP141C)이 형성될 수 있다.In this case, the first transparent electrode 141C may be formed on the entire rear surface of the semiconductor substrate 110 as a surface, and a plurality of opening holes OP141C may be formed in the region where the second doped portion 172 is formed.

이와 같은 제1 투명 전극(141C)의 제1 방향(x)으로의 길이(L141C)는 반도체 기판(110) 또는 제1 도핑부(121)의 제1 방향(x)으로의 길이와 실질적으로 동일할 수 있다.The length L141C of the first transparent electrode 141C in the first direction (x) is substantially the same as the length of the semiconductor substrate 110 or the first doped portion 121 in the first direction (x). can do.

이와 같은 제1 투명 전극(141C)은 도 3에서 도시된 제1 도핑부(121)에 직접 접속하여 형성될 수 있다.Such a first transparent electrode 141C may be formed by directly connecting to the first doped portion 121 illustrated in FIG. 3 .

아울러, 제2 전극(142)은 제1 투명 전극(141C)의 개구홀(OP141C)이 형성되는 영역 및 제2 면전극(142L)과 제2 도핑부(172) 사이에 위치하는 제2 투명 전극(142C)을 더 포함할 수 있다.In addition, the second electrode 142 is a second transparent electrode positioned between the region in which the opening hole OP141C of the first transparent electrode 141C is formed and the second surface electrode 142L and the second doped portion 172 . (142C) may be further included.

이와 같은 제2 투명 전극(142C)은 제2 도핑부(172)의 폭보다 작게 형성될 수 있으며, 제1 투명 전극(141C)과 이격되어 형성될 수 있다.The second transparent electrode 142C may be formed to be smaller than the width of the second doped portion 172 , and may be formed to be spaced apart from the first transparent electrode 141C.

아울러, 비록 이해의 편의상 도 4에는 도시되지는 않았지만, 도 1 및 도 2에 도시된 바와 같이, 제1 투명 전극(141C)과 제2 투명 전극(142C) 사이의 이격된 공간에는 절연층(190)이 형성될 수 있다. 이에 따라 절연층(190)은 제1 투명 전극(141C)과 제2 투명 전극(142C)이 서로 단락되지 않도록 절연할 수 있다.In addition, although not shown in FIG. 4 for convenience of understanding, as shown in FIGS. 1 and 2 , an insulating layer 190 is formed in a space between the first transparent electrode 141C and the second transparent electrode 142C. ) can be formed. Accordingly, the insulating layer 190 may insulate the first transparent electrode 141C and the second transparent electrode 142C so that they are not short-circuited from each other.

이때, 제1, 2 투명 전극(141C, 142C)은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), IWO(indium tungsten oxide) 또는 수소가 도핑된 IO:H(indium oxide) 중 적어도 하나를 포함하여 형성될 수 있다.In this case, the first and second transparent electrodes 141C and 142C are indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium tungsten oxide (IWO), or indium (IO:H) doped with hydrogen. oxide) may be formed including at least one of.

이와 같은 제1, 2 투명 전극(141C, 142C) 각각은 제1, 2 도핑층(121, 172) 각각에 직접 접속되어, 제1, 2 도핑층(121, 172)의 저항을 낮출 수 있으며, 제1, 2 면전극(141L, 142L)에 포함되는 금속 재질이 제1, 2 도핑층(121, 172)에 직접 접속되지 않도록 하여, 제1, 2 면전극(141L, 142L)에 포함되는 금속 재질이 제1, 2 도핑층(121, 172)에 직접 접촉될 때, 발생할 수 있는 플라즈마 손상(plasma damage) 또는 직접 접촉되는 부분에서의 캐리어 재결합 증가 및 제1, 2 면전극(141L, 142L)에 포함되는 금속 재질의 이온 확산을 방지할 수 있다.Each of the first and second transparent electrodes 141C and 142C is directly connected to each of the first and second doped layers 121 and 172, respectively, to lower the resistance of the first and second doped layers 121 and 172, The metal included in the first and second surface electrodes 141L and 142L is prevented from being directly connected to the first and second doped layers 121 and 172 by the metal material included in the first and second surface electrodes 141L and 142L. When the material is in direct contact with the first and second doped layers 121 and 172, plasma damage that may occur or carrier recombination increases in the portion in direct contact with the first and second surface electrodes 141L and 142L It is possible to prevent the diffusion of ions of the metal material contained in the.

이와 같이, 낮은 저항의 확보 및 플라즈마 손상 방지 및 이온 확산 방지를 위해, 제1, 2 투명 전극(141C, 142C) 각각의 두께(T141C, T142C)는 10nm ~ 100nm 사이로 형성될 수 있고, 서로 동일한 두께로 형성될 수 있다.As such, in order to secure low resistance and prevent plasma damage and ion diffusion, the thicknesses T141C and T142C of each of the first and second transparent electrodes 141C and 142C may be formed between 10 nm and 100 nm, and have the same thickness as each other. can be formed with

도 5는 본 발명에 따른 제1 면전극(141L)의 패턴의 일례를 설명하기 위하여, 도 2의 (a)에 도시된 태양 전지의 단면에서 LV3-LV3의 단면을 절단하여 도시한 도이다.FIG. 5 is a view showing a cross-section of LV3-LV3 in a cross-section of the solar cell shown in FIG. 2(a) to explain an example of a pattern of the first surface electrode 141L according to the present invention.

도 1, 2 및 도 5를 참조하면, 제1 투명 전극(141C) 위에는 반도체 기판(110)의 후면 전체 영역 위에 면으로 형성되되, 제2 도핑부(172)가 형성된 영역에 개구홀(OP141L)을 구비하는 제1 면전극(141L)이 형성될 수 있다.1, 2 and 5 , the first transparent electrode 141C is formed on the entire rear surface of the semiconductor substrate 110 as a surface, and the opening hole OP141L is formed in the region where the second doped part 172 is formed. A first surface electrode 141L having a

이와 같은 제1 면전극(141L)은 전술한 제1 투명 전극(141C)과 직접 접속되어 형성될 수 있다.The first surface electrode 141L may be directly connected to the above-described first transparent electrode 141C.

이때, 도 2의 (b)에 도시된 바와 같이, 제1 면전극(141L)은 제1 모재층(141La), 제1 버퍼층(141Lb) 및 제1 솔더 금속층(141Lc)을 포함하여 형성될 수 있다.At this time, as shown in (b) of FIG. 2 , the first surface electrode 141L may be formed to include a first base material layer 141La, a first buffer layer 141Lb, and a first solder metal layer 141Lc. have.

여기서, 제1 모재층(141La)은 전도성이 매우 양호한 Al 또는 Cu 중 적어도 하나가 포함되어 형성될 수 있으며, 제1 버퍼층(141Lb)은 제1 모재층(141La)과 제1 투명 전극(141C) 사이의 경계면에 형성될 수 있으며, Ti, Cr, Mo 중 적어도 하나의 재질로 형성될 수 있으며, 제1 솔더 금속층(141Lc)은 제1 모재층(141La)의 후면에 형성될 수 있으며, 인터커넥터와 접속을 용이하게 하기 위하여, Sn과 같이 솔더링(soldering) 가능한 금속 재질을 포함하여 형성될 수 있다.Here, the first base material layer 141La may be formed to include at least one of Al or Cu having very good conductivity, and the first buffer layer 141Lb includes the first base material layer 141La and the first transparent electrode 141C. It may be formed on the interface between the two, and may be formed of at least one of Ti, Cr, and Mo, and the first solder metal layer 141Lc may be formed on the rear surface of the first base material layer 141La, and the interconnector. In order to facilitate connection with the , it may be formed of a solderable metal material such as Sn.

아울러, 반도체 기판(110)의 후면에서 보았을 때, 제1 면전극(141L)과 제1 투명 전극(141C)의 패턴은 서로 동일할 수 있다. In addition, when viewed from the rear surface of the semiconductor substrate 110 , the patterns of the first surface electrode 141L and the first transparent electrode 141C may be identical to each other.

따라서, 반도체 기판(110)의 후면에서 보았을 때, 제1 면전극(141L)의 패턴은 반도체 기판(110)의 후면 전체 영역 위에 면으로 형성되되, 제2 도핑부(172)가 형성된 영역에 개구홀(OP141L)을 구비할 수 있다.Accordingly, when viewed from the rear surface of the semiconductor substrate 110 , the pattern of the first surface electrode 141L is formed on the entire rear surface of the semiconductor substrate 110 as a surface, and openings in the region where the second doped portion 172 is formed. A hole OP141L may be provided.

여기서, 제1 면전극(141L)의 개구홀(OP141L)과 제1 투명 전극(141C)의 개구홀(OP141C)의 크기와 위치는 동일할 수 있다. Here, the size and position of the opening hole OP141L of the first surface electrode 141L and the opening hole OP141C of the first transparent electrode 141C may be the same.

여기서, 제1 면전극(141L)의 두께(T141L)는 제1 투명 전극(141C)의 두께(T141C)보다 두껍게 형성될 수 있으며, 일례로, 제1 면전극(141L)의 두께(T141L)는 100nm ~ 5um 사이로 형성될 수 있다.Here, the thickness T141L of the first surface electrode 141L may be formed to be thicker than the thickness T141C of the first transparent electrode 141C. For example, the thickness T141L of the first surface electrode 141L is It can be formed between 100nm and 5um.

아울러, 제1 면전극(141L)의 개구홀(OP141L) 내부에 위치하는 제2 투명 전극(142C) 위에는 제2 투명 전극(142C)과 직접 접속되어 형성되는 제2 보조 전극(141L’)이 위치할 수 있다.In addition, on the second transparent electrode 142C positioned inside the opening hole OP141L of the first surface electrode 141L, a second auxiliary electrode 141L' formed in direct connection with the second transparent electrode 142C is positioned can do.

이와 같은 제2 보조 전극(141L’)은 도 2의 (c)에 도시된 바와 같이, 제2 보조 모재층(141L’a)과 제2 보조 버퍼층(141L’b)을 포함할 수 있다.The second auxiliary electrode 141L′ may include a second auxiliary base material layer 141L′a and a second auxiliary buffer layer 141L′b, as shown in FIG. 2C .

제2 보조 모재층(141L’a)은 전도성이 매우 양호한 Al 또는 Cu 중 적어도 하나가 포함되어 형성될 수 있으며, 제2 보조 버퍼층(141L’b)은 제2 모재층과 제2 투명 전극(142C) 사이의 경계면에 형성될 수 있으며, Ti, Cr, Mo 중 적어도 하나의 재질로 형성될 수 있다.The second auxiliary base material layer 141L'a may be formed by including at least one of Al or Cu having very good conductivity, and the second auxiliary buffer layer 141L'b includes the second base material layer and the second transparent electrode 142C. ) may be formed on the interface between them, and may be formed of at least one of Ti, Cr, and Mo.

도 6은 본 발명에 따른 절연층(190)의 패턴의 일례를 설명하기 위하여, 도 2의 (a)에 도시된 태양 전지의 단면에서 LV4-LV4의 단면을 절단하여 도시한 도이다.FIG. 6 is a view showing a cross-section of LV4-LV4 in a cross-section of the solar cell shown in FIG. 2(a) in order to explain an example of a pattern of the insulating layer 190 according to the present invention.

앞선 도 5에서 설명한 바와 같이, 제1 투명 전극(141C) 위에 제1 면전극(141L)이 위치하고, 제2 투명 전극(142C) 위에 제2 보조 전극(141L’)이 위치한 상태에서, 도 6에 도시된 바와 같이, 반도체 기판(110)의 일측면과 나란하게 제1 면전극(141L)의 일부가 노출되도록 제1 면전극(141L)의 위에는 절연층(190)이 더 형성될 수 있다.5, in a state where the first surface electrode 141L is positioned on the first transparent electrode 141C and the second auxiliary electrode 141L′ is positioned on the second transparent electrode 142C, in FIG. As illustrated, an insulating layer 190 may be further formed on the first surface electrode 141L so that a portion of the first surface electrode 141L is exposed in parallel with one side of the semiconductor substrate 110 .

이후, 절연층(190) 위에 제2 면전극(142L)이 형성되어 도 1 및 도 2에 도시된 바와 같이, 제1 면전극(141L)과 제2 면전극(142L) 사이의 수직으로 이격된 공간에는 절연층(190)이 위치할 수 있다.Thereafter, a second surface electrode 142L is formed on the insulating layer 190 to be vertically spaced between the first surface electrode 141L and the second surface electrode 142L as shown in FIGS. 1 and 2 . An insulating layer 190 may be positioned in the space.

이와 같은 절연층(190)에는 도 6에 도시된 바와 같이 복수의 개구홀(OP190)이 구비될 수 있으며, 이와 같은 복수의 개구홀(OP190)을 통하여, 제2 전극(142)의 제2 면전극(142L)이 제2 보조 전극(142L’)에 접속될 수 있다.As shown in FIG. 6 , the insulating layer 190 may be provided with a plurality of opening holes OP190 , and through the plurality of opening holes OP190 , the second surface of the second electrode 142 . The electrode 142L may be connected to the second auxiliary electrode 142L'.

이때, 절연층(190)의 두께(T190)는 제1, 2 전극(141, 142) 사이의 단락을 방지하기 위하여, 전술한 터널층(180)의 두께보다 두껍게 형성될 수 있으며, 일례로, 50nm ~ 200nm 사이로 형성될 수 있다.At this time, the thickness T190 of the insulating layer 190 may be formed to be thicker than the thickness of the tunnel layer 180 described above in order to prevent a short circuit between the first and second electrodes 141 and 142, for example, It may be formed between 50 nm and 200 nm.

이와 같은 절연층(190)은 유전체층으로 형성될 수 있으며, 일례로, a-SiOx(비정질 실리콘 산화물), a-SiNx(비정질 실리콘 질화물), a-SiCx(비정질 실리콘 카바이드), 또는 AlOx(알루미늄 산화물) 중 적어도 하나를 포함하여 형성될 수 있으며, 이 외에도 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘막(a-Si:H) 중 적어도 어느 하나로 형성될 수 있다.The insulating layer 190 may be formed of a dielectric layer, for example, a-SiOx (amorphous silicon oxide), a-SiNx (amorphous silicon nitride), a-SiCx (amorphous silicon carbide), or AlOx (aluminum oxide). ), in addition to a hydrogenated silicon nitride film (SiNx:H), a hydrogenated silicon oxide film (SiOx:H), a hydrogenated silicon nitride oxide film (SiNxOy:H), a hydrogenated silicon oxynitride film It may be formed of at least one of (SiOxNy:H) and a hydrogenated amorphous silicon film (a-Si:H).

이때, 이와 같은 절연층(190)은 반도체 기판(110)의 일측면과 나란하게 인접한 제1 면전극(141L)의 일부가 노출되도록 하기 위하여, 제2 방향(y)과 나란한 반도체 기판(110)의 한쪽 측면은 완전히 덮고, 제2 방향(y)과 나란한 반도체 기판(110)의 다른 한쪽 측면은 노출되도록 형성되어, 절연층(190)의 제1 방향(x)으로의 길이(L190)는 제1 면전극(141L)의 제1 방향(x)으로의 길이(L141L)보다 짧게 형성될 수 있다.At this time, the insulating layer 190 is parallel to the second direction (y) in order to expose a portion of the first surface electrode 141L adjacent to one side of the semiconductor substrate 110 in parallel with the semiconductor substrate 110 . One side of the semiconductor substrate 110 is completely covered, and the other side of the semiconductor substrate 110 parallel to the second direction (y) is exposed, so that the length L190 in the first direction (x) of the insulating layer 190 is the second It may be formed to be shorter than the length L141L in the first direction (x) of the single-sided electrode 141L.

이에 따라, 제1 면전극(141L)은 인터커넥터와 접속되기 위하여, 반도체 기판(110)의 제2 방향(y)과 나란한 2개의 측면 중에서 한쪽 측면에 인접한 제1 면전극(141L)의 일부 영역(WO141)이 외부에 노출될 수 있다.Accordingly, in order for the first surface electrode 141L to be connected to the interconnector, a partial region of the first surface electrode 141L adjacent to one side among two side surfaces parallel to the second direction y of the semiconductor substrate 110 . (WO141) may be exposed to the outside.

도 7은 도 1 및 도 2에서, 반도체 기판(110)의 후면에 노출되는 제1, 2 면전극(141L, 142L)의 패턴의 일례를 설명하기 위한 도이다.7 is a view for explaining an example of a pattern of the first and second surface electrodes 141L and 142L exposed on the rear surface of the semiconductor substrate 110 in FIGS. 1 and 2 .

도 1, 도 2 및 도 7에 도시된 바와 같이, 제2 면전극(142L)은 제1 면전극(141L)의 개구홀(OP141L) 내에 위치하는 제2 보조 전극(141L’)에 접속되되, 기판의 후면에서 제1 면전극(141L)과 중첩되되 이격된 면으로 형성될 수 있다.1, 2 and 7, the second surface electrode 142L is connected to the second auxiliary electrode 141L' located in the opening hole OP141L of the first surface electrode 141L, On the rear surface of the substrate, the first surface electrode 141L may be overlapped but spaced apart from each other.

이때, 제2 면전극(142L)은 제1 면전극(141L)의 일부 영역(WO141)이 노출되도록 하기 위하여, 제2 방향(y)과 나란한 반도체 기판(110)의 한쪽 측면은 완전히 덮고, 제2 방향(y)과 나란한 반도체 기판(110)의 다른 한쪽 측면은 노출되도록 형성될 수 있다.At this time, the second surface electrode 142L completely covers one side of the semiconductor substrate 110 parallel to the second direction y in order to expose a partial region WO141 of the first surface electrode 141L, The other side of the semiconductor substrate 110 parallel to the two directions y may be formed to be exposed.

이에 따라, 제2 면전극(142L)의 제1 방향(x)으로의 길이(L142L)는 제1 면전극(141L)의 제1 방향(x)으로의 길이(L141L)보다 짧게 형성될 수 있다.Accordingly, the length L142L of the second surface electrode 142L in the first direction (x) may be shorter than the length L141L of the first surface electrode 141L in the first direction (x). .

아울러, 제1 면전극(141L)과 제2 면전극(142L) 사이의 단락을 보다 확실하게 하기 위하여, 절연층(190)의 일부 영역(WO190)이 노출되도록 제2 면전극(142L)이 형성될 수 있다.In addition, in order to more reliably short-circuit between the first surface electrode 141L and the second surface electrode 142L, the second surface electrode 142L is formed so that a partial region WO190 of the insulating layer 190 is exposed. can be

이에 따라, 제2 면전극(142L)의 제1 방향(x)으로의 길이(L142L)는 절연층(190)의 제1 방향(x)으로의 길이(L190)보다 짧게 형성될 수 있다.Accordingly, the length L142L of the second surface electrode 142L in the first direction (x) may be shorter than the length L190 of the insulating layer 190 in the first direction (x).

이와 같은 제2 면전극(142L)은 Al 또는 Cu 중 적어도 하나를 포함하여 형성될 수 있다.The second surface electrode 142L may include at least one of Al and Cu.

이와 같은 제2 면전극(142L)은 일례로, 도 2의 (d)에 도시된 바와 같이, 제2 모재층(142La)과 제2 솔더 금속층(142Lc)을 포함하여 형성될 수 있다.The second surface electrode 142L may be formed to include, for example, a second base material layer 142La and a second solder metal layer 142Lc, as shown in FIG. 2D .

여기서, 제2 모재층(142La)은 절연층(190)과 접촉되어 위치하며, 전도성이 매우 양호한 Al 또는 Cu 중 적어도 하나가 포함되어 형성될 수 있으며, 제2 솔더 금속층(142Lc)은 제2 모재층(142La)의 후면에 형성될 수 있으며, 인터커넥터와 접속을 용이하게 하기 위하여, Sn과 같이 솔더링(soldering) 가능한 금속 재질을 포함하여 형성될 수 있다.Here, the second base material layer 142La is positioned in contact with the insulating layer 190 and may be formed by including at least one of Al and Cu having very good conductivity, and the second solder metal layer 142Lc is the second base material. It may be formed on the rear surface of the layer 142La, and may include a solderable metal material such as Sn in order to facilitate connection with the interconnector.

아울러, 제2 면전극(142L) 두께(T142L)는 제2 투명 전극(142C)의 두께(T142C)보다 두껍게 형성될 수 있으며, 제2 면전극(142L) 두께(T142L)는 100nm ~ 5um 사이로 형성될 수 있다.In addition, the thickness T142L of the second surface electrode 142L may be formed to be thicker than the thickness T142C of the second transparent electrode 142C, and the thickness T142L of the second surface electrode 142L is formed between 100 nm and 5 μm. can be

이와 같이, 본 발명의 일례에 따른 태양 전지는 제1, 2 전극(141, 142)이 제1 면전극(141L)과 제2 면전극(142L)의 2층 구조로 형성되어, 제1, 2 전극(141, 142)의 면저항 손실을 최소화하고, 제1, 2 면전극(141L, 142L)을 통해 인터커넥터와 접속할 수 있는 넓은 면을 확보하여, 인터커넥터의 연결을 용이하게 하여 태양 전지의 모듈화 공정을 단순화시킬 수 있다.As described above, in the solar cell according to an example of the present invention, the first and second electrodes 141 and 142 are formed in a two-layer structure of the first surface electrode 141L and the second surface electrode 142L, and the first and second electrodes 141 and 142 are formed. Modularization of the solar cell by minimizing the sheet resistance loss of the electrodes 141 and 142 and securing a wide surface that can be connected to the interconnector through the first and second surface electrodes 141L and 142L, thereby facilitating the connection of the interconnector The process can be simplified.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiment of the present invention has been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements by those skilled in the art using the basic concept of the present invention as defined in the following claims are also provided. is within the scope of the

Claims (19)

결정질 실리콘 재질을 함유하는 반도체 기판;
상기 반도체 기판의 후면의 일부 영역을 제외한 상기 반도체 기판의 후면에 전체적으로 배치되며, 제1 도전성 타입의 불순물이 도핑되는 제1 도핑부;
상기 반도체 기판의 후면 중 상기 일부 영역에 배치되며, 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물이 도핑되는 제2 도핑부;
상기 제1 도핑부에 접속되는 제1 전극; 및
상기 제2 도핑부에 접속되는 제2 전극;을 포함하고,
상기 제1 전극은 제1 면전극을 포함하고, 상기 제1 면전극은, 제1 방향으로 서로 이웃한 상기 반도체 기판의 제1 후면 영역 및 제2 후면 영역 위에 면 형태로 형성되되, 상기 제2 후면 영역 내에서 상기 제2 도핑부가 형성된 영역에 개구홀을 구비하고, 상기 제1 방향으로 상기 반도체 기판의 후면 양쪽 가장 자리 중 어느 한 쪽 가장 자리에서 상기 제1 방향과 교차하는 제2 방향으로 길게 뻗어 있는 상기 제1 후면 영역에 노출되며,
상기 제2 전극은 제2 면전극을 포함하고, 상기 제2 면전극은, 상기 반도체 기판의 제2 후면 영역에서 상기 제1 면전극과 중첩되되, 절연층을 사이에 두고 상기 제1 면전극과 이격된 면 형태로 형성되며, 상기 제2 후면 영역 내에서 상기 제1 면전극의 개구홀을 통해 상기 제2 도핑부에 접속되며,
상기 제2 면전극은 상기 절연층의 일부분이 상기 제1 후면 영역과 접하는 제2 후면 영역의 끝부분에 노출되도록 형성되는 태양 전지.a semiconductor substrate containing a crystalline silicon material;
a first doping part disposed entirely on the rear surface of the semiconductor substrate except for a partial region on the rear surface of the semiconductor substrate and doped with impurities of a first conductivity type;
a second doping part disposed on the partial region of the back surface of the semiconductor substrate and doped with an impurity of a second conductivity type opposite to the first conductivity type;
a first electrode connected to the first doped portion; and
a second electrode connected to the second doped portion; and
The first electrode includes a first surface electrode, and the first surface electrode is formed in a planar shape on a first rear region and a second rear region of the semiconductor substrate adjacent to each other in a first direction, wherein the second An opening hole is provided in a region in which the second doped part is formed in the rear region, and one edge of both edges of the rear surface of the semiconductor substrate is elongated in a second direction intersecting the first direction in the first direction. exposed to the first rear region extending,
The second electrode includes a second surface electrode, the second surface electrode overlaps the first surface electrode in a second rear region of the semiconductor substrate, and the first surface electrode and the first surface electrode with an insulating layer therebetween It is formed in the form of a spaced surface, and is connected to the second doped portion through an opening hole of the first surface electrode in the second rear region,
The second surface electrode is formed such that a portion of the insulating layer is exposed at an end of a second rear region in contact with the first rear region. 제1 항에 있어서,
상기 제1 전극은 상기 제1 면전극과 상기 제1 도핑부에 사이에 위치하는 제1 투명 전극을 더 포함하고,
상기 제2 전극은 상기 제2 면전극과 상기 제2 도핑부 사이에 위치하는 제2 투명 전극을 더 포함하는 태양 전지.The method of claim 1,
The first electrode further includes a first transparent electrode positioned between the first surface electrode and the first doped portion,
The second electrode further includes a second transparent electrode positioned between the second surface electrode and the second doped portion. 제2 항에 있어서,
상기 반도체 기판의 후면에서 보았을 때, 상기 제1 면전극과 상기 제1 투명 전극의 패턴은 서로 동일한 태양 전지.3. The method of claim 2,
When viewed from the rear surface of the semiconductor substrate, the pattern of the first surface electrode and the first transparent electrode is the same as the solar cell. 삭제delete 제1 항에 있어서,
상기 제2 도핑부가 형성되는 상기 일부 영역은 서로 이격된 복수 개의 영역을 포함하고,
상기 복수 개의 일부 영역은 격자 형태로 배열되는 태양 전지.The method of claim 1,
The partial region in which the second doped part is formed includes a plurality of regions spaced apart from each other,
The plurality of partial regions are arranged in a grid shape. 삭제delete 제1 항에 있어서,
상기 제2 면전극의 제1 방향으로의 길이는 상기 제1 면전극의 상기 제1 방향으로의 길이보다 짧은 태양 전지.The method of claim 1,
A length of the second surface electrode in the first direction is shorter than a length of the first surface electrode in the first direction. 삭제delete 제1 항에 있어서,
상기 반도체 기판의 후면 전체면과 상기 제1 도핑부 및 상기 제2 도핑부의 전면 사이에는 상기 반도체 기판에서 생성된 캐리어(carrier)가 통과되는 터널층이 더 위치하는 태양 전지.The method of claim 1,
A tunnel layer through which a carrier generated in the semiconductor substrate passes is further positioned between the entire rear surface of the semiconductor substrate and the front surfaces of the first doped part and the second doped part. 제9 항에 있어서,
상기 터널층은 SiOx(실리콘산화물), a-Si(비정질실리콘), 또는 SiC(실리콘카바이드) 중 적어도 하나를 포함하고, 상기 터널층의 두께는 1nm ~ 3nm 사이인 태양 전지.10. The method of claim 9,
The tunnel layer includes at least one of SiOx (silicon oxide), a-Si (amorphous silicon), or SiC (silicon carbide), and the tunnel layer has a thickness between 1 nm and 3 nm. 제9 항에 있어서,
상기 절연층의 두께는 상기 터널층의 두께보다 두꺼운 태양 전지.10. The method of claim 9,
A thickness of the insulating layer is greater than a thickness of the tunnel layer. 제1 항에 있어서,
상기 절연층은 반도체층 또는 유전체층으로 형성되는 태양 전지.The method of claim 1,
The insulating layer is a solar cell formed of a semiconductor layer or a dielectric layer. 제1 항에 있어서,
상기 절연층은 a-SiOx(비정질 실리콘 산화물), a-SiNx(비정질 실리콘 질화물), a-SiCx(비정질 실리콘 카바이드), 또는 AlOx(알루미늄 산화물) 중 적어도 하나를 포함하는 태양 전지.The method of claim 1,
The insulating layer is a solar cell including at least one of a-SiOx (amorphous silicon oxide), a-SiNx (amorphous silicon nitride), a-SiCx (amorphous silicon carbide), or AlOx (aluminum oxide). 제1 항에 있어서,
상기 절연층의 두께는 50nm ~ 200nm 사이인 태양 전지.The method of claim 1,
The thickness of the insulating layer is between 50nm ~ 200nm solar cell. 제2 항에 있어서,
상기 제1, 2 투명 전극은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), IWO(indium tungsten oxide) 또는 수소가 도핑된 IO:H(indium oxide) 중 적어도 하나를 포함하는 태양 전지.3. The method of claim 2,
The first and second transparent electrodes may include at least one of indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium tungsten oxide (IWO), or indium oxide (IO:H) doped with hydrogen. containing solar cells. 제2 항에 있어서,
상기 제1, 2 투명 전극 각각의 두께는 10nm ~ 100nm 사이인 태양 전지.3. The method of claim 2,
The first and second transparent electrodes each have a thickness between 10 nm and 100 nm. 제1 항에 있어서,
상기 제1, 2 면전극은 Al 또는 Cu 중 적어도 하나를 포함하는 태양 전지.The method of claim 1,
The first and second surface electrodes include at least one of Al and Cu. 제2 항에 있어서,
상기 제1, 2 면전극 각각의 두께는 상기 제1, 2 투명 전극의 각각의 두께보다 두꺼운 태양 전지.3. The method of claim 2,
The thickness of each of the first and second surface electrodes is thicker than the thickness of each of the first and second transparent electrodes. 제18 항에 있어서,
상기 제1, 2 면전극 각각의 두께는 100nm ~ 5um 사이인 태양 전지.
19. The method of claim 18,
The first and second surface electrodes each have a thickness of 100 nm to 5 μm.
KR1020150070183A 2015-05-20 2015-05-20 Solar cell KR102455606B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150070183A KR102455606B1 (en) 2015-05-20 2015-05-20 Solar cell
JP2016100783A JP6272391B2 (en) 2015-05-20 2016-05-19 Solar cell and solar cell module
US15/159,430 US10276737B2 (en) 2015-05-20 2016-05-19 Solar cell and solar cell module
EP16170321.0A EP3096360A1 (en) 2015-05-20 2016-05-19 Solar cell and solar cell module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150070183A KR102455606B1 (en) 2015-05-20 2015-05-20 Solar cell

Publications (2)

Publication Number Publication Date
KR20160136562A KR20160136562A (en) 2016-11-30
KR102455606B1 true KR102455606B1 (en) 2022-10-19

Family

ID=57707590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150070183A KR102455606B1 (en) 2015-05-20 2015-05-20 Solar cell

Country Status (1)

Country Link
KR (1) KR102455606B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085374A (en) * 2007-12-19 2008-04-10 Sanyo Electric Co Ltd Photovoltaic element
JP2008519438A (en) * 2004-10-29 2008-06-05 ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド Back contact solar cell
JP2014007384A (en) * 2012-06-22 2014-01-16 Lg Electronics Inc Solar cell module and ribbon assembly applied to the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008519438A (en) * 2004-10-29 2008-06-05 ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド Back contact solar cell
JP2008085374A (en) * 2007-12-19 2008-04-10 Sanyo Electric Co Ltd Photovoltaic element
JP2014007384A (en) * 2012-06-22 2014-01-16 Lg Electronics Inc Solar cell module and ribbon assembly applied to the same

Also Published As

Publication number Publication date
KR20160136562A (en) 2016-11-30

Similar Documents

Publication Publication Date Title
USRE46515E1 (en) Solar cell
KR101630526B1 (en) Solar cell
JP6272391B2 (en) Solar cell and solar cell module
US10573767B2 (en) Solar cell
US9929297B2 (en) Solar cell and method for manufacturing the same
KR20140105064A (en) Solar cell
KR20160064702A (en) Solar cell
KR101630130B1 (en) Solar cell and solar cell module
KR102244604B1 (en) Solar cell
KR102455606B1 (en) Solar cell
KR101975580B1 (en) Solar cell
KR102367369B1 (en) Solar cell module
KR101911844B1 (en) Solar cell module
KR20130037395A (en) Solar cell
KR101983361B1 (en) Bifacial solar cell
KR101975586B1 (en) Solar cell module
KR102183580B1 (en) Solar cell and solar cell module
KR101979843B1 (en) Solar cell
KR20170014803A (en) Solar cell
KR101630061B1 (en) Solar cell
KR101190751B1 (en) Solar cell
KR20140020372A (en) Solar cell having a selective emitter and fabricting method thereof
KR20170009805A (en) Solar cell and solar cell module
KR20170136806A (en) Solar cell module and manufacturing method threof
KR20160063130A (en) Solar cell and solar cell module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant