KR101946252B1 - 전기 회로망의 s 파라미터 도출 방법 - Google Patents

전기 회로망의 s 파라미터 도출 방법 Download PDF

Info

Publication number
KR101946252B1
KR101946252B1 KR1020167023862A KR20167023862A KR101946252B1 KR 101946252 B1 KR101946252 B1 KR 101946252B1 KR 1020167023862 A KR1020167023862 A KR 1020167023862A KR 20167023862 A KR20167023862 A KR 20167023862A KR 101946252 B1 KR101946252 B1 KR 101946252B1
Authority
KR
South Korea
Prior art keywords
network
parameter
virtual
port
entire
Prior art date
Application number
KR1020167023862A
Other languages
English (en)
Other versions
KR20160114699A (ko
Inventor
타이치 모리
사토시 카게야마
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20160114699A publication Critical patent/KR20160114699A/ko
Application granted granted Critical
Publication of KR101946252B1 publication Critical patent/KR101946252B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
    • G01R27/32—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response in circuits having distributed constants, e.g. having very long conductors or involving high frequencies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Telephonic Communication Services (AREA)

Abstract

비대칭 회로망을 포함하는 회로망 전체의 S 파라미터를 정확하면서 단시간에 계산할 수 있는 전기 회로망의 S 파라미터 도출 방법을 제공한다.
입력 포트와 접속 포트를 갖는 제1 회로망(60)의 제1 S 파라미터를 준비하고, 제2 회로망(4)의 제2 S 파라미터를 측정하여 제1 회로망(60)의 접속 포트에 제2 회로망(4)이 접속된 회로망 전체(66)의 전체 S 파라미터를 계산한다. 제1 회로망(60)의 입력 포트 측에 더미 포트를 추가하여 제1 회로망(60)을 대칭 회로망으로 변환한 가상 제1 회로망(62)의 가상 T 파라미터 중 더미 포트에 대응하는 파라미터를 미지의 값으로 이용하여, 회로망 전체(66)의 S 파라미터로서, 가상 제1 회로망(62)의 접속 포트에 제2 회로망(4)이 접속된 가상 회로망 전체(68)의 가상 S 파라미터 중 입력 포트에 대응하는 전체 S 파라미터를 계산한다.

Description

전기 회로망의 S 파라미터 도출 방법{S PARAMETER DERIVATION METHOD FOR ELECTRIC NETWORK}
본 발명은 전기 회로망의 S 파라미터 도출 방법에 관한 것이다.
종래, 표면 실장형 전자부품 등의 동축 커넥터를 갖지 않는 전자부품은, 동축 커넥터를 갖는 측정 지그에 실장하고, 측정 지그와 측정 장치 사이를 동축 케이블을 통해 접속하여 전기 특성이 측정되는 경우가 있다. 이와 같은 측정에서는, 각각의 측정 지그의 특성의 편차나, 각각의 동축 케이블 및 측정 장치의 특성의 편차가, 전기 특성 측정 오차의 원인이 된다.
동축 케이블 및 측정 장치에 대해서는, 기준 특성을 갖는 표준기를 동축 케이블을 통해 측정 장치에 접속하여 측정함으로써 표준기를 접속한 동축 케이블 선단보다도 측정 장치 측의 오차를 동정(同定)할 수 있다.
그러나 측정 지그에 대해서는, 전자부품을 실장하는 부분의 접속 단자와 동축 케이블에 접속하기 위한 동축 커넥터 사이의 전기 특성의 오차를 높은 정밀도로 동정할 수 없다. 또한, 측정 지그 간의 특성이 일치하도록 조정하는 것은 용이하지 않다. 특히 넓은 대역폭으로, 측정 지그 간의 특성이 일치하도록 측정 지그를 조정하는 것은 매우 곤란하다.
따라서 보정 데이터 취득용 시료를 복수의 측정 지그에 실장하여 측정하고, 측정 지그 간에서의 측정값의 편차로부터, 어떤 측정 지그(이하, "기준 지그"라고 한다.)와 다른 측정 지그(이하, "시험 지그"라고 한다.) 사이의 상대적인 오차를 보정하는 수학식을 미리 도출해 두고, 임의의 전자부품의 전기 특성에 대하여, 시험 지그에 실장한 상태에서 측정한 측정값(시험 지그 측정값)으로부터, 이 수학식을 이용하여, 그 전자부품을 기준 지그에 실장하여 측정한 측정값(시험 지그 측정값)에 대한 추정값을 산출하는, 이른바 상대 오차 보정법이 제안되고 있다.
예를 들면 도 10에 나타내는 바와 같이, 보정하기 위해 수학식 CA6×6을 나타내는 제1 회로망(32a)과, 측정값 ST3×3을 나타내는 제2 회로망(30a)이 접속된 회로망 전체(20a)로부터, 추정값 SD3×3을 산출할 수 있다(예를 들면, 특허문헌 1~3 참조).
회로망을 접속한 결과를 정확하게 계산하기 위해서는, 일반적으로, 회로망을 S 파라미터로 나타내어 계산하는 메이슨법(Mason's method)이 이용된다(예를 들면, 비특허문헌 1 참조).
고속의 회로망 접속 연산을 실시하기 위한 가장 일반적인 해결 수단으로서, T 파라미터를 이용한 단순한 행렬 연산을 이용한 방법이 알려져 있다(예를 들면, 비특허문헌 2 참조).
일본 특허공보 제3558086호 일본 특허공보 제4009876호 일본 특허공보 제5246172호
Hunton, J.K., "Analysis of Microwave Measurement Techniques by Means of Signal Flow Graphs", IEEE Transactions on Microwave Theory and Techniques, vol. 8, issue 2, p.206-212 Frei, J.; Cai, Xiao-Ding; Muller, S., "Multiport S-Parameter and T-Parameter Conversion With Symmetry Extension", IEEE Transactions on Microwave Theory and Techniques, vol. 56, issue 11, p.2493-2504
예를 들면 도 1에 나타내는 바와 같이, 입력 포트의 수와 접속 포트의 수가 다른 비대칭 회로망(52)에, DUT의 회로망(2)이 접속된 회로망 전체(56)에 대하여 계산하는 경우, 선행 기술에는 이하의 문제점이 있다.
메이슨법은 비대칭 회로망을 포함하는 회로망 전체에 대하여 정확하게 계산할 수 있다는 장점이 있다. 그러나 계산 시간이 길다는 결점이 있다.
T 파라미터를 이용한 단순한 행렬 연산을 이용한 방법에서는, 입력 포트와 접속 포트의 포트 수가 다른 경우(이와 같은 조건의 T 파라미터를 "Unbalance T 파라미터"라고 부른다.)에는 정확한 계산 결과가 얻어지지 않는다.
본 발명은, 이러한 실정을 감안하여, 비대칭 회로망을 포함하는 회로망 전체의 S 파라미터를 정확하면서 단시간에 계산할 수 있는 전기 회로망의 S 파라미터 도출 방법을 제공하려고 하는 것이다.
본 발명은, 상기 과제를 해결하기 위해, 이하와 같이 구성한 전기 회로망의 S 파라미터 도출 방법을 제공한다.
전기 회로망의 S 파라미터 도출 방법은, (i) 입력 포트와 접속 포트를 갖는 제1 회로망의 제1 S 파라미터 또는 제1 T 파라미터를 준비하는 제1 단계와, (ii) 제2 회로망의 제2 S 파라미터를 측정하는 제2 단계와, (iii) 상기 제1 단계에서 준비한 상기 제1 S 파라미터 또는 상기 제1 T 파라미터와 상기 제2 단계에서 측정한 상기 제2 S 파라미터를 이용하여, 상기 제1 회로망의 상기 접속 포트에 상기 제2 회로망이 접속된 회로망 전체의 S 파라미터를 계산하는 제3 단계를 포함한다. 상기 제1 회로망은, 상기 입력 포트의 수가 상기 접속 포트의 수보다 적은 비대칭 회로망이다. 상기 제3 단계에서, 상기 회로망 전체의 상기 S 파라미터로서, 상기 제1 회로망의 상기 입력 포트 측에 더미(dummy) 포트를 추가하여 상기 제1 회로망을 대칭 회로망으로 변환한 가상 제1 회로망을 상정한 후에, 상기 가상 제1 회로망의 가상 T 파라미터 중 상기 더미 포트에 대응하는 파라미터를 미지의 값으로 이용하여, 상기 가상 제1 회로망의 상기 접속 포트에 상기 제2 회로망이 접속된 가상 회로망 전체의 가상 S 파라미터 중 상기 입력 포트에 대응하는 상기 가상 회로망 전체의 S 파라미터를 계산한다.
상기 방법에서, 제1 회로망에 제2 회로망을 접속한 회로망 전체의 S 파라미터를 계산함으로써, 제2 회로망의 제2 S 파라미터의 측정값을 제1 회로망을 이용하여 보정할 수 있다. 가상 제1 회로망이 대칭 회로망이기 때문에 가상 제1 회로망의 가상 T 파라미터 중 상기 더미 포트에 대응하는 파라미터를 이용하여, 회로망 전체의 S 파라미터를 단시간에 계산할 수 있다. 또한, 가상 회로망 전체의 가상 S 파라미터 중 입력 포트에 대응하는 S 파라미터는, 정확하게 계산할 수 있다.
또한, 본 발명은 상기 과제를 해결하기 위해, 이하와 같이 구성한 전기 회로망의 S 파라미터 도출 방법을 제공한다.
전기 회로망의 S 파라미터 도출 방법은, (i) 입력 포트와 접속 포트를 갖는 제1 회로망의 제1 S 파라미터 또는 제1 T 파라미터를 준비하는 제1 단계와, (ii) 제2 회로망의 제2 S 파라미터를 측정하는 제2 단계와, (iii) 상기 제1 단계에서 준비한 상기 제1 S 파라미터 또는 상기 제1 T 파라미터와 상기 제2 단계에서 측정한 상기 제2 회로망의 상기 제2 S 파라미터를 이용하여, 상기 제1 회로망의 상기 접속 포트에 상기 제2 회로망이 접속된 회로망 전체의 S 파라미터를 계산하는 제3 단계를 포함한다. 상기 제1 회로망은, 상기 입력 포트의 수가 상기 접속 포트의 수보다 많은 비대칭 회로망이다. 상기 제3 단계에서, 상기 회로망 전체의 상기 S 파라미터로서, 상기 제1 회로망의 상기 접속 포트 측에 제1 더미 포트를 추가하여 상기 제1 회로망을 대칭 회로망으로 변환한 가상 제1 회로망과, 상기 제2 회로망에 상기 제1 더미 포트와 접속되는 제2 더미 포트가 추가된 가상 제2 회로망을 상정한 후에, 상기 가상 제1 회로망의 가상 T 파라미터를 미지의 값으로 이용하면서, 상기 가상 제2 회로망의 가상 S 파라미터 중 상기 제2 더미 포트에 대응하는 파라미터를 제로로 두고, 상기 가상 제1 회로망의 상기 접속 포트 및 상기 제1 더미 포트에 상기 가상 제2 회로망이 접속된 가상 회로망 전체의 가상 S 파라미터 중 상기 입력 포트에 대응하는 상기 가상 회로망 전체의 S 파라미터를 계산한다.
상기 방법에서, 제1 회로망에 제2 회로망을 접속한 회로망 전체의 S 파라미터를 계산함으로써, 제2 회로망의 제2 S 파라미터의 측정값을 제1 회로망을 이용하여 보정할 수 있다. 가상 제1 회로망이 대칭 회로망이기 때문에 가상 제1 회로망의 T 파라미터를 이용하여, 회로망 전체의 S 파라미터를 단시간에 계산할 수 있다. 또한, 가상 제2 회로망의 가상 S 파라미터 중 제2 더미 포트에 대응하는 파라미터를 제로로 둠으로써 회로망 전체의 S 파라미터를 정확하게 계산할 수 있다.
본 발명에 따르면, 비대칭 회로망에 더미 포트를 추가하여 대칭 회로로 변환하고, 대칭 회로의 T 파라미터를 이용하여 비대칭 회로망을 포함하는 회로망 전체의 S 파라미터를 정확하면서 단시간에 계산할 수 있다.
도 1은 제1 회로망에 제2 회로망이 접속된 회로 블록도이다.(계산예 1)
도 2는 가상 제1 회로망에 제2 회로망이 접속된 회로 블록도이다.(계산예 1)
도 3은 (a) 제1 회로망의 회로 블록도, (b) 가상 제1 회로망의 회로 블록도이다.(계산예 1)
도 4는 (a) 제1 회로망에 제2 회로망이 접속된 회로 블록도, (b) 가상 제1 회로망에 제2 회로망이 접속된 회로 블록도이다.(계산예 2)
도 5는 (a) 제1 회로망에 제2 회로망이 접속된 회로 블록도, (b) 가상 제1 회로망에 가상 제2 회로망이 접속된 회로 블록도이다.(계산예 3)
도 6은 (a) 기준 지그의 설명도, (b) 시험 지그의 설명이다.(실험예 1)
도 7은 기준 지그의 사진이다.(실험예 1)
도 8은 시험 지그의 사진이다.(실험예 1)
도 9는 표준 시료의 사진이다.(실험예 1)
도 10은 상대 오차 보정법의 블록도이다.(종래예)
이하, 본 발명의 실시형태에 대하여, 도 1~도 9를 참조하면서 설명한다.
우선, 본 발명의 개요에 대하여 설명한다. 전기 회로망의 S 파라미터 도출 방법은, (i) 입력 포트와 접속 포트를 갖는 제1 회로망의 제1 S 파라미터 또는 제1 T 파라미터를 준비하는 제1 단계와, (ii) 제2 회로망의 제2 S 파라미터를 측정하는 제2 단계와, (iii) 제1 단계에서 준비한 제1 S 파라미터와 제2 단계에서 계측한 제2 회로망의 제2 S 파라미터를 이용하여, 제1 회로망의 접속 포트에 제2 회로망이 접속된 회로망 전체의 S 파라미터를 계산하는 제3 단계를 포함한다. 제1 회로망은, 입력 포트의 수와 접속 포트의 수가 다른 비대칭 회로망이다.
이 경우, 회로망 전체의 S 파라미터는, 비대칭 회로망인 제1 회로망의 제1 S 파라미터를 이용하여 정확하게 계산하는 것은 가능하지만, 계산 시간은 길어진다. 제1 T 파라미터를 이용하면, 제1 S 파라미터를 이용하는 경우에 비해, 계산 시간은 짧아진다. 그러나 비대칭 회로망의 T 파라미터, 즉 Unbalance T 파라미터에 대해서는, 정확한 계산이 불가능하다.
따라서 본 발명은 비대칭 회로망인 제1 회로망의 입력 포트 측(또는 접속 포트 측)에 더미 포트를 추가하여 제1 회로망을 대칭 회로망으로 변환한 가상 제1 회로망의 가상 T 파라미터를 이용하여, 가상 제1 회로망에 제2 회로망(또는 제2 회로망에 더미 포트가 추가된 가상 제2 회로망)이 접속된 가상 회로망 전체의 가상 S 파라미터 중, 제1 회로망과 제2 회로망이 접속된 회로망 전체에 대응하는 S 파라미터를 계산한다. 이때, 더미 포트에 관한 회로망 파라미터는, 미지의 값으로 취급하여 계산한다. 가상 T 파라미터의 더미 포트에 대응하는 파라미터를 미지로 하고, 가상 S 파라미터의 더미 포트에 대응하는 파라미터를 제로로 해도 회로망 전체의 본래의 계산 결과에 관계되는 신호에는 영향을 주지 않는다.
이와 같이 비대칭 회로망을 대칭 회로망으로 변환하면, 고속으로 계산 가능한 T 파라미터로 정확하게 계산 결과를 도출할 수 있다. 이로써, 시뮬레이션 계산의 고속화를 실현할 수 있고, 양산 공정에서의 특성 선별의 고속화, 비대칭 회로망을 이용한 개발에서의 설계의 효율화 등을 실현할 수 있다.
다음으로, 계산예 1~3에 대하여 설명한다.
<계산예 1> 입력 1포트, 접속 2포트의 계산예 1에 대하여, 도 1~도 3의 회로 블록도를 참조하면서 설명한다.
도 1에 나타내는 바와 같이, 제1 회로망(52)은 입력 1포트, 접속 2포트의 비대칭 회로망이며, 포트 1은 입력 포트, 포트 2 및 포트 3은 접속 포트이다. 제1 회로망(52)의 접속 포트에 제2 회로망(2)의 2개 포트가 각각 접속되어 있다. 또한, 도 1에서 ai, bi(i=1, 2, 3)는 포트 i의 신호를 나타내고 있다.
제2 회로망(2)은 DUT(시료)의 측정값이며, 제1 회로망(52)은 DUT(시료)의 측정값의 오차를 보정하기 위한 회로망이다. 즉, 제1 회로망(52)과 제2 회로망(2)이 접속된 회로망 전체(56)로부터, DUT의 측정값을 보정한 값을 얻을 수 있다.
비대칭 회로망인 제1 회로망(52)의 제1 S 파라미터를 이용하여 회로망 전체(56)의 S 파라미터를 계산하면, 계산이 복잡해져 계산 시간이 길어진다. 따라서 도 3(a)에 나타내는 제1 회로망(52)에 대하여, 도 3(b)에 나타내는 바와 같이, 입력 포트 측에 더미 포트를 추가하여 대칭 회로망으로 변환한 가상 제1 회로망(54)을 도입한다.
도 2에 나타내는 바와 같이, 가상 제1 회로망(54)과 제2 회로망(2)이 접속된 가상 회로망 전체(58)의 가상 S 파라미터는, 가상 제1 회로망(54)의 가상 T 파라미터를 이용하여 단시간에 계산할 수 있다. 가상 회로망 전체(58)의 가상 S 파라미터 중, 가상 제1 회로망(54)의 입력 포트에 대응하는 S 파라미터에 의해, 도 1의 회로망 전체(56)의 S 파라미터를 얻을 수 있다. 이하, 구체적으로 설명한다.
제1 회로망(52)은 제1 S 파라미터를 이용하여 다음 수학식 1로 나타낼 수 있다.
Figure 112016084299227-pct00001
다음 수학식 2는, 수학식 1에 값을 대입한 일례이다.
Figure 112016084299227-pct00002
여기서, 수학식 1의 S31, S32, S13, S23을 0으로 둔 것은, 확인 계산을 용이하게 하기 위함이며, 본 발명을 적용할 수 있는 특별한 조건을 설정하고 있는 것이 아니다.
가상 제1 회로망(54)의 S 파라미터는, 다음 수학식 3에서 나타내는 바와 같이, 수학식 2에 더미 포트의 S 파라미터가 추가된 형태가 된다.
Figure 112016084299227-pct00003
수학식 3을 T 파라미터로 변환하면, 다음 수학식 4가 된다. 또한, 대칭 회로망의 S 파라미터를 T 파라미터로 변환하는 변환식은, 예를 들면 특허문헌 3에 개시되어 있다.
Figure 112016084299227-pct00004
제2 회로망(2)의 제2 S 파라미터의 일례로서, 다음 수학식 5를 이용한다.
Figure 112016084299227-pct00005
수학식 4의 가상 T 파라미터로 나타낸 가상 제1 회로망(54)에, 제2 S 파라미터를 이용하여 수학식 5로 나타낸 제2 회로망(2)이 접속된 가상 회로망 전체(58)는, 특허문헌 3에 개시된 계산 방법에 따라, 다음 수학식 6으로 나타낸다.
Figure 112016084299227-pct00006
수학식 6의 우변 좌측의 2×2 행렬식은 가상 회로망 전체(58)의 가상 S 파라미터를 나타낸다. 그 중, 제1 회로망(52)의 입력 포트에 대응하는 가상 S 파라미터는 신호(a1, b1)에만 관련되는 S11뿐이며, 회로망 전체(56)의 S 파라미터는 더미 포트의 영향을 받지 않고, 다음 수학식 7을 얻는다.
Figure 112016084299227-pct00007
메이슨법에 따라 계산한 결과도 수학식 7과 동일한 값이 된다. 이 때문에, 비대칭 회로망에 더미 포트를 추가하여 대칭 회로망으로 하고, 가상 T 파라미터를 이용하여 정확하게 회로망 계산할 수 있는 것을 확인할 수 있다.
또한, 비특허문헌 2에 개시된 Unbalance T 파라미터를 이용한 방법에서는, 계산 결과는 다음 수학식 8이 되어 정확하게 계산하는 것이 불가능한 것을 확인할 수 있다.
Figure 112016084299227-pct00008
<계산예 2> 입력 1포트, 접속 3포트인 경우의 계산예 2에 대하여, 도 4의 회로 블록도를 참조하면서 설명한다.
도 4(a)에 나타내는 바와 같이, 제1 회로망(60)은, 입력 1포트, 접속 3포트의 비대칭 회로망이다. 제1 회로망(60)의 접속 포트에, 제2 회로망(4)의 3개의 포트가 각각 접속되어 있다. 제1 회로망(60)에 제2 회로망(4)이 접속된 회로망 전체(66)의 S 파라미터는, 도 4(b)에 나타내는 바와 같이, 제1 회로망(60)의 입력 포트 측에 더미 포트를 2개 추가하여 대칭 회로망으로 한 가상 제1 회로망(62)의 접속 포트에, 제2 회로망(4)의 3개의 포트가 각각 접속되어 있는 가상 회로망 전체(68)의 가상 S 파라미터를, 가상 제1 회로망(62)의 가상 T 파라미터를 이용하여 계산함으로써 얻을 수 있다.
일례로서, 제1 회로망(60)의 제1 S 파라미터를, 수학식 9에서 나타내는 값으로 설정한다.
Figure 112016084299227-pct00009
제1 회로망(60)의 입력 포트 측에 더미 포트를 2개 추가하여 대칭 회로망으로 한 가상 제1 회로망(62)의 S 파라미터를, 다음 수학식 10에 나타낸다.
Figure 112016084299227-pct00010
계산예 1과 마찬가지로, 수학식 10의 S 파라미터를 변환한 가상 T 파라미터를 이용하여 가상 회로망 전체(68)의 가상 S 파라미터를 계산하고, 가상 S 파라미터 중 제1 회로망(52)의 입력 포트에 대응하는 S 파라미터를 구한 계산 결과는, 더미 포트의 파라미터의 영향을 받지 않고, 다음 수학식 11이 된다.
Figure 112016084299227-pct00011
수학식 11의 결과는 메이슨법을 이용한 계산 결과와 동일하여 정확하게 계산할 수 있는 것을 알 수 있다.
계산예 1, 2와 같이, 제1 회로망의 입력 포트의 수가 접속 포트의 수보다 적은 경우, 입력 포트 측의 포트 수가 접속 포트의 수와 동일해지도록 제1 회로망의 입력 포트 측에 더미 포트가 추가된 가상 제1 회로망을 도입한다. 제1 회로망의 접속 포트에 제2 회로망이 접속된 회로망 전체의 S 파라미터는, 가상 제1 회로망과 제2 회로망이 접속된 가상 회로망 전체의 가상 S 파라미터 중, 입력 포트에 대응하는 S 파라미터와 동일하다. 가상 회로망 전체의 가상 S 파라미터 중 입력 포트에 대응하는 S 파라미터는, 대칭 회로망인 가상 제1 회로망의 가상 T 파라미터를 이용하여 단시간에 정확하게 계산할 수 있다. 따라서, 계산예 1, 2와 같은 취급에 의해, 어떠한 포트 수라도 대응할 수 있다.
<계산예 3> 다음으로, 제1 회로망의 입력 포트의 수가 접속 포트의 수보다도 많은 경우의 계산예 3에 대하여, 도 5의 블록도를 참조하면서 설명한다.
도 5(a)에 나타내는 바와 같이, 제1 회로망(70)은 입력 2포트, 접속 1포트의 비대칭 회로망이다. 제1 회로망(70)의 접속 포트에, 제2 회로망(6)이 접속되어 있다. 제1 회로망(70)에 제2 회로망(6)이 접속된 회로망 전체(76)의 S 파라미터는, 도 5(b)에 나타내는 바와 같이, 가상 제1 회로망(72)과, 가상 제2 회로망(8)이 접속된 가상 회로망 전체(78)의 가상 S 파라미터로부터 얻을 수 있다. 가상 제1 회로망(72)은 제1 회로망(70)의 접속 포트 측에 더미 포트를 하나 추가하여 대칭 회로망으로 변환한 것이다. 가상 제2 회로망(8)은 제2 회로망(6)에, 가상 제1 회로망(72)의 더미 포트에 대응하는 더미 포트가 추가되어 있다. 가상 회로망 전체(78)는, 가상 제1 회로망(72)의 접속 포트와 가상 제2 회로망(8)의 접속 포트가 접속되어 있고, 가상 제1 회로망(72)의 더미 포트와 가상 제2 회로망(8)의 더미 포트가 접속되어 있다.
제1 회로망(70)의 입력 포트의 수보다 접속 포트의 수가 많은 경우만의 처리로서, 제1 회로망(70)에 접속하는 제2 회로망(6)의 S 파라미터를 변경할 필요가 있다. 도 5에서의 비대칭 회로망의 경우, 제2 회로망(6)은 1포트 디바이스이기 때문에, 그 값은 수학식 12로 나타낸다.
Figure 112016084299227-pct00012
도 5(b)에 나타내는 바와 같이, 제2 회로망(6)을 대칭 회로망의 가상 제2 회로망(8)으로 변경한 경우, 가상 제2 회로망(8)의 S 파라미터는, 다음에 수학식 13에 나타내는 바와 같이, 더미 포트에 관련된 S 파라미터의 값을 0으로 두고 2포트 디바이스로서 나타낸다.
Figure 112016084299227-pct00013
이로써, 그 후의 계산은 제1 회로망의 입력 포트의 수가 접속 포트의 수보다 적은 계산예 1, 2와 동일하도록, 가상 제1 회로망(72)이 대칭 회로망이기 때문에 가상 제1 회로망(72)의 가상 T 파라미터를 이용하여 회로망 전체(76)의 S 파라미터를 단시간에 계산할 수 있다. 또한, 가상 제2 회로망(8)의 가상 S 파라미터 중 제2 더미 포트에 대응하는 파라미터를 제로로 둠으로써 회로망 전체(76)의 S 파라미터를 정확하게 계산할 수 있다.
<실험예 1> 상대 오차 보정법에 본 발명을 적용한 실험예 1에 대하여, 도 6~도 9를 참조하면서 설명한다.
상대 오차 보정법은, 기준 지그와 시험 지그의 상대 오차를 보정하는 상대 오차 보정 어댑터라고 부르는 제1 회로망과, 시험 지그를 이용하여 측정한 측정값을 나타내는 제2 회로망이 접속된 회로망 전체의 S 파라미터를 계산함으로써 시험 지그를 이용하여 측정한 시료에 대하여 기준 지그를 이용하여 측정했다면 얻어지는 측정값(추정값)을 얻는 방법이다.
도 6(a)는 기준 지그(10)의 설명도이다. 도 1(a)에 나타내는 바와 같이, 기준 지그(10)는 실장부(14)와, 2개의 동축 커넥터(11, 12)를 포함하고 있다. 실장부(14)에는 2개의 신호 단자 및 1개의 GND 단자를 갖는 전자부품이 실장된다. 전자부품의 신호 단자는 고주파 신호의 인가 또는 검출에 따른 신호 라인에 접속되는 신호 라인 포트의 단자이다. 전자부품의 GND 단자는 신호 라인 포트 이외의 비신호 라인 포트의 단자이다. 실장부(14)에는 전기부품의 2개의 신호 단자에 각각 전기적으로 접속되는 2개의 신호 라인 접속 단자(15, 16)와, 전기부품의 GND 단자에 전기적으로 접속되는 비신호 라인 접속 단자(17)가 마련되어 있다. 동축 커넥터(11, 12)는 신호 라인 접속 단자(15, 16)에 각각 전기적으로 접속되어 있다. 비신호 라인 접속 단자(17)는 GND에 접속되어 있다. 기준 지그(10)의 포트 1, 2의 동축 커넥터(11, 12)는, 동축 케이블을 이용하여 네트워크 애널라이저에 접속하고, 전자부품이 기준 지그(10)의 실장부(14)에 실장되어 기준 지그(10)에 접속된 상태("기준 상태"라고도 부른다.)에서 전자부품의 전기 특성을 측정한다. 이와 같이 측정한 측정값은 기준 지그(10)에 의한 오차를 포함하고 있다.
도 6(b)는 시험 지그(20)의 설명도이다. 도 1(b)에 나타내는 바와 같이, 시험 지그(20)는 전자부품의 2개의 신호 단자에 각각 전기적으로 접속되는 2개의 신호 라인 접속 단자(24, 25)와, 전자부품의 하나의 GND 단자에 전기적으로 접속되는 비신호 라인 접속 단자(26)와, 2개의 신호 라인 접속 단자(24, 25) 및 비신호 라인 접속 단자(26)에 각각 전기적으로 접속되어 있는 3개의 동축 커넥터(21, 22, 23)를 포함하고 있다. 시험 지그(20)의 포트 1, 2, 3의 접속 단자(24, 25, 26)와 네트워크 애널라이저를, 동축 케이블을 이용하여 접속하고, 전자부품이 시험 지그(20)의 접속 단자(24, 25, 26)에 접속된 상태("시험 상태"라고도 부른다.)에서 전자부품의 전기 특성을 측정한다. 이와 같이 측정한 측정값은 시험 지그(20)에 의한 오차를 포함하고 있다.
도 6의 측정 상태에서, 시험 지그(20)를 이용하여 측정한 시료에 대하여, 그 시료를 기준 지그(10)를 이용하여 측정했다면 얻어지는 측정값(추정값)을 상대 오차 보정법에 의해 산출한다. 이 경우, 상대 보정 어댑터, 즉 제1 회로망은 입력 2포트, 접속 3포트의 비대칭 회로가 된다.
본 발명의 방법에 의해 비대칭 회로망에 대한 고속으로 계산을 실시할 수 있는 것을 확인하기 위해, 자작(自作) 기판으로 GND 단자의 임피던스가 다른 2개의 측정 상태(기준 상태, 및 시험 상태)를 구성했다. 도 7은 기준 지그의 사진이다. 도 8은 시험 지그의 사진이다. 도 9는 표준 시료의 사진이다.
도 7에 나타내는 바와 같이, 기준 지그의 GND 포트는 SHORT로 하고 있다. 도 8에 나타내는 바와 같이, 시험 지그에는, Port1-GND, Port2-GND 간 각각에 510Ω의 저항을 접속하고, 도 6의 기준 지그에 비해, 아이솔레이션을 열화(劣化)시키고 있다. 도 9에 나타내는 바와 같이, 표준 시료는 Port 1, Port 2, GND의 3포트를 가진다.
다음 표 1에 나타내는 7개의 3포트 표준 시료를 자작 기판으로 준비했다. 표준 시료의 값 자체는 미지이다. 표준 시료의 기준 상태와 시험 상태의 측정값만을 사용하여 상대 보정 어댑터의 S 파라미터를 산출했다. 즉, 제1 회로망의 S 파라미터를 준비했다.
Figure 112016084299227-pct00014
그 밖의 실험 조건은 이하와 같다.
[측정기] E5071C(애질런트사)
[측정 포트 수] 기준 지그: 2포트, 시험 지그: 3포트
[측정 주파수] 60㎒∼6㎓
[측정 포인트 수] 1601점
[중간 주파수] 1㎑
[DUT] 자작 기판(50Ω의 마이크로스트립라인)
DUT는 시험 지그에 실장하여 측정했다. 상대 오차 보정법의 계산에는 컴퓨터를 이용했다. 컴퓨터에 DUT의 측정값이 입력되고 나서, 기준 지그를 이용하여 측정했다면 얻어지는 측정값(추정값)의 계산이 완료되기까지의 시간을 계측했다.
3포트, 1601점의 조건에서, 회로망 전체를 S 파라미터로 나타내어 계산하는 메이슨법으로 계산한 경우에는, 약 60s 걸렸다. 이에 반하여, 제1 회로망을 대칭 회로망으로 변환한 가상 제1 회로망의 가상 T 파라미터를 사용하는 본 발명의 계산 방법의 경우에는, 30㎳이며, 계산 시간이 대폭 단축되었다.
계산 시간의 단축, 고속화에 따라, 양산 공정과 같은 고속으로 특성 선별을 실시하는 경우에는 처리 능력이 올라간다. 또한, 처리 능력이 올라가므로, 특성 선별기나 측정기 등의 설비 투자를 적게 할 수 있다.
<정리> 이상에 설명한 바와 같이, 비대칭 회로망에 더미 포트를 추가하여 대칭 회로로 변환하면, 대칭 회로의 가상 T 파라미터를 이용하여 비대칭 회로망을 포함하는 회로망 전체의 S 파라미터를 정확하면서 단시간에 계산할 수 있다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니고, 다양한 변경을 가하여 실시하는 것이 가능하다.
예를 들면, 본 발명은 상대 오차 보정법에 한하지 않고, 전자부품의 측정값을 제2 회로망으로 나타내고, 전자부품의 측정값을 제1 회로망을 이용하여 보정하는 경우에 널리 적용할 수 있다. 예를 들면, 전자부품 등의 특성을 측정하고, 회로 기판에 실장했을 때의 전체의 특성을 산출하거나, 전자부품 등의 특성을 지그를 통해 측정하고, 지그의 영향을 제외한 특성을 산출하는 것에도 적용할 수 있다. 또한, 측정 대상은 전자부품에 한하지 않고, 복수의 전자부품이 실장된 전자부품 모듈에도 적용할 수 있다.
2, 4, 6: 제2 회로망 8: 가상 제2 회로망
10: 기준 지그 11, 12: 동축 커넥터
20: 시험 지그 21, 22, 23: 동축 커넥터
52: 제1 회로망 54: 가상 제1 회로망
56: 회로망 전체 58: 가상 회로망 전체
60: 제1 회로망 62: 가상 제1 회로망
66: 회로망 전체 68: 가상 회로망 전체
70: 제1 회로망 72: 가상 제1 회로망
76: 회로망 전체 78: 가상 회로망 전체

Claims (2)

  1. 입력 포트와 접속 포트를 갖는 제1 회로망의 제1 S 파라미터 또는 제1 T 파라미터를 준비하는 제1 단계와,
    제2 회로망의 제2 S 파라미터를 측정하는 제2 단계와,
    상기 제1 단계에서 준비한 상기 제1 S 파라미터 또는 상기 제1 T 파라미터와 상기 제2 단계에서 측정한 상기 제2 S 파라미터를 이용하여, 상기 제1 회로망의 상기 접속 포트에 상기 제2 회로망이 접속된 회로망 전체의 S 파라미터를 계산하는 제3 단계를 포함한 전기 회로망의 S 파라미터 도출 방법에 있어서,
    상기 제1 회로망은, 상기 입력 포트의 수가 상기 접속 포트의 수보다 적은 비대칭 회로망이며,
    상기 제3 단계에 있어서, 상기 회로망 전체의 상기 S 파라미터로서, 상기 제1 회로망의 상기 입력 포트 측에 더미(dummy) 포트를 추가하여 상기 제1 회로망을 대칭 회로망으로 변환한 가상 제1 회로망을 상정한 후에, 상기 가상 제1 회로망의 가상 T 파라미터 중 상기 더미 포트에 대응하는 파라미터를 미지의 값으로 이용하여, 상기 가상 제1 회로망의 상기 접속 포트에 상기 제2 회로망이 접속된 가상 회로망 전체의 가상 S 파라미터 중 상기 입력 포트에 대응하는 상기 가상 회로망 전체의 S 파라미터를 계산하는 것을 특징으로 하는 전기 회로망의 S 파라미터 도출 방법.
  2. 입력 포트와 접속 포트를 갖는 제1 회로망의 제1 S 파라미터 또는 제1 T 파라미터를 준비하는 제1 단계와,
    제2 회로망의 제2 S 파라미터를 측정하는 제2 단계와,
    상기 제1 단계에서 준비한 상기 제1 S 파라미터 또는 상기 제1 T 파라미터와 상기 제2 단계에서 측정한 상기 제2 회로망의 상기 제2 S 파라미터를 이용하여, 상기 제1 회로망의 상기 접속 포트에 상기 제2 회로망이 접속된 회로망 전체의 S 파라미터를 계산하는 제3 단계를 포함한 전기 회로망의 S 파라미터 도출 방법에 있어서,
    상기 제1 회로망은, 상기 입력 포트의 수가 상기 접속 포트의 수보다 많은 비대칭 회로망이며,
    상기 제3 단계에 있어서, 상기 회로망 전체의 상기 S 파라미터로서, 상기 제1 회로망의 상기 접속 포트 측에 제1 더미 포트를 추가하여 상기 제1 회로망을 대칭 회로망으로 변환한 가상 제1 회로망과, 상기 제2 회로망에 상기 제1 더미 포트와 접속되는 제2 더미 포트가 추가된 가상 제2 회로망을 상정한 후에, 상기 가상 제1 회로망의 가상 T 파라미터를 미지의 값으로 이용하면서, 상기 가상 제2 회로망의 가상 S 파라미터 중 상기 제2 더미 포트에 대응하는 파라미터를 제로로 두고, 상기 가상 제1 회로망의 상기 접속 포트 및 상기 제1 더미 포트에 상기 가상 제2 회로망이 접속된 가상 회로망 전체의 가상 S 파라미터 중 상기 입력 포트에 대응하는 상기 가상 회로망 전체의 S 파라미터를 계산하는 것을 특징으로 하는 전기 회로망의 S 파라미터 도출 방법.
KR1020167023862A 2014-03-04 2015-02-17 전기 회로망의 s 파라미터 도출 방법 KR101946252B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-041165 2014-03-04
JP2014041165 2014-03-04
PCT/JP2015/054338 WO2015133266A1 (ja) 2014-03-04 2015-02-17 電気回路網のｓパラメータ導出方法

Publications (2)

Publication Number Publication Date
KR20160114699A KR20160114699A (ko) 2016-10-05
KR101946252B1 true KR101946252B1 (ko) 2019-02-11

Family

ID=54055076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167023862A KR101946252B1 (ko) 2014-03-04 2015-02-17 전기 회로망의 s 파라미터 도출 방법

Country Status (5)

Country Link
US (1) US10175279B2 (ko)
JP (1) JP6300048B2 (ko)
KR (1) KR101946252B1 (ko)
CN (1) CN106062572B (ko)
WO (1) WO2015133266A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030135344A1 (en) 2002-01-15 2003-07-17 Martens Jon S. Methods for embedding and de-embedding balanced networks
JP2003294794A (ja) 2002-03-14 2003-10-15 Agilent Technol Inc 複数の装置ポートを有する装置の特性を解明する方法及び機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19606986C2 (de) * 1996-02-24 1999-03-04 Rohde & Schwarz Verfahren zum Messen der Eintor- bzw. Mehrtor-Parameter eines Meßobjektes mittels eines Netzwerkanalysators
JP3558086B1 (ja) 2003-03-05 2004-08-25 株式会社村田製作所 測定誤差の補正方法および電子部品特性測定装置
US7034548B2 (en) * 2003-04-11 2006-04-25 Agilent Technologies, Inc. Balanced device characterization including test system calibration
JP2004354145A (ja) * 2003-05-28 2004-12-16 Agilent Technol Inc 高周波デバイスの測定方法及び高周波デバイスの測定装置
DE112005001211B4 (de) 2004-05-25 2017-07-13 Murata Mfg. Co., Ltd. Messfehlerkorrekturverfahren und zwei Elektronikkomponentencharakteristik-Messvorrichtungen
CN101046492B (zh) * 2006-03-28 2010-05-12 华为技术有限公司 一种双端口网络参数测试方法
DE102007057393A1 (de) * 2006-11-27 2008-05-29 Suss Microtec Test Systems Gmbh Verfahren zum Kalibrieren eines Netzwerkanalysators mit definierter Anzahl von Messstellen
US7876121B2 (en) * 2007-09-14 2011-01-25 Mayo Foundation For Medical Education And Research Link analysis compliance and calibration verification for automated printed wiring board test systems
KR101152046B1 (ko) 2008-02-05 2012-07-03 가부시키가이샤 무라타 세이사쿠쇼 측정오차의 보정방법 및 전자부품특성 측정장치
JP2009236675A (ja) * 2008-03-27 2009-10-15 Tdk Corp 電磁特性測定装置及び電磁特性測定方法
JP5573868B2 (ja) * 2012-03-07 2014-08-20 株式会社村田製作所 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030135344A1 (en) 2002-01-15 2003-07-17 Martens Jon S. Methods for embedding and de-embedding balanced networks
JP2003294794A (ja) 2002-03-14 2003-10-15 Agilent Technol Inc 複数の装置ポートを有する装置の特性を解明する方法及び機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
James Frei 외 1명, Multiport S-Parameter and T-Parameter Conversion With Symmetry Extension. IEEE Transactions on microwave theory and techniques Vol. 56, No. 11, November 2008, 2493-2504 pp

Also Published As

Publication number Publication date
KR20160114699A (ko) 2016-10-05
CN106062572A (zh) 2016-10-26
JP6300048B2 (ja) 2018-03-28
US20160370412A1 (en) 2016-12-22
WO2015133266A1 (ja) 2015-09-11
US10175279B2 (en) 2019-01-08
JPWO2015133266A1 (ja) 2017-04-06
CN106062572B (zh) 2018-10-30

Similar Documents

Publication Publication Date Title
JP2004109128A (ja) 計測デバイスパスを較正すると共に較正した計測デバイスパスにおいて被検デバイスを計測するための方法及びシステム
CN107144738B (zh) 一种基于直通线的多端口自动夹具损耗和相位补偿方法
US20130317767A1 (en) Measurement error correction method and electronic component characteristic measurement apparatus
CN107076822B (zh) 利用引入器件判断射频器件去嵌入精度的测试结构及方法
KR20160118209A (ko) 주파수 영역에서의 교정을 이용한 시간 영역 측정 방법
CN108562769B (zh) 一种针对差分夹具的s参数提取方法
KR101946252B1 (ko) 전기 회로망의 s 파라미터 도출 방법
JP7153309B2 (ja) ベクトルネットワークアナライザを用いた反射係数の測定方法
Adamian et al. A novel procedure for characterization of multiport high-speed balanced devices
CN104062510B (zh) 可减小测量误差的两端口较远互易馈线***损耗测量方法
KR101831824B1 (ko) 측정 오차의 보정 방법 및 전자부품 특성 측정 장치
JP2023547606A (ja) 伝導性信号試験における高周波（ｒｆ）信号プローブ不整合に起因したパワー損失について補償するシステム及び方法
CN109254217B (zh) 一种单侧夹具的s参数提取方法
CN105092973B (zh) 多端口平衡器件测试及任意阻抗转换方法
CN103954854A (zh) 一种对pogo pin电气性能进行测试的方法及装置
CN109254258B (zh) 一种针对多端口s参数测试装置的完全校准方法
JP4743208B2 (ja) 電子部品の電気特性測定方法
JP4670549B2 (ja) 測定誤差の補正方法
JP4775575B2 (ja) 測定誤差の補正方法及び電子部品特性測定装置
JP3912428B2 (ja) 電子部品の高周波電気特性測定方法および装置、高周波電気特性測定装置の校正方法
TWI585422B (zh) 電路傳輸線的特性阻抗擷取方法
CN107247225A (zh) 一种基于ate射频cp测试的校准方法
Ziadé et al. Traceable type N calibration kit: DC to 1 GHz
WO2005101036A1 (ja) 電子部品の高周波電気特性測定方法および装置
Fei The research of port extension and de-embedding based on vector network analyzer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant