JP2004109128A - 計測デバイスパスを較正すると共に較正した計測デバイスパスにおいて被検デバイスを計測するための方法及びシステム - Google Patents
計測デバイスパスを較正すると共に較正した計測デバイスパスにおいて被検デバイスを計測するための方法及びシステム Download PDFInfo
- Publication number
- JP2004109128A JP2004109128A JP2003319556A JP2003319556A JP2004109128A JP 2004109128 A JP2004109128 A JP 2004109128A JP 2003319556 A JP2003319556 A JP 2003319556A JP 2003319556 A JP2003319556 A JP 2003319556A JP 2004109128 A JP2004109128 A JP 2004109128A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- frequency domain
- path
- circuit path
- adapters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
【課題】非同軸デバイスの測定精度を改善する。
【解決手段】第1及び第2のアダプタを較正する方法及びシステムは、ベクトルネットワークアナライザの同軸ポートをトレース可能な標準に対して較正するステップと、同軸ポート間に対称性のあるスルー回路パスを接続するステップを含む。スルー回路パスは、第1のアダプタと第2のアダプタのカスケード接続された組み合わせを含む。第1のアダプタは受動型であり、第2のアダプタと実質的に同じである。カスケード接続されていない第1及び第2のアダプタは、計測デバイスパスを含む。スルー回路パス及び計測デバイスパスは、実質的に等価なSパラメータを有する。スルー回路パスのSパラメータを測定して、第1及び第2のアダプタの特性を、測定したSパラメータに基づいて解明する。
【選択図】図2
【解決手段】第1及び第2のアダプタを較正する方法及びシステムは、ベクトルネットワークアナライザの同軸ポートをトレース可能な標準に対して較正するステップと、同軸ポート間に対称性のあるスルー回路パスを接続するステップを含む。スルー回路パスは、第1のアダプタと第2のアダプタのカスケード接続された組み合わせを含む。第1のアダプタは受動型であり、第2のアダプタと実質的に同じである。カスケード接続されていない第1及び第2のアダプタは、計測デバイスパスを含む。スルー回路パス及び計測デバイスパスは、実質的に等価なSパラメータを有する。スルー回路パスのSパラメータを測定して、第1及び第2のアダプタの特性を、測定したSパラメータに基づいて解明する。
【選択図】図2
Description
本発明は、計測デバイスパスを較正すると共に較正した計測デバイスパスにおいて被検デバイスを計測する方法及びシステムに関する。
ベクトルネットワークアナライザ(VNA)で取得した計測値には誤差が含まれることが知られている。これらの計測誤差のために、被検デバイス(「DUT」)の計測結果に不確実性が伴うことになる。この誤差は、確率的誤差と系統的誤差という2種類に分類することができる。確率的誤差とは、時間の経過に伴う物理的及び環境的な変化によって生じる同一計測における非反復性の変動である。一方、系統的誤差とは、VNA試験セットのために生じる計測における反復性の変動である。通常、計測の不確実性に対する影響は、系統的誤差の方が大きい。較正することによってVNA計測の統計誤差を数学的に低減することができる。この較正作業は、いくつかの周知の標準(または基準)をVNAに接続するステップと、それら周知の標準のそれぞれに対する応答を計測するステップと、から構成されており、それぞれの周知の標準ごとの予想応答と計測した応答の差を算出することによって系統的誤差を定量化する。そして、この差を使用し、DUTのVNA計測値から系統的誤差を数学的に除去するのに使用可能な誤差補正モデルを開発する。この較正プロセスにより、較正標準をVNA計測ポートに接続するポイントにおいて計測基準面が有効に確立される。この結果、DUTを計測基準面に接続することにより、DUTのみの計測値を取得することができる。
SOLT(Short−Open−Load−Through:短絡、開放、負荷、通過)較正、TRL(Through−Reflect−Line:または、経反射負荷)較正、及び電子的較正を含むいくつかの較正法が存在している。電子的較正用の方法及び装置については、1995年7月18に発行された「Electronic Microwave Calibration Device」と題する米国特許第5,434,511号(特許文献1)に開示されている。これの開示内容は、この参照により本明細書に組み込むものとする。SOLT、TRL、及び電子的較正法においては、通常、NIST(National Institute of Standards Technology:米国連邦標準技術局)によって規定されている標準に準拠した(またはその標準をトレース可能な)較正標準を使用する。当業者であれば理解できるように、誤差補正の品質は、それら既知の標準の品質に直接的に関連する。最もトレース可能な較正標準は同軸コネクタを用いてなされる。しかしながら、実際の製造や研究環境においては、多くのデバイスは同軸接続を備えていない。この結果、非同軸計測デバイスに使用するべく、プリント回路基板(PCB)上に配設され適切なコネクタに接続された一連の標準が開発されてきた。
米国特許第5,434,511号明細書
米国特許第5,548,221号明細書
「IEEE Transactions on Audio and Electroaacoustics」Vol.AU−17、No.2(1969年6月)の「The Chirp z−transform Algorithm」(86〜92頁)。L.W.Rabiner、R.Schafer、C.M.Rader著
図1には、非同軸較正標準と計測デバイスパス104が配設されたフィクスチャ(治具や取付具等の器具を含む)10が示されている。この図示の「オンボード」較正標準は、較正標準のSOLTセットであって、開回路20、閉回路30、50Ω又は75Ωの負荷40、及びスルー回路(または通過回路)パス102を有している。図1に示されたフィクスチャの較正には、オンボード較正標準を使用して従来のSOLT較正プロセスを実行するステップが含まれる。しかしながら不都合なことに、このオンボード較正標準はNIST標準に準拠していない。具体的には、オンボード閉回路30は、通常、それ自体に伴う多少のインダクタンスを有している。又、オンボード開回路20も、通常、それ自体に伴う多少の容量を有しており、負荷40も、通常、50Ω又は75Ωの純粋な抵抗性終端を示さない。これらオンボードの閉回路及び開回路のそれぞれに関連する寄生の誘導性及び容量性リアクタンスを正確にモデル化することは困難である。較正プロセスは、較正標準に関連するこの寄生の正確なモデルを有していないため、較正と誤差補正プロセスの結果生じる解消できない誤差が存在する。そして、この計測誤差のために、計測から導出される結果の信頼性が損なわれることになる。従って、非同軸デバイスの高周波特性を較正及び計測するための改良された方法及びシステムに対するニーズが存在するのである。
本発明の教示による1実施形態においては、第1及び第2アダプタを較正する方法は、トレース可能な標準に対してベクトルネットワークアナライザの同軸ポートを較正するステップと、同軸ポート間に対称なスルー回路パス(以下、対称スルー回路パス)を接続するステップとを有している。スルー回路パスは、第1及び第2アダプタの縦続接続された組み合わせを有している。第1アダプタは、受動型であって実質的に第2アダプタと同一であり、縦続接続されていない第1及び第2アダプタは、計測デバイスパスを備えている。スルー回路パスと計測デバイスパスは、実質的に等価なSパラメータを有している。この方法は、スルー回路パスのSパラメータを計測するステップと、計測したSパラメータに基づいて第1及び第2アダプタを特徴付けるステップとを更に含んでいる。
本発明の教示による別の実施形態では、計測デバイスパスを較正するためのシステムは、ベクトルネットワークアナライザ(VNA)、較正標準、及び較正標準を用いてVNAのポートを較正するための手段を有している。フィクスチャは、対称スルー回路パスと計測デバイスパスを具備している。スルー回路パスは、第1及び第2アダプタの縦続接続された組み合わせを有しており、第1アダプタは、受動型であって第2アダプタと実質的に同一である。計測デバイスパスは、縦続接続されていない第1及び第2アダプタを有しており、スルー回路パスと計測デバイスパスは、実質的に等価なSパラメータを有している。このシステムは、スルー回路パスの周波数ドメイン(領域)係数を計測するためのVNA内の手段と、スルー回路パスのSパラメータに基づいて第1及び第2アダプタを特徴付ける(すなわち、特性を解明する)ための手段とを更に有している。
有利なことに、本発明の教示による方法及びシステムは、高周波計測用に検査対象の非同軸デバイスへの接続を較正し、改良された精度を従来技術が提供するものよりも少ない時間と労力によって実現する改良された方法を提供する。具体的には、従来、同軸コネクタを有するデバイスにのみ提供されていたものと同じオーダー(程度)の較正精度を実現することができる。
本発明によれば、非同軸デバイス(装置、素子などを含む)の測定精度を改善する手段が提供される。
図2には、本発明の1実施形態に使用されるフィクスチャ100が示されている。このフィクスチャは、対称スルー回路パス102と計測デバイスパス104を有している。計測デバイスパス104は、第1アダプタ106及び第2アダプタ108という2つの実質的に同一のアダプタを備えている。本開示の以下の部分においては、参照符号Xは第1アダプタ106を表し、参照符号Yは第2アダプタ108を表すものとする。それぞれのアダプタ106、108は、受動回路であって、導電体ストリップ112に電気的に接続された同軸コネクタ110を有している。計測デバイスパス104のそれぞれのアダプタ106、108は、フィクスチャ内において、同軸コネクタ110に接続されていない方の導電体ストリップ112の端部間における空隙114を挟んで互いに鏡像の関係に配置されている。検査対象の2端子デバイス(DUT)のそれぞれの端子は、それぞれの導電体ストリップ112と接触し第1及び第2アダプタ106、108間において計測回路を完成させる。スルー回路パス102は、2つの同軸コネクタ120間に中断していない導電体ストリップを有している。スルー回路パス102の同軸コネクタ120は、互いに、並びに、計測デバイスパス104の同軸コネクタと、実質的に類似の形状を有している。
スルー回路パス102及び計測デバイスパス104は、プリント回路基板116上に配設されている。このプリント回路基板116は、プリント回路基板の製造に一般的に使用される種類の繊維ガラス(ファイバーガラス)/エポキシ樹脂であるFR4から製造されている。プリント回路基板116用の代替材料としては、Duroid(デュロイド)があり、これはより高周波の用途に使用することができる。第1及び第2アダプタ106、108の一部を構成する導電体ストリップ、並びにスルー回路パス102の一部を構成する導電体ストリップは、通常、銅であるが、その他の低損失の導電性材料も同様に使用可能である。その他の基板材料を使用しプリント回路基板を製造することも可能であるが、かなり一貫性のある誘電率がプリント回路基板116の全面において維持されるときに、最良の結果が得られる。好適な実施形態では、従来のプロセスによってプリント回路基板上に銅の導電体ストリップをエッチングし、スルー回路パス102並びに計測デバイスパス104を形成する。現在の技術によれば、導電体ストリップ112の幅及び厚さ、並びにプリント回路基板116の寸法などの面で非常に反復性が高く一貫性のある形状を製造することが可能である。従来の高品質なエッチングプロセスは、高品質な結果を実現するための十分な反復性を有している。又、マイクロストリップ遷移(またはマイクロストリップへの移行)に高品質の同軸ケーブルを使用し、フィクスチャ100内の接地電流パスを最小化することも有益である。プリント回路基板116の第1幅118は計測デバイスパス104におけるものであり、これは、スルー回路パス102におけるプリント回路基板116の第2幅119よりも大きい。この第1幅118と第2幅119の差は、第1アダプタ106と第2アダプタ108間の距離に等しい。当業者であれば理解できるように、第1アダプタ及び第2アダプタ106、108の縦続接続された組み合わせは、スルー回路パス102と同一の物理的特性を有している。従って、スルー回路パス102の散乱パラメータ(Sパラメータ)は、第1及び第2アダプタ106、108の縦続接続された組み合わせのSパラメータと実質的に等価である。当業者であれば理解できるように、第1アダプタ106のSパラメータは、第2アダプタ108のSパラメータと実質的に等価である。
図3には、ケーブル204の計測端部206に同軸ポート201、202を有する同軸ケーブル204との組み合わせでVNA200による従来の較正をまず実行することにより、フィクスチャ100を較正する構成が示されている。この較正は、NISTに準拠した較正標準を使用する任意の従来の手段によって実行することができる。この較正ステップにより、フィクスチャ100がVNA200に接続される基準面203に対してトレース可能な較正が行われる。
次に、図4に示すように、基準面203の同軸ポート201、202を対称スルー回路パス102の同軸ポート120に接続する。そして、VNA200によってスルー回路パス102のSパラメータの計測を行う。スルー回路パス102は、第1及び第2アダプタ106、108の縦続接続された組み合わせと実質的に類似しているため、計測したスルー回路パス102のSパラメータに基づいて第1及び第2アダプタ106、108を特徴付けることができる。この第1及び第2アダプタ106、108の特徴付けにより、第1及び第2アダプタ106、108を備える導電体ストリップ112の端部に配設されたDUT基準面301に対する較正が可能になる。この特徴付けステップの結果、第1及び第2アダプタ106、108のそれぞれの完全なSパラメータマトリックスが得られる。
図5に示すように、ユーザーは、次にDUTをDUT基準面301に接続する。そして、VNA200により、第1及び第2アダプタ106、108と縦続接続された組み合わせにおいてDUTを計測する。第1及び第2アダプタ106、108が完全に特徴付けられているため、この第1及び第2アダプタ106、108と縦続接続された組み合わせにおいて実行された被検デバイス(DUT)の計測値に対する第1及び第2アダプタ106、108の影響を排除して、DUTのSパラメータのみを抽出することができる。この排除のための適切なプロセスは、「Method,Apparatus,and Article of Manufacture for Characterizing a Device and Predicting Electrical Behavior of the Device in a Circuit」と題する米国特許出願第10/098040号明細書の開示内容に提示されている。これの開示内容は、この参照により本明細書に組み込むものとする。
この特徴付けプロセスでは、まず、スルー回路パス102のSパラメータを計測する。このSパラメータ計測の結果により、スルー回路パス102の周波数ドメイン反射係数(Sthru11)と周波数ドメイン伝送(または透過)係数(Sthru21)が提供される。スルー回路パス102は対称であって受動型であるため、Sthru11=Sthru22であり、Sthru21=Sthru12である。次に、スルー回路パス102の周波数ドメイン伝送係数(Sthru21)を、「IEEE Transactions on Audio and Electroaacoustics」Vol.AU−17、No.2(1969年6月)の86〜92頁に掲載されているL.W.Rabiner、R.Schafer及びC.M.Raderによる「The Chirp z−transform Algorithm」に開示されている変換アルゴリズムを使用して、対応する時間ドメイン(領域)インパルス伝送(または透過)応答に変換する。図6には、周波数ドメインの計測値から変換されたスルー回路パス102の時間ドメインインパルス伝送(または透過)応答の図が示されている。このスルー回路パス102の周波数ドメイン伝送係数(Sthru21)から対応する時間ドメインインパルス伝送応答への変換により、スルー回路パス102の全体の電気的長さの値が得られる。図6の例によれば、空気誘電体内における電気的な長さは29.85cmである。第1及び第2アダプタ106、108は対称であるため、この電気的な長さは、第1及び第2アダプタ106、108の電気的な長さの2倍を表している。図7に示すように、この特徴付けプロセスにおいては、次に、周波数ドメイン反射係数(Sthru11)を対応するスルー回路パス102の時間ドメインインパルス反射応答に変換する。これは反射の計測値であるため、時間ドメインインパルス反射応答は、当然、電気的な長さについて2つの要素を含んでいる。図8に示すように、次に、この時間ドメインインパルス伝送応答を用いて計測したスルー回路パス102の電気的な長さに対する時間掃引を限定することにより、時間ドメインインパルス反射応答を変更する。そして、時間ドメインインパルス反射応答の残りの長さをゼロに設定する。図8は、変更されたスルー回路パス102の時間ドメインインパルス反射応答を示している。この変更された時間ドメインインパルス反射応答は、完全な負荷で終端処理された第1アダプタ106のみの時間ドメインインパルス反射応答を表している。次に、図8に示すように限定された時間掃引を表すべく変更された時間ドメインインパルス反射応答を周波数ドメインに変換して戻し、第1アダプタ106のみの周波数ドメイン反射係数(SX11)を生成する。周波数ドメイン反射係数(SX11)が判明すれば、残りのSパラメータを算出することができる。具体的には次のとおりである。
式(2)は、SX21として2つの可能な解を有している。しかしながら、物理的に可能なものは1つの解のみである。「Electronic Calibration Method and Apparatus」と題する1996年8月20日に発行された米国特許第5,548,221号明細書の教示を使用して正しい解を決定することが可能である。これの教示内容をこの参照により本明細書に組み込むものとする。第1アダプタ106は受動型であるため、SX21=SX12である。従って、第1アダプタ106のすべてのSパラメータが判明する。そして、第1アダプタ106は電気的及び機械的に第2アダプタ108と等価であり、第2アダプタ108は、フィクスチャ内で第1アダプタ106と鏡像の関係に配置されているため、Sパラメータ値は次の関係を有している。
従って、スルー回路パス102の計測値と本明細書において開示した特徴付けプロセスから第1及び第2アダプタ106、108の両方のすべてのSパラメータを決定することができる。
本発明の教示による方法は、コンピュータを用いて実装するのに適している。Agilent E8358Aなどの従来のVNAは、計測電子回路と共に専用のコンピュータを1つの電子ユニット内に含んでいる。この専用コンピュータは、処理要素、オペレーティングシステム、媒体保存/読み取り機能を有しており、ソフトウェアプログラムを実行する能力を有している。従って、この第1及び第2アダプタ106、108を較正するためのシステムは、図2及び図3に示すように、VNA200内にそのすべてを実装するか、またはVNA200と通信するコンピュータ(添付図面には示されていない)を用いて実装することができる。この第1及び第2アダプタ106、108を較正するためのシステムにおいて、VNA200は、同軸ポートを有するケーブル204を有しており、この同軸ポートによりケーブル204をVNAポート205とフィクスチャ100の両方に接続する。
図9には、本発明の教示によるプロセスの1実施形態が示されている。ユーザーは、NISTに準拠した較正標準を使用してVNA200を較正する(801)。この較正ステップ(801)の結果、同軸ポート201、202によって表される基準面203においてVNA200及びケーブル204が較正される。次にユーザーは、図4に示すように、同軸ポート201、202をフィクスチャ100のスルー回路パス102の同軸コネクタ120に接続し、スルー回路パス102のSパラメータを計測する(802)。そして、このスルー回路パス102の計測値から、本明細書で先程開示したようにそれぞれのアダプタ106、108ごとにSパラメータマトリックスを算出することにより、第1及び第2アダプタ106、108を特徴付ける(803)。この結果、第1及び第2アダプタ106、108のSパラメータが判明する。次に、DUTをフィクスチャ100の第1及び第2アダプタ106、108に接続する。そして、DUTと縦続接続された第1及び第2アダプタ106、108のSパラメータをVNA200によって計測する(804)。この直接計測により、縦続接続された組み合わせ(即ち、第1アダプタ106、DUT、及び第2アダプタ108)のSパラメータが判明すれば、第1及び第2アダプタ106、108のSパラメータが完全に特徴付けられていることから、次に、「Method,Apparatus,and Article of Manufacture for Characterizing a Device and Predicting Electrical Behavior of the Device in a Circuit」と題する米国特許出願第10/098040号明細書の教示を使用して、DUTのみのSパラメータを摘出する(805)。これらの較正、測定、特徴付け、計測及び摘出ステップの結果、従来は同軸DUTにおいてのみ提供されていた精度を有する非同軸DUTの計測が実現する。
図10には、本発明の教示による特徴付けプロセスのフローチャートが示されている。このプロセスにおいて、スルー回路パス102のSパラメータを計測する(901)。このSパラメータの計測により、スルー回路パス102の周波数ドメイン伝送係数(Sthru21)とスルー回路パス102の周波数ドメイン反射係数(Sthru11)が得られる。そして、スルー回路パス102の周波数ドメイン伝送係数(Sthru21)を対応する時間ドメインインパルス伝送応答に変換する(902)。この変換は、例えば、前述の「Chirp z−transformation Algorithm」に開示されているアルゴリズムを用いて数学的に実行して、図6のようなグラフを生成する。このグラフ上のインパルス応答が最大のポイントがスルー回路パス102の電気的な長さを示している。この電気的な長さを抽出し(903)、記録する。次に、スルー回路パス102の周波数ドメイン入力反射係数(Sthru11)を図7に示すような対応する時間ドメインインパルス入力反射応答に変換する(904)。そして、ステップ903で抽出したものよりも長い電気的な長さについて時間ドメインインパルス反射応答をゼロに設定することにより、この変換されたスルー回路パス102の時間ドメインインパルス反射応答から、完全な負荷で終端処理された第1アダプタ106の時間ドメインインパルス反射応答を構築する(905)。この結果生成された時間ドメインインパルス反射応答の例が図8に示されている。次に、この構築した時間ドメインインパルス反射応答を周波数ドメインに変換して戻す(906)。この変換により、第1アダプタ106の周波数ドメイン入力反射係数(SX11)が生成される。計測したスルー回路パス102のSパラメータと構築した第1アダプタ106の周波数ドメイン入力反射係数を使用し、式(1)及び式(2)から周波数ドメイン出力反射係数(SX22)と周波数ドメイン伝送係数(SX21)を算出する(907)。第1アダプタ106は受動型であるため、周波数ドメイン伝送係数は同一であり、SX21=SX12であることを意味している。第1及び第2アダプタ106、108は、実質的に類似のSパラメータを有しているが、DUTと互いに鏡像の関係で縦続接続されているため、第2アダプタ108のSパラメータを、式(3)に示すように割り当てることができる(908)。
この特徴付けプロセスは、Nポートデバイスの計測に使用するNポートフィクスチャ用に実行することも可能である。一般的なNポートフィクスチャは、NポートDUTのポートに接続するための1及び第2Nポートアダプタを有しており、これらは、特徴付けられた後に埋め込み及び摘出プロセスにおいて使用することができる。一例として図11には、4ポートの実施形態が示されており、第1の4ポートアダプタ1200(アダプタX)、4ポートDUT1201、及び第2の4ポートアダプタ1202(アダプタY)が互いに縦続の組み合わせで接続されている。ポート番号1〜4が、第1及び第2アダプタ1200、1202並びにDUT1201のそれぞれのポートに配置されている。これらのポート番号は、本明細書に示した式のSパラメータマトリックスに使用する番号付け法を反映したものであり、図12及び図13のアダプタのポート番号と一貫性を有している。図12には、それぞれが電気的に第1及び第2導電体ストリップ1005、1006に接続された第1及び第2同軸コネクタ1002、1003を有する第1の4ポートアダプタ1001が示されている。それぞれの同軸コネクタ1002又は1003及び導電体ストリップ1005又は1006の組み合わせは、図2を参照して説明した第1の2ポートアダプタ106と実質的に類似している。同軸コネクタ1002又は1003及び導電体ストリップ1005又は1006は、接続されておらず互いに絶縁されている。第1の4ポートアダプタ1001をアダプタXと表すと共に、図に示すポート番号付け法に従っている場合には、この第1の4ポートアダプタ1001のSパラメータマトリックスは、次のように表すことができる。
ここで、添え字(1)及び(3)は、第1の4ポートアダプタ1001の2つの入力ポート(即ち、同軸コネクタ1002、1003の端部)を表し、添え字(2)及び(4)は、第1の4ポートアダプタ1001の2つの出力ポート(即ち、導電体ストリップ1005、1006の端部)を表している。第1の4ポートアダプタ1001の(4a)におけるSパラメータマトリックスの左上の象限は、第1同軸コネクタ1002及び導電体ストリップ1005の組み合わせのSパラメータを表している。そして、第1の4ポートアダプタ1001のSパラメータマトリックスの右下の象限は、第2同軸コネクタ1003及び導電体ストリップ1006の組み合わせのSパラメータを表している。当業者であれば理解できるように、第1同軸コネクタ1002及び導電体ストリップ1005の組み合わせは、第2同軸接続1003及び導電体ストリップ1006の組み合わせと電気的及び機械的に実質的に等価である。従って、第1同軸コネクタ1002及び導電体ストリップ1005の組み合わせは、第2同軸コネクタ1003及び導電体ストリップ1006の組み合わせと等価なSパラメータを有している。この結果、第1の4ポートアダプタ1001のSパラメータマトリックスの左上及び右下の象限は、等価な値を有している。第1同軸コネクタ1002及び導電体ストリップ1005の組み合わせは、第2同軸コネクタ1003及び導電体ストリップ1006の組み合わせから絶縁されているため、第1の4ポートアダプタのSパラメータマトリックスの右上及び左下の象限の値はゼロである。従って、第1コネクタ1002及び導電体ストリップ1005の組み合わせのSパラメータマトリックスが決定されると、第1の4ポートアダプタ1001のSパラメータマトリックスが判明する。
第2の4ポートアダプタ1007は、第3及び第4の同軸コネクタ1008、1009を有しており、これらの同軸コネクタのそれぞれは、第3及び第4導電体ストリップ1010、1011に電気的に接続されている。それぞれの同軸コネクタ1008又は1009と導電体ストリップ1010又は1011の組み合わせは、前述の第2の2ポートアダプタ108と実質的に類似している。図12に示されている特定の実施形態では、第3及び第4同軸コネクタ1008又は1009と導電体ストリップ1010又は1011の組み合わせは、第1及び第2同軸コネクタ1002又は1003と導電体ストリップ1005又は1006の組み合わせと実質的に類似している。前述の2ポートの例と同様に、第1の4ポートアダプタ1001は、第2の4ポートアダプタ1007と鏡像の関係に接続されており、第3及び第4の同軸コネクタ1008又は1009と導電体ストリップ1010又は1011の組み合わせは、接続されておらず互いに絶縁されている。第1アダプタ1001用のポート番号付け法は、図12に示すポート番号で表されている第2アダプタ1007のポート番号付け法と異なっている。具体的には、第1アダプタ1001の場合には、ポート1及び3はそれぞれ同軸コネクタ1002、1003に割り当てられており、第2アダプタ1007の場合には、ポート1及び3は導電体ストリップ1010、1011の端部にそれぞれ割り当てられている。第1及び第2アダプタ1001、1007のSパラメータ値は、スルー回路パス102において得られる計測値から算出され、第1アダプタのポート番号付け法に基づいている。第2の4ポートアダプタの異なる物理的配向に対処するため、並びに第1及び第2アダプタ1001、1007は受動型であることから、式(1)〜式(3)を使用して第2アダプタ1007のSパラメータを決定する際には添え字を変更する。具体的には、第1アダプタ1001の添え字1及び3として表されているものは、第2アダプタ1007のそれぞれ添え字2及び4になり、第1アダプタ1001の添え字2及び4として表されているものは第2アダプタ1007の添え字1及び3にそれぞれなる。この結果、第2の4ポートアダプタ1007をアダプタYと表すと共に、図面に示されたポート番号付け法に従う場合には、第2の4ポートアダプタ1007のSパラメータマトリックスは、次のように表すことができる。
ここで、添え字(2)及び(4)は、第2の4ポートアダプタ1007の2つの入力ポート(即ち、同軸コネクタ1008、1009の端部)を表し、添え字(1)及び(3)は、第2の4ポートアダプタ1007の2つの出力ポート(即ち、導電体ストリップ1010、1011の端部)を表している。第2アダプタ1007用の(4b)におけるSパラメータマトリックスの左上の象限は、第3同軸コネクタ1008及び導電体ストリップ1010の組み合わせのSパラメータを表している。第2のアダプタ1007用の(4b)におけるSパラメータマトリックスの右下の象限は、第4同軸コネクタ1009及び導電体ストリップ1011の組み合わせのSパラメータを表している。当業者であれば理解できるように、第3及び第4同軸コネクタ1008、1009及び導電体ストリップ1010、1011の組み合わせは、互いに等価なSパラメータを有している。従って、第2の4ポートアダプタ1007のSパラメータマトリックスの左上及び右下の象限は、等価な値を有している。そして、第3及び第4同軸コネクタ1008、1009及び導電体ストリップ1010、1011の組み合わせは互いに絶縁されているため、第2アダプタ1007のSパラメータマトリックスの右上及び左下の象限の値はゼロである。
図12には、フィクスチャの実施形態が示されており、第1、第2、第3、及び第4導電体ストリップ1005、1006、1010、1011とそれぞれ組み合わされた第1、第2、第3、及び第4同軸コネクタ1002、1003、1008、1009は、電気的にも機械的にも実質的に類似している。従って、第1、第2、第3、及び第4導電体ストリップ1005、1006、1010、1011とそれぞれ組み合わされた第1、第2、第3、及び第4同軸コネクタ1002、1003、1008、1009は、実質的に類似のSパラメータ値を有している。第1及び第2の4ポートアダプタ1001、1007は、フィクスチャ内において互いに鏡像の関係に配置されている。従って、符号Yが第2の4ポートアダプタ1007を表すとすれば、第1アダプタの観点における第2の4ポートアダプタ1007のSパラメータマトリックスは、次のようになる。
本明細書で説明した2ポートの特徴付け方法に関する教示を用いて、先ず、4ポートVNAによってフィクスチャ100に対する同軸接続を較正し、次に、スルー回路パス102のSパラメータを計測することにより、第1同軸コネクタ1002及び導電体ストリップ1005の組み合わせを特徴付ける。尚、当業者であれば理解できるように、4ポートVNAを使用する計測においては、未使用の計測ポートを特性インピーダンス終端によって適切に終端処理しなければならない。ステップ901〜908を実行することにより、第1の4ポートアダプタ1001を完全に特徴付けることができる。図12に示す実施形態における対称の原理を使用して第1の4ポートアダプタ1001を特徴付けることにより、式(5)に従って第2の4ポートアダプタ1007を完全に特徴付ける適切な値が生成される。従って、図10に示されているプロセスは4ポートアダプタの実施形態に適用される。この場合に、第1同軸コネクタ1002及び導電体ストリップ1005の組み合わせの特徴付けによって第1及び第2の4ポートアダプタ1001、1007の完全な特徴付けが可能である(この場合、第1、第2、第3、及び第4同軸コネクタ1002、1003、1008、1009と導電体ストリップ1005、1006、1010、1011のそれぞれの組み合わせは電気的及び機械的に等価である)。そして、米国特許出願第10/098,040号明細書の教示を用いて、第1及び第2アダプタ1001、1007とDUTの縦続接続された組み合わせの計測値から、計測対象のDUTのみのSパラメータを摘出する。
本発明の教示するところは、電気的及び機械的に等価ではないNポートアダプタの実施形態にも適用可能である。図13には、フィクスチャ100の別の実施形態が示されており、この場合には、第1及び第2の4ポートアダプタ1101、1107は電気的及び機械的に等価ではない。この例においては、説明のために4ポートを使用しているが、これより多くのポートを有するフィクスチャ及びDUTに本発明の教示を適用できることは、当業者には明らかである。図13には、第1の4ポートアダプタ1101(アダプタX)を有するフィクスチャ100が示されている。この第1の4ポートアダプタ1101は、第1同軸コネクタ1102及び導電体スリップ1105の組み合わせと第2同軸コネクタ1103及び導電体ストリップ1106の組み合わせを有している。第1及び第2同軸コネクタ1102、1103は同一のタイプであり(即ち、タイプN)、第1及び第2導電体ストリップ1105、1106は、等価な長さを有すると共に同じ材料から製造されている。従って、第1及び第2同軸コネクタ1102、1103及び導電体ストリップ1105、1106の組み合わせは電気的及び機械的に等価であり、それらの高周波動作を特徴付けるSパラメータは同一であると仮定することができる。このフィクスチャ100上には、第1スルー回路パス1104も存在しており、スルー回路同軸コネクタ1113は、第1及び第2同軸コネクタ1102及び1103と同じタイプである。又、第1スルー回路パス1104を構成する導電体ストリップの長さは、第1及び第2導電体ストリップ1105、1106の二倍になっている。
第2の4ポートアダプタ1107(アダプタY)は、第3同軸コネクタ1108及び導電体ストリップ1110の組み合わせと第4同軸コネクタ1109及び導電体ストリップ1111の組み合わせを有している。第3及び第4同軸コネクタ1108、1109は同一のタイプであるが、第1及び第2同軸コネクタ1102、1103とは異なるタイプのもの(即ち、7mm同軸コネクタ)であってよい。第3及び第4導電体ストリップ1110、1111は、等しい長さを有し、同じ材料で製造されているが、第1及び第2導電体ストリップ1105、1106とは長さが異なっていてもよい。従って、第3及び第4同軸コネクタ1108、1109及び導電体ストリップ1110、1111の組み合わせは、互いに電気的及び機械的に等価であるが、第1及び第2同軸コネクタ1102、1103及び導電体ストリップ1105、1106の組み合わせとは、電気的及び機械的に等価ではない。この結果、第3及び第4同軸コネクタ1108、1109及び導電体ストリップ1110、1111の組み合わせは、それらの高周波動作を特徴付ける互いに同じSパラメータを有しているが、それらのSパラメータは、第1及び第2同軸コネクタ1102、1103及び導電体ストリップ1105、1106の組み合わせのSパラメータとは異なっていると仮定することができる。フィクスチャ100には、第2スルー回路パス1112も含まれており、スルー回路同軸コネクタ1114は、第3及び第4同軸コネクタ1108、1109とは同一のタイプであるが、第1及び第2同軸コネクタ1102、1103とはタイプが異なっている。この第2スルー回路パス1112を構成する導電体ストリップの長さは、第3及び第4導電体ストリップ1110、1111の長さの二倍である。
図13に示されている第1及び第2の4ポートアダプタの完全な特徴付けは、4ポートVNAとフィクスチャ100に接続するアダプタケーブルを従来の方法で較正することから始まる。第1の4ポートアダプタ(アダプタX)1101の特徴付けは、第1スルー回路パス1104のVNA計測から始まり(901)、周波数ドメイン伝送係数の時間ドメインインパルス応答への変換を行い(902)、第1スルー回路パス1104の長さを抽出する(903)。そして、前述のように、図10に示されているステップ904〜907を第1スルー回路パス1104に適用することにより、第1同軸コネクタ1102と導電体ストリップ1105の組み合わせのSパラメータを決定する。第1及び第2同軸コネクタ1102、1103及び第1及び第2導電体ストリップ1105、1106の組み合わせは、電気的及び機械的に等価であるため、これらのSパラメータは等価である。第1及び第2同軸コネクタ1102、1103と導電体ストリップ1105、1106の組み合わせは、フィクスチャ内において同一方向に配設されているため、これらは同一の2ポートSパラメータマトリックスを共有している。従って、第1の4ポートアダプタ1101の完全な特徴付けは、次のとおりである。
ここで、添え字(1)は、第1アダプタ1101の同軸コネクタ1102の端部を表し、添え字(2)は、第1アダプタ1101の導電体ストリップ1105の端部を表している。
第1の4ポートアダプタ1101は第2の4ポートアダプタ1107と電気的及び機械的に等価ではないため、図13に示す実施形態の第2の4ポートアダプタの特徴付けでは、第1の4ポートアダプタ1101の計測値から対称の原理を使用して値を抽出することはできない。図10に開示されている方法に従い、この第2の4ポートアダプタ(アダプタY)1107を特徴付けるために、第2スルー回路パス1112の計測を実行する(901)。第2スルー回路パス1112は、第3及び第4同軸コネクタ1108、1109と同一のタイプの同軸コネクタ1114を具備している。更に、第2スルー回路パス1112の長さは、第3及び第4の導電体ストリップ1110、1111の長さの二倍である。この第2スルー回路パス1112の周波数ドメイン伝送係数を時間ドメインインパルス応答に変換し(902)、第2スルー回路パス1104の電気的な長さを抽出する(903)。そして、前述のように、図10に示されているステップ904〜907を適用し、第3同軸コネクタ1108及び導電体ストリップ1110の組み合わせのSパラメータを決定する。第3及び第4同軸コネクタ1108、1109及び第3及び第4導電体ストリップ1110、1111の組み合わせは電気的及び機械的に等価であるため、これらのSパラメータもまた等価である。そして、第3及び第4同軸コネクタ1108、1109及び導電体ストリップ1110、1111の組み合わせは、フィクスチャ内において同一方向に配設されているため、これらは同一のSパラメータマトリックスを共有している。しかしながら、これらは、フィクスチャ100内において、これらのSパラメータを判定する第2スルー回路パス1112と同一方向に配設されてはいない。しかしながら、これらのアダプタは受動型であって対称であり、フィクスチャ内において第2スルー回路パス1112から算出されるアダプタと鏡像の関係に配置されているため、入力反射項及び出力反射項、並びに2つの伝送項を切り替えることにより、第2の4ポートアダプタ1107を完全に特徴付けることができる。即ち、第2の4ポートアダプタ1107の完全な特徴付けは、次のとおりである。
ここで、添え字(2)は第2アダプタ1107の同軸コネクタ1108の端部を表し、添え字(1)は第2アダプタ1107の導電体ストリップ1110の端部を表している。第1及び第2の4ポートアダプタ1101、1107の両方の完全な特徴付けが完了すれば、米国特許出願第10/098,040号明細書の教示を用いて、第1及び第2の4ポートアダプタ1101、1107と縦続接続されたDUTの計測値に4ポートDUTの特性を埋め込んだり、または、その計測値からその特性を摘出したりすることができる。有利なことに、図13に示す内容に従う本発明の1実施形態によれば、非対称のNポートアダプタの完全な特徴付けが可能である。
本明細書においては、例として、本発明の実施形態について説明したが、これらは例示であり、本教示から当業者が想起するであろうあらゆる可能な実施形態を排除することを意図したものではない。具体的には、本教示は、あらゆるNポートDUTに適用することができる。本方法は、VNAとの組み合わせでパーソナルコンピュータ、ワークステーション、又は専用のマイクロプロセッサを使用してソフトウェアで実装することができる。本教示のシステム及び方法を使用して、オンウェーハ(またはウェーハ上)又はオンボード(またはボード上)標準を特徴付けることが可能であり、それらは、標準に基づいた較正に使用することができる。本教示は、較正標準に使用する50Ω、75Ω、又はその他の任意のインピーダンス値について使用することができる。フィクスチャにおいて使用可能な同軸接続は、2.4mm、3.5mm、7.0mm、タイプN、タイプF、又はNISTに準拠する標準を有するその他の任意のコネクタである。
第1及び第2のアダプタを較正する本発明による方法及びシステムは、ベクトルネットワークアナライザの同軸ポートをトレース可能な標準に対して較正するステップと、同軸ポート間に対称性のあるスルー回路パスを接続するステップを含む。スルー回路パスは、第1のアダプタと第2のアダプタのカスケード接続された組み合わせを含む。第1のアダプタは受動型であり、第2のアダプタと実質的に同じである。カスケード接続されていない第1及び第2のアダプタは、計測デバイスパスを含む。スルー回路パス及び計測デバイスパスは、実質的に等価なSパラメータを有する。スルー回路パスのSパラメータを測定し、次に、第1及び第2のアダプタの特性を、測定したSパラメータに基づいて解明する。この方法及びシステムは2ポートアダプタと被測定対象デバイスに適用することができ、また、マルチポートアダプタと測定対象デバイス用に拡張することもできる。
100 フィクスチャ
102 スルー回路パス
104 計測デバイスパス
106 第1アダプタ
108 第2アダプタ
200 ベクトルネットワークアナライザ
102 スルー回路パス
104 計測デバイスパス
106 第1アダプタ
108 第2アダプタ
200 ベクトルネットワークアナライザ
Claims (38)
- 第1及び第2アダプタを較正する方法であって、
準拠する(またはトレース可能な)標準に対して、ベクトルネットワークアナライザの同軸ポートを較正するステップと、
前記同軸ポート間に対称的なスルー回路パスを接続するステップであって、前記スルー回路パスは、前記第1及び第2アダプタの縦続接続された組み合わせを有し、前記第1アダプタは受動型であって前記第2アダプタと実質的に同一であり、縦続接続されていない第1及び第2アダプタは計測デバイスパスを有し、前記スルー回路パス及び前記計測デバイスパスは実質的に等価なSパラメータを有することからなる、ステップと、
前記スルー回路パスのSパラメータを計測するステップと、
前記Sパラメータに基づいて前記第1及び第2アダプタを特徴付けるステップを含む、較正方法。 - 前記Sパラメータを計測するステップが、周波数ドメイン入力反射係数(Sthru11)と周波数ドメイン伝送係数(Sthru21)を有し、前記特徴付けるステップは、前記周波数ドメイン係数を対応する時間ドメインインパルス応答に変換して前記計測デバイスパスの前記第1及び第2アダプタのSパラメータを導出するステップを更に含む、請求項1に記載の較正方法。
- 前記周波数ドメイン伝送係数を対応する時間ドメインインパルス伝送応答に変換するステップと、
前記時間ドメインインパルス伝送応答から前記スルー回路パスの長さを抽出するステップと、
前記周波数ドメイン入力反射係数を対応する時間ドメインインパルス入力反射応答に変換するステップと、
前記第1アダプタの前記時間ドメインインパルス入力反射応答を構築するステップと、
前記第1アダプタの前記時間ドメインインパルス入力反射応答を前記第1アダプタの対応する周波数ドメイン入力反射係数に変換するステップと、
前記第1アダプタのSパラメータを算出するステップと、
前記第2アダプタのSパラメータを割り当てるステップ
を更に含む、請求項2に記載の較正方法。 - 前記第1アダプタの前記時間ドメインインパルス入力反射応答を構築する前記ステップが、完全な時間掃引を使用して前記周波数ドメイン入力反射係数を変換するステップと、前記スルー回路パスの長さを表すポイントから始まる前記時間ドメインインパルス入力反射応答の1部分をゼロにするステップを含む、請求項3に記載の較正方法。
- 前記第1アダプタの前記時間ドメインインパルス入力反射応答を構築する前記ステップが、限定された時間掃引を使用して前記周波数ドメイン入力反射係数を変換するステップを含み、前記時間ドメインの境界が、前記スルー回路パスの長さと等しいことからなる、請求項3に記載の較正方法。
- 前記特徴付けるステップが、前記第1及び第2アダプタのSパラメータを取得するステップを含み、前記方法は、前記デバイスを前記計測デバイスパスに挿入することによってデバイスを計測するステップと、前記第1及び第2アダプタのSパラメータを使用して前記デバイスの計測値を摘出するステップを更に含む、請求項1に記載の較正方法。
- 前記スルー回路パス及び前記デバイス計測パスを有するフィクスチャを使用し、前記スルー回路パスは、前記デバイス計測パスの縦続接続された態様を有する、請求項1に記載の較正方法。
- 前記フィクスチャは、参照標準に対するトレース(追跡)を可能とするための(またはトレーサビリティを確保するための)手段を確立するべく2つのコネクタに相互接続されたプリント回路トレースを有するプリント回路基板を備える、請求項9に記載の較正方法。
- 前記較正するステップは、電子的較正を含む、請求項1に記載の較正方法。
- 前記較正するステップは、SOLT較正を含む、請求項1に記載の較正方法。
- 前記較正するステップは、TRL較正を含む、請求項1に記載の較正方法。
- 前記第1及び第2アダプタは、第1マルチポートアダプタを有する2つのポートである、請求項1に記載の較正方法。
- 請求項14に記載のステップがマルチポートアダプタの2つのポートの複数の組について反復されることからなる、較正方法。
- デバイスを計測する方法であって、
トレース可能な標準に対してベクトルネットワークアナライザの同軸ポートを較正するステップと、
前記同軸ポート間に対称性のあるスルー回路パスを接続するステップであって、前記スルー回路パスは、前記第1及び第2アダプタの縦続接続された組み合わせを有し、前記第1アダプタは受動型であって前記第2アダプタと実質的に同一であり、縦続接続されていない第1及び第2アダプタは計測デバイスパスを有し、前記スルー回路パス及び前記計測デバイスパスは、実質的に等価なSパラメータを有することからなる、ステップと、
前記スルー回路パスのSパラメータを計測するステップと、
前記Sパラメータに基づいて前記第1及び第2アダプタを特徴付けるステップと、
前記計測デバイスパスにデバイスを挿入するステップと、
前記ベクトルネットワークアナライザによって前記第1及び第2アダプタと縦続接続された前記デバイスを計測するステップと、
前記デバイスから前記第1及び第2アダプタを摘出するステップ
を含む、計測方法。 - 前記スルー回路パスのSパラメータを計測する前記ステップが、周波数ドメイン入力反射係数(Sthru11)と周波数ドメイン伝送係数(Sthru21)を含む前記スルー回路パスの周波数ドメイン係数を計測するステップを含み、前記特徴付けるステップは、前記それぞれの周波数ドメイン係数を対応する時間ドメインインパルス応答に変換して前記計測デバイスパスの第1及び第2アダプタのSパラメータを導出するステップを更に含むことからなる、請求項16に記載の計測方法。
- 前記周波数ドメイン伝送応答を対応する時間ドメインインパルス伝送応答に変換するステップと、
前記時間ドメインインパルス伝送応答から前記スルー回路パスの長さを抽出するステップと、
前記周波数ドメイン入力反射応答を対応する時間ドメインインパルス入力反射応答に変換するステップと、
前記第1アダプタの時間ドメインインパルス入力反射応答を構築するステップと、
前記第1アダプタの前記時間ドメインインパルス入力反射応答を前記第1アダプタの対応する周波数ドメイン入力反射係数に変換するステップと、
前記第1アダプタのSパラメータを算出するステップと、
前記第2アダプタのSパラメータを割り当てるステップ
を更に含む、請求項17に記載の計測方法。 - 前記第1アダプタの時間ドメインインパルス入力反射応答を構築する前記ステップが、完全な時間掃引を使用して前記周波数ドメイン入力反射係数を変換するステップと、前記スルー回路パスの長さを表すポイントから始まる前記時間ドメインインパルス入力反射応答の1部分をゼロにするステップを含むことからなる、請求項18に記載の計測方法。
- 前記第1アダプタの前記時間ドメインインパルス入力反射応答を構築する前記ステップが、限定された時間掃引を使用して前記周波数ドメイン入力反射係数を変換するステップを含み、前記時間ドメインの境界は、前記スルー回路パスの長さと等しいことからなる、請求項18に記載の計測方法。
- 前記スルー回路パス及び前記デバイス計測パスを具備するフィクスチャを使用し、前記スルー回路パスは、前記デバイス計測パスの縦続接続された態様を有する、請求項16に記載の計測方法。
- 前記スルー回路パス及び前記デバイス計測パスが1つのプリント回路基板上に配設される、請求項23に記載の計測方法。
- 前記フィクスチャは、参照標準に対してトレース可能なインピーダンス標準との接続を確立するための2つのコネクタに相互接続されたプリント回路トレースを有するプリント回路基板を具備する、請求項23に記載の計測方法。
- 前記第1及び第2アダプタが、第1マルチポートアダプタを有する2つのポートである、請求項16に記載の計測方法。
- 請求項26記載のステップがマルチポートアダプタの2つのポートの複数の組について反復されることからなる、計測方法。
- 計測デバイスパスを較正するためのシステムであって、
ベクトルネットワークアナライザ(VNA)と、
較正標準と、
前記較正標準によって前記VNAのポートを較正するための手段と、
対称性のあるスルー回路パス及び計測デバイスパスを有するフィクスチャであって、前記スルー回路パスは、第1及び第2アダプタの縦続接続された組み合わせを有し、前記第1アダプタは、受動型であって前記第2アダプタと実質的に同一であり、前記計測デバイスパスは、縦続接続されていない第1及び第2アダプタを有し、前記スルー回路パス及び前記計測デバイスパスは実質的に等価なSパラメータを有することからなる、フィクスチャと、
前記スルー回路パスの周波数ドメイン応答を計測するための前記VNA内の手段と、
前記スルー回路パスのSパラメータに基づいて前記第1及び第2アダプタを特徴付けるための手段
を備える、較正システム。 - 前記第1及び第2アダプタを特徴付けるための前記手段が、前記周波数ドメイン係数を対応する時間ドメインインパルス応答に変換して、前記計測デバイスパスにおける前記第1及び第2アダプタのSパラメータを導出するための手段を備える、請求項28に記載の較正システム。
- 前記周波数ドメイン応答は、周波数ドメイン伝送応答と周波数ドメイン入力反射応答を含み、前記システムが、
前記周波数ドメイン伝送係数を対応する時間ドメインインパルス伝送応答に変換するための手段と、
前記時間ドメインインパルス伝送応答から前記スルー回路パスの長さを抽出するための手段と、
前記周波数ドメイン入力反射係数を対応する時間ドメインインパルス入力反射応答に変換するための手段と、
前記第1アダプタの時間ドメインインパルス入力反射応答を構築するための手段と、
前記第1アダプタの前記時間ドメインインパルス入力反射応答を前記第1アダプタの対応する周波数ドメイン入力反射係数に変換するための手段と、
前記第1アダプタのSパラメータを算出するための手段と、
前記第2アダプタのSパラメータを割り当てるための手段
を更に備える、請求項29に記載の較正システム。 - 前記第1アダプタの前記時間ドメインインパルス入力反射応答を構築するための前記手段が、完全な時間掃引を使用して前記周波数ドメイン入力反射係数を変換するための手段と、前記スルー回路パスの長さの半分を表すポイントから始まる前記時間ドメインインパルス入力反射応答の1部分をゼロにする手段を備えることからなる、請求項30に記載の較正システム。
- 前記第1アダプタの前記時間ドメインインパルス入力反射応答を構築するための前記手段が、限定された時間掃引を使用して前記周波数ドメイン入力反射係数を変換するための手段を有し、前記時間ドメインの境界は、前記スルー回路パスの長さと等しいことからなる、請求項30に記載の較正システム。
- 前記スルー回路パスは前記デバイス計測パスの縦続接続された態様を含む、請求項28に記載の較正システム
- 前記フィクスチャが、参照標準に対してトレース可能なインピーダンス標準と信頼性の高い接続を確立するために、2つのコネクタに相互接続されたプリント回路トレースを有するプリント回路基板を備える、請求項35に記載の較正システム。
- 前記第1及び第2アダプタが、第1マルチポートアダプタを有する2つのポートである、請求項28に記載の較正システム。
- デバイスを計測するためのシステムであって、
ベクトルネットワークアナライザ(VNA)と、
較正標準と、
前記較正標準を使用して前記ベクトルネットワークアナライザの同軸ポートを較正するための手段と、
前記同軸ポート間に対称性のあるスルー回路パスを有するフィクスチャであって、前記スルー回路パスは、第1及び第2アダプタの縦続接続された組み合わせを有し、前記第1アダプタは、受動型であって前記第2アダプタと実質的に同一であり、縦続接続されていない第1及び第2アダプタは計測デバイスパスを有し、前記スルー回路パス及び前記計測デバイスパスは実質的に等価なSパラメータを有することからなる、フィクスチャと、
計測した前記スルー回路パスのSパラメータに基づいて前記第1及び第2アダプタを特徴付けるための手段と、
前記計測デバイスパスから前記第1及び第2アダプタを摘出するための手段
を備える、計測システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/244,638 US7019535B2 (en) | 2002-09-16 | 2002-09-16 | Method and system for calibrating a measurement device path and for measuring a device under test in the calibrated measurement device path |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004109128A true JP2004109128A (ja) | 2004-04-08 |
JP2004109128A5 JP2004109128A5 (ja) | 2006-10-19 |
Family
ID=31977769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003319556A Pending JP2004109128A (ja) | 2002-09-16 | 2003-09-11 | 計測デバイスパスを較正すると共に較正した計測デバイスパスにおいて被検デバイスを計測するための方法及びシステム |
Country Status (3)
Country | Link |
---|---|
US (2) | US7019535B2 (ja) |
JP (1) | JP2004109128A (ja) |
DE (1) | DE10338072B4 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012198182A (ja) * | 2011-03-23 | 2012-10-18 | Fujitsu Ltd | 校正基板および回路パラメータの測定方法 |
CN103543425A (zh) * | 2013-10-28 | 2014-01-29 | 中国电子科技集团公司第四十一研究所 | 一种自动补偿网络分析仪测量面变化误差的方法 |
JP2014044205A (ja) * | 2012-08-24 | 2014-03-13 | Tektronix Inc | 測定方法 |
JP2018511058A (ja) * | 2015-04-08 | 2018-04-19 | ギャップウェーブス アーベー | マイクロ波解析機器またはマイクロ波測定機器用の較正装置 |
JP2019513975A (ja) * | 2016-04-13 | 2019-05-30 | ローゼンベルガー ホーフフレクベンツテクニック ゲーエムベーハー アンド カンパニー カーゲー | 較正装置 |
WO2023223541A1 (ja) * | 2022-05-20 | 2023-11-23 | 日本電信電話株式会社 | 誘電分光測定装置 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1506428B1 (en) * | 2002-05-16 | 2008-09-10 | Nxp B.V. | Method for calibrating and de-embedding, set of devices for de-embedding and vector network analyzer |
TWI237120B (en) * | 2002-10-09 | 2005-08-01 | Advanced Semiconductor Eng | Impedance standard substrate and method for calibrating vector network analyzer |
US7479776B2 (en) * | 2002-12-12 | 2009-01-20 | Ideal Industries, Inc. | Hand-held tester and method for local area network cabling |
US7113879B2 (en) * | 2003-10-31 | 2006-09-26 | Agilent Technologies, Inc. | Using vector network analyzer for aligning of time domain data |
US6982561B2 (en) * | 2004-05-27 | 2006-01-03 | Agilent Technologies, Inc. | Scattering parameter travelling-wave magnitude calibration system and method |
US6963209B1 (en) * | 2004-07-23 | 2005-11-08 | Teradyne, Inc. | Apparatus and method for calibrating equipment for high frequency measurements |
WO2008021907A2 (en) * | 2006-08-08 | 2008-02-21 | Tektronix, Inc. | Calibrated s-parameter measurements of probes |
WO2008021885A2 (en) * | 2006-08-08 | 2008-02-21 | Tektronix, Inc. | Calibration of symmetric and partially-symmetric fixtures |
JP2008116369A (ja) * | 2006-11-06 | 2008-05-22 | Fujitsu Ltd | パラメータ算出装置、方法、及びプログラム |
US7924024B2 (en) * | 2007-02-20 | 2011-04-12 | Anritsu Company | Automatic calibration techniques with improved accuracy and lower complexity for high frequency vector network analyzers |
DE202007004296U1 (de) * | 2007-03-23 | 2007-07-12 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Kalibrieradapter |
US7994801B2 (en) * | 2007-05-08 | 2011-08-09 | Tektronix, Inc. | Calibrated S-parameter measurements of a high impedance probe |
JP2009042003A (ja) * | 2007-08-07 | 2009-02-26 | Denso Corp | 電流センサ |
US7741857B2 (en) * | 2008-03-06 | 2010-06-22 | International Business Machines Corporation | System and method for de-embedding a device under test employing a parametrized netlist |
FR2932276B1 (fr) * | 2008-06-06 | 2010-09-03 | Thales Sa | Procede de calibrage pour boitier hyperfrequence et ensemble de boitiers etalons. |
US8436626B2 (en) * | 2009-12-17 | 2013-05-07 | Taiwan Semiconductor Manfacturing Company, Ltd. | Cascaded-based de-embedding methodology |
EP2363719A1 (en) * | 2010-02-12 | 2011-09-07 | ATE Systems, Inc | Method and apparatus for calibrating a test system for measuring a device under test |
ITAN20100160A1 (it) * | 2010-09-29 | 2012-03-30 | Marco Farina | Kit di calibrazione multimodale in guida d'onda per la misura di matrici di scattering generalizzate oltre la banda di monomodalita'. |
US20120109566A1 (en) * | 2010-11-02 | 2012-05-03 | Ate Systems, Inc. | Method and apparatus for calibrating a test system for measuring a device under test |
CN102508043A (zh) * | 2011-10-13 | 2012-06-20 | 安徽华东光电技术研究所 | 行波管慢波***色散特性的自动化测试***及其方法 |
US20150084656A1 (en) * | 2013-09-25 | 2015-03-26 | Tektronix, Inc. | Two port vector network analyzer using de-embed probes |
CN103645385B (zh) * | 2013-11-13 | 2016-07-13 | 中国电子科技集团公司第四十一研究所 | 一种基于多端口网络匹配电路嵌入后的s参数获取方法 |
US9086376B1 (en) | 2014-01-15 | 2015-07-21 | Keysight Technologies, Inc. | Automatic fixture removal using one-port measurement |
DE102014210460B4 (de) * | 2014-06-03 | 2016-02-04 | Siemens Aktiengesellschaft | Beurteilung von automatisch eingestellten Parametern einer MR-Anlage |
DE102014210417B4 (de) * | 2014-06-03 | 2018-03-22 | Siemens Healthcare Gmbh | Verbesserte Systemjustierung bei einer MR-Anlage |
US10761175B2 (en) | 2015-09-10 | 2020-09-01 | Ataitec Corporation | Fixture de-embedding using calibration structures with open and short terminations |
CN105738756B (zh) * | 2016-02-03 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种显示装置检查治具及检查方法 |
CN105974345B (zh) * | 2016-04-27 | 2018-09-18 | 电子科技大学 | 自由空间终端短路法复介电常数测试***高温校准方法 |
CN107942105A (zh) * | 2017-11-23 | 2018-04-20 | 中国电子科技集团公司第四十研究所 | 一种波导同轴转接器测试夹具及测试方法 |
US10938490B1 (en) * | 2018-10-31 | 2021-03-02 | Christos Tsironis | Calibration method for coupler-tuner assembly |
US11892534B2 (en) * | 2021-04-06 | 2024-02-06 | Rohm Co., Ltd. | Frequency characteristic measurement apparatus |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4845423A (en) * | 1987-09-21 | 1989-07-04 | Hewlett-Packard Company | Electrically short air line for network analyzer calibration |
US5091709A (en) * | 1987-09-21 | 1992-02-25 | Hewlett-Packard Company | Electrically short air line for network analyzer calibration |
US4982164A (en) * | 1988-04-22 | 1991-01-01 | Rhode & Schwarz Gmbh & Co. K.G. | Method of calibrating a network analyzer |
US5047725A (en) * | 1989-11-28 | 1991-09-10 | Cascade Microtech, Inc. | Verification and correction method for an error model for a measurement network |
US5467021A (en) * | 1993-05-24 | 1995-11-14 | Atn Microwave, Inc. | Calibration method and apparatus |
US5434511A (en) * | 1993-05-24 | 1995-07-18 | Atn Microwave, Inc. | Electronic microwave calibration device |
US5548538A (en) * | 1994-12-07 | 1996-08-20 | Wiltron Company | Internal automatic calibrator for vector network analyzers |
US6188968B1 (en) * | 1998-05-18 | 2001-02-13 | Agilent Technologies Inc. | Removing effects of adapters present during vector network analyzer calibration |
US6643597B1 (en) * | 2001-08-24 | 2003-11-04 | Agilent Technologies, Inc. | Calibrating a test system using unknown standards |
US6650123B2 (en) * | 2002-01-15 | 2003-11-18 | Anritsu Company | Methods for determining characteristics of interface devices used with vector network analyzers |
US6895343B2 (en) * | 2002-07-12 | 2005-05-17 | Agilent Technologies, Inc. | System and method for measuring essential power amplification functions |
US6853198B2 (en) * | 2002-11-14 | 2005-02-08 | Agilent Technologies, Inc. | Method and apparatus for performing multiport through-reflect-line calibration and measurement |
US7130756B2 (en) * | 2003-03-28 | 2006-10-31 | Suss Microtec Test System Gmbh | Calibration method for carrying out multiport measurements on semiconductor wafers |
US7068049B2 (en) * | 2003-08-05 | 2006-06-27 | Agilent Technologies, Inc. | Method and apparatus for measuring a device under test using an improved through-reflect-line measurement calibration |
-
2002
- 2002-09-16 US US10/244,638 patent/US7019535B2/en not_active Expired - Fee Related
-
2003
- 2003-08-19 DE DE10338072A patent/DE10338072B4/de not_active Expired - Fee Related
- 2003-09-11 JP JP2003319556A patent/JP2004109128A/ja active Pending
-
2005
- 2005-05-23 US US11/391,737 patent/US7157918B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012198182A (ja) * | 2011-03-23 | 2012-10-18 | Fujitsu Ltd | 校正基板および回路パラメータの測定方法 |
JP2014044205A (ja) * | 2012-08-24 | 2014-03-13 | Tektronix Inc | 測定方法 |
CN103543425A (zh) * | 2013-10-28 | 2014-01-29 | 中国电子科技集团公司第四十一研究所 | 一种自动补偿网络分析仪测量面变化误差的方法 |
JP2018511058A (ja) * | 2015-04-08 | 2018-04-19 | ギャップウェーブス アーベー | マイクロ波解析機器またはマイクロ波測定機器用の較正装置 |
JP2019513975A (ja) * | 2016-04-13 | 2019-05-30 | ローゼンベルガー ホーフフレクベンツテクニック ゲーエムベーハー アンド カンパニー カーゲー | 較正装置 |
US11073590B2 (en) | 2016-04-13 | 2021-07-27 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Calibration device |
JP6996692B2 (ja) | 2016-04-13 | 2022-01-17 | ローゼンベルガー ホーフフレクベンツテクニック ゲーエムベーハー アンド カンパニー カーゲー | 較正装置 |
WO2023223541A1 (ja) * | 2022-05-20 | 2023-11-23 | 日本電信電話株式会社 | 誘電分光測定装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060181286A1 (en) | 2006-08-17 |
US20040051538A1 (en) | 2004-03-18 |
US7157918B2 (en) | 2007-01-02 |
US7019535B2 (en) | 2006-03-28 |
DE10338072A1 (de) | 2004-04-01 |
DE10338072B4 (de) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004109128A (ja) | 計測デバイスパスを較正すると共に較正した計測デバイスパスにおいて被検デバイスを計測するための方法及びシステム | |
Narayanan | Microstrip transmission line method for broadband permittivity measurement of dielectric substrates | |
US6838885B2 (en) | Method of correcting measurement error and electronic component characteristic measurement apparatus | |
Williams et al. | Crosstalk corrections for coplanar-waveguide scattering-parameter calibrations | |
US7994801B2 (en) | Calibrated S-parameter measurements of a high impedance probe | |
US7439748B2 (en) | Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics | |
US20110199107A1 (en) | Method and apparatus for calibrating a test system for measuring a device under test | |
Chen et al. | De-embedding comparisons of 1X-Reflect SFD, 1-port AFR, and 2X-Thru SFD | |
US8860431B2 (en) | Application of open and/or short structures to bisect de-embedding | |
US20100017669A1 (en) | Method for correcting high-frequency characteristic error of electronic component | |
US7643957B2 (en) | Bisect de-embedding for network analyzer measurement | |
Degerstrom et al. | Accurate resistance, inductance, capacitance, and conductance (RLCG) from uniform transmission line measurements | |
US7375534B2 (en) | Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics | |
Zúñiga-Juárez et al. | An improved two-tier LL method for characterizing symmetrical microwave test fixtures | |
US11754605B2 (en) | Series tee splitter for impedance measurements | |
WO2022227945A1 (zh) | 线缆参数确定方法、装置、***、存储介质及电子装置 | |
Barnes et al. | Development of a PCB kit for s-parameter de-embedding algorithms verification | |
KR101831824B1 (ko) | 측정 오차의 보정 방법 및 전자부품 특성 측정 장치 | |
JP3912429B2 (ja) | 電子部品の高周波電気特性測定方法および装置、高周波電気特性測定装置の校正方法 | |
Salnikov et al. | A study of connectors and feed lines de-embedding techniques for PCB microwave components S-parameters measurements up to 50 GHz | |
Xie et al. | A one‐port automatic fixture removal method for de‐embedding | |
Ayraç et al. | Comparative Evaluation of Multiline TRL and 2X-Thru De-Embedding Implementation Methods on Printed Circuit Board Measurements | |
WO2014089803A1 (zh) | 射频连接器、射频单板及校准器件 | |
Ziadé et al. | Traceable type N calibration kit: DC to 1 GHz | |
TWI805069B (zh) | 高頻元件測試裝置及其測試方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |