KR101899468B1 - 발광 다이오드 패키지 및 그 제조 방법 - Google Patents

발광 다이오드 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101899468B1
KR101899468B1 KR1020110098516A KR20110098516A KR101899468B1 KR 101899468 B1 KR101899468 B1 KR 101899468B1 KR 1020110098516 A KR1020110098516 A KR 1020110098516A KR 20110098516 A KR20110098516 A KR 20110098516A KR 101899468 B1 KR101899468 B1 KR 101899468B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
type semiconductor
contact
emitting diode
Prior art date
Application number
KR1020110098516A
Other languages
English (en)
Other versions
KR20130034484A (ko
Inventor
서원철
안지혜
이수연
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020110098516A priority Critical patent/KR101899468B1/ko
Publication of KR20130034484A publication Critical patent/KR20130034484A/ko
Application granted granted Critical
Publication of KR101899468B1 publication Critical patent/KR101899468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광 다이오드 패키지 및 그 제조 방법에 관한 것이다. 본 발명에 의하면, 기판; 및 상기 기판의 일측 표면 상에 구비된 반도체 구조체;를 포함하며, 상기 반도체 구조체는 제1형 반도체층, 제2형 반도체층 및 상기 제1형 반도체층과 제2형 반도체층 사이에 위치한 활성층을 포함하며, 상기 기판은 상기 활성층으로부터 발광된 1차 광 중 일부를 흡수하여 상기 1차 광 보다는 장파장인 2차 광으로 변환하는 광변환층을 포함하는 발광 다이오드 패키지가 제공된다.

Description

발광 다이오드 패키지 및 그 제조 방법{LIGHT EMITTING DIODE PACKAGE AND METHOD FOR THE SAME}
본 발명은 발광 다이오드 패키지 및 그 제조 방법에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.
이러한 발광 다이오드는 광을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.
상기 발광 다이오드는 발광 다이오드 패키지의 형태로 사용된다. 상기 발광 다이오드 패키지는 상기 발광 다이오드 칩을 제조하는 공정 및 상기 발광 다이오드 칩을 패키지하는 공정으로 제조된다.
한편, 상기 발광 다이오드 패키지가 백색을 구현하기 위해서는 발광 다이오드 패키지 제조 공정 중 상기 발광 다이오드 칩을 제조하는 공정에서 상기 발광 다이오드 칩을 청색 또는 자외선을 발광하는 발광 다이오드 칩으로 제조하고, 상기 발광 다이오드 칩의 광 추출 표면 상에 노란색을 발광하는 형광체를 도팅(dotting)법, 디스팬싱(dispensing)법 또는 컨포멀 코팅(conformal coating)법 등을 이용하여 형성하였다.
그러나 이러한 방법 또는 상기 형광체를 이용하는 방법은 상기 형광체가 발광 다이오드 칩에 비해 신뢰성이 낮기 때문에 색분포 및 균일성이 낮다는 문제점이 있을 뿐만 아니라 상기 발광 다이오드 칩을 제조한 후 상기 형광체를 형성하는 공정을 별도로 진행해야하기 때문에 공정이 복잡하다는 문제점이 있다.
본 발명의 목적은 기판, 특히 SiC 기판을 성장할 때 형광 원소를 도핑하여 적어도 하나의 광변환층을 포함하는 SiC 기판을 형성하여 기판 자체가 형광체층의 역할을 하는 발광 다이오드 패키지를 제공하는 것이다.
본 발명의 다른 목적은 종래와 같은 형광체층을 구비하지 않아 형광체로 인한 신뢰성 저하 문제 또는 색분포 및 균일성 문제를 해결한 발광 다이오드 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 종래와 같은 형광체층을 형성하는 공정을 생략하여 제조 공정이 용이한 발광 다이오드 패키지 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 기판; 및 상기 기판의 일측 표면 상에 구비된 반도체 구조체;를 포함하며, 상기 반도체 구조체는 제1형 반도체층, 제2형 반도체층 및 상기 제1형 반도체층과 제2형 반도체층 사이에 위치한 활성층을 포함하며, 상기 기판은 상기 활성층으로부터 발광된 1차 광 중 일부를 흡수하여 상기 1차 광 보다는 장파장인 2차 광으로 변환하는 광변환층을 포함하는 발광 다이오드 패키지가 제공된다.
상기 기판은 SiC 기판일 수 있다.
상기 광변환층은 복수 층으로 구비되되, 상기 기판 내에 적층된 형태로 구비되며, 상기 활성층에 가까운 위치에 구비된 광변환층은 상기 활성층에서 먼 위치에 구비된 광변환층 보다 장파장의 2차 광으로 변환하는 광변환층일 수 있다.
상기 광변환층은 황화물계, ZnSe계, Cd, Li, Ca, Mg, Ba 및 Sr 중 어느 하나 이상의 형광 원소를 포함하여 1차 광을 적색 파장대의 2차 광으로 변환하거나, B, Al, Ga, As, N, Zn, Si, Sr, Eu, Ba, Ba 실리케이트계, Mg, Ca 및 Ra 중 어느 하나 이상의 형광 원소를 포함하여 1차 광을 녹색 파장대의 2차 광으로 변환하거나, B, N, Al, Ga, Zn, Si, Se 및 Ce 중 어느 하나 이상의 형광 원소를 포함하여 1차 광을 청색 파장대의 2차 광으로 변환하는 것일 수 있다.
상기 기판은 그 측면의 일부가 모깍기된 경사면을 구비할 수 있다.
상기 기판의 타측 표면에는 요철 패턴을 구비할 수 있다.
상기 요철 패턴은 적어도 하나의 다이싱 홈(dicing groove)을 포함할 수 있다.
상기 다이싱 홈은 그 형상이 십자형태, 숫자 십일자형, 우물정자형 및 사각형 중 어느 하나 일 수 있다.
상기 반도체 구조체는 상기 제2형 반도체층 및 활성층을 관통하여 상기 제1형 반도체층을 노출시키는 복수 개의 콘택홀을 포함하되, 상기 콘택홀들은 상기 다이싱 홈에 대응하는 일정 위치에 구비될 수 있다.
상기 기판과 반도체 구조체 사이에는 DBR 패턴을 포함할 수 있다.
상기 기판의 타측 표면에는 적어도 하나의 다이싱 홈을 포함하며, 상기 DBR 패턴은 상기 다이싱 홈에 대응되는 위치에 구비될 수 있다.
상기 기판의 일측 표면에는 복수 개의 홀부를 구비할 수 있다.
상기 기판의 타측 표면에는 적어도 하나의 다이싱 홈을 포함하며, 상기 복수 개의 홀부는 상기 적어도 하나의 다이싱 홈에 대응되는 위치에 구비될 수 있다.
상기 발광 다이오드 패키지:는 상기 제1형 반도체층에 연결된 제1 범프; 상기 제2형 반도체층에 연결된 제2 범프; 및 상기 제1 범프와 제2 범프가 전기적으로 연결되어 실장되는 서브 마운트를 포함할 수 있다.
상기 발광 다이오드 패키지:는 상기 제2형 반도체층 및 활성층을 관통하여 상기 제1형 반도체층을 노출시키는 복수 개의 콘택홀; 상기 반도체 구조체가 구비된 상기 기판의 일측 표면 상에 구비되되, 상기 콘택홀들에 의해 노출된 상기 제1형 반도체층을 노출하는 제1 개구부를 구비한 제1 절연층; 상기 제1 절연층 상에 구비되며, 상기 제1형 반도체층과 전기적으로 연결된 제1 콘택층; 상기 제2형 반도체층과 상기 제1 절연층 사이에 구비되며, 상기 제2형 반도체층과 전기적으로 연결되고, 상기 제1 절연층의 제2 개구부에 의해 노출된 제2 콘택층; 상기 제1 콘택층과 제2 콘택층이 구비된 기판 상에 구비되되, 상기 제1 콘택층을 노출하는 제1 개구부 및 상기 제2 콘택층을 노출하는 제2 개구부를 구비한 제2절연층; 및 상기 제2 절연층 상에 구비되며, 상기 제1 콘택층과 제2 콘택층에 각각 전기적으로 연결된 상기 제1 범프와 제2 범프를 포함할 수 있다.
상기 제1 절연층 또는 제2 절연층은 상기 반도체 구조체의 측면을 덮을 수 있다.
상기 제1 절연층 및 제2 절연층 중 적어도 하나는 DBR일 수 있다.
상기 제1 콘택층은 상기 복수 개의 콘택홀 내에 노출된 제1형 반도체층에 접촉하는 접촉부들 및 상기 접촉부들을 연결하는 연결부를 포함할 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 기판을 준비하는 단계; 상기 기판 상에 제1형 반도체층, 활성층 및 제2형 반도체층을 포함하는 복수의 반도체층을 형성하는 단계; 상기 복수의 반도체층을 패터닝하여 반도체 구조체를 형성함과 아울러, 상기 제2형 반도체층 및 활성층을 패터닝하여 상기 제1형 반도체층을 노출시키는 복수 개의 콘택홀을 형성하는 단계; 상기 반도체 구조체의 제2형 반도체층 상에 제2 콘택층을 형성하는 단계; 상기 제2 콘택층이 형성된 상기 기판 상에 상기 제1형 반도체층의 일부를 노출시키는 제1 개구부를 구비한 제1 절연층을 형성하는 단계; 상기 제1 절연층 상에 상기 제1형 반도체층과 전기적으로 연결된 제1 콘택층을 형성하는 단계; 상기 제1 콘택층이 형성된 기판 상에 제2 절연층을 형성한 후, 상기 제2 절연층의 일부를 식각하여 상기 제1 콘택층을 노출시키는 제1 개구부를 형성함과 아울러, 상기 제2 절연층과 상기 제1 절연층을 식각하여 상기 제2 콘택층을 노출시키는 상기 제2 절연층의 제2 개구부와 상기 제1 절연층의 제2 개구부를 형성하는 단계; 및 상기 제2 절연층 상에 상기 제1 콘택층과 전기적으로 연결된 제1 범프 및 상기 제2 콘택층과 전기적으로 연결된 제2 범프를 형성하는 단계; 및 상기 기판을 분리하여 개별 발광 다이오드 칩을 형성하는 단계;를 발광 다이오드 패키지 제조 방법이 제공된다.
상기 기판을 준비하는 단계는 상기 기판을 성장시켜 준비하되, 상기 기판을 성장하는 중에 형광 원소를 주입하여 적어도 하나의 광변환층을 형성하는 단계를 포함할 수 있다.
상기 기판을 준비하는 단계는 상기 기판의 타측 표면에 다이싱 홈을 형성하는 단계를 포함할 수 있다.
상기 제1 범프와 제2 범프를 형성한 후, 상기 기판을 분리하기 전에, 상기 기판의 타측 표면 상에 다이싱 홈을 형성하는 단계;를 포함할 수 있다.
상기 다이싱 홈은 그 형상이 십자형태, 숫자 십일자형, 우물정자형 및 사각형 중 어느 하나 일 수 있다.
상기 복수의 반도체층을 형성하기 이전에, 상기 기판의 일측 표면 상에 DBR 패턴을 형성하는 단계를 포함할 수 있다.
상기 복수의 반도체층을 형성하기 이전에, 상기 기판의 일측 표면에 복수의 홀부를 형성하는 단계를 포함할 수 있다.
상기 발광 다이오드 패키지 제조 방법은 서브 마운트를 준비하는 단계; 및 상기 제1 범프 및 제2 범프가 형성된 기판을 상기 서브 마운트 상에 실장하는 단계;를 포함할 수 있다.
상기 기판은 그 측면의 일부가 모깍기된 경사면을 구비할 수 있다.
본 발명에 의하면 기판, 특히 SiC 기판을 성장할 때 형광 원소를 도핑하여 적어도 하나의 광변환층을 포함하는 SiC 기판을 형성하여 기판 자체가 형광체층의 역할을 하는 발광 다이오드 패키지를 제공하는 효과가 있다.
또한, 본 발명에 의하면 종래와 같은 형광체층을 구비하지 않아 형광체로 인한 신뢰성 저하 문제 또는 색분포 및 균일성 문제를 해결한 발광 다이오드 패키지를 제공하는 효과가 있다.
또한, 본 발명에 의하면 종래와 같은 형광체층을 형성하는 공정을 생략하여 제조 공정이 용이한 발광 다이오드 패키지 제조 방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 패키지의 평면도이다.
도 2 및 도 3은 본 발명의 일 실시 예에 따른 발광 다이오드 패키지의 단면도들이다.
도 4는 본 발명의 다른 실시 예에 따른 발광 다이오드 패키지의 단면도이다.
도 5 내지 도 7은 본 발명의 또 다른 실시 예들에 따른 발광 다이오드 패키지의 평면도들이다.
도 8 내지 도 15는 본 발명의 일 실시 예에 따른 발광 다이오드 패키지 제조 방법을 도시한 평면도들 및 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 패키지의 평면도이다.
도 2 및 도 3은 본 발명의 일 실시 예에 따른 발광 다이오드 패키지의 단면도들이다.
도 4는 본 발명의 다른 실시 예에 따른 발광 다이오드 패키지의 단면도이다.
도 5 내지 도 7은 본 발명의 또 다른 실시 예들에 따른 발광 다이오드 패키지의 평면도들이다.
도 1 내지 도 3을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)는 발광 다이오드 칩(100) 및 서브 마운트(200)를 포함할 수 있다.
상기 발광 다이오드 칩(100)은 기판(110), 반도체 구조체(120), 제1 절연막(132), 제2 절연막(134), 제1 콘택층(152), 제2 콘택층(154), 제1 범프(162) 및 제2 범프(164)를 포함할 수 있다.
상기 서브 마운트(200)는 서브 기판(210), 제1 전극 패드(222) 및 제2 전극 패드(224)를 포함할 수 있다.
상기 기판(110)은 그 내부에 이후 설명되는 광변환층들(112, 114, 116)을 구비하고, 그 일측 표면 상에 반도체 구조체(120)를 형성할 수 있는 어떠한 기판, 즉, 사파이어 기판, 실리콘 기판 또는 실리콘 카바이드(SiC) 기판 등일 수 있으나, 바람직하게는 상기 기판(110)은 기판 성장 중에 상기 광변환층들(112, 114, 116)을 용이하게 형성할 수 있는 상기 실리콘 카바이드(SiC) 기판일 수 있다.
상기 기판(110)은 그 내부에 형광 원소가 도핑된 적어도 하나의 광변환층을 구비할 수 있다. 이때, 도 1 및 도 2에서는 상기 기판(110)은 그 내부에 세 개의 광변환층들(112, 114, 116)이 구비된 것으로 도시하고 있으나, 하나의 광변환층 또는 두 개의 광변환층을 구비할 수도 있고, 네 개 이상의 광변환층을 구비할 수도 있다.
또한, 도 2 및 도 3에서는 상기 기판(110) 전체에 상기 세 개의 광변환층들(112, 114, 116)로 이루어지는 것으로 도시하고 있으나 그 일부 영역에만 상기 광변환층들(112, 114, 116)이 구비되고, 나머지는 상기 형광 원소를 포함하지 않는 영역을 포함할 수도 있다.
이때, 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)는 발광하고자하는 색 또는 이후 설명되는 활성층(124)에서 발광되는 광의 종류에 따라 상기 광변환층들(112, 114, 116)의 개수 또는 종류 등이 변경될 수 있는데, 본 발명의 일 실시 예에서는 상기 활성층(124)이 자외선을 발광하고, 상기 발광 다이오드 패키지(1000)는 백색의 광을 발광하되, 적색, 녹색 및 청색의 혼합으로 백색의 광을 발광하는 발광 다이오드 패키지(1000)를 기본으로 하여 설명한다.
상기 형광 원소는 상기 광변환층들(112, 114, 116)에서 변환된 2차 광의 파장에 따라 다른 물질로 구비될 수 있다.
예를 들어, 상기 광변환층들(112, 114, 116) 중 어느 하나의 광변환층은 상기 반도체 구조체(120)에서 발광된 1차 광을 적색 파장대의 2차 광으로 변환하는 경우에는 황화물계, ZnSe계, Cd, Li, Ca, Mg, Ba 및 Sr 중 어느 하나 이상의 형광 원소를 포함할 수 있고, 상기 광변환층들(112, 114, 116) 중 어느 하나의 광변환층은 상기 반도체 구조체(120)에서 발광된 1차 광을 녹색 파장대의 2차 광으로 변환하는 경우에는 B, Al, Ga, As, N, Zn, Si, Sr, Eu, Ba, Ba 실리케이트계, Mg, Ca 및 Ra 중 어느 하나 이상의 형광 원소를 포함할 수 있고, 상기 광변환층들(112, 114, 116) 중 어느 하나의 광변환층은 상기 반도체 구조체(120)에서 발광된 1차 광을 청색 파장대의 2차 광으로 변환하는 경우에는 B, N, Al, Ga, Zn, Si, Se 및 Ce 중 어느 하나 이상의 형광 원소를 포함할 수 있다.
한편, 상기 광변환층들 내에 전술한 상기 형광 원소들은 균일하게 분포되어 있는 것이 바람직하다.
이때, 상기 기판(110)은 상기 기판(110) 내에 복수 개의 상기 광변환층들(112, 114, 116)이 구비되는 경우, 상기 반도체 구조체(120), 바람직하게는 상기 반도체 구조체(120)의 활성층(124)에 가까운 광변환층, 예컨대, 도면 부호 112의 광변환층은 먼 곳에 구비된 광변환층, 예컨대 도면 부호 116의 광변환층에 비해 보다 장파장의 2차 광으로 변환하는 형광 원소를 포함하는 광변환층들(112, 114, 116)을 구비할 수 있다. 즉, 상기 활성층(124)에서 가까운 광변환층은 상대적으로 장파장의 2차 광으로 변환하는 형광 원소를 포함하는 광변환층일 수 있다.
또한, 상기 기판(110)은 상기 광변환층들(112, 114, 116)의 두께 또는 상기 광변환층들(112, 114, 116)의 영역 크기를 조절하거나, 상기 광변환층들(112, 114, 116) 내에 도핑된 형광 원소의 밀도 등을 조절하여 상기 광변환층들(112, 114, 116)에서 변환된 2차 광들의 세기 등을 조절하여 상기 기판(110)의 타측 표면으로 추출되는 광 특성을 조절할 수 있도록 한다.
이때, 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)를 백색 광원으로 이용하는 경우, 상기 발광 다이오드 패키지(1000)는 2300 내지 4000K의 색온도를 나타내는 웜 화이트(warm white) 또는 6000 내지 8000K의 색온도를 나타내는 쿨 화이트(cool white)를 발광하도록 적절히 조절할 수 있다. 이때, 상기 웜 화이트와 쿨 화이트는 둘 다 색도 좌표계에서 X 및 Y값이 대략 0.31 근처에 위치하고, 발광 피크 파장은 580nm일 수 있다.
즉, 상대적으로 장파장의 2차 광을 변환하는 형광 원소를 포함하는 광변환층, 예컨대, 도면 부호 112의 광변환층의 두께를 상대적으로 단파장의 2차 광을 변환하는 형광 원소를 포함하는 광변환층, 예컨대, 도면 부호 116의 광변환층의 두께 보다 두껍게 하여 장파장의 2차 광을 비교적 강하게 하여 웜 화이트를 발광할 수 있고, 이와는 반대로 도면 부호 112의 광변환층의 두께를 도면 부호 116의 광변환층의 두께 보다 얇게 하여 단파장의 2차 광을 비교적 강하게 하여 쿨 화이트를 발광하게 할 수 있다.
상기 기판(110)은 그 타측 표면에 요철 패턴(170)을 구비할 수 있다. 상기 요철 패턴(170)은 상기 기판(110)의 타측 표면의 표면 거칠기를 거칠게 하기 위해서 구비될 수 있으며, 상기 요철 패턴(170)은 요철 형태로 구비될 수 있다.
상기 요철 패턴(170)은 타측 표면의 표면적을 넓게, 즉, 발광 면적을 더 확보하여 상기 기판(110)의 타측 표면에서 광 추출 효율이 높아지도록 하는 어떠한 형태의 요철이여도 무방하다. 또한, 상기 요철 패턴(170)은 상기 기판(110)의 타측 표면의 임계각을 변화시켜, 상기 기판(110)의 타측 표면에서 광이 추출되지 못하고 내부 반사, 즉, 상기 활성층(124) 방향으로 반사되는 것을 방지할 수 있는 어떠한 형태의 요철이여도 무방하다.
상기 요철 패턴(170)은 복 수개의 다이싱 홈(dicing groove)을 포함할 수 있다. 즉, 상기 요철 패턴(170)은 도 2에 도시된 바와 같이 상기 기판(110)의 타측 표면에 십자형태로 구비된 다이싱 홈을 포함할 수 있고, 도 5 내지 도 7에 도시된 본 발명의 다른 실시 예에서와 같이 숫자 십일자형으로 구비된 다이싱 홈(도 5에 도시)을 포함할 수 있고, 우물정자형으로 구비된 다이싱 홈(도 6에 도시)을 포함할 수 있으며, 사각형으로 구비된 다이싱 홈(도 7에 도시)을 포함할 수도 있다.
상기 요철 패턴(170)은 요철의 깊이 또는 길이 등, 예컨대 상기 다이싱 홈의 깊이, 길이 또는 숫자 등을 조절하여 상기 광변환층들(112, 114, 116)의 형태, 특히 상기 기판(110)의 타측 표면에 접하는 광변화층의 형태, 예컨대, 도면 부호 116의 광변환층을 변형하여 상기 도면 부호 116의 광변환층에 변환되는 2차 광을 조절할 수 있다.
또한, 상기 기판(110)은 그 측면의 일부가 모깍기된 경사면(118)을 포함할 수 있다. 상기 경사면(118)은 필요에 따라 생략될 수도 있다.
상기 기판(110)은 그 일측 표면 상, 바람직하게는 상기 기판(110)과 상기 반도체 구조체(120) 사이에 DBR(Distributed Bragg Reflector) 패턴(182)을 구비할 수 있다. 상기 DBR 패턴(182)은 상기 요철 패턴(170), 특히 상기 다이싱 홈에 대응하는 위치에 구비될 수 있고, 이후 설명되는 복수 개의 콘택홀(128)에 대응될 수 있다.
이때, 상기 복수 개의 콘택홀(128), DBR 패턴(182) 및 요철 패턴(170)은 서로 대응되는 위치에 구비될 수 있다. 이는 상기 복수 개의 콘택홀(128)이 구비된 영역은 비발광 영역으로 상기 비발광 영역에 상기 DBR 패턴(182) 또는 요철 패턴(170)을 구비하여 발광효율을 향상시킬 수 있기 때문에 전술한 바와 같이 상기 비발광 영역에 상기 DBR 패턴(182) 또는 요철 패턴(170)이 구비되는 것이 바람직하기 때문이다.
상기 DBR 패턴(132)은 상기 기판(110)의 타측 표면 방향에서 상기 기판(110)의 일측 표면으로 반사된 광을 반사시켜 상기 기판(110)의 일측 표면 방향으로 광이 진행되지 못하도록 역할을 할 수 있다.
상기 DBR 패턴(132)은 굴절률이 서로 다른 절연층들, 예컨대, 저굴절률층과 고굴절률층을 복 수회 반복하여 적층하여 이루어진 DBR로 구비될 수 있다. 이때, 상기 저굴절률층은 실리콘 산화막(SiO2) 또는 산화 알루미늄막(Al2O3)일 수 있으며, 상기 고굴절률층은 실리콘 질화막(Si3N4), 이산화 타이타늄막(TiO2) 또는 산화나이오븀막(Nb2O5)일 수 있다.
상기 기판(110)은 도 4에 도시된 바와 같이 상기 DBR 패턴(182)을 대신하여 상기 기판(110)의 일측 표면에 복수의 홀부(184)를 구비할 수 있다. 상기 복수의 홀부(184)는 상기 기판(110)의 일측 표면에 홈을 형성함으로써 형성할 수 있으며, 상기 DBR 패턴(182)과 마찬가지로 상기 기판(110)의 타측 표면 방향에서 상기 기판(110)의 일측 표면으로 반사된 광을 반사시켜 상기 기판(110)의 일측 표면 방향으로 광이 진행되지 못하도록 역할을 할 수 있다.
이때, 도에서 도시하고 있지 않지만, 본 발명의 또 다른 실시 예로써 상기 기판(110)은 상기 기판(110)의 일측 표면에 복수의 홀부(184)를 구비하고, 상기 복수의 홀부(184) 내에 DBR 패턴(182)을 구비한 형태로 구비될 수도 있다.
상기 반도체 구조체(120)는 제1형 반도체층(122), 활성층(124) 및 제2형 반도체층(126)을 포함할 수 있다. 또한, 상기 반도체 구조체층(120)은 버퍼층(미도시), 초격자층(미도시) 또는 전자 브로킹층(미도시)을 더 포함할 수 있다.
이때, 상기 반도체 구조체(120)는 상기 활성층(124)을 제외한 다른 층들은 생략될 수 있다.
또한, 상기 반도체 구조체(120)는 적어도 상기 제2형 반도체층(126) 및 활성층(124)의 일부가 메사 식각되어 상기 제1형 반도체층(122)의 일부가 노출된 콘택홀(128)이 복수 개 구비된 형태로 구비될 수 있다. 상기 복수 개의 콘택홀(128)은 상기에서 상술한 바와 같이 상기 요철 패턴(170), DBR 패턴(182) 또는 복수의 홀부(184)에 대응되는 위치에 구비될 수 있다.
상기 제1형 반도체층(122)은 제1형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있다. 상기 제1형 반도체층(122)은 N형 불순물이 도핑된 GaN층, 즉, N-GaN층일 수 있다. 또한, 상기 제1형 반도체층(122)은 단일층 또는 다중층, 예컨대, 상기 제1형 반도체층(122)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.
상기 활성층(124)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 상기 활성층(124)은 단일층 또는 복수층으로 이루어질 수 있고, 적어도 일정 파장의 광을 발광할 수 있다. 또한, 상기 활성층(124)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.
상기 제2형 반도체층(126)은 제2형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다. 상기 제2형 반도체층(126)은 P형 불순물이 도핑된 GaN층, 즉, P-GaN층일 수 있다. 또한, 상기 제2형 반도체층(126)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제2형 반도체층(126)은 초격자 구조로 이루어질 수 있다.
상기 버퍼층(미도시)은 상기 기판(110)과 상기 제1형 반도체층(122) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다. 또한, 상기 버퍼층(미도시)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다. 상기 버퍼층(미도시)은 AlN으로 이루어질 수 있다.
상기 초격자층(미도시)은 상기 제1형 반도체층(122)과 활성층(124) 사이에 구비될 수 있으며, Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층이 복수층으로 적층된 층, 예컨대, InN층과 InGaN층이 반복하여 적층된 구조일 수 있으며, 상기 초격자층(미도시)은 상기 활성층(124) 이전에 형성되는 위치에 구비됨으로써 상기 활성층(124)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(124)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(124)의 결정성을 우수하게 하는 역할을 할 수 있다.
상기 전자 브로킹층(미도시)은 상기 활성층(124)과 제2형 반도체층(126) 사이에 구비될 수 있으며, 전자 및 전공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자 브로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다.
상기 제1 절연막(132)은 상기 반도체 구조체(120)를 구비한 상기 기판(110)의 일측 표면 상에 구비될 수 있다. 이때, 상기 제1 절연막(132)은 상기 반도체 구조체(120)의 표면뿐만 아니라 측면 역시 덮어 상기 반도체 구조체(120)가 외부로 노출되지 않도록 하여 상기 반도체 구조체(120)를 보호하고, 상기 제1 콘택층(152)을 상기 반도체 구조체(120)의 활성층(124)과 제2형 반도체층(126) 및 제2 콘택층(154)으로부터 절연하는 역할을 할 수 있다.
상기 제1 절연막(132)은 실리콘 산화막 또는 실리콘 질화막 등과 같은 단일층의 절연막으로 이루어질 수도 있고, 다중층으로 이루어질 수 있다. 또한, 상기 제1 절연막(132)은 상기 DBR 패턴(118)과 유사하게 굴절률이 서로 다른 절연층들, 예컨대, 저굴절률층과 고굴절률층을 복 수회 반복하여 적층하여 이루어진 DBR로 구비될 수 있다.
한편, 상기 제1 절연막(132)은 상기 제1형 반도체층(122)의 일부 영역을 노출시키는 제1 개구부(132a) 및 상기 제2형 반도체층(126)의 표면 상에 구비된 제2 콘택층(154)의 일부 영역을 노출시키는 제2 개구부(132b)를 구비할 수 있다.
상기 제1 콘택층(152)은 접촉부(152a) 및 연결부(152b)를 포함할 수 있다. 상기 접촉부(152a)는 상기 제1 절연막(132)의 제1 개구부(132a)를 통해 노출된 제1형 반도체층(122)과 접촉하며, 상기 콘택홀(128) 내부에 구비되며, 상기 연결부(152b)는 상기 콘택홀(128)들 내에 구비된 접촉부(152a)들을 연결하도록 구비될 수 있다. 상기 제1 콘택층(152)은 상기 활성층(126)으로부터 발광된 광을 반사할 수 있는 반사층을 포함할 수 있다.
상기 제2 콘택층(154)은 상기 제2형 반도체층(126) 상에 구비될 수 있다. 바람직하게는 상기 제2 콘택층(154)은 상기 제2형 반도체층(126)과 상기 제1 절연막(132) 사이에 위치할 수 있다.
상기 제2 콘택층(154)은 상기 활성층(126)으로부터 발광된 광을 반사할 수 있는 반사층을 포함할 수 있다.
상기 제2 절연막(134)은 상기 제1 콘택층(152)이 구비된 기판(110) 상에 구비될 수 있다. 상기 제2 절연막(134)은 상기 제1 절연막(132)과 마찬가지로 상기 반도체 구조체(120)의 측면을 덮어 보호하는 역할을 할 수 있으며, 상기 제1 절연막(132)과 마찬가지로 DBR로 구비될 수 있다.
또한, 상기 제2 절연막(134)은 상기 제2 콘택층(154)이 구비된 기판(110) 상에 구비되되, 상기 제1 콘택층(152)을 노출시키는 제1 개구부(134a) 및 상기 제2 콘택층(154)을 노출시키는 제2 개구부(134b)를 구비할 수 있다. 이때, 상기 제2 콘택층(154)을 노출시키는 상기 제1 절연막(132)의 제2 개구부(132b)와 제2 절연막(134)의 제2 개구부(134b)는 동시에 형성되어 하나의 개구부로 구비될 수도 있다.
상기 제1 범프(162) 및 제2 범프(164)는 상기 제2 절연막(134) 상에 구비되되, 각각 이격되어 구비될 수 있다. 도 3 및 도 4에서는 상기 제1 범프(162) 및 제2 범프(164)가 서로 이격되어 절연되는 것으로 도시하고 있으나, 상기 제2 절연막(134)이 두껍게 구비되어 일정 높이를 가지며, 상기 제1 범프(162) 및 제2 범프(164)가 상기 제2 절연막(134)의 개구부들(134a, 134b) 내부를 채우는 형태로 구비되어, 상기 제2 절연막(134)에 의해 절연된 상태로 구비될 수 있으며, 이와 같은 경우, 상기 제2 절연막(134) 상에 상기 제1 범프(162) 및 제2 범프(164)와 각각 연결된 범프 패드들(미도시)을 더 구비할 수 있다.
상기 범프 패드들(미도시)은 기 제1 범프(162) 및 제2 범프(164)가 이후 설명되는 제1 전극 패드(222) 및 제2 전극 패드(224)와 용이하게 연결되도록 하는 역할을 할 수 있다.
상기 서브 기판(210)은 어떠한 기판으로 이루어져도 무방하나, 세라믹 기판 또는 PCB 기판 등으로 이루질 수 있다.
상기 제1 전극 패드(222) 및 제2 전극 패드(224)는 상기 서브 기판(210)의 일정 영역 상에 각각 구비되되, 상기 제1 범프(162) 및 제2 범프(164)에 대응되는 위치에 구비될 수 있다.
상기 발광 다이오드 칩(100)이 상기 서브 마운트(200)에 실장되어 구비될 수 있다. 이때, 상기 제1 범프(162) 및 제2 범프(164)는 상기 제1 전극 패드(222) 및 제2 전극 패드(224)에 전기적으로 연결되어 구비될 수 있다.
도 8 내지 도 15는 본 발명의 일 실시 예에 따른 발광 다이오드 패키지 제조 방법을 도시한 평면도들 및 단면도들이다.
이때, 도 8의 (b)는 도 8의 (a)의 C-C' 선을 따라 절취한 단면도이고, 도 9의 (b)는 도 9의 (a)의 D-D' 선을 따라 절취한 단면도이고, 도 10의 (b)는 도 10의 (a)의 E-E' 선을 따라 절취한 단면도이고, 도 11의 (b)는 도 11의 (a)의 F-F' 선을 따라 절취한 단면도이고, 도 12의 (b)는 도 120의 (a)의 G-G' 선을 따라 절취한 단면도이고, 도 13의 (b)는 도 13의 (a)의 H-H' 선을 따라 절취한 단면도이고, 도 14의 (b)는 도 14의 (a)의 I-I' 선을 따라 절취한 단면도이다.
도 8을 참조하여 설명하면, 우선 기판(110)을 준비한다.
이때, 상기 기판(110)은 어떠한 기판, 즉, 사파이어 기판, 실리콘 기판 또는 실리콘 카바이드(SiC) 기판 등일 수 있으나, 바람직하게는 실리콘 카바이드(SiC) 기판일 수 있다.
상기 기판(110), 특히 실리콘 카바이드 기판은 성장 장치 내에서 성장하여 제조될 수 있다. 이때, 상기 기판(110), 특히 실리콘 카바이드 기판은 성장하는 중에 형광 원소를 주입하여 적어도 하나의 광변환층을 형성할 수 있다. 이때 본 발명의 일 실시 예에 따른 발광 다이오드 패키지 제조 방법은 설명의 편의상 기판(110)이 세 개의 광변환층(112, 114, 116)을 구비한 것으로 가정하고 설명하고 있으나, 하나의 광변환층을 구비할 수 있고, 두 개의 광변환층 또는 네 개 이상의 광변환층을 구비한 것으로 변경될 수 있다.
도면 부호 112의 광변환층은 상기 기판(110)을 성장할 때, 황화물계, ZnSe계, Cd, Li, Ca, Mg, Ba 및 Sr 중 어느 하나 이상의 형광 원소를 도핑하여 성장시킴으로써 형성될 수 있고, 도면 부호 114의 광변환층은 상기 기판(110)을 성장할 때, B, Al, Ga, As, N, Zn, Si, Sr, Eu, Ba, Ba 실리케이트계, Mg, Ca 및 Ra 중 어느 하나 이상의 형광 원소를 도핑하여 성장시킴으로써 형성할 수 있고, 도면 부호 116의 광변환층은 상기 기판(110)을 성장할 때, B, N, Al, Ga, Zn, Si, Se 및 Ce 중 어느 하나 이상의 형광 원소를 도핑하여 성장시킴으로써 형성될 수 있다.
상기 기판(110)을 성장한 후, 상기 기판(110)의 일측 표면 상에 상기 반도체 구조체(120)를 형성하기 전에 상기 기판(110)의 타측 표면 상에 이후 설명되는 요철 패턴(170), 예컨대, 다이싱 홈을 형성하는 공정을 실시할 수 있다. 그러나 상기 다이싱 홈을 형성하는 공정은 이후 상기 기판(110)을 분리하는 공정에서 동시에 실시할 수 있음으로 이후에 설명하도록 한다.
상기 기판(110)을 준비한 후, 상기 기판의 일측 표면 상에 DBR 패턴(182)을 형성할 수 있다. 상기 DBR 패턴(182)은 이후 설명되는 복수의 콘택홀(128) 또는 요철 패턴(170)에 대응되는 위치에 구비될 수 있다.
상기 DBR 패턴(182)은 저굴절률층과 고굴절률층을 복 수회 반복하여 적층한 후 이를 패터닝하여 구비될 수 있다. 이때, 상기 저굴절률층은 실리콘 산화막(SiO2) 또는 산화 알루미늄막(Al2O3)일 수 있으며, 상기 고굴절률층은 실리콘 질화막(Si3N4), 이산화 타이타늄막(TiO2) 또는 산화나이오븀막(Nb2O5)일 수 있다.
이때, 본 실시 예에서는 상기 기판(110)의 일측 표면 상에 상기 DBR 패턴(182)을 형성하는 것을 도시하고 설명하고 있지만, 다른 실시 예로 상기 DBR 패턴(182)을 대신하여 복수의 홀부(184)를 구비할 수 있다. 상기 복수의 홀부(184)는 도 4에 도시된 바와 같이 상기 기판(110)의 일측 표면을 식각하여 일정 깊이를 갖는 홀을 복수 개 형성함으로써 형성할 수 있다.
이어서, 상기 기판(110)의 일측 표면 상에 제1형 반도체 형성층, 활성 형성층 및 제2형 반도체 형성층을 포함하는 복수의 반도체층을 형성한 후, 이를 패터닝하여 제1형 반도체층(122), 활성층(124) 및 제2형 반도체층(126)을 포함하는 반도체 구조체(120)를 형성한다. 이때, 상기 기판(110) 상에는 복수 개의 반도체 구조체(120)를 형성할 수 있다. 상기 반도체 구조체(120)들을 형성함과 아울러, 상기 제2형 반도체층(126) 및 활성층(124)을 패터닝하여 상기 제1형 반도체층을 노출시키는 복수 개의 콘택홀(128)을 형성할 수 있다.
이때, 상기 복수 개의 반도체 구조체(120)을 형성하는 공정과 복수 개의 콘택홀(128)을 형성하는 공정은 어느 공정을 먼저 실시하여도 무방하다. 즉, 상기 복수 개의 반도체 구조체(120)을 형성하는 공정을 먼저 실시한 후, 상기 반도체 구조체(120) 각각에 상기 복수 개의 콘택홀(128)을 형성하는 공정을 진행할 수도 있고, 상기 복수 개의 콘택홀(128)을 형성하는 공정을 먼저 진행하고, 상기 복수 개의 반도체 구조체(120)를 형성하는 공정을 진행할 수도 있다.
도 9를 참조하여 설명하면, 각각 복수 개의 콘택홀(128)을 구비한 복수 개의 반도체 구조체(120)가 형성된 기판(110) 상, 바람직하게는 상기 반도체 구조체(120)의 제2형 반도체층(126)의 표면 상에 제2 콘택층(154)을 형성한다.
상기 제2 콘택층(154)은 상기 콘택홀(128)들이 형성된 영역을 제외한 상기 제2형 반도체층(126)의 전면에 걸쳐 형성될 수 있다.
이때, 도 8 및 도 9에서는 상기 복수 개의 반도체 구조체(120)를 형성하는 공정 및 복수 개의 콘택홀(128)을 형성하는 공정 후, 상기 반도체 구조체(120)의 제2형 반도체층(126)의 표면 상에 상기 제2 콘택층(154)을 형성하는 공정을 도시하고 있으나, 상기 기판(110)의 일측 표면 상에 제1형 반도체 형성층, 활성 형성층 및 제2형 반도체 형성층을 포함하는 복수의 반도체층을 형성하고, 상기 복수의 반도체층 상에 제2 콘택 형성층을 형성한 후, 상기 제2 콘택 형성층 및 복수의 반도체층을 순차적으로 식각하여 상기 제2 콘택층(154)을 형성하는 공정, 상기 복수 개의 반도체 구조체(120)를 형성하는 공정 및 복수 개의 콘택홀(128)을 형성하는 공정을 동시에 진행할 수도 있다.
도 10을 참조하여 설명하면, 상기 기판(110) 상에 제1 절연층(132)을 형성할 수 있다.
이때, 상기 제1 절연층(132)은 상기 제2 콘택층(154)이 형성된 기판(110) 상에 형성될 수 있으며, 상기 콘택홀(128)들에 의해 노출된 제1형 반도체층(122)의 일부를 노출시키는 제1 개구부(132a)들을 구비할 수 있다.
이때, 도 10에서는 상기 제1 절연층(132)이 상기 제1형 반도체층(122)의 일부를 노출시키는 제1 개구부(132a)들만을 형성하는 것으로 도시하고 설명하고 있으나, 상기 제2형 반도체층(126) 상의 상기 제2 콘택층(154)의 일부를 노출시키는 제2 개구부(132b)도 동시에 형성할 수 있다. 그러나, 이후 제1 콘택층(152) 형성 시 상기 제1 콘택층(152) 형성 물질에 의해 상기 노출된 제2 콘택층(154)의 표면이 오염되거나 상기 제1 콘택층(152)과 제2 콘택층(154)이 단락되는 문제 등이 발생할 수 있으므로, 상기 제1 콘택층(152)을 형성하기 이전에 상기 제2 콘택층(154)을 노출시키는 상기 제1 절연층(132)의 제2 개구부(132b)는 형성하지 않는 것이 바람직하다.
도 11을 참조하여 설명하면, 상기 제1 절연층(132)이 형성된 기판(110) 상에 제1 콘택층(152)을 형성할 수 있다.
이때, 상기 제1 콘택층(152)은 상기 기판(110)의 전면 상에 제1 콘택 형성층을 형성한 후 이를 패터닝하여 상기 반도체 구조체(120) 상의 상기 제1 절연층(132) 상에 구비되되, 상기 콘택홀(128)들 내에서 상기 제1 절연층(132)의 제1 개구부(132a)를 통해 노출된 상기 제1형 반도체층(122)들과 접촉하는 복수 개의 접촉부(152a) 및 상기 접촉부(152a)들을 연결하는 연결부(152b)를 형성함으로써 형성될 수 있다.
상기 제1 콘택층(120)은 상기 제1 절연층(132)에 의해 상기 제1형 반도체층(122)을 제외한 다른 반도체층들과는 절연될 수 있다.
도 12를 참조하여 설명하면, 상기 제2 콘택층(152)을 형성한 기판(110) 상에 제2 절연층(134)을 형성할 수 있다.
이때, 상기 제2 절연층(134)은 상기 제2 절연층(134)의 일부를 식각하여 상기 제1 콘택층(152)을 노출시키는 복수 개의 제1 개구부(134a) 및 상기 제2 콘택층(154)을 노출시키는 복수 개의 제2 개구부(134b)를 구비할 수 있다. 이때, 상기 제2 콘택층(154)을 노출시키는 복수 개의 제2 개구부(134b)를 구비할 때, 상기 제1 절연층(132)에 상기 제2 콘택층(154)을 노출시키는 복수 개의 제2 개구부(132b)를 동시에 형성할 수 있다. 그럼으로써, 상기 제1 절연층(132)의 제2 개구부(132b)와 상기 제2 절연층(134)의 제2 개구부(134b)는 하나의 개구부로 형성될 수 있다.
도 13을 참조하여 설명하면, 상기 제2 절연층(134)이 형성된 기판(110) 상에 제1 범프(162) 및 제2 범프(164)를 형성할 수 있다.
상기 제1 범프(162)는 상기 제2 절연층(134)의 제1 개구부(134a)를 통해 노출된 제1 콘택층(152)과 전기적으로 연결되도록 형성할 수 있고, 상기 제2 범프(164)는 상기 제2 절연층(134)의 제2 개구부(134b) 및 제1 절연층(132)의 제2 개구부(132b)를 통해 노출된 제2 콘택층(154)과 전기적으로 연결되도록 형성할 수 있다. 이때, 상기 제1 범프(162) 및 제2 범프(164)는 전기 도금법으로 형성할 수도 있고, 상기 제2 절연층(134) 상에 범프 형성층을 형성한 후, 이를 패터닝하여 형성할 수도 있다.
도 14를 참조하여 설명하면, 상기 복수 개의 반도체 구조체(120)가 형성된 기판(110)을 분리하여 하나의 기판(110) 상에 하나의 반도체 구조체(120)가 구비된 개별 발광 다이오드 칩(100)을 형성할 수 있다.
한편, 상기 기판(110)을 분리하는 공정 이전에 상기 기판(110)의 타측 표면에 복수 개의 요철 패턴(170)을 형성할 수 있다. 상기 요철 패턴(170)은 다이싱 홈부일 수 있으며, 상기 기판(110)을 분리하는 공정과 동시에 이루어질 수 있다.
이때, 상기 기판(110)의 분리는 다이싱 공정을 진행하여 이루어질 수 있는데, 상기 다이싱 공정을 이용하여 상기 다이싱 홈부를 형성할 수 있다. 즉, 상기 다이싱 홈부는 상기 다이싱 공정에서 다이싱 깊이를 적절히 조절하여 상기 기판의 타측 표면 상에 상기 다이싱 홈부를 형성할 수 있다.
상기 복수 개의 요철 패턴(170)은 상기 반도체 구조체(120)의 복수 개의 콘택홀(128), DBR 패턴(182) 또는 복수 개의 홀부(184)과 서로 대응되는 위치에 구비될 수 있다.
도 15를 참조하여 설명하면, 상기 발광 다이오드 칩(100)을 제조하는 공정과는 별도로 서브 마운트(200)를 준비하고, 상기 서브 마운트(200) 상에 상기 발광 다이오드 칩(100)을 실장함으로써 본 발명의 일 실시 예에 따른 발광 다이오드 패키지(1000)를 제조할 수 있다.
이때, 상기 서브 마운트(200)는 서브 기판(210)과 상기 서브 기판(210)의 일측 표면 상에 제1 전극 패드(222) 및 제2 전극 패드(224)를 구비할 수 있으며, 상기 발광 다이오드 칩(100)의 실장은 상기 발광 다이오드 칩(100)의 제1 범프(162) 및 제2 범프(164)가 각각 상기 서브 기판(210)의 제1 전극 패드(222) 및 제2 전극 패드(224)에 각각 전기적으로 연결됨으로써 이루어질 수 있다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
100 : 발광 다이오드 칩 110 : 기판
120 : 반도체 구조체 132 : 제1 절연막
134 : 제2 절연막 152 : 제1 콘택층
154 : 제2 콘택층 162 : 제1 범프
164 : 제2 범프 200 : 서브 마운트
210 : 서브 기판 222 : 제1 전극 패드
224 : 제2 전극 패드

Claims (27)

  1. 기판; 및
    상기 기판의 일측 표면 상에 구비된 반도체 구조체;를 포함하며,
    상기 반도체 구조체는 제1형 반도체층, 제2형 반도체층 및 상기 제1형 반도체층과 제2형 반도체층 사이에 위치한 활성층을 포함하며,
    상기 기판은 상기 활성층으로부터 발광된 1차 광 중 일부를 흡수하여 상기 1차 광 보다는 장파장인 2차 광으로 변환하는 광변환층을 포함하고,
    상기 기판의 타측 표면은 적어도 하나의 다이싱 홈(dicing groove)을 포함하는 요철 패턴을 포함하고,
    상기 반도체 구조체는 상기 제2형 반도체층 및 활성층을 관통하여 상기 제1형 반도체층을 노출시키는 복수 개의 콘택홀을 포함하되, 상기 콘택홀들은 상기 다이싱 홈에 대응하는 일정 위치에 구비되는 발광 다이오드 패키지.
  2. 청구항 1에 있어서, 상기 기판은 SiC 기판인 발광 다이오드 패키지.
  3. 청구항 1에 있어서, 상기 광변환층은 복수 층으로 구비되되, 상기 기판 내에 적층된 형태로 구비되며, 상기 활성층에 가까운 위치에 구비된 광변환층은 상기 활성층에서 먼 위치에 구비된 광변환층 보다 장파장의 2차 광으로 변환하는 광변환층인 발광 다이오드 패키지.
  4. 청구항 1에 있어서, 상기 광변환층은 황화물계, ZnSe계, Cd, Li, Ca, Mg, Ba 및 Sr 중 어느 하나 이상의 형광 원소를 포함하여 1차 광을 적색 파장대의 2차 광으로 변환하거나, B, Al, Ga, As, N, Zn, Si, Sr, Eu, Ba, Ba 실리케이트계, Mg, Ca 및 Ra 중 어느 하나 이상의 형광 원소를 포함하여 1차 광을 녹색 파장대의 2차 광으로 변환하거나, B, N, Al, Ga, Zn, Si, Se 및 Ce 중 어느 하나 이상의 형광 원소를 포함하여 1차 광을 청색 파장대의 2차 광으로 변환하는 발광 다이오드 패키지.
  5. 청구항 1에 있어서, 상기 기판은 그 측면의 일부가 모깍기된 경사면을 구비한 발광 다이오드 패키지.


  6. 삭제
  7. 삭제
  8. 청구항 1에 있어서, 상기 다이싱 홈은 그 형상이 십자형태, 숫자 십일자형, 우물정자형 및 사각형 중 어느 하나 일 수 있는 발광 다이오드 패키지.


  9. 삭제
  10. 청구항 1에 있어서, 상기 기판과 반도체 구조체 사이에는 DBR(Distributed Bragg Reflector) 패턴을 포함하는 발광 다이오드 패키지.
  11. 청구항 10에 있어서, 상기 기판의 타측 표면에는 적어도 하나의 다이싱 홈을 포함하며, 상기 DBR 패턴은 상기 다이싱 홈에 대응되는 위치에 구비된 발광 다이오드 패키지.
  12. 청구항 1에 있어서, 상기 기판의 일측 표면에는 복수 개의 홀부를 구비한 발광 다이오드 패키지.
  13. 청구항 12에 있어서, 상기 기판의 타측 표면에는 적어도 하나의 다이싱 홈을 포함하며, 상기 복수 개의 홀부는 상기 적어도 하나의 다이싱 홈에 대응되는 위치에 구비된 발광 다이오드 패키지.
  14. 청구항 1에 있어서, 상기 발광 다이오드 패키지:는
    상기 제1형 반도체층에 연결된 제1 범프;
    상기 제2형 반도체층에 연결된 제2 범프; 및
    상기 제1 범프와 제2 범프가 전기적으로 연결되어 실장되는 서브 마운트를 포함하는 발광 다이오드 패키지.
  15. 청구항 14에 있어서, 상기 발광 다이오드 패키지:는
    상기 제2형 반도체층 및 활성층을 관통하여 상기 제1형 반도체층을 노출시키는 복수 개의 콘택홀;
    상기 반도체 구조체가 구비된 상기 기판의 일측 표면 상에 구비되되, 상기 콘택홀들에 의해 노출된 상기 제1형 반도체층을 노출하는 제1 개구부를 구비한 제1 절연층;
    상기 제1 절연층 상에 구비되며, 상기 제1형 반도체층과 전기적으로 연결된 제1 콘택층;
    상기 제2형 반도체층과 상기 제1 절연층 사이에 구비되며, 상기 제2형 반도체층과 전기적으로 연결되고, 상기 제1 절연층의 제2 개구부에 의해 노출된 제2 콘택층;
    상기 제1 콘택층과 제2 콘택층이 구비된 기판 상에 구비되되, 상기 제1 콘택층을 노출하는 제1 개구부 및 상기 제2 콘택층을 노출하는 제2 개구부를 구비한 제2절연층; 및
    상기 제2 절연층 상에 구비되며, 상기 제1 콘택층과 제2 콘택층에 각각 전기적으로 연결된 상기 제1 범프와 제2 범프를 포함하는 발광 다이오드 패키지.
  16. 청구항 15에 있어서, 상기 제1 절연층 또는 제2 절연층은 상기 반도체 구조체의 측면을 덮는 발광 다이오드 패키지.
  17. 청구항 15에 있어서, 상기 제1 절연층 및 제2 절연층 중 적어도 하나는 DBR인 발광 다이오드 패키지.
  18. 청구항 15에 있어서, 상기 제1 콘택층은 상기 복수 개의 콘택홀 내에 노출된 제1형 반도체층에 접촉하는 접촉부들 및 상기 접촉부들을 연결하는 연결부를 포함하는 발광 다이오드 패키지.
  19. 기판을 준비하는 단계;
    상기 기판의 일측 표면 상에 제1형 반도체층, 활성층 및 제2형 반도체층을 포함하는 복수의 반도체층을 형성하는 단계;
    상기 복수의 반도체층을 패터닝하여 반도체 구조체를 형성함과 아울러, 상기 제2형 반도체층 및 활성층을 패터닝하여 상기 제1형 반도체층을 노출시키는 복수 개의 콘택홀을 형성하는 단계;
    상기 반도체 구조체의 제2형 반도체층 상에 제2 콘택층을 형성하는 단계;
    상기 제2 콘택층이 형성된 상기 기판 상에 상기 제1형 반도체층의 일부를 노출시키는 제1 개구부를 구비한 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 상기 제1형 반도체층과 전기적으로 연결된 제1 콘택층을 형성하는 단계;
    상기 제1 콘택층이 형성된 기판 상에 제2 절연층을 형성한 후, 상기 제2 절연층의 일부를 식각하여 상기 제1 콘택층을 노출시키는 제1 개구부를 형성함과 아울러, 상기 제2 절연층과 상기 제1 절연층을 식각하여 상기 제2 콘택층을 노출시키는 상기 제2 절연층의 제2 개구부와 상기 제1 절연층의 제2 개구부를 형성하는 단계; 및
    상기 제2 절연층 상에 상기 제1 콘택층과 전기적으로 연결된 제1 범프 및 상기 제2 콘택층과 전기적으로 연결된 제2 범프를 형성하는 단계; 및
    상기 기판을 분리하여 개별 발광 다이오드 칩을 형성하는 단계;를 포함하고,
    상기 기판을 준비하는 단계는,
    상기 기판을 성장시켜 준비하되, 상기 기판을 성장하는 중에 형광 원소를 주입하여 적어도 하나의 광변환층을 형성하는 단계; 및
    상기 기판의 타측 표면에 다이싱 홈을 형성하는 단계를 포함하고,
    상기 복수 개의 콘택홀들은 상기 다이싱 홈에 대응하는 일정 위치에 구비되는 발광 다이오드 패키지 제조 방법.


  20. 삭제
  21. 삭제
  22. 청구항 19에 있어서, 상기 제1 범프와 제2 범프를 형성한 후, 상기 기판을 분리하기 전에,
    상기 기판의 타측 표면 상에 다이싱 홈을 형성하는 단계;를 포함하는 발광 다이오드 패키지 제조 방법.
  23. 청구항 22에 있어서, 상기 다이싱 홈은 그 형상이 십자형태, 숫자 십일자형, 우물정자형 및 사각형 중 어느 하나 일 수 있는 발광 다이오드 패키지 제조 방법.
  24. 청구항 19항에 있어서, 상기 복수의 반도체층을 형성하기 이전에,
    상기 기판의 일측 표면 상에 DBR 패턴을 형성하는 단계를 포함하는 발광 다이오드 패키지 제조 방법.
  25. 청구항 19항에 있어서, 상기 복수의 반도체층을 형성하기 이전에,
    상기 기판의 일측 표면에 복수의 홀부를 형성하는 단계를 포함하는 발광 다이오드 패키지 제조 방법.
  26. 청구항 19에 있어서, 상기 발광 다이오드 패키지 제조 방법은
    서브 마운트를 준비하는 단계; 및
    상기 제1 범프 및 제2 범프가 형성된 기판을 상기 서브 마운트 상에 실장하는 단계;를 포함하는 발광 다이오드 패키지 제조 방법.
  27. 청구항 19에 있어서, 상기 기판은 그 측면의 일부가 모깍기된 경사면을 구비한 발광 다이오드 패키지 제조 방법.
KR1020110098516A 2011-09-28 2011-09-28 발광 다이오드 패키지 및 그 제조 방법 KR101899468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110098516A KR101899468B1 (ko) 2011-09-28 2011-09-28 발광 다이오드 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110098516A KR101899468B1 (ko) 2011-09-28 2011-09-28 발광 다이오드 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130034484A KR20130034484A (ko) 2013-04-05
KR101899468B1 true KR101899468B1 (ko) 2018-09-17

Family

ID=48436603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110098516A KR101899468B1 (ko) 2011-09-28 2011-09-28 발광 다이오드 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101899468B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102181398B1 (ko) * 2014-06-11 2020-11-23 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102610627B1 (ko) * 2016-11-25 2023-12-07 서울바이오시스 주식회사 복수의 파장변환기를 가지는 발광 다이오드

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191551A (ja) * 2003-12-05 2005-07-14 Showa Denko Kk 半導体チップ製造方法および半導体チップ
KR100838197B1 (ko) * 2007-08-10 2008-06-16 서울옵토디바이스주식회사 개선된 전류분산 성능을 갖는 발광 다이오드
JP2011165801A (ja) * 2010-02-08 2011-08-25 Showa Denko Kk 発光ダイオード及びその製造方法、並びに発光ダイオードランプ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191551A (ja) * 2003-12-05 2005-07-14 Showa Denko Kk 半導体チップ製造方法および半導体チップ
KR100838197B1 (ko) * 2007-08-10 2008-06-16 서울옵토디바이스주식회사 개선된 전류분산 성능을 갖는 발광 다이오드
JP2011165801A (ja) * 2010-02-08 2011-08-25 Showa Denko Kk 発光ダイオード及びその製造方法、並びに発光ダイオードランプ

Also Published As

Publication number Publication date
KR20130034484A (ko) 2013-04-05

Similar Documents

Publication Publication Date Title
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
KR100753518B1 (ko) 질화물계 발광 소자
KR101269053B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
KR101020995B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP6081709B2 (ja) 発光素子
US9780260B2 (en) Semiconductor light emitting device and manufacturing method of the same
US11335833B2 (en) Light-emitting diodes, light-emitting diode arrays and related devices
JP2011254078A (ja) 半導体ダイ、発光デバイス、製造する方法および多波長光を生成する方法
JP2016092411A (ja) 発光素子
EP3471154A1 (en) Semiconductor device
KR101262854B1 (ko) 질화물계 발광 소자
JP2019536274A (ja) 半導体素子
US10249790B2 (en) Light emitting diode and fabrication method therof
KR20150097322A (ko) 나노구조 반도체 발광소자
KR20130025856A (ko) 나노로드 발광소자
KR20090080217A (ko) 질화물계 발광 소자
KR101011757B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101899468B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR102261727B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102237149B1 (ko) 발광소자 및 조명시스템
JP2011029640A (ja) 発光素子パッケージ及びその製造方法
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR101582330B1 (ko) 나노 발광다이오드 또는 마이크로 발광다이오드 구조 및 이의 제조방법
KR20120048331A (ko) 발광 다이오드 칩 및 그 제조 방법
KR101723540B1 (ko) 발광 소자 및 이를 갖는 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant