KR20120048331A - 발광 다이오드 칩 및 그 제조 방법 - Google Patents

발광 다이오드 칩 및 그 제조 방법 Download PDF

Info

Publication number
KR20120048331A
KR20120048331A KR1020100109919A KR20100109919A KR20120048331A KR 20120048331 A KR20120048331 A KR 20120048331A KR 1020100109919 A KR1020100109919 A KR 1020100109919A KR 20100109919 A KR20100109919 A KR 20100109919A KR 20120048331 A KR20120048331 A KR 20120048331A
Authority
KR
South Korea
Prior art keywords
region
semiconductor layer
conductive semiconductor
light emitting
layer
Prior art date
Application number
KR1020100109919A
Other languages
English (en)
Inventor
서원철
윤여진
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020100109919A priority Critical patent/KR20120048331A/ko
Publication of KR20120048331A publication Critical patent/KR20120048331A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드 칩 및 그 제조 방법에 관한 것이다. 본 발명에 의하면, 기판; 및 상기 기판 상에 위치하되, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 반도체 구조체를 포함하며, 상기 반도체 구조체는 셀 분리 영역에 의해 복수 개의 발광셀로 분리되며, 상기 셀 분리 영역은, 적어도 상기 제1도전형 반도체층과 활성층을 분리하는 홈 영역(groove region); 및 상기 제2도전형 반도체층을 분리하는 셀 갭 영역을 포함하며, 상기 셀 갭 영역은 레이저 처리 영역을 포함하는 발광 다이오드 칩이 제공된다.

Description

발광 다이오드 칩 및 그 제조 방법{LIGHT EMITTING DIODE CHIP AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 다이오드 칩 및 그 제조 방법에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 빛의 형태로 방출된다.
이러한 발광 다이오드는 빛을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 조명 장치, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.
최근 발광 다이오드는 고전압을 전원으로 이용하거나, 교류 전원을 전원으로 이용하기 위해 하나의 기판 상에 복수 개의 발광셀을 형성한다.
이때, 상기 발광셀들 각각은 절연을 이루어야 하는데, 상기 발광셀들 각각을 절연하기 위해 발광셀들을 분할하는 다이싱 공정을 진행하였다.
이때, 상기 발광셀들을 분할하기 위한 다이싱 공정은 쏘우(SAW) 또는 블레이드(blade)를 이용하여 이루어졌다.
이러한 상기 쏘우 또는 블레이드를 이용한 다이싱 공정은 상기 발광셀들 간의 간격, 즉 분리 영역이 적어도 10㎛ 이상의 폭을 가짐으로써 단위 면적당 발광 영역이 좁아지는게 하는 단점이 있으며, 특히, 발광셀들의 크기가 작아질 수 록 또한 발광셀들의 수가 더 많아 질수록 더 많은 분리 영역을 필요로 하여 발광 영역에 손실이 발생하는 단점이 있다.
본 발명의 목적은 발광셀들 사이의 셀 분리 영역을 최소화하여 발광셀의 분리 영역에 의한 발광 영역의 손실을 최소화한 발광 다이오드 칩 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 발광셀들 사이의 셀 분리 영역의 굴절률 차를 이용한 전반사 유도를 통해 발광셀들 사이의 발광 간섭을 최소화할 뿐만 아니라 발광 효율을 높인 발광 다이오드 칩 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 기판; 및 상기 기판 상에 위치하되, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 반도체 구조체를 포함하며, 상기 반도체 구조체는 셀 분리 영역에 의해 복수 개의 발광셀로 분리되며, 상기 셀 분리 영역은, 적어도 상기 제1도전형 반도체층과 활성층을 분리하는 홈 영역(groove region); 및 상기 제2도전형 반도체층을 분리하는 셀 갭 영역을 포함하며, 상기 셀 갭 영역은 레이저 처리 영역을 포함하는 발광 다이오드 칩이 제공된다.
여기서, 상기 레이저 처리 영역은 빈 공간인 에어 영역을 포함할 수 있다.
여기서, 상기 레이저 처리 영역은 상기 제2도전형 반도체층에 비해 높은 저항을 갖는 개질 영역을 포함할 수 있다.
여기서, 상기 셀 갭 영역은 상기 레이저 처리 영역과 접하는 상기 제2도전형 반도체층의 일정 영역에 구비된 불순물 주입 영역을 더 포함할 수 있다.
여기서, 상기 셀 갭 영역에 대응되는 상기 발광셀의 측벽은 상기 기판에 대해 수직하도록 구비될 수 있다.
여기서, 상기 홈 영역에 대응된 상기 발광셀의 측벽은 상기 셀 갭 영역에 대응되는 상기 발광셀의 측벽에 비해 경사지도록 구비될 수 있다.
여기서, 상기 발광 다이오드 칩은 상기 발광셀의 제1도전형 반도체층 상에 구비된 전류 확산층; 상기 홈 영역에 대응된 상기 발광셀의 측벽을 덮는 절연층; 상기 절연층 상에 구비되되, 이웃하는 발광셀의 제1도전형 반도체층과 제2도전형 반도체층을 전기적으로 연결하는 연결 배선; 및 상기 반도체 구조체가 형성된 기판의 타측 표면 상에 구비된 분포 브래그 반사층을 더 포함할 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 반도체 구조체를 형성하는 단계; 상기 제1도전형 반도체층 및 활성층의 일정 영역을 식각하여 홈 영역을 형성하는 단계; 및 상기 홈 영역 하부의 상기 제2도전형 반도체층 내부에 초점을 둔 레이저를 조사하여 상기 홈 영역 하부의 상기 제2도전형 반도체층의 일정 영역을 레이저 처리 영역으로 형성하여 상기 반도체 구조체를 복수 개의 발광셀로 분리하는 단계를 포함하는 발광 다이오드 칩 제조 방법이 제공된다.
여기서, 상기 레이저 처리 영역은 상기 제2도전형 반도체층에 비해 높은 저항을 갖는 개질 영역 또는 빈 공간인 에어 영역일 수 있다.
여기서, 상기 레이저를 조사하는 단계 이후, 상기 레이저 처리 영역과 인접한 제2도전형 반도체층의 일정 영역에 불순물을 주입하여 불순물 주입 영역을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 레이저를 조사하는 단계 이후, 상기 제1도전형 반도체층 상에 전류 확산층을 형성하는 단계 또는 상기 제2도전형 반도체층 상에 전극 패드를 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 레이저를 조사하는 단계 이후, 상기 기판 상에 절연층을 형성하는 단계; 상기 복수 개의 발광셀 중 어느 한 발광셀의 제2도전형 반도체층과 상기 어느 한 발광셀과 이웃하는 발광셀의 제1도전형 반도체층을 전기적으로 연결하는 연결 배선을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 홈 영역을 형성하는 단계는 상기 제1도전형 반도체층 및 활성층의 일정 영역을 식각하되, 상기 제1도전형 반도체층 및 활성층의 측벽이 상기 기판에 대해 경사지도록 식각하여 상기 홈 영역을 식각하는 단계일 수 있다.
본 발명에 의하면, 발광셀들 사이의 셀 분리 영역을 최소화하여 발광셀의 분리 영역에 의한 발광 영역의 손실을 최소화한 발광 다이오드 칩 및 그 제조 방법을 제공하는 효과가 있다.
또한, 본 발명에 의하면, 발광셀들 사이의 셀 분리 영역의 굴절률 차를 이용한 전반사 유도를 통해 발광셀들 사이의 발광 간섭을 최소화할 뿐만 아니라 발광 효율을 높인 발광 다이오드 칩 및 그 제조 방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 보여 주는 단면도이다.
도 2 내지 도 8은 본 발명의 일 실시 예에 따른 발과 다이오드 칩을 제조하는 방법을 보여주는 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 보여 주는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 발광 다이오드 칩(100)은 기판(110), 반도체 구조체(120) 및 셀 분리 영역(130)을 포함하고 있다.
상기 기판(110)은 이후 설명될 반도체 구조체(120)를 성장시키기 위한 성장 기판일 수 있다. 또한, 상기 기판(110)은 광을 투과할 수 있는 광투과성 기판일 수 있으며, 상기 기판(110)은 특별히 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘카바이드 기판 또는 실리콘 기판 등일 수 있다.
한편, 상기 기판(110)은 일측 표면 상에 버퍼층(112)을 구비할 수 있다. 상기 버퍼층(112)은 상기 기판(110)의 일측 표면 상에 이후 설명될 반도체 구조체(120)와 상기 기판(110) 사이의 격자 부정합을 완화시키기 위해 구비될 수 있고, 또한 상기 기판(110)으로부터 상기 반도체 구조체(120)로의 이물질이 확산/침투되는 것을 방지하는 역할을 위해 구비될 수 있다.
상기 버퍼층(112)은 절연층 또는 반절연층으로 구비될 수 있으며, AlN 또는 GaN을 포함할 수 있다.
또한, 상기 기판(110)은 상기 반도체 구조체(120)가 구비된 일측 표면과 대향하는 표면인 타측 표면 상에 분포 브래그 반사층(114)을 구비할 수 있다.
상기 분포 브래그 반사층(114)은 굴절률이 서로 다른 층들을 교대로 반복 적층하여 구비할 수 있다. 상기 분포 브래그 반사층(114)은 청색 파장 영역의 광, 황색 파장 영역의 광 혹은 녹색 및/또는 적색 파장 영역의 광에 대해서도 상대적으로 높은, 바람직하게 90% 이상의 반사율을 갖는다. 나아가, 상기 분포 브래그 반사층(114)은 예컨대 400~700nm의 파장 범위에 걸쳐 전체적으로 90% 이상의 반사율을 가질 수도 있다.
넓은 파장 영역에 걸쳐 상대적으로 높은 반사율을 갖는 분포 브래그 반사층(114)은 반복 적층되는 재료층들의 각 광학 두께를 제어함으로써 형성될 수 있다. 상기 분포 브래그 반사층(114)은 예컨대, SiO2의 제1층과 TiO2의 제2층을 교대로 적층하여 구비될 수 있으나, 바람직하게 SiO2의 제1층과 Nb2O5의 제2층을 교대로 적층하여 구비할 수 있다.
이때, 도에서는 도시하고 있지 않지만, 상기 분포 브래그 반사층(114) 상에 금속층(미도시)을 구비할 수 있다. 상기 금속층은 상기 분포 브래그 반사층(114)을 보호하는 보호층의 역할과 상기 분포 브래그 반사층(114)에서 반사하지 못하고 투과 또는 통과된 광을 반사시키는 반사층의 역할을 할 수 있다. 상기 금속층은 Al 등과 같은 금속으로 이루어질 수 있다.
상기 반도체 구조체(120)는 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)을 포함할 수 있다. 이때, 상기 제1도전형은 P형이고, 상기 제2도전형은 N형일 수 있으며, 이와 반대로 상기 제1도전형이 N형이고, 상기 제2도전형이 P형일 수 있다.
상기 제1도전형 반도체층(122)은 제1도전형 불순물이 도핑된 반도체 물질로 이루어진 층일 수 있으며, 상기 제2도전형 반도체층(126)은 제2도전형 불순물이 도핑된 반도체 물질로 이루어진 층일 수 있다.
또한, 상기 제1도전형 반도체층(122) 및 제2도전형 반도체층(126)은 단일층 또는 다중층으로 이루어질 수 있으며, 도들에서 도시하고 있지는 않지만, 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다.
상기 활성층(124)은 단일층으로 이루어질 수 있고, 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다.
이때, 상기 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)을 이루는 물질은 상기 반도체 구조체(120)에서 발광되는 파장에 따라 다양한 물질로 이루어질 수 있다.
상기 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)은 질화갈륨 계열의 화합물 반도체 물질, 즉, (Al, In, Ga)N으로 형성할 수 있다.
한편, 상기 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)은 셀 분리 영역(130)에 의해 복수 개의 발광셀(140)로 분리될 수 있다.
이때, 상기 발광셀(140)들 각각은 상기 셀 분리 영역(130)에 의해 분리된 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)을 포함하며, 개별적으로 발광할 수 있다.
상기 발광셀(140)들의 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)은 전기적으로 분리되는데, 이러한 전기적 분리, 즉, 절연은 상기 셀 분리 영역(130)에 의해 이루어진다.
상기 셀 분리 영역(130)은 홈 영역(groove region)(132) 및 셀 갭 영역(134)을 포함할 수 있다.
상기 홈 영역(132)은 적어도 상기 제1도전형 반도체층(122) 및 활성층(124)을 식각하여 홈(groove)을 형성함으로써 형성될 수 있다. 도 1에서는 상기 홈 영역(120)은 상기 제1도전형 반도체층(122) 및 활성층(124)뿐만 아니라 상기 제2도전형 반도체층(126)의 일부도 식각된 것으로 도시하고 있으나, 이에 한정되지 않으며, 상기 제2도전형 반도체층(126)은 식각되지 않고 상기 제1도전형 반도체층(122) 및 활성층(124)만 식각된 형태로 구비될 수 있다.
이때, 상기 홈 영역(132)은 일반적으로 알려져 있는 메사 식각으로 형성될 수 있다. 즉, 상기 홈 영역(132)은 상기 홈 영역(132)의 바닥에서 상부 방향으로 진행될 수 록 그 폭이 커지는 형태로 구비될 수 있다. 바꾸어 말하면, 상기 홈 영역(132)에 의해 형성된, 즉, 상기 홈 영역(132)에 대응하는 상기 발광셀(140)의 측벽은 상기 기판(110), 즉 상기 기판(110)의 표면에 대해 경사지도록 형성되어 있을 수 있다. 이때, 상기 발광셀(140)의 측벽은 15도 내지 80도 범위의 경사각을 가질 수 있다.
상기 셀 갭 영역(134)은 상기 홈 영역(132)의 바닥, 정확하게는 상기 홈 영역(132)에 의해 노출된 영역(도 1에서는 제2도전형 반도체층(126)이 노출되는 것으로 도시하고 있음으로 이를 기준으로 설명함)에서 상기 홈 영역(132)으로부터 연장되어 구비될 수 있다.
상기 셀 갭 영역(134)은 레이저 처리 영역(134a)을 포함할 수 있으며, 불순물 주입 영역(134b)을 더 포함할 수 있다. 즉, 설명의 편의상, 상기 레이저 처리 영역(134a)과 불순물 주입 영역(134b) 둘 다 구비된 것으로 도시하고, 이를 기준으로 설명하고 있으나, 상기 셀 갭 영역(134)은 상기 레이저 처리 영역(134a) 또는 불순물 주입 영역(134b) 중 어느 한 영역, 바람직하게 상기 레이저 처리 영역(134a)은 반드시 포함하나, 나머지 다른 영역은 구비되지 않을 수 있다.
상기 레이저 처리 영역(134a)은 상기 제2도전형 반도체층(126)과는 저항이 다른, 즉, 저항이 높은 개질 영역 또는 그 내부가 빈 공간인 에어 영역일 수 있다.
이때, 상기 개질 영역은 상기 제2도전형 반도체층(126)과는 다른 저항, 바람직하게는 상기 제2도전형 반도체층(126)보다 높은 저항을 갖는 개질 영역으로 이루어져 상기 발광셀(140)들 사이, 특히, 상기 발광셀(140)들의 제2도전형 반도체층(126)들 사이를 절연하는 역할을 할 수 있다.
또한, 상기 에어 영역은 상기에서 언급한 바와 같이 빈 공간인 에어 영역으로 이루어져 상기 발광셀(140)들 사이, 특히, 상기 발광셀(140)들의 제2도전형 반도체층(126)들 사이를 절연하는 역할을 할 수 있다.
상기 레이저 처리 영역(134a)은 상기 홈 영역(132)에 의해 노출된 상기 제2도전형 반도체층(126)에 레이저를 조사하여 형성할 수 있다. 특히, 상기 레이저 조사는 상기 제2도전형 반도체층(126)의 내부에 레이저의 초점이 있는 상태로 조사하는 것일 수 있다.
상기와 같이 레이저의 초점이 상기 제2도전형 반도체층(126)의 내부에 위치된 상태로 레이저를 조사함으로써 상기 레이저에 의해 상기 제2도전형 반도체층(126)의 일부가 개질되어 개질 영역을 형성하거나 상기 제2도전형 반도체층(126)의 일부가 증발 또는 기화되거나 제거되어 상기 에어 영역을 형성할 수 있다.
이때, 상기 개질 영역은 상기 레이저에 의해 상기 제2도전형 반도체층(126)의 내부에 격자 결함(lattice defect), 전위(dislocation) 또는 크랙(crack) 등을 형성하는 것을 의미하고, 상기 에어 영역은 상기 격자 결함, 전위 또는 크랙 등이 더 발전하여 부분적으로 빈 공간을 형성하거나 전체가 빈 공간을 형성하는 것 또는 상기 제2도전형 반도체층(126)의 일부가 기화 또는 증발하여 형성하는 것을 의미하며, 이러한 상기 개질 영역 및 에어 영역은 상기 제2도전형 반도체층(126)에 비해 상대적으로 높은 저항을 가져 이웃하는 발광셀(140)들을 절연하는 역할을 한다.
이때, 상기 레이저 처리 영역(134a)은 레이저에 의해 형성됨으로써 상기 기판(110)에 대해 거의 수직하게 형성될 수 있다. 즉, 상기 레이저 처리 영역(134a)에 대응하는 상기 제2도전형 반도체층(126)의 측벽은 상기 홈 영역(132)에 의해 형성된 발광셀(140)의 측벽에 비해 더 경사진 측벽으로 구비될 수 있다.
한편, 상기 레이저 처리 영역(134a)은 개질 영역 또는 에어 영역으로 이루어짐으로써 상기 레이저 처리 영역(134a)과 접하는 상기 제2도전형 반도체층(126)과는 그 밀도가 서로 상이하다. 특히, 상기 레이저 처리 영역(134a)이 에어 영역으로 이루어질 경우에는 상기 제2도전형 반도체층(126)과 레이저 처리 영역(134a)의 밀도 차는 급격히 높아진다.
이로 인해 상기 제2도전형 반도체층(126)과 레이저 처리 영역(134a)의 계면으로 입사된 광은 전반사될 가능성이 높아진다. 상기와 같이 상기 제2도전형 반도체층(126)과 레이저 처리 영역(134a)의 계면에서 전반사의 확률이 높아지면 상기 활성층(124)에서 발광된 광이 외부로 추출되는 발광효율을 높일 수 있으며, 이와 동시에 이웃하는 발광셀(140)의 광에 의한 간섭이 최소화되어 발광효율을 높일 수 있다.
상기 불순물 주입 영역(134b)은 상기 레이저 처리 영역(134a)과 접하는 상기 제2도전형 반도체층(126)의 일정 영역에 구비될 수 있다. 이때, 도에서 도시하고 있지는 않지만, 상기 레이저 처리 영역(134a)이 개질 영역으로 이루어진 경우, 상기 불순물 주입 영역(134b)은 상기 개질 영역과 동일한 영역, 즉 상기 개질 영역에 상기 불순물 주입 영역(134b)이 형성될 수 있고, 상기 재질 영역과 상기 개질 영역에 접하는 상기 제2도전형 반도체층(126)의 일정 영역에 함께 형성될 수 있고, 상기 개질 영역에 접하는 상기 제2도전형 반도체층(126)의 일정 영역에만 형성될 수도 있다.
상기 불순물 주입 영역(134b)은 일정 영역에 불순물을 주입하여 상기 불순물에 의해 저항이 급격히 증가하여 전기적으로 절연하는 역할을 하는 영역을 의미한다. 예컨대, 상기 제2도전형 반도체층(126)이 N형의 불순물을 포함한 반도체층인 경우, 상기 N형의 반대형인 P형의 불순물을 주입하여 고농도의 P형 영역으로 형성하여 상기 불순물 주입 영역(134b)을 형성할 수 있다.
상기 셀 갭 영역(134)은 그 폭이 최대 5㎛, 즉, 5㎛ 이하로 구비될 수 있다. 이는 상기 셀 갭 영역(134)이 레이저 처리 영역(134a) 또는 레이저 처리 영역(134a)과 불순물 주입 영역(134b)을 포함하여 이루어질 수 있는데, 두 영역 모두 5㎛ 이하의 폭으로 조절 가능하기 때문이다.
그러므로 본 발명의 일 실시 예에 따른 발광 다이오드 칩(100)은 발광셀(140)들 간의 간격이 5㎛ 이하로 구비될 수 있다. 이로 인해 상기 발광 다이오드 칩(100)은 단위 면적 당 셀 분리 영역을 최소화할 수 있어 발광 영역을 최대화할 수 있다.
한편, 본 발명의 일 실시 예에 따른 발광 다이오드 칩(100)은 전류 확산층(151), 전극 패드(152), 제1절연층(153), 연결 배선(154) 및 제2절연층(155)을 포함할 수 있다.
상기 전류 확산층(151)은 상기 제1도전형 반도체(122)의 일정 영역 상에 구비될 수 있으며, 상기 제1도전형 반도체(122)의 어느 일부에 전류가 집중되는 형상을 방지하고, 전체적으로 균일한 전류가 인가되도록 하는 역할을 한다. 상기 전류 확산층(151)은 ITO, ZnO 또는 IZO 등과 같은 TCO(transparent conductive oxide)로 이루어질 수 있으며, Ni/Au 등과 같이 투명한 금속층들로 이루어질 수도 있다.
상기 전극 패드(152)는 상기 제2도전형 반도체층(126)과 전기적으로 연결되며, 상기 홈 영역(130)에 의해 노출된 상기 제2도전형 반도체층(126) 상에 구비될 수 있다.
상기 제1절연층(153)은 상기 셀 갭 영역(134)에 의해 분리된 복수 개의 발광셀(140)들이 구비된 기판 상에 구비되되, 적어도 상기 홈 영역(132)에 대응되는 상기 발광셀(140)들의 측벽을 덮는 형태로 구비될 수 있다. 특히, 상기 연결 배선(154)의 하부에 구비되어 상기 연결 배선(154)이 다른 구성, 특히, 발광셀(140)의 측벽에 노출된 활성층(124)과 전기적으로 연결되는 것을 방지하는 역할을 한다. 도 1에서는 상기 제1절연층(153)이 상기 전류 확산층(151) 및 전극 패드(152)를 오픈시키는 개구부를 제외한 다른 영역은 모두 덮는 형태로 구비되는 것으로 도시하고 있다. 특히, 상기 레이저 처리 영역(134)이 에어 영역일 경우, 상기 에어 영역의 내부는 채우지 않고, 상기 에어 영역의 입구만을 덮는 형태로 구비될 수 있다.
상기 연결 배선(154)은 이웃하는 발광셀(140)의 제1도전형 반도체층(126)과 제2도전형 반도체층(122)을 전기적으로 연결하는 역할을 한다. 즉, 상기 연결 배선(154)은 도 1에 도시된 바와 같이 중앙의 두 개의 발광셀(140) 중 왼쪽 발광셀(140)의 제2도전형 반도체층(126)과 상기 전극 패드(152)를 통해 전기적으로 연결되고, 상기 중앙의 두 개의 발광셀(140) 중 오른쪽 발광셀(140)의 제1도전형 반도체층(122)과 상기 전류 확산층(151)을 통해 전기적으로 연결된다.
상기와 같은 방법으로 본 발명의 일 실시 예에 따른 발광 다이오드 칩(100)은 상기 기판(110) 상에 상기 셀 분리 영역(130)에 의해 전기적으로 절연된 복수 개의 발광셀(140)을 구비하며, 상기 연결 배선(14)으로 상기 발광셀(140)들을 직렬로 연결하여 구비될 수 있다.
상기 제2절연층(155)은 하부의 소자들을 보호하기 위해 구비될 수 있다.
따라서 본 발명의 일 실시 예에 따른 발광 다이오드 칩(100)은 상기 홈 영역(132)으로 상기 반도체 구조체(120)의 제1도전형 반도체층(122)과 활성층(124)을 분리하고, 상기 레이저 처리 영역(134a) 또는 레이저 처리 영역(134a)과 불순물 주입 영역(134b)을 포함하는 상기 셀 분리 영역(130)으로 상기 반도체 구조체(120)의 제2도전형 반도체층(126)을 분리하여 복수 개의 발광셀들로 분리함으로써 발광셀들 사이의 셀 분리 영역을 최소화하여 발광셀의 분리 영역에 의한 발광 영역의 손실을 최소화된 발광 다이오드 칩을 제공할 수 있다.
또한, 본 발명의 일 실시 예에 따른 발광 다이오드 칩(100)은 제2도전형 반도체층(126)과 레이저 처리 영역(134a)의 밀도차에 의해 상기 제2도전형 반도체층(126)과 레이저 처리 영역(134a)의 계면에서 전반사를 유도하여 발광셀(140)들 사이에 발광 간섭을 최소화할 뿐만 아니라 발광 효율을 높은 발광 다이오드 칩을 제공할 수 있다.
도 2 내지 도 8은 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 제조하는 방법을 보여주는 단면도들이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 제조하는 방법은 우선 기판(110)을 준비한다.
상기 기판(110)은 이후 설명될 반도체 구조체(120)를 성장시키기 위한 성장 기판일 수 있다. 상기 기판(110)은 광을 투과할 수 있는 광투과성 기판일 수 있으며, 상기 기판(110)은 특별히 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘카바이드 기판 또는 실리콘 기판 등일 수 있다.
상기 기판(110)은 이후 형성될 반도체 구조체(120)를 이루는 반도체층을 형성하는 일측 표면의 대향하는 타측 표면 상에 분포 브래그 반사층(114)이 미리 마련되어 있을 수 있다. 이때, 도 1에서는 상기 분포 브래그 반사층(114)이 미리 마련된 기판(110)을 준비하는 것을 도시하고 있으나, 이후 설명하는 다른 공정들 사이 또는 가장 마지막에 상기 분포 브래그 반사층(114)을 형성할 수 있다.
상기 분포 브래그 반사층(114)은 굴절률이 서로 다른 층들을 교대로 반복하여 적층함으로써 형성할 수 있다.
상기 분포 브래그 반사층(114)은 SiO2의 제1층과 TiO2의 제2층을 교대로 적층하여 형성될 수 있으나, 바람직하게 SiO2의 제1층과 Nb2O5의 제2층을 교대로 적층하여 형성할 수 있다.
도 3을 참조하면, 상기 기판(110)의 일측 표면 상에 제2도전형 반도체층(126), 활성층(124) 및 제1도전형 반도체층(122)을 순차적으로 형성할 수 있다.
이때, 상기 제2도전형 반도체층(126)을 형성하기 이전에 버퍼층(112)을 먼저 형성할 수 있다.
상기 버퍼층(112), 제2도전형 반도체층(126), 활성층(124) 및 제1도전형 반도체층(122)은 다양한 방법, 예컨대, 금속유기화학기상증착(MOCVD), 분자선성장(molecular beam epitaxy) 또는 수소화물 기상 성장(hydride vapor phase epitaxy)으로 형성할 수 있으며, 상기 각 층들을 연속적으로 또는 단속적으로 형성, 바람직하게는 성장시킬 수 있다.
도 4를 참조하면, 상기 제1도전형 반도체층(122) 및 활성층(124)의 일정 역을 식각하여 홈 영역(132)을 형성한다.
이때, 상기 홈 영역(132)은 메사 식각으로 형성할 수 있다. 이때, 상기 메사 식각은 상기 제1도전형 반도체층(122) 및 활성층(124)뿐만 아니라 상기 제2도전형 반도체층(124)의 일부도 식각될 수 있다.
상기 메사 식각으로 상기 제1도전형 반도체층(122) 및 활성층(124)을 식각함으로써 상기 홈 영역(132)에 대응하는 상기 제1도전형 반도체층(122) 및 활성층(124)의 측벽은 상기 기판(110)의 표면에 대해 경사지게 형성될 수 있다.
도 5를 참조하면, 상기 홈 영역(132)에 의해 노출된 상기 제2도전형 반도체층(126), 즉, 상기 홈 영역(132) 하부의 상기 제2도전형 반도체층(126) 내부에 초점을 둔 레이저를 조사하여 레이저 처리 영역(134a)을 형성하여 셀 갭 영역(134)을 형성할 수 있다.
이때, 상기 셀 갭 영역(134)은 상기 홈 영역(132)과 결합되어 분리 영역(130)을 이룰 수 있다.
상기 셀 분리 영역(130)의 형성은 상기 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)을 포함하는 반도체 구조체(120)를 복수 개의 발광셀(140)로 분리하여 형성하게 한다.
이때, 상기 레이저 처리 영역(134a)은 상기 레이저가 상기 제2도전형 반도체층(126) 내부에 초점을 둔 상태로 조사되기 때문에 형성된다. 이때, 상기 레이저의 에너지 크기, 레이저 조사 시간, 조사 조건 등에 따라 상기 제2도전형 반도체층(126) 에 비해 높은 저항을 갖는 개질 영역 또는 빈 공간인 에어 영역이 형성될 수 있다.
즉, 상기 주입된 에너지 등이 일정 조건이면, 상기 레이저에 의해 상기 레이저 처리 영역(134a)에 해당하는 제2도전형 반도체층(126)의 일정 영역에는 격자 결함, 전위 또는 크랙 등이 형성되어 다른 영역에 비해 높은 저항을 갖는 개질 영역이 형성되고, 상기 주입된 에너지 등이 다른 일정 조건이면, 상기 레이저에 의해 부분적으로 빈 공간을 형성하거나 전체가 빈 공간인 에어 영역을 형성하여 레이저 처리 영역(134a)을 형성할 수 있다. 이때, 낮은 에너지의 레이저 조사는 개질 영역을 형성하고 높은 에너지의 레이저 조사는 에어 영역을 형성할 수 있다.
이때, 도 5에서는 상기 레이저 처리 영역(134a)이 빈 공간인 에어 영역인 것으로 도시하고 있으며 이후 이를 기준으로 설명한다.
도 6을 참조하면, 상기 제2도전형 반도체층(126)의 일정 영역에 레이저를 조사하여 레이저 처리 영역(134a)을 형성한 후, 상기 레이저 처리 영역(134a)에 인접한 제2도전형 반도체층(126)의 일정 영역에 불순물을 주입하여 불순물 주입 영역(134b)을 형성할 수 있다. 이때, 상기 불순물 주입 영역(134b)은 불순물 주입 공정으로 이루어질 수 있으며, 상기 불순물 주입 공정으로 상기 레이저 처리 영역(134a)과 불순물 주입 영역(134b)을 포함하는 상기 셀 갭 영역(134)을 형성할 수 있다. 이때, 상기 불순물 주입 영역(134b)은 필요에 따라 생략될 수 있으며, 상기 불순물 주입 영역(134b)이 생략될 경우, 상기 레이저 처리 영역(134a)이 상기 셀 갭 영역(134)을 형성할 수 있다.
한편, 상기 불순물 주입 영역(134b)은 도 6에 도시된 바와 같이 상기 레이저 처리 영역(134a)에 인접한 제2도전형 반도체층(126)의 일정 영역에 형성할 수 있고, 도에서 도시하고 있지는 않지만, 상기 레이저 처리 영역(134a)이 개질 영역으로 형성되는 경우, 상기 개질 영역에 불순물을 주입하여 상기 불순물 주입 영역(134b)과 상기 개질 영역이 동일한 영역에 형성되도록 하여 상기 레이저 처리 영역(134a)과 불순물 주입 영역(134b)이 겹쳐지도록 형성할 수 있다. 또한, 상기 불순물 주입을 상기 개질 영역과 상기 개질 영역과 인접한 제2도전형 반도체층(126)의 일정 영역에 동시 주입하여 상기 불순물 주입 영역(134b)이 상기 레이저 처리 영역(134a)을 포함한 제2도전형 반도체층(126)의 일정 영역까지 형성되도록 할 수 있다.
도 7을 참조하면, 상기 불순물 주입 영역(134b)을 형성한 후, 상기 제1도전형 반도체층(122) 상에 전류 확산층(151)을 형성하는 공정 및 상기 제2도전형 반도체층(126) 상에 전극 패드(152)를 형성하는 공정을 진행할 수 있다.
이때, 상기 전류 확산층(151)은 상기 불순물 주입 영역(134b)이 형성된 기판(110) 상에 ITO, ZnO 또는 IZO 등과 같은 TCO을 포함하는 물질층 또는 Ni/Au 등과 같이 투명한 금속층들을 포함하는 물질층을 형성한 후, 이를 패터닝하여 형성할 수 있다.
상기 전극 패드(132) 역시 상기 불순물 주입 영역(134b)이 형성된 기판(110) 상에 상기 전극 패드(132)를 포함하는 물질층을 형성한 후 이를 패터닝하여 형성할 수 있다.
도 8을 참조하면, 상기 전류 확산층(151) 및 전극 패드(132)를 형성한 후, 상기 기판(110) 상에 제1절연층(153), 연결 배선(154) 및 제2절연층(155)을 형성할 수 있다.
상기 제1절연층(153)은 상기 전류 확산층(151) 및 전극 패드(132)가 형성된 기판(110) 상에 산화물 또는 질화물 등과 같은 절연물질을 형성한 후, 상기 전류 확산층(151) 및 전극 패드(132)의 일정 영역이 오픈된 오픈 영역들을 형성함으로써 형성할 수 있다.
이때, 상기 제1절연층(153)은 이후 설명될 상기 연결 배선(154)이 단락되는 것을 방지하는 기능을 포함하고 있음으로, 상기 제1절연층(153)은 상기 홈 영역(132)에 대응하는 상기 제1도전형 반도체층(122) 및 활성층(124)의 측벽 상에는 반도시 형성되도록 한다.
또한, 상기 제1절연층(153)은 상기 레이저 처리 영역(134a)이 에어 영역을 형성하고 있는 경우, 상기 에어 영역 내부를 채우지 않고 에어 영역의 입구만을 덮는 형태로 구비될 수 있다.
이어서, 상기 제1절연층(153)이 형성된 기판(110) 상에 상기 연결 배선(154)을 형성한다. 이때, 상기 연결 배선(154)은 이웃하는 발광셀(140)들의 제2도전형 반도체층(126)과 제1도전형 반도체층(122)을 전기적으로 연결하여 발광셀(140)들을 직렬로 연결하는 역할을 한다.
상기 연결 배선(154)의 이웃하는 발광셀(140)들의 제2도전형 반도체층(126)과 제1도전형 반도체층(122)의 전기적 연결은 상기 제1절연층(153)이 노출하는 이웃하는 발광셀(140)의 전류 확산층(151)과 전극 패드(152)를 전기적으로 연결함으로써 이루어질 수 있다.
이때, 상기 연결 배선(154)은 이웃하는 발광셀(140)들의 제2도전형 반도체층(126)과 제1도전형 반도체층(122)을 전기적으로 연결함으로써, 연결하는 제1도전형 반도체층(122)을 포함하는 발광셀(140)의 측벽 상에 연장되어 구비될 수 있다.
이어서, 상기 연결 배선(154)이 형성된 기판(110) 상에 하부의 소자들을 보호하는 제2절연층(155)을 형성하여 본 발명의 일 실시 예에 따른 발광 다이오드 칩(100)을 형성할 수 있다.
이때, 도 2를 참조하여 설명한 바와 같이 상기 기판(110)의 타측 표면 상에 분포 브래그 반사층(114)은 상기 기판(110)을 준비하는 과정 또는 마지막 공정인 상기 제2절연층(155)을 형성하는 공정 이후에 형성할 수 있다.
그러므로, 상기 제2절연층(155)을 형성한 후, 상기 분포 브래그 반사층(114)을 형성하고, 도에서는 도시하고 있지 않지만, 상기 분포 브래그 반사층(114) 상에 금속층(미도시)을 형성하는 공정을 진행할 수 있다. 상기 금속층은 Al 등과 같은 금속을 포함할 수 있다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
100 : 발광 다이오드 칩 110 : 기판
120 : 반도체 구조체 130 : 셀 분리 영역
140 : 발광셀

Claims (13)

  1. 기판; 및
    상기 기판 상에 위치하되, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 반도체 구조체를 포함하며,
    상기 반도체 구조체는 셀 분리 영역에 의해 복수 개의 발광셀로 분리되며,
    상기 셀 분리 영역은,
    적어도 상기 제1도전형 반도체층과 활성층을 분리하는 홈 영역(groove region); 및
    상기 제2도전형 반도체층을 분리하는 셀 갭 영역을 포함하며,
    상기 셀 갭 영역은 레이저 처리 영역을 포함하는 발광 다이오드 칩.
  2. 청구항 1에 있어서,
    상기 레이저 처리 영역은 빈 공간인 에어 영역을 포함하는 발광 다이오드 칩.
  3. 청구항 1에 있어서,
    상기 레이저 처리 영역은 상기 제2도전형 반도체층에 비해 높은 저항을 갖는 개질 영역을 포함하는 발광 다이오드 칩.
  4. 청구항 1에 있어서,
    상기 셀 갭 영역은 상기 레이저 처리 영역과 접하는 상기 제2도전형 반도체층의 일정 영역에 구비된 불순물 주입 영역을 더 포함하는 발광 다이오드 칩.
  5. 청구항 1에 있어서,
    상기 셀 갭 영역에 대응되는 상기 발광셀의 측벽은 상기 기판에 대해 수직하도록 구비된 발광 다이오드 칩.
  6. 청구항 5에 있어서,
    상기 홈 영역에 대응된 상기 발광셀의 측벽은 상기 셀 갭 영역에 대응되는 상기 발광셀의 측벽에 비해 경사지도록 구비되는 발광 다이오드 칩.
  7. 청구항 1에 있어서,
    상기 발광셀의 제1도전형 반도체층 상에 구비된 전류 확산층;
    상기 홈 영역에 대응된 상기 발광셀의 측벽을 덮는 절연층;
    상기 절연층 상에 구비되되, 이웃하는 발광셀의 제1도전형 반도체층과 제2도전형 반도체층을 전기적으로 연결하는 연결 배선; 및
    상기 반도체 구조체가 형성된 기판의 타측 표면 상에 구비된 분포 브래그 반사층을 더 포함하는 발광 다이오드 칩.
  8. 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 반도체 구조체를 형성하는 단계;
    상기 제1도전형 반도체층 및 활성층의 일정 영역을 식각하여 홈 영역을 형성하는 단계; 및
    상기 홈 영역 하부의 상기 제2도전형 반도체층 내부에 초점을 둔 레이저를 조사하여 상기 홈 영역 하부의 상기 제2도전형 반도체층의 일정 영역을 레이저 처리 영역으로 형성하여 상기 반도체 구조체를 복수 개의 발광셀로 분리하는 단계를 포함하는 발광 다이오드 칩 제조 방법.
  9. 청구항 8에 있어서,
    상기 레이저 처리 영역은 상기 제2도전형 반도체층에 비해 높은 저항을 갖는 개질 영역 또는 빈 공간인 에어 영역인 발광 다이오드 칩 제조 방법.
  10. 청구항 8에 있어서,
    상기 레이저를 조사하는 단계 이후,
    상기 레이저 처리 영역과 인접한 제2도전형 반도체층의 일정 영역에 불순물을 주입하여 불순물 주입 영역을 형성하는 단계를 더 포함하는 발광 다이오드 칩 제조 방법.
  11. 청구항 8에 있어서,
    상기 레이저를 조사하는 단계 이후,
    상기 제1도전형 반도체층 상에 전류 확산층을 형성하는 단계 또는 상기 제2도전형 반도체층 상에 전극 패드를 형성하는 단계를 더 포함하는 발광 다이오드 칩 제조 방법.
  12. 청구항 8에 있어서,
    상기 레이저를 조사하는 단계 이후,
    상기 기판 상에 절연층을 형성하는 단계;
    상기 복수 개의 발광셀 중 어느 한 발광셀의 제2도전형 반도체층과 상기 어느 한 발광셀과 이웃하는 발광셀의 제1도전형 반도체층을 전기적으로 연결하는 연결 배선을 형성하는 단계를 더 포함하는 발광 다이오드 칩 제조 방법.
  13. 청구항 8에 있어서,
    상기 홈 영역을 형성하는 단계는
    상기 제1도전형 반도체층 및 활성층의 일정 영역을 식각하되, 상기 제1도전형 반도체층 및 활성층의 측벽이 상기 기판에 대해 경사지도록 식각하여 상기 홈 영역을 식각하는 단계인 발광 다이오드 칩 제조 방법.
KR1020100109919A 2010-11-05 2010-11-05 발광 다이오드 칩 및 그 제조 방법 KR20120048331A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100109919A KR20120048331A (ko) 2010-11-05 2010-11-05 발광 다이오드 칩 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100109919A KR20120048331A (ko) 2010-11-05 2010-11-05 발광 다이오드 칩 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120048331A true KR20120048331A (ko) 2012-05-15

Family

ID=46266693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100109919A KR20120048331A (ko) 2010-11-05 2010-11-05 발광 다이오드 칩 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120048331A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160000122A (ko) * 2014-06-24 2016-01-04 주식회사 아이디 Led 셀, led 어레이 및 그 제조 방법
US9300111B2 (en) 2013-02-01 2016-03-29 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20170082889A (ko) * 2016-01-07 2017-07-17 엘지이노텍 주식회사 발광소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300111B2 (en) 2013-02-01 2016-03-29 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20160000122A (ko) * 2014-06-24 2016-01-04 주식회사 아이디 Led 셀, led 어레이 및 그 제조 방법
KR20170082889A (ko) * 2016-01-07 2017-07-17 엘지이노텍 주식회사 발광소자

Similar Documents

Publication Publication Date Title
KR101269053B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
US9455378B2 (en) High efficiency light emitting diode and method for fabricating the same
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
US8618565B2 (en) High efficiency light emitting diode
KR20120107874A (ko) 발광 다이오드 패키지 및 그의 제조 방법
BRPI0719765A2 (pt) Dispositivo
KR20130030283A (ko) 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101337616B1 (ko) 다수의 절연층이 적층된 산란 중심을 구비하는 발광 소자제조방법 및 그 발광 소자
KR20120031473A (ko) 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20130025856A (ko) 나노로드 발광소자
KR101115570B1 (ko) 발광 소자 및 그것을 제조하는 방법
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR101625132B1 (ko) 비극성 기판을 채택한 발광 다이오드
TWI697076B (zh) 發光元件及其製造方法
KR20120048331A (ko) 발광 다이오드 칩 및 그 제조 방법
KR20150107400A (ko) 발광 다이오드
KR20120126496A (ko) 발광 다이오드 및 그의 제조 방법
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
US12002842B2 (en) Light emitting device and manufacturing method thereof
KR20140140399A (ko) 복수개의 발광 요소들을 갖는 발광다이오드 및 그것을 제조하는 방법
KR101899468B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
CN207082541U (zh) 具有接触层的发光二极管
KR101381984B1 (ko) 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩
KR20120088129A (ko) 발광 다이오드 및 그의 제조 방법
KR102592990B1 (ko) 반도체 소자 및 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination