KR101890520B1 - 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법 - Google Patents

코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법 Download PDF

Info

Publication number
KR101890520B1
KR101890520B1 KR1020170020732A KR20170020732A KR101890520B1 KR 101890520 B1 KR101890520 B1 KR 101890520B1 KR 1020170020732 A KR1020170020732 A KR 1020170020732A KR 20170020732 A KR20170020732 A KR 20170020732A KR 101890520 B1 KR101890520 B1 KR 101890520B1
Authority
KR
South Korea
Prior art keywords
core
gallium nitride
substrate
nanoparticles
shell structure
Prior art date
Application number
KR1020170020732A
Other languages
English (en)
Inventor
박재근
심태헌
심재형
김일환
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020170020732A priority Critical patent/KR101890520B1/ko
Application granted granted Critical
Publication of KR101890520B1 publication Critical patent/KR101890520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법을 개시한다. 본 발명의 실시예에 따른 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법은 임시 기판 상에 코어-쉘(core-shell) 구조의 나노 입자를 코팅하여 적어도 하나의 나노 입자층을 형성하는 단계; 상기 임시 기판 상에 피트 질화갈륨층(Pit GaN)을 성장시키는 단계; 상기 피트 질화갈륨층 상에 미러 질화갈륨층(Mirror GaN)을 성장시키는 단계; 및 상기 임시 기판을 분리시키는 단계를 포함하고, 상기 코어-쉘(core-shell) 구조의 나노 입자는, 코어 및 상기 코어 표면에 코팅되는 이온성 고분자 물질의 쉘을 포함하는 것을 특징으로 한다.

Description

코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법{METHODE FOR MANUFACTURING GALLIUM NITRIDE SUBSTRATE USING CORE-SHELL NANOPARTICLE}
본 발명은 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법에 관한 것으로, 보다 상세하게는 임시 기판 상에 코어-쉘 구조의 나노 입자를 고르게 코팅하여 고품위의 낮은 결함 밀도를 갖는 질화갈륨 기판의 제조 방법에 관한 것이다.
레이저 다이오드나 발광다이오드와 같은 반도체 소자의 성능 및 수명은 해당 소자를 구성하는 여러 요소들에 의해 결정되는데, 특히, 소자들이 적층되는 베이스 기판에 의해 많은 영향을 받는다. 양질의 반도체 기판 제조를 위한 여러 방법이 제시되고 있다.
대표적인 Ⅲ-Ⅴ족 화합물 반도체 기판으로 GaN 기판을 들 수 있는데, GaN 기판은 GaAs 기판, InP 기판 등과 함께, 반도체 소자에 적합하게 이용되고 있지만, GaAs 기판 및 InP 기판에 비해 제조 비용이 매우 비싸다.
Ⅲ-Ⅴ족 화합물 반도체 기판의 수요가 점점 증가하고 있고, 발광소자의 효율을 증가시키고자 여러가지 방법이 사용되고 있다. 그 중에서 내부 양자 효율을 결정하는 고품질 질화물 반도체 박막을 제조하기 위해서 최근에는 ELO(Epitaxial Lateral Overgrowth) 방법이 많이 사용되고 있다.
ELO 방법은 기판과 GaN 결정 사이에 존재하는 격자상수 차이와 열팽창 계수 차이에 의한 스트레스 발생을 스트라이프 형태의 SiO2 마스크를 사용하여 감소시키는 방법이다.
ELO 방법은 기판 상에 GaN 박막을 성장시킨 후, GaN 박막이 성장된 기판을 반응기에서 꺼낸 다음 증착 장비에 장입하여 GaN 박막 상에 SiO2 박막을 형성시키고, SiO2 박막이 증착된 기판을 증착장비에서 꺼낸 후 사진식각 기법을 이용하여 SiO2 마스크 패턴을 형성하고, 다시 반응기에 장입하여 GaN 박막을 형성하는 방법이다. 그러나, ELO 방법은 상술한 바와 같은 복잡한 공정을 거치게 되고 공정 시간 또한 오래 걸리는 단점이 있다.
이를 해결하기 위해, 대한민국등록특허 제10-0712753호 에 개시된 바와 같은, 기판 상에 구형의 볼을 코팅한 다음, 구형의 볼이 코팅된 기판에 선택적으로 GaN 박막을 성장시켜, 공정을 단순화시키는 기술이 제안되었다,
또한, 일본공개특허 제2007-001855호 에 개시된 바와 같은, 자립 GaN 기판 제조 방법은 기판 상에 무기 입자를 형성한 다음, 선택적으로 GaN 박막을 성장시켜, 고 품질의 자립 GaN 기판을 제조하는 기술이 제안되었다.
또한, S.J. An 에 의해 진행된 종래의 GaN 성장 방법은, 실리콘 기판 상에 마이크로 크기의 실리카 볼을 형성한 다음, GaN을 성장시켜 성장 공정을 단순화시키는 기술이 제안되었다.
그러나, 종래의 방법은 기판 상에 무기 입자를 코팅할 때, 무기 입자가 기판 상에 고르게 코팅되지 않고, 기판의 양 사이드에 밀집되기 때문에, GaN 박막 성장 시, GaN 박막의 결함이 증가하고, 불균일한 GaN 박막이 형성된다.
또한, Young Jae Park 에 의해 진행된 종래의 GaN를 성장시키는 기술은, 기판 상에 GaN을 성장시킨 다음, 에치 피트(etched pit)을 형성하고, 형성된 에치 피트에 실리카를 코팅한 다음, GaN을 성장시키는 기술이 제안되었다.
그러나, 종래의 방법은 GaN을 성장시킨 다음, 식각 공정을 진행하기 때문에, 과도한 식각 공정에 의해 GaN이 손상될 수 있고, 공정이 횟수 및 난이도가 증가하여 GaN 수율이 감소된다.
대한민국등록특허 제10-0712753호, "화합물 반도체 장치 및 그 제조방법" 일본공개특허 제2007-001855호, "3-5족 질화물 반도체 적층 기판, 3-5족 질화물 반도체 자립 기판의 제조 방법 및 반도체 소자" 대한민국등록특허 제10-1509309호, "격자 매개변수 변경 원소를 함유하는 질화갈륨 장치 기판"
Young Jae Park 외 10, 2010, Selective Defect Blocking by Self-Assembled Silica Nanospheres for High Quality GaN Template S.J. An 외 4, 2006, Heteroepitaxial Growth of High-Quality GaN Thin Films on Si Substrates Coated with Self-Assembled Sub-micrometer-sized Silica Balls
본 발명의 실시예는 임시 기판 상에 코어-쉘 구조의 나노 입자를 이용하여 선택적으로 질화갈륨층을 성장시킴으로써, 성장 공정을 단순화시키고, 질화갈륨층의 성장 시간이 감소된 질화갈륨 기판의 제조 방법을 제공하고자 한다.
본 발명의 실시예는 임시 기판 상에 코어-쉘 구조의 나노 입자를 이용하여 임시 기판 상에 선택적으로 질화갈륨층을 성장시킴으로써, 성장된 질화갈륨층의 결함 밀도가 감소된 질화갈륨 기판의 제조 방법을 제공하고자 한다.
본 발명의 실시예는 코어-쉘 구조의 나노 입자를 사용하여, 임시 기판 상에 코어-쉘 구조의 나노 입자가 고르게 코팅된 질화갈륨 기판의 제조 방법을 제공하고자 한다.
나아가, 본 발명의 실시예는 이온성 고분자 물질의 쉘을 이용하여 코어-쉘 구조의 나노 입자의 제타 포텐셜(zeta potential)을 제어하여 임시 기판 상에 코어-쉘 구조의 나노 입자가 고르게 코팅된 질화갈륨 기판의 제조 방법을 제공하고자 한다.
본 발명의 실시예는 스핀 코팅을 이용하여 임시 기판 상에 코어-쉘 구조의 나노 입자를 코팅하여 공정 단순화를 통한 공정 비용 및 공정 시간이 감소된 질화갈륨 기판의 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 임시 기판 상에 코어-쉘(core-shell) 구조의 나노 입자를 코팅하여 적어도 하나의 나노 입자층을 형성하는 단계; 상기 임시 기판 상에 피트 질화갈륨층(Pit GaN)을 성장시키는 단계; 상기 피트 질화갈륨층 상에 미러 질화갈륨층(Mirror GaN)을 성장시키는 단계; 및 상기 임시 기판을 분리시키는 단계를 포함하고, 상기 코어-쉘 구조의 나노 입자는, 코어 및 상기 코어 표면에 코팅되는 이온성 고분자 물질의 쉘을 포함한다.
상기 코어-쉘 구조의 나노 입자는 쉘에 의해 제타 포텐셜(zeta potential)이 제어될 수 있다.
상기 코어-쉘 구조의 나노 입자는 상기 임시 기판과 반대의 제타 포텐셜을 가질 수 있다.
상기 이온성 고분자 물질은 양이온성 고분자 물질일 수 있고, 상기 양이온성 고분자 물질은 폴리디알릴디메틸 암모늄클로라이드(Polydiallyldimethylammonium chloride; PDDA), 폴리에틸렌이민(polyethylenimine; PEI), 폴리아닐린(Polyaniline, PANI), 폴리알릴아민하이드로클로라이드(polyallylamine hydrochloride; PAH), 폴리아크릴아미드(polyacrylamide; PAA), 폴리비닐이미다졸(Polyvinylimidazole), 폴리아미도아민(polyamidoamine, PAMAM), 폴리메타크릴록시에틸트리알킬암모늄 할라이드(polymethacryloxyethyltrialkyl ammonium halide), 폴리아릴아민클로라이드(polyallylamine chloride), 아미노에틸레이티드 폴리아크릴아미드(aminoethylated polyacrylamide), 폴리비닐아민(polyvinylamine), 호프만감성-폴리아크릴아미드(Hofman-degradated polyacrylamide) 및 폴리에틸렌아민(polyethyleamine) 중 적어도 어느 하나를 포함할 수 있다.
상기 이온성 고분자 물질은 음이온성 고분자 물질일 수 있고, 상기 음이온성 고분자 물질은 폴리아크릴산(polyacrylic acid), 폴리메타크릴산(polymethacrylic acid), 폴리스티렌(polystyrene; PS), 폴리술폰산(polysulfonic acid), 폴리아크릴아마이드/아크릴산 공중합체(polyacrylamide/acrylic acid copolymer), 폴리아크릴산/술폰산 공중합체(polyacrylic acid/sulfonic acid copolymer), 폴리술폰산/아크릴아마이드 공중합체(polysulfonic acid/acrylamide copolymer), 폴리아크릴산/말론산 공중합체(polyacrylic acid/malonic acid copolymer) 및 폴리스티렌/아크릴산 공중합체 중 적어도 어느 하나를 포함할 수 있다.
상기 코어는 SiO2, Al2O3, TiO2, ZrO2, CrO2, W, Re, Mo, Cr, Co, Si, Au, Zr, Ta, Ti, Nb, Ni, Pt, V, Hf, Pd, BN 및 W, Re, Mo, Cr, Si, Zr, Ta, Ti, Nb, V, Hf 및 Fe의 질화물 중 적어도 어느 하나를 포함할 수 있다.
상기 임시 기판 상에 코어-쉘 구조의 나노 입자를 코팅하여 적어도 하나의 나노 입자층을 형성하는 상기 단계는, 스핀 코팅(spin coating)을 이용할 수 있다.
상기 임시 기판 상에 코어-쉘 구조의 나노 입자를 코팅하여 적어도 하나의 나노 입자층을 형성하는 상기 단계는, 상기 임시 기판 상에 버퍼층을 성장시키는 단계를 더 포함할 수 있다.
상기 버퍼층은 질화갈륨(GaN), 질화 알루미늄(AlN) 및 알루미늄 질화갈륨 (AlGaN) 중 적어도 어느 하나를 포함할 수 있다.
상기 버퍼층은 HVPE(hydride vapor phase epitaxy)로 형성될 수 있다.
상기 임시 기판은 사파이어(sapphire), GaAs(gallium arsenide), 스피넬(spinel), Si(silicon), InP(indium phosphide) 및 SiC(silicon carbide) 중 적어도 어느 하나일 수 있다.
상기 임시 기판을 분리시키는 상기 단계는 레이저 리프트 오프(laser lift off; LLO)를 사용하여 임시 기판은 제거할 수 있다.
본 발명의 실시예에 따르면 임시 기판 상에 코어-쉘 구조의 나노 입자를 이용하여 임시 기판 상에 선택적으로 질화갈륨층을 성장시킴으로써, 성장 공정을 단순화시키고, 질화갈륨층의 성장 시간을 감소시킬 수 있다.
본 발명의 실시예에 따르면 임시 기판 상에 코어-쉘 구조의 나노 입자를 이용하여 임시 기판 상에 선택적으로 질화갈륨층을 성장시킴으로써, 성장된 질화갈륨층의 결함 밀도를 감소시킬 수 있다.
본 발명의 실시예에 따르면 코어-쉘 구조의 나노 입자를 사용하여, 임시 기판 상에 코어-쉘 구조의 나노 입자를 고르게 코팅할 수 있다.
나아가, 본 발명의 실시예에 따르면 이온성 고분자 물질의 쉘을 이용하여 코어-쉘 구조의 나노 입자의 제타 포텐셜(zeta potential)을 제어하여 임시 기판 상에 코어-쉘 구조의 나노 입자를 고르게 코팅할 수 있다.
본 발명의 실시예에 따르면 스핀 코팅을 이용하여 임시 기판 상에 코어-쉘 구조의 나노 입자를 코팅하여 공정 단순화를 통한 공정 비용 및 공정 시간을 감소시킬 수 있다.
도 1a 내지 도 도 1f는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법을 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 코어-쉘 구조의 나노 입자의 pH에 따른 제타 포텐셜(zeta potential)의 변화를 도시한 그래프이다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 임시 기판 상에 코팅된 코어-쉘 구조의 나노 입자를 도시한 전자 주사 현미경(SEM) 이미지이다.
도 4a는 도 1f에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 이용하여 성장된 질화갈륨 기판의 중심 부분을 도시한 전자 주사 현미경-음극선 발광(SEM-Cathodoluminescence) 이미지이다.
도 4b는 도 1f에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 이용하여 성장된 질화갈륨 기판의 엣지(오른쪽) 부분을 도시한 전자 주사 현미경-음극선 발광 이미지이다.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 스핀코팅 한 후의 전자 주사 현미경(SEM) 이미지 이다.
도 6a는 도 1b에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 스핀 코팅했을 때의 표면의 전자 주사 현미경 이미지를 도시한 것이다.
도 6b는 도 1b에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 스핀 코팅한 다음, 열처리를 진행하였을 때의 전자 주사 현미경 이미지를 도시한 것이다.
도 6c는 도 1d에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 스핀 코팅한 다음, 가스(NH3+HCl)를 주입하여 질화 알루미늄층을 성장시킨 후의 표면의 전자 주사 현미경이미지를 도시한 것이다.
도 7a 및 도 7b는 코어-쉘 구조의 나노 입자를 사용하지 않고 성장된 질화갈륨 기판 및 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 성장된 질화갈륨 기판 각각의 N-면을 확대한 광학 현미경을 도시한 이미지이다.
도 7c 및 도 7d는 코어-쉘 구조의 나노 입자를 사용하지 않고 성장된 질화갈륨 기판 및 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 성장된 질화갈륨 기판 각각의 N-면의 광학 현미경을 도시한 이미지이다.
도 8a는 코어-쉘 구조의 나노 입자를 사용하지 않고 성장된 질화갈륨 기판의 엣지면을 도시한 이미지이고, 도 8b는 코어-쉘 구조의 나노 입자를 사용하지 않고 성장된 질화갈륨 기판의 깨진 부분의 단면을 도시한 이미지이다.
도 8c는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 성장된 질화갈륨 기판의 엣지면을 도시한 이미지이고, 도 8d는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 성장된 질화갈륨 기판의 깨진 부분의 단면을 도시한 이미지이다.
도 9a는 코어-쉘 구조의 나노 입자를 사용하지 않고 질화갈륨 기판을 성장시킨 다음, 레이저 리프트 오프(LLO)를 진행한 후 사파이어 기판 표면의 광학 현미경 이미지이고, 도 9b는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 질화갈륨 기판을 성장시킨 다음, 레이저 리프트 오프를 진행한 후 사파이어 기판 표면의 광학 현미경 이미지이다.
도 10a는 코어-쉘 구조의 나노 입자를 사용하지 않고 질화갈륨 기판을 성장시킨 다음, 레이저 리프트 오프를 진행하여 사파이어 기판이 제거된 질화갈륨 기판 계면의 전자 주사 현미경 이미지이다.
도 10b는 도 1e에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 질화갈륨 기판을 성장시킨 다음, 레이저 리프트 오프를 진행하여 사파이어 기판이 제거된 질화갈륨 기판 계면의 전자 주사 현미경 이미지이다.
도 11a 및 도 11b는 도 1b에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 한번 코팅하여 단층의 나노 입자층이 형성된 임시 기판의 중심 부분과, 엣지 부분의 전자 주사 현미경 이미지이다.
도 11c 및 도 11d는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 두번 코팅하여 다층의 나노 입자층이 형성된 임시 기판의 중심 부분과 엣지 부분의 전자 주사 현미경이미지이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하에서는, 도 1a 내지 도 1f를 참고하여 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 대해 설명하기로 한다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법을 도시한 단면도이다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 임시 기판(110) 상에 코어-쉘(core-shell) 구조의 나노 입자(120)를 코팅하여 적어도 하나의 나노 입자층을 형성한다.
코어-쉘 구조의 나노 입자(120)는 코어(121) 및 코어(121) 표면에 코팅되는 이온성 고분자 물질의 쉘(122)을 포함한다.
또한, 코어-쉘 구조의 나노 입자(120)는 이온성 고분자 물질의 쉘(122)을 이용하여 코어-쉘 구조의 나노 입자(120)의 제타 포텐셜(zeta potential)을 제어하여 임시 기판(110) 상에 코어-쉘 구조의 나노 입자(120)를 고르게 코팅할 수 있다.
이후, 임시 기판(110) 상에 피트 질화갈륨층(Pit GaN; 131)을 성장시키고, 피트 질화갈륨층 상에 미러 질화갈륨층(Mirror GaN; 132)을 성장시킨 다음, 임시 기판(110)을 분리시킨다.
이하, 도 1a 내지 도 1f를 참조하여, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법을 상세히 설명하기로 한다.
도 1a는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 임시 기판을 도시한 단면도이다.
임시 기판(110)은 물질의 종류 또는 표면 처리(액적 처리, 산소 플라즈마 또는 UV-오존)에 따라, 임시 기판(110) 표면의 제타 포텐셜이 제어될 수 있다.
일반적으로 제타 포텐셜은 입자가 용매 내에서 분산된 정도를 전기적으로 정량화한 척도를 의미하는데, 본 발명의 경우 입자뿐만 아니라 임시 기판(110)에 대해서도 적용되고, 코어-쉘 구조의 나노 입자의 제타 포텐셜과 임시 기판(110)의 제타 포텐셜을 구분하여 설명하였다.
예를 들면, 임시 기판(110) 상에 산성 용액(예; 이산화탄소가 첨가된 순수)으로 액적 처리를 진행하게 되면, 임시 기판(110) 표면의 제타 포텐셜은 양의 제타 포텐셜(positive zeta potential)을 가질 수 있고, 반대로, 임시 기판(110) 상에 알칼리성 용액(예; SC-1)으로 액적 처리를 진행하게 되면, 임시 기판(110) 표면의 제타 포텐셜은 음의 제타 포텐셜(negative zeta potential)을 가질 수 있다.
임시 기판(110)은 사파이어(sapphire), GaAs(gallium arsenide), 스피넬(spinel), Si(silicon), InP(indium phosphide) 및 SiC(silicon carbide) 중 적어도 어느 하나를 포함할 수 있다.
바람직하게는, 사파이어가 사용될 수 있고, 사파이어는 음의 제타 포텐셜을 가질 수 있다.
본 발명의 실시예에서는 음의 제타 포텐셜을 갖는 임시 기판(110)에 대해 설명하였으나, 이에 제한되지 않고, 임시 기판(110)은 양의 제타 포텐셜을 가질 수도 있다.
도 1b는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 임시 기판 상에 코어-쉘 구조의 나노 입자를 코팅하여 나노 입자층이 형성된 단면도이다.
도 1b에서는 임시 기판(110) 상에 코어-쉘 구조의 나노 입자(120)를 1번 코팅하여 단층의 나노 입자층을 형성하는 기술에 대해 설명하였으나, 이에 제한되지 않고, 적어도 하나 이상의 다층 구조의 나노 입자층이 형성될 수 있다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 도 1b에 도시된 바와 같이 임시 기판(110) 상에 코어-쉘 구조의 나노 입자(120)를 코팅하여 나노 입자층을 형성할 수 있다. 바람직하게는, 음의 제타 포텐셜을 갖는 임시 기판(110) 상에 양의 제타 포텐셜을 갖는 코어-쉘 구조의 나노 입자(120)를 코팅하여 나노 입자층을 형성할 수 있다.
따라서, 코어-쉘 구조의 나노 입자(120)는 임시 기판(110)과 반대의 제타 포텐셜을 가질 수 있다. 예를 들면, 임시 기판(110)이 음의 제타 포텐셜을 갖는다면, 양의 제타 포텐셜을 갖는 코어-쉘 구조의 나노 입자(120)를 사용하고, 임시 기판(110)이 양의 제타 포텐셜을 갖는다면, 음의 제타 포텐셜을 갖는 코어-쉘 구조의 나노 입자(120)를 사용할 수 있다.
또한, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 코어-쉘 구조의 나노 입자(120)의 제타 포텐셜을 제어함으로써, 임시 기판(110) 상에 코팅되는 코어-쉘 구조의 나노 입자(120)의 결합률을 제어할 수 있다. 또한, 반대로, 임시 기판(110)의 제타 포텐셜을 제어함으로써, 임시 기판(110) 상에 코팅되는 코어-쉘 구조의 나노 입자(120)의 결합률을 제어할 수 있다.
예를 들면, 음의 제타 포텐셜을 갖는 임시 기판(110) 또는 임시 기판(110)에 표면 처리를 통해 제타 포텐셜을 음의 방향으로 증가시키고, 용액 내에 분산된 코어-쉘 구조의 나노 입자(120)의 제타 포텐셜을 일정 수준의 양의 제타 포텐셜을 갖도록 조절함으로써, 임시 기판(110)에 코팅되는 코어-쉘 구조의 나노 입자(120)의 결합력을 향상시킬 수 있다. 따라서, 임시 기판(110)의 표면에 코어-쉘 구조의 나노 입자(120)가 고르게 코팅될 수 있다.
또한, 임시 기판(110)의 제타 포텐셜과 코어-쉘 구조의 나노 입자(120)의 제타 포텐셜 사이의 값 차이가 커질수록 임시 기판(110) 상에 코팅되는 나노 입자(120)의 결합력 및 결합률은 향상될 수 있다.
코어-쉘 구조의 나노 입자(120)는 코어(121) 및 코어(121) 표면에 코팅되는 이온성 고분자 물질의 쉘(122)을 포함하고, 이온성 고분자 물질은 양이온성 고분자 물질 또는 음이온성 고분자 물질일 수 있다.
또한, 코어-쉘(core-shell) 구조의 나노 입자(120)는 쉘(122)에 의해 제타 포텐셜이 제어될 수 있다.
따라서, 코어-쉘(core-shell) 구조의 나노 입자(120)를 형성하기 위해 코어(121)가 포함된 용액 내에 양이온성 고분자 물질 또는 음이온성 고분자 물질을 첨가하면, 코어(121)의 표면에 양이온성 고분자 물질 또는 음이온성 고분자 물질의 쉘(122)이 형성되어, 양이온성 고분자 물질 또는 음이온성 고분자 물질은 코어-쉘 구조의 나노 입자(120)의 제타 포텐셜을 미세하게 제어할 수 있다.
예를 들면, 코어-쉘 구조의 나노 입자(120)는 코어(121) 표면의 양이온성 고분자 물질의 결합에 의해 IEP(Isoelectric point)를 산성 영역에서 중성 영역 방향으로 이동시켜 코어-쉘 구조의 나노 입자(120) 표면의 전하(charge)를 변화시킬 수 있다.
양이온성 고분자 물질은 코어-쉘 구조의 나노 입자(120)의 제타 포텐셜을 양의 방향으로 이동시킬 수 있고, 음이온성 고분자 물질은 코어-쉘 구조의 나노 입자(120)의 제타 포텐셜을 음의 방향으로 이동시킬 수 있다.
또한, 코어-쉘 구조의 나노 입자(120)는 pH에 의해 제타 포텐셜이 제어될 수 있고, 낮은 pH에서는 코어-쉘 구조의 나노 입자(120)의 제타 포텐셜은 양의 방향으로 이동될 수 있고, 높은 pH에서는 코어-쉘 구조의 나노 입자(120)의 제타 포텐셜은 음의 방향으로 이동될 수 있다.
양이온성 고분자 물질은 폴리디알릴디메틸 암모늄클로라이드(Polydiallyldimethylammonium chloride; PDDA), 폴리에틸렌이민(polyethylenimine; PEI), 폴리아닐린(Polyaniline, PANI), 폴리알릴아민하이드로클로라이드(polyallylamine hydrochloride; PAH), 폴리아크릴아미드(polyacrylamide; PAA), 폴리비닐이미다졸(Polyvinylimidazole), 폴리아미도아민(polyamidoamine, PAMAM), 폴리메타크릴록시에틸트리알킬암모늄 할라이드(polymethacryloxyethyltrialkyl ammonium halide), 폴리아릴아민클로라이드(polyallylamine chloride), 아미노에틸레이티드 폴리아크릴아미드(aminoethylated polyacrylamide), 폴리비닐아민(polyvinylamine), 호프만감성-폴리아크릴아미드(Hofman-degradated polyacrylamide) 및 폴리에틸렌아민(polyethyleamine) 중 적어도 어느 하나를 포함할 수 있다.
음이온성 고분자 물질은 폴리아크릴산(polyacrylic acid), 폴리메타크릴산(polymethacrylic acid), 폴리스티렌(polystyrene; PS), 폴리술폰산(polysulfonic acid), 폴리아크릴아마이드/아크릴산 공중합체(polyacrylamide/acrylic acid copolymer), 폴리아크릴산/술폰산 공중합체(polyacrylic acid/sulfonic acid copolymer), 폴리술폰산/아크릴아마이드 공중합체(polysulfonic acid/acrylamide copolymer), 폴리아크릴산/말론산 공중합체(polyacrylic acid/malonic acid copolymer) 및 폴리스티렌/아크릴산 공중합체 중 적어도 어느 하나를 포함할 수 있다.
코어(121)는 SiO2, Al2O3, TiO2, ZrO2, CrO2, W, Re, Mo, Cr, Co, Si, Au, Zr, Ta, Ti, Nb, Ni, Pt, V, Hf, Pd, BN 및 W, Re, Mo, Cr, Si, Zr, Ta, Ti, Nb, V, Hf 및 Fe의 질화물 중 적어도 어느 하나를 포함할 수 있다. 바람직하게는 코어(121)는 실리카(SiO2)가 사용될 수 있다.
코어-쉘 구조의 나노 입자(120)는 임시 기판(110) 상에 용액을 일정량 떨어뜨리고 임시 기판을 고속으로 회전시켜서 용액에 가해지는 원심력으로 코팅하는 스핀 코팅(spin coating)으로 형성될 수 있고, 스핀 코팅을 이용하면 증착 공정에 비하여 생산 비용을 절감시킬 수 있고, 공정 기술의 단순화를 통하여 공정 비용 및 공정 시간을 감소시킬 수 있다.
또한, 임시 기판(110) 상에 코어-쉘 구조의 나노 입자(120)를 코팅하여 적어도 하나의 나노 입자층을 형성한 다음, 임시 기판(110) 상에 버퍼층(미도시)을 성장시킬 수 있다. 따라서, 버퍼층은 임시 기판(110)과 코어-쉘 구조의 나노 입자(120) 사이에 형성될 수 있고, 버퍼층은 실시예에 따라, 형성될 수도 있고, 형성되지 않을 수 도 있다.
버퍼층은 임시 기판(110)과 후속 공정에서 성장될 질화갈륨층의 결정학적 차이를 줄여 결정결함 밀도를 최소화시킬 수 있다.
따라서, 버퍼층은 후속 공정에서 성장될 질화갈륨층과의 결정 특성이 유사하여 화학적으로 안정된 물질을 사용하는 것이 바람직하다. 후속 공정에서 성장될 질화갈륨층과 결정 구조가 동일 또는 유사하거나, 격자 상수가 동일 또는 유사하거나, 열팽창 계수가 동일 또는 유사한 물질로 형성하는 것이 바람직하다. 바람직하게는, 버퍼층은 질화갈륨(GaN), 질화 알루미늄(AlN) 및 알루미늄 질화갈륨 (AlGaN) 중 적어도 어느 하나를 포함할 수 있다.
또한, 버퍼층은 HVPE(hydride vapor phase epitaxy)로 형성될 수 있고, HVPE는 종래에 사용되는 플럭스법이나 암모노서멀법에 비하여, 원하지 않는 불순물의 농도가 감소된 버퍼층을 성장시킬 수 있다. 또한, HVPE는 금속 갈륨(Ga)과 암모니아 가스를 각각 갈륨(Ga), 질소(N) 소스로 사용하므로 유기금속화학증착법에 비해 경제적이다. 또한, HVPE는 100㎛/hr 이상의 속도로 버퍼층을 성장시킬 수 있어서 짧은 시간 내에 버퍼층을 형성할 수 있다.
도 1c는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 임시 기판 상에 피트 질화갈륨층이 성장된 단면도이고, 도 1d는 본 발명의 실시예에 따라 질화갈륨 기판의 제조 방법에 따른 피트 질화갈륨층 상에 미러 질화갈륨층이 성장된 단면도이다.
도 1c 및 도 1d는 피트 질화갈륨층(131) 및 미러 질화갈륨층(132)이 각각 별도의 공정으로 형성되는 것으로 도시되었으나, 도 1c 및 도 1d는 피트 질화갈륨층(131) 및 미러 질화갈륨층(132)의 특성을 구분하기 위한 것으로, 피트 질화갈륨층(131) 및 미러 질화갈륨층(132)은 동일한 챔버 내에서 동일한 물질로 형성된다.
임시 기판(110) 상에 초기에 성장 성장되는 피트 질화갈륨층(131)은 미러 질화갈륨층(132)에 비해 비교적 결함이 많은 층이고, 미러 질화갈륨층(132)은 고품질의 미러 표면을 갖는 층이다.
피트 질화갈륨층(131) 및 미러 질화갈륨층(132)은 HVPE로 성장될 수 있고, HVPE는 종래에 사용되는 플럭스법이나 암모노서멀법에 비하여, 원하지 않는 불순물의 농도가 감소된 피트 질화갈륨층(131) 및 미러 질화갈륨층(132)을 성장시킬 수 있다. 또한, 금속 갈륨(Ga)과 암모니아 가스를 각각 갈륨(Ga), 질소(N) 소스로 사용하므로 유기금속화학증착법에 비해 경제적이다. 또한, HVPE는 100㎛/hr 이상의 속도로 피트 질화갈륨층(131) 및 미러 질화갈륨층(132)을 성장시킬 수 있어서 짧은 시간 내에 피트 질화갈륨층(131) 및 미러 질화갈륨층(132)을 성장시킬 수 있다.
도 1e는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 질화갈륨 기판으로부터 임시 기판을 분리시키는 단면도이다.
임시 기판(110)은 식각(etching) 방법, 레이저 리프트 오프(laser lift off; LLO) 방법 및 기계적 방법 중 적어도 하나의 방법으로 질화갈륨 기판(100)으로부터 분리될 수 있고, 바람직하게는, 레이저 리프트 오프 방법이 사용될 수 있으며, 더욱 바람직하게는 355nm의 자외선을 사용하는 레이저 리프트 오프 방법으로 분리될 수 있다.
예를 들면, 임시 기판(110에 고 전력 자외선 레이저를 조사하여 질화갈륨 기판(100)과 임시 기판(110)을 분리시킬 수 있고, 사용되는 자외선 레이저는 임시 기판(110)의 밴드갭 보다는 에너지가 낮고 질화갈륨 기판(100)의 밴드갭보다는 에너지가 높아서, 자외선 레이저를 조사할 경우, 임시 기판(110)을 통과하고 질화갈륨 기판(100) 계면에서 레이저 에너지가 인가된다.
따라서, 임시 기판(110)과 질화갈륨 기판(100)의 계면을 순간적으로 녹이게 되어 임시 기판(100) 및 질화갈륨 기판(100)이 분리된다. 그러나, 임시 기판(100)을 분리시키는 공정은 임시 기판(100)과 질화갈륨 기판(100)의 계면에 잔류 물질을 남길 수 있으나, 잔류 물질은 예를 들어, 식각 방법에 의해 제거될 수 있다.
도 1f는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 질화갈륨 기판을 도시한 단면도이다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 질화갈륨 기판(100)은 코어-쉘 구조의 나노 입자(120) 및 피트 질화갈륨층(131) 및 미러 질화갈륨층(132)을 포함하는 질화갈륨층(130)을 포함할 수 있다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 의해 제조된 질화갈륨 기판(100)은 코어-쉘 구조의 나노 입자(120)를 이용하여 임시 기판 상에 선택적으로 질화갈륨층(130)을 성장시킴으로써, 성장 공정을 단순화시키고, 질화갈륨층(130)의 성장 시간을 감소시킬 수 있다.
또한, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 질화갈륨 기판(100)은 코어-쉘 구조의 나노 입자(120)를 이용하여 임시 기판 상에 선택적으로 질화갈륨층(130)을 성장시킴으로써, 질화갈륨층(130)의 결함 밀도를 감소시킬 수 있다.
또한, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 질화갈륨 기판(100)은 이온성 고분자 물질의 쉘(122)을 이용하여 코어-쉘 구조의 나노 입자(120)의 제타 포텐셜을 제어하여 임시 기판 상에 코어-쉘 구조의 나노 입자(120)를 고르게 코팅할 수 있다.
이하에서는, 도 2 내지 도 11d를 참조하여 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 질화갈륨 기판의 특성에 대해 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 코어-쉘 구조의 나노 입자의 pH에 따른 제타 포텐셜(zeta potential)의 변화를 도시한 그래프이다.
도 2를 참조하면, 사파이어 기판(sapphire; 임시 기판)의 제타 포텐셜은 음의 제타 포텐셜을 가지고, 실리카(silica(PL-7)) 나노 입자의 제타 포텐셜은 양의 제타 포텐셜을 가진다. 그러나, 실리카 나노 입자의 제타 포텐셜은 사파이어 기판 상에 고르게 분포되기 위한 충분한 값을 갖지 못하기 때문에, 사파이어 기판 상에 불균일하게 코팅된다.
그러나, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 코어-쉘 구조의 나노 입자(silica+positive charge polymer)는 양이온성 고분자 물질에 의해 코어-쉘 구조의 나노 입자의 제타 포텐셜이 양의 방향으로 이동하게 되어 사파이어 기판 상에 코어-쉘 구조의 나노 입자가 고르게 코팅될 수 있다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 임시 기판 상에 코팅된 코어-쉘 구조의 나노 입자를 도시한 전자 주사 현미경(SEM) 이미지이다.
도 3a는 도 1b에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 임시 기판 상에 코어-쉘 구조의 나노 입자를 스핀 코팅한 후의 이미지이다.
도 3b는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자와 임시 기판 사이에 버퍼층을 성장시킨 후의 이미지이다.
도 3c는 도 1e에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 자외선 레이저 리프트 오프를 이용하여 임시 기판을 제거하고 난 후의 질화갈륨 기판의 계면을 도시한 이미지이다.
도 3a 내지 도 3c를 참조하면, 코어-쉘 구조의 나노 입자가 임시 기판 상에 고르게 형성되는 것을 알 수 있다.
도 4a는 도 1f에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 이용하여 성장된 질화갈륨 기판의 중심 부분을 도시한 전자 주사 현미경-음극선 발광(SEM-Cathodoluminescence) 이미지이다.
도 4b는 도 1f에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 이용하여 성장된 질화갈륨 기판의 엣지(오른쪽) 부분을 도시한 전자 주사 현미경-음극선 발광 이미지이다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 이용하여 성장된 질화갈륨 기판의 중심 부분의 관통전위(Threading Dislocation Density; TDD)는 4.88 x 106cm-2이었고, 엣지(오른쪽) 부분의 관통전위는 4.22 x 106cm-2이었다.
따라서, 도 4a 및 도 4b를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 이용하여 질화갈륨 기판을 성장시킴으로써, 질화갈륨 기판의 중심 부분 및 엣지 부분에 관통전위 차이 감소되는 것으로 보아, 코어-쉘 구조의 나노 입자가 고르게 코팅되고 질화갈륨이 정상적으로 성장된다는 것을 알 수 있다.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 스핀코팅 한 후의 전자 주사 현미경(SEM) 이미지 이다.
도 5a는 1500RPM의 회전 속도로 코어-쉘 구조의 나노 입자를 스핀코팅한 후의 전자 주사 현미경 이미지이고, 도 5b는 1500RPM의 회전 속도로 코어-쉘 구조의 나노 입자를 스핀코팅한 후의 전자 주사 현미경 이미지를 확대한 것이고, 도 5c는 2500RPM의 회전 속도로 코어-쉘 구조의 나노 입자를 스핀코팅한 후의 전자 주사 현미경 이미지이고, 도 5d는 2500RPM의 회전 속도로 코어-쉘 구조의 나노 입자를 스핀코팅한 후의 전자 주사 현미경 이미지를 확대한 것이다.
도 5a 내지 도 5d를 참조하면, 임시 기판 상에 코어-쉘 구조의 나노 입자가 고르게 코팅되는 것을 알 수 있다.
도 6a는 도 1b에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 스핀 코팅했을 때의 표면의 전자 주사 현미경 이미지를 도시한 것이다.
도 6a는 질화갈륨을 성장시킨 후, 분리된 사파이어 기판을 재활용하여, 코어-쉘 구조의 나노 입자를 스핀 코팅하였다.
도 6b는 도 1b에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 스핀 코팅한 다음, 열처리를 진행하였을 때의 전자 주사 현미경 이미지를 도시한 것이다.
도 6b는 재활용된 사파이어 기판 표면에 코어-쉘 구조의 나노 입자가 스핀 코팅한 다음, 온도 안정성에 대해 테스트를 진행하기 위해, 코어-쉘 구조의 나노 입자를 코팅한 후, 질화갈륨 성장 직전에 990℃의 온도에서 열처리를 진행하였다.
도 6c는 도 1d에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 스핀 코팅한 다음, 가스(NH3+HCl)를 주입하여 질화 알루미늄층을 성장시킨 후의 표면의 전자 주사 현미경이미지를 도시한 것이다.
도 6c에서, 암모니아(NH3) 가스를 1분, 염화 수소(HCl) 가스를 5분, 암모니아(NH3) 가스를 2분 주입하여 질화 알루미늄층을 성장시켰다.
도 6c는 재활용된 사파이어 기판 표면에 코어-쉘 구조의 나노 입자가 스핀 코팅한 다음, 가스 안정성에 대해 테스트를 진행하기 위해, 코어-쉘 구조의 나노 입자를 코팅한 후, 질화 알루미늄층을 성장시켰다.
도 6a 내지 도 6c를 참조하면, 열처리를 진행한 후, 및 가스를 주입한 후에 코어-쉘 구조의 나노 입자가 변형 또는 제거되지 않는 것으로 보아, 코어-쉘 구조의 나노 입자는 온도 및 반응 가스에 대해 안정성을 가진다는 것을 알 수 있다.
도 7a 및 도 7b는 코어-쉘 구조의 나노 입자를 사용하지 않고 성장된 질화갈륨 기판 및 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 성장된 질화갈륨 기판 각각의 N-면을 확대한 광학 현미경을 도시한 이미지이다.
도 7c 및 도 7d는 코어-쉘 구조의 나노 입자를 사용하지 않고 성장된 질화갈륨 기판 및 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 성장된 질화갈륨 기판 각각의 N-면의 광학 현미경을 도시한 이미지이다.
도 7a 내지 도 7d에서 N-면은, 질화갈륨에서, 갈륨(Ga) 원자로부터 세 개의 가장 가까운 이웃 질소(N) 원자까지의 세 개의 강한 결합들이 성장 방향을 향하여 위쪽을 향한 것을 의미한다.
도 7a 내지 도 7d를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 성장된 질화갈륨 기판의 N-면이 코어-쉘 구조의 나노 입자를 사용하지 않고 성장된 질화갈륨 기판의 N-면보다 고른 표면을 가지며, 레이저 리프트 오프에 의한 크랙 현상이 감소되는 것을 알 수 있다.
도 8a는 코어-쉘 구조의 나노 입자를 사용하지 않고 성장된 질화갈륨 기판의 엣지면을 도시한 이미지이고, 도 8b는 코어-쉘 구조의 나노 입자를 사용하지 않고 성장된 질화갈륨 기판의 깨진 부분의 단면을 도시한 이미지이다.
도 8c는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 성장된 질화갈륨 기판의 엣지면을 도시한 이미지이고, 도 8d는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 성장된 질화갈륨 기판의 깨진 부분의 단면을 도시한 이미지이다.
도 8a 내지 도 8d를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 성장된 질화갈륨 기판의 엣지면 및 깨진 부분의 단면이 코어-쉘 구조의 나노 입자를 사용하지 않고 성장된 질화갈륨 기판보다 매끄러운 표면을 가지는 것을 알 수 있다.
도 9a는 코어-쉘 구조의 나노 입자를 사용하지 않고 질화갈륨 기판을 성장시킨 다음, 레이저 리프트 오프(LLO)를 진행한 후 사파이어 기판 표면의 광학 현미경 이미지이고, 도 9b는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 질화갈륨 기판을 성장시킨 다음, 레이저 리프트 오프를 진행한 후 사파이어 기판 표면의 광학 현미경 이미지이다.
도 9a 및 도 9b를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 질화갈륨 기판을 성장시켰을 시의 사파이어 기판 표면이 코어-쉘 구조의 나노 입자를 사용하지 않고 질화갈륨 기판을 성장시켰을 때의 사파이어 기판 표면과 차이가 없는 것으로 볼 수 있다.
도 10a는 코어-쉘 구조의 나노 입자를 사용하지 않고 질화갈륨 기판을 성장시킨 다음, 레이저 리프트 오프를 진행하여 사파이어 기판이 제거된 질화갈륨 기판 계면의 전자 주사 현미경 이미지이다.
도 10b는 도 1e에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 질화갈륨 기판을 성장시킨 다음, 레이저 리프트 오프를 진행하여 사파이어 기판이 제거된 질화갈륨 기판 계면의 전자 주사 현미경 이미지이다.
도 10a 및 도 10b를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 사용하여 질화갈륨 기판을 성장시킨 다음, 레이저 리프트 오프를 진행하여 사파이어 기판이 제거된 질화갈륨 기판 계면에 코어-쉘 구조의 나노 입자가 코팅되어 있는 것을 알 수 있다.
도 11a 및 도 11b는 도 1b에서와 같이, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 한번 코팅하여 단층의 나노 입자층이 형성된 임시 기판의 중심 부분과, 엣지 부분의 전자 주사 현미경 이미지이다.
도 11c 및 도 11d는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 코어-쉘 구조의 나노 입자를 두번 코팅하여 다층의 나노 입자층이 형성된 임시 기판의 중심 부분과 엣지 부분의 전자 주사 현미경이미지이다.
도 11a 내지 도 11d를 참조하면, 단층의 나노 입자층을 형성하였을 때 보다, 다층의 나노 입자층을 형성하였을 때 코어-쉘 구조의 나노 입자가 임시 기판의 중심 부분 및 엣지 부분에 고르게 밀집되어 있는 것을 알 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 질화갈륨 기판 110: 임시 기판
120: 코어-쉘(core-shell) 구조의 나노 입자 121: 코어
122: 쉘 130: 질화갈륨층
131: 피트 질화갈륨층 132: 미러 질화갈륨층

Claims (12)

  1. 임시 기판 상에 코어-쉘(core-shell) 구조의 나노 입자를 코팅하여 적어도 하나의 나노 입자층을 형성하는 단계;
    상기 임시 기판 상에 피트 질화갈륨층(Pit GaN)을 성장시키는 단계;
    상기 피트 질화갈륨층 상에 미러 질화갈륨층(Mirror GaN)을 성장시키는 단계; 및
    상기 임시 기판을 분리시키는 단계
    를 포함하고,
    상기 코어-쉘 구조의 나노 입자는,
    코어 및 상기 코어 표면에 코팅되는 이온성 고분자 물질의 쉘을 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 코어-쉘 구조의 나노 입자는 상기 쉘에 의해 제타 포텐셜(zeta potential)이 제어되는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 코어-쉘 구조의 나노 입자는 상기 임시 기판과 반대의 제타 포텐셜을 갖는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 이온성 고분자 물질은 양이온성 고분자 물질일 수 있고,
    양이온성 고분자 물질은 폴리디알릴디메틸 암모늄클로라이드(Polydiallyldimethylammonium chloride; PDDA), 폴리에틸렌이민(polyethylenimine; PEI), 폴리아닐린(Polyaniline, PANI), 폴리알릴아민하이드로클로라이드(polyallylamine hydrochloride; PAH), 폴리아크릴아미드(polyacrylamide; PAA), 폴리비닐이미다졸(Polyvinylimidazole), 폴리아미도아민(polyamidoamine, PAMAM), 폴리메타크릴록시에틸트리알킬암모늄 할라이드(polymethacryloxyethyltrialkyl ammonium halide), 폴리아릴아민클로라이드(polyallylamine chloride), 아미노에틸레이티드 폴리아크릴아미드(aminoethylated polyacrylamide), 폴리비닐아민(polyvinylamine), 호프만감성-폴리아크릴아미드(Hofman-degradated polyacrylamide) 및 폴리에틸렌아민(polyethyleamine) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 이온성 고분자 물질은 음이온성 고분자 물질일 수 있고,
    상기 음이온성 고분자 물질은 폴리아크릴산(polyacrylic acid), 폴리메타크릴산(polymethacrylic acid), 폴리스티렌(polystyrene; PS), 폴리술폰산(polysulfonic acid), 폴리아크릴아마이드/아크릴산 공중합체(polyacrylamide/acrylic acid copolymer), 폴리아크릴산/술폰산 공중합체(polyacrylic acid/sulfonic acid copolymer), 폴리술폰산/아크릴아마이드 공중합체(polysulfonic acid/acrylamide copolymer), 폴리아크릴산/말론산 공중합체(polyacrylic acid/malonic acid copolymer) 및 폴리스티렌/아크릴산 공중합체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 코어는 SiO2, Al2O3, TiO2, ZrO2, CrO2, W, Re, Mo, Cr, Co, Si, Au, Zr, Ta, Ti, Nb, Ni, Pt, V, Hf, Pd, BN 및 W, Re, Mo, Cr, Si, Zr, Ta, Ti, Nb, V, Hf 및 Fe의 질화물 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 임시 기판 상에 코어-쉘 구조의 나노 입자를 코팅하여 적어도 하나의 나노 입자층을 형성하는 상기 단계는,
    스핀 코팅(spin coating)을 이용하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  8. 제1항에 있어서,
    상기 임시 기판 상에 코어-쉘 구조의 나노 입자를 코팅하여 적어도 하나의 나노 입자층을 형성하는 상기 단계는,
    상기 임시 기판 상에 버퍼층을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  9. 제8항에 있어서,
    상기 버퍼층은 질화갈륨(GaN), 질화 알루미늄(AlN) 및 알루미늄 질화갈륨 (AlGaN) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  10. 제8항에 있어서,
    상기 버퍼층은 HVPE(hydride vapor phase epitaxy)로 형성되는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  11. 제1항에 있어서,
    상기 임시 기판은 사파이어(sapphire), GaAs(gallium arsenide), 스피넬(spinel), Si(silicon), InP(indium phosphide) 및 SiC(silicon carbide) 중 적어도 어느 하나인 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  12. 제1항에 있어서,
    상기 임시 기판을 분리시키는 상기 단계는
    레이저 리프트 오프(laser lift off; LLO)를 사용하여 임시 기판을 제거하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
KR1020170020732A 2017-02-15 2017-02-15 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법 KR101890520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170020732A KR101890520B1 (ko) 2017-02-15 2017-02-15 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170020732A KR101890520B1 (ko) 2017-02-15 2017-02-15 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR101890520B1 true KR101890520B1 (ko) 2018-08-21

Family

ID=63453781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170020732A KR101890520B1 (ko) 2017-02-15 2017-02-15 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR101890520B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1135397A (ja) * 1997-07-14 1999-02-09 Mitsubishi Cable Ind Ltd ＧａＮ系結晶基板の製造方法
KR20040036381A (ko) * 2002-10-25 2004-04-30 엘지전자 주식회사 질화갈륨 기판 제조방법
JP2007001855A (ja) 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
KR100712753B1 (ko) 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
KR101386007B1 (ko) * 2012-11-08 2014-04-16 한국세라믹기술원 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체
KR101509309B1 (ko) 2005-08-01 2015-04-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판
KR20150051819A (ko) * 2013-11-05 2015-05-13 삼성전자주식회사 질화물 반도체 디바이스의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1135397A (ja) * 1997-07-14 1999-02-09 Mitsubishi Cable Ind Ltd ＧａＮ系結晶基板の製造方法
KR20040036381A (ko) * 2002-10-25 2004-04-30 엘지전자 주식회사 질화갈륨 기판 제조방법
KR100712753B1 (ko) 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
JP2007001855A (ja) 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
KR101509309B1 (ko) 2005-08-01 2015-04-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판
KR101386007B1 (ko) * 2012-11-08 2014-04-16 한국세라믹기술원 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체
KR20150051819A (ko) * 2013-11-05 2015-05-13 삼성전자주식회사 질화물 반도체 디바이스의 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S.J. An 외 4, 2006, Heteroepitaxial Growth of High-Quality GaN Thin Films on Si Substrates Coated with Self-Assembled Sub-micrometer-sized Silica Balls
Young Jae Park 외 10, 2010, Selective Defect Blocking by Self-Assembled Silica Nanospheres for High Quality GaN Template

Similar Documents

Publication Publication Date Title
US7632695B2 (en) Semiconductor device manufacturing method
CN102150286B (zh) 氮化物薄膜结构及其形成方法
CN100530543C (zh) 外延生长方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
KR100304664B1 (ko) ＧａＮ막 제조 방법
US7829913B2 (en) Porous substrate and its manufacturing method, and gan semiconductor multilayer substrate and its manufacturing method
TWI479541B (zh) A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same
JP5253740B2 (ja) Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
JP4818464B2 (ja) 微細構造の製造方法
KR100956499B1 (ko) 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
CN101436531B (zh) 用于制备化合物半导体衬底的方法
KR100878512B1 (ko) ＧａＮ 반도체 기판 제조 방법
US10373825B1 (en) Method for manufacturing gallium nitride substrate using core-shell nanoparticle
CN115244717A (zh) 半导体结构和制造方法
JP6709828B2 (ja) 水素化物気相蒸着法（ｈｖｐｅ）を用いた窒化ガリウム基板の製造方法
JP5103014B2 (ja) マスクを通るラテラル成長による窒化ガリウム基板の製造
JP2000331937A (ja) 半導体基材及びその作製方法
KR101890520B1 (ko) 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법
KR20180094437A (ko) 수소화물 기상증착법(hvpe)을 이용한 질화갈륨 기판의 제조 방법
CN101452837B (zh) 半导体元件的制造方法
JP5043472B2 (ja) Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
US20150087137A1 (en) Nitride thin film stucture and method of forming the same
TW202249299A (zh) 控制半導體結構中弓曲之方法、半導體結構及半導體裝置
JP2004006931A (ja) 半導体基材及びその作製方法

Legal Events

Date Code Title Description
GRNT Written decision to grant