KR101386007B1 - 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체 - Google Patents

질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체 Download PDF

Info

Publication number
KR101386007B1
KR101386007B1 KR1020120125878A KR20120125878A KR101386007B1 KR 101386007 B1 KR101386007 B1 KR 101386007B1 KR 1020120125878 A KR1020120125878 A KR 1020120125878A KR 20120125878 A KR20120125878 A KR 20120125878A KR 101386007 B1 KR101386007 B1 KR 101386007B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
based semiconductor
layer
substrate
metal
Prior art date
Application number
KR1020120125878A
Other languages
English (en)
Inventor
황종희
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020120125878A priority Critical patent/KR101386007B1/ko
Application granted granted Critical
Publication of KR101386007B1 publication Critical patent/KR101386007B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체에 관한 것으로, 나노 컬럼 형상의 질화금속층을 형성하고, 저온 성장된 씨드층을 형성하고, 고온의 질화갈륨계 반도체층을 형성하여 고 품질의 질화물 반도체 GaN 기판을 얻을 수 있는 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체에 관한 것이다.

Description

질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체{Method for forming a gallium nitride material smiconductor substrate and substrate structure for gallium nitride material smiconductor substrate}
본 발명은 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체에 관한 것으로, 보다 상세하게는, 공정이 단순화된 고 품질의 질화물 반도체용 GaN 기판을 제공할 수 있는 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체에 관한 것이다.
화합물 반도체를 이용하는 발광소자, 그 중에서도 특히 질화물(GaN, AlN, InN) 반도체 계열의 발광소자에 관한 많은 연구개발이 이루어지고 있으며, 발광다이오드(LED; light emitting diode), 레이저 다이오드(LD; laser diode), 평판디스플레이용 백라이트(BLU) 등과 같은 많은 발광소자 제품이 개발되어 이미 상용화가 이루어진 상태이다.
지금까지 개발되어 상용화된 질화물 반도체를 이용한 발광소자에서는 실제로 사용되는 질화물 반도체 성장용 기판은 사파이어이고, 단결정 사파이어 기판 위에 금속유기기상에피택시(MOCVD; metal organic vapor phase epitaxy)에 의해 질화갈륨(GaN)을 에피택셜성장하는 방법이 통상 사용되고 있다. 이러한 상기 사파이어 기판 위에 성장된 질화갈륨(GaN) 기판을 그대로 사용되기도 하지만, 질화갈륨(GaN) 기판만을 질화물 반도체의 최종 기판으로 사용하기 위해서는 질화물 반도체 성장용 기판인 사파이어를 질화물 반도체의 최종 기판 질화갈륨(GaN)으로부터 분리하여 제거시킨다.
상기 사파이어 기판으로부터 분리된 질화갈륨(GaN) 기판은 열적, 화학적 안정성을 가지고 있기 때문에 동종 기판의 사용으로 결함의 저감을 달성할 수 있어 신뢰성을 높이고 고효율의 제품을 만드는데 소수 이용되고 있다. 특히, 청색 및 블루 레이저 다이오드에서의 질화갈륨(GaN) 기판 사용은 특정 파장의 안정적인 확보를 위하여 필수적이라고 볼 수 있다.
일반적으로, 상기 질화갈륨(GaN) 기판은 Amono method, High pressure, Na flux, 기상 증착법 등 여러 가지 방법에 의하여 제작되고 있는데, 그 중에서, 상기의 Amono method, High pressure, Na flux와 같은 방법들은 순수한 벌크(bulk) 질화갈륨(GaN)을 형성할 수 있는 장점들이 있고, 상기의 기상 증착법, 특히, HVPE(Hydride vapor phase epitaxy) 장비를 이용하는 기상 증착법은 높은 성장율(〈1000㎛/day)을 갖는 장점이 있다.
그런데, 상기의 Amono method, High pressure, Na flux와 같은 방법들은 높은 압력(300atm 이상)이 요구되어 대구경의 벌크 질화갈륨(GaN)을 쉽게 형성할 수 없다는 단점과 낮은 성장율(100㎛/day 정도)을 제공하는 특성으로 소자의 제조 단가를 매우 높이게 한다는 단점을 지니고 있고, 상기의 HVPE 장비를 이용하는 기상 증착법은 성장용 기판의 크기에 비례하여 대구경화가 용이하고, 높은 성장률로 저가의 기판 제조가 가능하지만, 사파이어 기판과 질화갈륨(GaN) 간의 높은 열팽창계수 차이에 의하여 성장 후 냉각 중에 크랙(crack)이 발생하여 수율 저하를 가져온다는 단점이 있다.
한편, 이러한 기상 증착법의 문제점들을 해결하기 위하여 현재에 가장 많이 제안되고 있는 방법을 크게 두 가지로 나뉠 수 있으며, 첫 번째는 쉽게 분해되는 이종의 기판을 사용하여 수백 마이크로 이상으로 질화갈륨(GaN)을 성장시킨 후, 이종의 기판을 화학적 에칭으로 제거하는 방법이 있고, 두 번째는 이종의 기판 위에 수백 마이크로의 질화갈륨(GaN)을 성장시킨 후 LLO(Laser lift off) 공정에 의하여 이종의 기판과 질화갈륨(GaN)을 분리한 후 분리된 질화갈륨(GaN) 기판 위에 GaN를 재성장하여 원하는 두께의 GaN 기판을 형성하는 공정이 있다(Journal of Applied physics, Vol89, Number3 및 미국공개특허 US20050247950 A1).
그러나, 상기의 첫 번째 제안 방법은 이종의 기판이 높은 온도에서 분해가 되어 벌크 질화갈륨(GaN) 성장에 오염원으로 작용하는 문제점이 있고, 상기의 두 번째 제안 방법은 이종의 기판과 질화갈륨(GaN)을 분리하는 공정의 추가에 의한 수율 문제와 LLO 공정을 적용하기 위하여 사전 공정을 거쳐야 하는 문제, 그리고, 재성장시 상대적으로 얇아 깨지기 쉬운 질화갈륨(GaN) 기판을 다뤄야 하는 문제점들이 있다.
따라서, 당 기술분야에서는 상기와 같은 문제점을 방지하면서 높은 수율을 보이며, 저가의 질화갈륨(GaN) 기판을 제공할 수 있는 새로운 방안이 요구되고 있다.
본 발명은 질화물 반도체용 GaN 기판의 제조시 공정의 단순화를 얻을 수 있는 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체를 제공함에 그 목적이 있다.
또한 본 발명은 고 품질의 질화물 반도체용 GaN 기판을 얻을 수 있는 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체를 제공함에 그 다른 목적이 있다.
본 발명은 성장기판 상부에 금속막을 증착하는 제1단계; 상기 금속막에 1차 열처리하여 상기 금속막을 규칙적이면서 불연속성을 갖는 금속층으로 형성하는 제2단계; 상기 금속층이 매립되도록 저온의 씨드층을 형성하는 제3단계; 상기 씨드층 상부에 질화갈륨계 반도체층을 형성하는 제4단계; 및 상기 질화갈륨계 반도체층을 상기 성장기판으로부터 자연 분리시키는 제5단계;를 포함하는 것을 특징으로 한다.
상기 성장기판은 사파이어 기판이고,
상기 금속막은 5∼50㎚ 두께로 형성하고,
상기 금속막은 Ni, Au, Cr 및 Co 중 어느 하나의 금속을 포함하고,
상기 금속막은 열기상증착법(Thermal evaporation), 전자-빔(E-beam) 및 스퍼터(sputter) 방법 중 어느 하나의 방법으로 형성하고,
상기 1차 열처리는 600∼1200℃ 온도에서 5∼20분 동안 수행하고,
상기 규칙적이면서 불연속성을 갖는 금속층은 원통형 또는 반구형의 도트 형상이고,
상기 제2단계는 상기 금속층에 질화처리하여 상기 금속층을 질화금속층으로 개질하는 제2-1단계;를 더 포함하고,
상기 질화처리는 700∼1100℃에서 5∼10분 동안 수행하고,
상기 질화금속층은 나노 컬럼 형상이고,
상기 씨드층은 질화갈륨계 반도체층 물질로 형성하고,
상기 씨드층은 450∼750℃에서 5∼10분 동안 성장시켜 형성하고,
상기 씨드층은 100∼3000㎚ 두께로 형성하고,
상기 씨드층은 상기 금속층 사이를 매립하고 상부는 평탄면을 갖고,
상기 제4단계는 상기 씨드층에 2차 열처리를 수행하는 제4-1단계;를 더 포함하고,
상기 2차 열처리는 1000∼1100℃에서 10∼30분 동안 수행하고,
상기 2차 열처리에 의하여 상기 금속층과 씨드층 사이에 보이드가 형성하고,
상기 질화갈륨계 반도체층은 1000∼1100℃에서 에피 측면 과성장(ELOG) 방법으로 형성하고,
상기 질화갈륨계 반도체층은 200㎛ 이상의 두께로 형성하고,
상기 제 2 단계 내지 제 4 단계는 HVPE(Hydride Vapor Phase Epitaxy) 장비 내에서 인-시튜(in-situ)로 수행한다.
또한, 본 발명은 성장기판; 상기 성장기판 상부에 규칙적이면서 불연속적으로 형성된 질화금속층; 상기 질화금속층을 매립하도록 저온 성장된 씨드층; 및 상기 씨드층 상부에 형성된 질화갈륨계 반도체층;을 포함하는 것을 특징으로 한다.
상기 성장기판은 사파이어 기판이고,
상기 질화금속층은 나노 컬럼 형상이고,
상기 질화금속층은 Ni, Au, Cr 및 Co 중 어느 하나의 금속을 포함하고,
상기 씨드층은 질화갈륨계 반도체층이고,
상기 씨드층은 100∼3000㎚ 두께로 형성되고,
상기 씨드층과 질화금속층 사이에는 보이드가 형성되고,
상기 질화갈륨계 반도체층은 에피 측면 과성장(ELOG)으로 형성되고,
상기 질화갈륨계 반도체층은 200㎛ 이상의 두께로 형성된다.
게다가, 본 발명은 제 1 항 내지 제 20 항 중 어느 한 항의 질화갈륨계 반도체기판의 형성방법에 의하여 형성된 질화갈륨계 반도체 기판용 기판 구조체를 특징으로 한다.
본 발명에 의하면 질화처리된 질화금속층의 형성으로 Ni과 같은 금속의 반응성을 억제하면서 GaN를 성장시킬 수 있게 되어, 고 품질의 GaN 박막을 형성할 수 있는 효과가 있다.
또한, 본 발명에 의하면 질화금속층 및 저온에서 성장된 씨드층 사이에 형성된 보이드에 의해 질화갈륨계 반도체층을 용이하게 자연 분리시킴으로써, 공정의 단순화를 얻을 수 있는 효과가 있다.
게다가, 본 발명에 의하면 저온에서 성장된 씨드층 상부에 에피 측면 과성장으로 GaN 박막을 형성시킴으로써, 스트레스 완화된 질화갈륨계 반도체층, 그리고 고 품질의 질화갈륨계 반도체층을 얻을 수 있는 효과가 있다.
도 1a 내지 도 1g는 본 발명에 따른 질화갈륨계 반도체기판의 형성방법을 나타낸 공정별 도면.
이하에서는 첨부도면을 참조하여 본 발명의 각 실시예에 대해 상세히 설명하도록 한다. 설명 중, 동일 구성에 대해서는 동일한 참조부호를 부여하도록 한다.
도 1a 내지 도 1g는 본 발명에 따른 질화갈륨계 반도체기판의 형성방법을 나타낸 공정별 도면이다.
도 1a를 참조하면, 사파이어 기판인 성장기판(100) 상부에 금속막(110)을 증착하는 제1단계를 수행한다.
상기 제1단계에 대해 부연 설명하면, 상기 금속막(110)은 열기상증착법(Thermal evaporation), 전자-빔(E-beam) 및 스퍼터(sputter) 방법 중 어느 하나의 방법으로 형성할 수 있다.
그리고, 본 발명에 따른 금속막(110)은 열처리 등의 후속 처리에 의해 최종적으로 성장기판(100) 상부에 나노 컬럼(nano column) 형상으로 형성되도록 600∼1200℃ 범위의 온도에서 액상으로 충분한 시간 동안 유지할 수 있고, 상기의 온도에서 연속된 막이 액상의 표면 장력에 의해 막의 형태가 변할 수 있는 물질로 형성하여야 한다. 저융점 금속 중에 Ga 또는 In 금속 같은 경우에는 일정 온도 이상에서 막의 형상은 변하지만 상기의 온도에서 일정 시간 유지시 휘발되어 성장기판 상에 남아있지 않게 되므로, 그 형성 물질로는 좋지 않다.
그리고, 본 발명에 따른 금속막(110)은 질소를 함유한 화합물 가스에 노출시 분체 또는 세라믹 파우더를 형성함이 적은 물질로 형성하여야 하는데, Al 또는 W 금속 같은 경우에는 암모니아와 만나 세라믹 파우더를 형성하여 GaN 성장을 저하시키므로, 그 형성 물질로는 좋지 않다.
이러한 상황을 볼 때, 본 발명에서 사용할 수 있는 금속막은 바람직하게는 Ni, Au, Cr 및 Co 중 어느 하나의 금속을 포함한 물질로 형성할 수 있다.
상기 금속막(110)은 5∼50㎚ 두께로 형성할 수 있으며, 상기 금속막(110)이 상기의 범위 보다 낮은 두께로 형성하는 경우에는 열처리 공정 중 고온에서 금속막이 없어지게 되어 나노 컬럼 형상의 금속층을 확보하지 못하게 되고, 상기의 범위 보다 높은 두께로 형성하는 경우에는 최종적인 결과물(나노 컬럼 형상의 금속층)의 형성이 어렵게 된다.
도 1b를 참조하면, 상기 금속막(110)이 형성된 성장기판(100)을 HVPE 장비(미도시) 내에 장입시킨 후, 상기 금속막(110)에 1차 열처리하여 상기 금속막을 규칙적이면서 불연속성을 갖는 금속층(111)으로 형성하는 제2단계를 수행한다. 한편, 본 발명에서는 HVPE 장비에 대해 한정하지 않고 질화갈륨계 반도체층을 형성할 수 있는 MOCVD(Metal-organic chemical vapor deposition), MBE(Molecular beam epitaxy) 장비를 이용하는 것도 가능하다.
상기 제2단계에 대해 부연 설명하면, 상기 Ni, Au, Cr 및 Co 중 어느 하나의 금속을 포함하는 연속적인 금속막(110)은 상기 1차 열처리에 의하여 규칙적이고 불연속성을 갖는 금속층(111)으로 형성하게 되고, 이러한 금속층(111)은 원통형 또는 반구형의 도트(dot) 형상을 갖게 된다.
상기 1차 열처리는 600∼1200℃ 온도에서 5∼20분 동안 수행하는 것이 바람직하다. 상기 1차 열처리를 상기의 온도 범위 보다 낮은 온도 범위에서 수행하는 경우, 금속층이 융해가 되지 않아 불연속적인 금속층으로 형성될 수가 없고, 상기의 온도 범위 보다 높은 온도 범위에서 수행하는 경우, 금속이 일정 부분 휘발되므로 잔존하는 금속층이 없어지게 된다.
도 1c를 참조하면, HVPE 장비 내에서 인-시튜(in-situ)로 상기 금속층(111)에 질화처리하여 상기 금속층을 질화금속층(112)으로 개질하는 제3단계를 수행한다.
상기 제3단계에 대해 부연 설명하면, 상기 원통형 또는 반구형의 도트 형상으로 이루어진 금속층(111) 부분은, 상기 질화처리에 의하여 더욱 치밀화되어 서로 간의 간격은 더 넓어진 나노 컬럼 형상의 질화금속층(112)으로 형성하게 된다.
이러한 상기 나노 컬럼 형상의 질화금속층(112)은 후속의 씨드층 및 질화갈륨계 반도체층의 형성을 유리하게 만들고, 질화물 반도체의 최종 기판인 GaN 기판의 자연 분리 효과를 극대화 시키는 역할을 하게 된다. 따라서 이러한 효과를 내기 위하여는 암모니아 가스와 금속층이 반응할 수 있도록 700∼1100℃ 온도에서 5∼10분 동안 질화처리를 수행하는 것이 바람직하다. 상기 질화처리를 상기의 범위 보다 낮은 범위에서 수행하는 경우, 충분한 질화처리가 이루어지지 않아서 소망하는 크기 및 간격이 확보된 나노 컬럼의 질화금속층을 얻을 수가 없고, 상기의 범위 보다 높은 범위에서 수행하는 경우, 고온의 의한 휘발과 오버(over) 질화처리에 의해 역시 소망하는 나노 컬럼의 질화금속층을 얻을 수 없게 된다.
일반적으로, Ni과 같은 금속은 반응성으로 인하여 사파이어 기판 상부에서 GaN의 성장이 적용되지 않으나, 본 발명에서는 Ni과 같은 금속막을 열 처리 및 질화처리하여 나노 컬럼 형상의 질화금속층으로 개질시킨 후, 이러한 질화금속층 상부에 후속의 GaN의 성장을 이루도록 하였으므로, 이러한 공정에 의해 Ni 금속의 반응성은 억제되고, 고 품질의 GaN 성장이 가능하다.
도 1d를 참조하면, HVPE 장비 내에서 인-시튜로 상기 질화금속층(112)이 매립되도록 저온의 씨드층(seed layer, 120)을 형성하는 제4단계를 수행한다.
상기 제4단계에 대해 부연 설명하면, 상기 씨드층(120)은 HVPE 성장법으로 상기 나노 컬럼의 질화금속층(112) 사이를 매립하고 상부는 평탄면을 갖는 형상을 갖는 질화갈륨계 반도체층, 바람직하게 질화갈륨(GaN) 반도체층으로 형성할 수 있는데, 이러한 상기 씨드층(120)은 질화물 박막의 결정 성장을 위한 분위기에서 상기 질화금속층(112)을 보호할 수 있을 뿐만 아니라 상기 씨드층(120) 상부에 형성되는 반도체층의 에피 성장이 용이하게 이루어지도록 해준다.
상기 씨드층(120)과 같은 질화갈륨계 반도체층을 형성할 수 있는 HVPE 성장법은 수십∼수백 ㎛/h로써 GaN 단결정 성장이 가능하고, 또한 사용하는 원료가 싸서 제품의 제조원가를 낮출 수 있는 등 생산성이 매우 뛰어난 장점을 가진 방법으로, Ga과 N의 전구체(precursor)들의 기상 이동(Vapor transport)과 반응에 의한 비평형 성장 방법으로 Ga 금속과 HCl을 반응하여 GaCl 기체를 만든 후 약 1000℃에서 NH3 가스와 반응시켜서 사파이어 기판 상부에 GaN 단결정을 성장시키는 방법으로 진행된다.
상기 씨드층(120)은 450∼750℃의 저온에서 5∼10분 동안 성장시켜 100∼3000㎚ 두께로 형성할 수 있다. 상기 씨드층(120)을 상기의 온도 범위 보다 낮은 온도 범위에서 수행하는 경우, 씨드층의 성장이 어렵게 되고, 상기의 온도 범위 보다 높은 온도 범위에서 수행하는 경우, 씨드형(seed type)의 질화갈륨(GaN)이 아닌 폴리형(poly type)의 질화갈륨(GaN)으로 성장하게 되고, 온도의 제어도 필요하게 된다.
도 1e를 참조하면, HVPE 장비 내에서 인-시튜로 상기 씨드층(120)에 2차 열처리를 수행하는 제5단계를 수행한다.
상기 제5단계에 대해 부연 설명하면, 상기 2차 열처리는 고온에서 진행되며, 바람직하게는 씨드층(120)을 1000∼1100℃ 온도에서 10∼30분 동안 유지시켜 수행한다.
이때, 상기 고온의 2차 열처리에 의하여 박막에서 분자 또는 격자의 재배열이 이루어지면서 저온 성장된 씨드층의 결정성이 향상되고 동시에 상기 질화금속층(112)과 씨드층(120) 사이에 보이드(130)가 형성하게 되는데, 이러한 보이드(130)는 후속의 질화물 반도체의 기판인 GaN 기판의 자연 분리를 효과적으로 이루게 해준다.
일반적으로 GaN 기판을 사용하는 질화물 반도체기판의 제조시 금속과 HCl의 높은 반응성을 억제하면서 GaN 박막 내에 보이드를 형성하기 위한 여러 가지 방법들이 시도될 수 있는데, 그 중 하나의 방법으로 사파이어 기판 상부에 몇 차례 공정을 거쳐 금속막이 개재된 적층의 질화갈륨(GaN) 박막을 형성시킨 후에 상기 GaN 박막에 보이드를 형성하여, 냉각 중에 사파이어 기판과 벌크 질화갈륨(GaN)의 높은 열팽창계수 차이 및 보이드에 의해 사파이어 기판을 자동 분리시키는 것을 고려할 수 있다.
그러나, 상기의 방법은 GaN 박막 내의 보이드를 얻기 위하여 반응성이 큰 수소 가스를 사용해서 식각을 충분히 해야하는 공정이 필요하고, 또한 금속막 아래 부분(GaN 박막)까지 수소 가스로 식각을 해야 한다는 단점 및 강제적인 방법에 의하여 보이드의 형태가 불규칙하여 수율이 낮아진다는 단점을 가지고 있다. 그리고, 상기의 방법을 포함하여 대체적으로 보이드를 형성하는 방법은 사파이어 기판의 처리 문제에 있어서 많은 공정을 거치는 관계로 GaN 기판의 제조 단가가 매우 높아지고 되고, 또한 복잡한 여러 가지 공정으로 인하여 그만큼의 수율 저하의 문제를 지니고 있다.
이에 반해 본 발명은, 종래의 공정과는 다르게 복잡한 공정들을 거치지 않고, 질화금속층의 질화처리 및 씨드층의 저온 성장 공정으로부터 금속과 HCl의 높은 반응성을 억제하면서 GaN 박막 내에 보이드(130)를 형성할 수 있으므로, Ni과 같은 금속과 GaN 물질 간의 부적합성을 제거하여 그 공정 단계에 있어서 단순함을 얻게 되고, 높은 수율 또한 얻게 된다.
즉, 본 발명은 질화금속층의 질화처리 및 씨드층의 저온 성장 공정으로부터 금속과 HCl의 높은 반응성을 억제하기에 충분하므로, 종래 대비 복잡한 공정을 거치지 않고 간단한 공정만으로 금속과 HCl의 반응성을 억제하면서 GaN 박막 내에 보이드를 형성할 수 있게 되어, 효과적인 GaN 기판의 자연 분리가 가능하다는 장점을 가진다.
도 1f를 참조하면, HVPE 장비 내에서 인-시튜로 상기 2차 열처리된 씨드층(120) 상부에 질화갈륨계 반도체층(140)을 형성하는 제6단계를 수행한다.
상기 제6단계에 대해 부연 설명하면, 상기 질화갈륨계 반도체층(140)은 1000∼1100℃ 온도에서 에피 측면 과성장(ELOG; Epitaxial Lateral Overgrowth) 방법으로 200㎛ 이상의 높은 두께로 형성하는 것이 바람직하다. 상기 에피 측면 과성장(ELOG)은 1000℃ 이상의 높은 온도와 원료 물질의 낮은 Ⅲ/Ⅴ비에 의하여 형성되고, 원료 물질의 혼합비 조절에 의하여 높은 두께의 GaN 성장이 가능한 장점을 가진다.
여기서, 상기 질화갈륨계 반도체층(140)은 HVPE 성장법에 의해 상기 저온에서 성장된 씨드층(120)으로부터 측면 성장하여 형성하게 되는데, 상기 저온에서 성장된 씨드층은 GaN 박막의 에피 성장을 용이하게 만드는 역할을 하기 때문에 상기 질화갈륨계 반도체층은 고품질의 GaN 기판으로 형성할 수 있게 되는 것이다.
만약에, 본 발명에 따른 저온 성장된 씨드층 없이 고온의 질화갈륨계 반도체층을 바로 형성시키는 경우라면 상기 질화갈륨계 반도체층은 씨드형 질화갈륨(GaN)이 아닌 저 품위의 폴리형 질화갈륨(GaN)으로 형성되기 때문에 온도의 제어가 필요하다는 문제점과, 그리고 장시간 성장 시 질화금속층이 모두 없어지는 현상에 의해 최종적으로 질화갈륨(GaN) 기판을 마련하기 위한 분리 공정 시, 자연 분리의 효과를 볼 수 없다는 문제점이 있게 되는데, 본 발명에 의하면 상기 질화갈륨계 반도체층은 그 하면에 저온 성장된 씨드층에 의해 고온의 에피 측면 과성장으로 형성할 수 있게 되는 것으로 이러한 장점에 의해 종래 대비 스트레스 완화된 고품질의 질화물 반도체층으로 형성하게 된다.
한편, 본 발명에 따른 상기 씨드층(120) 및 질화갈륨계 반도체층(140)은 HVPE 성장법을 이용하여 형성하도록 하였지만, 본 발명에서는 이에 한정하지 않고 질화갈륨계 반도체층을 형성할 수 있는 MOCVD(Metal-organic chemical vapor deposition), MBE(Molecular beam epitaxy) 방법을 이용하는 것도 가능하다.
도 1g를 참조하면, HVPE 장비 내에서 상기 질화갈륨계 반도체층을 상기 성장기판인 사파이어 기판으로부터 자연 분리시키는 제7단계를 수행한다.
상기 제7단계에 대해 부연 설명하면, 상기 제1단계에서부터 제6단계까지 수행하여 형성된 반도체기판용 기판 구조체, 즉, 상기 사파이어 기판과 나노 컬럼의 질화금속층과, 저온 성장된 씨드층 및 고온의 질화갈륨계 반도체층으로 이루어진 반도체기판용 기판 구조체를 저온에서 냉각시키는 것으로 상기 질화갈륨계 반도체층을 상기 사파이어 기판으로부터 자연 분리시킨다.
상기 질화갈륨계 반도체층의 자연 분리는, 상기 저온 냉각시 반도체기판용 기판 구조체에 열 충격이 반복적으로 가해지게 되면서 상기 질화금속층과 씨드층 사이에 형성된 보이드와, 상기 사파이어 기판과 GaN 간의 높은 열팽창계수 차이에 의한 스트레스로 인하여 자연 분리된다. 이 결과로 사파이어 기판으로부터 분리된 질화갈륨계 반도체층은 고 품질의 질화갈륨계 반도체기판으로 사용된다.
한편, 본 발명의 실시예에 따른 질화갈륨계 반도체 기판의 형성방법에 의해 형성된 질화갈륨계 반도체기판용 기판 구조체에 대해 설명하면 다음과 같다.
도 1f를 참조하면, 본 발명에 따른 질화갈륨계 반도체기판용 기판 구조체는 사파이어 기판인 성장기판(100)과, 상기 성장기판 상부에 규칙적이면서 불연속적으로 형성된 질화금속층(112)과, 상기 질화금속층(112)을 매립하도록 저온 성장된 씨드층(120) 및 상기 씨드층(120) 상부에 형성된 질화갈륨계 반도체층(140)을 포함한다.
여기서, 상기 질화금속층(112)은 나노 컬럼(nano column) 형상으로 형성될 수 있도록 600∼1200℃ 범위의 온도에서 액상으로 충분한 시간 동안 유지할 수 있고, 상기의 온도에서 연속된 막이 액상의 표면 장력에 의해 막의 형태가 변할 수 있는 물질로 형성될 수 있으며, 바람직하게는 Ni, Au, Cr 및 Co 중 어느 하나의 금속을 포함한 물질로 형성될 수 있다.
상기 씨드층(120)은 상기 질화금속층(112)을 보호하고, 고 품질의 질화갈륨(GaN) 기판을 얻기 위한 반도체층으로, 상기 씨드층(120)은 저온 성장된 GaN층으로 이루어지며, 100∼3000㎚ 두께로 형성될 수 있다. 그리고, 상기 씨드층(120)과 질화금속층(112) 사이에는 보이드(130)가 형성될 수 있는데, 이러한 보이드(130)는 성장기판과 GaN 기판의 자연 분리에 효과적으로 적용된다.
상기 질화갈륨계 반도체층(140)은 질화물 반도체의 GaN 기판으로서 에피 측면 과성장(ELOG)으로 200㎛ 두께로 형성될 수 있다. 상기 질화갈륨계 반도체층(140)은 그 하면에 저온에서 성장된 씨드층이 구비되어 있으므로, 이러한 상기 씨드층(120)에 의해 고온의 에피 측면 과성장으로 형성할 수 있게 되면서 스트레스 완화된 고품질의 질화갈륨계 반도체층으로 형성하게 된다.
이상에서 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 경은 기재된 청구범위 내에 있게 된다.
100: 성장기판 110: 금속층
111: 규칙적이면서 불연속성을 갖는 금속층
112: 질화금속층 120: 씨드층
130: 보이드 140: 질화갈륨계 반도체층

Claims (30)

  1. 성장기판 상부에 금속막을 증착하는 제1단계;
    상기 금속막에 1차 열처리하여 상기 금속막을 규칙적이면서 불연속성을 갖는 금속층으로 형성하는 제2단계;
    상기 금속층이 매립되도록 저온의 씨드층을 형성하는 제3단계;
    상기 씨드층 상부에 질화갈륨계 반도체층을 형성하는 제4단계; 및
    상기 질화갈륨계 반도체층을 상기 성장기판으로부터 자연 분리시키는 제5단계;를 포함하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  2. 제 1 항에 있어서,
    상기 성장기판은 사파이어 기판인 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  3. 제 1 항에 있어서,
    상기 금속막은 5∼50㎚ 두께로 형성하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  4. 제 1 항에 있어서,
    상기 금속막은 Ni, Au, Cr 및 Co 중 어느 하나의 금속을 포함하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  5. 제 1 항에 있어서,
    상기 금속막은 열기상증착법(Thermal evaporation), 전자-빔(E-beam) 및 스퍼터(sputter) 방법 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  6. 제 1 항에 있어서,
    상기 1차 열처리는 600∼1200℃ 온도에서 5∼20분 동안 수행하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  7. 제 1 항에 있어서,
    상기 규칙적이면서 불연속성을 갖는 금속층은 원통형 또는 반구형의 도트 형상인 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  8. 제 1 항에 있어서,
    상기 제2단계는 상기 금속층에 질화처리하여 상기 금속층을 질화금속층으로 개질하는 제2-1단계;를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  9. 제 8 항에 있어서,
    상기 질화처리는 700∼1100℃에서 5∼10분 동안 수행하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  10. 제 8 항에 있어서,
    상기 질화금속층은 나노 컬럼 형상인 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  11. 제 1 항에 있어서,
    상기 씨드층은 질화갈륨계 반도체층 물질로 형성하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  12. 제 1 항에 있어서,
    상기 씨드층은 450∼750℃에서 5∼10분 동안 성장시켜 형성하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  13. 제 1 항에 있어서,
    상기 씨드층은 100∼3000㎚ 두께로 형성하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  14. 제 1 항에 있어서,
    상기 씨드층은 상기 금속층 사이를 매립하고 상부는 평탄면을 갖는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  15. 제 1 항에 있어서,
    상기 제4단계는 상기 씨드층에 2차 열처리를 수행하는 제4-1단계;를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  16. 제 15 항에 있어서,
    상기 2차 열처리는 1000∼1100℃에서 10∼30분 동안 수행하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  17. 제 15 항에 있어서,
    상기 2차 열처리에 의하여 상기 금속층과 씨드층 사이에 보이드가 형성하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  18. 제 1 항에 있어서,
    상기 질화갈륨계 반도체층은 1000∼1100℃에서 에피 측면 과성장(ELOG) 방법으로 형성하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  19. 제 1 항에 있어서,
    상기 질화갈륨계 반도체층은 200㎛ 이상의 두께로 형성하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  20. 제 1 항에 있어서,
    상기 제 2 단계 내지 제 4 단계는 HVPE(Hydride Vapor Phase Epitaxy) 장비 내에서 인-시튜(in-situ)로 수행하는 것을 특징으로 하는 질화갈륨계 반도체기판의 형성방법.
  21. 성장기판;
    상기 성장기판 상부에 규칙적이면서 불연속적으로 형성된 질화금속층;
    상기 질화금속층을 매립하도록 저온 성장된 씨드층; 및
    상기 씨드층 상부에 형성된 질화갈륨계 반도체층;을 포함하는 것을 특징으로 하는 질화갈륨계 반도체기판용 기판 구조체.
  22. 제 21 항에 있어서,
    상기 성장기판은 사파이어 기판인 것을 특징으로 하는 질화갈륨계 반도체기판용 기판 구조체.
  23. 제 21 항에 있어서,
    상기 질화금속층은 나노 컬럼 형상인 것을 특징으로 하는 질화갈륨계 반도체기판용 기판 구조체.
  24. 제 21 항에 있어서,
    상기 질화금속층은 Ni, Au, Cr 및 Co 중 어느 하나의 금속을 포함하는 것을 특징으로 하는 질화갈륨계 반도체기판용 기판 구조체.
  25. 제 21 항에 있어서,
    상기 씨드층은 질화갈륨계 반도체층인 것을 특징으로 하는 질화갈륨계 반도체기판용 기판 구조체.
  26. 제 21 항에 있어서,
    상기 씨드층은 100∼3000㎚ 두께로 형성된 것을 특징으로 하는 질화갈륨계 반도체기판용 기판 구조체.
  27. 제 21 항에 있어서,
    상기 씨드층과 질화금속층 사이에는 보이드가 형성된 것을 특징으로 하는 질화갈륨계 반도체기판용 기판 구조체.
  28. 제 21 항에 있어서,
    상기 질화갈륨계 반도체층은 에피 측면 과성장(ELOG)으로 형성된 것을 특징으로 하는 질화갈륨계 반도체기판용 기판 구조체.
  29. 제 21 항에 있어서,
    상기 질화갈륨계 반도체층은 200㎛ 이상의 두께로 형성된 것을 특징으로 하는 질화갈륨계 반도체기판용 기판 구조체.
  30. 제 1 항 내지 제 20 항 중 어느 한 항의 질화갈륨계 반도체기판의 형성방법에 의하여 형성된 질화갈륨계 반도체 기판.
KR1020120125878A 2012-11-08 2012-11-08 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체 KR101386007B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120125878A KR101386007B1 (ko) 2012-11-08 2012-11-08 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120125878A KR101386007B1 (ko) 2012-11-08 2012-11-08 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체

Publications (1)

Publication Number Publication Date
KR101386007B1 true KR101386007B1 (ko) 2014-04-16

Family

ID=50657868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120125878A KR101386007B1 (ko) 2012-11-08 2012-11-08 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체

Country Status (1)

Country Link
KR (1) KR101386007B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170029678A (ko) * 2015-09-07 2017-03-16 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
KR101890520B1 (ko) * 2017-02-15 2018-08-21 한양대학교 산학협력단 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법
KR102106720B1 (ko) * 2018-12-26 2020-05-06 연세대학교 산학협력단 반도체 구조의 제조 방법 및 반도체 소자
EP3998370A1 (en) * 2015-03-30 2022-05-18 Tosoh Corporation Gallium nitride-based film and method for manufacturing same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039810A (ja) 2002-07-02 2004-02-05 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039810A (ja) 2002-07-02 2004-02-05 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3998370A1 (en) * 2015-03-30 2022-05-18 Tosoh Corporation Gallium nitride-based film and method for manufacturing same
KR20170029678A (ko) * 2015-09-07 2017-03-16 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
KR102378823B1 (ko) 2015-09-07 2022-03-28 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
KR101890520B1 (ko) * 2017-02-15 2018-08-21 한양대학교 산학협력단 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법
KR102106720B1 (ko) * 2018-12-26 2020-05-06 연세대학교 산학협력단 반도체 구조의 제조 방법 및 반도체 소자

Similar Documents

Publication Publication Date Title
JP4901145B2 (ja) 化合物半導体装置及びその製造方法
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法
KR100616686B1 (ko) 질화물계 반도체 장치의 제조 방법
EP1977028B1 (en) Process for growth of low dislocation density gan
CA2747574C (en) Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
JP5332168B2 (ja) Ｉｉｉ族窒化物結晶の製造方法
KR101235239B1 (ko) 반도체 박막 구조 및 그 형성 방법
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
KR101137911B1 (ko) 질화갈륨 기판의 제조 방법
JP2002343728A (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
GB2440484A (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
JP5765367B2 (ja) ＧａＮ結晶
KR101386007B1 (ko) 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체
CN100547734C (zh) 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
KR100450781B1 (ko) Gan단결정제조방법
JP2000269143A (ja) 窒化ガリウム系化合物半導体結晶の製造方法
JP2014224020A (ja) ＧａＮ自立基板の製造方法
KR20130078984A (ko) 질화갈륨 기판 제조방법
EP1898449B1 (en) Compound semiconductor devices and methods of manufacturing the same
KR20120134774A (ko) 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6