KR100956499B1 - 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자 - Google Patents

금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자 Download PDF

Info

Publication number
KR100956499B1
KR100956499B1 KR1020080075493A KR20080075493A KR100956499B1 KR 100956499 B1 KR100956499 B1 KR 100956499B1 KR 1020080075493 A KR1020080075493 A KR 1020080075493A KR 20080075493 A KR20080075493 A KR 20080075493A KR 100956499 B1 KR100956499 B1 KR 100956499B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
balls
substrate
islands
layer
Prior art date
Application number
KR1020080075493A
Other languages
English (en)
Other versions
KR20100013802A (ko
Inventor
김용진
이동건
김두수
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020080075493A priority Critical patent/KR100956499B1/ko
Priority to PCT/KR2009/004215 priority patent/WO2010013936A2/en
Priority to EP09803141.2A priority patent/EP2316139B1/en
Priority to US13/057,136 priority patent/US9425352B2/en
Priority to CN200980130443.XA priority patent/CN102124576B/zh
Priority to JP2011521022A priority patent/JP5323934B2/ja
Priority to TW098125695A priority patent/TWI495142B/zh
Publication of KR20100013802A publication Critical patent/KR20100013802A/ko
Application granted granted Critical
Publication of KR100956499B1 publication Critical patent/KR100956499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

본 발명은 화합물 반도체 기판 및 그 제조 방법에 관한 것으로, 본 발명은 복잡하고 비용이 많이 드는 사진 식각 공정 등을 사용하지 않고, 구형 볼을 이용하여 반도체 섬들(islands)을 형성하고, 이 반도체 섬들 사이에 금속층을 증착한 뒤, 그 위에 다시 화합물 반도체층을 성장시킨다. 이렇게 제조된 본 발명의 화합물 반도체 기판은, 기판; 기판의 표면에 수직한 방향으로 다수 개 형성된 원기둥 모양의 반도체 섬들; 반도체 섬들 사이 영역의 바닥에 증착되고, 두께가 반도체 섬들의 높이보다 작은 금속층; 및 금속층 위로 노출된 반도체 섬들의 측면에서부터 성장되어 반도체 섬들을 덮는 화합물 반도체층을 포함한다.
본 발명에 의하면, 종래의 ELO(Epitaxial Lateral Overgrowth)법이나 금속층 상에 화합물 반도체층을 형성하는 방법에 비하여 공정을 단순화시킬 수 있을 뿐만 아니라 고품질의 화합물 반도체층을 빠르고 간단하며 저렴하게 성장시킬 수 있다. 또한, 금속층이 발광 소자의 일방 전극과 빛의 반사막 역할을 함으로써, 소비전력을 절감하고 발광 효율이 높은 발광 소자를 제공할 수 있다.
화합물 반도체, 발광 소자, 금속층, 구형 볼, 반도체 섬

Description

금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및 이를 이용한 화합물 반도체 소자{Compound semiconductor substrate having metal layer, method for manufacturing the same, and compound semiconductor device using the same}
본 발명은 발광 소자 등의 제조에 사용되는 화합물 반도체 기판 및 그 제조 방법, 그리고 이를 이용한 화합물 반도체 소자에 관한 것이다.
전형적인 화합물 반도체로서의 질화갈륨(GaN)은 청색 발광 소자나 고온 전자 소자 등의 응용에 적합한 물질로 알려져 있다. 최근, 이러한 청색 발광 소자 등의 수요가 급증하면서 GaN 기판에 대한 수요가 증가하고 있다. 그러나, 고품질의 GaN 기판은 그 제조가 무척 까다롭고 그 제조 비용이나 시간이 많이 들고 있다.
먼저, GaN은 실리콘이나 사파이어와 달리 잉곳 형태의 성장이 불가능하기 때문에 SiC나 사파이어(sapphire) 기판 등의 이종 기판 상에 에피택셜 성장법을 사용하여 성장시키고 있으나, 이러한 이종 기판과 GaN 결정 사이에는 격자상수와 열팽창 계수의 차이가 존재하여 이로 인한 전위 밀도(dislocation density)가 매우 높아 이러한 GaN 기판을 이용하여 제조된 소자의 특성이나 소자의 가공시에 많은 문제를 야기하고 있는 실정이다.
따라서, 이러한 결함을 줄이기 위해 복잡한 제조 공정이나 시간이 소요되는데, 예를 들어, 고품질 GaN 기판의 제조에 널리 사용되는 ELO(Epitaxial Lateral Overgrowth) 방법의 경우, 기판과 GaN 결정 사이에 존재하는 격자상수 차이와 열팽창 계수 차이에 의한 스트레스 발생을 스트라이프 형태의 SiO2 마스크를 사용하여 차단한다. 즉, ELO 방법은 기판 상에 GaN 박막을 성장시킨 후, GaN 박막이 성장된 기판을 반응기에서 꺼낸 다음 증착장비에 장입하여 GaN 박막 상에 SiO2 박막을 형성시키고, SiO2 박막이 증착된 기판을 증착장비에서 꺼낸 후 사진식각 기법을 이용하여 SiO2 마스크 패턴을 형성하고, 이를 다시 반응기에 장입하여 GaN 박막을 형성하는 방법이다(보다 상세히는, 특허 제455277호 공보 참조). 그러나, 이러한 ELO 방법은 상술한 바와 같은 복잡한 공정을 거치게 되고 공정 시간 또한 오래 걸릴 뿐만 아니라 재현성과 수율에도 문제점이 있다.
한편, 위와 같은 화합물 반도체를 사용하여 제조된 발광 소자의 발광 효율의 향상이나 소비전력의 절감도 중요한 과제이다. 즉, 발광 소자의 활성층에서 발생된 빛은 발광 소자의 표면 쪽으로 방출되지만 기판 쪽으로도 방출되어 기판에 의해 흡수되는 등 발광 효율이 떨어지게 된다. 이를 해결하기 위해, 표면이 미세 가공된 사파이어 기판(patterned sapphire substrate)을 사용하여 활성층에서 발생되어 기판 쪽으로 방출되는 빛을 난반사시켜 기판에 의한 투과나 흡수를 줄임으로써 발광 소자의 표면 쪽으로의 발광 효율을 증가시키고자 하는 시도가 있다. 그러나, 기판을 미세 가공하기 위해서는 그만큼 복잡한 공정과 시간을 필요로 한다는 단점이 있 다.
또한, GaN 성장을 위한 기재 기판으로는 상기한 SiC나 사파이어 이외에 대구경화가 가능하고 저렴한 실리콘 웨이퍼를 사용하는 시도가 이루어지고 있다. 그러나, 실리콘 기판은 다른 기재 기판보다 격자상수나 열팽창 계수의 차이가 더 커서 고품질의 GaN 기판을 얻기가 더욱 힘들다. 게다가, 실리콘의 낮은 밴드갭 에너지와 불투명성으로 인해 발광 소자의 활성층에서 발생된 빛이 실리콘 기판에 흡수되기 때문에 발광 효율이 낮다는 문제가 있다.
이와 같이, 결정 결함이 적은 고품질의 화합물 반도체 기판을 제조하기 위해서는 사진 식각 공정과 같이 비용이 많이 들고 복잡한 공정을 필요로 하고, 또한 발광 효율을 향상시키고 소비 전력을 저감하기 위해서도 고비용의 공정을 필요로 하는 것이 현재의 실상이다. 게다가, 고비용에도 불구하고 그 재현성과 수율이 낮다는 점도 해결해야 할 과제이다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 전술한 종래기술의 문제점을 극복하여 간단하고 저렴한 방법으로 고품질, 고효율의 화합물 반도체 기판 및 그 제조 방법과 화합물 반도체 소자를 제공하는 데에 있다.
상기의 기술적 과제를 달성하기 위하여 본 발명에서는, 복잡하고 비용이 많이 드는 사진 식각 공정 등을 사용하지 않고, 구형 볼을 이용하여 반도체 섬 들(islands)을 형성하고, 이 반도체 섬들 사이에 금속층을 증착한 뒤, 그 위에 다시 화합물 반도체층을 성장시킨다.
즉, 본 발명에 따른 화합물 반도체 기판의 제조 방법은, 기판 상에 다수의 구형 볼을 코팅하는 단계; 상기 구형 볼을 식각 마스크로 하여 기판을 이방성 식각하여, 원기둥 모양의 섬들을 형성하는 단계; 상기 기판 상의 섬들 사이의 영역에 상기 섬들의 높이보다 작은 두께로 금속층을 증착하는 단계; 및 상기 금속층 위로 노출된 섬들의 측면에서부터 제1 화합물 반도체를 성장시켜, 섬들을 덮고 서로 연결된 구조의 제1 화합물 반도체층을 형성하는 단계;를 포함한다.
이때, 상기 구형 볼을 코팅하는 단계 이전에, 기판 상에 제2 화합물 반도체를 증착하여 제2 화합물 반도체층을 형성하는 단계를 더 포함하여, 상기 구형 볼을 코팅하는 단계는, 제2 화합물 반도체층 상에 구형 볼을 코팅하고, 상기 섬들을 형성하는 단계는, 상기 제2 화합물 반도체층을 식각하여 제2 화합물 반도체로 이루어진 섬들을 형성할 수 있다.
여기서, 상기 구형 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr,Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, 또는 CdS 볼로 이루어질 수 있으며, 크기나 제조의 용이성의 관점에서 산화실리콘 볼이 바람직하다.
또한, 상기 금속층은 Pt, Au, Ag, Ta, Ti, Cr, Al 또는 Cu로 이루어질 수 있 으며, 통상의 스퍼터링(sputtering)이나 이베포레이션(evaporation) 방식으로 증착될 수 있다.
이와 같이, 본 발명의 제조 방법은 까다로운 제어가 필요없고 간단하며 저렴한 공정으로 이루어진다.
이와 같은 방법에 의해 제조되는 본 발명에 따른 화합물 반도체 기판은, 기판; 상기 기판의 표면에 수직한 방향으로 다수 개 형성된 원기둥 모양의 반도체 섬들(islands); 상기 반도체 섬들 사이 영역의 바닥에 증착되고, 두께가 반도체 섬들의 높이보다 작은 금속층; 및 상기 금속층 위로 노출된 반도체 섬들의 측면에서부터 성장되어 반도체 섬들을 덮는 화합물 반도체층을 포함한다.
여기서, 상기 반도체 섬들 위에는 각각 구형의 볼이 배치되어 있고, 상기 화합물 반도체층은 상기 구형의 볼들까지 덮고 있을 수 있다.
또한, 상기 금속층과 화합물 반도체층의 계면에는 기공층이 형성되어 있을 수 있다.
또한, 상기 반도체 섬들은 상기 화합물 반도체층과 동일한 물질로 이루어지거나, 상기 기판과 동일한 물질로 이루어질 수 있다.
또한, 본 발명에 의하면 상기와 같은 화합물 반도체 기판을 이용하여 화합물 반도체 소자를 제조할 수 있는데, 이 화합물 반도체 소자는, 상기 화합물 반도체층이, 제1도전형의 화합물 반도체층; 제1도전형의 화합물 반도체층 상에 형성된 활성층; 및 활성층 상에 형성된 제2도전형의 화합물 반도체층을 포함하고, 상기 금속층을 제1전극으로 사용하며, 상기 제2도전형의 화합물 반도체층 상에 형성된 제2전극 을 포함하는 구조를 가진다.
본 발명에 의한 화합물 반도체 기판 및 그 제조 방법에 의하면, 구형 볼을 이용하여 기판 또는 화합물 반도체층을 식각함으로써 기판 상에 반도체 섬들을 형성하고, 반도체 섬들 사이의 영역에 금속층을 증착한 후, 금속층 위로 노출된 반도체 섬들의 측벽으로부터 화합물 반도체층을 성장시킨다. 따라서, 종래의 사진 식각 공정을 이용하는 ELO(Epitaxial Lateral Overgrowth)법 등에 비해, 고품질의 화합물 반도체 기판을 제어가 용이하고 저렴하며 높은 재현성과 생산성을 가지고 제조할 수 있다.
또한, 본 발명에 의하면 금속층이 화합물 반도체 소자의 일방 전극이 되므로 전기 저항을 낮추어 소비전력을 절감할 수 있고, 금속층이 반사막으로 기능하므로 발광 소자의 발광 효율을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다.
도 1 내지 도 5는 본 발명의 바람직한 실시예에 따라 화합물 반도체 기판 및 이를 이용한 화합물 반도체 소자를 제조하는 과정을 개략적으로 도시한 도면이다. 도 1의 (a) 및 도 2 내지 도 5는 단면도이고, 도 1의 (b)는 평면도이다(도 2 이하에서는 평면도를 생략하였다). 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1을 참조하면, 먼저 기판(10) 상에 화합물 반도체층(11)을 성장시키고, 그 위에 구형 볼(12)을 코팅한다.
기판(10)으로는 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또는 Si 등의 물질로된 기판을 사용할 수 있으나, 각각의 재료는 다음과 같은 장단점이 있으므로 응용 범위나 요구되는 품질에 따라 적절히 선택한다. 즉, 사파이어 기판은 고온 안정성이 높으나, 기판 크기가 작아 대면적 제조에 어려움이 있다. 또한, 실리콘 카바이드(SiC) 기판은 결정 구조가 대표적인 질화물 반도체인 질화갈륨(GaN)과 동일하고 고온 안정성이 높으며 격자 상수 및 열팽창 계수도 질화갈륨(GaN)과 유사하나, 가격이 비싸다는 단점이 있다. 실리콘 기판은 질화갈륨(GaN)과 격자 상수나 열평창 계수의 차이가 큰 편이나, 12인치 이상의 대면적에서도 제조가 가능하므로 제조비용을 절감할 수 있으며, 이를 이용한 소자의 응용 범위를 획기적으로 넓힐 수 있다.
기판(10) 상에 성장시키는 화합물 반도체층(11)은 후술하는 반도체 섬(20)을 형성하기 위한 것으로서, 실제 화합물 반도체 기판의 주된 구성요소를 이루는 화합물 반도체층(도 4의 40 참조)과 동일하거나 유사한 물질로 이루어지는 것이 바람직하다. 이 경우, 도 1의 화합물 반도체층(11)과 도 4의 화합물 반도체층(40)을 성장 시키는 방법은 실질적으로 동일하므로, 도 1의 화합물 반도체층(11)을 성장시키는 방법에 대해 상세히 설명하고 후술하는 도 4의 화합물 반도체층(40)의 성장 방법에 대해서는 중복되는 설명을 생략한다.
먼저, 도면에는 도시하지 않았지만, 기판(10)과 화합물 반도체층(11)의 결정학적 차이를 줄이고 이를 통해 결정결함 밀도를 최소화하기 위하여 버퍼층을 형성할 수 있다. 버퍼층은 화합물 반도체층(11)과의 결정 특성이 유사하여 화학적으로 안정된 물질을 사용하는 것이 바람직하다. 즉, 이어서 형성되는 화합물 반도체층(11)과 결정 구조가 동일 또는 유사하거나, 격자 상수가 동일 또는 유사하거나, 열팽창 계수가 동일 또는 유사한 물질로 형성하는 것이 바람직하다. 바람직하게는, 나중에 형성될 화합물 반도체층과 결정 구조가 동일하고 격자 상수 차이가 적어도 20％ 이내인 물질로 형성한다.
구체적으로, 버퍼층은, 화합물 반도체층(11)이 질화물계 화합물 반도체로 이루어지는 경우, GaN막, AlN막, AlGaN막 또는 이들의 조합막 등으로 단층 또는 복수층으로 형성할 수 있다. 버퍼층은, 통상적으로 MOCVD(Metal Organic Chemical Vapor Deposition) 방법을 이용하여 형성할 수 있는데, 개별적인 라인을 통해 반응전구체들을 소정의 흐름 속도로 반응기 내로 주입하고, 반응기를 적절한 압력, 온도로 유지하면서 상기 반응전구체들을 화학 반응시켜 목표하는 두께의 버퍼층을 형성한다. 이 경우 반응전구체는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3 등을 사용할 수 있고, 질화물 소스 가스는 암모니 아(NH3), 질소 또는 터셔리부틸아민(Tertiarybutylamine(N(C4H9)H2)을 사용할 수 있다. GaN 저온 버퍼층의 경우, 400~800℃의 온도 범위에서 10~40nm의 두께로 성장시킨다. AlN 또는 AlGaN 버퍼층의 경우, 400~1200℃의 온도 범위에서 10~200nm의 두께로 성장시킨다. 버퍼층은 사용하는 기판, 성장 장비(MOCVD 장치), 성장 조건 등에 따라 선택적으로 사용할 수 있다.
이어서, 버퍼층이 형성된 기판 상에 화합물 반도체층(11)을 성장시킨다. 화합물 반도체층(11)으로는, 자외선, 가시광선 또는 적외선 영역의 빛을 방출하는 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체층이 사용될 수 있다. 화합물 반도체층(11)으로 질화물계 화합물 반도체를 사용할 경우, GaN, AlN, InN 및 이들의 조합(예를 들면 GaxAlyInzN, x+y+z=1) 등을 예로 들 수 있다. 질화갈륨(GaN)은 직접 천이형 광대역 반도체(wide bandgap semiconductor)로서 밴드갭 에너지가 3.4eV이고, 청색 발광 소자 또는 고온 전자 소자의 응용에 적합한 물질로 알려져 있다. 화합물 반도체층(11)의 증착시 인듐(In) 또는 알루미늄(Al)을 개별, 동시 또는 순차적으로 주입하면서 박막 증착 공정을 수행하여 InN, AlN, InGaN, AlGaN, InGaAlN 등의 박막을 성장시킴으로써 소자의 밴드갭을 1.9 내지 6.2 eV로 조절할 수 있다. GaN 박막은 3.4eV의 밴드갭을 가지며, AlN 박막은 6.2eV의 밴드갭을 가지며, InN 박막은 0.7eV의 밴드갭을 갖는 것으로 알려져 있다. AlN은 6.2eV의 밴드갭을 가지므로 자외선 영역의 빛을 방출하고, AlxGa1-xN(0〈x〈1)은 AlN보다 작은 밴드갭을 갖지만 자외선 영역의 빛을 방출하며, GaN은 AlxGa1-xN(0〈x〈1)보다 작은 3.4eV의 밴 드갭을 가지며, InxGa1-xN(0〈x〈1)은 GaN보다 작은 밴드갭을 가지고 가시광선 영역의 빛을 방출하며, InN은 InxGa1-xN(0〈x〈1)보다 작은 0.7eV의 밴드갭을 가져 적외선 영역의 빛을 방출한다.
화합물 반도체층(11)을 성장시키는 바람직한 방법으로는 유기금속 화학증착법(MOCVD), 분자빔 에피 박막 증착법(Molecular Beam Epitaxy; MBE) 또는 HVPE법(Hydride Vapor Phase Epitaxy) 등을 예로 들 수 있다.
유기금속 화학증착법을 이용하여 화합물 반도체층(11)을 형성하는 방법을 설명하면, 먼저 기판을 반응기 내로 장입하고, 반응전구체들을 운반기체를 이용하여 반응기 내로 각각 주입한다. 이어서, 소정 범위의 온도와 소정 범위의 압력에서 상기 반응전구체들을 화학 반응시켜 화합물 반도체층(11)을 성장시킨다. 화합물 반도체층이 질화물 계열의 박막일 경우, 반응전구체로는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3을 사용할 수 있고, 질화물 소스 가스는 암모니아(NH3), 질소 또는 터셔리부틸아민(Tertiarybutylamine(N(C4H9)H2)을 사용할 수 있다. 반응기의 온도는 900~1150℃이 적절하고, 압력은 10-5~2000mmHg가 적절하다.
MOCVD법에 의해 질화갈륨(GaN) 박막을 형성하는 과정을 반응식으로 나타내면 다음과 같다.
Ga(CH3)3＋NH3 → Ga(CH3)3·NH3
트리메틸갈륨(TMGa)과 암모늄(NH3)이 유입되어 Ga(CH3)3·NH3가 생성된다.
Ga(CH3)3·NH3는 기판 상에서 열분해되면서 GaN 박막이 형성되게 되는데, 다음과 같은 반응에 의해 GaN막이 형성되게 된다.
Ga(CH3)3·NH3 → GaN＋nCH4＋1/2(3-n)H2
화합물 반도체층(11)은 버퍼층 상에서 클러스터(cluster) 또는 섬(island) 형태로 성장하여 기판(버퍼층)에 흡착되게 되며, 궁극적으로는 평탄한 층상으로 성장된다.
화합물 반도체층(11)이 원하는 두께까지 성장되면, 기판(10)을 반응기에서 꺼내, 화합물 반도체층(11) 위에 미리 준비한 구형 볼(12)을 코팅한다.
구형 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr, Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼 또는 CdS 볼 등 다양한 재료로 만들거나 구입하여 준비할 수 있다. 또한, 구형 볼의 크기(직경)는 최종 완성품인 화합물 반도체 소자의 종류와 크기에 따라 수 나노미터(㎚)~수십 마이크로(㎛)까지 다양하게 선택할 수 있다. 최근 발광 소자로 사용되는 GaN 기판에서 GaN층의 두께가 통상 수㎛인 점을 감안하면, 예컨대 10㎚~2㎛ 정도의 크기를 갖는 구형의 볼이 바람직하다. 또한, 화합물 반도체층(11) 상에 코팅하고 나중에 제거하는 경우의 공정 편의성을 생각한다면, 산화실리콘(SiO2) 볼이 적절하다.
산화실리콘(SiO2) 볼을 예로 들어 그 제조 방법을 설명하면, 먼저 구형 볼(12)을 만들기 위하여 TEOS(tetraethyl orthosilicate)를 무수 에탄올에 녹여 제1 용액을 만든다. 또한 암모니아 에탄올 용액과 탈이온화된(deionized) 물과 에탄올을 섞어 제2 용액을 제조한다. 암모니아는 구형 볼을 만들기 위한 촉매제로 작용한다. 이어서, 제1 용액과 제2 용액을 섞은 후, 적당한 온도에서 적당한 시간 동안 교반하면 구형의 산화실리콘 볼이 만들어진다. 이렇게 하여 얻어진 구형 볼이 포함된 용액으로부터 원심분리를 통하여 구형 볼을 분리한 후에 에탄올로 씻어주고, 에탄올 용액에 재분산시켜 슬러리(slury)와 유사한 형태의 구형 볼이 분산된 용액을 얻는다. 구형 볼은 제조 조건, 즉 반응 시간, 온도, 반응 물질의 양에 따라 그 크기를 다양하게 제조할 수 있다. 한편, 본 출원인은 2005년 3월 9일자로 출원되고(출원번호: 10-2005-0019605) 2006년 9월 19일자로 공개된(공개번호: 10-2006-0098977) 특허출원을 통해, 구형 볼이 코팅된 기판에 화합물 반도체층을 성장시키는 방법을 제안한 바 있는데, 산화실리콘 볼의 더욱 상세한 제조 방법은 이 출원에 개시되어 있다.
이렇게 얻어진 구형 볼(12)이 분산된 용액을 드롭(drop), 딥핑(dipping), 스핀 코팅(spin coating)과 같은 방법을 이용하여 화합물 반도체층(11)이 형성된 기 판 위에 코팅한다. 이때, 코팅 시간과 횟수를 적절하게 제어하면 기판 상의 구형 볼(12)의 밀도를 다양하게 조절할 수 있다. 도 1에 도시된 바와 같이, 구형 볼(12)은 너무 밀집되지 않고 화합물 반도체층(11)이 적당히 노출될 정도로 코팅되는 게 바람직하다. 후술하는 바와 같이, 구형 볼(12)을 이용하여 반도체 섬(20)들을 형성하고 그 사이로 노출된 기판(10) 표면에 금속층(30)이 형성되게 되는데, 이 금속층(30)은 화합물 반도체 소자의 전극으로 기능할 때 전기 저항이 작도록 서로 연결되는 것이 바람직하고, 또한 금속층(30)은 후술하는 활성층(도 5에서 52)에서 발생되어 기판(10) 쪽으로 방출되는 빛을 반사시켜 소자의 표면 쪽(도 5에서 위쪽)으로 방출되는 광량을 증가시키기 위해서는 어느 정도의 면적을 확보할 필요가 있다. 한편, 구형 볼(12)들이 너무 듬성듬성하게 코팅되면, 반도체 섬(20)들의 측벽에서부터 성장되는 화합물 반도체층(도 4의 40)의 성장 시간이 너무 오래 걸리게 된다. 따라서, 구형 볼의 코팅 밀도는 발광 소자의 발광 효율과 화합물 반도체층(40)의 성장 속도를 고려하여 적절하게 조절한다.
도 2를 참조하면, 코팅된 구형 볼(12)들을 식각 마스크로 사용하여 화합물 반도체층(11)을 식각하여 원기둥 모양의 반도체 섬(20)들을 형성한다. 즉, 고비용이 드는 포토마스크를 이용한 사진 식각 공정을 이용하지 않고 구형 볼(12)을 식각 마스크로 사용함으로써 간단하고 저렴하게 구형 볼들의 코팅 밀도와 동일한 밀도로 구형 볼과 동일한 직경의 반도체 섬(20)들을 형성할 수 있다.
이 식각 공정은 식각 이방성이 양호한 건식 식각을 이용하는 것이 바람직한데, 구체적으로 반응성 이온 식각(Reactive Ion Etching; RIE)이나, ICP(Inductively Coupled Plasma) 또는 TCP(Transformer Coupled Plasma) 등의 플라즈마 식각을 이용할 수 있다. 이때 식각 가스는 식각 대상인 화합물 반도체층(11)을 이루는 물질에 따라 통상 사용하는 식각 가스를 사용할 수 있다. 예를 들어, 화합물 반도체층(11)이 GaN으로 이루어진 경우, 식각 가스는 BCl3나 Cl2 등을 이용하면 된다. 또한, 식각 시간이나 공정 압력, 온도 등의 공정 조건은 구체적인 식각 방법과 식각 깊이 즉, 형성하고자 하는 반도체 섬(20)의 높이에 따라 식각 속도를 고려하여 정하면 된다. 본 발명이 이에 한정되는 것은 아니지만, 반도체 섬(20)의 높이는 본 발명의 화합물 반도체 기판을 발광 소자에 적용하는 경우에 대략 0.5~5.0㎛정도가 적당하다.
한편, 이상의 설명에서는 기판(10) 상에 화합물 반도체층(11)을 형성하고 이 화합물 반도체층(11)을 기판 쪽으로 식각해 들어감으로써 반도체 섬(20)을 형성하는 것으로 설명하였지만, 본 발명이 이에 한정되지는 않는다. 즉, 도 6에 도시한 바와 같이, 상기의 화합물 반도체층(11)을 생략하고, 기판(10') 상에 직접 구형 볼(12)을 코팅한 다음, 구형 볼을 식각 마스크로 기판(10')을 소정 깊이로 식각함으로써 기판(10')과 동일한 재질의 섬(20')들을 형성할 수도 있다. 이 경우 기판(10')의 식각 방법은 상술한 화합물 반도체층(11)의 식각 방법과 동일한 건식 식각을 이용할 수 있는데, 다만 식각 대상물의 재질이 변경됨에 따라 식각 가스와 구체적인 공정 조건들이 다소 변경된다. 예를 들어, 기판(10')이 실리콘으로 이루어지는 경우, 식각 가스는 SF6나 C4F8 등을 이용할 수 있다.
이어서, 기판 상의 반도체 섬(20)들 사이 영역 바닥에 금속층(30)을 증착한다. 금속층(30)은 공정 조건이 까다로운 에피택셜 성장 방식으로 형성할 필요는 없으므로, 양산성을 고려하여 스퍼터링(sputtering)이나 이베포레이션(evaporation) 방식으로 증착하면 된다. 특히, 증착 이방성이 좋은 스퍼터링이 바람직하다. 이 금속층(30)은 활성층(52)에서 나온 빛이 기판(10)으로 흡수되어 소실되는 것을 막고 발광 소자의 표면 쪽으로 반사시키는 반사막으로 기능하며, 또한 발광 소자의 일방 전극으로 기능하게 되므로 반사율이 좋고 전기 저항이 적은 것이 바람직한데, 예컨대 Pt, Au, Ag, Ta, Ti, Cr, Al, Cu나 이들의 합금을 사용할 수 있다. 또한, 금속층은 서로 다른 금속으로 2층 이상으로 형성할 수도 있고, 이때 각각의 층의 증착 방법은 동일하거나 다르게 할 수 있다.
금속층(30)의 두께는 빛이 투과되지 않고 반사될 정도의 두께 이상이면 되고, 다음 단계에서 금속층 위로 노출된 반도체 섬(20)들의 측벽에서부터 화합물 반도체층(40)이 성장될 수 있도록, 반도체 섬(20)의 높이보다 작은 두께이면 된다. 예컨대, 금속층(30)의 두께는 수십~수백 nm 정도이면 된다. 이렇게 금속을 증착하면, 도 3에 도시된 바와 같이, 반도체 섬(20)들의 측벽이나 구형 볼(12)의 표면보다는 반도체 섬(20)들 사이 영역 바닥부에 주로 증착되고, 반도체 섬(20)들의 아래쪽 둘레에서 약간 더 높게 증착됨으로써, 약간 오목한 형상의 금속층(30)이 형성된다.
이렇게 형성된 금속층(30)에 대해서는 열처리를 수행할 수 있다. 즉, 암모니아나 질소 분위기에서 금속층(30)을 이루는 금속의 융점 이하의 온도, 예컨대 300~600℃에서, 수~수십초 동안 급속 열처리를 수행한다. 이 열처리에 의해 금속층이 리플로우(reflow)되어 표면이 평탄해지게 되어 빛의 반사율을 더욱 높일 수 있다. 또한, 이 열처리에 의해 금속층(30)을 안정화시켜 산화를 방지할 수 있으며, 후속 공정에서 금속층이 들뜨거나 박리되는 것을 방지할 수 있다.
이어서, 반도체 섬(20) 사이 영역에 금속층(30)이 형성된 기판에 대하여 화합물 반도체를 성장시키면, 도 4에 도시된 바와 같이, 반도체 섬(20)의 측벽에서부터 성장되어 반도체 섬(20)과 그 위의 구형 볼(12)을 덮는 화합물 반도체층(40)이 형성된다. 이 화합물 반도체층(40)의 성장 방법은, 전술한 화합물 반도체층(11)의 성장과 마찬가지로, MOCVD법 등을 이용하면 된다. 다만, 화합물 반도체층(40)은 기판(10) 표면의 전체 영역에서 성장되는 화합물 반도체층(11)과 달리, 금속층(30) 위로 노출된 반도체 섬(20)들의 측벽 표면에서부터 성장되므로, 이른바 PE(Pendeo-Epitaxy) 성장 메카니즘에 따라 성장된다.
PE 성장 기술은 기본적으로 ELO 방법과 동일한 방법이다. 다만, ELO 방법에서는 평탄한 반도체층 위에 반도체층의 일부를 노출시키는 마스크를 형성하고 화합물 반도체를 성장시킴으로써 화합물 반도체가 노출된 반도체층으로부터 일단 수직 방향으로 성장되다가 마스크 위에서 수평 방향으로 확장되어 서로 만나 연결된 화합물 반도체층을 형성하지만, PE 성장법에서는 도 3에 도시된 바와 같이 반도체 섬(20)들 사이의 공간이 있으므로, 반도체 섬(20)들의 측벽에서부터 성장되는 화합물 반도체가 일단 수평 방향으로 성장되다가 서로 만나 합쳐진 후 기판에 수직한 방향으로 성장되고, 구형 볼(12)들 위에서 다시 수평 방향으로 확장되어 서로 만나 연결된 화합물 반도체층(40)을 형성하게 된다. 또한, 이때 반도체 섬(20)들 사이 영역에 형성된 금속층(30) 상에서는 화합물 반도체의 성장이 잘 일어나지 않으므로, 금속층(30)과 화합물 반도체층(40)의 계면에는 자연스럽게 기공층(45)이 형성된다. 이 기공층(45)은, 발광 소자를 만들었을 때 활성층(52)에서 방출되어 기판(10) 쪽으로 진행하는 빛에 대하여 매질간 굴절률 차이에 의한 반사율을 향상시켜 발광 효율을 더욱 개선하는 역할을 한다.
상기의 화합물 반도체층(40)은 본 실시예의 화합물 반도체 기판을 사용하여 제조하고자 하는 화합물 반도체 소자에 따라 다양하게 구성할 수 있다. 예컨대, 화합물 반도체층(40)은 동일한 물질로 이루어진 단층일 수도 있고, 다른 물질로 이루어진 다층으로 형성할 수 있다. 또한, 화합물 반도체층의 증착시, 목적하는 용도에 따라 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 다양한 이종물질을 주입하면서 증착 공정을 수행함으로써 이종물질이 첨가된 형태의 화합물 반도체층을 제조할 수도 있다. 이러한 이종물질은 화합물 반도체층의 전기적, 광학적 또는 자기적 성질을 변화시키기 위하여 사용자의 요구에 따라 선택적으로 추가할 수 있다. 이종물질은 인시츄 도핑(in-situ doping), 익스시츄 도핑(ex-situ doping) 또는 이온주입(implantation) 등을 통해 첨가할 수 있다. 인시츄 도핑은 반도체층을 성장시킬 때 추가하고자 하는 이종물질을 첨가하는 방법이고, 익스시츄 도핑은 화합물 반도체층을 성장시킨 후 열처리나 플라즈마(plasma) 처리로 이종물질을 화합물 반도체층에 주입하는 방법이다. 이온주입은 추가하고자 하는 이종물질을 가속시켜 화합물 반도체층과 충돌시켜 반도체층 내에 이종물질을 주입하는 방법이다.
또한, 본 실시예에 따라 화합물 반도체층을 형성한 후, 이를 기초로, 즉 상기 화합물 반도체층을 기판으로 사용하여 HVPE(Hydride Vapor Phase Epitaxy)법을 이용하여 두꺼운 화합물 반도체층을 증착할 수도 있다. HVPE법은 기상 성장 방식의 일종으로서 기판 위에 가스들을 흘려줌으로써 가스들의 반응에 의하여 결정이 성장되는 방식이다. 이렇게 HVPE법에 의하여 두꺼운 화합물 반도체층이 형성되면, 기판과 화합물 반도체층을 분리하거나 기판을 연마 또는 식각하여 제거하고, 기판 위에 성장된 균일하고 고품질의 화합물 반도체층 만을 선택하여 사용할 수도 있다.
HVPE법을 이용하여 화합물 반도체층 상에 화합물 반도체층, 예컨대 GaN 후막을 형성하는 방법을 설명하면, 반응기 안에 Ga 금속을 수납한 용기를 배치해 두고, 상기 용기 주위에 설치한 히터로 가열하여 Ga 융액을 만든다. 이렇게 얻은 Ga 융액과 HCl을 반응시켜 GaCl 가스를 만든다.
이를 반응식으로 나타내면 다음과 같다.
Ga(l)+HCl(g) → GaCl(g)+1/2H2(g)
이 GaCl 가스와 암모니아(NH3)을 반응시키면 GaN층이 형성되게 되는데, 다음과 같은 반응에 의해 GaN층이 형성되게 된다.
GaCl(g)+NH3 → GaN+HCl(g)+H2
이때 반응되지 않은 기체는 다음과 같은 반응에 의해 배기되게 된다.
HCl(g)+NH3 → NH4Cl(g)
HVPE법은 100㎛/hr 정도의 빠른 성장률로 후막 성장이 가능하므로 높은 생산성을 얻을 수 있다.
한편, 상술한 설명에서는 반도체 섬(20)의 형성에 사용한 구형 볼(12)을 반도체 섬(20) 위에 코팅된 상태 그대로 놔두고 화합물 반도체층(40)을 성장하는 것으로 설명하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 도 7에 도시된 바와 같이, 반도체 섬(20)을 형성한 후 또는 금속층(30)을 증착한 후 구형 볼(12)을 제거하고, 화합물 반도체층(40)을 성장시킬 수도 있다.
구형 볼(12)은 반도체 섬(20) 즉, 화합물 반도체층(11)과의 접착력이 그렇게 크지는 않으므로 비교적 간단히, 예컨대 초음파 세척과 같은 방법으로 제거할 수 있다. 또는, 구형 볼(12)은 화학적 에칭을 통해 제거할 수도 있는데, 예를 들어, 구형 볼이 산화실리콘으로 이루어진 경우는 기판 전체를 불산 용액에 담가 습식 식각함으로써 제거할 수 있다.
이어서, 상기와 같이 얻어진 화합물 반도체 기판을 이용하여 발광 소자를 제조하는 방법을 설명한다.
먼저, 도 5와 같이, 화합물 반도체층(50)을 통상적인 발광 소자의 구성요소인 제1도전형(예컨대 n형)의 화합물 반도체층(51), 활성층(52) 및 제2도전형(p형)의 화합물 반도체층(53)을 포함하는 구조가 되도록 형성한다. 이는, 전술한 바와 같이 도 4의 화합물 반도체층(40)을 상기와 같은 구조가 되도록 다층으로 형성하거나, 도 4의 화합물 반도체층(40)을 제1도전형의 화합물 반도체층으로서 형성하고, 그 위에 차례로 활성층 및 제2도전형의 화합물 반도체층을 더 성장시킴으로써 가능하다. 여기서, 제1도전형의 화합물 반도체층(51)은 예컨대 n-GaN층으로 이루어지고, 제2도전형의 화합물 반도체층(53)은 p-GaN층으로 이루어질 수 있다. 또한, 활성층(52)은 예컨대 InGaN층으로서 양자우물 구조 또는 다중양자우물 구조를 가질 수 있다.
이어서, 제2도전형의 화합물 반도체층(53), 활성층(52), 제1도전형의 화합물 반도체층(51)의 일부 영역을 차례로 패터닝하고 노출된 일부의 구형 볼(12)들 및 반도체 섬(20)들을 식각하여 금속층(30)의 일부를 노출시킨다. 그리고, 그 위에 전극(전극 패드)이 될 도전물질을 증착하고 패터닝하여 제1전극(61) 및 제2전극(62)을 형성한다. 이 전극(전극 패드)을 이루는 도전물질은 예컨대, Ni 또는 Au와 같이 발광 소자의 전극으로 널리 사용되는 금속 또는 그 합금이나, ITO 등의 투명 금속 산화물로 이루어질 수 있다.
이렇게 하여 얻어진 발광 소자에서, 금속층(30)은 전술한 바와 같이 평면적으로 서로 연결된 형태이므로, 제1전극(전극 패드)(61)과 전기적으로 연결되어 제1도전형의 화합물 반도체층(51) 쪽의 전극으로 기능하게 되어 종래에 비해 전극의 전기 저항이 현저하게 감소되어 소비전력의 절감에 기여한다. 또한, 이 금속층(30)은 기공층(45)과 함께, 활성층(52)에서 방출되어 기판(10) 쪽으로 나오는 빛을 발광 소자의 표면쪽(제2도전형의 화합물 반도체층(53)쪽)으로 반사하여, 기판(10)에 의해 흡수 소멸되는 광량을 저감시킴으로써 소자의 발광 효율을 비약적으로 향상시킨다.
이상, 본 발명의 바람직한 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 화합물 반도체 기판 및 화합물 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
도 6 및 도 7은 본 발명의 변형예에 따른 화합물 반도체 기판의 제조 공정 중 일부를 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 구형 볼
20 : 반도체 섬 30 : 금속층
40,50 : 화합물 반도체층 45 : 기공층
61,62 : 전극(전극 패드)

Claims (23)

  1. 기판;
    상기 기판의 표면에 수직한 방향으로 다수 개 형성된 원기둥 모양의 반도체 섬들(islands);
    상기 반도체 섬들 사이 영역의 바닥에 증착되고, 두께가 상기 반도체 섬들의 높이보다 작은 금속층; 및
    상기 금속층 위로 노출된 상기 반도체 섬들의 측면에서부터 성장되어 상기 반도체 섬들을 덮는 화합물 반도체층을 포함하는 화합물 반도체 기판.
  2. 제1항에 있어서,
    상기 반도체 섬들 위에는 각각 구형의 볼이 배치되어 있고, 상기 화합물 반도체층은 상기 구형의 볼들까지 덮고 있는 것을 특징으로 하는 화합물 반도체 기판.
  3. 제2항에 있어서,
    상기 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr,Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, 또는 CdS 볼로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
  4. 제1항에 있어서,
    상기 반도체 섬의 직경이 10㎚~2㎛인 것을 특징으로 하는 화합물 반도체 기판.
  5. 제1항에 있어서,
    상기 금속층과 화합물 반도체층의 계면에는 기공층이 형성되어 있는 것을 특징으로 하는 화합물 반도체 기판.
  6. 제1항에 있어서,
    상기 반도체 섬들이 상기 화합물 반도체층과 동일한 물질로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
  7. 제1항에 있어서,
    상기 화합물 반도체층은 GaN, AlN, InN 또는 이들의 조합(GaxAlyInzN, x+y+z=1)으로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
  8. 제7항에 있어서,
    상기 화합물 반도체층은 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 이종물질을 추가로 함유하는 것을 특징으로 하는 화합물 반도체 기판.
  9. 제1항에 있어서,
    상기 반도체 섬들이 상기 기판과 동일한 물질로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
  10. 제1항에 있어서, 상기 기판은 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또는 Si로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
  11. 제1항에 있어서,
    상기 금속층은 Pt, Au, Ag, Ta, Ti, Cr, Al, Cu 또는 이들의 합금으로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
  12. 제1항 내지 제11항 중 어느 한 항에 기재된 화합물 반도체 기판을 이용하여 제조된 화합물 반도체 소자로서,
    상기 화합물 반도체층은, 제1도전형의 화합물 반도체층; 상기 제1도전형의 화합물 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제2도전형의 화 합물 반도체층을 포함하고,
    상기 금속층을 제1전극으로 사용하며,
    상기 제2도전형의 화합물 반도체층 상에 형성된 제2전극을 포함하는 화합물 반도체 소자.
  13. 기판 상에 다수의 구형 볼을 코팅하는 단계;
    상기 구형 볼을 식각 마스크로 하여 상기 기판을 이방성 식각하여, 원기둥 모양의 섬들을 형성하는 단계;
    상기 기판 상의 상기 섬들 사이의 영역에 상기 섬들의 높이보다 작은 두께로 금속층을 증착하는 단계; 및
    상기 금속층 위로 노출된 상기 섬들의 측면에서부터 제1 화합물 반도체를 성장시켜, 상기 섬들을 덮고 서로 연결된 구조의 제1 화합물 반도체층을 형성하는 단계;를 포함하는 화합물 반도체 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 구형 볼을 코팅하는 단계 이전에, 상기 기판 상에 제2 화합물 반도체를 증착하여 제2 화합물 반도체층을 형성하는 단계를 더 포함하여,
    상기 구형 볼을 코팅하는 단계는, 상기 제2 화합물 반도체층 상에 상기 구형 볼을 코팅하고,
    상기 섬들을 형성하는 단계는, 상기 제2 화합물 반도체층을 식각하여 상기 제2 화합물 반도체로 이루어진 섬들을 형성하는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  15. 제13항 또는 제14항에 있어서,
    상기 구형 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr,Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, 또는 CdS 볼로 이루어진 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  16. 제13항 또는 제14항에 있어서,
    상기 구형 볼의 지름은 10㎚~2㎛인 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  17. 제13항 또는 제14항에 있어서,
    상기 금속층은 Pt, Au, Ag, Ta, Ti, Cr, Al, Cu 또는 이들의 합금으로 이루어지는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  18. 제13항 또는 제14항에 있어서,
    상기 금속층은 스퍼터링(sputtering) 또는 이베포레이션(evaporation) 방식으로 증착되는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  19. 제13항 또는 제14항에 있어서,
    상기 섬들을 형성하는 단계 이후, 상기 제1 화합물 반도체층을 형성하는 단계 이전에, 상기 구형 볼들을 제거하는 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  20. 제14항에 있어서,
    상기 제1 화합물 반도체와 제2 화합물 반도체는 동일한 물질로 이루어진 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  21. 제13항 또는 제14항에 있어서,
    상기 제1 및 제2 화합물 반도체층은, 서로 독립적으로, GaN, AlN, AlGaN 또는 이들의 조합으로 이루어진 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  22. 제21항에 있어서, 상기 제1 화합물 반도체, 제2 화합물 반도체, 또는 제1 및 제2 화합물 반도체는, Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 이종물질을 추가로 함유하는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  23. 제13항 또는 제14항에 있어서,
    상기 기판은 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또는 Si로 이루어지는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
KR1020080075493A 2008-08-01 2008-08-01 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자 KR100956499B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020080075493A KR100956499B1 (ko) 2008-08-01 2008-08-01 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
PCT/KR2009/004215 WO2010013936A2 (en) 2008-08-01 2009-07-29 Semiconductor device, light emitting device and method of manufacturing the same
EP09803141.2A EP2316139B1 (en) 2008-08-01 2009-07-29 Light emitting device and method of manufacturing the same
US13/057,136 US9425352B2 (en) 2008-08-01 2009-07-29 Semiconductor device, light emitting device and method of manufacturing same
CN200980130443.XA CN102124576B (zh) 2008-08-01 2009-07-29 半导体器件、发光器件及其制造方法
JP2011521022A JP5323934B2 (ja) 2008-08-01 2009-07-29 半導体素子、発光素子及びその製造方法
TW098125695A TWI495142B (zh) 2008-08-01 2009-07-30 半導體裝置、發光裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080075493A KR100956499B1 (ko) 2008-08-01 2008-08-01 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자

Publications (2)

Publication Number Publication Date
KR20100013802A KR20100013802A (ko) 2010-02-10
KR100956499B1 true KR100956499B1 (ko) 2010-05-07

Family

ID=41610844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075493A KR100956499B1 (ko) 2008-08-01 2008-08-01 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자

Country Status (7)

Country Link
US (1) US9425352B2 (ko)
EP (1) EP2316139B1 (ko)
JP (1) JP5323934B2 (ko)
KR (1) KR100956499B1 (ko)
CN (1) CN102124576B (ko)
TW (1) TWI495142B (ko)
WO (1) WO2010013936A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998013B1 (ko) 2008-08-29 2010-12-03 삼성엘이디 주식회사 반도체 발광소자
CN102263177A (zh) * 2010-05-25 2011-11-30 Lg伊诺特有限公司 发光器件、发光器件封装以及照明***

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101522B2 (en) * 2010-02-25 2012-01-24 National Taiwan University Silicon substrate having nanostructures and method for producing the same and application thereof
TWI414065B (zh) * 2010-07-29 2013-11-01 Advanced Optoelectronic Tech 複合式基板、氮化鎵基元件及氮化鎵基元件的製造方法
TWI495147B (zh) * 2010-08-27 2015-08-01 Advanced Optoelectronic Tech 發光二極體及其製造方法
TWI419367B (zh) 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
KR20120099318A (ko) * 2011-01-26 2012-09-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
TW201351696A (zh) * 2011-05-31 2013-12-16 Aceplux Optotech Inc 高光取出率發光二極體的製作方法
CN102299055A (zh) * 2011-06-13 2011-12-28 协鑫光电科技（张家港）有限公司 于蓝宝石衬底表面制作纳米球的方法
TWI656660B (zh) * 2011-10-27 2019-04-11 晶元光電股份有限公司 半導體發光二極體結構
TWI484663B (zh) * 2012-03-14 2015-05-11 Genesis Photonics Inc 半導體發光元件及其製作方法
JP6724687B2 (ja) * 2016-08-01 2020-07-15 日亜化学工業株式会社 ナノロッドの形成方法及び半導体素子の製造方法
CN107204288A (zh) * 2017-05-26 2017-09-26 武汉纺织大学 一种三维微结构的刻蚀方法及其应用
CN109301045B (zh) * 2018-10-19 2020-07-31 京东方科技集团股份有限公司 一种发光器件及其制备方法、显示装置
CN115602724B (zh) * 2022-11-30 2023-03-28 江苏能华微电子科技发展有限公司 一种异质结场效应晶体管的外延结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070063731A (ko) * 2005-12-15 2007-06-20 엘지전자 주식회사 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자
JP2007243090A (ja) * 2006-03-13 2007-09-20 Sumitomo Chemical Co Ltd ３−５族窒化物半導体基板の製造方法
KR20070104421A (ko) * 2005-02-18 2007-10-25 스미또모 가가꾸 가부시키가이샤 반도체 발광 소자 및 그 제조 방법
KR100828873B1 (ko) 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0942459B1 (en) 1997-04-11 2012-03-21 Nichia Corporation Method of growing nitride semiconductors
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
EP0977063A1 (en) 1998-07-28 2000-02-02 Interuniversitair Micro-Elektronica Centrum Vzw A socket and a system for optoelectronic interconnection and a method of fabricating such socket and system
JP2000091628A (ja) * 1998-09-09 2000-03-31 Murata Mfg Co Ltd 半導体発光素子
KR100455277B1 (ko) 1999-02-12 2004-11-06 삼성전자주식회사 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법
JP2001044121A (ja) * 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
JP2001144321A (ja) * 1999-11-04 2001-05-25 Shurai Kagi Kofun Yugenkoshi 発光素子及びその製造方法
JP4050444B2 (ja) 2000-05-30 2008-02-20 信越半導体株式会社 発光素子及びその製造方法
JP2003188324A (ja) 2001-12-20 2003-07-04 Mitsubishi Electric Corp 放熱基材、放熱基材の製造方法、及び放熱基材を含む半導体装置
JP4179942B2 (ja) 2003-07-31 2008-11-12 シャープ株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
JP4353167B2 (ja) 2004-10-21 2009-10-28 日亜化学工業株式会社 半導体発光素子とその製造方法
KR100664986B1 (ko) 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
US7202173B2 (en) * 2004-12-20 2007-04-10 Palo Alto Research Corporation Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
KR100712753B1 (ko) 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
EP2410582B1 (en) * 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR101129094B1 (ko) * 2005-05-26 2012-03-23 엘지이노텍 주식회사 로드형 발광 소자 및 그의 제조방법
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법
JP2007019318A (ja) 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP4552828B2 (ja) 2005-10-26 2010-09-29 パナソニック電工株式会社 半導体発光素子の製造方法
JP5031235B2 (ja) 2006-01-13 2012-09-19 株式会社 ソキア・トプコン リフレクタ装置
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
FR2902237B1 (fr) * 2006-06-09 2008-10-10 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique emetteur de lumiere a nanofils semi-conducteurs formes sur un substrat metallique
JP2008108757A (ja) 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
TWI322522B (en) 2006-12-18 2010-03-21 Delta Electronics Inc Electroluminescent device, and fabrication method thereof
JP4982176B2 (ja) * 2006-12-28 2012-07-25 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
GB0702560D0 (en) 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP5097460B2 (ja) * 2007-06-26 2012-12-12 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR100904588B1 (ko) * 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070104421A (ko) * 2005-02-18 2007-10-25 스미또모 가가꾸 가부시키가이샤 반도체 발광 소자 및 그 제조 방법
KR20070063731A (ko) * 2005-12-15 2007-06-20 엘지전자 주식회사 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자
JP2007243090A (ja) * 2006-03-13 2007-09-20 Sumitomo Chemical Co Ltd ３−５族窒化物半導体基板の製造方法
KR100828873B1 (ko) 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998013B1 (ko) 2008-08-29 2010-12-03 삼성엘이디 주식회사 반도체 발광소자
CN102263177A (zh) * 2010-05-25 2011-11-30 Lg伊诺特有限公司 发光器件、发光器件封装以及照明***
US8575635B2 (en) 2010-05-25 2013-11-05 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system

Also Published As

Publication number Publication date
US9425352B2 (en) 2016-08-23
JP2011530164A (ja) 2011-12-15
CN102124576A (zh) 2011-07-13
TW201007998A (en) 2010-02-16
US20110315996A1 (en) 2011-12-29
WO2010013936A2 (en) 2010-02-04
WO2010013936A3 (en) 2010-05-27
EP2316139A2 (en) 2011-05-04
TWI495142B (zh) 2015-08-01
EP2316139A4 (en) 2014-07-30
CN102124576B (zh) 2015-08-19
KR20100013802A (ko) 2010-02-10
JP5323934B2 (ja) 2013-10-23
EP2316139B1 (en) 2018-03-21

Similar Documents

Publication Publication Date Title
KR100956499B1 (ko) 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR100831843B1 (ko) 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR100994643B1 (ko) 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
KR100712753B1 (ko) 화합물 반도체 장치 및 그 제조방법
JP4818464B2 (ja) 微細構造の製造方法
WO2000057460A1 (fr) PROCEDE DE CROISSANCE DE CRISTAUX SEMICONDUCTEURS COMPOSES DE GaN, ET SUBSTRAT DE SEMICONDUCTEUR
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR101142082B1 (ko) 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자
JP5015480B2 (ja) 半導体単結晶基板の製造方法
KR100932615B1 (ko) 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법
KR100834696B1 (ko) 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자
JP5071484B2 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
JP2006135222A (ja) エッチング方法及び半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 10