KR101853582B1 - 탄성파 디바이스 - Google Patents

탄성파 디바이스 Download PDF

Info

Publication number
KR101853582B1
KR101853582B1 KR1020170031656A KR20170031656A KR101853582B1 KR 101853582 B1 KR101853582 B1 KR 101853582B1 KR 1020170031656 A KR1020170031656 A KR 1020170031656A KR 20170031656 A KR20170031656 A KR 20170031656A KR 101853582 B1 KR101853582 B1 KR 101853582B1
Authority
KR
South Korea
Prior art keywords
substrate
pad
elastic wave
wave filter
terminal
Prior art date
Application number
KR1020170031656A
Other languages
English (en)
Other versions
KR20170128076A (ko
Inventor
다꾸마 구로야나기
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20170128076A publication Critical patent/KR20170128076A/ko
Application granted granted Critical
Publication of KR101853582B1 publication Critical patent/KR101853582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14544—Transducers of particular shape or position
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본원발명의 과제는 아이솔레이션 특성을 향상시키는 것이다.
제1 기판(10)과, 상기 제1 기판의 제1 면(70)에 설치된 제1 탄성파 필터와, 상기 제1 면에 설치되고, 상기 제1 면에 있어서 상기 제1 탄성파 필터와 전기적으로 분리된 패드(35b)와, 상기 제1 면에 설치되고, 상기 제1 면에 있어서 상기 패드와 상기 제1 탄성파 필터 사이에 설치된 접지 패턴(37)과, 상기 패드와 전기적으로 접속되고, 평면에서 볼 때 상기 제1 탄성파 필터와 적어도 일부 영역에서 겹치는 제2 탄성파 필터를 구비하는 탄성파 디바이스.

Description

탄성파 디바이스{ACOUSTIC WAVE DEVICE}
본 발명은 탄성파 디바이스에 관한 것으로, 기판에 설치된 탄성파 필터를 갖는 탄성파 디바이스에 관한 것이다.
탄성파 디바이스의 패키징 방법으로서, 탄성파 소자가 설치된 칩을 페이스 다운 실장하고, 칩의 둘레를 밀봉 부재로 덮는 방법이 알려져 있다. 특허문헌 1에는, 표면에 각각 탄성파 소자가 형성된 2개의 기판을, 탄성파 소자가 공극을 통해서 대향하도록, 중간층을 통해서 접합하는 것이 기재되어 있다.
일본특허공표 제2008-546207호 공보
탄성파 필터를 다른 면에 형성하고 적층함으로써, 탄성파 디바이스의 소형화가 가능하게 된다. 그러나, 탄성파 필터끼리가 간섭하여, 아이솔레이션 특성이 열화된다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 아이솔레이션 특성을 향상시키는 것을 목적으로 한다.
본 발명은, 제1 기판과, 상기 제1 기판의 제1 면에 설치된 제1 탄성파 필터와, 상기 제1 면에 설치되고, 상기 제1 면에 있어서 상기 제1 탄성파 필터와 전기적으로 분리된 패드와, 상기 제1 면에 설치되고, 상기 제1 면에 있어서 상기 패드와 상기 제1 탄성파 필터 사이에 설치된 접지 패턴과, 상기 패드와 전기적으로 접속되고, 평면에서 볼 때 상기 제1 탄성파 필터와 적어도 일부 영역에서 겹치는 제2 탄성파 필터를 구비하는 탄성파 디바이스이다.
상기 구성에 있어서, 상기 제1 기판의 상기 제1 면과 반대의 면인 제3 면에 설치되고, 상기 제1 탄성파 필터와 전기적으로 접속된 제1 신호 단자와, 상기 제3 면에 설치되고, 상기 패드를 통해서 상기 제2 탄성파 필터에 전기적으로 접속된 제2 신호 단자와, 상기 제3 면에 설치되고, 상기 접지 패턴과 전기적으로 접속된 접지 단자와, 상기 제1 기판의 상기 제1 면 위에 탑재된 제2 기판을 구비하고, 상기 제2 탄성파 필터는 상기 제2 기판의 제2 면에 설치되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 제2 기판은, 상기 제2 면이 공극을 통해서 상기 제1 면과 대향하도록 상기 제1 면 위에 탑재되고, 상기 제2 탄성파 필터와 상기 패드는 범프를 통해서 전기적으로 접속되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 제1 기판 위에 상기 제1 탄성파 필터, 상기 패드 및 상기 접지 패턴을 둘러싸도록 설치되고, 상기 제1 탄성파 필터와 상기 제2 탄성파 필터를 상기 공극에 밀봉하는 밀봉부를 구비하는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 제2 기판은, 상기 제2 면의 반대의 면이 상기 제1 면과 대향하도록 상기 제1 면 위에 탑재되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 제1 기판을 관통하고, 상기 제1 탄성파 필터와 상기 제1 신호 단자를 전기적으로 접속하는 제1 관통 배선과, 상기 제1 기판을 관통하고, 상기 패드와 상기 제2 신호 단자를 전기적으로 접속하는 제2 관통 배선을 구비하는 구성으로 할 수 있다.
상기 구성에 있어서, 제3 면을 갖는 제2 기판과, 상기 제3 면에 설치되고, 상기 제1 탄성파 필터와 전기적으로 접속된 제1 신호 단자와, 상기 제3 면에 설치되고, 상기 패드를 통해서 상기 제2 탄성파 필터에 전기적으로 접속된 제2 신호 단자와, 상기 제3 면에 설치되고, 상기 접지 패턴과 전기적으로 접속된 접지 단자를 구비하고, 상기 제1 기판은, 상기 제2 기판 위에 탑재되고, 상기 제2 탄성파 필터는, 상기 제1 기판의 상기 제1 면의 반대의 면인 제2 면에 설치되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 제1 기판은 상기 제1 면이 상기 제3 면의 반대의 면에 대향하도록 상기 제2 기판 위에 탑재되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 접지 패턴은 상기 제1 면에 있어서 상기 패드를 둘러싸는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 접지 패턴은 상기 제1 면에 있어서 상기 제1 탄성파 필터와 전기적으로 분리되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 제1 탄성파 필터 및 상기 제2 탄성파 필터 중 어느 한쪽은 공통 단자와 송신 단자 사이에 접속된 송신 필터이고, 상기 제1 탄성파 필터 및 상기 제2 탄성파 필터의 다른 쪽은 상기 공통 단자와 수신 단자 사이에 접속된 수신 필터이고, 상기 제1 신호 단자는 상기 송신 단자 및 상기 수신 단자 중 어느 한쪽이며, 상기 제2 신호 단자는 상기 송신 단자 및 상기 수신 단자의 다른 쪽인 구성으로 할 수 있다.
상기 구성에 있어서, 상기 제1 탄성파 필터와 상기 제2 탄성파 필터의 통과 대역은 다른 구성으로 할 수 있다.
본 발명에 따르면 아이솔레이션 특성을 향상시킬 수 있다.
도 1은 실시예 1에 따른 탄성파 디바이스의 단면도이다.
도 2의 (a)는 탄성파 공진기(12)의 평면도, 도 2의 (b)는 탄성파 공진기(22)의 단면도이다.
도 3은 실시예 1에 있어서의 기판(10)의 상면의 평면도이다.
도 4는 실시예 1에 있어서의 기판(20)의 하면의 평면도이다.
도 5는 실시예 1에 있어서의 기판(10)의 하면의 평면도이다.
도 6은 비교예 1에 따른 탄성파 디바이스의 단면도이다.
도 7은 비교예 1에 있어서의 기판(10)의 평면도이다.
도 8은 실시예 1의 변형예 1에 있어서의 기판(10)의 상면의 평면도이다.
도 9는 실시예 1의 변형예 2에 있어서의 기판(10)의 상면의 평면도이다.
도 10은 실시예 2에 따른 탄성파 디바이스의 단면도이다.
도 11은 실시예 2에 있어서의 기판(10)의 상면의 평면도이다.
도 12는 실시예 2에 있어서의 기판(20)의 하면의 평면도이다.
도 13의 (a) 내지 도 13의 (d)는 실시예 2에 따른 탄성파 디바이스의 제조 방법을 도시하는 단면도(그 1)이다.
도 14의 (a) 내지 도 14의 (d)는 실시예 2에 따른 탄성파 디바이스의 제조 방법을 도시하는 단면도(그 2)이다.
도 15의 (a) 내지 도 15의 (c)는 실시예 2에 따른 탄성파 디바이스의 제조 방법을 도시하는 단면도(그 3)이다.
도 16은 실시예 2의 변형예 1에 있어서의 기판(10)의 상면의 평면도이다.
도 17은 실시예 2의 변형예 2에 있어서의 기판(20)의 하면의 평면도이다.
도 18의 (a) 및 도 18의 (b)는 도 16 및 도 17의 각각 A-A 단면도 및 B-B 단면도이다.
도 19의 (a) 및 도 19의 (b)는 실시예 3 및 실시예 3의 변형예 1에 따른 탄성파 디바이스의 단면도이다.
도 20의 (a) 및 도 20의 (b)는 각각 실시예 4 및 실시예 4의 변형예 1에 따른 탄성파 디바이스의 단면도이다.
도 21은 실시예 5에 따른 탄성파 디바이스의 단면도이다.
이하, 도면을 참조해 본 발명의 실시예에 대해서 설명한다.
실시예 1
도 1은 실시예 1에 따른 탄성파 디바이스의 단면도이다. 도 1에 도시한 바와 같이, 기판(10) 위에 기판(20)이 탑재되어 있다. 기판(10)의 상면, 기판(20)의 하면 및 기판(10)의 하면은, 각각 제1 면(70), 제2 면(72) 및 제3 면(74)에 상당한다. 기판(10)은 지지 기판(10a)과 압전 기판(10b)을 갖는다. 지지 기판(10a)은 예를 들어 사파이어 기판, 스피넬 기판, 알루미나 기판 또는 실리콘 기판이다. 압전 기판(10b)은, 예를 들어 탄탈산리튬 기판 또는 니오븀산리튬 기판이다. 압전 기판(10b)은 지지 기판(10a)의 상면에 접합되어 있다. 압전 기판(10b)과 지지 기판(10a)의 접합면은 평면이며 평탄하다.
기판(10)의 상면(즉 제1 면(70))에 탄성파 공진기(12), 배선(34), 패드(35a 및 35b) 및 접지 패턴(37)이 설치되어 있다. 탄성파 공진기(12)는 금속층(17)으로 형성되고, 배선(34), 패드(35a 및 35b) 및 접지 패턴(37)은 금속층(17)과 금속층(17) 위에 설치된 금속층(18)으로 형성되어 있다. 금속층(17)은, 예를 들어 알루미늄층 또는 구리층이다. 금속층(18)은, 예를 들어 구리층 또는 금층이다. 기판(10)의 하면(즉 제3 면(74))에 단자(30a 내지 30c)가 설치되어 있다. 단자(30a 내지 30c)는 탄성파 공진기(12 및 22)를 외부와 접속하기 위한 풋 패드이다. 기판(10)을 관통하는 비아 배선(32a 내지 32c)이 설치되어 있다. 비아 배선(32a 및 32b)은 패드(35a 및 35b)와 단자(30a 및 30b)를 전기적으로 접속한다. 비아 배선(32c)은 접지 패턴(37)과 단자(30c)를 전기적으로 접속한다. 단자(30a 내지 30c), 비아 배선(32a 내지 32c)은 예를 들어 구리층, 알루미늄층 또는 금층 등의 금속층이다.
기판(20)의 하면(즉 제2 면(72))에 탄성파 공진기(22), 배선(27) 및 패드(28)가 설치되어 있다. 기판(20)은, 예를 들어 실리콘 기판, 유리 기판 등의 절연 기판 또는 반도체 기판이다. 탄성파 공진기(22)는 하부 전극(23), 압전막(24) 및 상부 전극(25)을 갖는다. 하부 전극(23)과 기판(20) 사이에 공극(21)이 설치되어 있다. 패드(28)는 예를 들어 구리층, 알루미늄층 또는 금층 등의 금속층이다. 기판(10)과 기판(20) 사이에는 범프(36) 및 환상 밀봉부(38)가 설치되어 있다. 기판(20)은 범프(36)를 통해서 기판(10)에 플립 칩 실장(페이스 다운 실장)되어 있다. 범프(36)는, 예를 들어 금 범프, 땜납 범프 또는 구리 범프이다. 환상 밀봉부(38)는 금층, 구리층 또는 땜납층 등의 금속층 또는 수지층 등의 절연층이다. 탄성파 공진기(12)와 탄성파 공진기(22)는 공극(26)을 통해서 대향하고 있다. 공극(26)은 환상 밀봉부(38), 기판(10 및 20)에 의해 밀봉된다. 범프(36)는 공극(26)에 둘러싸여 있다.
단자(30a)는 비아 배선(32a), 패드(35a) 및 배선(34)을 통해서 탄성파 공진기(12)와 전기적으로 접속되어 있다. 단자(30b)는 비아 배선(32b), 패드(35b), 범프(36), 패드(28) 및 배선(27)을 통해서 탄성파 공진기(22)와 전기적으로 접속되어 있다. 단자(30b)는 탄성파 공진기(12)와는 전기적으로 접속되어 있지 않다. 단자(30c)는 비아 배선(32c)을 통해서 접지 패턴(37)과 전기적으로 접속되어 있다. 단자(30c)에 접지 전위를 공급하면, 접지 패턴(37)은 접지된다.
도 2의 (a)는 탄성파 공진기(12)의 평면도, 도 2의 (b)는 탄성파 공진기(22)의 단면도이다. 도 2의 (a)에 도시한 바와 같이, 탄성파 공진기(12)는 탄성 표면파 공진기이다. 기판(10) 위에 IDT(Interdigital Transducer)(15)와 반사기(16)가 형성되어 있다. IDT(15)는 서로 대향하는 한쌍의 빗살형 전극(14)을 갖는다. 빗살형 전극(14)은 복수의 전극 핑거(11)와 복수의 전극 핑거(11)를 접속하는 버스 바(13)를 갖는다. 반사기(16)는 IDT(15)의 양측에 설치되어 있다. IDT(15)가 압전 기판(10b)에 탄성 표면파를 여진한다. IDT(15) 및 반사기(16)는 도 1의 금속층(17)에 의해 형성된다. 금속층(17) 위에 절연체를 포함하는 보호막 또는 온도보상막을 설치해도 된다.
도 2의 (b)에 도시한 바와 같이, 탄성파 공진기(22)는 압전 박막 공진기이다. 기판(20) 위에 압전막(24)이 설치되어 있다. 압전막(24)을 사이에 두도록 하부 전극(23) 및 상부 전극(25)이 설치되어 있다. 하부 전극(23)과 기판(20) 사이에 공극(21)이 형성되어 있다. 하부 전극(23) 및 상부 전극(25)은 압전막(24) 내에, 두께 세로 진동 모드의 탄성파를 여진한다. 하부 전극(23) 및 상부 전극(25)은 예를 들어 루테늄막 등의 금속막이다. 압전막(24)은 예를 들어 질화알루미늄막이다. 탄성파 공진기(12 및 22)는 탄성파를 여진하는 전극을 포함한다. 이로 인해, 탄성파를 규제하지 않도록, 탄성파 공진기(12 및 22)는 공극(26)에 덮여 있다.
도 3은 실시예 1에 있어서의 기판(10)의 상면의 평면도이다. 도 1은 도 3의 A-A 단면에 상당한다. 도 3에 도시한 바와 같이, 기판(10)의 상면 상에 복수의 탄성파 공진기(12), 배선(34), 패드(35) 및 환상 밀봉부(38)가 설치되어 있다. 패드(35)에 범프(36)가 설치되어 있다. 기판(10) 내에 패드(35)에 접속하는 비아 배선(32)이 형성되어 있다. 패드(35)는 공통 패드 Pa1, 송신 패드 Pt1, 수신 패드 Pr1 및 접지 패드 Pg1을 포함한다. 송신 패드 Pt1은 도 1의 패드(35a)에 상당하고, 수신 패드 Pr1은 도 1의 패드(35b)에 상당한다. 송신 필터(60)는 래더형 필터이고, 탄성파 공진기(12)인 직렬 공진기 S11 및 S12와 병렬 공진기 P11 및 P12를 갖는다. 공통 패드 Pa1과 송신 패드 Pt1 사이에 직렬 공진기 S11 및 S12가 배선(34)을 통해서 직렬로 접속되어 있다. 공통 패드 Pa1과 송신 패드 Pt1 사이에 병렬 공진기 P11 및 P12가 배선(34)을 통해서 병렬로 접속되어 있다. 병렬 공진기 P11 및 P12는 배선(34)을 통해서 접지 패드 Pg1에 접속되어 있다.
기판(10)의 상면에 수신 패드 Pr1을 둘러싸도록 접지 패턴(37)이 설치되어 있다. 접지 패턴(37)은 접지 패드 Pg1에 접속되어 있다. 이에 의해 접지 패턴(37)은 접지된다.
도 4는 실시예 1에 있어서의 기판(20)의 하면의 평면도이다. 도 3과의 대응을 이해하기 쉽게 하기 위해, 기판(20) 위에서 투시한 평면도이다. 도 4에 도시한 바와 같이, 기판(20)의 하면에 복수의 탄성파 공진기(22), 배선(27), 패드(28) 및 환상 밀봉부(38)가 설치되어 있다. 패드(28)에 범프(36)가 설치되어 있다. 패드(28)는 공통 패드 Pa2, 수신 패드 Pr2 및 접지 패드 Pg2를 포함한다. 수신 필터(62)는 래더형 필터이고, 탄성파 공진기(22)인 직렬 공진기 S21 내지 S24와 병렬 공진기 P21 내지 P23을 갖는다. 공통 패드 Pa2와 수신 패드 Pr2 사이에 직렬 공진기 S21 내지 S24가 배선(27)을 통해서 직렬로 접속되어 있다. 공통 패드 Pa2와 수신 패드 Pr2 사이에 병렬 공진기 P21 내지 P23이 배선(27)을 통해서 병렬로 접속되어 있다. 병렬 공진기 P21 내지 P23은 배선(27)을 통해서 접지 패드 Pg2에 접속되어 있다.
도 5는 실시예 1에 있어서의 기판(10)의 하면의 평면도이다. 도 3과의 대응을 이해하기 쉽게 하기 위해, 기판(10) 위에서 투시한 평면도이다. 도 5에 도시한 바와 같이, 기판(10)의 하면에 단자(30)가 설치되어 있다. 단자(30)는 공통 단자 Ant, 송신 단자 Tx, 수신 단자 Rx 및 접지 단자 Gnd를 포함한다. 도 3 내지 도 5와 같이, 공통 단자 Ant는 비아 배선(32)을 통해서 공통 패드 Pa1에 전기적으로 접속되고, 범프(36)를 통해서 공통 패드 Pa2에 전기적으로 더 접속되어 있다. 송신 단자 Tx는 비아 배선(32a)을 통해서 송신 패드 Pt1에 전기적으로 접속되어 있다. 수신 단자 Rx는 비아 배선(32b), 수신 패드 Pr1, 범프(36)를 통해서 수신 패드 Pr2에 전기적으로 접속되어 있다. 접지 단자 Gnd는 비아 배선(32c)을 통해서 접지 패드 Pg1에 전기적으로 접속되고, 범프(36)를 통해서 접지 패드 Pg2에 전기적으로 더 접속되어 있다.
이상과 같이, 실시예 1의 탄성파 디바이스는, 공통 단자 Ant와 송신 단자 Tx 사이에 접속된 송신 필터(60)와, 공통 단자 Ant와 수신 단자 Rx 사이에 접속된 수신 필터(62)를 갖는 듀플렉서로서 기능한다. 송신 필터(60)는 송신 단자 Tx로부터 입력된 고주파 신호 중 송신 대역의 신호를 공통 단자 Ant에 통과시키고, 그 밖의 신호를 억압한다. 수신 필터(62)는 공통 단자 Ant로부터 입력된 고주파 신호 중 수신 대역의 신호를 수신 단자 Rx에 통과시키고, 그 밖의 신호를 억압한다.
도 6은 비교예 1에 따른 탄성파 디바이스의 단면도이다. 도 7은 비교예 1에 있어서의 기판(10)의 평면도이다. 도 6 및 도 7에 도시한 바와 같이, 제1 면(70)에 접지 패턴이 설치되어 있지 않다. 그 외의 구성은 실시예 1과 동일하여 설명을 생략한다.
비교예 1 및 실시예 1에서는, 송신 필터(60)가 형성된 제1 면(70), 수신 필터(62)가 형성된 제2 면(72) 및 단자(30)가 형성된 제3 면(74)이 적층되어 있다. 수신 단자 Rx는 수신 필터(62)와 전기적으로 접속되지만, 송신 필터(60)와는 전기적으로 접속되어 있지 않다. 그러나, 제2 면(72)과 제3 면(74) 사이에 제1 면(70)이 위치해 있으면, 제1 면(70)에 수신 패드 Pr1을 설치하게 된다. 수신 패드 Pr1은 제1 면(70)에 있어서 송신 필터(60)와 전기적으로 접속되어 있지 않다. 도 6 및 도 7의 화살표(80)와 같이, 수신 패드 Pr1과 송신 필터(60)가 용량 결합한다. 공극(26)의 비유전율은 거의 1이지만, 기판(10)의 비유전율은 1보다 크기 때문에, 수신 패드 Pr1과 송신 필터(60)의 용량 결합이 커진다. 이에 의해, 송신 필터(60)와 수신 패드 Pr1이 간섭하여, 송신 필터(60)와 수신 필터(62) 사이의 아이솔레이션 특성이 열화된다. 예를 들어, 용량 결합을 통해서, 송신 신호가 수신 패드 Pr1에 누설되어 버린다.
이와 같이, 발명자는 비교예 1과 같이, 송신 필터(60)가 형성된 기판(10)과 수신 필터(62)가 형성된 기판(20) 중 한쪽 기판(20)이 외부 단자에 접속하기 때문에 다른 쪽 기판(10) 위를 경유한다. 이때, 기판(10 및 20)을 동일한 방향으로 회로 기판에 실장하는 경우와는 달리, 기판(10)을 경유하는 것에 의한 송신 필터(60)와 배선의 근접 또는 기판(10)의 유전율에 의한 아이솔레이션의 열화라고 하는 과제를 비로소 발견했다.
도 1 및 도 3과 같이, 실시예 1에 있어서는, 송신 필터(60)와 수신 패드 Pr1 사이에 접지 패턴(37)이 설치되어 있다. 이에 의해, 화살표(80)와 같이 수신 패드 Pr1은 접지 패턴(37)과 용량 결합한다. 따라서, 송신 필터(60)와 수신 패드 Pr1의 간섭을 억제하여, 아이솔레이션 특성을 향상시킬 수 있다.
실시예 1에 따르면, 송신 필터(60)(제1 탄성파 필터), 수신 패드 Pr1 및 접지 패턴(37)이 기판(10)(제1 기판)의 제1 면(70)에 설치되어 있다. 송신 필터(60)와 수신 패드 Pr1은 제1 면(70)에 있어서 전기적으로 분리되어 있다. 수신 필터(62)는 평면에서 볼 때 송신 필터(60)와 적어도 일부 영역에서 겹치고, 수신 패드 Pr1과 전기적으로 접속되어 있다. 이와 같은 구성에 있어서, 접지 패턴(37)은 제1 면(70)에 있어서 수신 패드 Pr1과 송신 필터(60) 사이에 설치되어 있다. 이와 같이, 접지 패턴(37)은 수신 패드 Pr1과 송신 필터(60) 사이를 구획한다. 이에 의해, 제1 면(70)에 있어서의 송신 필터(60)와 수신 패드 Pr1의 용량 결합을 억제하여, 송신 필터(60)와 수신 필터(62) 사이의 아이솔레이션 특성을 향상시킬 수 있다.
또한, 송신 단자 Tx(제1 신호 단자)는 송신 필터(60)와 전기적으로 접속되어 있다. 수신 단자 Rx(제2 신호 단자)는 수신 패드 Pr1을 통해서 수신 필터(62)와 전기적으로 접속되어 있다. 접지 단자 Gnd는 접지 패턴(37)과 전기적으로 접속되어 있다. 기판(20)(제2 기판)은 기판(10)의 제1 면(70) 위에 탑재되어 있다. 수신 필터(62)는 기판(20)의 제2 면(72)에 설치되어 있다. 송신 단자 Tx, 수신 단자 Rx 및 접지 단자 Gnd는 기판(10)의 제1 면(70)과 반대의 면인 제3 면(74)에 설치되어 있다. 이와 같은 구성에서는, 수신 패드 Pr1을 기판(10)의 제1 면(70)에 설치하게 된다. 이로 인해, 송신 필터(60)와 수신 필터(62)의 아이솔레이션 특성이 열화된다. 따라서, 접지 패턴(37)을 설치함으로써, 아이솔레이션 특성을 향상시킬 수 있다.
또한, 기판(20)은 제2 면(72)이 제1 면(70)과 대향하도록 제1 면(70) 위에 탑재되고, 수신 필터(62)와 수신 패드 Pr1은 범프(36)를 통해서 전기적으로 접속되어 있다. 이와 같은 구성에서는, 송신 필터(60)와 수신 필터(62)의 아이솔레이션 특성이 열화된다. 따라서, 접지 패턴(37)을 설치함으로써, 아이솔레이션 특성을 향상시킬 수 있다.
또한, 비아 배선(32a)(제1 비아 배선)은 기판(10)을 관통하여, 송신 필터(60)와 송신 단자 Tx를 전기적으로 접속한다. 비아 배선(32b)(제2 비아 배선)은, 기판(10)을 관통하여, 수신 패드 Pr1과 수신 단자 Rx를 전기적으로 접속한다.
또한, 환상 밀봉부(38)는 기판(10) 위에 송신 필터(60), 수신 패드 Pr1 및 접지 패턴(37)을 둘러싸도록 설치되고, 송신 필터(60)와 수신 필터(62)를 공극(26)에 밀봉한다.
또한, 접지 패턴(37)은 제1 면(70)에 있어서 송신 필터(60)와 전기적으로 분리되어 있는 것이 바람직하다. 이에 의해, 접지 패턴(37)을 개재한 송신 필터(60)와 수신 패드 Pr1의 간섭이 억제된다. 따라서, 송신 필터(60)와 수신 필터(62)의 아이솔레이션 특성을 보다 향상시킬 수 있다.
접지 패턴(37)의 막 두께는, 패드(35b)의 막 두께 이상인 것이 바람직하다. 이에 의해, 패드(35b)와 송신 필터(60)의 용량 결합을 보다 억제할 수 있다. 도 1과 같이, 패드(35b)는 범프(36)를 접합하기 위한 금속층(18)을 설치하게 된다. 이로 인해, 탄성파 공진기(12)끼리를 접속하는 배선을 금속층(17)으로 형성하는 경우에도, 패드(35b)는 탄성파 공진기(12)끼리를 접속하는 배선보다 두꺼워진다. 이때, 접지 패턴(37)은 금속층(17 및 18)으로 형성하는 것이 바람직하다. 이에 의해, 접지 패턴(37)과 패드(35b)의 막 두께를 거의 동일하게 할 수 있다. 따라서, 패드(35b)와 송신 필터(60)의 용량 결합을 보다 억제할 수 있다.
비아 배선(32)은 기판(10)을 가공하고 있는 부분 때문에, 미소 크랙이 존재할 가능성이 있다. 이로 인해, 범프(36)를 접합할 때의 응력 및/또는 온도 변화 등으로 발생하는 응력 등에 의해 크랙이 확장될 우려가 있다. 도 1 및 도 3과 같이, 동일한 패드(35)에 접속되는 비아 배선(32) 및 범프(36)는 평면에서 볼 때 겹쳐 있지 않다. 이에 의해, 범프(36)를 접합할 때의 응력 및/또는 온도 변화 등으로 발생하는 응력에 의한 크랙의 확대를 억제할 수 있다.
도 8은 실시예 1의 변형예 1에 있어서의 기판(10)의 상면의 평면도이다. 도 8에 도시한 바와 같이, 제1 면(70)에 있어서 접지 패턴(37)은 수신 패드 Pr1의 세변을 둘러싸고 있지만, 수신 패드 Pr1의 한변을 둘러싸지 않았다. 그 외의 구성은 실시예 1과 동일하여 설명을 생략한다.
도 9는 실시예 1의 변형예 2에 있어서의 기판(10)의 상면의 평면도이다. 도 9에 도시한 바와 같이, 제1 면(70)에 있어서 접지 패턴(37)은 송신 필터(60)를 둘러싸고 있다. 그 외의 구성은 실시예 1과 동일하여 설명을 생략한다.
접지 패턴(37)은 송신 필터(60)와 수신 패드 Pr1 사이에 설치되어 있으면 된다. 접지 패턴(37)은, 예를 들어 송신 필터(60)와 수신 패드 Pr1을 연결하는 모든 직선을 차단하도록 설치되어 있는 것이 바람직하다. 실시예 1 및 그 변형예 1과 같이, 접지 패턴(37)은 제1 면(70)에 있어서 수신 패드 Pr1을 둘러싸는 것이 바람직하다. 이에 의해, 송신 필터(60)와 수신 필터(62)의 아이솔레이션 특성을 보다 향상시킬 수 있다. 실시예 1과 같이, 접지 패턴(37)은 제1 면(70)에 있어서 수신 패드 Pr1을 완전히 둘러싸는 것이 바람직하다. 실시예 1의 변형예 2와 같이, 접지 패턴(37)은, 제1 면(70)에 있어서 송신 필터(60)를 완전히 둘러싸도 된다.
실시예 1에서는 듀플렉서를 예로 들어 설명했지만, 기판(10)에 설치된 필터와 기판(20)에 설치된 필터는 접속되어 있지 않아도 된다. 수신 필터(62) 및 송신 필터(60)로서 래더형 필터의 예를 설명했지만, 수신 필터(62) 및 송신 필터(60) 중 적어도 한쪽은 다중 모드형 필터여도 된다. 또한, 제1 면(70)에 수신 필터가 설치되고, 제2 면(72)에 송신 필터가 설치되어 있어도 된다. 탄성파 공진기(12)로서 탄성 표면은 공진기, 탄성파 공진기(22)로서 압전 박막 공진기의 예를 설명했지만, 탄성파 공진기(12 및 22)는 탄성 표면파 공진기 및 압전 박막 공진기의 어느 것이든 무방하다. 압전 기판(10b)이 지지 기판(10a)에 접합된 예를 설명했지만, 지지 기판은 설치되어 있지 않아도 된다.
송신 필터(60) 및 수신 필터(62)를 예로 들어 설명했지만, 기판(10) 및 기판(20)에 설치된 필터는 송신 필터 및 수신 필터가 아니고, 각각 입력 단자와 출력 단자 사이에 접속된 필터여도 된다. 예를 들어 주파수 분할 복신(FDD: Frequency Division Duplex) 방식의 송신 대역과 수신 대역은 겹치지 않는다. 이와 같이, 필터의 통과 대역이 다른 경우(예를 들어 통과 대역의 중심 주파수가 다른 경우, 또는 통과 대역이 겹치지 않는 경우), 필터간의 아이솔레이션 특성이 문제가 된다. 따라서, 접지 패턴을 설치하는 것이 바람직하다.
실시예 2
도 10은 실시예 2에 따른 탄성파 디바이스의 단면도이다. 도 10에 도시한 바와 같이, 기판(10)의 테두리부에 있어서 압전 기판(10b)이 제거되고, 환상 금속층(46)이 설치되어 있다. 환상 금속층(46) 위에 환상 전극(44)이 설치되어 있다. 환상 전극(44) 위에 환상 밀봉부(40)가 설치되어 있다. 환상 밀봉부(40)는 기판(20)의 둘레를 둘러싸고 있다. 기판(20)의 상면 및 환상 밀봉부(40)의 상면에 평판 형상의 리드(42)가 설치되어 있다. 환상 금속층(46), 환상 전극(44), 환상 밀봉부(40) 및 리드(42)를 덮도록 보호막(48)이 설치되어 있다. 환상 밀봉부(40)는, 예를 들어 땜납층 등의 금속층 또는 수지층 등의 절연층이다. 환상 금속층(46)은 구리층 또는 금층 등이고, 환상 전극(44)은 니켈층 등의 금속층이다. 리드(42)는 예를 들어 금속판 또는 절연판이다. 보호막(48)은 금속막 또는 절연막이다.
도 11은 실시예 2에 있어서의 기판(10)의 상면의 평면도이다. 도 12는 실시예 2에 있어서의 기판(20)의 하면의 평면도이다. 평면에서 볼 때 기판(20)은 기판(10)보다 작다. 기판(20)을 둘러싸도록 환상 밀봉부(40)가 설치되어 있다. 환상 밀봉부(40)는 비아 배선(32)을 통해서 접지 단자 Gnd에 전기적으로 접속되어 있다. 그 외의 구성은 실시예 1과 동일하여 설명을 생략한다.
도 13의 (a) 내지 도 15의 (c)는, 실시예 2에 따른 탄성파 디바이스의 제조 방법을 도시하는 단면도이다. 도 13의 (a)에 도시한 바와 같이, 지지 기판(10a)의 상면에 압전 기판(10b)의 하면을 접합한다. 이 접합은 웨이퍼 상태에서 행한다. 접합의 방법으로서는, 지지 기판(10a)의 상면과 압전 기판(10b)의 하면을 활성화시켜서 상온 접합하는 방법 또는 접착제로 접합하는 방법 등이 있다.
도 13의 (b)에 도시한 바와 같이, 압전 기판(10b)에 원하는 개구(50)를 형성한다. 개구(50)는, 예를 들어 패터닝된 포토레지스트를 마스크에 블라스트법을 행함으로써 형성한다. 블라스트법 이외에 이온 밀링법 또는 습식 에칭법을 사용해도 된다.
도 13의 (c)에 도시한 바와 같이, 압전 기판(10b) 및 지지 기판(10a)에 비아 홀을 형성한다. 비아 홀은 예를 들어 레이저광을 조사해서 형성한다. 비아 홀 내 및 개구(50) 내에 시드층(도시하지 않음)을 형성한다. 시드층에 전류를 공급하고, 전해 도금법을 사용해서 비아 홀 내에 비아 배선(32), 개구(50) 내에 환상 금속층(46)을 형성한다. 비아 배선(32) 및 환상 금속층(46)을 구리층으로 하는 경우, 시드층은 예를 들어 기판(10)측으로부터 막 두께가 100㎛의 티타늄막 및 막 두께가 200㎛의 구리층으로 할 수 있다. CMP(Chemical Mechanical Polishing)법 등을 사용해서 불필요한 도금층을 제거한다.
도 13의 (d)에 도시한 바와 같이, 압전 기판(10b)의 상면에 탄성파 공진기(12), 배선(34) 및 패드(35)를 형성한다. 탄성파 공진기(12)는 예를 들어 기판(10)측으로부터 티타늄막 및 알루미늄막이다. 배선(34) 및 패드(35)는 예를 들어 기판(10)측으로부터 티타늄막 및 금막이다.
도 14의 (a)에 도시한 바와 같이, 환상 금속층(46) 위에 환상 전극(44)을 형성한다. 환상 전극(44)은, 예를 들어 기판(10)측으로부터 티타늄막 및 니켈막이고, 증착법 및 리프트 오프법을 사용해서 형성한다. 도 14의 (b)에 도시한 바와 같이, 기판(10)의 하면을 연마 또는 연삭한다. 이에 의해, 기판(10)의 하면으로부터 비아 배선(32)이 노출된다.
도 14의 (c)에 도시한 바와 같이, 비아 배선(32)에 접촉하도록, 단자(30)를 형성한다. 예를 들어, 기판(10)의 하면에 시드층을 형성한다. 시드층 아래에 개구를 갖는 포토레지스트를 형성한다. 시드층에 전류를 공급하여 전해 도금법을 사용해서 개구 내에 도금층을 형성한다. 그 후, 도금층 이외의 시드층을 제거한다. 시드층은, 예를 들어 기판(10)측으로부터 티타늄막 및 구리막으로 할 수 있다. 도금층은, 예를 들어 기판(10)측으로부터 구리층, 니켈층 및 금층으로 할 수 있다.
도 14의 (d)에 도시한 바와 같이, 기판(10) 위에 기판(20)을 플립 칩 실장한다. 기판(20)은 개편화 후의 칩이고, 기판(20)의 하면에, 범프(36)로서 금 스터드 범프가 형성되어 있다.
도 15의 (a)에 도시한 바와 같이, 기판(10) 위에 기판(20)을 덮도록 땜납판을 배치한다. 땜납판 위에 리드(42)를 배치한다. 리드(42)로 땜납판을 기판(10)에 가압하여 땜납판의 융점 이상으로 가열한다. 이에 의해, 땜납판이 용융하여 환상 밀봉부(40)가 형성된다. 환상 전극(44)의 상면은 땜납의 습윤성이 좋기 때문에 환상 밀봉부(40)는 환상 전극(44)을 통해서 기판(10)에 접합한다. 기판(20)의 표면은 땜납의 습윤성이 좋지 않기 때문에, 환상 밀봉부(40)는 기판(20)의 측면에 접촉했다 하더라도 접합은 하지 않는다. 리드(42)는 땜납의 습윤성이 좋기 때문에 환상 밀봉부(40)는 리드(42)에 접합한다. 리드(42)는 기판(20)의 상면에 접촉하지만 접합하지 않는다.
도 15의 (b)에 도시한 바와 같이, 기판(10)의 하면을 포토레지스트 등의 보호재(52)로 보호한다. 다이싱법을 사용해서 리드(42), 환상 밀봉부(40) 및 기판(10)을 절단한다. 도 15의 (c)에 도시한 바와 같이, 환상 밀봉부(40)의 측면을 덮도록 보호막(48)을 형성한다. 보호막(48)은 예를 들어 배럴 도금법을 사용해서 형성한다.
실시예 2와 같이, 환상 밀봉부(40)는 기판(10) 위에 설치되고, 기판(20)을 둘러싸도록 설치되어 있어도 된다.
도 16은 실시예 2의 변형예 1에 있어서의 기판(10)의 상면의 평면도이다. 도 17은 실시예 2의 변형예 2에 있어서의 기판(20)의 하면의 평면도이다. 도 18의 (a) 및 도 18의 (b)는, 도 16 및 도 17의 각각 A-A 단면도 및 B-B 단면도이다.
도 16 내지 도 18의 (b)에 도시한 바와 같이, 기판(10)의 상면에 설치된 접지 패턴(37a)은 기판(20)의 하면에 설치된 패턴(29)에 접합되어 있다. 도 16과 같이, 접지 패턴(37a)은 패드(35b)를 둘러싸고 있다. 도 17과 같이, 패턴(29)은 패드(28)를 세방향에서 둘러싸고 있다. 패드(28)와 탄성파 공진기(22)를 접속하는 배선(27)과 접지 패턴(37a)은 전기적으로 접속되어 있지 않다. 도 18의 (a)와 같이, 접지 패턴(37a)과 배선(27) 사이에는 절연층(39)이 설치되어 있다. 접지 패턴(37a) 및 패턴(29)은, 예를 들어 구리층, 알루미늄층 또는 금층 등의 금속층이다. 접지 패턴(37a)은 예를 들어 도금법에 의해 형성된다. 패턴(29)은, 예를 들어 배선(27) 및 패드(28)와 동시에 형성된다. 절연층(39)은, 예를 들어 산화 실리콘막 또는 수지막이다. 절연층(39)에 의해, 접지 패턴(37a)과 배선(27)을 전기적으로 분리할 수 있다. 그 외의 구성은 실시예 2와 동일하여 설명을 생략한다.
실시예 2의 변형예 1과 같이, 접지 패턴(37a)은 기판(10 내지 20)까지의 범 위로 설정되어 있어도 된다. 이에 의해, 공극(26)을 통한 송신 필터(60)와 수신 패드 Pr1의 용량 결합을 억제할 수 있다. 따라서, 아이솔레이션 특성을 보다 향상시킬 수 있다.
실시예 1 및 그 변형예 1에 있어서도 접지 패턴(37a)을 설치해도 된다.
실시예 3
도 19의 (a) 및 도 19의 (b)는 실시예 3 및 실시예 3의 변형예 1에 따른 탄성파 디바이스의 단면도이다. 도 19의 (a)에 도시한 바와 같이, 실장 기판(90) 위에 기판(10)이 탑재되어 있다. 기판(10)의 상면 및 하면이 각각 제1 면(70) 및 제2 면(72)에 상당한다. 실장 기판(90)의 하면이 제3 면(74)에 상당한다. 실장 기판(90)은 예를 들어 세라믹스 또는 수지 등의 절연층이다. 실장 기판(90)의 하면에는 단자(30a 내지 30c)가 설치되어 있다. 실장 기판(90)의 상면에는 패드(93a 내지 93c)가 설치되어 있다. 실장 기판(90)을 관통하는 비아 배선(94a 내지 94c)이 설치되어 있다. 비아 배선(94a 내지 94c)은 단자(30a 내지 30c)와 패드(93a 내지 93c)를 전기적으로 접속한다.
기판(10)은 압전 기판이다. 기판(10)의 하면에는 탄성파 공진기(12), 배선(34), 패드(35a 및 35b) 및 접지 패턴(37)이 설치되어 있다. 기판(10)의 상면에는 탄성파 공진기(22), 배선(27) 및 패드(28)가 설치되어 있고, 기판(10)을 관통하는 비아 배선(95)이 설치되어 있다. 비아 배선(95)은 패드(28)와 패드(35b)를 전기적으로 접속한다. 패드(35a, 35b) 및 접지 패턴(37)은 범프(91a 내지 91c)를 통해서 패드(93a 내지 93c)에 접합되어 있다. 환상 밀봉부(92a)는 실장 기판(90)과 기판(10) 사이에 설치되고, 탄성파 공진기(12)를 공극(26a)에 밀봉한다. 환상 밀봉부(92b)는 기판(10)과 리드(96) 사이에 설치되고, 탄성파 공진기(22)를 공극(26b)에 밀봉한다.
단자(30a)는 비아 배선(94a), 패드(93a), 범프(91a), 패드(35a) 및 배선(34)을 통해서 탄성파 공진기(12)에 전기적으로 접속되어 있다. 단자(30b)는 비아 배선(94b), 패드(93b), 범프(91b), 패드(35b), 비아 배선(95), 패드(28) 및 배선(27)을 통해서 탄성파 공진기(22)에 전기적으로 접속되어 있다. 단자(30c)는 비아 배선(94c), 패드(93c) 및 범프(91c)를 통해서 접지 패턴(37)에 전기적으로 접속되어 있다. 그 외의 구성은 실시예 1과 동일하여 설명을 생략한다.
도 19의 (b)에 도시한 바와 같이, 기판(10)은 지지 기판(10a)과, 지지 기판(10a)의 하면에 접합된 압전 기판(10b)과, 지지 기판(10a)의 상면에 접합된 압전 기판(10c)을 갖는다. 탄성파 공진기(12 및 22)는 각각 압전 기판(10b 및 10c)에 설치되어 있다. 그 외의 구성은, 실시예 3과 동일하여 설명을 생략한다.
실시예 3 및 그 변형예에 따르면, 실장 기판(90)(제2 기판)은 송신 단자 Tx, 수신 단자 Rx 및 접지 단자 Gnd가 설치된 제3 면(74)을 갖는다. 기판(10)(제1 기판)은 실장 기판(90) 위에 탑재되고, 서로 반대의 면인 제1 면(70) 및 제2 면(72)을 갖는다. 또한, 기판(10)은 제1 면(70)이 제3 면(74)의 반대의 면에 대향하도록 실장 기판(90) 위에 탑재되어 있다. 이와 같은 구성에서는, 탄성파 공진기(22)에 접속된 패드(35b)를 기판(10)의 제1 면(70)에 설치하게 된다. 이로 인해, 송신 필터(60)와 수신 필터(62)의 아이솔레이션 특성이 열화된다. 따라서, 접지 패턴(37)을 설치함으로써, 아이솔레이션 특성을 향상시킬 수 있다.
실시예 4
도 20의 (a) 및 도 20의 (b)는, 각각 실시예 4 및 실시예 4의 변형예 1에 따른 탄성파 디바이스의 단면도이다. 도 20의 (a)에 도시한 바와 같이, 환상 금속층(46)은 기판(10)의 측면에 설치되고, 단자(30a)에 접속되어 있다. 단자(30c)는 환상 금속층(46) 및 환상 전극(44)을 통해서 접지 패턴(37)에 접속되어 있다. 그 외의 구성은 실시예 2와 동일하여 설명을 생략한다. 실시예 4와 같이, 접지 패턴(37)은 환상 금속층(46)을 통해서 접지에 접속되어도 된다.
도 20의 (b)에 도시한 바와 같이, 기판(10)과 기판(20) 사이에 기판(82)이 설치되어 있다. 기판(82)의 하면에는 패드(81)가 설치되어 있다. 기판(82)의 상면에는 패드(83)가 설치되어 있다. 기판(82)을 관통하여, 패드(81)와 패드(83)를 전기적으로 접속하는 비아 배선(84)이 설치되어 있다. 패드(35b)와 패드(81)는 범프(36a)에 의해 접합되어 있다. 탄성파 공진기(12)는 기판(10)과 기판(82) 사이에 설치된 환상 밀봉부(38a)에 의해 공극(26a)에 밀봉되어 있다. 패드(83)와 패드(28)는 범프(36b)에 의해 접합되어 있다. 탄성파 공진기(22)는 기판(20)과 기판(82)사이에 설치된 환상 밀봉부(38b)에 의해 공극(26b)에 밀봉되어 있다. 단자(30b)는 비아 배선(32b), 패드(35b), 범프(36a), 패드(81), 비아 배선(84), 패드(83), 범프(36b), 패드(28) 및 배선(27)을 통해서 탄성파 공진기(22)에 전기적으로 접속되어 있다. 그 외의 구성은 실시예 1과 동일하여 설명을 생략한다.
실시예 4의 변형예 1과 같이, 제1 면(70)과 제2 면(72) 사이에 기판(82)이 설치되어 있어도 된다.
실시예 5
도 21은 실시예 5에 따른 탄성파 디바이스의 단면도이다. 도 21에 도시한 바와 같이, 기판(20)은 제2 면(72)이 위를 향하도록, 기판(10) 위에 실장되어 있다. 기판(20)의 하면에는 패드(87)가 설치되어 있다. 범프(36)는 패드(87)와 접합되고, 패드(35a) 및 접지 패턴(37)과 접합되어 있다. 범프(36)는 기판(20)을 기계적으로 지지하고 있다. 패드(35b)와 패드(28)는 본딩 와이어(88)를 통해서 전기적으로 접속되어 있다. 그 외의 구성은 실시예 1과 동일하여 설명을 생략한다.
실시예 5에 따르면, 기판(20)은 제2 면(72)의 반대의 면이 제1 면(70)과 대향하도록 제1 면(70) 위에 탑재되어 있다. 이와 같은 구성에서도, 접지 패턴(37)을 설치함으로써, 아이솔레이션 특성을 향상시킬 수 있다.
이상, 본 발명의 실시예에 대해서 상세하게 설명했지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니고, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형·변경이 가능하다.
10, 20 : 기판
10a : 지지 기판
10b, 10c : 압전 기판
12, 22 : 탄성파 공진기
26 : 공극
27, 34 : 배선
28, 35 : 패드
30 : 단자
32, 84, 94, 95 : 비아 배선
36 : 범프
37 : 접지 패턴
38, 40 : 환상 밀봉부
60 : 송신 필터
62 : 수신 필터
70 : 제1 면
72 : 제2 면
74 : 제3 면

Claims (12)

  1. 제1 기판과,
    상기 제1 기판의 제1 면에 설치된 제1 탄성파 필터와,
    상기 제1 면에 설치되고, 상기 제1 면에 있어서 상기 제1 탄성파 필터와 전기적으로 분리된 패드와,
    상기 제1 면에 설치되고, 상기 제1 면에 있어서 상기 패드와 상기 제1 탄성파 필터 사이에 설치된 접지 패턴과,
    상기 패드와 전기적으로 접속되고, 평면에서 볼 때 상기 제1 탄성파 필터와 적어도 일부 영역에서 겹치는 제2 탄성파 필터
    를 구비하는 탄성파 디바이스.
  2. 제1항에 있어서,
    상기 제1 기판의 상기 제1 면과 반대의 면인 제3 면에 설치되고, 상기 제1 탄성파 필터와 전기적으로 접속된 제1 신호 단자와,
    상기 제3 면에 설치되고, 상기 패드를 통해서 상기 제2 탄성파 필터에 전기적으로 접속된 제2 신호 단자와,
    상기 제3 면에 설치되고, 상기 접지 패턴과 전기적으로 접속된 접지 단자와,
    상기 제1 기판의 상기 제1 면 위에 탑재된 제2 기판을 구비하고,
    상기 제2 탄성파 필터는 상기 제2 기판의 제2 면에 설치되어 있는 탄성파 디바이스.
  3. 제2항에 있어서,
    상기 제2 기판은, 상기 제2 면이 공극(air gap)을 통해서 상기 제1 면과 대향하도록 상기 제1 면 위에 탑재되고,
    상기 제2 탄성파 필터와 상기 패드는 범프를 통해서 전기적으로 접속되어 있는 탄성파 디바이스.
  4. 제3항에 있어서,
    상기 제1 기판 위에 상기 제1 탄성파 필터, 상기 패드 및 상기 접지 패턴을 둘러싸도록 설치되고, 상기 제1 탄성파 필터와 상기 제2 탄성파 필터를 상기 공극에 밀봉하는 밀봉부를 구비하는 탄성파 디바이스.
  5. 제2항에 있어서,
    상기 제2 기판은, 상기 제2 면의 반대의 면이 상기 제1 면과 대향하도록 상기 제1 면 위에 탑재되어 있는 탄성파 디바이스.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 기판을 관통하고, 상기 제1 탄성파 필터와 상기 제1 신호 단자를 전기적으로 접속하는 제1 관통 배선과,
    상기 제1 기판을 관통하고, 상기 패드와 상기 제2 신호 단자를 전기적으로 접속하는 제2 관통 배선
    을 구비하는 탄성파 디바이스.
  7. 제1항에 있어서,
    제3 면을 갖는 제2 기판과,
    상기 제3 면에 설치되고, 상기 제1 탄성파 필터와 전기적으로 접속된 제1 신호 단자와,
    상기 제3 면에 설치되고, 상기 패드를 통해서 상기 제2 탄성파 필터에 전기적으로 접속된 제2 신호 단자와,
    상기 제3 면에 설치되고, 상기 접지 패턴과 전기적으로 접속된 접지 단자
    를 구비하고,
    상기 제1 기판은, 상기 제2 기판 위에 탑재되고,
    상기 제2 탄성파 필터는, 상기 제1 기판의 상기 제1 면의 반대의 면인 제2 면에 설치되어 있는 탄성파 디바이스.
  8. 제7항에 있어서,
    상기 제1 기판은, 상기 제1 면이 상기 제3 면의 반대의 면에 대향하도록 상기 제2 기판 위에 탑재되어 있는 탄성파 디바이스.
  9. 제1항 내지 제5항, 제7항 또는 제8항 중 어느 한 항에 있어서,
    상기 접지 패턴은, 상기 제1 면에 있어서 상기 패드를 둘러싸는 탄성파 디바이스.
  10. 제1항 내지 제5항, 제7항 또는 제8항 중 어느 한 항에 있어서,
    상기 접지 패턴은 상기 제1 면에 있어서 상기 제1 탄성파 필터와 전기적으로 분리되어 있는 탄성파 디바이스.
  11. 제2항 내지 제5항, 제7항 또는 제8항 중 어느 한 항에 있어서,
    상기 제1 탄성파 필터 및 상기 제2 탄성파 필터 중 어느 한쪽은 공통 단자와 송신 단자 사이에 접속된 송신 필터이고,
    상기 제1 탄성파 필터 및 상기 제2 탄성파 필터의 다른 쪽은 상기 공통 단자와 수신 단자 사이에 접속된 수신 필터이고,
    상기 제1 신호 단자는 상기 송신 단자 및 상기 수신 단자 중 어느 한쪽이고,
    상기 제2 신호 단자는 상기 송신 단자 및 상기 수신 단자의 다른 쪽인 탄성파 디바이스.
  12. 제1항 내지 제5항, 제7항 또는 제8항 중 어느 한 항에 있어서,
    상기 제1 탄성파 필터와 상기 제2 탄성파 필터의 통과 대역은 상이한 탄성파 디바이스.
KR1020170031656A 2016-05-13 2017-03-14 탄성파 디바이스 KR101853582B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016097206A JP6454299B2 (ja) 2016-05-13 2016-05-13 弾性波デバイス
JPJP-P-2016-097206 2016-05-13

Publications (2)

Publication Number Publication Date
KR20170128076A KR20170128076A (ko) 2017-11-22
KR101853582B1 true KR101853582B1 (ko) 2018-04-30

Family

ID=60295409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170031656A KR101853582B1 (ko) 2016-05-13 2017-03-14 탄성파 디바이스

Country Status (3)

Country Link
US (1) US10090825B2 (ko)
JP (1) JP6454299B2 (ko)
KR (1) KR101853582B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6661521B2 (ja) * 2016-12-05 2020-03-11 太陽誘電株式会社 フィルタおよびマルチプレクサ
US10944379B2 (en) * 2016-12-14 2021-03-09 Qualcomm Incorporated Hybrid passive-on-glass (POG) acoustic filter
JP6848986B2 (ja) 2016-12-26 2021-03-24 株式会社村田製作所 弾性波装置、高周波フロントエンドモジュールおよび通信装置
WO2018235433A1 (ja) * 2017-06-21 2018-12-27 株式会社村田製作所 弾性波装置
JP7084739B2 (ja) 2018-02-21 2022-06-15 太陽誘電株式会社 マルチプレクサ
JP7068902B2 (ja) 2018-04-09 2022-05-17 太陽誘電株式会社 マルチプレクサ
JP7231368B2 (ja) * 2018-09-26 2023-03-01 太陽誘電株式会社 弾性波デバイス
TWI677951B (zh) * 2018-11-09 2019-11-21 恆勁科技股份有限公司 表面聲波濾波器封裝結構及其製作方法
US11368137B2 (en) 2018-12-28 2022-06-21 Skyworks Solutions, Inc. Acoustic wave device with transverse mode suppression
JP7426196B2 (ja) * 2019-03-15 2024-02-01 太陽誘電株式会社 弾性波デバイスおよびその製造方法、フィルタ及びマルチプレクサ
US11606078B2 (en) 2019-07-18 2023-03-14 Skyworks Solutions, Inc. Acoustic wave resonator with rotated and tilted interdigital transducer electrode
DE102019119677A1 (de) * 2019-07-19 2021-01-21 RF360 Europe GmbH HF-Empfangsfilter, HF-Duplexer und HF-Multiplexer
JP7347989B2 (ja) * 2019-08-13 2023-09-20 太陽誘電株式会社 マルチプレクサ
US11581870B2 (en) 2019-09-27 2023-02-14 Skyworks Solutions, Inc. Stacked acoustic wave resonator package with laser-drilled VIAS
US11936367B2 (en) 2019-10-31 2024-03-19 Skyworks Solutions, Inc. Acoustic wave device with velocity reduction cover
US20210281246A1 (en) 2019-11-21 2021-09-09 Skyworks Solutions, Inc. Packaged bulk acoustic wave resonator on acoustic wave device
CN111030629B (zh) * 2019-12-31 2024-04-05 武汉衍熙微器件有限公司 声波器件的制作方法及声波器件
CN111030627A (zh) * 2019-12-31 2020-04-17 武汉衍熙微器件有限公司 声波器件的制作方法及声波器件
CN111030626A (zh) * 2019-12-31 2020-04-17 武汉衍熙微器件有限公司 声波器件的制作方法及声波器件
US11689181B2 (en) 2020-05-27 2023-06-27 Qualcomm Incorporated Package comprising stacked filters with a shared substrate cap
CN111917394A (zh) * 2020-08-20 2020-11-10 武汉衍熙微器件有限公司 声波器件、声波器件的制造方法及相关器件
WO2023026990A1 (ja) * 2021-08-24 2023-03-02 株式会社村田製作所 フィルタ装置及び複合フィルタ装置
US20240213958A1 (en) * 2022-12-21 2024-06-27 RF360 Europe GmbH Vertically coupled saw resonators

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546207A (ja) 2005-06-07 2008-12-18 エプコス アクチエンゲゼルシャフト 電気的素子および製造方法
JP2015091065A (ja) 2013-11-06 2015-05-11 太陽誘電株式会社 電子部品およびモジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040939A (ja) * 1998-07-24 2000-02-08 Mitsubishi Electric Corp 弾性表面波装置
TW488044B (en) * 2001-02-09 2002-05-21 Asia Pacific Microsystems Inc Bulk acoustic filter and its package
US7038559B2 (en) * 2004-02-23 2006-05-02 Ruby Richard C Vertically separated acoustic filters and resonators
WO2006008940A1 (ja) * 2004-07-20 2006-01-26 Murata Manufacturing Co., Ltd. 圧電フィルタ
JP4692024B2 (ja) 2005-03-04 2011-06-01 パナソニック株式会社 弾性表面波デバイス
JP2006287782A (ja) * 2005-04-04 2006-10-19 Epson Toyocom Corp トランスバーサル型ｓａｗフィルタ
KR101206030B1 (ko) * 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
CN102763327B (zh) * 2010-02-17 2015-07-29 株式会社村田制作所 弹性波设备
US8283835B2 (en) * 2010-04-30 2012-10-09 Epcos Ag Guided bulk acoustic wave device having reduced height and method for manufacturing
US8836449B2 (en) * 2010-08-27 2014-09-16 Wei Pang Vertically integrated module in a wafer level package
JP5472557B1 (ja) * 2012-07-26 2014-04-16 株式会社村田製作所 複合電子部品及びそれを備える電子装置
JP2015070489A (ja) * 2013-09-30 2015-04-13 日本電波工業株式会社 デュプレクサ及び電子部品
US9634641B2 (en) * 2013-11-06 2017-04-25 Taiyo Yuden Co., Ltd. Electronic module having an interconnection substrate with a buried electronic device therein

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546207A (ja) 2005-06-07 2008-12-18 エプコス アクチエンゲゼルシャフト 電気的素子および製造方法
JP2015091065A (ja) 2013-11-06 2015-05-11 太陽誘電株式会社 電子部品およびモジュール

Also Published As

Publication number Publication date
KR20170128076A (ko) 2017-11-22
JP2017204827A (ja) 2017-11-16
US10090825B2 (en) 2018-10-02
US20170331455A1 (en) 2017-11-16
JP6454299B2 (ja) 2019-01-16

Similar Documents

Publication Publication Date Title
KR101853582B1 (ko) 탄성파 디바이스
JP6509147B2 (ja) 電子デバイス
JP6556663B2 (ja) 弾性波デバイス
JP6934324B2 (ja) 弾性波デバイス
JP6315716B2 (ja) 弾性波デバイス
CN100539413C (zh) 弹性表面波元件、弹性表面波装置以及通信装置
US9667221B2 (en) Acoustic wave device
JP7117828B2 (ja) 弾性波デバイス
KR102062185B1 (ko) 전자 부품 및 그 제조 방법
US10886891B2 (en) Acoustic wave device, module, and multiplexer
US11539343B2 (en) Acoustic wave device, high-frequency front-end circuit, and communication device
CN108631745B (zh) 复用器
US10855248B2 (en) Electronic component and method of manufacturing the same
JP6744771B2 (ja) 電子デバイスおよびその製造方法
US20220416757A1 (en) Acoustic wave device, filter and multiplexer
US11626851B2 (en) Acoustic wave device, high-frequency front end circuit, communication device, and method for manufacturing acoustic wave device
JP7373301B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP6653647B2 (ja) 弾性波デバイス
JP2018074051A (ja) 電子部品およびその製造方法
CN116073784A (zh) 弹性波装置
JP2023053471A (ja) 弾性波デバイスチップ、弾性波デバイス、その弾性波デバイスチップまたは弾性波デバイスを備えたモジュール
JP2022118669A (ja) 弾性波デバイス
JP2021068975A (ja) 電子部品、フィルタおよびマルチプレクサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant