JP6661521B2 - フィルタおよびマルチプレクサ - Google Patents

フィルタおよびマルチプレクサ Download PDF

Info

Publication number
JP6661521B2
JP6661521B2 JP2016235918A JP2016235918A JP6661521B2 JP 6661521 B2 JP6661521 B2 JP 6661521B2 JP 2016235918 A JP2016235918 A JP 2016235918A JP 2016235918 A JP2016235918 A JP 2016235918A JP 6661521 B2 JP6661521 B2 JP 6661521B2
Authority
JP
Japan
Prior art keywords
film
substrate
electrode
resonator
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016235918A
Other languages
English (en)
Other versions
JP2018093388A (ja
Inventor
泰成 入枝
泰成 入枝
西原 時弘
時弘 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016235918A priority Critical patent/JP6661521B2/ja
Priority to US15/818,467 priority patent/US10396759B2/en
Publication of JP2018093388A publication Critical patent/JP2018093388A/ja
Application granted granted Critical
Publication of JP6661521B2 publication Critical patent/JP6661521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703Networks using bulk acoustic wave devices
    • H03H9/706Duplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02086Means for compensation or elimination of undesirable effects
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0504Holders; Supports for bulk acoustic wave devices
    • H03H9/0514Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/205Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56Monolithic crystal filters
    • H03H9/564Monolithic crystal filters implemented with thin-film techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56Monolithic crystal filters
    • H03H9/566Electric coupling means therefor
    • H03H9/568Electric coupling means therefor consisting of a ladder configuration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58Multiple crystal filters
    • H03H9/582Multiple crystal filters implemented with thin-film techniques
    • H03H9/586Means for mounting to a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/587Air-gaps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58Multiple crystal filters
    • H03H9/60Electric coupling means therefor
    • H03H9/605Electric coupling means therefor consisting of a ladder configuration

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、フィルタおよびマルチプレクサに関し、例えば圧電薄膜共振器を有するフィルタおよびマルチプレクサに関する。
携帯電話端末などの無線通信機器のフィルタやデュプレクサに、弾性表面波デバイスが用いられてきた。最近では、圧電体を下部電極と上部電極で挟んだ弾性波デバイスが、高周波での特性が良好で且つ小型化とモリシック化が可能な素子として注目されている。このような弾性波デバイスとして、FBAR(Film Bulk Acoustic Resonator)やSMR(Solidly Mounted Resonator)などの圧電薄膜共振器がある。
圧電薄膜共振器に大きな電力が入力された場合、圧電体の分極方向に依存した非線形性が原因となり、出力信号に高調波が発生する。このような高調波を抑制する方法として、圧電薄膜共振器を分割することが知られている(例えば特許文献1および2)。また、圧電薄膜共振器の電極と基板の裏面の金属層との間に浮遊容量が形成されることが知られている(例えば特許文献3)。圧電薄膜共振器間を接続する配線間の電磁結合を抑制するため配線をシールドすることが知られている(例えば特許文献4)。
特開2008−85989号公報 特開2007−6495号公報 特表2008−508822号公報 特開2011−71874号公報
しかしながら、圧電薄膜共振器を分割しても高調波が抑制できないことがあることが新たにわかった。
本発明は上記課題に鑑みなされたものであり、高調波を抑制することを目的とする。
本発明は、第1基板と、前記第1基板の下面に設けられ、各々が圧電膜と、前記圧電膜の少なくとも一部を挟み対向する第1電極および第2電極と、を備え、前記第1電極と前記第2電極とが前記圧電膜を挟み対向する共振領域において前記圧電膜の前記第1電極から前記第2電極に向かう結晶方位は同じであり、前記共振領域間の接続領域において前記第1電極同士が接続し前記第2電極は接続せず、前記共振領域の面積は互いに略同じである第1圧電薄膜共振器および第2圧電薄膜共振器と、上面が空隙を介し前記下面と対向するように前記第1基板を前記上面に搭載する第2基板と、前記第2基板の上面に設けられ、前記第1圧電薄膜共振器および前記第2圧電薄膜共振器の共振領域と前記接続領域とに設けられた前記第1電極と平面視において重ならないグランドパターンと、を具備し、前記第1電極は、前記空隙と前記圧電膜との間に設けられ、前記第2電極は、前記第1基板と前記圧電膜との間に設けられ、前記第1圧電薄膜共振器および前記第2圧電薄膜共振器の第1電極はグランドに、直接接続されておらず、かつ前記第1圧電薄膜共振器および前記第2圧電薄膜共振器以外の素子を介し接続されていないフィルタである。
上記構成において、前記接続領域において前記第1圧電薄膜共振器と前記第2圧電薄膜共振器の圧電膜は一体として設けられている構成とすることができる。
上記構成において、前記第1基板の下面に設けられ、圧電膜と、前記圧電膜の少なくとも一部を挟み対向する第1電極および第2電極と、を備え、前記第1電極と前記第2電極とが前記圧電膜を挟み対向する共振領域の少なくとも一部は平面視において前記グランドパターンと重なる第3圧電薄膜共振器を具備する構成とすることができる。
本発明は、第1基板と、前記第1基板の下面に設けられ、各々が圧電膜と、前記圧電膜の少なくとも一部を挟み対向する第1電極および第2電極と、を備え、前記第1電極と前記第2電極とが前記圧電膜を挟み対向する共振領域において前記圧電膜の前記第1電極から前記第2電極に向かう結晶方位は同じであり、前記共振領域間の接続領域において前記第1電極同士が接続し前記第2電極は接続せず、前記共振領域の面積は互いに略同じである第1圧電薄膜共振器および第2圧電薄膜共振器と、上面が空隙を介し前記下面と対向するように前記第1基板を前記上面に搭載する第2基板と、前記第2基板の上面に設けられ、前記第1圧電薄膜共振器および前記第2圧電薄膜共振器の共振領域と前記接続領域とに設けられた前記第1電極と平面視において重ならないグランドパターンと、前記第1基板の下面に設けられた入力パッドおよび出力パッドと、前記第1基板の下面に設けられ、前記入力パッドと前記出力パッドとの間を接続する直列腕とグランドとの間の並列腕に接続され、少なくとも1つの並列共振器が前記第1圧電薄膜共振器と前記第2圧電薄膜共振器とに直列に分割されている1または複数の並列共振器と、前記第1基板の下面に設けられ、前記入力パッドと前記出力パッドとの間に直列に接続された1または複数の直列共振器と、を具備し、前記第1圧電薄膜共振器および前記第2圧電薄膜共振器の第1電極はグランドに、直接接続されておらず、かつ前記第1圧電薄膜共振器および前記第2圧電薄膜共振器以外の素子を介し接続されていないフィルタである。
上記構成において、前記少なくとも1つの並列共振器は、前記1または複数の並列共振器のうち最も前記入力パッドに近い並列共振器を含む構成とすることができる。
上記構成において、前記1または複数の直列共振器および前記1または複数の並列共振器は圧電薄膜共振器であり、前記グランドパターンは、前記1または複数の直列共振器および前記1または複数の並列共振器の少なくとも1つの共振領域の少なくとも一部と平面視において重なる構成とすることができる。
上記構成において、前記第1基板の下面に設けられた複数のグランドパッドを具備し、前記複数のグランドパッドのうち少なくとも2つのパッドはそれぞれ複数のバンプを介し1つの前記グランドパターンに接合されている構成とすることができる。
上記構成において、前記第1電極は、前記第1基板と前記圧電膜との間に設けられている構成とすることができる。
上記構成において、前記第2電極は、前記第1基板と前記圧電膜との間に設けられている構成とすることができる。
本発明は、上記フィルタを含むマルチプレクサである。
本発明によれば、高調波を抑制することができる。
図1(a)および図1(b)は、圧電薄膜共振器の断面図を示す図である。 図2(a)は、単体の圧電薄膜共振器を示す図、図2(b)および図2(c)は、圧電薄膜共振器を直列に分割した図である。 図3(a)から図3(c)は、それぞれ共振器AからCの回路図、図3(d)は、シミュレーション条件を示す図である。 図4(a)は、共振器Aからにおける周波数に対する2次高調波を示す図、図4(b)は、浮遊容量に対する2次高調波のピーク強度を示す図である。 図5(a)は、図2(c)に相当する逆直列分割された共振器の平面図、図5(b)は、図5(a)のA−A断面図である。 図6(a)は、図2(b)に相当する逆直列分割された共振器の別の例の平面図、図6(b)は、図6(a)のA−A断面図である。 図7(a)は、比較例1において直列分割された共振器が基板に実装された断面図、図7(b)は、図7(a)の領域Aの拡大図である。 図8(a)および図8(b)は、実施例1およびその変形例1に係るフィルタの断面図である。 図9(a)は、実施例1および比較例1のラダー型フィルタの回路図、図9(b)は各共振器の静電容量値と共振周波数を示す図である。 図10は、実施例1および比較例1におけるフィルタチップの平面図である。 図11(a)から図11(c)は、比較例1における金属層のパターンの平面図である。 図12は、比較例1における基板上に実装されたフィルタチップの平面図である。 図13は、比較例1における図12のA−A断面図である。 図14は、実施例1における金属層のパターンの平面図である。 図15は、実施例1における基板上に実装されたフィルタチップの平面図である。 図16は、実施例1における図15のA−A断面図である。 図17は、実施例1および比較例1における周波数に対する2次高調波を示す図である。 図18(a)から図18(d)は、シミュレーションのモデルを示す図である。 図19(a)から図19(d)は、等電位線を示す図である。 図20は、Xに対する浮遊容量Cfを示す図である。 図21(a)および図21(b)は、実施例1の変形例2および3に係るフィルタの断面図である。 図22は、実施例1の変形例4に係るフィルタの断面図である。 図23は、実施例2に係るデュプレクサの回路図である。
まず、圧電薄膜共振器の2次歪みを抑制する例について説明する。図1(a)および図1(b)は、圧電薄膜共振器の断面図を示す図である。図1(a)に示すように、圧電薄膜共振器50では、下部電極12と上部電極16とが圧電膜14の少なくとも一部を挟み対向する下部電極12と上部電極16とが圧電膜14を挟み対向する領域が共振領域20である。共振周波数の波長λの1/2がほぼ圧電膜14の厚さに相当する。つまり、圧電薄膜共振器50は、1/2λ厚み共振を用いている。このため、例えば下部電極12が−のとき、上部電極16は+となる。圧電膜14内の上下の面はそれぞれ+および−のいずれかとなる。
図1(b)に示すように、2次歪の周波数の波長はほぼ圧電膜14の厚さに相当する。このため、圧電膜14の上下の面が+または−となり、圧電膜14の中心が−または+となるように弾性波が励振する。圧電膜14が上下に対称であれば、2次歪は上部電極16と下部電極12とで同電位となる。このため、2次歪成分は生じない。しかしながら、圧電膜14として例えば窒化アルミニウム(AlN)または酸化亜鉛(ZnO)等を用いる場合、良好な特性を得るために、c軸に配向させる。矢印はc軸配向方向52(すなわち分極方向)を示している。このとき、圧電膜14内でc軸方向の対称性が崩れ、電界の分布に偏りが生じる。このため、上部電極16と下部電極12とに電位差が生じる。このように2次歪により発生する電圧を2次歪電圧という。下部電極12から上部電極16の方向がc軸配向方向52のとき、c軸配向方向52の同じ方向に2次歪電圧54が発生する。
2次歪電圧を抑制する方法について、図2(a)から図2(c)を用いて説明する。図2(a)は、単体の圧電薄膜共振器を示す図、図2(b)および図2(c)は、圧電薄膜共振器を直列に分割した図である。図2(a)に示すように、圧電薄膜共振器50が端子T1と端子T2の間に直列に接続されている。c軸配向方向52に2次歪電圧54が生成される。圧電薄膜共振器50の静電容量はCoである。
図2(b)および図2(c)に示すように、圧電薄膜共振器50を共振器50aおよび50bに直列に分割する。共振器50aおよび50bの静電容量は各々2×Coである。これにより、端子T1とT2との間のインピーダンス等の高周波特性は、図2(a)と図2(b)および図2(c)とでほぼ同じとなる。
図2(b)では、共振器50aおよび50bの下部電極12が互いに接続され、共振器50aおよび50bの上部電極16がそれぞれ端子T1およびT2に接続されている。すなわち、下部電極12同士が同電位となる。図2(b)では、共振器50aおよび50bの上部電極16が互いに接続され、共振器50aおよび50bの下部電極12がそれぞれ端子T1およびT2に接続されている。すなわち、上部電極16同士が同電位となる。図2(b)および図2(c)では、端子T1(またはT2)からみて共振器50aおよび50bのc軸配向方向52が逆方向である。そこで、このような分割を逆直列分割という。逆直列分割では、共振器50aと50bにおける2次歪電圧54が相殺されるため、端子T1およびT2から出力される高調波が抑制される。
次に、3つの共振器AからCについて、2次高調波をシミュレーションした。図3(a)から図3(c)は、それぞれ共振器AからCの回路図、図3(d)は、シミュレーション条件を示す図である。
図3(a)に示すように、共振器Aでは、端子T1とT2との間に圧電薄膜共振器50が直列に接続されている。圧電薄膜共振器50のc軸配向方向は端子T1からT2に向かう方向である。圧電薄膜共振器50の静電容量はCoである。
図3(b)に示すように、共振器Bでは、端子T1とT2との間に逆直列分割された共振器50aおよび50bが接続されている。共振器50aおよび50bのc軸配向方向52はそれぞれ端子T1およびT2から離れる方向である。共振器50aおよび50bの静電容量は各々2×Coである。
図3(c)に示すように、共振器Cでは、共振器50aと50bとを接続する配線とグランドとの間に静電容量がCfの浮遊容量が接続されている。その他の構成は共振器Bと同じである。
図3(d)に示すように、圧電薄膜共振器50および共振器50aおよび50bの各々における静電容量Co、共振周波数frおよび電気機械結合係数kをそれぞれ2.0pF、2500MHzおよび7.04%とした。浮遊容量Cfを0.03pFとした。
シミュレーションでは、端子T1およびT2の一方に28dBmの高周波信号を入力したときに、端子T1およびT2の他方から出力される2次高調波の大きさを算出した。2次高調波は、圧電膜14に加わる「電界強度の2乗」、「電界強度とひずみの積」、および「ひずみの2乗」に比例した非線形電流に基づき算出できる。
図4(a)は、共振器AからCにおける周波数に対する2次高調波を示す図である。周波数は入力した高周波信号の2倍に相当する。共振周波数の2倍の周波数を2fr、***振周波数の2倍の周波数を2faとした。
図4(a)に示すように、共振器Aでは、2次高調波は2frと2faの間の2faよりにピークを有する緩やかな単峰特性となる。共振器Bでは、2次高調波の大きさは約−75dBmと非常に小さく周波数に対し平坦である。共振器Cでは、2次高調波は2fa付近にピークを有する単峰特性となる。周波数が2faから高周波側および低周波側に離れると、2次高調波は共振器Bと同レベルまで小さくなる。例えば2frにおける2次高調波は共振器Bとほぼ同程度である。
共振器Bのように、逆直列分割すると、2次高調波を抑制できる。しかし、共振器Cのように、共振器50aと50bとの間の配線に浮遊容量Cfが付加されると、共振器50aと50bとで2次高調波が相殺されず、2fa付近において2次高調波が大きくなる。
図4(b)は、浮遊容量に対する2次高調波のピーク強度を示す図である。図4(b)に示すように、浮遊容量Cfが0のとき、2次高調波のピーク強度は−75dBmと小さいが、浮遊容量Cfが大きくなると、2次高調波のピーク強度が大きくなる。このように、浮遊容量Cfが大きくなると、相殺されずに残る2次高調波が大きくなる。このことから、共振器50aと50bとの間の配線の浮遊容量Cfを小さくすることが重要であることが分かる。
図5(a)は、図2(c)に相当する逆直列分割された共振器の平面図、図5(b)は、図5(a)のA−A断面図である。図5(a)および図5(b)に示すように、共振器50aおよび50bにおいて、例えばシリコン(Si)基板等の基板10上に、下部電極12が設けられている。下部電極12は、例えば基板10側からクロム(Cr)膜およびルテニウム(Ru)膜を有する。基板10の平坦主面と下部電極12との間にドーム状の膨らみを有する空隙18が形成されている。ドーム状の膨らみとは、例えば空隙18の周辺では空隙18の高さが小さく、空隙18の内部ほど空隙18の高さが大きくなるような形状の膨らみである。下部電極12上に、(002)方向を主軸とする窒化アルミニウム(AlN)を主成分とする圧電膜14が設けられている。圧電膜14上に上部電極16が設けられている。上部電極16は、例えば圧電膜14側からRu膜およびCr膜である。
共振器50aおよび50bにおいて、下部電極12、圧電膜14および上部電極16は同じ工程で形成さされる。よって、共振器50aと50bとにおいて、下部電極12の材料および膜厚は互いに実質的に同じであり、圧電膜14の材料および膜厚は互いに実質的に同じであり、上部電極16の材料および膜厚は互いに実質的に同じである。
共振器50aおよび50bは圧電膜14および上部電極16を共有する。共振器50aおよび50bの上部電極16は互いに接続されている。共振器50aおよび50bの共振領域20の間で上部電極16が設けられた領域が接続領域22である。下部電極12および空隙18は接続領域22において接続されていない。
基板10として、Si基板以外に、例えばサファイア基板、スピネル基板、アルミナ基板などを用いることができる。下部電極12および上部電極16としては、CrおよびRu以外にも、例えばアルミニウム(Al)、チタン(Ti)、銅(Cu)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、白金(Pt)、ロジウム(Rh)、又はイリジウム(Ir)などの金属単層膜又はこれらの積層膜を用いることができる。
圧電膜14は、AlN膜以外にも、例えば酸化亜鉛(ZnO)膜などを用いることができる。また、圧電膜14は、窒化アルミニウムを主成分とし、共振特性の向上又は圧電性の向上のために、他の元素を含んでもよい。例えば添加元素としてスカンジウム(Sc)を用いることにより、圧電膜14の圧電性を向上できる。
接続領域22における上部電極16が図3(c)における共振器50aと50bとを接続する配線に相当する。よって、接続領域22における上部電極16とグランドとの間の浮遊容量Cfが図3(c)の浮遊容量Cfとなる。接続領域22と共振領域20との上部電極16は電気的に接続されている。このため、共振領域20と接続領域22とを合わせた領域21の上部電極16とグランドとの間に形成される容量が実質的に浮遊容量Cfとなる。
図6(a)は、図2(b)に相当する逆直列分割された共振器の別の例の平面図、図6(b)は、図6(a)のA−A断面図である。図6(a)および図6(b)に示すように、共振器50aおよび50bは圧電膜14および下部電極12を共有する。共振器50aおよび50bの下部電極12は互いに接続されている。共振器50aおよび50bの共振領域20の間で下部電極12が設けられた領域が接続領域22である。上部電極16および空隙18は接続領域22において接続されていない。共振領域20と接続領域22とを合わせた領域21の上部電極16とグランドとの間に形成される容量が実質的に浮遊容量Cfとなる。その他の構成は、図5(a)および図5(b)と同じであり説明を省略する。
[比較例1]
浮遊容量Cfが付加される比較例1について説明する。図7(a)は、比較例1において直列分割された共振器が基板に実装された断面図、図7(b)は、図7(a)の領域Aの拡大図である。
図7(a)および図7(b)に示すように、基板30の上面に基板10が実装されている。基板30は、絶縁基板であり、例えばHTCC(High Temperature Co-fired Ceramic)またはLTCC(Low Temperature Co-fired Ceramic)等のセラミックス基板または樹脂基板である。基板30は積層された複数の絶縁層30aおよび30bを有する。
絶縁層30aおよび30bの上面に金属層32aおよび32bが形成され、絶縁層30bの下面に金属層32cが形成されている。絶縁層30aおよび30bを貫通するビア配線34aおよび34bが設けられている。ビア配線34aは金属層32aと32bとを電気的に接続し、ビア配線34bは金属層32bと32cとを電気的に接続する。基板30の上面に金属層32aからなるグランドパターン33が形成されている。金属層32aから32b、ビア配線34aおよび34bは、銅層、金層またはアルミニウム層等の金属層である。
基板10は、バンプ36を用い基板30上にフリップチップ実装されている。バンプ36は、例えば銅バンプ、金バンプまたは半田バンプである。共振器50aおよび50bが空隙38を介し基板30の上面に対向している。共振器50aおよび50bは、図5(a)および図5(b)において説明した共振器である。
上部電極16とグランドパターン33との距離G1は、バンプ36の高さに依存するが、10μm程度となる。平面視において、共振領域20および接続領域22を合わせた領域21とグランドパターン33とが重なると、図5(b)における空隙38を介した上部電極16とグランドパターン33との間の浮遊容量Cfが大きくなる。
図8(a)および図8(b)は、実施例1およびその変形例1に係るフィルタの断面図である。図8(a)に示すように、実施例1では、フィルタは共振器50aおよび50bを含む。共振器50aおよび50bは、図5(a)および図5(b)に示した共振器であり、接続領域22において共振器50aと50bの上部電極16が接続されている。共振領域20および接続領域22を合わせた領域21とグランドパターン33とが重なっていない。その他の構成は比較例1の図7(a)と同じであり説明を省略する。
図8(b)に示すように、実施例1の変形例1では、共振器50aおよび50bは、図6(a)および図6(b)に示した共振器であり、接続領域22において共振器50aと50bの下部電極12が接続されている。共振領域20および接続領域22を合わせた領域21とグランドパターン33とが重なっていない。その他の構成は実施例1の図8(a)と同じであり説明を省略する。
浮遊容量Cfが大きい比較例1と、浮遊容量Cfを低減した実施例1について、フィルタにおける2次高調波の大きさをシミュレーションした。シミュレーションはE−UTRA(Evolved Universal Terrestrial Radio Access) Operating Bandのバンド7(送信帯域:2500−2570MHz、受信帯域:2620−2690MHz)の送信フィルタについて行った。
図9(a)は、実施例1および比較例1のラダー型フィルタの回路図、図9(b)は各共振器の静電容量値と共振周波数を示す図である。図9(a)に示すように、フィルタは、直列共振器S1からS4および並列共振器P1からP3を備えている。直列共振器S1からS4は入力端子Tinと出力端子Toutとの間に直列に接続され、並列共振器P1からP3は入力端子Tinと出力端子Toutとの間に並列に接続されている。直列共振器S1からS4のうち出力端子Toutに最も近い直列共振器S4は共振器S4aおよびS4bに逆直列分割されている。並列共振器P1からP3のうち最も出力端子Toutに近い並列共振器P3は共振器P3aおよびP3bに逆直列分割されている。直列共振器S1からS3および並列共振器P1およびP2において生成された高調波は、最も出力端子Tout側の直列共振器S4および並列共振器P3において抑圧される。よって、小型化の観点から直列共振器S4および並列共振器P3を逆直列分割し、他は分割しないことが好ましい。
図9(b)に示すように、共振器S4aおよびS4bは互いに静電容量値および共振周波数が同じである。共振器P3aおよびP3bは互いに静電容量値および共振周波数が同じである。
ラダー型フィルタにおいては、直列共振器S1からS4の共振周波数と並列共振器P1からP3の***振周波数は通過帯域の中心付近に位置する。直列共振器S1からS4の***振周波数は、通過帯域の高周波数側に位置する。並列共振器P1からP3の共振周波数は通過帯域の低周波側に位置する。図4のように、浮遊容量Cfに起因する2次高調波は***振周波数の2倍の周波数において大きい。このため、2次高調波が通過帯域の2倍の帯域内に位置するのは並列共振器P3である。よって、並列共振器P3において浮遊容量Cfを低減することが重要である。
図10は、実施例1および比較例1におけるフィルタチップの平面図である。図10は、上面からフィルタチップを透視して下面を図示している。上部電極16および下部電極12をそれぞれ実線および破線で図示している。図10に示すように、フィルタチップ11においてシリコン基板10上(下面)に、複数の圧電薄膜共振器50および複数のパッド26が設けられている。圧電薄膜共振器50は直列共振器S1からS4bおよび並列共振器P1からP3bを含む。複数のパッド26は、入力パッドPin、出力パッドPoutおよびグランドパッドPgndを含む。入力パッドPinおよび出力パッドPoutは図9(a)におけるそれぞれ入力端子Tinおよび出力端子Toutに対応する。
直列共振器S4aとS4bを接続する上部電極16の領域が接続領域22である。並列共振器P3aとP3bを接続する上部電極16の領域が接続領域22である。基板10の短辺の長さLx1は730μm、長辺の長さLy1は930μmである。逆直列分割された並列共振器P3aおよびP3bの長軸長L1は240μmである。
図11(a)から図11(c)は、比較例1における金属層のパターンの平面図である。図11(a)は絶縁層30aの上面の金属層32aのパターン、図11(b)は絶縁層30bの上面の金属層32bのパターン、図11(c)は絶縁層30bの下面の金属層32cのパターンを上から透視して示している。ビア配線34aおよび34bをそれぞれ白丸および黒丸で示す。
図11(a)に示すように、絶縁層30aの上面に、送信パッドPtx、共通パッドPant、受信パッドPrxおよびグランドパッドPgndが設けられている。絶縁層30aの周縁に環状金属層が設けられている。絶縁層30aを貫通するビア配線34aが設けられている。送信パッドPtx、共通パッドPantおよびグランドパッドPgndには、図8(a)のそれぞれ入力パッドPin、出力パッドPoutおよびグランドパッドPgndがバンプ36を介し接合する。
図11(b)に示すように、絶縁層30bの上面に設けられた金属層32bにビア配線34aおよび34bが接続されている。図11(c)に示すように、絶縁層30bの下面に送信端子Tx、共通端子Ant、受信端子Rxおよびグランド端子Gndが設けられている。送信端子Tx、共通端子Ant、受信端子Rxおよびグランド端子Gndは、図11(a)におけるそれぞれ送信パッドPtx、共通パッドPant、受信パッドPrxおよびグランドパッドPgndにビア配線34a、34bおよび金属層32bを介し電気的に接続されている。絶縁層30aおよび30bの長辺の長さLx2は1700μm、短辺の長さLy2は1300μmである。
図12は、比較例1における基板上に実装されたフィルタチップの平面図である。フィルタチップ11は下面を透視して図示している。基板10に形成された上部電極16および下部電極12は、共振領域20および接続領域22を除き破線で図示している。共振領域20および接続領域22のうち、平面視において基板30の上面に設けられたパッドに重なる領域23および23aをクロスで示している。直列共振器S1およびS4aの共振領域20の一部はそれぞれ送信パッドPtxおよびグランドパッドPgndに領域23aにおいて重なっている。並列共振器P1およびP2の共振領域20の一部はグランドパッドPgndに領域23aにおいて重なっている。2次高調波の観点からは、並列共振器P3bとグランドパッドPgndとの重なる領域23が問題となる。
図13は、比較例1における図12のA−A断面図である。図13に示すように、グランドパッドPgndであるグランドパターン33と並列共振器P3bの共振領域20の一部が領域23において重なっている。基板10の厚さt1、グランドパターン33の厚さt2、絶縁層30aの厚さt3、金属層32bの厚さt4、絶縁層30bの厚さt5および金属層32cの厚さt6は、それぞれ250μm、15μm、90μm、7μm、40μmおよび15μmである。上部電極16とグランドパターン33との距離G1は10μmである。領域23の面積は20787μmである。このときの浮遊容量Cfを算出すると0.037pFである。
図14は、実施例1における金属層のパターンの平面図である。図14に示すように、グランドパッドPgndの配置が比較例1と異なっている。その他のパターンは比較例1と同じであり説明を省略する。
図15は、実施例1における基板上に実装されたフィルタチップの平面図である。図15に示すように、並列共振器P3bの共振領域20はグランドパッドPgndに重ならず、並列共振器P2の共振領域20が比較例1より多くグランドパッドPgndと重なっている。その他の構成は比較例1と同じであり説明を省略する。
図16は、実施例1における図15のA−A断面図である。図16に示すように、並列共振器P3aおよびP3bの共振領域20および接続領域22はグランドパッドPgndと重なっていない。すなわち領域23の面積は0μmである。上部電極16と絶縁層30aとの距離G2は25μmとなる。このときの浮遊容量Cfを算出すると0.018pFである。
基板10はシリコン基板、下部電極12および上部電極16は主にRu膜とした。基板30はLTCC基板とした。通過帯域は2500MHzから2570MHz、2次高調波の周波数帯域は5000MHzから5140MHzとした。送信端子Txに28dBmの高周波信号を入力したときに、共通端子Antから出力される2次高調波の大きさをシミュレートした。2次高調波のシミュレーションは図4の方法と同じである。
図17は、実施例1および比較例1における周波数に対する2次高調波を示す図である。図17に示すように、比較例1では、通過帯域の2倍の周波数帯域の中央付近に大きさが約−40dBmの2次高調波のピークがある。実施例1では、このピークの大きさは約−50dBmであり、約10dB改善している。このように、実施例1は比較例1に比べ2次高調波が抑制される。
次に、上部電極16とグランドパターンの重なりを変えた場合の浮遊容量についてシミュレートした。図18(a)から図18(d)は、シミュレーションのモデルを示す図である。図18(a)から図18(d)に示すように、シリコン基板60の下面に電極64が設けられ、LTCC基板62の上面に電極66が設けられている。シリコン基板60とLTCC基板62との間は空気層65である。
シリコン基板60の厚さt1、LTCC基板62の厚さt2をそれぞれ250μmおよび130μmとした。電極64および66の厚さをそれぞれ1μmおよび5μmとした。電極64と66との間の空気層65の厚さG3を10μmとした。電極64および66の長さLを180μmとした。シリコン基板60、LTCC基板62および空気層65の比誘電率をそれぞれ11.8、9.8および1.0とした。
電極66の電極64からのX方向のずれ量をXとした。図18(a)では、電極64と66はX方向に重なっておりX=0μmである。図18(b)では、電極66は電極64からX方向にL/2ずれており、X=90μmである。図18(c)では、電極66は電極64からX方向にLずれており、X=180μmである。図18(d)では、電極66と64の平面視における離間距離は30μmであり、X=210μmである。
図19(a)から図19(d)は、等電位線を示す図である。図19(a)から図19(d)に示すように、等電位線68がシミュレートできる。
図20は、Xに対する浮遊容量Cfを示す図である。図19(a)から図19(d)においてシミュレートした浮遊容量Cfを白丸で示す。曲線は近似曲線である。図20に示すように、Xが大きくなると浮遊容量Cfが小さくなる。0<X≦LではXが大きくなると浮遊容量Cfが小さくなる。X=Lでは浮遊容量CfはX=0のときの約半分である。これは、図19(a)から図19(c)のように、Xが大きくなると電極64と66との間の等電位線の密度が低下するためである。L<XではXが大きくなっても浮遊容量Cfの低下は小さい。これは、図19(d)のように、平面視において電極64と66とが離れても電極64と66との間に密な等電位線が残存するためである。このように、電極64と66とが平面視において重ならないことにより浮遊容量Cfを低減できる。
実施例1によれば、図8(a)のように、基板10(第1基板)の下面に、共振器50a(第1圧電薄膜共振器)および共振器50b(第2圧電薄膜共振器)が設けられている。共振器50aと50bにおいて、圧電膜14の上部電極16(第1電極)から下部電極12(第2電極)に向かう結晶方位は同じである。図8(a)のように、共振領域20間の接続領域22において上部電極16同士が接続し下部電極12は接続せず、共振領域20の面積は互いに製造誤差程度に実質的に同じである。これにより、図2(c)のように、2次高調波を抑制できる。
さらに、基板30(第2基板)は、基板30の上面が基板10の下面と空隙38を介し対向するように基板10を搭載する。図7(a)のような基板30の上面に設けられたグランドパターン33は、共振器50aおよび50bの共振領域20と接続領域22とに設けられた上部電極16と平面視において重ならない。これにより、図20のように、グランドパターン33と上部電極16との間の静電容量を低減できる。よって、図7(b)の浮遊容量Cfが削減でき、2次高調波を抑制できる。
接続領域22において共振器50aと共振器50bの圧電膜14は、分離していてもよいが、一体として設けられていることが好ましい。これにより、共振器50aおよび50bにおいて、圧電膜14の上部電極16から下部電極12に向かう結晶方位を同じにできる。また、圧電膜14の膜厚を実質的に同じにできる。これにより、2次高調波をより抑制できる。
図15のように、基板10の下面に共振領域の少なくとも一部がグランドパターン33と重なる圧電薄膜共振器が設けられている。グランドパターン33を、基板10の下面に設けられた圧電薄膜共振器のうち、2次高調波が問題となる領域(並列共振器P3aおよびP3bの共振領域20および接続領域22)に重ならないように設け、2次高調波が比較的問題とならない圧電薄膜共振器の共振領域20の少なくとも一部に重なるように設ける。これにより、グランドパターン33のレイアウトの自由度を極端に損なうことなく、浮遊容量Cfを削減できる。
図10のように、1または複数の直列共振器S1からS4は、入力パッドPinと出力パッドPoutとの間に直列に接続され、1または複数の並列共振器P1からP3は、入力パッドPinと出力パッドPoutとの間に直列に接続されている。1または複数の並列共振器P1からP3のうち少なくとも1つの並列共振器P3は逆直列分割された共振器P3aおよびP3bである。図4のように、浮遊容量Cfに起因する2次高調波は***振周波数の2倍の周波数で大きくなる。並列共振器P3の***振周波数は通過帯域の中央に位置している。そこで、並列共振器P3を逆直列分割することで、通過帯域の2倍の周波数帯域の2次高調波を抑制できる。
並列共振器P1からP3のうち最も前記入力パッドに近い並列共振器P3を逆直列分割する。これにより、2次高調波をより抑制できる。
図15のように、グランドパターン33は、1または複数の直列共振器S1からS4および1または複数の並列共振器P1からP3の少なくとも1つの共振領域の少なくとも一部と平面視において重なる。このように、グランドパターン33を2次高調波が問題となる領域に重ねず、比較的問題とならない共振器に重なる。これにより、グランドパターン33のレイアウトの自由度を極端に損なうことなく、浮遊容量Cfを削減できる。
複数のグランドパッドPgndのうち少なくとも2つのパッドはそれぞれ複数のバンプ36を介し1つのグランドパターン33に接合されている。フィルタ特性の観点からグランドパッドPgndはフィルタの近くで共通に接続することが好ましい場合がある。このような場合、複数のグランドパッドPgndを接続するグランドパターン33が領域21に重ならないようにする。これにより、2次高調波を抑制できる。
図8(b)における実施例1の変形例1のように、接続領域22において接続される第1電極を基板10と圧電膜14との間に設けられている下部電極12としてもよい。
図8(a)における実施例1のように、接続領域22において接続されていない第2電極を基板10と圧電膜14との間に設けられている下部電極12としてもよい。
図21(a)および図21(b)は、実施例1の変形例2および3に係るフィルタの断面図である。図21(a)に示すように、基板10の上面(図では下面)に窪みが形成されている。下部電極12は、基板10上に平坦に形成されている。これにより、空隙18が、基板10の窪みに形成されている。空隙18は共振領域20を含むように形成されている。その他の構成は、実施例1と同じであり説明を省略する。空隙18は、基板10を貫通するように形成されていてもよい。
図21(b)に示すように、共振領域20の下部電極12下(図では上)に音響反射膜19が形成されている。音響反射膜19は、音響インピーダンスの低い膜19aと音響インピーダンスの高い膜19bとが交互に設けられている。膜19aおよび19bの膜厚は例えばそれぞれλ/4(λは弾性波の波長)である。膜19aと膜19bの積層数は任意に設定できる。例えば、音響反射膜19は、基板10中に音響インピーダンスの異なる膜が一層設けられている構成でもよい。その他の構成は、実施例1と同じであり説明を省略する。
実施例1およびその変形例1において、実施例1の変形例2と同様に空隙18を形成してもよく、実施例1の変形例3と同様に空隙18の代わりに音響反射膜19を形成してもよい。
実施例1およびその変形例1および2のように、圧電薄膜共振器は、共振領域20において空隙18が基板10と下部電極12との間に形成されているFBAR(Film Bulk Acoustic Resonator)でもよい。また、実施例1の変形例3のように、圧電薄膜共振器は、共振領域20において下部電極12下に圧電膜14を伝搬する弾性波を反射する音響反射膜19を備えるSMR(Solidly Mounted Resonator)でもよい。
図22は、実施例1の変形例4に係るフィルタの断面図である。図22に示すように、基板30の上面の周縁に環状電極35aが設けられている。基板30上に基板10を囲むように封止部35が設けられている。封止部35は環状電極35aに接合している。基板10および封止部35の上面にリッド37が設けられている。封止部35、リッド37および環状電極35aに保護膜39が設けられている。封止部35は、例えば半田等の金属または樹脂等の絶縁体である。環状電極35aは金属膜である。リッド37は、コバール等の金属板または絶縁板である。保護膜39は、ニッケル膜等の金属膜または絶縁膜である。実施例1の変形例のように、基板10を囲む封止部35が設けられていてもよい。
実施例1およびその変形例において、基板30の上面に弾性表面波素子または圧電薄膜共振器等の弾性波素子が設けられていてもよい。
フィルタとしてラダー型フィルタを例に説明したが、フィルタはラダー型フィルタ以外でもよい。フィルタの直列共振器および並列共振器の個数を任意に設定できる。
実施例2は、デュプレクサ等のマルチプレクサの例である。図23は、実施例2に係るデュプレクサの回路図である。図23に示すように、共通端子Antと送信端子Txとの間に送信フィルタ70が接続されている。共通端子Antと受信端子Rxとの間に受信フィルタ72が接続されている。送信フィルタ70は送信端子Txから入力した高周波信号のうち送信帯域の信号を共通端子Antに通過させ、他の信号を抑圧する。受信フィルタ72は、共通端子Antに入力した高周波信号のうち受信帯域の信号を通過させ、他の信号を抑圧する。
送信フィルタ70および72の少なくとも一方は、実施例1およびその変形例のフィルタである。これにより、2次高調波を抑制できる。入力信号が大きい送信フィルタ70は2次高調波が問題となる。よって、送信フィルタ70に実施例1およびその変形例のフィルタを用いることが好ましい。マルチプレクサとしてデュプレクサの例を説明したが、トリプレクサまたはクワッドプレクサでもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10、30 基板
12 下部電極
14 圧電膜
16 上部電極
18、38 空隙
20 共振領域
22 接続領域
33 グランドパターン
36 バンプ

Claims (10)

  1. 第1基板と、
    前記第1基板の下面に設けられ、各々が圧電膜と、前記圧電膜の少なくとも一部を挟み対向する第1電極および第2電極と、を備え、前記第1電極と前記第2電極とが前記圧電膜を挟み対向する共振領域において前記圧電膜の前記第1電極から前記第2電極に向かう結晶方位は同じであり、前記共振領域間の接続領域において前記第1電極同士が接続し前記第2電極は接続せず、前記共振領域の面積は互いに略同じである第1圧電薄膜共振器および第2圧電薄膜共振器と、
    上面が空隙を介し前記下面と対向するように前記第1基板を前記上面に搭載する第2基板と、
    前記第2基板の上面に設けられ、前記第1圧電薄膜共振器および前記第2圧電薄膜共振器の共振領域と前記接続領域とに設けられた前記第1電極と平面視において重ならないグランドパターンと、
    を具備し、
    前記第1電極は、前記空隙と前記圧電膜との間に設けられ、
    前記第2電極は、前記第1基板と前記圧電膜との間に設けられ、
    前記第1圧電薄膜共振器および前記第2圧電薄膜共振器の第1電極はグランドに、直接接続されておらず、かつ前記第1圧電薄膜共振器および前記第2圧電薄膜共振器以外の素子を介し接続されていないフィルタ。
  2. 第1基板と、
    前記第1基板の下面に設けられ、各々が圧電膜と、前記圧電膜の少なくとも一部を挟み対向する第1電極および第2電極と、を備え、前記第1電極と前記第2電極とが前記圧電膜を挟み対向する共振領域において前記圧電膜の前記第1電極から前記第2電極に向かう結晶方位は同じであり、前記共振領域間の接続領域において前記第1電極同士が接続し前記第2電極は接続せず、前記共振領域の面積は互いに略同じである第1圧電薄膜共振器および第2圧電薄膜共振器と、
    上面が空隙を介し前記下面と対向するように前記第1基板を前記上面に搭載する第2基板と、
    前記第2基板の上面に設けられ、前記第1圧電薄膜共振器および前記第2圧電薄膜共振器の共振領域と前記接続領域とに設けられた前記第1電極と平面視において重ならないグランドパターンと、
    前記第1基板の下面に設けられた入力パッドおよび出力パッドと、
    前記第1基板の下面に設けられ、前記入力パッドと前記出力パッドとの間を接続する直列腕とグランドとの間の並列腕に接続され、少なくとも1つの並列共振器が前記第1圧電薄膜共振器と前記第2圧電薄膜共振器とに直列に分割されている1または複数の並列共振器と、
    前記第1基板の下面に設けられ、前記入力パッドと前記出力パッドとの間に直列に接続された1または複数の直列共振器と、
    を具備し、
    前記第1圧電薄膜共振器および前記第2圧電薄膜共振器の第1電極はグランドに、直接接続されておらず、かつ前記第1圧電薄膜共振器および前記第2圧電薄膜共振器以外の素子を介し接続されていないフィルタ。
  3. 前記少なくとも1つの並列共振器は、前記1または複数の並列共振器のうち最も前記入力パッドに近い並列共振器を含む請求項2記載のフィルタ。
  4. 前記1または複数の直列共振器および前記1または複数の並列共振器は圧電薄膜共振器であり、
    前記グランドパターンは、前記1または複数の直列共振器および前記1または複数の並列共振器の少なくとも1つの共振領域の少なくとも一部と平面視において重なる請求項2または3記載のフィルタ。
  5. 前記第1基板の下面に設けられた複数のグランドパッドを具備し、
    前記複数のグランドパッドのうち少なくとも2つのパッドはそれぞれ複数のバンプを介し1つの前記グランドパターンに接合されている請求項3または4記載のフィルタ。
  6. 前記第1電極は、前記第1基板と前記圧電膜との間に設けられている請求項2から5のいずれか一項記載のフィルタ。
  7. 前記第2電極は、前記第1基板と前記圧電膜との間に設けられている請求項2から5のいずれか一項記載のフィルタ。
  8. 前記接続領域において前記第1圧電薄膜共振器と前記第2圧電薄膜共振器の圧電膜は一体として設けられている請求項1から7のいずれか一項記載のフィルタ。
  9. 前記第1基板の下面に設けられ、圧電膜と、前記圧電膜の少なくとも一部を挟み対向する第1電極および第2電極と、を備え、前記第1電極と前記第2電極とが前記圧電膜を挟み対向する共振領域の少なくとも一部は平面視において前記グランドパターンと重なる第3圧電薄膜共振器を具備する請求項1から8のいずれか一項記載のフィルタ。
  10. 請求項1から9のいずれか一項記載のフィルタを含むマルチプレクサ。
JP2016235918A 2016-12-05 2016-12-05 フィルタおよびマルチプレクサ Active JP6661521B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016235918A JP6661521B2 (ja) 2016-12-05 2016-12-05 フィルタおよびマルチプレクサ
US15/818,467 US10396759B2 (en) 2016-12-05 2017-11-20 Filter and multiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016235918A JP6661521B2 (ja) 2016-12-05 2016-12-05 フィルタおよびマルチプレクサ

Publications (2)

Publication Number Publication Date
JP2018093388A JP2018093388A (ja) 2018-06-14
JP6661521B2 true JP6661521B2 (ja) 2020-03-11

Family

ID=62244145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016235918A Active JP6661521B2 (ja) 2016-12-05 2016-12-05 フィルタおよびマルチプレクサ

Country Status (2)

Country Link
US (1) US10396759B2 (ja)
JP (1) JP6661521B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581403B2 (en) 2016-07-11 2020-03-03 Qorvo Us, Inc. Device having a titanium-alloyed surface
US10361676B2 (en) * 2017-09-29 2019-07-23 Qorvo Us, Inc. Baw filter structure with internal electrostatic shielding
KR102097320B1 (ko) * 2018-07-24 2020-04-06 삼성전기주식회사 탄성파 필터 장치
CN109150130A (zh) * 2018-08-06 2019-01-04 电子科技大学 一种电感耦合型带通滤波器
JP7290941B2 (ja) * 2018-12-27 2023-06-14 太陽誘電株式会社 弾性波デバイス、フィルタおよびマルチプレクサ
US11522513B2 (en) 2019-02-27 2022-12-06 Skyworks Global Pte. Ltd. Bulk acoustic wave resonator structure
JP2021010062A (ja) * 2019-06-28 2021-01-28 株式会社村田製作所 エクストラクタ
US11757430B2 (en) 2020-01-07 2023-09-12 Qorvo Us, Inc. Acoustic filter circuit for noise suppression outside resonance frequency
JP7456797B2 (ja) * 2020-02-25 2024-03-27 太陽誘電株式会社 フィルタおよびマルチプレクサ
CN112073028B (zh) * 2020-08-24 2021-08-10 诺思(天津)微***有限责任公司 滤波器带外抑制优化方法和滤波器、多工器、通信设备
US11632097B2 (en) 2020-11-04 2023-04-18 Qorvo Us, Inc. Coupled resonator filter device
CN114679150A (zh) * 2020-12-24 2022-06-28 联华电子股份有限公司 半导体元件结构及其制造方法
US11575363B2 (en) 2021-01-19 2023-02-07 Qorvo Us, Inc. Hybrid bulk acoustic wave filter
WO2022211056A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 弾性波装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004120016A (ja) * 2002-09-20 2004-04-15 Fujitsu Media Device Kk フィルタ装置
US6946928B2 (en) * 2003-10-30 2005-09-20 Agilent Technologies, Inc. Thin-film acoustically-coupled transformer
WO2006008940A1 (ja) * 2004-07-20 2006-01-26 Murata Manufacturing Co., Ltd. 圧電フィルタ
DE102004037818B4 (de) 2004-08-04 2022-02-17 Snaptrack, Inc. Filteranordnung mit zwei Volumenwellenresonatoren
DE102005028927B4 (de) 2005-06-22 2007-02-15 Infineon Technologies Ag BAW-Vorrichtung
KR101206030B1 (ko) * 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
US7535323B2 (en) * 2006-07-10 2009-05-19 Skyworks Solutions, Inc. Bulk acoustic wave filter with reduced nonlinear signal distortion
JP5036435B2 (ja) * 2006-09-01 2012-09-26 太陽誘電株式会社 弾性波デバイス、フィルタおよび分波器
US7548140B2 (en) * 2007-04-16 2009-06-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave (BAW) filter having reduced second harmonic generation and method of reducing second harmonic generation in a BAW filter
JP5041285B2 (ja) 2007-04-24 2012-10-03 日立金属株式会社 高周波部品
JP5200716B2 (ja) * 2008-07-14 2013-06-05 株式会社村田製作所 分波器
JP5419617B2 (ja) 2009-09-28 2014-02-19 太陽誘電株式会社 フィルタ、通信モジュール、および通信装置
US8836449B2 (en) * 2010-08-27 2014-09-16 Wei Pang Vertically integrated module in a wafer level package
DE102010055649B4 (de) * 2010-12-22 2015-07-16 Epcos Ag Duplexer und Verfahren zum Herstellen eines Duplexers
US20160191015A1 (en) * 2014-12-27 2016-06-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Split current bulk acoustic wave (baw) resonators
JP6454299B2 (ja) * 2016-05-13 2019-01-16 太陽誘電株式会社 弾性波デバイス

Also Published As

Publication number Publication date
JP2018093388A (ja) 2018-06-14
US10396759B2 (en) 2019-08-27
US20180159508A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
JP6661521B2 (ja) フィルタおよびマルチプレクサ
US10250219B2 (en) Acoustic wave device
US9240768B2 (en) Duplexer with transmission and reception filters each including resonators formed on different chips
JP6651643B2 (ja) 弾性波フィルタ、分波器および通信装置
US10218335B2 (en) Duplexer
JP6415419B2 (ja) 弾性波フィルタ、デュプレクサ、及びモジュール
JP6538007B2 (ja) 弾性波デバイス
JP6556668B2 (ja) フィルタおよびマルチプレクサ
JP6515042B2 (ja) 弾性波デバイス
US10560068B2 (en) Multiplexer
US10911019B2 (en) Multiplexer
US10826460B2 (en) Multiplexer
JPWO2016129662A1 (ja) 弾性波装置、分波器および通信装置
US11569019B2 (en) Electronic component
US10177740B2 (en) Ladder filter and duplexer
US11218134B2 (en) Acoustic wave filter device and composite filter device
US10972067B2 (en) Filter and multiplexer
US11309868B2 (en) Multiplexer
JP2018101964A (ja) 弾性波デバイス
US11658642B2 (en) Multiplexer
JP2020027987A (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
US20230291389A1 (en) Multiplexer
US20220247380A1 (en) Acoustic wave device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200212

R150 Certificate of patent or registration of utility model

Ref document number: 6661521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250