KR101769995B1 - 반도체 장치 및 반도체 장치 제조 방법 - Google Patents

반도체 장치 및 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR101769995B1
KR101769995B1 KR1020100038463A KR20100038463A KR101769995B1 KR 101769995 B1 KR101769995 B1 KR 101769995B1 KR 1020100038463 A KR1020100038463 A KR 1020100038463A KR 20100038463 A KR20100038463 A KR 20100038463A KR 101769995 B1 KR101769995 B1 KR 101769995B1
Authority
KR
South Korea
Prior art keywords
encapsulant
semiconductor device
semiconductor
channel
substrate
Prior art date
Application number
KR1020100038463A
Other languages
English (en)
Other versions
KR20100119720A (ko
Inventor
지희조
조남주
신한길
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20100119720A publication Critical patent/KR20100119720A/ko
Application granted granted Critical
Publication of KR101769995B1 publication Critical patent/KR101769995B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 장치는 전도층을 포함하는 기판을 가지고 있다. 하나의 상호 연결된 구조는 기판 위에서 형성되고 전기적으로 전도층에 연결되어 있다. 반도체 구성요소는 기판 위에 실장된다. 인캡슐런트는 반도체 구성요소 및 상호 연결된 구조 위에 증착된다. 하나의 채널은 상기 상호 연결된 구조를 노출시키기 위해 인캡슐런트 내에 형성된다. 솔더 페이스트는 상기 차단막을 형성하기 전에 채널 내에 증착된다. 차단막은 상기 인캡슐런트 및 반도체 다이 상부에 걸쳐 상기 채널로 등각적으로 도포될 수 있다. 상기 차단막은 상기 채널 속으로 연장되고 전기적으로 상기 상호 연결된 구조에 연결된다. 도킹핀은 상기 차단막 위에 형성되고 그것은 상기 채널까지 연장되고 상기 상호 연결된 구조에 전기적으로 연결된다. 모따기부는 상기 차단막의 주변 둘레에 형성된다.

Description

반도체 장치 및 반도체 장치 제조 방법 {semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure}
본 발명은 일반적으로 반도체 장치(semiconductor device)에 관련된 것으로, 더 자세하게는 전자파간섭(EMI; electromagnetic interference) 라디오 주파수 간섭(RFI; radio frequency interference), 또는 다른 장치 간 간섭으로부터 격리시키기 위해, 인캡슐런트(encapsulant)가 반도체 다이(semiconductor die) 위에 증착된 후에 차단막을 쌓는 방법 및 반도체 장치에 대한 것이다.
근자에 전자 제품에서 통상적으로 반도체 장치를 발견할 수 있다. 반도체 장치는 전자 부품의 숫자 및 밀도에 따라 다양하다. 개별 반도체 장치는 일반적으로 한 종류의 전자 부품, 예를 들어 발광다이오드(LED), 소형 시그널 트랜지스터, 레지스터, 커패시터, 인덕터 및 금속 산화막 반도체 전계효과 트랜지스터 (MOSFET)를 포함한다. 접적 반도체 장치는 전형적으로 수백에서 수천의 전자 부품을 포함한다. 상기 집적 반도체 장치의 일례로 마이크로콘트롤러, 마이크로프로세서, 전하결합소자(CCD), 태양전지 및 디지털미소반사표시기(DMD) 등이 있다.
반도체 장치는 넓은 범위의 기능을 수행한다. 예를 들어 고속계산, 전자기적 신호의 송신과 수신, 전자 장치의 제어, 태양광의 전기로의 변환 및 텔레비전 화면을 위한 화상 프로젝션의 생성 등이다. 반도체 장치는 엔터테인먼트, 통신, 전력변환, 네트워크, 컴퓨터 및 소비재의 영역에서 발견된다. 또한 반도체 장치는 군사용 장비, 항공, 자동차, 산업용 제어장치 및 사무용 기기 등에서도 발견된다.
반도체 장치는 반도체 물질의 전기적 특성을 활용한 것이다. 반도체 물질의 원자적 구조는 전기전도성을 전기장의 적용에 의해서 또는 도핑 과정을 통해서 조정될 수 있도록 한다. 도핑은 불순물을 반도체 물질에 도입함으로써 반도체 장치의 전도성을 조정하고 조절할 수 있게 한다.
반도체 장치는 전자능동구조(active electrical structure) 및 전자수동구조(passive electrical structure)를 포함한다. 바이폴라(bipolar) 및 전계 효과 트랜지스터 등을 포함하는 전자능동구조는 전류의 흐름을 조정하는 것이다. 전기장 또는 기저 전류에 대한 도핑 및 적용의 레벨을 다양하게 함으로써 트랜지스터는 전류의 흐름을 증가시키기도 하고 제한시키기도 한다. 저항, 커패시터(capacitor) 및 인덕터(inductor) 등을 포함하는 전자수동구조는 다양한 전기적 기능을 수행하기 위해 필요한 전압과 전류 사이의 관계를 생성한다. 능동 및 수동 구조들은 전기적으로 회로 구성을 위해 연결되고, 이것은 반도체 장치가 고속 계산 및 다른 유용한 기능을 수행할 수 있게 한다.
반도체 장치는 일반적으로 두 복잡한 제조공정, 즉 각각 잠재적으로 수백가지의 단계를 포함하는 프론트-엔드 제조공정(front-end manufacturing) 및 백엔드 제조공정(back-end manufacturing)을 통하여 제조된다. 프론트-엔드 제조공정은 반도체 웨이퍼 표면 위에 다수의 다이(die)를 형성하는 과정을 포함한다. 각각의 다이는 전형적으로 동일하며 전기적으로 연결된 능동 및 수동 구성 요소로 형성된 회로를 포함한다. 백-엔드 제조공정은 완성된 웨이퍼에서 개개의 다이를 싱귤레이트(singulate)하고, 구조적 지지 및 환경적 격리를 위해 다이를 포장하는 것을 포함한다.
반도체 공정의 하나의 목적은 보다 소형의 반도체 장치를 생산하는 것이다. 더 작은 장치는 전형적으로 더 낮은 전압을 소비하고, 더욱 고성능이고, 더욱 효과적으로 반도체 장치를 생산할 수 있다. 더구나 더 작은 반도체 장치는 더 작은 공간을 차지하므로, 더 작은 최종생산품을 위해 바람직하다. 더 작은 다이의 크기는, 더욱 작고 더욱 고밀도의 능동 및 수동 소자를 포함하는 다이를 생성하는 프론트-엔드 프로세스에서의 개량을 통해서 달성될 수 있다. 백-엔드 프로세스는 전기적 상호 연결 및 포장재의 개량에 의해 더 작은 풋프린트(footprint)을 가진 반도체 장치 패키지(package)가 될 것이다.
반도체 제조 공정의 또 다른 목적은 더욱 고성능의 반도체 장치를 생산하는 것이다. 장치 성능의 증가는 고속으로 작동 가능할 수 있도록 하는 능동 소자를 형성함으로 달성될 수 있다. 라디오 주파수(RF, radio frequency), 무선 통신 같은 고주파수의 장치에서 집적 수동 소자(IPD, integrated passive device)는 종종 반도체 장치에 포함된다. 집적 수동 소자의 예는 저항, 커패시터 및 인덕터 등을 포함한다. 전형적인 라디오 주파수 시스템은 필요한 전기적 기능을 수행하기 위해서 하나 이상의 반도체 패키지에 여러 개의 집적 수동 소자를 요구한다. 그러나 고주파수의 전기적 장치는 바라지 않는 전자 방해(EMI, electromagnetic interference), 무선주파수방해(RFI, radio frequency interference) 또는 다른 장치 상호 간의 간섭, 예를 들어 용량 커플링(coupling), 전기유도성 커플링 또는 전도성 커플링를 야기하는데 상기 장치는 이러한 간섭에 민감하다.
전자 방해, 무선주파수 방해 및 또 다른 장치 상호 간의 간섭을 줄이기 위해서 상기 반도체 다이 위에 차단막(shielding layer)이 형성된다. 차단막은 전형적으로 상기 반도체 다이의 인캡슐레이션(encapsulation) 전에 실장된다. 인캡슐런트(encapsulant)는 차단막 위에 증착되고 다이를 감싸기 위해서 차단막의 홀(hole) 또는 입구를 통해서 차단막 및 반도체 다이 사이의 틈 사이로 압입된다. 그러나 상기 차단막은 상기 인캡슐런트의 균등한 흐름에 있어서 반도체 다이 주변에 보이드(void)을 남겨둘 수 있는 장애물이 될 수 있다. 더구나 차단막은 인캡슐런트로부터 분리되지 않는다고 알려져 있고, 이것이 장치의 성능을 저하한다.
본 발명이 이루고자 하는 기술적 과제는 상기와 같은 종래의 문제점을 해결하기 위한 것으로 반도체 다이를 인캡슐런트로 밀봉(sealing)함에 있어서 반도체 장치가 민감한 전자 방해, 무선주파수 방해 및 다른 장치 상호 간의 간섭으로부터 반도체를 격리시킴과 동시에 반도체 다이 주변에 보이드의 생성을 차단할 수 있도록 하는 것을 목적으로 한다.
반도체 다이를 보이드 없이 인캡슐런트로 밀봉하는 동안에 전자 방해, 무선주파수 방해 및 또 다른 장치 상호 간의 간섭으로부터 반도체를 격리시킬 필요성이 존재한다. 따라서 일 실시예에서 있어서 본 발명은 반도체 장치를 형성하는 방법에 있어서 다음의 단계로 구성된다. (1) 전도층을 포함하는 기판을 제공하는 단계; (2) 기판 위에 솔더 범프(solder bump)가 형성되고 전기전도성 층(層)에 연결되는 단계; (3) 기판에 반도체 다이를 실장하는 단계; (4) 반도체 다이와 솔더 범프 위로 인캡슐런트를 증착시키는 단계; (5) 솔더 범프를 노출하기 위해 인캡슐런트 내에 일 채널을 형성하는 단계; 및 (6) 인캡슐런트 및 반도체 다이 위에 차단막을 형성하는 단계. 상기 차단막은 장치 상호간의 간섭으로부터의 격리를 제공하기 위해서 상기 채널 내로 확장되고 전기적으로 솔더 범프에 연결된다.
다른 실시예에 있어서 본 발명은 반도체 장치를 형성하는 방법에 있어서 다음의 단계로 구성된다. (1) 전도층을 포함하는 기판을 제공하는 단계; (2) 기판 위에 상호접합된 구조가 형성되고 전기전도성 층에 연결되는 단계; (3) 반도체 소자를 기판에 실장하는 단계; (4)반도체 구성 요소 및 상호 연결된 구조 위에 인캡슐런트를 증착시키는 단계; (5) 상호접합된 구조를 노출시키기 위해 인캡슐런트 내에 일 채널을 형성하는 단계; 및 (6) 인캡슐런트 및 반도체 구성 요소 위에 차단막을 형성하는 단계. 상기 차단막은 전기적으로 장치 상호 간의 간섭으로부터의 격리를 제공하기 위해서 상호접합된 구조에 연결되어 있다.
다른 실시예에 있어서, 본 발명은 반도체 장치를 형성하는데 있어서 다음의 단계로 구성된다. (1) 기판을 제공하는 단계; (2) 반도체 구성 요소를 기판에 실장하는 단계; (3) 반도체 구성요소 위에 인캡슐런트를 증착하는 단계; (4) 인캡슐런트 내에 채널을 형성하는 단계; 및 (5) 인캡슐런트 및 반도체 구성요소 위에 차단막을 형성하는 단계.
다른 실시예에서 있어서, 본 발명은 전도막을 포함하는 기판으로 구성된 것을 특징으로 하는 반도체 장치에 관한 것이다. 상호 연결된 구조가 기판 위에 형성되고, 전기전도성 층에 연결된다. 상기 기판에 반도체 구조체가 실장되고, 상기 반도체 구조체 및 상호 연결된 구조 위에 인캡슐런트가 증착된다. 상호 연결된 구조를 노출시키기 위해 인캡슐런트 내에 채널이 형성된다. 인캡슐런트 및 반도체 구성요소 위에 차단막이 형성된다. 상기 차단막은 장치 상호간의 간섭으로부터의 격리를 제공하기 위해 전기적으로 상호 연결된 구조에 연결된다.
상기 방법에 따라 본 발명은 기판 위에 실장된 반도체 다이 및 기판에 인캡슐런트를 증착할 수 있도록 함으로써 반도체 장치가 민감한 전자 방해 등의 간섭으로부터 반도체를 격리시키면서 종래 기술의 문제점이었던 반도체 다이 주변의, 인캡슐런트 내의 보이드 생성을 차단할 수 있게 되고 또한 상기 차단막이 외부 접지점으로 신뢰할만큼 연결될 수 있도록 하는 효과도 발휘한다.
도 1은 다른 종류의 패키지가 표면에 실장된 PCB를 도시한 것이다.
도 2a 내지 도 2c는 PCB에 실장된 전형적인 반도체 패키지의 더 상세한 내용을 도시한 것이다.
도 3a 내지 도 3h는 인캡슐레이션 후 솔더범프에 의해 접지된 차단막을 반도체 다이 위에 형성하는 과정을 도시한 것이다.
도 4는 반도체 다이 위에 실장된, 솔더 범프를 통해 접지된 차단막을 도시한 것이다.
도 5a 및 도 5b는 도킹핀으로서 솔더범프 위에 실장된 차단막을 도시한 것이다.
도 6a 및 도 6b는 인캡슐런트 및 반도체 다이 위에 등각적으로 도포(apply)된 차단막을 도시한 것이다.
도 7a 및 도 7b는 다수의 반도체 다이 위에 실장된 차단막을 도시한 것이다.
도 8은 도킹 핀으로 솔더 범프에 실장된 차단막을 도시한 것이다.
도 9는 인캡슐런트 및 반도체 다이 위에 등각적으로 도포된 차단막을 도시한 것이다.
본 발명은 도면을 참조하여 후술하는 일 이상의 실시예에서 설명되어 있다. 여기서 같은 식별번호는 동일하거나 또는 비슷한 요소인 것을 나타낸다. 본 발명은 발명의 목적을 달성하기 위한 최선 실시예의 측면에서 설명되지만, 당업자들은 본 발명은 다음의 상세한 설명 및 도면에 의해 뒷받침되는 첨부된 특허청구범위 및 그들의 등가물에 의해 정의된 대안, 변형예 및 등가물 뿐만 아니라 본 발명의 사상 및 범위 내에서 포함될 수 있는 대안, 변형예 및 등가물도 포함하기 위한 것임을 인정할 것이다.
반도체 장치는 일반적으로 프론트-엔드 제조 공정 및 백-엔드 제조 공정이라는 두 개의 복잡한 제조 공정을 사용하여 제조된다. 프론트-엔드 제조 방법은 다수의 다이를 반도체 웨이퍼의 표면에 형성하는 것을 포함한다. 웨이퍼 위의 각각의 다이는 전자 능동 소자 및 전자 수동 소자를 포함하고 있는데, 그것은 기능적인 전기적 회로를 형성하기 위해 전기적으로 연결되어 있다. 트랜지스터 같은 전자 능동소자는 전류의 흐름을 제어할 수 있는 능력이 있다. 커패시터, 인덕터 또는 저항 및 트랜스포머같은 전자 수동 소자는 전기적 회로 기능을 수행할 수 있도록 필요한 전압과 전류 사이의 관계를 형성한다.
능동 및 수동 소자는 도핑 단계, 증착 단계, 포토리소그라피 단계, 에칭 단계 및 평탄화(planarization)의 단계를 포함하는 일련의 프로세스 단계에 의해 반도체의 표면 위에 형성된다. 도핑은 불순물을 이온 주입법(ion implantation) 또는 열확산 같은 기술을 통해 반도체 물질 내로 도입하는 것이다. 상기 도핑 과정은 능동 장치 내의 반도체 물질의 전기전도성을 변형하거나, 반도체 물질을 절연체(insulator)로 변형하거나 또는 전기장 또는 기저 전류에 반응하여 동적으로 반도체 물질의 전도력을 변화시킨다. 트랜지스터는 트랜지스터가 전기장 또는 기저 전류의 적용을 통한 전류의 흐름을 촉진하거나 제한할 수 있도록 하는 것에 필요하도록 처리된 다양한 종류 및 수준의 도핑의 부분을 포함하고 있다.
능동 및 수동 소자는 다른 전기적 성질을 가진 물질의 층에 의해 형성된다. 상기 층은 증착되는 물질의 종류에 의해 부분적으로 결정되는 다양한 증착 기술에 의해 형성된다. 예를 들어 얇은 박막 증착은 화학기상성장법(CVD, chemical vapor depsition), 물리적기상성장법(PVD, physical vapor deposition), 전해도금(electrolytic plating) 및 무전해도금(electroless plating) 과정을 포함한다. 각각의 층은 일반적으로 능동 소자, 수동 소자의 부분 또는 각 소자 간의 전기적 연결을 형성하기 위해 패턴화된다.
상기 층들은 포토리소그라피를 사용해서 패턴화될 수 있는데, 이는 패턴화될 층 위에 포토레지스트같은 빛에 민감한 물질을 증착하는 것을 포함한다. 패턴은 빛을 사용하여 포토마스크에서 포토레지스트로 이동한다. 빛에 노출된 상기 포토레지스트 패턴의 일부분은 용액을 사용하여 밑에 있는 패턴화된 층의 일부분을 노출시키면서 제거된다. 포토레지스트의 잔존물은 패턴화된 층을 남기면서 제거된다. 그렇지 않으면 일정한 종류의 물질은 전해도금 및 무전해도금 같은 기술을 이용한 앞선 증착/에칭 과정에 의해 형성된 구역 또는 보이드 속으로 물질을 직접적으로 증착시킴으로써 패턴화된다.
기존재하는 패턴 위에 물질의 얇은 박막을 증착시키는 것은 밑에 있는 패턴을 과장할 수 있고 전혀 균등하지 않은 편평한 표면을 만들 수 있다. 균등하게 편평한 표면은 더 작고 더 밀집되도록 패킹된 능동 및 수동 소자를 생산하는 데 요청된다. 평탄화는 웨이퍼의 표면에서 물질을 제거하거나 균등한 편평한 표면을 생산하는데 쓰일 수 있다. 평탄화는 웨이퍼의 표면을 광택용 패드를 사용하여 광택하는 과정을 포함한다. 연마재 물질 및 부식성의 화학물질은 윤택과정 중 웨이퍼의 표면에 추가된다. 상기 결합된 연마재의 기계적인 작용 및 화학물질의 부식을 일으키는 작용은 어떤 불규칙적인 토포그라피(topography)도 제거하고 결과적으로 균일하게 편평한 표면이 되도록 한다.
백-엔드 제조공정은 상기 완료된 웨이퍼를 커팅하거나 또는 개개의 다이 내로 싱귤레이트한 후 구조적 지지 및 환경적 격리를 위해 다이를 패키징하는 것과 관련이 있다. 다이를 싱귤레이트하기 위해 상기 웨이퍼에는 선이 새겨지고 쏘 스트리트(saw street) 또는 스크라이브(scribe)라 하는 웨이퍼의 비기능적 부분을 따라 깨어진다. 상기 웨이퍼는 레이저 절단기 또는 쏘 블레이드를 사용해서 싱귤레이트된다. 싱귤레이트된 다음, 상기 각각의 다이는 다른 시스템 소자와 상호 연결되기 위한 핀 또는 콘택트 패드를 포함하는 패키지 기판 위에 실장된다. 그때 반도체 다이 위에 형성된 콘택트 패드는 상기 패키지 내의 콘택트 패드에 연결된다. 상기 전기적 연결은 솔더 범프, 스터드 범프(stud bump), 도전성 페이스트(conductive paste) 또는 와이어 본드로 만들어질 수 있다. 인캡슐런트 또는 다른 몰딩 물질은 물리적 지지 또는 전기적 격리를 제공하기 위하여 상기 패키지 위에 증착된다. 다음으로 상기 완료된 패키지는 전기적 시스템 내에 삽입되고 반도체 장치의 기능성은 다른 시스템 구성요소에 유용하도록 만들어진다.
도 1은 표면 위에 다수의 반도체 패키지가 실장된 칩 캐리어(chip carrier) 기판 또는 인쇄회로기판(PCB, 52)로 구성된 전자 장치(50)을 도시한 것이다. 전자 장치(50)는 그 적용에 따라 일 종류의 반도체 패키지 또는 다양한 종류의 반도체를 포함할 수 있다. 상기 다른 종류의 반도체 패키지는 도해하기 위한 목적으로 도 1에 도시되어 있다.
전자 장치(50)는 일 이상의 전기적 기능을 수행하기 위해서 상기 반도체 패키지를 사용하는 일 독립형 시스템일 수도 있다. 그렇지 않으면 전자 장치(50)는 더 큰 시스템의 서브 컴포넌트일 수도 있다. 예를 들어 전자 장치(50)는 컴퓨터에 삽입될 수 있는 그래픽 카드, 네트워크 접속 카드 또는 다른 신호 처리를 위한 카드일 수 있다. 상기 반도체 패키지는 마이크로프로세서, 메모리, ASIC(application specific intergrated chip), 논리 회로, 아날로그 회로, RF 회로, 개별소자 또는 다른 반도체 다이 또는 전기적 요소를 포함할 수 있다.
도 1에 있어서, PCB(52)는 PCB 위에 실장된 상기 반도체 패키지의 구조적 지지 및 전기적 상호 연결을 위한 일반적인 기판을 제공한다. 전도성의 신호 트레이스(signal trace, 54)는 증발, 전해도금, 무전해도금, 스크린 프린팅 또는 다른 적당한 금속 증착 방법을 이용해서 표면 위 또는 PCB(52)의 층 내에서 형성된다. 신호 트레이스(54) 상기 각 반도체 패키지, 실장된 소자 및 다른 외부시스템 구성요소 간의 전기적 통신을 위하여 제공된다. 트레이스(54)는 또한 전력 및 접지 접속을 각각의 반도체 패키지에 제공한다.
실시예에 있어서 반도체 장치는 두 개의 패키징 레벨을 갖는다. 첫번째 레벨의 패키징은 반도체 다이를 중계 캐리어에 기계적 및 전기적으로 부착시키기 위한 기술이다. 두번째 레벨의 패키징은 상기 중개 캐리어를 PCB에 기계적 및 전기적으로 부착시키는 것을 포함한다. 다른 실시예에 있어서 반도체 장치는 오직, 상기 다이가 기계적으로 또는 전기적으로 PCB에 직접적으로 실장한 상기 첫번째 단계의 패키징만을 가질 수도 있다.
도해하기 위한 목적으로 본드 패키징(56) 및 플립칩(flip chip, 58)을 포함하고 있는 몇몇 종류의 첫번째 레벨의 패키징이 PCB(52) 위에 도시되어 있다. 추가적으로 볼그리드어레이(BGA, ball grid array, 60), 범프 칩 캐리어(BCC, bump chip carrier, 62), 듀얼 인라인 패키지(DIP, dual in-line package, 64), 랜드그리드어레이(LGA, land grid array, 66), 멀티칩모듈(MCM, multi-chip module, 68), 및 쿼드 플릿 논리드 패키지(QFN, quad flat no-leaded package, 72)를 포함하는 몇몇 종류의 두번째 레벨의 패키징이 PCB(52) 위에 실장된 채로 도시되어 있다. 시스템 요구 사항에 따라 다른 전자 소자 뿐만 아니라 첫번째 및 두번째 레벨의 패키징 형태의 조합으로 설정된, 반도체 패키지의 어떠한 조합도 PCB(52)에 연결될 수 있다. 몇몇 실시예에 있어서 전자 장치(50)는 단일 부착 반도체 패키지를 포함할 수 있고, 반면에 다른 실시예들은 다중 상호 연결된 패키지를 필요로 한다. 일 이상의 반도체 패키지를 단일 기판 위에서 조합함으로써 제조자들은 기제조된 구성요소들을 전자 장치 및 시스템에 포함시킬 수 있다. 상기 반도체 패키지는 정교한 기능성을 포함하고 있기 때문에 전자 장치는 더 저렴한 구성요소 및 능률적인 제조 공정을 통해서 제조될 수 있게 된다. 상기 장치들은 거의 실패하지 않고 상대적으로 저렴하게 제조할 수 있어 소비자에게 종래보다 저가로 제공할 수 있게 된다.
도 2a 내지 2c는 모범적인 반도체 패키지를 도시한 것이다. 도 2a는 PCB(52) 위에 실장된 DIP(46)에 대해 더욱 상세히 도시한 것이다. 반도체 다이(74)는 다이 내에 형성된 능동 장치, 수동 장치, 전도층 및 유전층으로 실장된 아날로그 또는 디지털 회로를 포함하는 활성 영역을 포함하고, 다이의 전기적 디자인에 따라 전기적으로 상호 연결 된다. 예를 들어 회로는 일 이상의 트랜지스터, 다이오드, 인덕터, 커패시터, 레지스터 및 반도체 다이(74)의 활성 영역 내에 형성된 다른 회로 구성요소를 포함할 수 있다. 콘택트 패드(76)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au) 또는 은(Ag) 등의 전도성 물질의 일 이상의 층이고, 반도체 다이(74) 내에 형성된 상기 회로 구성요소에 전기적으로 연결되어 있다. DIP(64)를 조립하는 동안 반도체 다이(74)는 금-실리콘 공융층(共融層) 또는 써멀 에폭시(thermal epoxy)같은 접착물질을 이용해서 중계 캐리어에 실장된다. 상기 패키지 몸체는 폴리머(polymer) 또는 세라믹 같은 단열 패키징 물질을 포함한다. 전도체 리드(conductor lead, 80) 및 와이어 본드(82)는 반도체 다이(74) 및 PCB(52) 사이에 전기적 상호 연결을 제공한다. 인캡슐런트(84)는 습기나 먼지가 상기 패키지로 들어오는 것 및 다이(74) 또는 와이어 본드(84)가 오염되는 것을 방지하기 위한 환경적 보호를 위해 패키지 위에 증착된다.
도 2b는 PCB(52) 위에 실장된 BCC(62)에 대해 더욱 상세히 도시한 것이다. 반도체 다이(88)은 언더필 또는 에폭시-레진 접착물(92)에 의해 캐리어(90) 위에 실장된다. 와이어본드(94)는 두 콘택트 패드(96 및 98) 사이에 첫번째 레벨 패킹의 상호 연결을 제공한다. 몰딩 혼합물 또는 인캡슐런트(100)는 상기 장치에 대해 물리적인 지지 및 전기적인 격리를 제공하기 위해 반도체 다이(88) 및 와이어 본드(94) 위에 증착된다. 콘택트 패드(102)는 산화를 방지하기 위해 전해 도금 또는 무전해 도금 같은 적절한 금속 증착에 의해서 PCB(52)의 표면에 형성된다. 콘택트 패드(102)는 전기적으로 PCB(52) 내의 일 이상의 전도성 시그널 트레이스(54)에 연결된다. 솔더 물질은 BCC(62)의 콘택트 패드(98) 및 PCB(52)의 콘택트 패드(102) 사이에 증착되고, BCC(62) 및 PCB(52) 간의 기계적 및 전기적 연결을 형성하기 위한 범프(bump, 104)를 형성하기 위해 리플로우(reflow)된다.
도 2c에서 반도체 다이(58)은 첫번째 레벨 패키징에서 겉면을 아래로 하여 플립칩으로 중계 캐리어(106)에 실장된다. 반도체 다이(58)의 활성영역(108)은 다이의 전기적 디자인에 따라 형성된 능동 장치, 수동 장치, 전도체층 및 유전층으로 실장된 아날로그 또는 디지털 회로를 포함한다. 예를 들어 상기 회로는 활성영역(108) 내에 일 이상의 트랜지스터, 다이오드, 인덕터, 커패시터, 레지스터 및 다른 회로 구성요소들을 포함한다. 반도체 다이(58)은 전기적 및 기계적으로 솔더 범프 또는 볼(110)을 통하여 캐리어(106)에 부착된다.
BGA(60)은, 솔더범프 또는 볼(112)를 이용한 BGA 형태의 두번째 레벨 패키징으로써 PCB(52)에 전기적 및 기계적으로 부착되어 있다. 반도체 다이(58)는 솔더범프(110, 112) 및 신호 라인(114)를 통하여 PCB(52) 내의 전도성 신호 트레이스(54)에 전기적으로 연결되어 있다. 몰딩 혼합물 또는 인캡슐런트(116)는 장치에 물리적 지지 및 전기적 격리를 제공하기 위해 반도체 다이(58) 및 캐리어(106) 위에 증착된다. 상기 플립칩 반도체 장치는, 신호의 전파 거리, 낮은 커패시탄스를 감소시키고 전반적인 회로의 수행능력을 향상시키기 위해 반도체 다이(58) 위의 활성 영역으로부터 PCB(52) 위의 전도 트랙에까지 짧은 전기적 콘덕션 패쓰(conduction path)를 제공한다. 다른 실시예에 있어서 상기 반도체 다이(58)은 중계 캐리어(106) 없이 플립칩 스타일의 첫번째 레벨 패키징을 사용하여 직접적으로 PCB(52)에 기계적 또는 전기적으로 부착될 수 있다.
도 3a 내지 도 3b은 인캡슐레이션 이후에 반도체 다이 위로 차단막을 실장함으로써 반도체 장치를 형성하는 과정을 도시한 것이다. 도 3a에 있어서 기판 또는 캐리어(150)는 실리콘, 금속 리드 프레임(lead frame), 세라믹, 테이프 또는 다른 구조적 지지를 위해 적당한 견고한 물질 같은 기저 물질을 포함한다. 전기전도성 층(152)은 PVD, CVD, 스퍼터링(sputtering), 전해도금, 무전해 도금 과정 또는 다른 적절한 금속 증착 과정 등을 이용한 패턴화를 통해서 기판(150) 내에 형성된다. 전도층(152)는 알루미늄, 구리, 주석, 니켈, 금, 은 또는 다른 적절한 전기전도성 물질로 된 일 이상의 층으로 되어 있다. 전도층(152)은 상기 장치의 상기 기능적인 디자인에 따라서 전기적으로 일반적이거나 또는 전기적으로 격리된 신호 트레이스 및 콘택트 패드를 제공한다.
일 전기전도성 솔더 물질은 증발, 전해도금, 무전해도금, 볼드롭(ball drop) 또는 스크린 프린팅 프로세스를 통해서 콘택트 패드(152a) 위에 증착된다. 상기 솔더 물질은 어떤 금속도 가능하고 또는 주석(Sn), 니켈(Ni), 은(Ag), 금(Au), 납(Pb), 비스무트(Bi) 및 상기 금속과 다른 일 선택적인 유동성있는 물질과의 합금 등의 전기전도성 물질일 수 있다. 예를 들어 상기 솔더 물질은 공융된 주석/납, 하이리드(high-lead) 또는 무연(無煙) 솔더일 수 있다. 상기 솔더 물질은 구체형 공 또는 범프(154)를 형성하기 위해 그것의 녹는점 이상으로 물질을 가열함으로써 리플로우 될 수 있다. 일 적용예에 있어서 솔더 범프(154)는 콘택트 패드(152a)에 대한 전기적인 연결을 증진시키기 위해 두번 리플로우 될 수 있다. 솔더 범프(154)는 콘택트패드(152a) 위에 형성될 수 있는 한 종류의 상호 연결된 구조를 나타낸다. 상기 상호 연결된 구조는 또한 전도성 필라, 스터드 범프, 마이크로 범프 또는 다른 전기적 상호 연결체일 수도 있다.
일 반도체 다이 또는 소자(156)는 기판(150) 위에 실장되고 솔더범프(158)를 통해 전도층(152b)과 전기적으로 연결된다. 일 선택적인 언더필물질(160)은 반도체 다이(156) 및 기판(150) 사이에 증착된다. 반도체 다이(156)는 상기 다이 내에 형성되고 상기 다이의 전기적 디자인 및 기능에 따라 전기적으로 상호 연결된 유전층, 능동 장치, 수동 장치 및 전도층으로 채워진 아날로그 또는 디지털 회로를 포함하는 활성 영역을 가진 하나의 기판을 포함한다. 예를 들어 상기 회로는 일 이상의 트랜지스터, 다이오드 또는 디지털 시그널 프로세서(DSP), ASIC, 메모리 또는 다른 시그널 프로세스 회로 같은 베이스밴드 아날로그 회로 또는 디지털 회로를 시행하기 위해 회로의 활성화된 표면 내에 형성된 다른 회로 요소를 포함할 수 있다. 반도체 다이(156)은 또한 RF 시그널 프로세스를 위해 인덕터, 커패시터 및 레지스터같은 IPD를 포함할 수 있다. 반도체 다이(156)은 플립칩 형태의 장치 또는 와이어본드 형식의 장치 수 있다. 다른 실시예에 있어서 개개의 소자는 전도 패드(152b) 위에 실장되어 전기적으로 연결될 수 있다.
반도체 다이(156) 내의 상기 IPD는 공명기, 하이패스 필터, 로우패스 필터, 밴드패스필터 또는 대칭형 Hi-Q 공명 트랜스포머, 매칭 네트워크(matching network) 및 튜닝 커패시터(tuning capacitor) 같은 고주파 장치에 필요한 상기 전기적 특징들을 제공한다. 상기 IPD는 안테나와 기지국 사이에 위치하는 프론트-엔드 무선 RF 소자로서도 사용될 수 있다. 상기 인덕터는 100 기가헤르쯔 이상으로 작동시키기 위한 Hi-Q 발룬(balun), 트랜스포머 또는 코일일 수 있다. 일 적용예에 있어서 다중 발룬은 멀티밴드 작용을 가능하게 하면서 동일 기판 위에 형성될 수 있다. 예를 들어 둘 이상의 발룬은 핸드폰 또는 다른 GSM(global system for mobile) 통신의 쿼드밴드(quad-band)에서 사용될 수 있고, 각각의 발룬은 상기 쿼드밴드의 작동에 있어서 하나의 주파수 밴드에 사용된다.
전형적인 RF 시스템은 상기 필요한 전기적 기능을 수행하기 위해 하나 이상의 반도체 패키지 내에 다수의 IPD 및 다른 고주파회로를 요구한다. 고주파 전기적 장치는 원하지 않는 전자 방해, 무선주파수방해 또는 다른 장치 상호 간의 간섭, 예를 들어 인접하거나 근접한 회로 구성요소의 상기 동작에 간섭할 수 있는 용량성 커플링, 전기유도성 커플링 또는 전기전도성의 커플링, 즉 크로스토크를 야기하는데, 상기 장치는 이러한 간섭에 민감하다.
도 3c은 페이스트 프린팅(paste printing), 압축 몰딩, 진공 라미네이션 또는 다른 적합한 어플리케이터를 사용하여 캐리어(150), 반도체다이(156) 및 솔더범프(158) 주변에 걸쳐 증착된 인캡슐런트 또는 몰딩 화합물을 도시하고 있다. 인캡슐런트(162)는 필러(filler)를 포함하는 에폭시 레진, 필러를 포함하는 에폭시아크릴레이트(epoxy acrylate) 또는 적합한 필러를 포함하는 폴리머 등의 중합체일 수 있다. 인캡슐런트(162)는 비전도성이고 반도체 장치를 환경적으로 외부적인 요소 및 오염으로부터 보호한다.
인캡슐런트(162)의 일부분은 반도체 다이(156)의 후면으로써의 표면을 평탄화하기 위하여 연삭기(164)에 의해 제거된다. 혹은 인캡슐런트(162)의 상기 볼륨 증착(volume deposition)은 반도체 다이(156)의 후면이 평탄한 일정한 두께로 조절된다.
인캡슐런트(162)의 다른 부분은 쏘 블레이드, 필림어시스트몰딩(FAM), 또는 레이져 절삭기(laser abliation)를 사용하여 흠 또는 채널(168)을 형성하기 위해 제거된다. 채널(168)은 솔더 범프(154) 아래로 연장된다. 도 3e는 FAM에 의해 형성된 도 3d 내의 상기 구조의 평면도이다. 도 3f는 부분 절단을 수행하는 쏘 블레이드에 의해 형성된 다른 구조를 도시한 것이다. 솔더 범프(154)는 반도체 다이(154) 주변에 형성된다. 전기전도성 층(170)은 PVD, CVD, 스퍼터링, 전해도금, 무전해도금 과정 또는 다른 적당한 금속증착과정을 통한 패턴화를 통해서 채널(168) 내에 형성된다. 전도층(170)은 알루미늄, 구리, 주석, 니켈, 금, 은 또는 다른 적당한 전기전도성 물질의 일 이상의 층일 수 있다. 그렇지 않으면 전도층(170)은 채널(168)을 부분적으로 채우는 도전성 페이스트일 수도 있다. 전도층(170)은 솔더범프(154)에 전기적으로 연결되어 있다.
도 3g에 있어서 일 전기전도성 솔더 물질은 증발, 전해도금, 무전해도금, 볼드롭, 또는 스크린 프린팅 프로세스를 통해 콘택트패드(152c) 위에 증착된다. 상기 솔더 물질은 임의의 금속이거나 또는 주석, 니켈, 금, 은, 납, 비스무스 또는 선택적인 유동성 물질과 그들의 화합물 등의 전기전도성 물질일 수 있다. 예를 들어, 상기 솔더 물질은 공융된 주석/납, 하이리드 또는 무연 솔더일 수 있다. 상기 솔더 물질은 구체형 공 또는 범프(176)를 형성하기 위해 녹는점 이상으로 물질을 가열함으로써 리플로우될 수 있다. 일 적용예에 있어서 솔더범프(176)은 콘택트패드(152c)와의 전기적 연결을 향상시키기 위해 두 번 리플로우될 수 있다. 솔더범프(176)은 콘택트패드(152c) 위에 형성될 수 있는 상호 연결된 구조의 한 종류를 표현한다. 또한 상기 상호 연결된 구조는 전도성 필라, 스터드 범프, 마이크로 범프 또는 다른 전기적 상호 연결구를 사용할 수 있다.
장치 상호 간의 간섭을 줄이기 위해서 차단막(172)이 접착층(173)으로서 인캡슐런트(162) 및 반도체 다이(156) 위에 형성되어 실장된다. 차단막(172)은 구리, 알루미늄, 페라이트(아철산염, ferrite) 또는 카보닐철(Carbonyl iron), 스테인레스강, 양백(nickel-silver), 탄소강, 실리콘-철강(silicon-iron steel), 호일(foil), 에폭시, 전도성 레진 및 EMI, RFI 및 다른 장치 상호 간의 간섭을 차단하거나 또는 흡수할 수 있는 다른 금속 및 합성물일 수 있다. 차단막(172)은 또한 EMI나 RFI의 영향을 감쇄하기 위해 카본블랙(carbon-black) 또는 알루미늄 플레이크(aluminum flake) 같은 비금속성 물질일 수 있다. 차단막(172)은 전기적으로 전도막(170)에 연결되어 있고, 열적으로 반도체 다이(156)의 후면에 연결되어 있다. 차단막(172)은 전기적으로 전도층(152 및 170) 및 솔더범프(154 및 176)을 통해서 낮은 임피던스의 접지점에 연결되어 있다. 모따기부(chamfer area, 174)는 차단막(172)의 주변 둘레로 형성될 수 있다. 열 인터페이스 물질은, 차단막(172)를 형성하기 전에 반도체 다이(156)의 후면에 도포될 수 있다. 열 인터페이스 물질은 반도체 다이(156)에 의해서 차단막(172)를 통과하여 형성되는 열의 분산 및 소멸을 도와준다.
도 3h는 채널(168) 내 차단막(172)의 일부분에 대한 횡단면도이다. 인캡슐런트(162)는 차단막(172) 전에 증착되므로, 상기 차단막은 반도체 다이(156) 위의 인캡슐런트(162)의 흐름에 어떠한 장애물도 제시하지 않는다. 종래 기술에 있어서 발견된 인캡슐런트 내의 어떠한 보이드도 형성되지 않는다. 차단막(172)은 외부 접지점으로 신뢰할만큼 연결되고 있다.
다른 실시예가 도 4에 도시되어 있다. 도 3c 이후, 흠이나 채널(168)은 인캡슐런트(162) 내에 형성되고 그 후 완전히 전도성 페이스트(180)으로 채워진다. 차단막(182)는 접착층(183)을 통해 인캡슐런트(162) 및 반도체 다이(156)의 상기 평탄한 표면에 형성되거나 또는 실장된다. 차단막(182)은 구리, 알루미늄, 페라이트 또는 카보닐철, 스테인리스강, 양백, 탄소강, 실리콘-철강, 호일, 에콕시, 전도성 레진 및 EMI, RFI 및 다른 장치 상호간의 간섭을 차단하거나 또는 흡수할 수 있는 다른 금속 및 합성물일 수 있다. 차단막(182)은 전도성 페이스트(180)에 전기적으로 연결되어 있고 반도체 다이(156)의 상기 후면에 열적으로 접하고 있다. 차단막(182)은 전도층(152 및 180) 및 솔더범프(154 및 176)을 통해서 전기적으로 낮은 임피던스의 접지점에 연결되어 있다.
다른 실시예에 있어서, 도 5a에 도시된 바와 같이 도 3d 이후 더 깊은 흠 또는 채널(188)이 솔더범프(154) 내로 형성된다. 차단막(190)은 상기 인캡슐런트(162) 및 반도체 다이(156)의 평탄한 표면에 형성되고 실장된다. 차단막(190)은 신뢰할만한 연결을 형성하기 위하여 도킹핀(194)을 갖고 있다. 차단막(190)은 구리, 알루미늄, 페라이트 또는 카보닐철, 스테인레스강, 양백, 탄소강, 실리콘-철강, 호일, 에폭시, 전도성 레진 및 EMI, RFI 및 다른 장치 상호간의 간섭을 차단하거나 또는 흡수할 수 있는 다른 금속 및 합성물일 수 있다. 차단막(190)은 또한 EMI나 RFI의 영향을 감쇄하기 위해 카본블랙 또는 알루미늄 플레이크 같은 비금속성 물질일 수 있다. 차단막(190)은 채널(188)을 통해서 솔더범프(154)에 전기적으로 연결되어 있고, 반도체 다이(156)의 상기 후면에 열적으로 접하고 있다. 차단막(190)은 전도층(152) 및 솔더범프(154 및 176)를 통해서 전기적으로 낮은 임피던스의 접지점에 연결되어 있다. 모따기부(198)은 차단막(190)의 주변 둘래에 형성될 수 있다. 열 인터페이스 물질은 반도체 다이(156)에 의해서 차단막(190)을 통과하여 형성되는 열의 분산 및 소멸을 도와준다.
도 5b는 채널(188) 내의 도킹핀(194)를 통하여 얻어진 횡단면도이다. 인캡슐런트(162)는 차단막(190) 이전에 증착되므로 상기 차단막은 반도체 다이(156) 위의 인캡슐런트(162)의 흐름에 어떠한 장애물도 제공하지 않는다. 종래 기술에서 발견되던 인캡슐런트 내에서의 어떤 보이드도 형성되지 않는다. 차단막(190)은 더욱 신뢰할만한 하고 인캡슐런트로부터 거의 박리하지 않는다. 차단막(190)은 외부 접지점으로의 신뢰할만한 연결을 가지고 있다.
다른 실시예에 있어서 도 6a에 도시된 바와 같이, 도 3d 이후에 차단막(200)은 스프레이 코팅, 무전해 도금 또는 전기도금을 통하여 반도체 다이(156) 및 인캡슐런트(162) 상부 전반에 걸쳐 채널(168) 내로 등각적으로 도포된다. 차단막(200)은 구리, 알루미늄, 페라이트 또는 카보닐철, 스테인레스강, 양백, 탄소강, 실리콘-철강, 호일, 에폭시, 전도성 레진 및 EMI, RFI 및 다른 장치 상호 간의 간섭을 차단하거나 또는 흡수할 수 있는 다른 금속 및 합성물일 수 있다. 차단막(200)은 또한 EMI나 RFI의 영향을 감쇄하기 위해 카본블랙 또는 알루미늄 플레이크 같은 비금속성 물질일 수 있다. 차단막(200)은 솔더 범프(154)에 전기적으로 연결되어 있고, 반도체 다이(156)의 상기 후면에 열적으로 접하고 있다. 차단막(200)은 전도층(152) 및 솔더범프(154 및 176)를 통해서 전기적으로 낮은 임피던스의 접지점에 연결되어 있다. 상기 등각 차단막(200)은 반도체 다이(156)에 의해 생성된 열의 분산 및 소멸을 위한 히트스프레더(heat spreader)로 작동한다.
도 6b는 채널(168) 내의 차단막(200)을 통해서 얻어진 횡단면도이다. 인캡슐런트(162)는 차단막(200) 전에 증착되는 이상, 상기 차단막은 반도체 다이(156) 위의 인캡슐런트(162)의 흐름에 어떠한 장애물도 제공하지 않는다. 종래 기술에서 발견되듯이 인캡슐런트 내에서 어떠한 보이드도 형성되지 않는다. 차단막(200)은 더욱 신뢰할만한 하고 인캡슐런트로부터 거의 박리하지 않는다. 차단막(200)은 외부 접지점으로의 신뢰할만한 연결을 가지고 있다.
도면 7a 및 7b는 인캡슐레이션 후의 반도체 다이 위에 실장된 차단막으로 반도체 장치를 형성하는 다른 방법에 대해 도시하고 있다. 도 7a에서 기판 또는 캐리어(210)는 실리콘, 금속 리드프레임, 세라믹, 테이프 또는 구조적 지지를 위해서 적당한 다른 견고한 물질 같은 기저 물질을 포함하고 있다. 전기전도성 층(212)은, PVD, CVD, 스퍼터링, 전해도금, 무전해도금 과정 또는 다른 적당한 금속 증착 과정에 의한 패턴화를 이용해서 기판(210) 내에 형성된다. 전도층(212)은 일 이상의 알루미늄, 구리, 주석, 니켈, 금, 은 또는 다른 적당한 전기전도성 물질의 일 이상의 층일 수 있다. 전도성 물질(212)은 시그널 트레이스와 콘택트 패드를 전기적으로 일반적이거나 또는 상기 장치의 기능적 디자인에 따라 전기적으로 격리된 전기적 상호 연결에 제공한다.
전기전도성 솔더 물질은 증발, 전해도금, 무전해도금, 볼드롭 또는 스크린 프린팅 프로세스를 이용해서 콘택트 패드(212a) 위에 증착된다. 상기 솔더 물질은 어떤 금속도 가능하고 또는 주석, 니켈, 은, 금, 납, 비스무트 및 상기 금속과 다른 일 선택적인 유동성있는 물질과의 합금같은 전기전도성 물질일 수 있다. 예를 들어 상기 솔더 물질은 공융된 주석/납, 하이리드 또는 무연 솔더일 수 있다. 상기 솔더 물질은 구체형 공 또는 범프(214)를 형성하기 위해 그것의 녹는점 이상으로 물질을 가열함으로써 리플될 수 있다. 어떤 적용예에 있어서 솔더 범프(214)는 콘택트패드(212a)에 대한 전기적인 연결을 증진시키기 위해 두번 리플로우 될 수 있다. 솔더 범프(214)는 콘택트패드(212a) 위에 형성될 수 있는 한 종류의 상호 연결된 구조를 나타낸다. 상기 상호 연결된 구조는 또한 전도성 필라, 스터드 범프, 마이크로 범프 또는 다른 전기적 상호 연결체일 수도 있다.
도 7b에 도시된 바와 같이 다수의 반도체 다이 또는 소자(216)는 기판(210) 위에 배치되고 솔라 범프(218)을 통하여 전도층(212b)에 전기적으로 연결될 수 있다. 선택적인 언더필 물질(220)은 반도체 다이(216) 및 기판(210) 사이에 증착된다. 상기 반도체 다이(216) 내에 형성되고 상기 다이의 전기적 디자인 및 기능에 따라 전기적으로 상호 연결된 유전층, 능동 장치, 수동 장치 및 전도층으로 실장되는 아날로그 또는 디지털 회로를 포함하는 활성 영역을 가진 하나의 기판을 포함한다. 예를 들어 상기 회로는 일 이상의 트랜지스터, 다이오드 또는 DSP, ASIC, 메모리 또는 다른 시그널 프로세스 회로같은 베이스밴드 아날로그 회로 또는 디지털 회로를 시행하기 위해 회로의 활성화된 표면 내에 형성된 다른 회로 요소를 포함할 수 있다. 반도체 다이(216)은 또한 RF 시그널 프로세스를 위해 인덕터, 커패시터 및 레지스터같은 IPD를 포함할 수 있다. 반도체 다이(216)은 플립칩 형태의 장치 또는 와이어본드 형식의 장치일 수 있다. 다른 실시예에 있어서 개개의 구성요소는 전도 패드(212b) 위에 실장되어 전기적으로 연결될 수 있다.
반도체 다이(216) 내의 상기 IPD는 공명기, 하이패스 필터, 로우패스 필터, 밴드패스필터 또는 대칭형 Hi-Q 공명 트랜스포머, 매칭 네트워크 및 튜닝 커패시터 같은 고주파 장치에 필요한 상기 전기적 특징들을 제공한다. 상기 IPD는 안테나와 기지국 사이에 위치하는 프론트-엔드 무선 RF 구성요소로서도 사용될 수 있다. 상기 인덕터는 100 기가헤르쯔 이상으로 작동시키기 위한 Hi-Q 밸룬, 트랜스포머 또는 코일일 수 있다. 일 적용예에 있어서 다중 발룬은 멀티밴드 작용을 가능하게 하면서 동일 기판 위에 형성될 수 있다. 예를 들어 둘 이상의 발룬은 핸드폰 또는 다른 GSM 통신을 위한 쿼드밴드에 전용으로 사용될 수 있고, 각각의 발룬은 상기 쿼드밴드의 작동에 있어서 하나의 주파수 밴드에 전용으로 사용된다.
전형적인 RF 시스템은 필요한 전기적 기능을 수행하기 위해서 일 이상의 반도체 패키지 내에 여러 개의 IPD 및 다른 고주파회로를 요구한다. 상기 고주파 전기적 장치는 상기 고주파 연기적 장치는 기대치 않은 전자 방해, 무선주파수방해 또는 다른 장치 상호 간의 간섭, 예를 들어 인접하거나 근접한 회로 구성요소의 상기 동작에 간섭할 수 있는 용량성, 전기유도성 또는 전기전도성의 커플링, 즉 크로스토크를 야기하는데 상기 장치는 이러한 간섭에 민감하다.
인캡슐런트 또는 몰딩 화합물(222)는 페이스트 프린팅, 압축 몰딩, 진공 라미네이션 또는 다른 적합한 어플리케이터를 사용하여 캐리어(210), 반도체다이(216)의 상부 및 솔더범프(218)의 주변에 증착된다. 인캡슐런트(222)는 필러를 포함하는 에폭시 레진, 필러를 포함하는 에폭시아크릴레이트 또는 적합한 필러를 포함하는 폴리머 등의 중합체일 수 있다. 인캡슐런트(222)는 비전도성이고 반도체 장치를 외부적인 요소 및 오염으로부터 환경적으로 보호한다.
인캡슐런트(222)의 일부분은 반도체 다이(216)의 후면으로써의 표면을 평탄화하기 위하여 제거된다. 그렇지 않으면 인캡슐런트(222)의 상기 볼륨 증착은 반도체 다이(216)의 후면이 평탄한 일정한 두께로 조절된다.
인캡슐런트(222)의 다른 부분은 쏘 블레이드 또는 FAM을 사용하여 흠 또는 채널(168)을 형성하기 위해 제거된다. 채널(168)은 솔더 범프(154)로 아래로 연장된다. 도 7b는 상기 차단막을 실장하기 전에 FAM에 의해 형성된 구조에 대한 평면도이다. 솔더범프(214)는 반도체 다이(216) 주변에 형성된다. 일 전기전도성층(230)은 PVD, CVD, 스퍼터링, 전해도금, 무전해도금 과정 또는 다른 적당한 금속증착과정을 통한 패턴화를 통해서 채널(228) 내에 형성된다. 전도층(230)은 알루미늄, 구리, 주석, 니켈, 금, 은 또는 다른 적당한 전기전도성 물질의 일 이상의 층일 수 있다. 그렇지 않으면 전도층(230)은 채널(228)을 부분적으로 채우는 도전성 페이스트일 수도 있다. 전도층(230)은 솔더 범프(214)에 전기적으로 연결되어 있다.
일 전기전도성 솔더 물질은 증발, 전해도금, 무전해도금, 볼드롭, 또는 스크린 프린팅 프로세스를 통해 콘택트패드(212c) 위에 증착된다. 상기 솔더 물질은 임의의 금속이거나 또는 주석, 니켈, 금, 은, 납, 비스무스 또는 선택적인 유동성 물질과 그들의 화합물 등의 전기전도성 물질일 수 있다. 예를 들어, 상기 솔더 물질은 공융된 주석/납, 하이리드 또는 무연 솔더일 수 있다. 상기 솔더 물질은 구체형 공 또는 범프(236)를 형성하기 위해 녹는점 이상으로 물질을 가열함으로써 리플로우 될 수 있다. 일 적용예에 있어서 솔더범프(236)는 콘택트패드(212c)와의 전기적 연결을 향상시키기 위해 두 번 리플로우될 수 있다. 솔더범프(236)는 콘택트패드(212c) 위에 형성될 수 있는 상호 연결된 구조의 한 종류를 대표한다. 상호 연결된 구조는 또한 전도성 필라, 스터드 범프, 마이크로 범프 또는 다른 전기적 상호 연결구를 사용할 수 있다.
장치 상호 간의 간섭을 감쇄하기 위해 차단막(232)은 인캡슐런트(222) 및 반도체 다이(216)의 평탄한 표면 위에 형성되고 실장된다. 차단막(232)은 구리, 알루미늄, 페라이트 또는 카보닐철, 스테인레스강, 양백, 탄소강, 실리콘-철강, 호일, 에폭시, 전도성 레진 및 EMI, RFI 및 다른 장치 상호 간의 간섭을 차단하거나 흡수할 수 있는 다른 금속 및 합성물일 수 있다. 차단막(232)은 또한 EMI나 RFI의 영향을 감쇄하기 위해 카본블랙 또는 알루미늄 플레이크 같은 비금속성 물질일 수 있다. 차단막(232)은 전도층(230)에 전기적으로 연결되어 있고, 반도체 다이(216)의 상기 후면에 열적으로 접하고 있다. 차단막(232)은 전도층(212 및 230) 및 솔더범프(154 및 176)를 통해서 전기적으로 낮은 임피던스의 접지점에 연결되어 있다.
도 7a 내지 7b에 도시된 다른 실시예에 있어서 더 깊은 채널(188)이 솔더범프(214) 내로 도 8에 도시된 바와 같이 형성된다. 차단막(240)은 상기 인캡슐런트(222) 및 반도체 다이(216)의 평탄한 표면에 형성되고 실장된다. 차단막(240)은 신뢰할만한 연결을 형성하기 위하여 솔더 범프(214) 내에 잠금될 수 있는 도킹핀(244)을 갖고 있다. 차단막(240)은 구리, 알루미늄, 페라이트 또는 카보닐철, 스테인레스강, 양백, 탄소강, 실리콘-철강, 호일, 에폭시, 전도성 레진 및 EMI, RFI 및 다른 장치 상호 간의 간섭을 차단하거나 또는 흡수할 수 있는 다른 금속 및 합성물일 수 있다. 차단막(240)은 또한 EMI나 RFI의 영향을 감쇄하기 위해 카본블랙 또는 알루미늄 플레이크 같은 비금속성 물질일 수 있다. 차단막(240)은 채널(238)을 통해서 솔더범프(214)에 전기적으로 연결되어 있고, 반도체 다이(216)의 상기 후면에 열적으로 접하고 있다. 차단막(240)은 전도층(212) 및 솔더범프(214 및 236)를 통해서 전기적으로 낮은 임피던스의 접지점에 연결되어 있다.
도 7a 및 7b에 도시된 다른 실시예에 있어서 차단막(246)은 도 9에 도시된 바와 같이 스프레이 코팅, 무전해 도금 또는 전기도금을 통하여 반도체 다이(216) 및 인캡슐런트(222) 상부 전반에 걸쳐 채널(228) 내로 등각적으로 도포된다. 차단막(246)은 구리, 알루미늄, 페라이트 또는 카보닐철, 스테인레스강, 양백, 탄소강, 실리콘-철강, 호일, 에폭시, 전도성 레진 및 EMI, RFI 및 다른 장치 상호간의 간섭을 차단하거나 또는 흡수할 수 있는 다른 금속 및 합성물일 수 있다. 차단막(246)은 또한 EMI나 RFI의 영향을 감쇄하기 위해 카본블랙 또는 알루미늄 플레이크 같은 비금속성 물질일 수 있다. 차단막(246)은 솔더 범프(214)에 전기적으로 연결되어 있고, 반도체 다이(216)의 후면에 열적으로 접하고 있다. 차단막(246)은 전도층(212) 및 솔더범프(214 및 236)을 통해서 전기적으로 낮은 임피던스의 접지점에 연결되어 있다. 상기 등각 차단막(246)은 반도체 다이(216)에 의해 생성된 열의 분산 및 소멸을 위한 히트스프레더로서 작동한다.
본 발명에 대한 하나 이상의 실시예가 상세히 도시되어 설명되었지만 당업자는 이러한 실시예에 대한 변경 및 적용은 후술하는 특허청구범위 내에서 제시된 본 발명의 범위으로부터 벗어나지 않고서도 이루어질 수 있음을 인정할 것이다.

Claims (30)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 반도체 장치를 제조하는 방법에 있어서,
    기판 위에 복수의 솔더 범프가 형성되어 있고 상기 솔더 범프들 사이에 반도체 소자가 배치되어 있는 기판을 제공하는 단계;
    상기 반도체 소자 및 솔더 범프 위로 인캡슐런트를 증착하는 단계;
    솔더 범프 위에 상기 인캡슐런트를 남겨두면서 상기 인캡슐런트 및 반도체 소자의 비-활성 표면을 평탄화(planarizing)하는 단계;
    쏘 블레이드(saw blade)를 이용하여 상기 인캡슐런트를 관통해 상기 복수의 솔더 범프 내부까지 뻗어 있는 채널을 형성하는 단계 - 상기 채널은 상기 반도체 소자의 전체 둘레 주위를 연속적으로 둘러싸도록 균등한 깊이로 인캡슐런트 내로 뻗어 있음; 및
    상기 채널 내로 상기 솔더 범프 상에 전도성 페이스트를 증착하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치를 제조하는 방법.
  9. 제8항에 있어서,
    차단막을 형성하는 단계와,
    상기 인캡슐런트 및 상기 반도체 소자 위에 상기 차단막을 장착하는 단계 - 상기 차단막은 상기 전도성 페이스트를 통해 상기 복수의 솔더 범프까지 뻗어감 - 를
    더 포함하는 것을 특징으로 하는 반도체 장치를 제조하는 방법.
  10. 제9항에 있어서,
    상기 차단막의 둘레를 완전히 둘러싸도록 상기 차단막에 모따기부(chamfer area)를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치를 제조하는 방법.
  11. 삭제
  12. 삭제
  13. 제9항에 있어서,
    상기 복수의 솔더 범프와 접촉하도록, 상기 인캡슐런트 및 반도체 다이의 위에, 그리고 상기 채널 내로, 상기 차단막을 등각적으로 도포하는 단계를 추가적으로 포함하는 것을 특징으로 하는 반도체 장치를 제조하는 방법.
  14. 반도체 장치를 제조하는 방법에 있어서,
    기판을 제공하는 단계;
    상기 기판 위에 반도체 소자를 배치하는 단계;
    상기 반도체 소자의 제 1 측부에 인접하도록 상기 기판 위에 제 1 상호연결된 구조물을 배치하는 단계;
    상기 반도체 소자의 제 1 측부에 대향된 상기 반도체 소자의 제 2 측부에 인접하도록 상기 기판 위에 제 2 상호연결된 구조물을 배치하는 단계;
    상기 반도체 소자 및 상호 연결된 구조물 위에 인캡슐런트를 증착하는 단계;
    쏘 블레이드를 이용하여, 상기 인캡슐런트를 부분적으로 관통하여 상기 제 1 상호연결된 구조물로부터 상기 제 2 상호연결된 구조물로 뻗어가도록, 그리고, 상기 반도체 소자의 전체 둘레를 연속적으로 둘러싸도록, 균등한 깊이로 채널을 형성하는 단계; 및
    상기 인캡슐런트 및 반도체 소자 위에 차단막을 장착하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치를 제조하는 방법.
  15. 삭제
  16. 삭제
  17. 제14항에 있어서,
    상기 차단막을 장착하는 단계 전에 상기 채널 내에 솔더 페이스트를 증착하는 단계를 더 포함하며,
    상기 인캡슐런트 및 반도체 소자 위에 상기 차단막을 장착할 때, 상기 차단막은 상기 솔더 페이스트를 통해 상호연결된 구조물까지 뻗어가는 것을 특징으로 하는 반도체 장치를 제조하는 방법.
  18. 삭제
  19. 삭제
  20. 제14항에 있어서,
    상기 반도체 소자에 의해 발생되는 열을 상기 차단막 전체에 분산시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치를 제조하는 방법.
  21. 반도체 장치에 있어서,
    기판;
    상기 기판 위에 형성된 복수의 전도성 범프;
    복수의 전도성 범프 사이에서 상기 기판에 실장된 반도체 소자;
    상기 반도체 소자 및 전도성 범프 위에 증착된 인캡슐런트;
    쏘 블레이드를 이용하여 상기 인캡슐런트를 부분적으로 관통하고 상기 전도성 범프까지 뻗어 있도록 형성된 채널 - 상기 채널은 상기 반도체 소자의 전체 둘레를 연속적으로 둘러싸도록 균등한 깊이로 뻗어 있음; 및
    상기 인캡슐런트 및 반도체 소자 위에 형성된 차단막 - 상기 차단막은 장치 상호 간의 간섭으로부터의 격리를 제공하기 위해서 각각의 전도성 범프에 이르도록 채널 내로 뻗어감;
    을 포함하는 것을 특징으로 하는 반도체 장치.
  22. 제21항에 있어서,
    상기 차단막의 주변 둘레로 형성된 모따기부를 추가적으로 포함하는 것을 특징으로 하는 반도체 장치.
  23. 삭제
  24. 삭제
  25. 제21항에 있어서, 상기 차단막은 상기 인캡슐런트 및 반도체 소자 위에 그리고 채널 내부로 등각적으로 도포되는 것을 특징으로 하는 반도체 장치.
  26. 제21항에 있어서, 상기 기판 내에 배치되는 전도층 - 상기 전도성 범프는 상기 전도층으로 전기적으로 연결됨 - 을 더 포함하는 것을 특징으로 하는 반도체 장치.
  27. 삭제
  28. 제 9 항에 있어서,
    복수의 도킹 핀(docking pins)을 포함하도록 상기 차단막을 형성하는 단계와,
    복수의 솔더 범프 내로 뻗어가는, 상기 복수의 도킹 핀을 이용하여 상기 인캡슐런트 위에 차단막을 장착하는 단계를
    더 포함하는, 반도체 장치를 제조하는 방법.
  29. 제 14 항에 있어서,
    복수의 도킹 핀(docking pins)을 포함하도록 상기 차단막을 형성하는 단계와,
    상기 제 1 상호연결된 구조물 및 제 2 상호연결된 구조물 내로 잠기는 상기 도킹 핀을 이용하여 상기 인캡슐런트 및 반도체 소자 위에 차단막을 장착하는 단계를
    더 포함하는, 반도체 장치를 제조하는 방법.
  30. 삭제
KR1020100038463A 2009-05-01 2010-04-26 반도체 장치 및 반도체 장치 제조 방법 KR101769995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/434,367 2009-05-01
US12/434,367 US8018034B2 (en) 2009-05-01 2009-05-01 Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure

Publications (2)

Publication Number Publication Date
KR20100119720A KR20100119720A (ko) 2010-11-10
KR101769995B1 true KR101769995B1 (ko) 2017-08-22

Family

ID=43029766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100038463A KR101769995B1 (ko) 2009-05-01 2010-04-26 반도체 장치 및 반도체 장치 제조 방법

Country Status (3)

Country Link
US (2) US8018034B2 (ko)
KR (1) KR101769995B1 (ko)
TW (1) TWI520231B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI393239B (zh) * 2009-10-16 2013-04-11 Advanced Semiconductor Eng 具有內屏蔽體之封裝結構及其製造方法
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8390108B2 (en) * 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
TWI538071B (zh) * 2010-11-16 2016-06-11 星科金朋有限公司 具連接結構之積體電路封裝系統及其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWM409527U (en) * 2011-02-23 2011-08-11 Azurewave Technologies Inc Forming integrated circuit module
TW201240058A (en) * 2011-03-28 2012-10-01 Universal Scient Ind Shanghai Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
US8872312B2 (en) * 2011-09-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. EMI package and method for making same
US8810024B2 (en) 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US9837303B2 (en) 2012-03-23 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor method and device of forming a fan-out device with PWB vertical interconnect units
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
US9282630B2 (en) 2012-04-30 2016-03-08 Apple Inc. Method of forming a conformal electromagnetic interference shield
TW201351599A (zh) * 2012-06-04 2013-12-16 矽品精密工業股份有限公司 半導體封裝件及其製法
US9142481B2 (en) 2012-06-05 2015-09-22 Stats Chippac Ltd. Integrated circuit packaging system with heatsink cap and method of manufacture thereof
US9196504B2 (en) 2012-07-03 2015-11-24 Utac Dongguan Ltd. Thermal leadless array package with die attach pad locking feature
US8829692B2 (en) 2012-09-04 2014-09-09 Rolls-Royce Corporation Multilayer packaged semiconductor device and method of packaging
DE102012018928A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse für Chipkarten
US9023690B2 (en) * 2012-11-19 2015-05-05 United Test And Assembly Center Leadframe area array packaging technology
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
JP6171402B2 (ja) * 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体
KR20140119522A (ko) * 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
US8987892B2 (en) 2013-05-10 2015-03-24 Raytheon Company Method for creating a selective solder seal interface for an integrated circuit cooling system
US9691633B2 (en) * 2013-07-23 2017-06-27 Cyntec Co., Ltd. Leadframe and the method to fabricate thereof
US9564387B2 (en) 2014-08-28 2017-02-07 UTAC Headquarters Pte. Ltd. Semiconductor package having routing traces therein
US9898699B2 (en) * 2014-12-23 2018-02-20 Composecure, Llc Smart metal card with radio frequency (RF) transmission capability
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
JP6569375B2 (ja) * 2015-08-11 2019-09-04 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置
US10727082B2 (en) * 2015-08-28 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10204883B2 (en) * 2016-02-02 2019-02-12 Taiwan Semidonductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US20170245404A1 (en) * 2016-02-19 2017-08-24 Alpha Assembly Solutions Inc. Rf shield with selectively integrated solder
US20170303386A1 (en) * 2016-04-14 2017-10-19 L-3 Communications Corporation Printed Circuit Board Integrated Radio Frequency Absorber
US10224255B2 (en) * 2016-06-14 2019-03-05 Nxp Usa, Inc. Shielded and packaged electronic devices, electronic assemblies, and methods
US10825780B2 (en) * 2016-11-29 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with electromagnetic interference protection and method of manufacture
US10453762B2 (en) 2017-07-28 2019-10-22 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing
US11380624B2 (en) * 2017-09-30 2022-07-05 Intel Corporation Electromagnetic interference shield created on package using high throughput additive manufacturing
US11270953B2 (en) * 2018-08-31 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with shielding structure
US10658303B1 (en) * 2018-11-08 2020-05-19 Nxp Usa, Inc. High aspect ratio connection for EMI shielding
US20210066162A1 (en) * 2019-08-30 2021-03-04 Intel Corporation Semiconductor package with attachment and/or stop structures
US20200219825A1 (en) * 2020-03-19 2020-07-09 Intel Corporation Memory device package with noise shielding
CN113053866A (zh) * 2020-03-30 2021-06-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11901307B2 (en) 2020-03-30 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
CN111933636B (zh) * 2020-09-27 2021-10-12 立讯电子科技（昆山）有限公司 一种半导体封装结构以及封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914189B1 (en) * 2004-02-27 2005-07-05 Intel Corporation Electronic card with edge connector to minimize wear

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
SG133445A1 (en) * 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US8178956B2 (en) 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914189B1 (en) * 2004-02-27 2005-07-05 Intel Corporation Electronic card with edge connector to minimize wear

Also Published As

Publication number Publication date
US8350368B2 (en) 2013-01-08
KR20100119720A (ko) 2010-11-10
TW201104761A (en) 2011-02-01
US20100276792A1 (en) 2010-11-04
US8018034B2 (en) 2011-09-13
US20110298105A1 (en) 2011-12-08
TWI520231B (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
KR101769995B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
TWI553816B (zh) 半導體元件以及在半導體晶粒上配置預先製造的遮蔽框架的方法
US8598690B2 (en) Semiconductor device having conductive vias in peripheral region connecting shielding layer to ground
US9401347B2 (en) Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
TWI517270B (zh) 半導體元件以及在半導體晶粒的周圍區域中的導電孔之間形成雜訊吸收區域的方法
US9583446B2 (en) Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US10903183B2 (en) Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die
TWI538150B (zh) 半導體裝置及形成具有圍繞半導體晶粒之導體材料的電磁干擾防護層之方法
US8268677B1 (en) Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
US9437482B2 (en) Semiconductor device and method of forming shielding layer over active surface of semiconductor die
SG183008A1 (en) Semiconductor device and method of forming 3d inductor from prefabricated pillar frame

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)