DE102012018928A1 - Halbleitergehäuse für Chipkarten - Google Patents
Halbleitergehäuse für Chipkarten Download PDFInfo
- Publication number
- DE102012018928A1 DE102012018928A1 DE102012018928.1A DE102012018928A DE102012018928A1 DE 102012018928 A1 DE102012018928 A1 DE 102012018928A1 DE 102012018928 A DE102012018928 A DE 102012018928A DE 102012018928 A1 DE102012018928 A1 DE 102012018928A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor package
- chip
- housing
- semiconductor
- compensation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
Abstract
Die vorliegende Erfindung beschreibt ein Halbleitergehäuse das eine Vorderseite mit einem Chip und einer ersten Metallisierung auf einem Substrat aufweist und ferner eine der Vorderseite des Substrats gegenüberliegende Rückseite mit einer zweiten Metallisierung, wobei auf der Vorderseite des Halbleitergehäuses eine erste Ausgleichsschicht aufgebracht ist.
Description
- Kontaktlose Chipkarten Gehäuse werden auf einer neuen Gehäuse Plattform entwickelt. Diese Gehäuseplattform ist in der Herstellung wesentlich kostengünstiger. Die Gehäuseplattform ist auch bekannt als CoCIS. Die Abkürzung steht für Coil an Chip In Substrate. Das Gehäuse besteht dabei aus einem Substrat, beispielsweise Polyimide Tape mit einer doppelseitigen Metallisierung in durchgängiger Spulenform, welche als Antenne dient. Auf der Oberseite wird dabei ein Chip in FCOS Technologie befestigt – FCOS steht für Flip Chip On Substrate. Dieses Gehäuse wird dann beim Kartenhersteller in einer Mehrschichttechnologie vertikal und mittig in eine Chipkarte laminiert. Die Signalkopplung zwischen dem Gehäuse und der Kartenantenne erfolgt dabei kontaktlos mittels der Antenne des Gehäuses und der Antenne der Chipkarte. Ein entscheidendes Qualitätsmerkmal bei der Chipkartenherstellung ist dabei, dass die Einbauposition des Gehäuses in der Chipkarte unter anderem aus Sicherheitsrelevanten Gründen nicht sichtbar ist, und dass die Kartenoberfläche für eine spätere Nachbearbeitung (Prägeschritte, etc. ...) möglichst eben ist. Um dies zu erreichen werden heute CoCIS Gehäuse in einem zweilagigen Core Layer eingebaut. Diese bestehen vorzugsweise, zumindest teilweise, aus dem Material Polykarbonat. Dabei befindet sich in der oberen Lage eine Aussparung für den Chip, in der unteren Lage eine Aussparung für das Substrat, also den Chip Träger. Dabei ist die Gesamtdicke etwas grösser, als die Dicke des zu implementierenden Gehäuses. Während des Laminierens sollen somit die Aussparungen mit dem Gehäuse und Material der Core Layer ausgefüllt werden und somit eine ebene Kartenoberfläche entstehen. Dies ist allerdings nur bedingt der Fall. Der Kartenkörper zeichnet sich weiterhin an der Kartenoberfläche ab und somit entsteht auch keine ebene Oberfläche.
- Die Aufgabe der vorliegenden Erfindung besteht nunmehr darin, ein Gehäuse bereitzustellen, durch das sich nach der Integration in eine Chipkarte eine ebene Oberfläche der Chipkarte bildet.
- Diese Aufgabe wird durch ein Halbleitergehäuse des unabhängigen Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung beschreiben die abhängigen Ansprüche.
- In einer Ausführungsform weist das Halbleitergehäuse ein Substrat mit einer Vorderseite und mit einem Chip und einer ersten Metallisierung und eine der Vorderseite des Substrats gegenüberliegende Rückseite mit einer zweiten Metallisierung auf wobei auf der Vorderseite des Halbleitergehäuses eine erste Ausgleichsschicht aufgebracht ist. Diese Ausgleichsschicht auf der Gehäuse Vorderseite bewirkt, dass die Topographie des CoCIS Halbleitergehäuses signifikant reduziert wird und somit eine ebene und kompakte Halbleitergehäusestruktur darstellt. Dadurch kann, nachdem das Gehäuse in einer Chipkarte implementiert wurde, eine ebene Kartenoberfläche erzielt werden.
- In einer Ausführungsform weist das Halbleitergehäuse eine erste Ausgleichsschicht mit einer Dicke D1 auf, wobei die Dicke D1 derart eingestellt ist, dass die Oberseite des Chips eine mit der Ausgleichschicht ebene Fläche bildet. Dies bietet den Vorteil, dass das Halbleitergehäuse eine besonders ebene und kompakte Halbleitergehäusestruktur aufweist. Somit kann, nachdem das Halbleitergehäuse in einer Chipkarte implementiert wurde, eine besonders ebene Kartenoberfläche erzielt werden. Das Halbleitergehäuse ist somit im Chipkartenkörper auf Grund von fehlenden Oberflächenunebenheiten nicht mehr sichtbar.
- In einer weiteren Ausführungsform weist das Halbleitergehäuse auf seiner Rückseite eine zweite Ausgleichschicht auf. Dies bietet den Vorteil, dass das später vorzuhaltende Ausgleichsvolumen für das bündige Einbetten in die Chipkarte signifikant reduziert wird, und somit kann beispielsweise statt eines 2 Lagen Core Layer's ein einlagen Core Layer verwendet werden.
- In einer Ausführungsform weist das Halbleitergehäuse auf seiner Rückseite eine zweite Ausgleichschicht auf, wobei die zweite Ausgleichschicht eine Dicke D2 aufweist, die derart eingestellt ist, dass die zweite Metallisierung eine mit der zweiten Ausgleichschicht ebene Fläche bildet. Dies bietet den Vorteil, dass das später vorzuhaltende Ausgleichsvolumen für das bündige Einbetten in die Chipkarte signifikant reduziert wird, und somit kann beispielsweise statt eines 2 Lagen Core Layer's ein einlagen Core Layer verwendet werden und hiermit sind besonders ebene Kartenoberflächen von Chipkarten realisierbar.
- In einer Ausführungsform weist das Halbleitergehäuse ein kontaktloses Chipkartengehäuse auf, wobei die erste und die zweite Metallisierung in durchgängiger Spulenform ausgebildet sind, und wobei der Chip in FCOS Technologie befestigt ist. Dies bietet den Vorteil, dass sich besonders kompakte, robuste und kostengünstige Halbleitergehäuse realisieren lassen.
-
1 zeigt ein Halbleitergehäuse in Core Layern einlaminiert. Deutlich zeichnen sich die Strukturen des Halbleitergehäuses an der Oberfläche des Kartenkörpers ab. -
2 zeigt prinzipiell das Auflaminieren von Ausgleichsschichten auf beiden Seiten der Halbleitergehäuse vor der Vereinzelung, die auf einem langen Band angeordnet sind. -
3 zeigt ein Halbleitergehäuse mit auflaminierten Ausgleichsschichten auf der Vorder- und Rückseite des Halbleitergehäuses. -
4 zeigt ein Halbleitergehäuse mit auflaminierter Ausgleichschicht einlaminiert in einen Kartenkörper mit Antenne. -
5 zeigt eine weitere Ausführungsform eines Halbleitergehäuses mit auflaminierter Ausgleichschicht einlaminiert in einen Kartenkörper. - Ausführungsbeispiele der Erfindung werden nachfolgend, Bezug nehmend auf die beiliegenden Figuren, näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelnen Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
- Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung an Hand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird. Ferner sind die Figuren nicht notwendigerweise maßstabsgerecht. Der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips.
-
1 zeigt ein Halbleitergehäuse200 wie es aus dem Stand der Technik bekannt ist. Das Halbleitergehäuse200 weist einen Chip50 auf und ist in Core Layern100 einlaminiert, welche den Kartenkörper bilden. Deutlich zeichnen sich die Strukturen des Halbleitergehäuses10 an der Oberfläche des Kartenkörpers100 ab. -
2 zeigt prinzipiell ein Verfahren bei dem Ausgleichsschichten30 ,40 auf die beiden Seiten eines Trägers von Halbleitergehäusen7 , welches beispielsweise ein langes Kunststoffband aus Polyamid sein kann, auflaminiert wird. Die Ausgleichsschichten30 ,40 werden in dabei erhitzt und mittels Andruckrollen auf den Träger der Halbleitergehäuse7 und somit auf die Halbleitergehäuse200 aufgebracht. In einem weiteren späteren Arbeitsschritt werden die Halbleitergehäuse durch schneiden, sägen oder mittels eines Lasers vereinzelt und dadurch wird eine seitliche gerade Schnittkanten35 (in3 gezeigt) des Halbleitergehäuses200 gewährleistet, wie in der3 dargestellt. -
3 zeigt ein Halbleitergehäuse200 mit auflaminierten Ausgleichsschichten30 ,40 auf der Vorder- und Rückseite des Halbleitergehäuses. Die Ausgleichsschichten können mittels eines Verfahrens wie in der2 beschrieben auf das Halleitergehäuse200 auflaminiert werden. In einer weiteren Ausführungsform kann das Halbleitergehäuse nur eine Ausgleichsschicht30 auf der Vorderseite aufweisen. Die Dicken D1 und D2 und Materialeigenschaften der Ausgleichsschichten30 ,40 werden derart gewählt, dass auf der Vorderseite des Halbleitergehäuses idealerweise eine mit der Chip-Rückseite bündige Schicht entsteht und dass auf der Rückseite des Halbleitergehäuses200 eine mit der zweiten Metallisierung bündige Schicht entsteht. -
4 zeigt Halbleitergehäuse200 mit auflaminierten Ausgleichschichten30 ,40 einlaminiert in einen Kartenkörper100 mit Antenne150 . Der Kartenkörper100 wird gebildet mittels zweier Core Layer60 ,70 . Dabei kann einer der Core Layer eine Aussparung aufweisen, die das Halbleitergehäuse aufnimmt. In einer weiteren Ausführungsform kann einer der Core Layer eine Aussparung aufweisen, die Seite mit dem Chip50 des Halbleitergehäuses aufnimmt und der andere Core Layer eine Aussparung aufweisen, die die Seite des Halbleitergehäuses200 mit der zweiten Metallisierungsebene aufweist. In einer Ausführungsform kann nur ein Core Layer eine Aussparung aufweisen, die das gesamte Halbleitergehäuse200 im Core Layer aufnimmt. Diese Ausführungsform des Chipkartenkörpers ist idealerweise dann realisierbar, wenn eine Ausgleichsschicht40 auf der Rückseite des Halbleitergehäuses200 auflaminiert ist. Der Kartenkörper kann ferner eine Antenne150 aufweisen. Die Antenne kann als kontaktlose Boosterantenne ausgebildet sein. Dadurch kann die Signalkopplung zwischen dem Halbleitergehäuse200 und der Antenne150 des Kartenkörpers kontaktlos erfolgen. Dadurch wird die Herstellung eines Kartenkörpers mit integriertem Halbleitergehäuse200 wesentlich vereinfacht, da die Antenne des Kartenkörpers nicht aufwändig mit dem Halbleitergehäuse200 kontaktiert werden muss. -
5 zeigt einen Kartenkörper100 mit integriertem Halbleitergehäuse200 mit Chip50 und auflaminierten Ausgleichsschichten30 ,40 . Der Kartenkörper100 weist auf Grund der auflaminierten Ausgleichschichten30 ,40 keine Strukturen10 die auf seiner Oberfläche auf. Somit ist der Chipkartenkörper auf Grund seiner glatten Oberfläche sehr leicht weiter bearbeitbar.
Claims (5)
- Halbleitergehäuse aufweisend, eine Vorderseite mit einem Chip und einer ersten Metallisierung auf einem Substrat, eine der Vorderseite des Substrats gegenüberliegende Rückseite mit einer zweiten Metallisierung, wobei auf der Vorderseite des Halbleitergehäuses eine erste Ausgleichsschicht aufgebracht ist.
- Halbleitergehäuse nach Anspruch 1, wobei die erste Ausgleichsschicht eine Dicke D1 aufweist, die derart eingestellt ist, dass die Oberseite des Chip eine mit der Ausgleichschicht ebene Fläche bildet.
- Halbleitergehäuse nach Anspruch 1 oder 2, wobei das Halbleitergehäuse auf seiner Rückseite eine zweite Ausgleichschicht aufweist.
- Halbleitergehäuse nach Anspruch 3, wobei die zweite Ausgleichschicht eine Dicke D2 aufweist, die derart eingestellt ist, dass die zweite Metallisierung eine mit der zweiten Ausgleichschicht ebene Fläche bildet.
- Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei das Halbleitergehäuse ein kontaktloses Chipkarten Modul ist und wobei die erste und die zweite Metallisierung in durchgängiger Spulenform ausgebildet ist, und wobei der Chip in FCOS Technologie befestigt ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012018928.1A DE102012018928A1 (de) | 2012-09-25 | 2012-09-25 | Halbleitergehäuse für Chipkarten |
US14/035,579 US20140091450A1 (en) | 2012-09-25 | 2013-09-24 | Semiconductor Housing for Smart Cards |
CN201310583570.3A CN103681521B (zh) | 2012-09-25 | 2013-09-25 | 用于芯片卡的半导体壳体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012018928.1A DE102012018928A1 (de) | 2012-09-25 | 2012-09-25 | Halbleitergehäuse für Chipkarten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102012018928A1 true DE102012018928A1 (de) | 2014-03-27 |
Family
ID=50234975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012018928.1A Ceased DE102012018928A1 (de) | 2012-09-25 | 2012-09-25 | Halbleitergehäuse für Chipkarten |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140091450A1 (de) |
CN (1) | CN103681521B (de) |
DE (1) | DE102012018928A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013104567A1 (de) * | 2013-05-03 | 2014-11-06 | Infineon Technologies Ag | Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014107299B4 (de) | 2014-05-23 | 2019-03-28 | Infineon Technologies Ag | Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls |
US10626012B2 (en) * | 2015-04-13 | 2020-04-21 | Infineon Technologies Ag | Semiconductor device including a cavity lid |
CN107424977B (zh) * | 2017-08-23 | 2023-09-29 | 中电智能卡有限责任公司 | 一种智能卡条带压板及具有其的芯片封装*** |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69737914T2 (de) * | 1997-12-22 | 2008-02-07 | Hitachi, Ltd. | Kartenförmige vorrichtung mit einem halbleiterelement |
US7554180B2 (en) * | 2002-12-09 | 2009-06-30 | Unisem (Mauritius) Holdings Limited | Package having exposed integrated circuit device |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1031939B1 (de) * | 1997-11-14 | 2005-09-14 | Toppan Printing Co., Ltd. | Zusammengesetzte ic-karte |
IL122250A (en) * | 1997-11-19 | 2003-07-31 | On Track Innovations Ltd | Smart card amenable to assembly using two manufacturing stages and a method of manufacture thereof |
US20010052647A1 (en) * | 1998-05-07 | 2001-12-20 | 3M Innovative Properties Company | Laminated integrated circuit package |
US6412702B1 (en) * | 1999-01-25 | 2002-07-02 | Mitsumi Electric Co., Ltd. | Non-contact IC card having an antenna coil formed by a plating method |
US6421013B1 (en) * | 1999-10-04 | 2002-07-16 | Amerasia International Technology, Inc. | Tamper-resistant wireless article including an antenna |
DE10016715C1 (de) * | 2000-04-04 | 2001-09-06 | Infineon Technologies Ag | Herstellungsverfahren für laminierte Chipkarten |
US6326700B1 (en) * | 2000-08-15 | 2001-12-04 | United Test Center, Inc. | Low profile semiconductor package and process for making the same |
TW502422B (en) * | 2001-06-07 | 2002-09-11 | Ultra Tera Corp | Method for encapsulating thin flip-chip-type semiconductor device |
JP4159431B2 (ja) * | 2002-11-15 | 2008-10-01 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
CN1295718C (zh) * | 2003-12-25 | 2007-01-17 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路的电感 |
CN1965444A (zh) * | 2004-04-27 | 2007-05-16 | 索尼株式会社 | 天线模块用磁芯部件、天线模块及相应的便携式信息终端 |
US7683477B2 (en) * | 2007-06-26 | 2010-03-23 | Infineon Technologies Ag | Semiconductor device including semiconductor chips having contact elements |
US8018034B2 (en) * | 2009-05-01 | 2011-09-13 | Stats Chippac, Ltd. | Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure |
WO2010143379A1 (ja) * | 2009-06-08 | 2010-12-16 | パナソニック株式会社 | 電子部品実装構造体の製造方法および電子部品実装構造体 |
DE102009052160A1 (de) * | 2009-11-06 | 2011-05-12 | Infineon Technologies Ag | Smartcard-Modul mit Flip-Chip montiertem Halbleiterchip |
CN201681896U (zh) * | 2010-04-30 | 2010-12-22 | 江苏长电科技股份有限公司 | 无基岛封装结构 |
CN101976762A (zh) * | 2010-09-19 | 2011-02-16 | 北京握奇数据***有限公司 | 双通道线圈天线及具有该双通道线圈天线的装置 |
WO2012096277A1 (ja) * | 2011-01-12 | 2012-07-19 | 株式会社村田製作所 | 樹脂封止型モジュール |
-
2012
- 2012-09-25 DE DE102012018928.1A patent/DE102012018928A1/de not_active Ceased
-
2013
- 2013-09-24 US US14/035,579 patent/US20140091450A1/en not_active Abandoned
- 2013-09-25 CN CN201310583570.3A patent/CN103681521B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69737914T2 (de) * | 1997-12-22 | 2008-02-07 | Hitachi, Ltd. | Kartenförmige vorrichtung mit einem halbleiterelement |
US7554180B2 (en) * | 2002-12-09 | 2009-06-30 | Unisem (Mauritius) Holdings Limited | Package having exposed integrated circuit device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013104567A1 (de) * | 2013-05-03 | 2014-11-06 | Infineon Technologies Ag | Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung |
Also Published As
Publication number | Publication date |
---|---|
US20140091450A1 (en) | 2014-04-03 |
CN103681521A (zh) | 2014-03-26 |
CN103681521B (zh) | 2017-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012018928A1 (de) | Halbleitergehäuse für Chipkarten | |
DE102012220022A1 (de) | Verfahren zur Herstellung einer Spule und elektronisches Gerät | |
DE69228081T2 (de) | Karte mit Mikroschaltkreis | |
WO2010060755A1 (de) | Verfahren zur herstellung eines rfid-transponderprodukts und nach dem verfahren hergestelltes rfid-transponderprodukt | |
DE10334578A1 (de) | Chipkarte, Chipkartenmodul sowie Verfahren zur Herstellung eines Chipkartenmoduls | |
DE102008019571A1 (de) | Chipkarte und Verfahren zu deren Herstellung | |
DE102010011517A1 (de) | Laminataufbau für eine Chipkarte und Verfahren zu dessen Herstellung | |
DE69100559T2 (de) | Verstärkte Chipkarte. | |
DE102010046965A1 (de) | Transponderinlay für ein Dokument zur Personenidentifikation und ein Verfahren zur Herstellung eines Transponderinlays | |
EP1527413B1 (de) | Datenträger mit transponderspule | |
DE19940480C2 (de) | Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte | |
DE102009032219A1 (de) | Verfahren zum Herstellen einer integrierten Schaltung und resultierender Folienchip | |
DE102016106698A1 (de) | Chipkarte und Verfahren zum Herstellen einer Chipkarte | |
EP3375262B1 (de) | Leiterbahnenstruktur mit einem schwingungsgedämpft aufgenommenen bauteil | |
DE102015105752B4 (de) | Halbleiteranordnung mit Reservoir für Markermaterial | |
EP2290590B1 (de) | Portabler Datenträger | |
EP2817767B1 (de) | Elektronisches modul und portabler datenträger mit elektronischem modul und deren herstellungsverfahren | |
DE102016014994A1 (de) | Inlay für ein elektronisches Identifikationsdokument | |
DE102009040537B4 (de) | Mehrschichtiges Folienelement sowie Verfahren zur Bereitstellung eines Schwingkreises | |
DE102011115166A1 (de) | Abdeckung mit integriertem Chip und Antenne | |
DE19721918C2 (de) | Chipkarte und Verfahren zu deren Herstellung | |
DE102005054418B4 (de) | Verfahren zum Herstellen einer Kontaktzone für eine Chipkarte | |
EP2930664B1 (de) | Chipmodul mit Umverdrahtungsschicht | |
DE102012008500A1 (de) | Herstellung eines portablen Datenträgers | |
DE19601391A1 (de) | Chipkartenkörper zur Herstellung einer eine Spule enthaltenden Chipkarte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |