KR101688049B1 - 테스터 및 그 테스터를 포함한 테스트 장치 - Google Patents

테스터 및 그 테스터를 포함한 테스트 장치 Download PDF

Info

Publication number
KR101688049B1
KR101688049B1 KR1020100122677A KR20100122677A KR101688049B1 KR 101688049 B1 KR101688049 B1 KR 101688049B1 KR 1020100122677 A KR1020100122677 A KR 1020100122677A KR 20100122677 A KR20100122677 A KR 20100122677A KR 101688049 B1 KR101688049 B1 KR 101688049B1
Authority
KR
South Korea
Prior art keywords
zif
ring
probe card
wafer
test
Prior art date
Application number
KR1020100122677A
Other languages
English (en)
Other versions
KR20120061378A (ko
Inventor
김양기
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100122677A priority Critical patent/KR101688049B1/ko
Priority to US13/239,352 priority patent/US8604814B2/en
Priority to DE102011087272A priority patent/DE102011087272A1/de
Priority to CN2011103990654A priority patent/CN102565573A/zh
Priority to JP2011265518A priority patent/JP5933239B2/ja
Publication of KR20120061378A publication Critical patent/KR20120061378A/ko
Application granted granted Critical
Publication of KR101688049B1 publication Critical patent/KR101688049B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 사상에 의한 테스터 및 그 테스터를 포함한 테스트 장치는 회전 가능한 구조의 테스트 인터페이스 구비함으로써, 웨이퍼 인덱싱(indexing)없이, 웨이퍼를 원-터치(1-touch) 테스트를 할 수 있는 테스터 및 그 테스터를 포함한 테스트 장치를 제공한다. 그 테스터 장치는 회전하는 ZIF 링을 구비한 테스트 헤드, 및 상기 테스트 헤드에 전기적으로 연결되어 웨이퍼 내의 다수의 반도체 디바이스들을 테스트하기 위한 신호를 상기 테스트 헤드로 전달하는 테스트 본체를 구비한 테스터; 상기 ZIF 링과 결합하는 링 형태의 커넥터부, 및 중앙부에 배치되고 상기 반도체 디바이스들을 테스트하기 위한 다수의 탐침들이 배치되어 있는 니들(needle) 블록를 구비한 프로브 카드; 테스트 될 웨이퍼가 놓여져 지지되는 웨이퍼 지지척;를 포함하고, 상기 ZIF 링의 회전에 의해 상기 프로브 카드가 한 번의 터치로 상기 웨이퍼의 반도체 디바이스들을 영역별로 테스트할 수 있다.

Description

테스터 및 그 테스터를 포함한 테스트 장치{Tester and test apparatus comprising the same tester}
본 발명의 사상은 반도체 디바이스 테스트 장치에 관한 것으로, 특히 회전 가능한 테스트 인터페이스를 구비하여 원-터치(1-touch) 테스트를 할 수 있는 반도체 디바이스 테스트 장치에 관한 것이다.
일반적으로, 반도체 제조 공정은 웨이퍼 상에 다수의 반도체 디바이스를 형성하는 팹(FAB, Fabrication) 공정과, 웨이퍼 상에 형성된 각 디바이스의 전기적 특성을 테스트하는 이.디.에스(EDS, Electric Die Sorting) 공정, 그리고 이.디.에스 공정에 의해 판별된 양품의 디바이스를 개개로 분리시킨 다음, 디바이스들이 외부의 기계적, 물리적, 화학적인 충격으로부터 보호되도록 디바이스를 패키징(Packaging)하는 어셈블리(Assembly) 공정을 포함한다.
이들 공정 중에서 이.디.에스(EDS) 공정은 웨이퍼 상에 형성된 디바이스들의 양ㆍ불량을 판별하기 위한 공정으로, 웨이퍼 상의 각 디바이스들에 전기 신호를 전달한 다음, 전달된 전기 신호에 대응하여 출력되는 신호에 의해 디바이스들의 양ㆍ불량을 판별한다.
웨이퍼 상에 형성된 각 디바이스들의 크기는 매우 작기 때문에, 전기 신호를 발생하는 테스터(Tester)를 각 디바이스들에 직접 연결하는 것은 매우 어렵다. 따라서, 전기 신호를 발생하는 테스터와 디바이스가 형성된 웨이퍼의 사이에는 다수의 탐침(Probe needle)들이 구비된 프로브 카드(Probe card)가 중간 매개체로 사용된다.
테스터는 칩의 테스트를 위한 전기 신호를 발생하여 프로브 카드로 전달하고, 프로브 카드는 전기 신호를 탐침들을 통하여 각 디바이스들에 전달한다.
본 발명의 사상이 해결하고자 하는 과제는 회전 가능한 구조의 테스트 인터페이스 구비함으로써, 웨이퍼 인덱싱(indexing)없이, 웨이퍼를 원-터치(1-touch) 테스트를 할 수 있는 테스터 및 그 테스터를 포함한 테스트 장치를 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 사상은 회전하는 ZIF(Zero Insertion Force) 링을 구비한 테스트 헤드; 및 상기 테스트 헤드에 전기적으로 연결되며, 웨이퍼 내의 다수의 반도체 디바이스들을 테스트하기 위한 신호를 상기 테스트 헤드로 전달하는 테스트 본체;를 포함하고, 상기 ZIF 링에 프로브 카드(Probe Card)가 결합하며, 상기 ZIF 링의 회전에 의해 상기 프로브 카드가 한 번의 터치로 상기 웨이퍼의 반도체 디바이스들을 영역별로 테스트할 수 있는 테스터를 제공한다.
본 발명의 일 실시예에 있어서, 상기 테스트 헤드는, 몸체에 해당하는 테스트 헤드 보드; 상기 테스트 헤드 보드 하부로 돌출된 링 형상의 베이스; 상기 베이스의 하면에 배치되는 상기 ZIF 링; 및 상기 베이스와 상기 ZIF 링을 결합시키며, 상기 ZIF 링을 회전시키는 회전 결합부;를 포함할 수 있다.
한편, 상기 ZIF 링에는 원주 방향을 따라서 소정 간격으로 배치되는 수(male) 또는 암(female) 커넥터가 형성되어 있고, 상기 프로브 카드에는 상기 ZIF 링에 대응하여 외곽 원주 방향을 따라 암 또는 수 커넥터가 형성되어 있으며, 상기 ZIF 링과 프로브 카드는 암 및 수 커넥터의 결합에 의해 전기적으로 연결될 수 있다. 예컨대, 상기 프로브 카드의 암 또는 수 커넥터의 개수는 상기 ZIF 링의 수 또는 암 커넥터의 개수의 N(N은 2 이상의 정수) 배이고, 상기 ZIF 링은 소정 각도씩 N-1번 회전함으로써, 상기 ZIF 링의 수 또는 암 커넥터가 상기 프로브 카드의 모든 암 또는 수 커넥터에 한 번씩 결합할 수 있다.
만약, 상기 웨이퍼는 N개의 테스트 영역으로 나누어지는 경우에, 상기 프로브 카드의 암 또는 수 커넥터는 N으로 나눈 나머지에 대응하여 분류되며, 최초 상기 ZIF 링의 수 또는 암 커넥터가 상기 나머지 0에 대응하는 상기 프로브 카드의 암 또는 수 커넥터가 결합되어, 상기 웨이퍼의 제1 영역 내의 상기 반도체 디바이스들이 테스트되고, 1 번째 회전 후에, 상기 ZIF 링의 수 또는 암 커넥터가 상기 나머지 1에 대응하는 상기 프로브 카드의 암 또는 수 커넥터가 결합되어, 상기 웨이퍼의 제2 영역 내의 상기 반도체 디바이스들이 테스트되며, N-1 번째 회전 후에, 상기 ZIF 링의 수 또는 암 커넥터가 상기 나머지 N-1에 대응하는 상기 프로브 카드의 암 또는 수 커넥터가 결합되어, 상기 웨이퍼의 제N 영역 내의 상기 반도체 디바이스들이 테스트될 수 있다.
본 발명의 사상은 또한 상기 과제를 해결하기 위하여, 회전하는 ZIF 링을 구비한 테스트 헤드, 및 상기 테스트 헤드에 전기적으로 연결되어 웨이퍼 내의 다수의 반도체 디바이스들을 테스트하기 위한 신호를 상기 테스트 헤드로 전달하는 테스트 본체를 구비한 테스터; 상기 ZIF 링과 결합하는 링 형태의 커넥터부, 및 중앙부에 배치되고 상기 반도체 디바이스들을 테스트하기 위한 다수의 탐침들이 배치되어 있는 니들(needle) 블록를 구비한 프로브 카드; 테스트 될 웨이퍼가 놓여져 지지되는 웨이퍼 지지척;를 포함하고, 상기 ZIF 링의 회전에 의해 상기 프로브 카드가 한 번의 터치로 상기 웨이퍼의 반도체 디바이스들을 영역별로 테스트할 수 있는 테스트 장치를 제공한다.
본 발명의 일 실시예에 있어서, 상기 테스트 헤드는, 몸체에 해당하는 테스트 헤드 보드; 상기 테스트 헤드 보드 하부로 돌출된 링 형상의 베이스; 상기 베이스의 하면에 배치되는 상기 ZIF 링; 상기 베이스와 상기 ZIF 링을 결합시키며, 상기 ZIF 링을 회전시키는 회전 결합부; 및 상기 ZIF 링 회전 동안 상기 프로브 카드를 상기 베이스로부터 이격시켜 유지시키는 서스펜더(suspender);를 포함할 수 있다.
또한, 상기 프로브 카드는, 원판 형상의 메인 회로 보드; 상기 니들 블록을 상기 메인 회로 보드에 물리적 및 전기적으로 연결하는 인터포저(interposer); 상기 메인 회로 보드 상면에 외곽에 형성되어 있는 상기 커넥터부; 및 상기 메인 회로 보드 상면 중앙부분에 결합되어 상기 메인 회로 보드를 지지하는 보강 부재;를 포함할 수 있다.
한편, 상기 서스펜더는 상기 ZIF 링이 결합되는 부분 외곽의 상기 베이스 하면 또 상기 베이스 측면에 배치되거나 상기 베이스의 중앙 부분에 배치되며, 상기 프로브 카드의 메인 회로 보드 또는 보강 부재에는 상기 서스펜더에 대응하는 서스펜더 결합부가 형성되어 있으며, 상기 서스펜더와 상기 서스펜더 결합부는 상기 반도체 디바이스들 테스트 시에 상기 프로브 카드를 상기 베이스로 밀착시켜 상기 ZIF 링과 커넥터부가 ZIF 결합하도록 밀착 결합을 유지하고, 상기 ZIF 링 회전 동안 상기 프로브 카드를 상기 베이스로부터 이격시키는 이격 결합을 유지할 수 있다.
본 발명의 일 실시예에 있어서, 상기 커넥터부의 암 또는 수 커넥터의 개수는 상기 ZIF 링의 수 또는 암 커넥터의 개수의 3 배이고, 상기 ZIF 링은 소정 각도씩 2번 회전함으로써, 상기 ZIF 링의 수 또는 암 커넥터가 상기 커넥터부의 모든 암 또는 수 커넥터에 한 번씩 결합할 수 있다. 또한, 상기 웨이퍼는 3개의 테스트영역으로 나누어지며, 상기 커넥터부의 암 또는 수 커넥터는 제1 내지 제3 신호 채널이 각각 연결된 제1 내지 제3 암 또는 수 커넥터로 분류되며, 2번 회전을 통해 상기 ZIF 링의 수 또는 암 커넥터가 상기 프로브 카드의 제1 내지 제3 암 또는 수 커넥터와 각각 한 번씩 결합함으로써, 상기 웨이퍼 내의 전체 반도체 디바이스들이 테스트될 수 있다.
한편, 상기 니들 블럭은 상기 웨이퍼 내의 모든 반도체 디바이스를 커버할 수 있는 사이즈를 가지며, 상기 제1 신호 채널에 연결된 상기 제1 암 또는 수 커넥터는 상기 웨이퍼 내의 제1 테스트영역 내의 반도체 디바이스를 테스트하는 상기 니들 블록의 탐침들에 연결되어 있고, 상기 제2 신호 채널에 연결된 상기 제2 암 또는 수 커넥터는 상기 웨이퍼 내의 제2 테스트영역 내의 반도체 디바이스를 테스트하는 상기 니들 블록의 탐침들에 연결되어 있으며, 상기 제3 신호 채널에 연결된 상기 제3 암 또는 수 커넥터는 상기 웨이퍼 내의 제3 테스트영역 내의 반도체 디바이스를 테스트하는 상기 니들 블록의 탐침들에 연결될 수 있다.
또한, 상기 ZIF 링의 수 또는 암 커넥터는 2개씩 쌍을 이루고, 상기 쌍 사이에 제1 간격을 유지하며, 상기 커넥터부의 암 또는 수 커넥터는 상기 쌍에 대응하는 제1 쌍과 상기 제1 간격 사이에 배치되는 제2 쌍 및 제3 쌍을 포함하며, 최초 상기 ZIF 링의 수 또는 암 커넥터의 쌍이 상기 커넥터부의 암 또는 수 커넥터의 제1 쌍과 결합하고, 1번째 회전 후, 상기 ZIF 링의 수 또는 암 커넥터의 쌍이 상기 커넥터부의 암 또는 수 커넥터의 제2 쌍과 결합하고, 2번째 회전 후, 상기 ZIF 링의 수 또는 암 커넥터의 쌍이 상기 커넥터부의 암 또는 수 커넥터의 제3 쌍과 결합할 수 있다.
더 나아가 본 발명의 사상은 상기 과제를 해결하기 위하여, 웨이퍼 내의 다수의 반도체 디바이스들 테스트를 위한 신호를 테스트 헤드로 전달하는 테스터 본체; 회전하는 ZIF 링이 형성되어 있는 상기 테스트 헤드, 및 상기 ZIF 링을 통해 상기 테스트 헤드에 결합하고 상기 반도체 디바이스를 테스트하기 위한 다수의 탐침들이 배치되어 있는 프로브 카드를 구비한 테스트 인터페이스; 및 테스트될 웨이퍼가 놓여져 지지되는 웨이퍼 지지척을 구비한 테스트실;을 포함하고, 상기 ZIF 링의 회전에 의해 상기 프로브 카드가 상기 웨이퍼 내의 반도체 디바이스들을 영역별로 테스트할 수 있는 테스트 장치를 제공한다.
본 발명의 사상에 따른 테스터 및 그 테스터를 포함한 테스트 장치는, 종래 1장의 웨이퍼를 테스트하기 위하여 여러 번의 터치 다운이 필요했으나, 회전하는 테스트 인터페이스, 즉 회전하는 ZIF 링을 구비함으로써, 샷(shot) 이동이 필요없이 원-터치로서 웨이퍼 전체를 테스트할 수 있다.
즉, 종래 웨이퍼 테스트 시에 여러 번의 샷을 위해 웨이퍼를 이동 및 회전시켜 얼라인하는 장치를 구비한 프로버가 필요하였으나, 본 발명의 사상에 따른 테스트 장치는 그러한 복잡한 구조의 프로버가 불필요하고, 단순히 웨이퍼를 지지할 수 있는 구조의 지지대 장치만 존재하면 된다.
또한, 본 발명의 사상에 따른 테스트 장치는 테스터 내부에 마련된 신호 채널의 개수가 부족하여 원샷 테스트가 불가능할 때, ZIF 링의 회전에 의해 다수의 신호 채널들을 이용할 수 있으므로, 테스트 시간 축소 및 단위 면적당 테스트 면적 축소를 통해 생산성 향상을 극대화할 수 있다.
도 1은 반도체 디바이스가 형성된 웨이퍼를 보여주는 평면도이다.
도 2는 도 1의 A 부분을 확대하여 보여주는 평면도이다.
도 3은 본 발명의 일 실시예에 따른 테스트 장치를 개략적으로 보여주는 개략도이다.
도 4는 도 3의 테스트 헤드 부분을 좀더 상세하게 보여주는 사시도이다.
도 5는 도 4의 테스트 헤드에서 ZIF 링을 제거한 모습을 보여주는 사시도이다.
도 6은 도 5의 변형예로서, 서스펜더가 중심 부분으로 형성된 모습을 보여주는 사시도이다.
도 7은 4의 테스트 헤드에 결합되는 프로브 카드의 상면을 보여주는 평면도이다.
도 8은 도 7의 프로브 카드를 I-I'를 따라 자른 단면을 보여주는 단면도이다.
도 9는 4의 테스트 헤드에 프로브 카드가 이격 결합되어 있는 모습을 보여주는 단면도이다.
도 10은 ZIF 링의 회전에 의해 프로브 카드가 결합하는 모습을 순차적으로 보여주는 개념도들이다.
도 11은 도 8의 프로브 카드의 커넥터부의 커넥터들과 니들 블록 사이에 연결된 채널 신호 관계를 개념적으로 보여주는 개념도이다.
도 12a 및 12b는 본 발명의 다른 실시예에 따른 테스트 장치에서, ZIF 링 및 프로브 카드의 커넥터부의 구조를 보여주는 평면도들이다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 디바이스를 테스트하는 방법을 보여주는 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1은 반도체 디바이스가 형성된 웨이퍼를 보여주는 평면도이고, 도 2는 도 1의 A 부분을 확대하여 보여주는 평면도이다.
도 1 및 도 2를 참조하면, 팹 공정을 통해 웨이퍼(W) 상에 복수 개의 반도체 디바이스들(1)이 형성되고, 반도체 디바이스들(1)은 스크라이브 라인(3)에 의해 분리된 후 어셈블리 공정을 통해 개별 단위 칩으로 제조된다.
팹 공정과 어셈블리 공정의 사이에는 웨이퍼(W)에 형성된 반도체 디바이스들(1)의 전기적 특성을 테스트하는 이.디.에스 공정이 진행된다. 이.디.에스 공정은 웨이퍼(W)에 형성된 반도체 디바이스들(1)의 주변부를 따라 제공되는 전극 패드들(5)에 전기적 신호를 인가하고, 인가된 전기적 신호에 대응하여 출력되는 신호에 의해 반도체 디바이스들(1)의 불량 여부를 판단하는 공정이다.
웨이퍼(W) 내의 반도체 디바이스들(1)의 전기적 테스트를 위해 테스트 장치가 이용되는데, 테스트 장치는 반도체 디바이스들(5)의 전극 패드들(5)로 전기적 신호를 인가하기 위해 테스트 헤드 및 프로브 카드(Probe Card) 등을 구비할 수 있다. 이하, 본 발명의 사상에 따른 테스트 장치에 대하여 상세하게 기술한다.
도 3은 본 발명의 일 실시예에 따른 테스트 장치를 개략적으로 보여주는 개략도이다.
도 3을 참조하면, 본 실시예의 테스트 장치(1000)는 테스트 헤드(100), 테스트실(200), 프로브 카드(300), 테스트 본체(400) 및 로더실(500)을 포함할 수 있다. 여기서, 테스트 본체(400) 및 테스트 헤드(100)를 합쳐 일반적으로 테스터라고 지칭하며, 테스트 본체(400)와 테스트 헤드(100)는 전선 등을 통해 전기적으로 연결되어 있다.
테스트 헤드(100)는 테스트 헤드 보드(110), 베이스(120), 및 ZIF(Zero Force Insertion) 링(130)을 포함할 수 있다. 테스트 헤드 보드(110)는 테스트 헤드(100)의 몸체를 구성하는 부분으로 사각 평판 형태를 가지며 측면으로 경사를 가져 하부 면의 면적이 상부 면의 면적보다 작을 수 있다. 그러나 테스트 헤드 보드(110)의 형태가 그에 한정되는 것은 아니다. 예컨대, 상부 면과 하부 면이 동일한 일반적인 사각 평판이나 원형 평판 형태를 가질 수도 있다.
베이스(120)는 테스트 헤드 보드(110)의 하부 면으로 배치되며, 중앙부가 비어있는 링 형태를 가질 수 있고, 이러한 베이스(120) 하부 면으로 프로브 카드(300)가 ZIF 링(130)을 통해 결합할 수 있다. 베이스(120)의 구조는 프로브 카드(300)의 형태에 따라 다양한 구조를 가질 수 있다.
ZIF 링(130)은 베이스(120) 하부 면에 배치되며, 프로브 카드(300)와 베이스가 ZIF 결합하도록 한다. 본 실시예에서 ZIF 링(130)은 회전가능하며, 이러한 ZIF 링(130)의 회전에 의해 프로브 카드(300)는 웨이퍼(W)로의 한 번의 터치를 통해 웨이퍼(W) 내의 전체 반도체 디바이스들을 테스트할 수 있다.
테스트 헤드(100)에 대한 구체적인 내용은 도 4-6에 대한 설명부분에서 좀더 상세히 기술한다.
테스트실(200)은 반도체 디바이스의 전기적 특성을 테스트하기 위한 공간을 제공하며, 테스트실(200)에는 웨이퍼(W)가 놓여져 지지되는 웨이퍼 지지척(220)이 배치될 수 있다. 본 실시예에서, 웨이퍼 지지척(220)은 단순히 웨이퍼(W)를 지지하면서, 상하로 이동시키는 기능을 수행할 수 있다. 즉, 웨이퍼 지지척(220)은 테스트될 웨이퍼(W)가 해당 위치에 놓이면, 프로브 카드(300)의 탐침들(332)과 터치를 위해 웨이퍼를 상방으로 이동시키며, 테스트가 종료된 웨이퍼를 하방으로 이동시킨다.
구체적으로, 테스트실(200) 상부 오픈된 부분으로 탐침들(332)이 하방으로 향한 프로브 카드(300)가 놓이고, 테스트실(200)의 내측에는 프로브 카드(300)와 마주보도록 웨이퍼 지지척(220) 상에 웨이퍼(W)가 놓인다. 웨이퍼(W)가 웨이퍼 지지척(220) 상에 놓일 때, 웨이퍼(W)의 플랫존(Flat Zone)을 이용하여 반도체 디바이스의 전극 패드들을 프로브 카드(300)의 탐침들(332)의 배열 방향으로 정렬시킬 수 있다. 이와 같이 디바이스의 전극 패드들이 프로브 카드(300)의 탐침들(332)의 수직 방향 아래에 정렬되면, 웨이퍼 지지척(220)이 상하 방향으로 직선 이동됨에 따라, 웨이퍼 내의 반도체 디바이스의 전극 패드들이 프로브 카드(300)의 탐침들(332)에 물리적 및 전기적으로 접촉하게 된다.
종래 테스트 장치의 경우, 한 번의 터치가 아닌 여러 번의 터치를 통해 웨이퍼를 테스트하였다. 즉, 웨이퍼를 여러 테스트영역으로 나누고, 한 번의 터치에 하나의 테스트 영역을 테스트하고, 다음번 터치에 의해 다른 테스트 영역을 테스트하는 식으로 진행하여 하나의 웨이퍼에 대한 테스트를 완성하였다. 또한, 이러한 여러 번 터치를 통한 테스트에서 프로브 카드 내의 채널 드라이버를 통해 웨이퍼 내의 해당 반도체 디바이스들을 인덱싱하는 과정이 필요하였다. 그에 따라, 웨이퍼를 지지하는 프로버는 상하 이동뿐만 아니라, 전후 또는 좌우 이동 그리고 회전 이동을 수행하였고, 또한 프로브 카드와의 정확한 터치를 위한 얼라인 테스트 등이 수행되었다.
그러나 본 실시예의 테스트 장치의 경우는 한 번의 터치에 의해 웨이퍼의 전 영역을 테스트할 수 있으므로, 웨이퍼 인덱싱이나 웨이퍼 지지척(220)의 복잡한 이동이 불필요하다. 그에 따라, 본 실시예의 테스트 장치는 매우 간단한 구조의 웨이퍼 지지척(220)을 채용할 수 있고, 또한, 웨이퍼 얼라인을 위한 시간을 대폭적으로 줄일 수 있다. 물론 기존의 프로버가 본 실시예의 테스트 장치에 이용될 수도 있다.
프로브 카드(300)는 메인 회로 보드(310) 및 탐침들(322)을 포함할 수 있다. 메인 회로 보드(310)는 원판 형상을 가지며, 상면에는 원주 방향을 따라서 형성된 다수의 수(male) 또는 암(female) 커넥터가 형성될 수 있다. 이러한 수 또는 암 커넥터가 ZIF 링에 ZIF 결합함으로써, 프로브 카드(300)를 베이스(120)에 결합시킨다.
탐침들(332)은 웨이퍼 내의 반도체 디바이스의 전극 패드들로 물리적 및 전기적으로 접촉하는 부분이다. 프로브 카드(300)에 대한 내용은 도 8 및 도 9에 대한 설명 부분에서 좀더 상세히 기술한다.
테스트 본체(400)는 반도체 디바이스들을 테스트하기 위한 전기 신호를 발생시켜, 테스트 헤드(100) 및 프로브 카드(300)를 통해 웨이퍼 내의 각 반도체 디바이스로 전달한다. 또한 테스트 본체(400)는 인가된 전기 신호로부터 체크되는 신호를 프로브 카드(300) 및 테스트 헤드(100)를 통해 전달받아 반도체 디바이스의 불량 여부를 판단한다.
전술한 바와 같이 일반적으로, 테스트 본체(400)와 테스트 헤드(100)를 합쳐 테스터라고 한다. 한편, 테스트 헤드(100)와 프로브 카드(300)는 테스트를 매개하는 기능을 하므로 테스트 인터페이스(Interface)에 해당한다고 볼 수 있다.
로더실(500)은 테스트될 웨이퍼(W)가 저장되는 공간으로서, 로더실(500)의 웨이퍼(W)는 테스트를 위해 이동 수단(미도시)에 의해 하나씩 테스트실(200)의 웨이퍼 지지척(220)으로 옮겨질 수 있다.
도 4는 도 3의 테스트 헤드 부분을 좀더 상세하게 보여주는 사시도이다.
도 4를 참조하면, 테스트 헤드(100)는 테스트 헤드 보드(110), 베이스(120), ZIF(Zero Force Insertion) 링(130), 및 서스펜더(suspender, 140)를 포함할 수 있다.
테스트 헤드 보드(110)의 상부 부분은 직사각형 평판 구조를 가지며, 하부 부분은 측면들이 소정 경사를 가짐으로써 수평 단면이 점차 좁아지는 구조를 가질 수 있다. 물론, 테스트 헤드 보드(110)의 구조가 이에 한정되는 것은 아니다.
베이스(120)는 테스트 헤드 보드(110)의 하부 면에 배치되어 결합하며, 중심이 빈 링 구조를 가질 수 있다. 이러한 베이스(120)는 결합되는 프로브 카드(300) 및 프로브 카드에 대응되는 ZIF 링(130)의 구조에 따라 다양한 구조를 가질 수 있음은 물론이다.
ZIF 링(130)은 베이스(120)의 하부 면에 결합하며, 링 형태를 갖는다. ZIF 링(130)에는 다수의 수 또는 암 커넥터들이 형성될 수 있다. 본 실시예에서는 암 커넥터들(132)이 ZIF 링(130)에 형성되며, 암 커넥터들(132)은 2개씩 쌍을 이루어 일정한 간격으로 원주를 따라 배열된다. 한편, 이러한 암 커넥터들(132)에는 내부적으로 전극 단자(미도시)가 형성되어 있고, 이러한 전극 단자는 테스트 헤드 보드(100) 및 베이스(120) 내부에 배치되는 배선들을 통해 테스트 본체(400)와 전기적으로 연결될 수 있다.
또한, ZIF 링(130)의 암 커넥터들과 프로브 카드(300)의 수 커넥터들이 ZIF 결합할 때, 암 커넥터들의 전극 단자와 수 커넥터들의 전극 단자가 전기적으로 연결될 수 있다.
한편, ZIF 링(130)은 회전가능하며, 이러한 회전을 위해 베이스(120) 하부 면으로는 회전 결합부(미도시)가 형성될 수 있다. 회전 결합부에 대해서는 도 5 및 도 6 부분에서 기술한다. ZIF 링(130)이 회전하면서, ZIF 링(130)의 암 커넥터들은 프로브 카드(300)의 수 커넥터들과 순차적으로 결합할 수 있다. 예컨대, 프로브 카드(300)에 3배에 해당하는 수 커넥터들이 형성된 경우, ZIF 링(130)이 두 번 소정 각도로 회전함으로써, 프로브 카드(300)의 모든 수 커넥터들이 ZIF 링(130)의 암 커넥터들에 한 번씩 결합할 수 있다.
지금까지, ZIF 링(130)에 암 커넥터가 형성되는 것으로 기술하였으나, ZIF 링(130)에 수 커넥터가 형성되고, 프로브 카드(300)에 암 커넥터가 형성될 수 있음은 물론이다. 또한, ZIF 링(130)이 회전할 수만 있다면, 암 및 수 커넥터 구조에 한정되지 않고, 전기적인 결합이 가능한 다양한 형태의 커넥터들이 ZIF 링(130) 및 프로브 카드(300)에 형성될 수 있음은 물론이다.
서스펜더(140)는 베이스(120) 하면 외곽 끝단 부분으로 배치되며, ZIF 링(130)이 회전할 때, 프로브 카드를 소정 간격 이격시켜 주는 기능을 한다. 즉, 한 번의 테스트가 진행되고, 다음 테스트가 진행될 때, 프로브 카드(300)는 ZIF 링(130)과의 ZIF 결합이 해제되고, 서스펜더(140)를 통해 베이스(120) 하면으로부터 소정 간격 이격되어 유지된다. 이와 같이 프로브 카드(300) 이격되어 있는 동안 ZIF 링(130)이 회전하고, 회전 후, 프로브 카드(300)는 다시 ZIF 링(130)과 ZIF 결합을 하여 테스트를 계속 진행한다.
결국 서스펜더(140)는 테스트 시에는 프로브 카드(300)와 ZIF 링(130)이 ZIF 결합하도록 밀착 결합시키고, ZIF 링(130) 회전 시에는 프로브 카드(300)를 베이스(120) 하면으로부터 소정 간격 유지되도록 이격 결합시키는 기능을 한다. 이러한 서스펜더(140)는 본 실시예에와 같이 베이스(120) 하면에 배치될 수 있지만, 그에 한정되지 않고, 전술한 기능을 수행할 수만 있다면, 어느 곳이라도 배치될 수 있다. 예컨대, 베이스(120)의 측면에 형성될 수도 있고, 도 6과 같이, 베이스(120) 중앙부의 빈 곳으로도 형성될 수 있다.
도 5는 도 4의 테스트 헤드에서 ZIF 링을 제거한 모습을 보여주는 사시도로서, 이해의 편의를 위해 테스트 헤드를 뒤집어서 보여주고 있다.
도 5를 참조하면, 베이스(120)의 하면에는 ZIF 링(130)이 결합될 수 있는 가드 링(122)이 형성될 수 있고, 가드 링(122)에는 ZIF 링(130)을 회전시키기 위한 회전 결합부(124)가 형성될 수 있다.
회전 결합부(124)는 가드 링(122) 상면으로 돌출된 구조를 가지며, ZIF 링(130)이 가드 링(122)에 결합할 때, ZIF 링(130) 안쪽 내부에 형성된 홈에 삽입 고정될 수 있다. 또한, 회전 결합부(124)는 ZIF 링(130)에 결합 후, 회전 홈(126)을 따라 회전함으로써, ZIF 링(130)을 회전시킬 수 있다. 이러한 회전 결합부(124)는 베이스(120) 내부에 배치된 회전 구동부(미도시)에 의해 회전될 수 있다.
본 실시예의 회전 결합부(124)는 한 예시에 불과하다. 따라서, ZIF 링(130)을 회전시킬 수 있는 여러 가지 구조의 회전 결합부가 본 실시예에 채용될 수 있다. 예컨대, ZIF 링(130)의 측면에서 ZIF 링(130)에 회전력을 주어 ZIF 링(130)을 회전시킬 수 있 구조의 회전 결합부가 채용될 수 있다.
도 6은 도 5의 변형예로서, 테스트 헤드에 서스펜더가 중심 부분으로 형성된 모습을 보여주는 사시도이다.
도 6을 참조하면, 본 실시예에서 서스펜더(140a)는 베이스(120)의 빈 곳 중심부분에 배치될 수 있다. 본 실시예에서의 서스펜더(140a) 역시, 도 4의 설명 부분에서 전술한 기능을 수행할 수 있다. 즉, 웨이퍼 테스트 시에는 프로브 카드(300)와 ZIF 링(130)이 ZIF 결합하도록 밀착 결합시키고, ZIF 링(130) 회전 시에는 프로브 카드(300)를 베이스(120) 하면으로부터 소정 간격 유지되도록 이격 결합시키는 기능을 수행할 수 있다. 서스펜더(140a)가 베이스(120)의 중심 부분으로 형성된 경우, 프로브 카드(300)의 대응되는 서스펜더 결합부 역시 프로브 카드 상면 중심 부분으로 형성될 수 있음은 물론이다.
도 7은 4의 테스트 헤드에 결합되는 프로브 카드의 상면을 보여주는 평면도이고, 도 8은 도 7의 프로브 카드를 I-I'를 따라 자른 단면을 보여주는 단면도이다.
도 7 및 도 8을 참조하면, 프로브 카드(300)는 메인 회로 보드(310), 니들 블록(320), 보강 부재(330), 인터포저(interposer, 340), 및 커넥터부(350)를 포함할 수 있다.
메인 회로 보드(310)는 프로브 카드의 몸체에 해당하며, 내부에 다수의 배선들을 포함할 수 있다. 메인 회로 보드(310) 내의 배선을 통해 인터포저(340)와 커넥터부(350)가 전기적으로 연결될 수 있다. 한편, 메인 회로 보드(310) 상면의 외곽 끝단 부분에는 서스펜더(140)와의 결합을 위해, 서스펜더 결합부(312)가 형성될 수 있다. 만약, 서스펜더(140)가 베이스(120) 중심 부분으로 형성된 경우에, 서스펜더 결합부(312)는 프로브 카드(300)의 중심 부분에 형성될 수 있다.
니들 블록(320)에는 다수의 탐침들(322)이 배치될 수 있다. 이러한 탐침들(322)은 반도체 디바이스들 테스트 시에 각 반도체 디바이스들의 전극 패드들로 물리적 및 전기적으로 접촉할 수 있다. 이러한 니들 블록(320)은 인터포저(340)를 통해 메인 회로 보드(310)에 물리적 및 전기적으로 결합할 수 있다.
본 실시예의 니들 블록(320)은 한 번의 터치로 웨이퍼 전 영역의 반도체 디바이스를 테스트하기 위해, 웨이퍼 전체를 커버할 정도의 사이즈를 가질 수 있다.
보강 부재(330)는 메인 회로 보드(310)의 상면으로 형성되며, 메인 회로 보드(310)를 지지하여 메인 회로 보드(310)의 휨이나 뒤틀림과 같은 변형을 방지하는 기능을 한다. 본 실시예에서, 보강 부재(330)는 도시된 바와 같은 격자 모양을 가졌지만, 이에 한정되지 않고, 메인 회로 보드를 지지할 수 있는 다양한 형태로 형성될 수 있음은 물론이다.
다수의 수 커넥터들(352)을 구비한 커넥터부(350)는 메인 회로 보드(310) 상면에 원주를 따라 링 형으로 형성될 수 있다. 커넥터부(350)의 수 커넥터들(352)은 2개씩 쌍을 이루되, ZIF 링(130)의 암 커넥터들 쌍의 3배에 해당하는 수의 쌍을 가질 수 있다. 이는 웨이퍼의 테스트 영역이 3부분으로 나누어지고, 그에 대응한 신호 채널들이 3가지로 구별되기 때문이다. 따라서, 만약, 신호 채널들의 수가 다르고, 그에 따라 웨이퍼의 테스트 영역이 다르게 나누어지는 경우에, 커넥터부(350)의 수 커넥터들(352)의 쌍의 개수는 달라질 수 있다.
전술한 바와 같이, ZIF 링의 암 커넥터들 쌍들은 커넥터부(350)의 각 쌍으로 ZIF 결합하되, 2번의 회전을 통해 커넥터부(350)의 모든 커넥터들 쌍들과 한 번씩 결합하게 된다. 그에 따라, 니들 블록(320)의 모든 탐침들(322)이 ZIF 결합을 통해 ZIF 링(130)의 암 커넥터들(312)로 전기적으로 연결될 수 있다. 즉, 니들 블록(320)의 다수의 탐침들(322)은 니들 블록(320) 내부의 배선, 인터포저(340), 및 메인 회로 보드(310) 내부의 배선을 통해 커넥터부(350)의 각 커넥터들(362)에 전기적으로 연결되어 있다.
한편, ZIF 링(130)에 수 커넥터들이 형성되는 경우에, 커넥터부(350)의 커넥터들은 암 커넥터들로 형성될 수 있음은 물론이고, ZIF 링(130)의 커넥터들이 암 및 수 커넥터와 다른 구조의 커넥터인 경우, 그에 따라 커넥터부(350)의 커넥터들의 구조도 달라질 수 있음은 물론이다.
본 실시예의 프로브 카드(300)는 하나의 예시에 불과하다. 그에 따라, 본 실시예의 테스트 장치에 채용될 수 있는 프로브 카드는 다양한 구조를 가질 수 있다. 즉, 회전하는 ZIF 링에 결합할 수 있는 구조이면 어떤 구조의 프로브 카드도 본 실시예의 테스트 장치에 채용될 수 있다.
도 9는 4의 테스트 헤드에 프로브 카드가 이격 결합되어 있는 모습을 보여주는 단면도이다.
도 9를 참조하면, 프로브 카드(300)는 서스펜더(140)를 통해 테스트 헤드(100)의 베이스(120)에 물리적으로 결합할 수 있다. 즉, 서스펜더(140)는 프로브 카드(300)의 서스펜더 결합부(312)에 결합함으로써, 프로브 카드(300)를 베이스(120)에 물리적으로 결합시킨다. 이러한 서스펜더(140)는 전술한 바와 같이 웨이퍼 테스트 시에는 프로브 카드(300)와 ZIF 링(130)이 ZIF 결합하도록 밀착 결합시키고, ZIF 링(130) 회전 시에는 프로브 카드(300)를 베이스(120) 하면으로부터 소정 간격 유지되도록 이격 결합시키는 기능을 할 수 있다.
본 도면은 이격 결합 상태를 보여주고 있는데, 회전 후, 다시 테스트를 위해, 서스펜더(140)가 상방으로 이동하여 프로브 카드(300)를 베이스(120)로 밀착시키고, 그에 따라, 커넥터부의 수 커넥터들(352)이 ZIF 링(130)의 암 커넥터들(132)과 ZIF 결합할 수 있다.
한편, 웨이퍼 전체에 대한 테스트가 종료되면, 서스펜더(140)에 의한 프로브 카드(300)의 결합이 해제되어 프로브 카드(300)가 테스트 헤드(100)로부터 분리될 수 있다.
도 10은 ZIF 링의 회전에 의해 프로브 카드가 결합하는 모습을 순차적으로 보여주는 개념도들이다.
도 10을 참조하면, 최초, 프로브 카드(300)의 커넥터부(350)의 수 커넥터들(352) 쌍들 중 제1 쌍의 커넥터들(352a)이 ZIF 링(130)의 암 커넥터들(132)에 결합한다. 결합한 제1 쌍의 커넥터들(352a)이 짙은 색으로 표시되어 있다.
다음, 프로브 카드(300)가 ZIF 링(130)으로부터 이격되고, ZIF 링(130)이 첫 번째 회전한 후 다시 커넥터부(350)의 수 커넥터들(352) 쌍들 중 제2 쌍의 커넥터들(352b)이 ZIF 링(130)의 암 커넥터들(132)에 결합한다. 역시, 결합한 제2 쌍의 커넥터들(352b)이 짙은 색으로 표시되어 있다.
다시, 프로브 카드(300)가 ZIF 링(130)으로부터 이격되고, ZIF 링(130)이 두 번째 회전한 후 다시 커넥터부(350)의 수 커넥터들(352) 쌍들 중 제3 쌍의 커넥터들(352c)이 ZIF 링(130)의 암 커넥터들(132)에 결합한다. 역시, 결합한 제3 쌍의 커넥터들(352c)이 짙은 색으로 표시되어 있다.
이와 같이 ZIF 링(130)의 두 번의 회전을 통해, ZIF 링(130)의 암 커넥터들(132)은 프로브 카드(300)의 커넥터부(350)의 모든 수 커넥터들(352) 쌍들에 한 번씩 결합할 수 있고, 그에 따라, 3개의 신호 채널로 각각 연결된 제1 내지 제 3 쌍의 커넥터들을 통해 웨이퍼 전 영역의 반도체 디바이스들을 한 번의 터치로 테스트할 수 있다. 즉, 프로브 카드(300)가 웨이퍼에 터치 되면, 웨이퍼 전 영역의 반도체 디바이스들에 대한 테스트가 종료될 때까지 터치는 유지되며, 서스펜더(140)를 통해 밀착 결합 및 이격 결합하면서, 단지 ZIF 링(130)만이 회전하게 된다.
도 11은 도 8의 프로브 카드의 커넥터부의 커넥터들과 니들 블록 사이에 연결된 신호 채널 관계를 개념적으로 보여주는 개략도이다. 이해의 편의를 위해 프로브 카드(300)의 하부에 위치하는 니들 블록(320)을 분리하여 상부에 도시하였고, 또한 니들 블록이 커버하는 웨이퍼를 니들 블록 내에 도시하였다.
도 11을 참조하면, 전술한 바와 같이 프로브 카드(300)의 커넥터부(350)의 수 커넥터들은 2개씩 쌍을 지어 배치되되, 3개의 신호 채널에 대응하여, 제1 내지 제3 쌍의 커넥터들(352a, 352b, 352c)로 구별된다.
웨이퍼는 3개의 신호 채널에 대응하여 3개의 테스트 영역으로 나누어질 수 있고, 나누어진 3개의 테스트 영역에 따라, 니들 블록(320)도 제1 내지 제3 블록 영역(320a, 320b, 320c)으로 구별될 수 있다. 제1 신호 채널에 대응하는 커넥터부(350)의 제1 쌍의 커넥터들(352a)은 제1 블록 영역(320a)의 탐침들로 전기적으로 연결되고, 제2 신호 채널에 대응하는 커넥터부(350)의 제2 쌍의 커넥터들(352b)은 제2 블록 영역(320b)의 탐침들로 전기적으로 연결되며, 제3 신호 채널에 대응하는 커넥터부(350)의 제3 쌍의 커넥터들(352c)은 제3 블록 영역(320c)의 탐침들로 전기적으로 연결될 수 있다.
이러한 신호 채널 연결 관계를 가지고, 본 실시예의 테스트 장치는 ZIF 링(130)의 회전을 통해 ZIF 링(130)의 암 커넥터들(132)을 커넥터부(350)의 제1 내지 제3 커넥터들(352a, 352b, 352c)과 순차적으로 결합시킬 수 있다. 그에 따라, 제1 내지 3 블록 영역(320a, 320b, 320c)에 대응한 웨이퍼의 3개의 테스트 영역 내의 반도체 디바이스들이 순차적으로 모두 테스트 될 수 있다.
본 실시예에서, 웨이퍼와 니들 블록(320)을 수평적으로 나누었지만, 그에 한하지 않고 다양한 형태로 나눌 수 있으며, 또한 신호 채널의 사용 개수에 따라 영역 구별 개수 및 커넥터부(350)의 커넥터들 쌍의 수도 달라질 수 있다.
도 12a 및 12b는 본 발명의 다른 실시예에 따른 테스트 장치에서, ZIF 링 및 프로프 카드의 커넥터부의 구조를 보여주는 평면도들이다.
도 12a 및 12b를 참조하면, 도 12a의 ZIF 링(130a)은 도 4에 도시된 ZIF 링(130)과 달리, 암 커넥터들(134)이 쌍으로 형성되지 않고, 하나씩 개별적으로 형성될 수 있다. 또한, 그에 대응하여, 프로브 카드의 커넥터부(350)의 수 커넥터들도 하나씩 형성되며, 단순히 하나씩의 제1 내지 제3 커넥터들(354a, 354b 354c)로 구별될 수 있다.
본 실시예에서, 하나씩 형성되는 암 및 수 커넥터의 구조를 예시하였지만, 이에 한정되지 않고, 3개 이상의 쌍으로 형성되는 암 및 수 커넥터 구조도 채용될 수 있음은 물론이다. 한편, ZIF 링(130)의 커넥터들이 ZIF 링(130)의 전체적으로 형성되고, 커넥터부(350)의 커넥터들은 각 채널에 대응하여 서로 인접하는 구조로 형성되었지만, 그러한 구조에 한정되지 않고 다른 구조로 암 및 수 커넥터들이 형성될 수도 있다.
예컨대, ZIF 링(130)의 커넥터들이 일정 부분에만 형성되고, 커넥터부의 커넥터들은 채널별로 구별된 영역, 즉 0 ~ 120°영역, 120 ~ 240°영역, 및 240 ~ 360°영역에 제1 내지 제3 신호 채널에 대응하는 커넥터들이 각각 형성되며, ZIF 링(130)이 한 번에 120°정도를 회전하여 각 채널의 커넥터들에 결합하도록 하는 구조를 채용할 수도 있다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 디바이스를 테스트하는 방법을 보여주는 흐름도이다. 이해의 편의를 위해 도 3을 함께 참조하여 설명한다.
도 13을 참조하면, 먼저, 로더실(500)로부터 검사할 웨이퍼(W)를 테스트실(200)의 웨이퍼 지지척(220)에 배치한다(S110). 여기서, 웨이퍼 지지척(200)은 단순히 웨이퍼를 상하 이동시키는 기능을 하고, 또한 상면에는 웨이퍼가 정확히 배치되도록 웨이퍼 플랫 존에 대응되는 정렬부(미도시)가 형성되어 있을 수 있다.
다음, 프로브 카드(300)의 탐침들(332)이 웨이퍼(W) 내의 모든 반도체 디바이스들에 터치한다(S120). 반도체 디바이스들에 대한 터치는 웨이퍼 지지척(220)의 상방 이동으로 이루어진다. 한편, 반도체 디바이스들에 대한 터치 전에, 프로브 카드(300)는 테스트 헤드(100)의 ZIF 링(130)에 ZIF 결합 되어, 테스트실(200) 상부 오픈 영역으로 배치될 수 있다.
반도체 디바이스들에 대한 터치 후, 제1 신호 채널을 통해 웨이퍼의 제1 영역 상의 반도체 디바이스들을 테스트한다(S130). 전술한 바와 같이 테스트를 위한 전기신호는 테스트 본체(400)에서 생성되어, 테스트 헤드(100) 및 프로브 카드(300)를 거쳐 웨이퍼 상의 반도체 디바이스들로 인가될 수 있다.
웨이퍼의 제1 영역 상의 반도체 디바이스들에 대한 테스트가 끝나면, ZIF 링(130)이 첫 번째 회전을 한다(S140). ZIF 링(130)의 첫 번째 회전은 서스펜더(140)에 의한 프로브 카드(300)의 이격 결합 상태에서 수행되고, ZIF 링(130) 회전 후, 프로브 카드(300)는 서스펜더(140)에 의한 밀착 결합을 통해 ZIF 링(130)과 ZIF 결합한다.
ZIF 링(130)의 첫 번째 회전 후, 제2 신호 채널을 통해 웨이퍼의 제2 영역 상의 반도체 디바이스들을 테스트한다(S150).
웨이퍼의 제2 영역 상의 반도체 디바이스들에 대한 테스트가 끝나면, ZIF 링(130)이 두 번째 회전을 한다(S160). ZIF 링(130)의 두 번째 회전 과정은 앞서 ZIF 링(130)의 첫 번째 회전 과정과 동일하다.
ZIF 링(130)의 두 번째 회전 후, 제3 신호 채널을 통해 웨이퍼의 제3 영역 상의 반도체 디바이스들을 테스트한다(S170). 제3 영역 상의 반도체 디바이스들까지의 테스트가 끝나면 하나의 웨이퍼 내의 모든 반도체 디바이스들에 대한 테스트가 종료한다.
즉, 본 실시예의 반도체 디바이스 테스트 방법은 도 10에서 설명한 바와 같이 신호 채널이 3가지로 분류되고 웨이퍼가 3개의 영역으로 나누어 테스트 되는 경우에 대한 것이다. 따라서, 만약에 신호 채널이 다르게 분류되고 웨이퍼의 테스트 영역이 다르게 분류되는 경우에는 그에 따라 테스트 과정이 달라질 수 있음은 물론이다. 그러나 기본적으로 ZIF 링의 회전을 통해 웨이퍼 모든 영역에 대한 테스트가 수행됨은 동일하다.
한편, 웨이퍼의 제1 영역 상의 반도체 디바이스들 테스트 시부터, 웨이퍼의 제3 영역 상의 반도체 디바이스 테스트까지 웨이퍼에 대한 프로브 카드(300)의 터치는 계속 지속한다. 즉, 종래에서처럼 여러 번의 터치가 아닌 한 번의 터치를 통해 웨이퍼 모든 영역의 반도체 디바이스들에 대한 테스트가 완료될 수 있다.
하나의 웨이퍼에 대한 테스트가 종료되면, 검사할 다른 웨이퍼가 존재하는지 판단한다(S180). 만약 검사할 웨이퍼가 존재하면, ZIF 링(130)을 반대로 회전시킨다(S190). 즉, ZIF 링(130)을 처음의 위치로 복원시킨다. ZIF 링(130)의 반대 회전 후, 웨이퍼 배치 단계(S110)로 이행하여 다른 웨이퍼들에 대한 테스트를 계속 수행한다.
한편, ZIF 링(130) 반대 회전 단계(S190)를 거치지 않고, 웨이퍼 배치 단계(S110)로 이행하여 웨이퍼를 테스트하고, 반대로 한번 씩 회전하면서 테스트하는 방법을 이용할 수도 있다.
웨이퍼 존재 판단 단계(S180)에서, 검사할 웨이퍼가 더 이상 없는 경우, 즉 모든 웨이퍼에 대한 검사를 종료한 경우에는 테스트를 종료한다. 테스트 종료 시에는 프로브 카드(300)가 테스트 헤드(100)로부터 분리될 수 있다.
지금까지, 본 발명을 도면에 표시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1; 반도체 디바이스 3: 스크라이브 라인 5: 전극 패드
100: 테스트 헤드 110: 테스트 헤드 보드 120: 베이스
122: 가드 링 124: 회전 결합부 126: 회전 홈
130: ZIF 링 132, 134: 암 커넥터 140, 140a: 서스펜더
200: 테스트실 220: 웨이퍼 지지척 300: 프로브 카드
310: 메인 회로 보드 312: 서스펜더 결합부 320: 니들 블록
322: 탐침 330: 보강 부재 340: 인터포저
350: 커넥터부 352, 354: 수 커넥터 400: 테스트 본체
500: 로더실

Claims (10)

  1. 회전하는 ZIF(Zero Insertion Force) 링을 구비한 테스트 헤드; 및
    상기 테스트 헤드에 전기적으로 연결되며, 웨이퍼 내의 다수의 반도체 디바이스들을 테스트하기 위한 신호를 상기 테스트 헤드로 전달하는 테스트 본체;를 포함하고,
    상기 ZIF 링에 프로브 카드(Probe Card)가 결합하며, 상기 ZIF 링의 회전에 의해 상기 프로브 카드가 한 번의 터치로 상기 웨이퍼의 반도체 디바이스들을 영역별로 테스트할 수 있으며,
    상기 테스트 헤드는,
    몸체에 해당하는 테스트 헤드 보드;
    상기 테스트 헤드 보드 하부로 돌출된 링 형상의 베이스;
    상기 베이스의 하면에 배치되는 상기 ZIF 링; 및
    상기 베이스와 상기 ZIF 링을 결합시키며, 상기 ZIF 링을 회전시키는 회전 결합부;를 포함하는 것을 특징으로 하는 테스터.
  2. 삭제
  3. 제1 항에 있어서,
    상기 ZIF 링에는 원주 방향을 따라서 소정 간격으로 배치되는 수(male) 또는 암(female) 커넥터가 형성되어 있고,
    상기 프로브 카드에는 상기 ZIF 링에 대응하여 외곽 원주 방향을 따라 암 또는 수 커넥터가 형성되어 있으며,
    상기 ZIF 링과 프로브 카드는 암 및 수 커넥터의 결합에 의해 전기적으로 연결되는 것을 특징으로 하는 테스터.
  4. 제3 항에 있어서,
    상기 프로브 카드의 암 또는 수 커넥터의 개수는 상기 ZIF 링의 수 또는 암 커넥터의 개수의 N(N은 2 이상의 정수) 배이고,
    상기 ZIF 링은 소정 각도씩 N-1번 회전함으로써, 상기 ZIF 링의 수 또는 암 커넥터가 상기 프로브 카드의 모든 암 또는 수 커넥터에 한 번씩 결합할 수 있는 것을 특징으로 하는 테스터.
  5. 제4 항에 있어서,
    상기 웨이퍼는 N개의 테스트영역으로 나누어지며,
    상기 프로브 카드의 암 또는 수 커넥터는 N으로 나눈 나머지에 대응하여 분류되며,
    최초 상기 ZIF 링의 수 또는 암 커넥터가 상기 나머지 0에 대응하는 상기 프로브 카드의 암 또는 수 커넥터가 결합되어, 상기 웨이퍼의 제1 테스트영역 내의 상기 반도체 디바이스들이 테스트되고,
    1 번째 회전 후에, 상기 ZIF 링의 수 또는 암 커넥터가 상기 나머지 1에 대응하는 상기 프로브 카드의 암 또는 수 커넥터가 결합되어, 상기 웨이퍼의 제2 테스트영역 내의 상기 반도체 디바이스들이 테스트되며,
    N-1 번째 회전 후에, 상기 ZIF 링의 수 또는 암 커넥터가 상기 나머지 N-1에 대응하는 상기 프로브 카드의 암 또는 수 커넥터가 결합되어, 상기 웨이퍼의 제N 테스트영역 내의 상기 반도체 디바이스들이 테스트되는 것을 특징으로 하는 테스터.
  6. 회전하는 ZIF 링을 구비한 테스트 헤드, 및 상기 테스트 헤드에 전기적으로 연결되어 웨이퍼 내의 다수의 반도체 디바이스들을 테스트하기 위한 신호를 상기 테스트 헤드로 전달하는 테스트 본체를 구비한 테스터;
    상기 ZIF 링과 결합하는 링 형태의 커넥터부, 및 중앙부에 배치되고 상기 반도체 디바이스들을 테스트하기 위한 다수의 탐침들이 배치되어 있는 니들(needle) 블록를 구비한 프로브 카드;
    테스트 될 웨이퍼가 놓여져 지지되는 웨이퍼 지지척;을 포함하고,
    상기 ZIF 링의 회전에 의해 상기 프로브 카드가 한 번의 터치로 상기 웨이퍼의 반도체 디바이스들을 영역별로 테스트할 수 있으며,
    상기 테스트 헤드는,
    몸체에 해당하는 테스트 헤드 보드;
    상기 테스트 헤드 보드 하부로 돌출된 링 형상의 베이스;
    상기 베이스의 하면에 배치되는 상기 ZIF 링;
    상기 베이스와 상기 ZIF 링을 결합시키며, 상기 ZIF 링을 회전시키는 회전 결합부; 및
    상기 ZIF 링 회전 동안 상기 프로브 카드를 상기 베이스로부터 이격시켜 유지시키는 서스펜더(suspender);를 포함하는 것을 특징으로 하는 테스트 장치.
  7. 삭제
  8. 제6 항에 있어서,
    상기 프로브 카드는,
    원판 형상의 메인 회로 보드;
    상기 니들 블록을 상기 메인 회로 보드에 물리적 및 전기적으로 연결하는 인터포저(interposer);
    상기 메인 회로 보드 상면에 외곽에 형성되어 있는 상기 커넥터부; 및
    상기 메인 회로 보드 상면 중앙부분에 결합되어 상기 메인 회로 보드를 지지하는 보강 부재;를 포함하는 것을 특징으로 하는 테스트 장치.
  9. 제8 항에 있어서,
    상기 서스펜더는 상기 ZIF 링이 결합되는 부분 외곽의 상기 베이스의 하면 또는 상기 베이스의 측면에 배치되거나 상기 베이스의 중앙 부분에 배치되며,
    상기 프로브 카드의 메인 회로 보드 또는 보강 부재에는 상기 서스펜더에 대응하는 서스펜더 결합부가 형성되어 있으며,
    상기 서스펜더와 상기 서스펜더 결합부는 상기 반도체 디바이스들 테스트 시에 상기 프로브 카드를 상기 베이스로 밀착시켜 상기 ZIF 링과 커넥터부가 ZIF 결합하도록 밀착 결합을 유지하고, 상기 ZIF 링 회전 동안 상기 프로브 카드를 상기 베이스로부터 이격시키는 이격 결합을 유지하는 것을 특징으로 하는 테스트 장치.
  10. 제8 항에 있어서,
    상기 ZIF 링에는 원주 방향을 따라서 소정 간격으로 배치되는 수(male) 또는 암(female) 커넥터가 형성되어 있고,
    상기 ZIF 링의 수 또는 암 커넥터에 대응하여, 상기 커넥터부는 상기 메인 회로 보드 상면의 외곽 원주 방향을 따라 형성된 암 또는 수 커넥터를 포함하며,
    상기 ZIF 링과 프로브 카드는 암 및 수 커넥터의 결합에 의해 서로 전기적으로 연결되는 것을 특징으로 하는 테스트 장치.
KR1020100122677A 2010-12-03 2010-12-03 테스터 및 그 테스터를 포함한 테스트 장치 KR101688049B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100122677A KR101688049B1 (ko) 2010-12-03 2010-12-03 테스터 및 그 테스터를 포함한 테스트 장치
US13/239,352 US8604814B2 (en) 2010-12-03 2011-09-21 Tester and test apparatus including the same
DE102011087272A DE102011087272A1 (de) 2010-12-03 2011-11-29 Halbleiterherstellungs- und -prüfverfahren, Prüfvorrichtung und Prüfsystem
CN2011103990654A CN102565573A (zh) 2010-12-03 2011-12-05 测试仪及包括该测试仪的装置
JP2011265518A JP5933239B2 (ja) 2010-12-03 2011-12-05 テスタ及びそのテスタを含んだテスト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122677A KR101688049B1 (ko) 2010-12-03 2010-12-03 테스터 및 그 테스터를 포함한 테스트 장치

Publications (2)

Publication Number Publication Date
KR20120061378A KR20120061378A (ko) 2012-06-13
KR101688049B1 true KR101688049B1 (ko) 2016-12-20

Family

ID=46083110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122677A KR101688049B1 (ko) 2010-12-03 2010-12-03 테스터 및 그 테스터를 포함한 테스트 장치

Country Status (5)

Country Link
US (1) US8604814B2 (ko)
JP (1) JP5933239B2 (ko)
KR (1) KR101688049B1 (ko)
CN (1) CN102565573A (ko)
DE (1) DE102011087272A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633721B1 (en) * 2010-11-17 2014-01-21 Michael Ames Test fixture utilizing a docking station and interchangeable cassettes
US9110129B1 (en) 2010-11-17 2015-08-18 Michael Ames Test fixture utilizing a docking station and interchangeable cassettes and method of use
US8860448B2 (en) * 2011-07-15 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test schemes and apparatus for passive interposers
CN103852711B (zh) * 2012-11-30 2017-02-15 上海华虹宏力半导体制造有限公司 利用探针台测试晶圆的方法
CN104181453A (zh) * 2013-05-24 2014-12-03 标准科技股份有限公司 芯片测试机
DE102013010934A1 (de) * 2013-06-29 2015-01-15 Feinmetall Gmbh Prüfvorrichtung zur elektrischen Prüfung eines elektrischen Prüflings
US10161962B2 (en) * 2014-06-06 2018-12-25 Advantest Corporation Universal test cell
US9638749B2 (en) * 2014-06-06 2017-05-02 Advantest Corporation Supporting automated testing of devices in a test floor system
US9678148B2 (en) 2014-06-06 2017-06-13 Advantest Corporation Customizable tester having testing modules for automated testing of devices
US9618574B2 (en) * 2014-06-06 2017-04-11 Advantest Corporation Controlling automated testing of devices
US9618570B2 (en) 2014-06-06 2017-04-11 Advantest Corporation Multi-configurable testing module for automated testing of a device
US9442151B2 (en) * 2014-06-09 2016-09-13 Sandisk Technologies Llc Methods, systems, and computer readable media for detecting electrical disconnection between integrated circuit chip electrical connections and corresponding electrical contacts on a printed circuit board or chip socket during testing of the chip under environmental conditions
US10177021B2 (en) * 2016-01-13 2019-01-08 Nxp B.V. Integrated circuits and methods therefor
TWI604198B (zh) * 2016-06-22 2017-11-01 思達科技股份有限公司 測試裝置、夾持組件及探針卡載具
KR102205616B1 (ko) * 2019-04-24 2021-01-21 주식회사 엑시콘 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템
KR20210016782A (ko) 2019-08-05 2021-02-17 삼성전자주식회사 탄성부를 가진 스티프너 및 스티프너 핸들링 툴

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076073A (ja) 2000-08-28 2002-03-15 Nec Corp ウェハの検査装置及びウェハの検査方法
JP2007064850A (ja) * 2005-08-31 2007-03-15 Nhk Spring Co Ltd プローブカード

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121498A (ja) 1991-04-23 1993-05-18 Mitsubishi Electric Corp ウエハテスト装置
JP2967798B2 (ja) 1993-12-16 1999-10-25 株式会社東京精密 ウエハプローバ
US6164999A (en) 1997-07-30 2000-12-26 Intel Corporation Zero insertion force socket and method for employing same to mount a processor
JPH11260869A (ja) * 1998-03-09 1999-09-24 Seiko Epson Corp プローブカードによる多ピンデバイスの検査装置
KR20080012538A (ko) 2006-08-03 2008-02-12 삼성전자주식회사 면저항 측정 장치
WO2008146705A1 (ja) * 2007-05-31 2008-12-04 Advantest Corporation プローブカードの固定装置
JP5076750B2 (ja) 2007-09-03 2012-11-21 東京エレクトロン株式会社 プローブ装置及びプローブ方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076073A (ja) 2000-08-28 2002-03-15 Nec Corp ウェハの検査装置及びウェハの検査方法
JP2007064850A (ja) * 2005-08-31 2007-03-15 Nhk Spring Co Ltd プローブカード

Also Published As

Publication number Publication date
JP5933239B2 (ja) 2016-06-08
US8604814B2 (en) 2013-12-10
KR20120061378A (ko) 2012-06-13
JP2012124482A (ja) 2012-06-28
DE102011087272A1 (de) 2012-06-06
CN102565573A (zh) 2012-07-11
US20120139572A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
KR101688049B1 (ko) 테스터 및 그 테스터를 포함한 테스트 장치
KR101890825B1 (ko) 마이크로 회로 테스터를 위한 전기 전도성 핀
TWI411791B (zh) 測試單粒化晶粒的設備與方法
US8901949B2 (en) Probe card for testing a semiconductor chip
KR100915179B1 (ko) 프로브 카드
TW201827836A (zh) 用於測試安裝部件的晶片的混合探針卡
JP6084592B2 (ja) ポゴピン用プローブ部材
US11209458B2 (en) Integrated circuit contactor for testing ICs and method of construction
TW200807599A (en) Methods and apparatus for bimodal wafer testing
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
KR101903024B1 (ko) 실리콘 테스트 소켓 및 실리콘 테스트 소켓의 제조방법
KR20140003763A (ko) 인서트 조립체
JP7267058B2 (ja) 検査装置
US20050168231A1 (en) Methods and structures for electronic probing arrays
JP3453526B2 (ja) 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法
JPH05218150A (ja) プローブカード
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
KR100720122B1 (ko) 반도체 웨이퍼 검사기의 프로브 장치
KR101540239B1 (ko) 프로브 조립체 및 프로브 기판
KR101864939B1 (ko) 반도체 소자 테스트 장치
JPH11142472A (ja) フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
JP7488492B2 (ja) 半導体ウエハ
TW201042265A (en) Flat head probe test socket
JP2011196746A (ja) 上下可動式プローブカード、試験方法及び試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 4