TWI411791B - 測試單粒化晶粒的設備與方法 - Google Patents

測試單粒化晶粒的設備與方法 Download PDF

Info

Publication number
TWI411791B
TWI411791B TW095134468A TW95134468A TWI411791B TW I411791 B TWI411791 B TW I411791B TW 095134468 A TW095134468 A TW 095134468A TW 95134468 A TW95134468 A TW 95134468A TW I411791 B TWI411791 B TW I411791B
Authority
TW
Taiwan
Prior art keywords
die
probe
carrier
substrate
test
Prior art date
Application number
TW095134468A
Other languages
English (en)
Other versions
TW200734655A (en
Inventor
Ii Dozier
Benjamin N Eldridge
David S Hsu
Igor Y Khandros
Charles A Miller
Original Assignee
Formfactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Formfactor Inc filed Critical Formfactor Inc
Publication of TW200734655A publication Critical patent/TW200734655A/zh
Application granted granted Critical
Publication of TWI411791B publication Critical patent/TWI411791B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

測試單粒化晶粒的設備與方法
本發明係有關於測試單粒化晶粒的設備與方法。
在運送給消費者或安裝在各種產品之前，在晶粒進一步處理後，半導體裝置通常係在一半導體晶圓上一次製造為數個晶粒。半導體製造通常考量為具有前端製程和後端製程，以處理單一晶粒，前端製程包括以晶圓級完成的處理步驟。之後，當晶粒從晶圓被單粒化時，且通過初始探針測試的晶粒被封裝、燒入和進一步測試。在其他一般製程中，晶粒在從該晶圓單粒化後未被封裝，然而被進一步測試且通常被燒入以製造「已知良好晶粒」，其係為已完整測試的為封裝晶粒。在較為先進製程中，晶粒被燒入且被完整測試然而係以晶圓形式。
揭示一種範例晶粒托架。在一些實施例中，當測試晶粒時，該晶粒托架可支承複數個單粒化晶粒。晶粒可依一圖案而配置在該托架上，其可有助於測試該些晶粒。該托架可被組態以允許可交換地和不同的測試機相連接，而該些測試機待附接至該托架或是從該托架分離，該托架亦可被組態作為用於該些晶粒的運送容器。
此說明書敘述本發明之範例實施例和應用。然而，本發明並不侷限於這些範例實施例和應用，或是不侷限於此處這些範例實施例和應用操作和所述之方式。此外，為了清楚起見，圖式可顯示簡化或部分視圖，且圖式中的尺寸和元件可誇大或未依比例。再者，此處所使用的「在......上」和「附接至......」，無論該物體是直接位於另一物體上或直接地附接至另一物體上，或者在該物體和另一物體之間沒有一或多個介於其間的物體，一物體(例如：一材料、一層、一基板等等)可在另一物體上或附接至另一物體上。另外，方向(假如規定的話，例如：上方、下方、上部、底部、側邊、垂直、水平、x、y、z等等)是相對的且藉由範例單獨規定，以及為了易於說明和討論且並非用於限制。
儘管本發明一般可應用至測試系統和方法，一般而言，其特別適於半導體裝置測試。
本發明的一些實施例提出，將自晶圓單粒化之晶粒拾取和置放至測試基板上。相同的測試基板可用於不同的測試階段，例如：高頻測試、燒入、和最終測試。晶粒可依據預設的配置而被置放，且該配置有助於多個測試站之使用。該配置可根據量度而加以選定，其有助於增加複數個測試機之中的整體測試機使用率。
本發明的一些實施例提出，依一配置而置放晶粒的方法，其增強或有助於某種類型之測試。舉例而言，晶粒可被分散以易於接觸或是依用於高頻測試機的配置。
根據本發明的一些實施例並參考第1圖，在步驟102，半導體在一半導體晶圓上初始被製造為一陣列之晶粒。在步驟104，該晶圓可經歷晶圓級測試。晶圓級測試的類型可包括：在晶圓上測試晶粒之參數測試，例如其中量測晶粒電力端子上的汲取電流。在一些例子中，雷射修復系統可處理記憶體測試資料(就晶粒為記憶體的例子)，以決定嵌入記憶體中的行或列含有缺陷的單元，決定如何配置多餘的行和列以修復該記憶體，以及接著利用雷射來修復任何缺陷記憶體。在修復缺陷記憶體之後，當晶粒仍處於晶圓級時，記憶體可再次地被測試，以確保該修復是有效的。此時，晶粒亦可晶粒額外的邏輯測試或參數測試，例如：功能性、開路/短路、漏損，以及AC/DC之測試。於製造之中，可在晶圓級和在各種地點上實行各種測試。在步驟104，該測試可根據在特定測試上晶圓性能而將該晶粒之確認作關聯。舉例而言，一些晶粒基於所實行的測試可被確認為非功能性的和難以修復的、可修復的，或被確認為具有某些特性。如其他例子，一些晶粒可被確認為具有短路，亦即，電力和接地間的連接具有少許電阻。在一些例子中，根據各種測試結果，該晶粒之確認可呈現為晶圓圖。在步驟106，可針對後續測試而確認選定晶粒。該確認過程可基於各種類型的選擇標準。一般而言，壞的晶粒(以各種標準來決定)係在測試過程中被較早決定，因此針對預期目的或是相較於選擇標準之進一步測試資源或處理步驟(包括例如：封裝或最終測試的步驟)，並不用於已知為壞的測試晶粒。
接著在步驟108，該晶粒可藉由各種方法從晶圓單粒化。在一些實施例中，晶圓被倒置在薄膜基板上並朝薄膜基板置放，而該薄膜基板適當地支承該晶圓，以使得該晶圓的後側是往上地面向。該晶圓的後側可被往下地拋光至一特定厚度。鋸可沿著預設路徑而從該晶圓來切割晶粒，並將該晶粒留在該薄膜上。可使用其他方法，以導致單粒化晶粒，該些方法可以為出現在或不出現在一薄膜基板上。
無論單粒化方法，接著在步驟110，該晶粒可從該薄膜或單粒化晶粒之其他來源而拾取，並各自受一控制系統所控制，且置放在其他位置。該控制系統可針對後續配置，而以作用邊朝上或作用邊朝下的方式來製造一晶粒。該控制系統可足以拾取一晶粒並以已知方向而置放在一表面上的已知位置上。在一些實施例中，在步驟112，該晶粒可從其中晶粒可經歷各種類型的進一步測試處而置放在一測試基板上。該表面可為如下所述之用於探針裝置中的夾盤。該表面亦可以為一托架基板，其可以置放在探針夾盤上。該托架基板可以移動至不同的探針及/或不同測試站，及/或適用於不同的探針及/或不同測試站之使用。該托架基板可以包括用於將該晶粒適當地固定的機構及/或用於電性連接至該晶粒的機構。該控制系統可以為探針的一部分或和探針共同地使用。根據預設標準(例如：已通過初始晶圓測試的標準)所選定的單粒化晶粒可藉由該控制系統而被定位於該測試基板上。單粒化晶粒可參考電路及/或接觸墊的位置或其他晶粒上的識別標記而置放(而非晶粒邊緣)。該晶粒可參考表面上的界標及/或彼此參考而置放。
第2圖說明根據本發明一些實施例的探針系統200。探針202(其可包括探針外殼)包括夾盤204和夾盤定位機構206。該探針亦可包括探針卡208。探針202亦可包括控制系統210。測試頭212可和探針卡208相連接。測試頭212可經由連接216而連接至測試機214(例如：測試信號來源)。連接216可為各種類型(例如：無線、有線、光學等等)。儘管所述為單獨構件，一或多個上述構件可以和一或多個其他構件相結合。舉例而言，控制系統210可為探針202的部分，或其可以為單獨構件。
根據本發明一些實施例，控制系統(例如：控制系統210)可以從單粒化晶粒來源218拾取一晶粒並置放在探針夾盤204上。舉例而言，該控制系統可以包含機器人機構(例如：機器手臂)，其被組態以拾取一晶粒並將晶粒置放在所欲位置上。此種拾取置放機器為已知的，且可使用任何此種機器。單粒化晶粒來源218可包含先前單粒化之晶粒或晶圓單粒化設備。單粒化晶粒來源可連接至探針或是和探針202為獨立的。晶粒可藉由各種技術(例如：藉由真空、各種類型的黏著劑、或藉由靜電電荷)而適當地支承。探針夾盤204可包括用於維持靜電電荷的機構。當該夾盤從一位置移動至另一位置時，該晶粒足以適當地支承。
如先前所提及，晶粒可置放在托架基板上(例如：第3圖的托架基板300)。托架基板可大致上為平面的。該托架可不需使用凹處而設置。儘管托架基板300顯示為橢圓形，其亦可為其他形狀(例如：圓形或矩形)。托架基板300可包括用於適當地支承晶粒的機構，例如：藉由真空、各種類型的黏著劑、或藉由靜電電荷。該托架基板可包括用於維持靜電電荷的機構(例如：電池或電性連接)。當該托架基板從一位置移動至另一位置時，該晶粒足以適當地支承。該托架基板可藉由控制系統210或藉由其他機構而組裝晶粒。舉例而言，托架基板300可藉由其他設備組裝。托架基板300可適合用於測試機、夾盤、測試站、探針卡和其他之中的至少一種類型。
回到參考第2圖，當所欲數量的晶粒(例如：晶粒220)以所欲位置而被置放在夾盤204上時，夾盤204可藉由例如相對於探針卡208的一預設位置的移動，而移動至用於測試晶粒的位置。舉例而言，晶粒220的數個或所有晶粒之端子可和探針222的數個或所有探針相接觸。可選擇地，已組裝的托架基板300可被置放在夾盤上且該夾盤被移動至所欲之位置。托架基板300可藉由探針系統200(例如：控制系統210)或藉由其他機構而組裝晶粒，並藉由探針系統200而在組裝狀態中被接收。
探針卡可包括各種類型的探針202(例如：凸塊、伸長彈性連接、平板彈簧、針狀探針、包括截形角錐之探針尖部、等等)，用以建立至個別的晶粒220的電性連接。在一些例子中，和晶粒的電性連接可為藉由電容耦合(在至晶粒的機械連接之例子中可省略)。此些連接亦可包括機械和電容耦合之組合，以達成和晶粒的電性連接。當晶粒仍為晶圓之部分時，晶粒220可平行地測試。舉例而言，假如探針系統200無法同時測試所有晶粒，可移動夾盤以在相對於探針裝置之各個位置上測試預設數量的晶粒。
在一些實施例中，中間連接裝置(例如：導電墊之基板柵格陣列、連接器或其他類型的電性接點)可置放在晶粒上。參考第4a圖，測試基板400(例如夾盤204或托架基板300)以非組裝狀態來說明。參考第4b圖，一或多個晶粒402被定位在測試基板400上。晶粒402可藉由例如控制系統210或其他機構而被置放。需注意的是，第4a和4b圖類似於參考第2圖所述的晶圓配置。參考第4c圖，中間連接裝置404可被定位在晶粒402上，使得基板408上的探針元件406和晶粒402上的墊相對準。可選擇地，一或多個壓縮擋件410可被設置作為中間連接裝置404的一部分或被設置在測試基板400上，以避免探針406的過度壓縮。壓縮擋件410可為限制基板408朝測試基板的移動之任何類型的結構，並藉此界定基板408和測試基板400之間的最小間隔。壓縮擋件410的例子包括柱體、凸塊或任何其他足夠堅硬、堅固及/或足以阻擋基板408朝晶粒402移動的結構(參見第4c圖)，且因此限制探針400之壓縮。探針406可從基板408延伸一距離，而該距離大於壓縮擋件410的高度。因此，當中間連接裝置404配置在壓縮擋件410上時，探針406可朝晶粒402而被壓縮，且因此形成和晶粒402的電性連接，例如：晶粒402的輸入及/或輸出端子(圖未示)。
第4d和4e圖說明根據本發明一些實施例的壓縮擋件410之其他非限制範例。第4d圖說明第4a至4c圖的測試基板400之部分透視圖，其顯示待測的部分晶粒402(例如：第一晶粒)以及二範例阻擋結構452，儘管可使用較多或較少的阻擋結構。如圖所示，壓縮擋件410可包含一阻擋結構452和一晶粒450，其可以為壞的晶粒，例如：任何先前檢測或測試(如第1圖的步驟104之測試)失敗的晶粒，或如將在第7圖所見的步驟704之測試失敗的晶粒。阻擋結構452可包含柱體、凸塊、或任何其他足夠堅硬、堅固及/或足以阻擋基板408朝晶粒402移動的結構(參見第4c圖)。如第4d和4e圖所示，晶粒450(例如：第二晶粒)可被置放在阻擋結構450上。晶粒450可使用任何在此所揭示用於拾取、置放及/或適當地支承晶粒的技術，而置放在阻擋結構452並適當地支承在阻擋結構452上。
晶粒450可以為如同被置放在測試基板400上的待測晶粒402之相同晶圓上所製造的晶粒，在此例中晶粒450將大約具有如同待測晶粒402之相同厚度。即使晶粒450係來自不同晶圓，然而來自相同製造貨品、或批次，或即使來自如待測晶粒402的相同製造過程，晶粒450可大約具有如同待測晶粒402之相同厚度或至少某種程度相似的厚度。
第4e圖說明壓縮擋件410的非限制改良，其包含具有固定高度H1 的阻擋結構452，且晶粒450之厚度T2 大約和待測晶粒402的厚度T1 相同，或是大致相似於厚度T1 。由第4e圖為明顯可知，假如壓縮擋件410單獨包括阻擋結構450，壓縮擋件410的有效高度將為阻擋結構452的高度H1 ，其小於待測晶粒402的厚度T1 ，由圖式可見，其可以隨著待測晶粒402的厚度T1 而變動。因此，待測晶粒402的厚度T1 越大，則當中間連接裝置404配置在阻擋結構410上時探針406可被壓縮得越多(參見第4c圖)。同樣地，待測晶粒402的厚度T1 越小，則探針406可被壓縮得越少(參見第4c圖)。因此，當基板404配置在壓縮擋件410上時，壓縮擋件410的有效高度隨著待測晶粒402的厚度T1 而變動，且因此探針406被壓縮之等級(參見第4c圖)將隨著待測晶粒402的厚度T1 而變動。
然而，如第4e圖所示而組態，當基板404配置在壓縮擋件410上時，即使當具有不同厚度T1 的不同晶粒402被置放在測試基板4000上並被測試時，有效高度可達成較小變動或並不完全變動。且因此探針406被壓縮之等級可達成較小變動或並不完全變動。這是由於晶粒450將其厚度T2 加上壓縮擋件410的整體高度Ho 。只要晶粒450之厚度T2 大約和待測晶粒402的厚度T1 相同，或是大致相似於厚度T1 ，則壓縮擋件410的有效高度將為阻擋結構之高度H1 或將大約為阻擋結構之高度H1 。因此，如第4d和4e圖所示，當測試基板400重複地使用，以測試具有不同厚度T1 之不同類型的晶粒402，以及當具有相同或相似厚度之不同的相對應晶粒450被使用於壓縮擋件410，當基板404配置在壓縮擋件410上時，壓縮擋件410的有效高度將等於或大約等於不同類型待測晶粒402的厚度T1，和大致不隨著不同類型待測晶粒402的厚度T1 而變動，且因此探針406被壓縮之等級(參見第4c圖)將等於或大約等於不同類型待測晶粒402的厚度T1，和大致不隨著不同類型待測晶粒402的厚度T1 而變動。
無論壓縮擋件410的特定結構或組態，壓縮擋件410亦可提供用於中間連接裝置404之平面化功能。換言之，壓縮擋件可被設置在某高度上，使得當中間連接裝置從上被壓縮時，其變成較為平面的。壓縮擋件410可被設置為當連接至中間連接裝置404及/或測試基板400時，待調整為不同高度。探針406可和探針222相類似。可藉由例如控制系統210來置放中間連接裝置404。可藉由其他機構來置放中間連接裝置404。當使用托架基板300作為測試基板400時，第4b和4c均說明的組件可藉由探針系統200而組配或從探針系統200分開組配，及/或可以從一位置移動至其他位置，例如：不同的測試位置、測試站、探針、以及等等。中間連接裝置404可設置從探針406至中間連接裝置404的上表面之電性連接。中間連接裝置404的上表面上之電性連接可在一間距上，該間距大於探針406之間距。
在一些實施例中，晶粒402上的中間連接裝置404之壓縮力提供足夠的力以使晶粒402不需藉由任何其他機構而適當地支承在測試基板上。晶粒可置放在測試基板400上而不需用於在中間連接裝置404被置放在晶粒402後適當地支承晶粒402的機構。可選擇地，支承機構(例如：真空或靜電)可用於支承晶粒402直至在支承機構可移除或失能後而中間連接裝置404置放在晶粒402上時。
儘管所述為單一中間連接裝置404，可設置複數個中間連接裝置以分別接觸一或多個晶粒402。各個複數個中間連接裝置可分開置放。複數個中間連接裝置可減低用於大區域之單一中間連接裝置的需求。當表面區域變為較大時，一些材料可經歷翹曲。
中間連接裝置404可適於提供來自探針卡及/或測試頭的介面，使得第4c圖的組件可移動至一位置，以使用探針卡及/或測試頭來測試晶粒402。舉例而言，當測試基板400為夾盤204時，該組件可依相對位置而移動至探針卡208，使得探針卡上的探針接觸中間連接裝置404的上表面上之接點。可選擇地，該組件可依相對位置而移動至測試頭212，用於和測試頭212直接地連接。在中間連接裝置404和測試頭212之間，可設置一或多個介面。
不同的中間連接裝置404可用於不同方面的測試。舉例而言，一中間連接裝置404可適於燒入測試而另一連接裝置404用於高頻測試。中間連接裝置404可基於所欲測試而加以選擇。中間連接裝置404可從一測試站而放回至另一測試站。舉例而言，針對燒入測試所設計的中間連接裝置404可在燒入測試後移除，並在高頻測試之前，以針對高頻測試所設計的中間連接裝置來替代。中間連接裝置404亦可適於不同測試頭、探針卡及其他。在一些實施例中，中間連接裝置404提供標準化平台，以電性連接至下方的晶粒。因此，相同的中間連接裝置404可使用於不同類型的測試裝置。測試裝置僅需知悉如何和中間連接裝置404的連接表面之交互作用。互連裝置404和連接表面(待和探針卡及/或測試頭相接觸)之間可設置一或多個附加中間連接媒介。
測試基板400可包括儲存機構412。儲存機構412可儲存確認特定晶粒402和其測試結果及/或識別(例如：產生晶圓位置)的資訊。儲存機構412可包括處理電路。
測試基板400可包括環境控制機構414，其可用於控制測試基板400的環境條件(例如：加熱或冷卻)。環境控制機構414可包括處理電路。可選擇地，測試基板可適於和環境控制系統相連接。
當中間連接裝置404的探針406和晶粒402相接觸時(如第4c圖所示)，其可包括將中間連接裝置404配置在壓縮擋件410上(如圖所示)，而測試信號可從一測試機(未示於第4c圖)(例如：測試機214或在此所揭示的任何其他測試機)提供，該信號通過中間連接裝置404和探針406而至晶粒402。由晶粒402所產生的回應信號可由探針406所感測，以回應於測試信號，並經由中間連接裝置404而被提供至測試機。測試機可接著分析回應信號以決定回應信號是否如所預期的，且因此決定個別的晶粒402是否通過測試或不通過測試。
第5a至5c圖說明其他實施例。參考第5a圖，測試基板500(例如：夾盤204或托架基板300)包括探針502(與上述的探針222相類似)。可提供從探針502至測試基板500之位置的電性連接。舉例而言，測試基板500可包括接合墊，其位於相對於附接探針502之表面的一表面上。可選擇地，可提供從探針502至測試基板500之其他位置的電性路徑。電性路徑可提供用於測試信號以到達探針502的連接而該連接係從測試機介面至測試基板500。晶粒504可被對準和置放(作用邊朝下)在探針502上。重力可將晶粒504適當地支承在探針502上。測試信號可經由電性路徑而提供，以測試晶粒504。可選擇地，可如第5c圖所述設置重物506以增加晶粒504表面和探針502之間的壓縮力。可在測試基板500及/或重物506上設置選用的壓縮擋件508，以避免由於晶粒504上之壓縮力所導致的探針502過度進行。當連接至重物506及/或測試基板500時，壓縮擋件508可被設計為待被調整至不同高度。壓縮擋件508可為相似的壓縮擋件410。當測試基板為托架基板300時，第5b和5c圖之組件可藉由探針系統200或和探針系統200分開而被組配，及/或可以從一位置移動至另一位置，例如：不同的測試位置、測試站、探針、及等等。
第6圖說明第4c圖的組件，其中測試基板400係為托架基板300，作為較大托架組件600的一部分。和第4圖相似編號之品項可以如前所述。組件600可包括側壁602，其可和測試基板400分開地形成或是和測試基板400整合。組件可選擇性地包括擋件604，其可用於和壓縮擋件410相連接或替代壓縮擋件410。擋件604可提供機械壁架，而中間連接裝置404可置放在機械壁架上。亦可以提供蓋606。蓋606可提供從中間連接裝置404的上表面之數個點至蓋606的外表面(例如：上表面)的電性連接。測試裝置608(例如：探針卡及/或測試頭)可連接至蓋606，以實行晶粒402之測試。當該組件從一位置而傳送至另一位置時亦可使用蓋606，並加以移除，以允許測試裝置和中間連接裝置相連接。該組件可適用於提供用於組件內部之環境隔絕的等級，使得組件可在潔淨的等級之室中組裝晶粒，並在關閉後移動至不同潔淨的另一室而保存該晶粒的初始潔淨。舉例而言，晶粒可置放至無塵室中(如：第10等級的室)的組件600，並移動至用於測試的另一室(例如：1000等級的室)而不會將晶粒暴露至較髒的環境。
晶粒可根據不同所欲標準而置放在測試基板400(例如：夾盤204及/或托架基板300)上。舉例而言，晶粒可依一圖案而置放，以符合探針卡208上的探針接點。可基於用於複數個後續測試站之圖案的共同性而採用或選定晶粒配置圖案。舉例而言，晶粒可保持在針對高頻、燒入及最終測試的相同組態圖案。晶粒的配置可被選定以有助於特定測試狀態。舉例而言，晶粒配置可被選定以滿足減低基板雜訊的效應或晶粒漏電流的效應。晶粒配置可考量在預期的測試條件之下的晶粒之熱消散。
第7圖說明根據本發明一些實施例的範例製程700，其可以包括半導體晶粒的製造、測試和進一步處理。如圖所示，製程700包括在晶圓上製造半導體晶粒(步驟702)。如已知的，晶粒(包含整合至半導體材料之電路)可一次製造多個，例如，如以上一般相關於第1圖所述。第8圖說明範例晶圓802，其具有在晶圓802上所製造的複數個晶粒804。如已知的，各個晶粒804可包括整合至晶圓802之部分的電路，且各個晶粒804可包括接合墊或其他導電端子，其提供至該電路的輸入連接和從該電路的輸出連接。儘管亦可以在晶圓802上製造較多或較少的晶粒804，以及各個晶粒804可具有較多或較少的端子，在第8圖中，如圖所示晶圓802上具有28個晶粒804，且各個晶粒804如圖所示具有8個端子806(例如：接合墊或其他類型的端子)。再者，如第8圖所示之晶圓802上的晶粒804之圖案以及晶粒804上的端子806之圖案僅為例示，且亦可實施其他圖案。
整合至晶粒804的電路可以為任何類型的電路，其包括但不限制為任何類型之數位、類比，或混合數位和類比電路。非限制的範例包括記憶體電路、處理器電路、控制器電路、邏輯電路、放大器電路等等。晶圓802可由任何半導體材料所製成，其包括但不限制為矽、砷化鎵等等。電路(圖未示)可使用現在所知或稍後發展之任何用於將積體電路形成至半導體材料的方法而形成在各個晶粒804上。可選擇地，晶粒804可為光學裝置或光學和電子裝置的組合。
如已知的，晶粒804最後可從晶圓802而單粒化，且可接著被封裝。可選擇地，可在晶粒804從晶圓802單粒化之前，在晶圓802上形成用於晶粒804之封裝。舉例而言，可使用晶圓級封裝(WLP)技術，用於在晶粒804從晶圓802單粒化之前，在晶圓802上形成封裝。數個WLP技術為已知的，且現在所知或稍後發展之任何WLP技術可用於在晶圓802上形成各個晶粒804的封裝。
第9和10圖說明根據本發明一些實施例之形成在晶粒804上的範例WLP封裝。第9和10圖的元件908可為晶粒804的自身接合墊。為了容易說明起見，第9和10圖僅顯示一晶粒804。然而，相同的WLP封裝形成在晶圓802的各個晶粒804上。如圖所示，第9和10圖所示的範例WLP封裝可包括再分配導線902和互連元件904(例如：封裝端子)。再分配導線902可為適於將晶粒804的接合墊908電性連接至互連元件904之任何導電材料。適合材料之例子包括金屬(例如：銅、金等等)、導電聚合物、內嵌金屬粒子的材料等等。再分配導線902可使用任何適於在半導體晶粒上形成此種導線的方法加以形成。舉例而言，導線902可以和金屬互連層(其中形成晶粒804的部分電路)相同方式而製成。
互連元件904可為將晶粒804之電路電性連接至另一電子裝置(例如：印刷電路板、可撓電路板、其他晶粒等等)之機構。因此，互連元件904可為適於和其他電子裝置達成電性連接的任何元件。適合的互連元件904之例子包括錫球、導電凸塊、導電柱體、導電樑、導電佈線等等。儘管在第9和10圖中範例互連元件904所述為半球狀，互連元件904可為數個其他形狀。
儘管在第9和10圖中未顯示，在晶粒804上形成的WLP封裝亦可包括一或多個附加材料。舉例而言，可沈積保護層材料(例如：鈍化層)在晶粒804上，其包括接合墊908和在分配導線902。在此種保護層中，可設置用於互連元件904的開口(圖未示)。
如第9和10圖所示的WLP封裝僅為例示作用，且亦可選擇性地形成在晶粒804上形成其他WLP封裝。除了WLP封裝以外，亦可在晶粒804上形成另一選擇的封裝。舉例而言，可選擇地，在晶粒804上可應用晶片尺度封裝(CSP)。如又另一選擇的，在晶粒804上不需應用任何封裝。換言之，晶粒804可為裸裝的或未封裝的，在此例中，接合墊908可提供至晶粒804的內部電路之輸入和從晶粒804的內部電路之輸出。
如在此所使用，用詞「端子」係指晶粒上的任何電性結構，其提供至晶粒804的輸入及/或從晶粒804的輸出。因此，用詞「端子」以及圖式中所述的端子806係指任何此種電性結構，舉例而言，其包括但不限制為晶粒的自身接合墊(例如：接合墊908)或加至晶粒804的任何互連元件(例如：互連元件904)，作為封裝的一部分。
無論形成在晶粒804上之封裝的類型，或是否在晶粒804上形成任何封裝，晶粒804可包括如第9圖所示之對準標記906。如所見的，將單粒化晶粒804置放在托架上(參見第7圖的708)時，對準標記906可用於對準晶粒804(舉例而言)。儘管在第9圖所示係為3個對準標記906，亦可使用較多或較少個對準標記。再者，對準標記906可使用其他形式及/或形狀，且可以被置放在不同位置及/或圖案(除了第9圖所示之範例以外)。如另一選擇例，晶粒804不需包括對準標記，例如對準標記906。在另一選擇例中，光學裝置可使用一晶粒804特徵或數個特徵(例如：一或多個晶粒804之邊角、端子806等等)，以決定晶粒804之方向。
再次參考第7圖，在步驟702一旦製造，該晶粒804可在步驟704被測試。步驟704的測試可以為基本測試、設計以辨識晶粒804之顯著故障的快速測試。舉例而言，在步驟704的初始基本測試可實行設計以決定晶粒804是否具有任何下述的故障：晶粒804的電路之端子806或其他部分對於電力分配線是短路；電力輸入端(例如：端子806其中之一)汲取過多電流；或是，端子806其中之一具有開路電路或短路電路故障。可以為步驟704中的部分初始基本測試之測試的其他範例，可包括決定晶粒804是否適當地回應至晶粒804的電力之施加，以及決定晶粒804是否回應晶粒804之電路被加以設計以實行的數個基本功能。舉例而言，假如晶粒804為記憶體晶粒(例如：晶粒804包括數位記憶體電路)或是包括記憶體(例如：快取記憶體)，在步驟704，可在晶粒上實行一或數個基本讀取和寫入操作。此種基本讀取及/或寫入操作可設計為詳盡地測試晶粒804是否適當地回應所有可能的資料樣型(其可以被寫入至晶粒804或從晶粒804讀取)，但僅決定是否可在晶粒804上執行讀取及/或寫入操作。可選擇地，在步驟704之初始基本測試可省略(例如)，或是稍後實行。舉例而言，在步驟704之初始基本測試可在步驟710實行。
在步驟706，晶粒804可從晶圓802而單粒化。晶粒804可由上述參考第1圖的步驟108所述相同或相似方式而從晶圓802而單粒化。在步驟704未通過初始基本測試之晶粒804可被丟棄。第7圖之製程700中的步驟702、704和706可序列地或同時地執行，以從複數個晶圓802製造出複數個晶粒804。
在步驟708，該些單粒化晶粒804中的單粒化晶粒可被置放在測試托架。舉例而言，晶粒804可由上述晶粒402、502被置放在托架基板300、測試基板400或測試基板500上相同方式，而被置放在第4圖的托架基板300上，第4a、4b和6圖的測試基板400上，以及第5a至5b圖的測試基板上。舉例而言，晶粒804可被置放在已定位的托架基板300或測試基板400上，使得端子806和探針222或探針元件406相對準。相似地，晶粒804可被置放在測試基板500上，使得端子806和探針502相對準。
第11至13圖說明單粒化晶粒804可被置放在托架1102之範例。此處所使用的用詞「托架」意欲包括任何基板、結構或結構之表面，其上可置放單粒化晶粒804。用詞「托架」包括但不限制於測試基板。托架1102可為適於支承複數個晶粒804的任何基板、結構、或結構之部分(例如：結構之表面)。舉例而言，托架1102可為第2圖之系統200中的夾盤204。如同另一範例，托架可為適於支承複數個晶粒804之基板。舉例而言，托架1102可為半導體基板，例如：遮沒矽晶圓。如同又另一範例，托架1102可包含一設備，其包括複數個部件。托架1102包括晶粒804可置放在其上的一平坦表面。
在一些實施例中，托架1102可包含和其上可製造晶粒804的晶圓802相同材料之材料。舉例而言，托架1102和晶圓702可包含半導體材料(例如：矽)。假如托架1102包含和晶圓802(從而和晶粒804)之材料相同或相似的材料，托架1102和晶粒804可具有相同或相似的熱膨脹係數，且因此可相似地膨脹或收縮以回應於溫度變化。托架1102可為除了第11和13圖所示之圓形形狀以外的形狀。舉例而言，托架1102可為橢圓形、矩形、方形等等形狀。
在一些實施例中，托架1102可包含如第12圖所示之底襯基板1202以及配置在底襯基板1202上的黏性膜或固著膜1204。黏性膜或固著膜1204可適當地支承托架1102上的單粒化晶粒804，使得晶粒804在托架1102上不會明顯地移動。可選擇地，托架1102可包括用於適當地支承晶粒804的其他機構，其包括但不限制為參考第1至6圖所述之任何機構。舉例而言，可使用真空、靜電力等等以將晶粒804適當地支承在托架1102上。因此，托架1102可包括用於產生真空、靜電力等等的機構。如同另一範例，可使用機械機構(例如：夾具)以適當地支承晶粒804。如同又另一範例，重物(例如：類似重物506)可將晶粒804適當地支承在托架1102上，其可不需包括固著膜1204。如同又另一範例，朝晶粒804之端子806壓按的探針力可將晶粒804適當地支承在托架1102上，而上述探針例如：類似第4b圖的探針406、第5b圖的探針502、或此處所揭示的其他探針(例如：第14和15圖的探針1410)。因此，托架1102可包括但不必須包括固著膜1204。在一些實施例中，托架1102可僅包括基板1202，且在其他實施例中，托架1102可包括形成托架1102的結構化元件之組件。
托架1102亦可包括阻擋結構(圖未示)，例如：第4c至4e、5c和6圖的阻擋結構410、508。
如第11圖所示，無論托架1102是探針系統200(參見第2圖)的夾盤204、基板或其他結構，單粒化晶粒804可從一儲存容器1110(可為適於儲存或獲得半導體晶粒之任何儲存容器，例如第2圖的單粒化晶粒來源)拾取，並藉由具有機器手臂1114(其可為如第2圖的控制系統210之非限制範例)之拾取和置放機器1112(機器人機構)而置放在托架1102上。機器手臂114可從儲存容器1110拾取單粒化晶粒804並將晶粒804置放在托架1102上。可使用精確定位機構而將晶粒804置放在托架1102的精確位置中。舉例而言，可使用雷射定位機構1116而將晶粒804精確地定位在如第11圖所示的托架1102上。如同另一範例，可使用其他光學系統而將晶粒804精確地定位在托架1102上。
參考第2和11圖，拾取和置放機器1112可為第2圖的控制系統210之範例，且因此可設置於探針外殼(例如：202)中。再者，拾取和置放機器1112可將晶粒804置放在夾盤204的表面上，因此其可為托架1102。可選擇地，拾取和置放機器1112可將晶粒804置放在基板上或其他結構(亦即托架1102)上，且在此種例子中，拾取和置放機器1112亦可將晶粒804置放在夾盤204上(將晶粒804置放在托架1102之前，或者是將晶粒804置放在托架1102之後)。當晶粒804在托架1102上且托架1102在夾盤204上，或者可選擇地，當晶粒804在夾盤204上(假如該夾盤204為托架1102)，該夾盤204可被移動，致使晶粒804的端子806和探針卡組件208的探針222相接觸，且測試機214接著可經由連接216、測試頭212、探針卡組件208以及探針222而將測試信號提供至晶粒804，由晶粒804所產生的回應信號(以回應於測試信號)可被該些探針222中之探針所感測，並經由探針卡組件208、測試頭212以及連接216而提供至測試機214。測試機214可接著分析回應信號，以決定回應信號是否如所預期，且因此決定特定晶粒804是否通過測試或測試失敗。
如第11和13圖所示，托架1102可包括對準標記1104，其可用於將晶粒804精確地定位在托架1102上。可選擇地，或附加地(如第11圖所示)，第一晶粒1150(其可為從晶圓802單粒化的晶粒804之一)可置放在托架1102上，以及置放在托架1102上的第二晶粒1152(其可為從晶圓802單粒化的晶粒804之另一晶粒)可和第一晶粒1150相對準。置放在托架1102上的各個後續晶粒(例如：晶粒1154、1156和1158)可和一或多個先前置放的晶粒相對準。如上所述，晶粒804可包括對準標記906，其可用於晶粒804之間彼此對準，及/或晶粒804和托架1102上的對準標記或特徵(例如1104)相對準。可選擇地或附加地，晶粒804的特徵(例如：晶粒端子806的一或多個邊角)可用作對準特徵。
儘管第13圖顯示依圖案置放在托架1102的晶粒包含三列1302和四行1304，並具有各個行1304之間的水平間隔SH 以及各個列1302之間的垂直間隔SV ，晶粒804可依不同圖案而配置在托架1102上。舉例而言，晶粒804可依圖案而置放在托架1102上，而該圖案適於待於晶粒804上執行的特定測試。如同另一範例，晶粒804依包括數個晶粒804之圖案而置放在托架1102上，以使得該圖案中的晶粒端子806的總數儘可能地與待用於測試晶粒804之至測試機和來自測試機的連接(例如：被組態以控制晶粒之測試的任何裝置)之數量接近。如同又另一範例，晶粒804可依圖案而被配置，該圖案有助於測試期間從晶粒804將熱消散。如同再另一範例，晶粒可依圖案而被配置，該圖案有助於減低測試晶粒804的期間至該晶粒804和來自該晶粒804之信號探針輸送信號之間的串擾或其他形式之電子干擾。
儘管前述特定圖案的範例(其中晶粒804可有利地置放在托架1102上)可適用於許多不同類型和組態的接觸器裝置之使用，而該接觸器裝置具有探針以供測試晶粒804之期間接觸晶粒804，上述提及的範例圖案將以有關如第14和15圖所示之範例接觸器裝置而詳細說明。然而，將首先敘述如第14和15圖所示之範例接觸器裝置。
如第14圖(其顯示探針卡組件1402的透視圖底部)和第15圖(其顯示探針卡組件1402的側視圖，該探針卡組件1402藉由通訊通道1504而連接至測試機1502)所示，探針卡組件1402(其可為如第2圖所示的探針卡組件208之非限制範例，且因此可用於類似第2圖的系統200之探針系統)可包括佈線基板1404、可撓性電性連接器1514以及探針基板1408。佈線基板1404可包括含適於支承電性連接器1506的任何基板，而該電性連接器1506可將探針卡組件1402電性地連接於至測試機1502和來自測試機1502的通訊通道1504(例如：測試信號來源)。佈線基板1404亦可包括從電性連接器1506至可撓性電性連接器1514的複數個導電路徑(圖未示)。導電路徑(圖未示)可為佈線基板1404上、佈線基板1404中或是通過佈線基板1404之導電金屬線(圖未示)及/或通孔(圖未示)的形式。
探針基板1408可包含適於支承探針1410的任何基板。探針基板1408亦可包括從探針1410至可撓性電性連接器1514的複數個導電路徑(圖未示)。通過探針基板1408的導電路徑(圖未示)可為探針基板1408上、探針基板1408中或是通過探針基板1408之導電金屬線(圖未示)及/或通孔(圖未示)的形式。
可撓性電性連接器1514可提供從佈線基板1404至探針基板1408的複數個導電路徑(圖未示)。可撓性電性連接器1514可包含任何形式的電性連接，即使探針基板1408相對於佈線基板1404移動，其係為足夠可撓性(或順從的)以在佈線基板1404和探針基板1408之間維持電性連接。儘管未圖示，探針卡組件1402可包含用於相對於佈線基板1404來移動(例如：轉動、傾斜、平移等等)探針基板1408的機構。此類機構的範例如美國專利公告號No.5974662、No.6509751，以及2005年12月30日所申請的美國專利申請號No.11/306515。舉例而言，電性連接器1514可包含可撓性不導線。如其他範例，電性連接器1514可包含插置器(例如：類似美國專利公告號No.5974622的第5圖之插置器504)。機械支撐件(例如：金屬板)可附接至佈線基板1404，以提供機械上的剛度。可選擇地，可設置安裝結構(圖未示)以將探針卡組件1402安裝至測試系統的外殼，例如：類似第2圖的探針202，且可選擇地或附加地，探針基板1408可相對於安裝結構移動。
電性連接器1506、通過佈線基板1404的導電路徑(圖未示)、可撓性電性連接器1514、以及探針基板1408可提供該些通道1504中的通道以及該些探針1410中的探針之間的個別電性連接。托座1406及/或其他附接機構(例如：夾鉗、螺栓、螺釘等等)可整體地支承探針基板1408、可撓性電性連接器1514、以及佈線基板1404。
電性連接器1506可包含用於提供電性連接至通訊通道1504的任何機構。舉例而言，電性連接器1506可包含零***力(ZIF)電性連接器，其被組態以容納在通訊通道1504的端上之相配ZIF連接器(圖未示)。如同其他非限制範例，電性連接器1506可包含彈性接腳墊，其被組態以容納在通訊通道1504的端上之彈性接腳電性連接器。
探針1410可為彈性的、導電的結構。適合的探針1410之非限制範例包括：由接合至探針基板上1408上的導電端子(圖未示)之核心導線所形成的合成結構，且可藉如美國專利公告號No.5476211、No.5917707以及No.6336269所述的彈性材料來塗敷至核心導線上。可選擇地，探針1410可為光微影形成的結構，例如：如美國專利公告號No.5994152、No.6033935、No.6255126、No.6945827、美國專利公開號No.2001/0044225以及No.2004/0016119所揭示的彈性元件。探針1410的其他非限制範例揭示於美國專利公告號No.6827584、No.6640432、No.6441315、以及美國專利公開號No.2001/0012739。探針1410的其他非限制範例包括導電彈性接腳、凸塊、柱、沖壓彈簧、針、連接樑等等。
探針基板1408僅為範例。在一些實施例中，探針基板1408可以探針頭組件來替代，上述探針頭組件包含複數個探針基板(圖未示)且探針1410被附接至其上，以及此些探針基板可附接至較大基板(圖未示)或者是附接至彼此。各個此種探針基板可相對於較大基板而獨自地移動。多個基板探針頭組件之範例揭示於2005年6月24日所申請之美國案申請號No.11/165833以及2005年12月30日所申請之美國案申請號No.11/306515。
第15圖的測試系統可以如下方式操作。測試機1502可產生將經由該些探針1410中的探針輸入至晶粒(例如：晶粒804)的測試信號。測試機1502亦可評估由晶粒(例如：晶粒804)所產生的回應信號，以回應於測試信號。測試機1502可包含例如一或多個電腦的設備。通訊通道1504可為至測試機1502和來自測試機1502的複數個電性路徑。可使用任何機構或媒介以提供通訊通道1504。舉例而言，通訊通道1504可包含同軸纜線、光纖、無線發送器和接收器、雙絞線、電子電路、驅動器電路、接收電路等等。再者，各個通道1504可包含多個媒介。舉例而言，該些通道1504中的通道可包含驅動器電路，其沿著同軸纜線而將信號驅動至一或多個電路板上的路由電路，而依序提供信號至電性連接器，上述驅動器電路可連接至探針卡組件1402上的電性連接器1506。
如上所提及，在托架1102上的晶粒804之圖案的其中一範例中，晶粒804可依圖案而置放，使得晶粒804的端子806和接觸器裝置(其被組態以接觸晶粒804的端子806)的探針相對準。舉例而言，如上所述，探針卡組件1402可為用於接觸托架1102上的晶粒804之接觸器裝置的其中一個範例。在此種例子中，晶粒804可定位在托架1102上，使得晶粒804的端子806和探針卡組件1402的探針1410相對準。儘管探針卡組件1402的探針1410係如第14圖所示，依矩形或方形陣列(且在各個探針1410間具有相同間隔)而配置在探針基板1408上，探針1410可依許多不同圖案而配置。無論探針1410的特定圖案，晶粒804可被置放在托架1102(例如：如第13圖所示)上，使得晶粒804的端子806和探針1410相對準。
亦如上所述，圖案的其他範例(其中晶粒804可置放在托架1102上)係將置放在托架1102上的晶粒804之端子806數量和來自測試機的可用資源(將被用於測試晶粒804)數量相關聯。舉例而言，置放在托架1102上的晶粒804之數量可以和至測試機(例如：類似第2圖的測試機214或第15圖的測試機1502)和來自測試機的連接(將被用於測試晶粒804)之數量相符合。在一範例中，可選定置放在托架1102上的晶粒804之總數量，以達成可用測試機資源的最大使用。參考第15圖，如上所述，通訊通道1504可包含至測試機1502及/或來自測試機1502之複數個個別通訊通道(或路徑)。關於測試機1502，置放在托架1102上的晶粒804之數量N可為乘以各個晶粒上的端子806之數量M的數量N，使得該數量N儘可能地接近通訊通道1506的數量C。在一些實施例中，探針卡組件1402可包括佈線，其將某些通訊通道1504輸入至多個探針1410。在此例子中，探針1410可較通訊通道1504多(某些通訊通道1504經由探針卡組件1402而電性至超過一個的探針1410)。在此例中，置放在托架1102上之晶粒804的數量N可為乘以各個晶粒上的端子806之數量M的數量N，上述數量N儘可能地接近連接至通訊通道1504的探針1410之數量P。
在其他範例中，置放在托架1102上的晶粒804之數量N可為乘以各個晶粒上的端子806之數量M的數量N，上述數量N儘可能地接近通訊通道1504之數量C及/或連接至通訊通道1504之探針1410的數量P的整數倍I。在此例中，探針1410可和第一組晶粒804相接觸，且可測試第一組晶粒804。接著可重新定位托架1102，使得托架1102上的第二組晶粒804和探針1410相接觸，且可測試第二組晶粒804。接觸和測試一組晶粒804、測試該組晶粒804、以及接著重新定位托架1102以接觸和測試另一組晶粒804的前述製程可被重複直至托架1102上的所有晶粒804被接觸和測試，其可能需要晶粒804上之I數量不同朝下接觸之探針。
如上所述，晶粒804可依圖案而被置放，上述圖案包括晶粒之間之足夠的間隔(例如：如第11和13圖所示的垂直間隔SV 和水平間隔SH ，以允許晶粒在測試晶粒804之期間消散足夠的熱，以將晶粒804保持在晶粒804之製造商指定操作溫度範圍內。設定多少足夠間隔以將熱消散，可依據參數的數量而定，上述參數可包括但不限制為：晶粒類型、同時被測試的晶粒之數量、製造商指定操作溫度範圍等等。舉例而言，晶粒804間的特定間隔(例如：SV 、SH )可依據操作期間由晶粒804所產生的瓦特數以及置放在托架1102上的晶粒804之數量而定。
下述係為用於晶粒804且可有助於熱消散的配置圖案之另一範例。托架1102可以在托架1102的每單位面積之瓦特的特定數量W的速率下，使由晶粒804所產生的熱消散。瓦特數W可依據形成托架1102之材料或多個材料而定，且可進一步依據托架之特定組成而定。一特定托架1102之瓦特數W可由實驗來決定。可選定晶粒804間的特定間隔(例如：SV 、SH )，使得乘以功率比P(例如：出自製造之商規格，在晶粒操作期間由晶粒804所產生的瓦特數)之晶粒804的數量D，小於或等於托架1102能夠消散之總瓦特數。換言之，特定間隔(例如：SV 、SH )或僅為置放在托架上的晶粒804之數量D可以如下述：D*PW*A(其中D係為置放在托架1102上的晶粒804之數量；P係為晶粒804之操作期間功率輸出或消耗亦或是熱輸出，或者是由晶粒804之製造商所指定給晶粒804的功率輸出比；W係為每單位表面積之托架1102可消散的瓦特數；A係為托架1102表面之面積且晶粒804可置放在該表面上；＊ 表示相乘；以及表示小於或等於)。
亦如上所述，在圖案的又另一範例中(其中晶粒804可被置放在托架1102上)，晶粒804可以足夠的間隔加以配置，當多個晶粒804同時在托架1102上測試時，用以減低晶粒804間的串擾或是其他形式的電子干擾。再次地，設定多少足夠的間隔以減低串擾或其他行是的電子干擾，可依據參數的數量而定，上述參數可包括但不限制為：晶粒類型、輸入至晶粒和輸出自晶粒的信號類型、輸入至晶粒和輸出自晶粒的信號之頻率等等。舉例而言，可選定晶粒804間的特定間隔(例如：SV 、SH )，以將托架1102上之晶粒804間的串擾以及其他形式的電子干擾減低至可忽略的等級(例如：在晶粒804之典型操作頻率下，並不和測試晶粒804相干擾)。
如其他範例，可選定晶粒804間的特定間隔(例如：SV 、SH )，以減低接觸器裝置(例如：類似第2圖的探針卡組件208、第4c圖的中間連接裝置404、第5a圖的測試基板500、以及第14和15圖的探針卡組件1402)之信號探針(例如：類似第2圖的探針222中之探針、第4b圖的探針元件406中之探針元件、第5a圖的探針元件502中之探針元件、或是第14和15圖的探針1410中之探針)間的串擾以及其他形式的電子干擾。在一些實施例中，在約100 MHz的測試頻率或更大的測試頻率之下，假如探針的平均密度是每平方毫米的基板表面(且探針附接至基板表面上)二個探針或更少時，此種信號探針間的串擾及/或其他形式的電子干擾可被減低至可忽略之等級。舉例而言，假如在探針基板1408之底表面上的信號探針1410(探針係組態以實行至晶粒804測試信號或是從晶粒804回應信號)之平均密度小於每平方毫米的探針基板1408表面積二個探針時，即使測試及/或回應信號在100 MHz的頻率或更高頻率之下作轉換時，串擾及其他形式的電子干擾可被減低至可忽略的等級。藉由將托架1102上的晶粒804適當地間隔(例如：SV 、SH )，由於信號探針1410接觸晶粒804的信號端子806中之信號端子，信號探針1410的密度可被保持在每平方毫米的探針基板1408之表面二個探針或更少。
在一些實施例中，托架(例如：類似托架1102)可包括電路元件及可被用於測試晶粒之其他電路。第16和17圖說明根據本發明一些實施例之範例托架1602，其可包括電力分配線1604和接地線1606。托架1602亦可包括解耦合電容1608，其可電性連接至如第16和17圖所示的電力分配線1604和接地線1606之間。其他電子元件(例如：電阻)亦可包括在托架1602上。托架1602(類似托架1102)可以取用除了圓形以外的形狀，其包括但不限制為橢圓形、矩形、方形等等。
如第16和17圖所示，托架1602亦可包括複數個測試站1610，各個測試站可包括晶粒站1650(待測試的晶粒804可被設置於此)以及可用於測試一或多個晶粒804之電路1620(例如：應用電路)。在第16和17圖中，各個晶粒站1650配置一個晶粒804。電路1620舉例而言可為功能類似一或多個電子裝置的電路，其中晶粒804可被設計為在一電子系統中操作。舉例而言，假如晶粒804為記憶體晶粒時，電路1620可為處理器電路，其將資料寫入至記憶體晶粒或從記憶體晶粒讀取資料。因此，電路1620可模仿記憶體晶粒804將在電子系統中操作之處理器晶粒的操作。可選擇地，電路1620可為處理器晶粒。甚至，電路1620可包含一或多個晶粒，其中一個晶粒可被設置為在一電子系統中操作。
如第16圖所示，各個測試站1610亦可包括控制輸入1624(電路1620可由控制輸入1624所控制)、以及自電路1620之輸出(可被提供至晶粒804)。接觸器裝置(例如：第2圖的探針卡組件208、第4c圖的中間連接裝置404、測試基板500、或是第14和15圖的探針卡組件1402)可被組態以接觸控制輸入1624並藉此控制電路1620，導致電路1620產生可經由輸出1622而提供至晶粒804之輸出。接觸器裝置(圖未示)亦可被組態以接觸端子806並藉此監控由晶粒804所產生的信號。測試機(例如：類似第2圖的測試機214或是第15圖的測試機1502)可提供控制信號至電路1620且可接收和分析由晶粒804所產生之回應信號。在此方式中，各個晶粒804可被測試，作為一系統的部分而晶粒804被設計為在該系統中操作。
在一些實施例中，輸出1622可被組態以選擇性地連接至晶粒804，使得晶粒804可藉由電路1620而被選擇性測試或不藉由電路1620而被選擇性測試。接觸器裝置(例如：第2圖的探針卡組件208、第4c圖的中間連接裝置404、測試基板500、或是第14和15圖的探針卡組件1402)可被組態以控制電路1620是否被致動且其輸出被連接至晶粒804，或者晶粒804是否被其自身測試。可選擇地，一接觸器裝置可被組態以將控制輸入1624接觸至電路1620以及將電路1620的輸出1622連接至晶粒804，並藉此藉由電路1620來測試晶粒804，且一第二接觸器裝置可被組態以僅接觸晶粒804並藉此不藉由電路1620來測試晶粒804。
測試站1610的非限制、範例之組態係如第16b圖所示。如圖所示，控制輸入1624可包含導電墊1784以及可從墊1784提供至電路1620之導電導線1782。輸出1622可包含可在墊1710端接的導電導線1708，如圖所示其一般可設置為接近晶粒站1650。在第16b圖所示的範例中，晶粒804的端子806可以如下方式組態：端子1720可為輸入端子，信號可經由輸入端子而被輸入至晶粒804之電路；端子1724可為輸出端子，晶粒804之電路可經由輸出端子輸出信號；端子1722可為電力端子，電力可經由電力端子而被提供至晶粒804之電路；以及端子1726可為接地端子，接地連接可經由接地端子而被提供至晶粒804之電路。晶粒804之端子806的前述組態僅為範例且為了說明、討論和範例之目的。可提供許多其他數量和組態的端子806給晶粒804。
第17a圖說明接觸器裝置1750(例如：第一接觸器裝置)的一部分之部分視圖，該接觸器裝置1750具有範例探針，以將第16a和16b圖的測試站1610之墊和探針相接觸。可提供額外之探針，以將測試站1610中的所有測試站或進一步測試站之墊與托架1602上之晶粒804的端子806中的所有端子或額外端子相接觸。如第17a圖以部分視圖所示之接觸器裝置1750可類似第2圖的探針卡組件208、第4c圖的中間連接裝置404、測試基板500、或是第14和15圖的探針卡組件1402。舉例而言，基板1752可類似第14和15圖的探針基板1408。如第17a圖所示，接觸器裝置1750可包括複數個探針(例如：第一複數個探針)(其可類似第2圖的探針222或是第14和15圖的探針1410)，第17a圖僅顯示少數探針。探針1754(例如：第一組探針)可被組態以接觸第16b圖的墊1784，且探針1774(例如：第二組探針)可被組態以接觸輸出端子1724，而輸出端子1724可為第16b圖中所示晶粒804之端子806中的端子(被組態以從晶粒804輸出信號)。
亦如第17a圖所示，接觸器裝置1750亦可包括電性連接的探針對1756(例如：第三組探針)，各個探針對1756包含藉由導線1760而電性連接的二探針1756、1762。在各個探針對1756中的一探針(例如：1756)可接觸墊1710的其中之一，以及另一探針(例如：1762)可接觸輸入端子1720(如上所述，其可為第16b圖中所示晶粒804之端子806中被組態為輸入端子的端子)的其中之一。因此，各個探針對1756可將墊1710的其中之一(且因此來自電路1620之輸出的其中之一)電性連接至晶粒804的輸入端子1720。如圖所示，接觸器裝置1750亦可包括探針對1764和1776。探針對1764可包括藉由導線1770而電性連接的二探針1768、1772，且探針對1776同樣地包括藉由導線1780而電性連接的二探針1778、1782。探針1768可致使和電力線1604相接觸，且探針1772可致使和電力輸入端子1722相接觸，而電力輸入端子1722可為晶粒804的端子806之一(被組態以接收用於晶粒804之電力)。因此，可提供從電力線1604至電路輸入端子1722之電性連接。同樣地，探針1782可致使和接地線1606相接觸，且探針1778可致使和接地輸入端子1726相接觸，而接地輸入端子1726可為晶粒804的端子806之一(被組態以接收接地連接)。因此可提供從接地線1606至接地輸入端子1726之電性連接。
假如接觸器裝置1750如第14和15圖的探針卡組件1402而組態，且經由如第15圖的通訊通道1504之通訊通道而連接至如測試機1502之測試機時，測試機1502可經由探針1754而提供控制信號(例如：可被稱為測試信號)至墊1785並經由導線1782而至電路1620。因此，測試機1502控制電路1620。由電路1620所產生的輸出信號(例如：應用電路輸出信號)可經由導線1708、墊1710、和探針對1756而提供至晶粒804之輸入端子1720。由晶粒804所產生的回應信號(以回應於由電路1620所輸出之信號)可由和輸出端子1724相接觸之探針1774來感測，並經由接觸器裝置1750和通訊通道1504而提供至測試機1502。測試機1502可接著分析回應信號，以決定回應信號是否如預期且因此決定晶粒804是否通過測試。因此，測試機1502可藉由導致電路1620產生用於晶粒804之輸入信號(其驅動晶粒804)，並接著監控晶粒804對來自電路1620之信號的回應以測試晶粒804。
第17b圖顯示另一接觸器裝置1751(例如：第二接觸器裝置)的部分視圖，接觸器裝置1751一般可和接觸器裝置1750相類似，除了基板1754(其可類似基板1752)上的探針之組態以外。如圖所示，接觸器裝置1751可包括探針1784(其組態以接觸晶粒804之輸入端子1720)、探針1788(其組態以接觸晶粒804之輸出端子1724)、以及電力探針1784和接地探針1790(其組態以分別接觸晶粒804之電力端子1722和接地端子1726)。假如接觸器裝置1751如第14和15圖的探針卡組件1402而組態，且經由如第15圖的通訊通道1504之通訊通道而連接至如測試機1502之測試機時，測試機1502可經由探針1784而直接提供測試信號至晶粒804之輸入端子1720。由晶粒804所產生的回應信號(以回應於測試信號)可由探針1788來感測，並經由接觸器裝置1751和通訊通道1504而提供至測試機1502。測試機1502可接著分析回應信號，以決定回應信號是否如預期且因此決定晶粒804是否通過測試。可提供電力和接地連接而至晶粒804，其經由探針1786和1790而從測試機1502至晶粒804之電力端子1722和接地端子1726。因此，測試機1502可藉由直接提供信號(例如：其可稱為測試信號)至晶粒804，並監控晶粒804對信號之回應以測試晶粒804。接觸器裝置1751可包括額外探針，以接觸托架1602上的所有晶粒804。
利用第16和17圖的托架1602，晶粒804可僅藉由利用接觸裝置1750(其如第17a圖組態)而結合電路1620被測試。可選擇地，晶粒804可僅藉由利用接觸裝置1751(其如第17b圖組態)而不需電路1620被測試。甚至，利用如托架1602之托架，可在晶粒804執行多個測試。藉由利用接觸器裝置1751的探針1784、1786、1788、1790(例如：藉由致使接觸器裝置1751和晶粒804之端子1720、1722、1724、1726相接觸，並從如測試機1502之測試機提供測試信號至晶粒804，以及監控和分析由晶粒804所產生的回應信號)，可藉由其自身而執行初始測試，以測試晶粒804之基本功能性。之後，利用電路1620(例如：藉由致使接觸器裝置1751和墊1724、墊1710、電力線1604、接地線1606、以及晶粒804之端子1720、1722、1724、1726相接觸，並使用如上所述之電路1620來測試晶粒804)可在晶粒804上執行進一步測試。
可選擇地，可藉接觸器裝置1750來執行初始測試，並藉接觸裝置1751來執行進一步測試。此外，電力線1604、接地線1606、墊1724和1710、導線1722和1708、端子806的數量以及被指派給各個端子806信號、以及對於探針1754、1758、1762、1768、1772、1778、1782之信號指派的相對應數量之組態可為如第16a至17b圖所述之範例以外。再者，探針1754、1758、1762、1768、1772、1778、1782可為如同第2圖的探針222、第4c圖的探針406、第5b圖的探針502、或第14和15圖的探針1410。另外，接觸器裝置1750可加以修改，以提供電力和接地至晶粒804，其以如接觸器裝置1751之相同方式(經由探針1786和1790而提供電力和接地至晶粒804)。同樣地，接觸器裝置1751可加以修改，以提供電力和接地至晶粒804，其以如接觸器裝置1750之相同方式(產生從電力線1602和接地線1606至晶粒804之電力端子和接地端子的連接而提供電力和接地至晶粒804)。
如第16a和16b圖所述之托架1602之組態以及如第17a和17b所述之接觸器裝置1750和1751之組態僅為範例作用，且各種變動為可行的。舉例而言，晶粒804可被組態以接收來自測試機(例如：測試機1502)之輸入，並提供輸出至應用電路1620，其接著可被提供至測試機以用於評估。因此，舉例而言，輸出1622可包含從晶粒804至應用電路1620之輸出，且控制輸入1624可被由接觸器裝置之探針(而探針依序被連接至測試機)所接觸之輸出來替代。如又另一範例修正例，應用電路1620可連接至超過一個晶粒804。如又另一範例，一晶粒804可連接至多個電路，各個電路一般如同應用電路1620，然而各個電路被組態以執行不同的功能及/或模擬不同的電路(而晶粒804被設計為使用於最終應用中)。
第18至21圖說明根據本發明一些實施例的範例托架設備。如第18和19圖所示，托架設備可包括一基體1800，基體1800可包括腔室1806以容納托架基板2002(參見第20圖)。該基體可包括圍繞該腔室1806的密封襯墊。該基體亦可包括螺紋孔洞1808、1810。腔室1806可採用除了圓形以外的形狀，其包括但不限制為橢圓形、矩形、方形等等。可選擇地，托架2002可為基體1800的表面(例如腔室1806之表面)。
如第20圖所示，晶粒804可被配置在托架基板2002上，托架基板2002可為類似托架基板300、測試基板400、測試基板500、托架1102、或托架1602之中的任一者。晶粒804可以上述有關前述托架基板、測試基板、或托架(300、400、500、1102、1602)的任意方式而被置放在托架基板2002上。亦如第20圖所示，中間連接裝置2000(例如：第一介面裝置)可被附接至基體1800。舉例而言，中間連接裝置2000可被螺栓固定至、螺釘固定至、鉗合至、或者附接至基體1800。在非限制範例中，螺栓(圖未示)可通過中間連接裝置2000之凸緣2006中的孔洞(圖未示)，並被穿過基體1800中的螺紋孔洞1808。如第20圖所示，中間連接裝置2000之凸緣2006可因此朝襯墊1804而被鎖緊，並藉此形成和基體1800密封的機械卡合件。中間連接裝置2000可由一材料或一般為固體的材料(例如：金屬、印刷電路板材料、陶瓷、塑膠等等)所製成，且基體1800可一般為相似的，使得當中間連接裝置2000被附接至基體1800時，基體1800和中間連接裝置2000形成一密封殼體，該殼體包括其中設置具有晶粒804之托架基板2002的腔室1806。腔室1806可因此提供用於晶粒804之密封、潔淨的空間。如已知，半導體晶粒(例如：晶粒804)通常在無塵室環境中加以製造。如上述，晶粒804(當仍處於無塵室環境中時)可被置放在腔室1806和附接至基體1800之中間連接裝置2000。由於中間連接裝置2000和基體1800可形成一密封殼體，其包括如上述的腔室1806，基體1800和中間連接裝置2000可以接著從無塵室環境移除，而不會將晶粒804暴露至髒污物中。當晶粒804被測試和傳輸等等時，腔室1806可因此提供用於晶粒804的無塵室空間。
如第20圖所示，中間連接裝置2000(其可為第6圖非限制範例的中間連接裝置404)可包括提供中間連接裝置2000之外表面上的導電端子2008(例如：第一電性介面)之間的導電路徑2010(例如導電導線及/或通孔)的介面部分2004，其可為電性連接，以及包括探針2012，而探針2012係配置以接觸晶粒804之端子806，如第20圖所示。中間連接裝置2000之介面部分2004可因此提供電性介面(以端子2008的形式)至晶粒端子8006。
探針1012可被組態以朝晶粒端子806按壓，且朝晶粒端子806之探針2012的力可將晶粒適當地支承在托架基板2002上。可選擇地或附加地，可提供用於將晶粒804適當地支承在托架基板上之機構，上述機構包括上述的任一機構，例如：真空、靜電電荷、黏著劑、黏性膜或固著膜(例如：類似第12圖的1204)。探針2012可如同此處所述的任一探針或探針元件，其包括但不限制為第14和15圖的探針1410。
如第21圖所示，亦可將測試機介面裝置2100(例如：第二介面裝置)附接至基體1800。舉例而言，測試機介面裝置2100可被螺栓固定至、螺釘固定至、鉗合至、或者附接至基體1800。在非限制範例中，螺栓2114可通過測試機介面裝置2100之凸緣2106中的孔洞(圖未示)，並被穿過基體1800中的螺紋孔洞1810(參見第18圖)。
如第21圖所示，測試機介面裝置2100(其可為第6圖之非限制範例的蓋606)可包括介面部分2104，其提供測試機介面裝置2100之外表面上的導電端子2108(例如：第二電性介面)和電性連接器2112(例如：第一電性連接器)之間的導電路徑2110(例如：導電導線及/或通孔)，而電性連接器2112係配置以接觸中間連接裝置2000之端子2008，如第21圖所示。電性連接器2112可為用於和中間連接裝置2000之端子2008作電性連接的任何合適機構。合適的電性連接器2112的非限制範例包括彈性接腳連接器、零***力電性連接器、彈力彈簧接點等等。因此，測試機介面裝置2100的介面部分2104可以端子2108的形式而將電性介面提供至測試機(例如：如第2圖的測試機214或第15圖的測試機1502)。
因此，第21圖所示的設備可提供測試機介面裝置2100之外表面上的導電端子2108以及和晶粒之端子806相接觸的探針2012之間的電性連接(亦參見第20圖)。測試機(例如：第2圖的測試機214或第15圖的測試機1502)可被連接至測試機介面裝置2100之外表面上的端子2108，並藉此形成至晶粒804和來自晶粒804的複數個電性連接。接著，測試機可產生被輸入至晶粒804的測試信號，且測試機可監控(例如：經由該些探針2012中的探針來感測)由晶粒804所產生的回應信號(以回應於測試信號)。測試機可接著分析回應信號，以決定由特定晶粒804所產生的回應信號是否如預期且因此決定晶粒是否通過測試。測試機介面裝置2100的外表面上之端子2108的數量、位置和信號分派可被組態以和特定測試機相連接。測試機介面裝置2100可被移除，並以不同的測試機介面裝置來替代，上述不同的測試機介面裝置除了端子2108的數量、位置及/或信號分派可為不同以外，可和測試機裝置2100相類似，並被組態以和不同測試機相連接。
第21圖所示的設備可被用於不同的測試系統，且端子2108可被組態以和許多不同的測試機及/或此種測試機間的中間裝置相連接。舉例而言，第21圖所示的設備可被置放在探針系統(如探針系統200)的夾盤(如夾盤204)上。端子2108可致使和探針卡組件208之探針222相接觸。
第22至24圖說明非限制範例，其中中間連接裝置2000被附接至基體1800(例如：如第20圖所示)。在第22途中，第一測試機介面裝置2100可被附接至基體1800(如上所述)，且第一測試機介面裝置2100(例如：第一電性介面)可被組態以和來自第一測試機(測試機1；2202)的通訊通道2204(例如：測試信號的第一來源)相連接，而第一測試機可被組態以執行某些測試(例如：第一組測試)。如第23圖所示，第一測試機介面裝置2100可被移除，並以第二測試機介面裝置2100'(例如：第二電性介面)來替代，其可被組態以和來自第二測試機(測試機2；2302)的通訊通道2304(例如：測試信號的第二來源)相連接。測試機2(2302)可被組態以執行某些測試(例如：第二組測試)，其可為和第一測試機2202所執行的測試不相同。如第24圖所示，第二測試機介面裝置2100'可被移除，並以第三測試機介面裝置2100"(例如：第三電性介面)來替代，其可被組態以和來自第三測試機(測試機3；2402)的通訊通道2404(例如：測試信號的第三來源)相連接。測試機3(2402)可被組態以執行某些測試(例如：第三組測試)，其可為和第一測試機2202與第二測試機2302所執行的測試不相同。第一、第二和第三組測試中的各個測試一般可包含：提供測試信號至晶粒804、感測由晶粒804所產生的回應信號、以及分析回應信號以決定回應信號是否如預期且因此決定晶粒是否通過測試。
第22、23和24圖的各個測試機2202、2302和2402被組態且一般功能類似第2圖的測試機214或第15圖的測試機1502，而各個測試機2202、2302和2402可彼此不為相同。舉例而言，各個測試機2202、2302和2402可被組態以輸出不同數量、類型、序列等等的測試信號至晶粒804(位於基體1800中的腔室內，參見第20圖)。各個測試機2202、2302和2402亦可被組態以監控來自晶粒804的不同輸出。儘管通訊通道2204、2304和2404的各個組可一般類似於第15圖的通訊通道1502，通訊通道2204、2304和2404的各個組可彼此不為相同。舉例而言，通訊通道2204、2304和2404的各個組可被組態用於特定介面或是其個別測試機2202、2302和2402的組態，且各個測試機介面裝置2100、2100'和2100"可被組態以和通訊通道2204、2304和2404之組其中之一相連接，如第22至24圖所示。因此，各個測試機介面裝置2100、2100'和2100"上的端子2108(參見第21圖)之數量、配置、信號分派等等可不同，且被組態以特別和通訊通道2204、2304和2404之組其中之一相連接。相對照之下，在各個測試機介面裝置2100、2100'和2100"中，電性連接器2112(參見第21圖)一般可被定位於相同位置，使得測試機介面裝置2100、2100'和2100"可連接至相同的中間連接裝置2000。在各個測試機介面裝置2100、2100'和2100"中的路徑2100可被客制化組態用於各個測試機介面裝置2100、2100'和2100'，使得被組態以接收來自測試機之特定信號和傳送特定信號至測試機的測試機介面裝置(例如：2100、2100'和2100")之外部上的各個端子2108，被連接至和晶粒端子806相接觸的探針2012(參見第20圖)，而晶粒端子806被組態以接收特定信號作為輸入以及輸出特定信號。在一些例子中，特定測試機可不產生所有可能的輸入信號至晶粒804及/或監控來自晶粒804所有可能的輸出信號。在此種例子中，連接器2112的數量可在不同測試機介面裝置(例如：2100、2100'和2100")中有所不同。
如第18至24圖所示的組態僅為範例作用且各種變動是可行的。舉例而言，在一些實施例中，皆不需包括中間連接裝置2000和測試機介面裝置2100。在此種實施例中，舉例而言，可省去測試機介面裝置2100，且中間連接裝置2000的端子2008可直接和測試機相連接。在此例中，可設置不同的中間連接裝置2000以和不同測試機相連接。
再次參考第7圖，在步驟708，當單粒化晶粒804被置放在托架上，在步驟710，晶粒可被測試。在步驟710的測試可包括一或複數個不同測試。在晶粒804上所執行的測試之數量和類型可依據不同的因子而定，上述因子包括整合至晶粒804內的電路之類型、晶粒804之可靠度條件等等。在步驟710的測試可包括習知的晶圓分類測試、燒入、和完整功能性測試。燒入(其已知包含加熱晶粒804以加速晶粒其中之一的潛在故障之顯現)可包含僅加熱晶粒804一段長的時間週期。可選擇地，燒入可為靜態燒入，其通常包含加熱晶粒804一段時間週期並施加功率至晶粒804。燒入亦可為動態燒入，其通常包含加熱晶粒804一段時間週期並操作或實行晶粒804。在步驟710的測試亦可包括在所欲之晶粒804的操作頻率下測試，其可包含高頻測試。假如在步驟710的測試包括在晶粒804上執行多個測試，在各個測試之後，被確認為壞的晶粒804可丟棄並以新的晶粒804來替代，且可重複該測試。
在步驟710的測試可包括其中測試信號係由測試機(例如：如第2圖的測試機214或第15圖的測試機1502)所提供的測試。可選擇地或附加地，在步驟710的測試可包括其中測試機致動在各個晶粒804中之內建、自我測試的電路之測試，並接著監控及/或分析該結果。如第22至24圖所述和如上所討論，在步驟710的測試可包含以不同的測試機(例如：2202、2302和2402)來測試晶粒804。舉例而言，第22圖中的測試機1(2202)可被組態以在基體1800之晶粒804上執行晶圓分類測試；第23圖中的測試機2(2302)可被組態以燒入晶粒804並實行晶粒804(其可包括或不可包括實際監控晶粒804之輸出，以決定晶粒804是否適當地作用或不適當地作用)；以及第24圖中的測試機3(2402)可被組態以執行晶粒804之最終測試。需注意的是，無論特定的活動本身是否包含監控晶粒804之輸出，用詞「測試」或此處所使用的任何形式之用語「測試」包括：用於確認晶粒804中之缺陷或故障之整體處理程序中的一部分之活動。不包括監控晶粒804之輸出的燒入係為此種活動的範例之一，且因此可包括在此處所使用之「測試」的意涵中。當然，包括監控晶粒804之輸出的燒入亦為一種形式的「測試」。
在如第22至24圖所示之任何組態中，一或多個中間裝置可插置在通道2204、2304和2404以及測試機介面2100、2100'和2100"之間。舉例而言，探針卡組件(如第2圖的探針卡組件208或是第14和15圖的探針卡組件)可被配置在一或多個通道2204、2304和2404以及測試機介面2100、2100'和2100"之間。因此，第21圖的端子2108可被組態並被配置以接觸第14和15圖之探針卡組件1402之探針1410，而其連接器1506可被連接至一或多個通道2204、2304和2404。
再次參考第7圖，在步驟710之完整測試後，通過步驟710之測試的晶粒804可經歷進一步處理(在步驟712)。舉例而言，假如晶粒804是裸裝的、未封裝的晶粒，可將晶粒804封裝，儘管在一些例子中，裸裝的、未封裝的晶粒可被用於最終應用中且因此不需被封裝。在步驟712的進一步處理可包括運送或輸送晶粒804。在一些實施例中，托架或測試基板(晶粒804在其上被加以測試)可作為運送容器。範例之一係如第25圖所示。在配置於基體1800(參見第18至22圖)的腔室1806中之托架基板2002上測試晶粒804之後，測試機介面裝置2100和中間連接裝置2000(參見第21和22圖)可被移除，並以如第25圖所示之蓋體2502(例如：運送蓋)來替代。蓋體2502可以上述的任何方式而附接至基體1800，以將測試機介面裝置2100或是中間連接裝置2000附接至基體1800。蓋體2502和基體1800可接著作為晶粒804之運送容器。
儲存機構(例如：數位記憶體)(如第4c圖的儲存機構)可設有第11和16圖的托架1102、1602或是設有托架基板2002或如第21圖所示的設備之任何其他元件。此種儲存機構可儲存有關晶粒804之資訊。此種資訊可包括有關晶粒804之製造和測試資訊。亦可將測試晶粒804之結果(包括中間結果)儲存在此種儲存機構中。
此外，第11和16圖的托架1102、1602或是托架基板2002或如第21圖所示的設備之任何其他元件亦可包括環境控制機構，例如：第4c圖的環境控制機構。在測試期間，為了要在特定溫度下測試晶粒804及/或將晶粒804保持在特定溫度範圍或指定溫度範圍之內，此種環境控制機構可包括加熱器及/或用於將晶粒804冷卻的機構，且可被致動以在測試期間將晶粒804予以加熱或冷卻。
第11和16圖的托架1102、1602或是托架基板2002或如第21圖所示的設備之任何其他元件，亦可包括壓縮擋件(如第4c圖的壓縮擋件)，其包括但不限制為如第4d和4e圖所示的壓縮擋件之組態。再者，第11和16圖的托架1102、1602或托架基板2002之中的任一者可被組態如同具有探針(如第5a至5c圖的探針502)之第5a至5c圖的測試基板。晶粒804可被設置在此種探針上，使得探針接觸晶粒804之端子806。因此，晶粒804(以作用邊朝下方式)可被配置在托架、托架基板等等上，一般如第5b和5c所示。
將可以理解的是，儘管本發明的一些較佳實施例已詳細描述如上。然而，除了如上描述外，本發明還可以廣泛地在其他的實施例施行，且本發明的範圍並不受實施例之限定，其以之後的專利範圍為準。任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200．．．探針系統
202．．．探針
204．．．夾盤
206．．．夾盤定位機構
208．．．探針卡組件
210．．．控制系統
212．．．測試頭
214．．．測試機
216．．．連接
218．．．單粒化晶粒來源
220．．．晶粒
222．．．探針
300．．．托架基板
400．．．測試基板
402．．．晶粒
404．．．中間連接裝置
406．．．探針元件
408．．．基板
410．．．壓縮擋件
412．．．儲存機構
414．．．環境控制機構
450．．．晶粒
452．．．阻擋結構
500．．．測試基板
502．．．探針
504．．．晶粒
506．．．重物
508．．．壓縮擋件
600．．．托架組件
602．．．側壁
604．．．擋件
606．．．蓋
608．．．測試裝置
802．．．晶圓
804．．．晶粒
806．．．端子
902．．．再分配導線
904．．．互連元件
906．．．對準標記
908．．．接合墊
1102．．．托架
1104．．．對準標記
1110．．．儲存容器
1116．．．定位機構
1150．．．第一晶粒
1152．．．第二晶粒
1154．．．晶粒
1156．．．晶粒
1158．．．晶粒
1202．．．底襯基板
1204．．．固著膜
1302．．．列
1304．．．行
1402．．．探針卡組件
1404．．．佈線基板
1406．．．托座
1408．．．探針基板
1410．．．探針
1502．．．測試機
1504．．．通訊通道
1506．．．電性連接器
1514．．．可撓性電性連接器
1602．．．托架
1604．．．電力分配線
1606．．．接地線
1608．．．耦合電容
1610．．．測試站
1620．．．電路
1622．．．輸出
1624．．．控制輸入
1650．．．晶粒站
1708．．．導線
1710．．．墊
1720．．．輸入端子
1722．．．電力端子
1724．．．輸出端子
1726．．．接地端子
1750．．．接觸器裝置
1751．．．接觸器裝置
1752．．．基板
1753．．．基板
1754．．．探針
1756．．．探針對
1758．．．探針
1760．．．導線
1762．．．探針
1764．．．探針對
1768．．．探針
1770．．．導線
1772．．．探針
1774．．．探針
1776．．．探針對
1778．．．探針
1780．．．導線
1782．．．探針
1784．．．探針
1786．．．探針
1788．．．探針
1790．．．探針
1800．．．基體
1804．．．密封襯墊
1806．．．腔室
1808．．．螺紋孔洞
1810．．．螺紋孔洞
2000．．．中間連接裝置
2002．．．托架基板
2004．．．介面部分
2006．．．凸緣
2008．．．導電端子
2010．．．導電路徑
2012．．．探針
2100．．．測試機介面裝置
2100'．．．測試機介面裝置
2100"．．．測試機介面裝置
2104．．．介面部分
2106．．．凸緣
2108．．．導電端子
2110．．．導電路徑
2112．．．探針
2202．．．第一測試機
2204．．．通訊通道
2302．．．第二測試機
2304．．．通訊通道
2402．．．第三測試機
2404．．．通訊通道
2502．．．蓋體
第1圖說明根據本發明一些實施例之製造和測試半導體晶粒之製程。
第2圖說明根據本發明一些實施例之範例測試系統。
第3圖說明根據本發明一些實施例之範例托架基板。
第4a至4c圖說明根據本發明一些實施例之藉由中間連接裝置而在測試基板上的半導體晶粒範例配置。
第4d至4e圖說明第4a至4c圖的測試基板上的阻擋結構之晶粒範例使用。
第5a至5c圖說明根據本發明一些實施例之藉由中間連接裝置而在包括有探針之測試基板上的半導體晶粒範例配置。
第6圖說明根據本發明一些實施例之範例測試基板，其中具有晶粒和用於連接測試裝置中之中間連接裝置。
第7圖說明根據本發明一些實施例之製造、測試和額外處理半導體晶粒之範例製程。
第8圖說明根據本發明一些實施例之範例半導體晶圓且晶粒係在該晶圓上製造。
第9和10圖說明根據本發明一些實施例之範例晶圓級封裝，其可以在第8圖的晶圓之晶粒上形成。
第11至13圖說明根據本發明一些實施例之在一托架基板上的範例配置。
第14圖說明根據本發明一些實施例之範例探針卡組件的透視圖。
第15圖說明第14圖的探針卡組件的側視圖。
第16a圖說明根據本發明一些實施例之範例托架和測試站的頂視圖，而該測試站包含測試電路，用於測試第8圖的晶圓之晶粒。
第16b圖說明根據本發明一些實施例之第16a圖的托架之測試站的範例組態。
第17a圖說明根據本發明一些實施例之範例第一接觸器裝置的部分視圖，其可以用以接觸如第16b圖所示的測試站1610之探針和端子。
第17b圖說明根據本發明一些實施例之範例第二接觸器裝置的部分視圖，其可以用以接觸如第16b圖所示的晶粒之端子。
第18和19圖說明根據本發明一些實施例之範例基體，其被組態以容納一托架基板。
第20圖說明根據本發明一些實施例之第18和19圖的基體以及一托架基板和中間連接裝置。
第21圖說明根據本發明一些實施例之第20圖的基體、托架基板和中間連接裝置，以及附接至該基體的一測試機介面裝置。
第22至24圖說明根據本發明一些實施例之第20圖的基體和中間連接裝置及不同的測試機裝置，其被組態以從不同的測試機和通訊通道相連接。
第25圖說明根據本發明一些實施例之第18和19圖的基體和附接的外蓋。
200．．．探針系統
202．．．探針
204．．．夾盤
206．．．夾盤定位機構
208．．．探針卡組件
210．．．控制系統
212．．．測試頭
214．．．測試機
216．．．連接
218．．．單粒化晶粒來源
220．．．晶粒
222．．．探針

Claims (49)

  1. 一種晶粒托架設備，包含：一托架，其被組配以接收其上的的複數個單粒化晶粒；一基體；以及以一機械接合而附接至該基體的一第一介面裝置，該機械接合可選擇性地且可釋放地將該第一介面裝置鎖緊至該基體，以容許該第一介面裝置及該基體一起鎖緊為一耦合單元時被放置在一測試系統中或自該測試系統移除，其中該基體和該第一介面裝置形成一密封殼體，而該托架配置於該殼體中，該第一介面裝置包含：複數個彈性探針，其配置於該殼體內位於該第一介面裝置之一第一表面上且經圖樣化以於配置在該托架上時與該等複數個單粒化晶粒相接觸，一第一電性介面，其配置於該殼體外位於與該第一表面相對的該第一介面裝置之一第二表面上，該第一電性介面係正對該等複數個彈性探針，以及電性連接，介於該些探針中的探針和該第一電性介面之間。
  2. 如申請專利範圍第1項所述之晶粒托架設備，其中該托架包含一大致平坦的表面，其中該些探針被組配以和配置於該托架之該平坦表面上的單粒化晶粒相接觸。
  3. 如申請專利範圍第2項所述之晶粒托架設備，其中該些探針被組配以將該些單粒化晶粒適當地支承在該托架的該平坦表面上。
  4. 如申請專利範圍第1項所述之晶粒托架設備，其中該第一電性介面被組配以電性連接至一測試機。
  5. 如申請專利範圍第1項所述之晶粒托架設備，其中該晶粒托架設備被組配以容納一第二介面裝置來作為一附屬裝置，該第二介面裝置包含：第一電性連接器，其被組配以和該第一電性介面相接觸，以及一第二電性介面，其中該些第一電性連接器中的多個第一電性連接器被電性連接至該第二電性介面。
  6. 如申請專利範圍第5項所述之晶粒托架設備，其中該第二電性介面被組配以電性連接至一測試機。
  7. 如申請專利範圍第6項所述之晶粒托架設備，其中該晶粒托架設備被組配以容納複數個第二介面裝置中的任一個第二介面裝置來作為一附屬裝置，其中各個該些第二介面裝置中的各個第二電性介面包含具有不同數目、位置或信號指定的端子以電性連接至一不同的測試機組態。
  8. 如申請專利範圍第7項所述之晶粒托架設備，其中各個第二電性介面被組配以電性連接至一不同的探針卡。
  9. 如申請專利範圍第7項所述之晶粒托架設備，其中 各個第二電性介面被組配以電性連接至一不同的測試頭。
  10. 如申請專利範圍第1項所述之晶粒托架設備，其中該托架的一熱膨脹係數約等於該些單粒化晶粒的一熱膨脹係數。
  11. 如申請專利範圍第1項所述之晶粒托架設備，其中該托架包含一材料，且該些單粒化晶粒包含該材料。
  12. 如申請專利範圍第11項所述之晶粒托架設備，其中該材料係為一半導體材料。
  13. 如申請專利範圍第12項所述之晶粒托架設備，其中該材料係為矽。
  14. 如申請專利範圍第1項所述之晶粒托架設備，更包含一密封襯墊，其配置於該基體和該第一介面裝置之間。
  15. 如申請專利範圍第1項所述之晶粒托架設備，其中該托架包含該基體的一表面。
  16. 如申請專利範圍第1項所述之晶粒托架設備，其中該些晶粒的該些端子包含接合墊或是封裝端子。
  17. 如申請專利範圍第1項所述之晶粒托架設備，更包含配置在該基體上的壓縮擋件。
  18. 如申請專利範圍第1項所述之晶粒托架設備，更包含配置在該第一介面裝置上的壓縮擋件。
  19. 如申請專利範圍第1項所述之晶粒托架設備，更包含一用於控制該密封殼體內之環境條件的構件。
  20. 如申請專利範圍第19項所述之晶粒托架設備，其中該用於控制環境條件的構件包含一配置在該基體上的加熱器。
  21. 如申請專利範圍第19項所述之晶粒托架設備，其中該用於控制環境條件的構件包含一用於冷卻配置在該基體上的晶粒之機構。
  22. 如申請專利範圍第1項所述之晶粒托架設備，更包含一用於儲存資訊的構件。
  23. 如申請專利範圍第22項所述之晶粒托架設備，其中該用於儲存資訊的構件包含一配置在該基體上的數位記憶體。
  24. 如申請專利範圍第1項所述之晶粒托架設備，其中該托架包含一大小可接收該等複數個單粒化晶粒的空腔。
  25. 如申請專利範圍第1項所述之晶粒托架設備，其中該托架更包含一選自一靜電電荷機構、一黏著劑、一夾具及一黏性膜或一固著膜之元件，以保持該等複數個單粒化晶粒於該托架上。
  26. 如申請專利範圍第1項所述之晶粒托架設備，其中該機械接合係選自一螺栓、一螺釘及一夾具。
  27. 如申請專利範圍第1項所述之晶粒托架設備，其中該彈性探針係為伸長的。
  28. 如申請專利範圍第1項所述之晶粒托架設備，其 更包含設於該托架上之一對準標記。
  29. 一種晶粒托架設備，包含：一托架，其被組配以接收其上的的複數個單粒化晶粒；一基體；以及以一機械接合而附接至該基體的一第一介面裝置，該機械接合可選擇性地且可釋放地將該第一介面裝置鎖緊至該基體，以容許該第一介面裝置及該基體一起鎖緊為一耦合單元時被放置在一測試系統中或自該測試系統移除，其中該基體和該第一介面裝置形成一密封殼體，而該托架配置於該殼體中，該第一介面裝置包含：複數個探針，其配置於該殼體內且經圖樣化以於配置在該托架上時與該等複數個單粒化晶粒相接觸，一第一電性介面，其配置於該殼體外，以及電性連接，介於該些探針中的探針和該第一電性介面之間，其中該晶粒托架設備係被組配以容納一第二介面裝置來作為一附屬裝置，該第二介面裝置包含：第一電性連接器，其被組配以和該第一電性介面相接觸，以及一第二電性介面，其中該些第一電性連接器中的多個第一電性連接器被 電性連接至該第二電性介面，其中該第二介面裝置係以一機械接合而附接至該晶粒托架設備，該機械接合可選擇性地且可釋放地將該第二介面裝置鎖緊至該晶粒托架設備，以容許該第二介面裝置及該晶粒托架設備一起鎖緊為一單一單元時被放置在該測試系統中或自該測試系統移除。
  30. 一種晶粒托架設備，包含：一托架，其被組配以接收其上的的複數個單粒化晶粒；一基體；以及以一機械接合而附接至該基體的一第一介面裝置，該機械接合可選擇性地且可釋放地將該第一介面裝置鎖緊至該基體，以容許該第一介面裝置及該基體一起鎖緊為一耦合單元時被放置在一測試系統中或自該測試系統移除，其中該基體和該第一介面裝置形成一密封殼體，而該托架配置於該殼體中，該第一介面裝置包含：複數個探針，其配置於該殼體內且經圖樣化以於配置在該托架上時與該等複數個單粒化晶粒相接觸，一第一電性介面，其配置於該殼體外，電性連接，介於該些探針中的探針和該第一電性介面之間，以及壓縮擋件， 其中該等複數個探針自該第一介面裝置延伸一段大於該等壓縮擋件之高度的距離。
  31. 一種晶粒托架設備，包含：一晶粒托架，包含：一托架；數個晶粒站，其位於該托架上，各個晶粒站包含該托架上的一區域，而該區域可置放一單粒化晶粒；應用電路，其配置於該托架上且被組配以產生用於輸入進一配置於該等晶粒站的其中一晶粒站之晶粒的資料信號；來自該應用電路的電性連接，其中該電性連接立即終止於該等晶粒站的該一晶粒站的旁邊，但與該托架上所有的晶粒站係足夠地間隔開以使得不會實體上與配置在該托架上任何晶粒站的任何晶粒相連接；以及電性輸入，其被組配以接收用於輸入進該應用電路控制信號；以及一接觸件裝置，其結構上與該晶粒托架區隔，該接觸件裝置包含：一基板；以及一第一組探針對，其配置在該基板上，其中各個該探針對包含一第一導電探針及一第二導電探針，該第一導電探針係配置成接觸但不會附接至該晶粒托架的該等電性連接的其中一電性連接，該第二導電探針係電性連接至該 第一探針且配置成接觸但不會附接至配置在該等晶粒站的該一晶粒站之晶粒的一輸入端子。
  32. 如申請專利範圍第31項所述之晶粒托架設備，其中該些電性輸入包含導電元件，其被組配以和該接觸件裝置的探針相實體上接觸。
  33. 如申請專利範圍第31項所述之晶粒托架設備，其中由該應用電路所產生的該等資料訊號係用來測試配置在該等晶粒站的該一晶粒站之該晶粒的測試信號。
  34. 如申請專利範圍第33項所述之晶粒托架設備，其中由該應用電路所產生的該等測試信號係透過該等電性連接的多個電性連接輸出。
  35. 如申請專利範圍第31項所述之晶粒托架設備，其中該應用電路係被組配以作用為配置在該等晶粒站的該一晶粒站之該晶粒被設計成與其運作的一電子裝置。
  36. 如申請專利範圍第31項所述之晶粒托架設備，其中該應用電路包含配置在該等晶粒站的該一晶粒站之該晶粒被設計成與其運作的一電子裝置。
  37. 如申請專利範圍第31項所述之晶粒托架設備，其中該應用電路係被組配以透過該等電性連接的多個電性連接來接收為輸入資料。
  38. 如申請專利範圍第31項所述之晶粒托架設備，其中該應用電路包含一處理器電路。
  39. 如申請專利範圍第38項所述之晶粒托架設備，更 包含用於將晶粒固持於該等晶粒站中的該拖架上之固持構件。
  40. 如申請專利範圍第39項所述之晶粒托架設備，其中該固持構件包含一黏著劑。
  41. 如申請專利範圍第39項所述之晶粒托架設備，其中該固持構件以真空方式將該等晶粒固持於該等晶粒站中的該拖架上。
  42. 如申請專利範圍第39項所述之晶粒托架設備，其中該固持構件以一靜電電荷將該等晶粒固持於該等晶粒站中的該拖架上。
  43. 如申請專利範圍第31項所述之晶粒托架設備，更包含使晶粒可對準在該等晶粒站上的對準標記。
  44. 如申請專利範圍第31項所述之晶粒托架設備，其中：該晶粒托架更包含一與電源的電性連接；以及該接觸件裝置更包含一配置在該基板上的第一探針對，其中該第一探針對包含一導電探針，該導電探針係配置成接觸但不會附接至與該電源的電性連接，且該第一探針對更包含另一導電探針，該另一導電探針係配置成接觸但不會附接至配置在該等晶粒站的該一晶粒站之該晶粒的一電力端子，其中該第一探針對的該等探針係實體上彼此間隔開但在該接觸件裝置上彼此電性連接。
  45. 如申請專利範圍第44項所述之晶粒托架設備，其 中：與該電源的該電性連接及配置在該等晶粒站的該一晶粒站之該晶粒的該電力端子不在該晶粒托架上電性連接；以及該第一探針對將與該電源的該電性連接與該電子端子電性連接，而該第一探針對的該等探針係與該電源的該電性連接與該電子端子相接觸。
  46. 如申請專利範圍第44項所述之晶粒托架設備，其中：該晶粒托架更包含一與地面的電性連接；以及該接觸件裝置更包含一配置在該基板上的第二探針對，其中該第二探針對包含一導電探針，該導電探針係配置成接觸但不會附接至與地面的電性連接，且該第二探針對更包含另一導電探針，該另一導電探針係配置成接觸但不會附接至配置在該等晶粒站的該一晶粒站之該晶粒的一地面端子，其中該第二探針對的該等探針係實體上彼此間隔開但在該接觸件裝置上彼此電性連接。
  47. 如申請專利範圍第46項所述之晶粒托架設備，其中該接觸件裝置更包含一第一組導電探針，該第一組導電探針係配置在該基板上以接觸但不會附接至該托架上的該應用電路的該等電性輸入的多個電性輸入。
  48. 如申請專利範圍第47項所述之晶粒托架設備，其中該接觸件裝置更包含一第二組導電探針，該第二組導電 探針係配置在該基板上以接觸但不會附接至配置在該等晶粒站的該一晶粒站之該晶粒的輸出端子。
  49. 如申請專利範圍第31項所述之晶粒托架設備，其中：該等電性連接均不會在該晶粒托架上電性連接至配置在該等晶粒站的該一晶粒站之該晶粒的任何輸入端子；以及該第一探針對電性連接該晶粒托架上的該等電性連接的多個電性連接至該晶粒的該等輸入端子的多個輸入端子。
TW095134468A 2005-09-19 2006-09-18 測試單粒化晶粒的設備與方法 TWI411791B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71882005P 2005-09-19 2005-09-19
US11/532,494 US7733106B2 (en) 2005-09-19 2006-09-15 Apparatus and method of testing singulated dies

Publications (2)

Publication Number Publication Date
TW200734655A TW200734655A (en) 2007-09-16
TWI411791B true TWI411791B (zh) 2013-10-11

Family

ID=37883435

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095134468A TWI411791B (zh) 2005-09-19 2006-09-18 測試單粒化晶粒的設備與方法

Country Status (6)

Country Link
US (2) US7733106B2 (zh)
EP (1) EP1934620A4 (zh)
JP (1) JP2009510396A (zh)
KR (1) KR101411565B1 (zh)
TW (1) TWI411791B (zh)
WO (1) WO2007035664A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694550B (zh) * 2018-08-31 2020-05-21 友達光電股份有限公司 晶粒檢測方法及系統
TWI728417B (zh) * 2018-07-31 2021-05-21 台灣積體電路製造股份有限公司 倉儲系統及倉儲方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674938B1 (ko) * 2005-01-12 2007-01-26 삼성전자주식회사 멀티칩 테스트용 프로브 카드
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
US20080233663A1 (en) * 2007-03-20 2008-09-25 Spansion Llc Singulated bare die testing
US20080252330A1 (en) * 2007-04-16 2008-10-16 Verigy Corporation Method and apparatus for singulated die testing
US20090130821A1 (en) * 2007-10-12 2009-05-21 Applied Materials, Inc. Three dimensional packaging with wafer-level bonding and chip-level repair
US8008938B2 (en) * 2007-10-24 2011-08-30 King Yuan Electronics Co., Ltd. Testing system module
US8884639B2 (en) * 2008-08-27 2014-11-11 Advantest (Singapore) Pte Ltd Methods, apparatus and articles of manufacture for testing a plurality of singulated die
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US20100225640A1 (en) * 2009-03-03 2010-09-09 Vieri Carlin J Switching Operating Modes of Liquid Crystal Displays
JP2012529007A (ja) * 2009-06-02 2012-11-15 東京エレクトロン株式会社 プローブカード
MY152434A (en) * 2009-08-18 2014-09-30 Multitest Elektronische Syst System for post-processing of electronic components
US9176186B2 (en) 2009-08-25 2015-11-03 Translarity, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed
US8362797B2 (en) 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
WO2011070394A1 (en) * 2009-12-08 2011-06-16 Nxp B.V. Magnetic steering application for singulated (x)mr sensors
US8872532B2 (en) * 2009-12-31 2014-10-28 Formfactor, Inc. Wafer test cassette system
US8643394B2 (en) * 2010-04-16 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Non-reflow probe card structure
US8476918B2 (en) * 2010-04-28 2013-07-02 Tsmc Solid State Lighting Ltd. Apparatus and method for wafer level classification of light emitting device
US8896336B2 (en) * 2010-07-06 2014-11-25 Formfactor, Inc. Testing techniques for through-device vias
JP2013540354A (ja) 2010-09-28 2013-10-31 アドバンスド インクワイアリー システムズ インコーポレイテッド ウエハテストシステムならびに関連する使用方法および製造方法
KR101174276B1 (ko) 2010-12-28 2012-08-16 (주)피엔티 패키지 분류 장치
US20140035610A1 (en) * 2011-04-21 2014-02-06 Freescale Semiconductor Inc. System and method to test a semiconductor power switch
US20130014983A1 (en) * 2011-07-14 2013-01-17 Texas Instruments Incorporated Device contactor with integrated rf shield
US20130200915A1 (en) 2012-02-06 2013-08-08 Peter G. Panagas Test System with Test Trays and Automated Test Tray Handling
US9470753B2 (en) * 2012-11-07 2016-10-18 Cascade Microtech, Inc. Systems and methods for testing electronic devices that include low power output drivers
TW201423899A (zh) * 2012-12-14 2014-06-16 Hon Tech Inc 電子元件壓取機構及其應用之測試設備
US9494618B2 (en) 2012-12-26 2016-11-15 Translarity, Inc. Designed asperity contactors, including nanospikes, for semiconductor test using a package, and associated systems and methods
JP6306389B2 (ja) * 2013-09-17 2018-04-04 東京エレクトロン株式会社 基板検査装置
JP6339345B2 (ja) * 2013-10-31 2018-06-06 三菱電機株式会社 半導体評価装置および半導体評価方法
JP6339834B2 (ja) 2014-03-27 2018-06-06 東京エレクトロン株式会社 基板検査装置
CN107078087A (zh) * 2014-04-22 2017-08-18 美国思睿逻辑有限公司 用于承载单个设备封装的***和方法
SG11201609743YA (en) 2014-05-23 2016-12-29 Cirrus Logic Inc Systems and methods for placement of singulated semiconductor devices for multi-site testing
US20160131702A1 (en) * 2014-11-10 2016-05-12 Teradyne, Inc. Assembling devices for probe card testing
JP6233331B2 (ja) * 2015-02-27 2017-11-22 トヨタ自動車株式会社 半導体基板の温度検査方法、半導体装置の製造方法及び半導体基板の温度検査装置
JP2018524572A (ja) * 2015-06-10 2018-08-30 トランスラリティー インコーポレイテッド インターディジタル型多対称ファンアウト並びに関連システム及び方法
JP6515003B2 (ja) * 2015-09-24 2019-05-15 東京エレクトロン株式会社 インターフェース装置、インターフェースユニット、プローブ装置及び接続方法
US10444270B2 (en) 2016-03-11 2019-10-15 Samsung Electronics Co., Ltd. Systems for testing semiconductor packages
TWI721147B (zh) 2016-04-04 2021-03-11 美商矽立科技有限公司 供集成微機電裝置用的設備及方法
TWI588501B (zh) * 2016-06-24 2017-06-21 Temperature control device of electronic components testing and classification machine and its application temperature control method
TWI606244B (zh) * 2016-10-24 2017-11-21 豪威科技股份有限公司 用於測試影像感測晶片之測試座
EP3545281A4 (en) * 2017-02-03 2019-10-23 Hewlett-Packard Development Company, L.P. CASSETTES WITH INTERCONNECTION HOLES OFFSET
US10591502B2 (en) * 2017-04-03 2020-03-17 Hewlett-Packard Development Company, L.P. Cassettes including overflow reservoirs
DE102017003683A1 (de) * 2017-04-18 2018-10-18 Franka Emika Gmbh Verfahren zum Überführen eines zu prüfenden Bauteils und Roboter zur Durchführung dieses Verfahrens
US10620236B2 (en) * 2017-06-12 2020-04-14 Marvell Asia Pte, Ltd. Multi-test type probe card and corresponding testing system for parallel testing of dies via multiple test sites
JP2019109103A (ja) * 2017-12-18 2019-07-04 株式会社ヨコオ 検査治具
TWI737967B (zh) * 2019-03-08 2021-09-01 復格企業股份有限公司 晶片承載座
CN110544505B (zh) * 2019-08-28 2021-10-26 深圳忆联信息***有限公司 用于筛选Wafer中不良Die的测试***和方法
TWI790515B (zh) * 2020-12-21 2023-01-21 矽品精密工業股份有限公司 測試裝置及測試方法
US20220397601A1 (en) * 2021-06-11 2022-12-15 Nanya Technology Corporation Test system and test method to a wafer
TWI817183B (zh) * 2021-08-23 2023-10-01 鴻勁精密股份有限公司 壓接機構、測試裝置及作業機
US20230314479A1 (en) * 2022-03-31 2023-10-05 Intel Corporation Microbump cluster probing architecture for 2.5d and 3d dies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621333A (en) * 1995-05-19 1997-04-15 Microconnect, Inc. Contact device for making connection to an electronic circuit device
US6124725A (en) * 1997-11-29 2000-09-26 Tokyo Electron Limited Apparatus and method for testing semiconductor devices formed on a semiconductor wafer
TW533318B (en) * 2001-05-11 2003-05-21 Ding Tse Technology Co Ltd Automatic die testing apparatus
US6851096B2 (en) * 2001-08-22 2005-02-01 Solid State Measurements, Inc. Method and apparatus for testing semiconductor wafers

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524712B1 (fr) * 1982-03-31 1985-06-07 Radiotechnique Compelec Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation
US4733553A (en) * 1986-08-25 1988-03-29 Motorola Inc. Method and apparatus for low pressure testing of a solid state pressure sensor
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5408190A (en) * 1991-06-04 1995-04-18 Micron Technology, Inc. Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
JPH0777261B2 (ja) * 1989-07-10 1995-08-16 三菱電機株式会社 固体撮像装置及びその組立方法
JPH07123133B2 (ja) * 1990-08-13 1995-12-25 株式会社東芝 フィルムキャリア構造
US5905382A (en) 1990-08-29 1999-05-18 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5148103A (en) * 1990-10-31 1992-09-15 Hughes Aircraft Company Apparatus for testing integrated circuits
US5367253A (en) * 1991-06-04 1994-11-22 Micron Semiconductor, Inc. Clamped carrier for testing of semiconductor dies
JPH0513603A (ja) * 1991-07-02 1993-01-22 Hitachi Ltd 半導体集積回路装置
US5440241A (en) 1992-03-06 1995-08-08 Micron Technology, Inc. Method for testing, burning-in, and manufacturing wafer scale integrated circuits and a packaged wafer assembly produced thereby
US5180974A (en) 1992-05-26 1993-01-19 Micron Technology, Inc. Semiconductor testing and shipping system
US5517125A (en) * 1993-07-09 1996-05-14 Aehr Test Systems, Inc. Reusable die carrier for burn-in and burn-in process
KR960008514B1 (ko) * 1993-07-23 1996-06-26 삼성전자 주식회사 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
US5798565A (en) * 1993-08-16 1998-08-25 Micron Technology, Inc. Repairable wafer scale integration system
US5541449A (en) 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
US6002266A (en) 1995-05-23 1999-12-14 Digital Equipment Corporation Socket including centrally distributed test tips for testing unpackaged singulated die
JPH0989981A (ja) * 1995-09-28 1997-04-04 Nec Corp チップキャリア
US6118286A (en) 1995-10-10 2000-09-12 Xilinx, Inc. Semiconductor device tester-to-handler Interface board with large test area
KR100192575B1 (ko) * 1995-11-09 1999-06-15 윤종용 유니버셜 번-인 보오드
JPH09297162A (ja) * 1996-04-30 1997-11-18 Nittetsu Semiconductor Kk バーンインボード
US5754410A (en) * 1996-09-11 1998-05-19 International Business Machines Corporation Multi-chip module with accessible test pads
US5952840A (en) * 1996-12-31 1999-09-14 Micron Technology, Inc. Apparatus for testing semiconductor wafers
JPH10194376A (ja) * 1997-01-10 1998-07-28 Hitachi Ltd キャリアおよび保護シート付トレーならびにトレー
JP3188876B2 (ja) * 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP2000100882A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置の製造方法とその検査方法、及び、それらの方法に用いる冶具
US6329832B1 (en) * 1998-10-05 2001-12-11 Micron Technology, Inc. Method for in-line testing of flip-chip semiconductor assemblies
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6434503B1 (en) * 1999-12-30 2002-08-13 Infineon Technologies Richmond, Lp Automated creation of specific test programs from complex test programs
US6593168B1 (en) * 2000-02-03 2003-07-15 Advanced Micro Devices, Inc. Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration
JP4424524B2 (ja) * 2000-04-12 2010-03-03 Ｏｋｉセミコンダクタ株式会社 チップトレイ
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
JP2003035747A (ja) * 2001-07-19 2003-02-07 Mitsubishi Electric Corp 半導体検査システムおよび半導体検査方法
US6555400B2 (en) * 2001-08-22 2003-04-29 Micron Technology, Inc. Method for substrate mapping
EP1466365A2 (en) 2001-09-28 2004-10-13 Koninklijke Philips Electronics N.V. Method of manufacturing an integrated circuit, integrated circuit obtained in accordance with said method, wafer provided with an integrated circuit obtained in accordance with the method, and system comprising an integrated circuit obtained by means of the method
US6777971B2 (en) 2002-03-20 2004-08-17 Lsi Logic Corporation High speed wafer sort and final test
US6867608B2 (en) * 2002-07-16 2005-03-15 Aehr Test Systems Assembly for electrically connecting a test component to a testing machine for testing electrical circuits on the test component
US6853209B1 (en) * 2002-07-16 2005-02-08 Aehr Test Systems Contactor assembly for testing electrical circuits
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
TWI247405B (en) * 2003-01-10 2006-01-11 Infineon Technologies Ag Carrier for receiving and electrically contacting individually separated dies
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
CA2470986C (en) * 2003-06-19 2014-04-22 Rematek Inc. Vacuum-actuated test fixture for testing printed circuit boards
US8395253B2 (en) * 2004-01-28 2013-03-12 International Rectifier Corporation Hermetic surface mounted power package
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
TW200745572A (en) * 2006-06-09 2007-12-16 Visera Technologies Co Ltd Manufacturing method of wafer-level testing circuit board, and the structure thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621333A (en) * 1995-05-19 1997-04-15 Microconnect, Inc. Contact device for making connection to an electronic circuit device
US6124725A (en) * 1997-11-29 2000-09-26 Tokyo Electron Limited Apparatus and method for testing semiconductor devices formed on a semiconductor wafer
TW533318B (en) * 2001-05-11 2003-05-21 Ding Tse Technology Co Ltd Automatic die testing apparatus
US6851096B2 (en) * 2001-08-22 2005-02-01 Solid State Measurements, Inc. Method and apparatus for testing semiconductor wafers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728417B (zh) * 2018-07-31 2021-05-21 台灣積體電路製造股份有限公司 倉儲系統及倉儲方法
TWI694550B (zh) * 2018-08-31 2020-05-21 友達光電股份有限公司 晶粒檢測方法及系統

Also Published As

Publication number Publication date
US7733106B2 (en) 2010-06-08
EP1934620A4 (en) 2012-06-06
KR101411565B1 (ko) 2014-06-25
JP2009510396A (ja) 2009-03-12
EP1934620A2 (en) 2008-06-25
KR20080058343A (ko) 2008-06-25
US20070063721A1 (en) 2007-03-22
US20100244873A1 (en) 2010-09-30
WO2007035664A3 (en) 2009-04-30
WO2007035664A2 (en) 2007-03-29
US8513969B2 (en) 2013-08-20
TW200734655A (en) 2007-09-16

Similar Documents

Publication Publication Date Title
TWI411791B (zh) 測試單粒化晶粒的設備與方法
KR101176858B1 (ko) 인지된 양호한 다이를 산출하기 위한 테스트 방법
US6064217A (en) Fine pitch contact device employing a compliant conductive polymer bump
US5408190A (en) Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
US6627483B2 (en) Method for mounting an electronic component
US6219908B1 (en) Method and apparatus for manufacturing known good semiconductor die
US5570032A (en) Wafer scale burn-in apparatus and process
US5796264A (en) Apparatus for manufacturing known good semiconductor dice
US6763578B2 (en) Method and apparatus for manufacturing known good semiconductor die
US6927593B2 (en) System for testing semiconductor die on multiple semiconductor wafers
US20080157808A1 (en) Wafer-level burn-in and test
US20020011859A1 (en) Method for forming conductive bumps for the purpose of contrructing a fine pitch test device
EP1145612B1 (en) Method for mounting an electronic component
JP2003297887A (ja) 半導体集積回路装置の製造方法および半導体検査装置
JPH07130920A (ja) バーンインソケット及びこれを使ったバーンインテスト方法
US6856155B2 (en) Methods and apparatus for testing and burn-in of semiconductor devices
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
US5656941A (en) Tab tape-based bare chip test and burn-in carrier
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
US20020075023A1 (en) Method for electrically testing a wafer interposer
JP2003218180A (ja) ウェーハレベルのバーンインおよびテスト
KR101075140B1 (ko) 테스트 트레이 및 이를 구비한 전자부품 시험장치
KR100906344B1 (ko) 프로브 카드
TWM624753U (zh) 封裝陣列基板的測試裝置
JPH0720150A (ja) プローブカード及びこれを用いた試験装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees