KR101686485B1

KR101686485B1 - 과전류 검출 전압 보정 방법 및 전지 보호 집적 회로

Info

Publication number: KR101686485B1
Application number: KR1020150133697A
Authority: KR
Inventors: 료타 카게야마; 츠토무 야마우치; 노리히토 카와구치; 노부히토 타나카; 타카시 타케다; 요시히로 사타케; 타케시 야마구치; 코지 코시미즈
Original assignee: 미쓰미덴기가부시기가이샤
Priority date: 2015-06-18
Filing date: 2015-09-22
Publication date: 2016-12-14
Also published as: JP2017011826A; CN106257783A; JP5888459B1; US20160372954A1; CN106257783B; US9553469B2

Abstract

과전류 검출값의 불균일을 억제하는 것.
제1 단자와 제2 단자 사이에 직렬로 삽입된 트랜지스터와, 상기 트랜지스터가 온으로 되어 있을 때의 양 단자간의 전압과, 이차전지의 과전류 검출 전압과의 대소관계의 반전이 검출된 경우, 상기 트랜지스터를 오프시키는 제어 회로를 내장하는 전지 보호 집적 회로에 관하여, 상기 트랜지스터의 온 저항의 소정의 온도에서의 저항값을 측정하는 측정 스텝과, 상기 측정 스텝에서 측정된 저항값을 사용하여, 상기 양 단자간의 각 온도에서의 저항값을 추정하는 추정 스텝과, 상기 이차전지의 충방전 전류의 온도 의존성을 캔슬하는 조정 데이터를, 상기 측정 스텝에서 측정된 저항값과 상기 추정 스텝에서 추정된 저항값을 사용하여 산출하는 산출 스텝과, 상기 산출 스텝에서 산출된 조정 데이터를 사용하여, 상기 과전류 검출 전압을 보정하는 보정 스텝을 가지는 방법.

Description

과전류 검출 전압 보정 방법 및 전지 보호 집적 회로{METHOD OF CORRECTING OVERCURRENT DETECTING VOLTAGE AND INTERGRATED CIRCUIT FOR BATTERY PROTECTION}

본 발명은 전지 보호 집적 회로용의 과전류 검출 전압 보정 방법 및 전지 보호 집적 회로에 관한 것이다.

종래, 이차전지측의 마이너스 단자와 충전기측의 마이너스 단자 사이의 전류 경로에 직렬로 삽입된 트랜지스터와, 당해 트랜지스터를 온 및 오프시킴으로써 당해 이차전지의 충방전을 제어하는 제어 칩을 내장하는 전지 보호 집적 회로가 알려져 있다(예를 들면, 특허문헌 1을 참조).

한편, 이차전지측의 마이너스 단자와 부하측의 마이너스 단자의 단자간의 전압과, 당해 이차전지의 과전류의 검출용으로 설정된 과전류 검출 전압과의 대소관계를 감시하여 과전류를 검출하는 과전류 검출 회로가 알려져 있다(예를 들면, 특허문헌 2를 참조). 이 과전류 검출 회로는 당해 단자간에 삽입된 트랜지스터의 온 저항에 의한 전압 강하에 의해 당해 단자간의 전압이 변화하는 것을 이용하여 과전류를 검출하는 것이다.

일본 특허 제5205368호 공보 일본 특개 2011-239652호 공보

그러나, 트랜지스터의 온 저항의 저항값은 제조 불균일, 온도의 변동, 또는 당해 트랜지스터의 게이트 전압의 변동 등에 의해 불균일하게 되기 쉽다. 그 때문에 각각의 전지 보호 집적 회로의 과전류 검출 전압이 동일한 전압값으로 설정되어 있으면, 검출된 과전류의 전류값(과전류 검출값)이 각각의 전지 보호 집적 회로간에서 불균일하게 되어버린다.

도 1은 전지 보호 집적 회로의 3개의 샘플 A, B, C에 있어서, 온도의 변동에 따른 과전류 검출값의 불균일의 일례를 나타내는 도면이다. 트랜지스터의 온 저항의 저항값(이하, 「Rsson」이라고 칭한다)은 샘플 A, B, C의 제조 불균일이나 온도의 변동에 의해 불균일하게 되기 쉽다. 그 때문에, 샘플 A, B, C의 과전류 검출 전압 Viover가 기준 온도 T0을 포함하는 소정의 온도 범위 내에서 동일한 전압값으로 설정되어 있으면, 과전류 검출값 Iover는 샘플 A, B, C간에서 불균일하게 되어버린다.

도 2는 전지 보호 집적 회로의 3개의 샘플 A, B, C에 있어서, 게이트 전압의 변동에 의한 과전류 검출값의 불균일의 일례를 나타내는 도면이다. Rsson은 샘플 A, B, C의 제조 불균일이나 게이트 전압 VGS의 변동에 의해 불균일하게 되기 쉽다. 그 때문에, 샘플 A, B, C의 과전류 검출 전압 Viover가 기준 게이트 전압값 Vgs0을 포함하는 소정의 게이트 전압 범위 내에서 동일한 전압값으로 설정되어 있으면, 과전류 검출값 Iover는 샘플 A, B, C간에서 불균일하게 되어버린다.

그래서, 각각의 전지 보호 집적 회로간에서의 과전류 검출값의 불균일을 억제할 수 있는 과전류 검출 전압 보정 방법 및 전지 보호 집적 회로의 제공을 목적으로 한다.

하나의 안으로서,

제1 단자와 제2 단자의 단자간의 전류 경로와,

상기 전류 경로에 직렬로 삽입되고, 이차전지의 전류를 제어하는 트랜지스터와,

상기 트랜지스터가 온으로 되어 있을 때의 상기 단자간의 전압과, 상기 이차전지의 과전류의 검출용으로 설정된 과전류 검출 전압과의 대소관계를 감시하는 과전류 검출 회로와,

상기 대소관계의 반전이 상기 과전류 검출 회로에 의해 검출된 경우, 상기 트랜지스터를 오프시키는 제어 회로를 내장하는 전지 보호 집적 회로에 관하여, 상기 과전류 검출 전압을 보정하는 방법으로서,

상기 트랜지스터를 소정의 온도에서 온시키고, 상기 단자간의 상기 소정의 온도에서의 저항값을 측정하는 측정 스텝과,

상기 측정 스텝에서 측정된 저항값을 사용하여, 상기 단자간의 각 온도에서의 저항값을 추정하는 추정 스텝과,

상기 이차전지의 충방전 전류의 온도 의존성을 캔슬하는 조정 데이터를, 상기 측정 스텝에서 측정된 저항값과 상기 추정 스텝에서 추정된 저항값을 사용하여 산출하는 산출 스텝과,

상기 산출 스텝에서 산출된 조정 데이터를 사용하여, 상기 과전류 검출 전압을 보정하는 보정 스텝을 가지는 과전류 검출 전압 보정 방법이 제공된다.

또 하나의 안으로서,

제1 단자와 제2 단자의 단자간의 전류 경로와,

상기 트랜지스터의 소정의 온도에서의 게이트 역치 전압을 측정하고, 또한, 상기 트랜지스터를 소정의 게이트 전압값에서 온시키고, 상기 단자간의 상기 소정의 게이트 전압값에서의 저항값을 측정하는 측정 스텝과,

상기 측정 스텝에서 측정된 게이트 역치 전압을 사용하여, 상기 단자간의 각 게이트 전압값에서의 저항값을 추정하는 추정 스텝과,

상기 이차전지의 충방전 전류의 상기 트랜지스터의 게이트 전압 의존성을 캔슬하는 조정 데이터를, 상기 측정 스텝에서 측정된 저항값과 상기 추정 스텝에서 추정된 저항값을 사용하여 산출하는 산출 스텝과,

또한, 또 하나의 안으로서,

제1 단자와 제2 단자의 단자간의 전류 경로와,

상기 대소관계의 반전이 상기 과전류 검출 회로에 의해 검출된 경우, 상기 트랜지스터를 오프시키는 제어 회로와,

상기 트랜지스터의 온 저항의 온도 의존성, 또는 상기 트랜지스터의 게이트 전압 의존성을 보정하는 조정 데이터, 상기 트랜지스터의 온 저항의 개체 불균일을 보정하는 조정 데이터의 적어도 일방의 조정 데이터가 기입된 불휘발성의 메모리와,

상기 메모리로부터 판독된 상기 조정 데이터에 따라 상기 과전류 검출 전압을 조정하는 조정 회로를 내장하는 전지 보호 집적 회로가 제공된다.

하나의 양태에 의하면, 각각의 전지 보호 집적 회로간에서의 과전류 검출값의 불균일을 억제할 수 있다.

도 1은 온도의 변동에 의한 과전류 검출값의 불균일의 일례를 나타내는 도면이다.
도 2는 게이트 전압의 변동에 의한 과전류 검출값의 불균일의 일례를 나타내는 도면이다.
도 3은 전지 보호 집적 회로를 구비하는 전지 팩의 구성의 일례를 나타내는 도면이다.
도 4는 과전류 검출 전압 보정 방법의 제1예를 나타내는 플로우차트이다.
도 5는 과전류 검출 전압 보정 방법의 제1예의 작용 효과의 일례를 나타내는 도면이다.
도 6은 각 온도에서의 Rsson의 일례를 나타내는 도면이다.
도 7은 Rsson의 온도 변화에 대한 구배 데이터의 일례를 나타내는 도면이다.
도 8은 조정 회로의 구성의 제1예를 나타내는 도면이다.
도 9는 과전류 검출 전압 보정 방법의 제2예를 나타내는 플로우차트이다.
도 10은 과전류 검출 전압 보정 방법의 제2예의 작용 효과의 일례를 나타내는 도면이다.
도 11은 조정 회로의 구성의 제2예를 나타내는 도면이다.
도 12는 각 게이트 전압값에서의 Rsson의 일례를 나타내는 도면이다.
도 13은 Rsson의 VGS 변화에 대한 구배 데이터의 일례를 나타내는 도면이다.
도 14는 조정 회로의 구성의 제3예를 나타내는 도면이다.

이하, 본 발명의 실시형태를 도면에 따라 설명한다.

도 3은 전지 보호 집적 회로(120)를 구비하는 전지 팩(100)의 일례를 나타내는 구성도이다. 전지 팩(100)은 부하 접속 단자(5, 6)에 접속되는 도시하지 않는 외부 부하에 전력을 공급 가능한 이차전지(200)와, 이차전지(200)를 보호하는 전지 보호 장치(110)를 내장하여 구비한다. 전지 팩(100)은 외부 부하에 내장되어도 되고, 외부 부착되어도 된다. 외부 부하의 구체예로서, 휴대 가능한 휴대 단말 장치 등을 들 수 있다. 휴대 단말 장치의 구체예로서, 휴대전화, 스마트폰, 태블릿형 컴퓨터, 게임기, 텔레비전, 음악이나 영상의 플레이어, 카메라 등의 전자기기를 들 수 있다.

이차전지(200)는 부하 접속 단자(5, 6)에 접속되는 도시하지 않는 충전기에 의해 충전 가능하다. 이차전지(200)의 구체예로서 리튬 이온 전지나 리튬 폴리머 전지 등을 들 수 있다.

전지 보호 장치(110)는 부하 접속 단자(5)와, 부하 접속 단자(6)와, 셀 접속 단자(3, 4)를 구비하고, 셀 접속 단자(3, 4)에 접속된 이차전지(200)를 과전류 등으로부터 보호하는 전지 보호 장치의 일례이다. 셀 접속 단자(3)는 부하 접속 단자(5)에 전원 경로(8)를 통하여 연결된다. 셀 접속 단자(4)는 부하 접속 단자(6)에 전원 경로(7)를 통하여 연결된다. 셀 접속 단자(3)는 이차전지(200)의 정극에 접속된다. 셀 접속 단자(4)는 이차전지(200)의 부극에 접속된다.

전지 보호 장치(110)는 트랜지스터(11, 12)를 구비한다. 트랜지스터(11)는 이차전지(200)의 충전 경로를 차단 가능한 충전 경로 차단부의 일례이며, 트랜지스터(12)는 이차전지(200)의 방전 경로를 차단 가능한 방전 경로 차단부의 일례이다. 도시하는 경우, 트랜지스터(11)는 이차전지(200)의 충전 전류가 흐르는 전원 경로(7)를 차단할 수 있고, 트랜지스터(12)는 이차전지(200)의 방전 전류가 흐르는 전원 경로(7)를 차단할 수 있다. 트랜지스터(11, 12)는 전원 경로(7)의 도통/차단을 전환 가능한 스위칭 소자이며, 전원 경로(7)에 직렬로 삽입된다.

트랜지스터(11, 12)는 예를 들면 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이다. 트랜지스터(11)는 트랜지스터(11)의 기생 다이오드의 순방향을 이차전지(200)의 방전 방향에 일치시켜 전원 경로(7)에 삽입된다. 트랜지스터(12)는 트랜지스터(12)의 기생 다이오드의 순방향을 이차전지(200)의 충전 방향에 일치시켜 전원 경로(7)에 삽입된다.

전지 보호 장치(110)는 캐패시터(10, 13)를 구비해도 된다. 캐패시터(10)는 트랜지스터(11)와 트랜지스터(12)의 직렬 회로에 병렬로 접속된다. 캐패시터(13)는 부하 접속 단자(5)에 접속되는 일단과, 부하 접속 단자(6)에 접속되는 타단을 가진다. 캐패시터(10) 또는 캐패시터(13)를 구비함으로써, 전압 변동이나 외래 노이즈에 대한 내량을 향상시킬 수 있다.

전지 보호 장치(110)는 전지 보호 집적 회로(120)를 구비한다. 전지 보호 집적 회로(120)는 이차전지(200)를 전원으로 하여 동작하고, 이차전지(200)의 충방전을 제어함으로써 이차전지(200)를 과전류 등으로부터 보호하는 전지 보호 집적 회로의 일례이다. 전지 보호 집적 회로(120)는 이차전지(200)로부터 급전되어 이차전지(200)를 보호한다.

전지 보호 집적 회로(120)는 예를 들면 전원 단자(91)와, 접지 단자(92)와, 전류 검출 단자(95)와, 제1 소스 단자(96)와, 제2 소스 단자(97)와, 드레인 단자(15)와, 메모리 전원 단자(14)를 구비한다.

전원 단자(91)는 저항(1)을 통하여 셀 접속 단자(3) 또는 전원 경로(8)에 접속되는 정극측 전원 단자이며, VDD 단자라고 불리는 경우가 있다. 전원 단자(91)는 예를 들면 전원 경로(8)에 일단이 접속되는 저항(1)의 타단과, 전원 경로(7)에 일단이 접속되는 캐패시터(2)의 타단의 접속점에 접속된다. 캐패시터(2)의 일단은 셀 접속 단자(4)와 트랜지스터(12) 사이의 전원 경로(7)에 접속된다.

접지 단자(92)는 셀 접속 단자(4)와 트랜지스터(12) 사이의 전원 경로(7)에 접속되는 부측 전원 단자이며, VSS 단자라고 불리는 경우가 있다.

전류 검출 단자(95)는 이차전지(200)에 흐르는 전류에 따른 검출 전압이 입력되는 단자이며, V- 단자라고 불리는 경우가 있다. 전류 검출 단자(95)는 부하 접속 단자(6)와 트랜지스터(11) 사이의 전원 경로(7)에 저항(9)을 통하여 접속된다.

제1 소스 단자(96)는 전지 보호 집적 회로(120) 내의 방전 제어용의 트랜지스터(12)의 소스에 접속되는 단자이며, S1 단자라고 불리는 경우가 있다.

제2 소스 단자(97)는 전지 보호 집적 회로(120) 내의 충전 제어용의 트랜지스터(11)의 소스에 접속되는 단자이며, S2 단자라고 불리는 경우가 있다.

드레인 단자(15)는 트랜지스터(11)의 드레인과 트랜지스터(12)의 드레인의 접속점으로부터 인출되는 단자이며, D 단자라고 불리는 경우가 있다. 드레인 단자(15)는 전지 보호 집적 회로(120)의 테스트용 단자이다.

메모리 전원 단자(14)는 메모리(60)의 전원 입력 단자이며, VPP 단자라고 불리는 경우가 있다. 메모리 전원 단자(14)는 전지 보호 집적 회로(120)의 사양을 결정하는 선별 테스트 공정에 있어서, 메모리(60)에 데이터를 기입하는 모드, 혹은 메모리(60)로부터 데이터를 읽어들이는 모드로 하기 위한 전압이 입력되는 단자이다. 선별 테스트 공정은 전지 보호 집적 회로(120)가 전지 보호 장치(110)의 기판에 실장되기 전 또는 실장된 후의 제조 공정 내의 1공정이다. 선별 테스트 공정을 마친 후에는, 메모리(60)로의 오기입을 방지하기 위해서, 메모리 전원 단자(14)는 도 3에 나타내는 바와 같이 단자 VSS 및 단자 S1과 동일 전위에 접속된다.

전지 보호 집적 회로(120)는 예를 들면 메모리(60)와, 조정 회로(61)와, 전지 보호 제어 회로(98)를 구비한다. 메모리(60)는 예를 들면 메모리 전원 단자(14)에 입력되는 기입 전압에 의해 데이터의 기입이 가능한 불휘발성 메모리의 일례이다. 메모리(60)의 구체예로서 OTPROM(One Time Programmable ROM), EEPROM(Electrically Erasable Programmable ROM) 등을 들 수 있다.

메모리(60)에 기입되는 데이터로서 예를 들면 전지 보호 집적 회로(120)의 사양을 설정하기 위한 사양 설정 데이터를 들 수 있다. 조정 회로(61)는 예를 들면 메모리(60)로부터 판독된 사양 설정 데이터의 내용에 대응하는 전지 보호 사양으로, 전지 보호 집적 회로(120)의 사양을 설정하는 설정 회로를 포함하는 회로이다. 전지 보호 제어 회로(98)는 예를 들면 메모리(60)로부터 조정 회로(61)에 의해 판독된 사양 설정 데이터에 의해 설정되는 전지 보호 사양에 따라, 이차전지(200)의 보호 동작을 제어하는 보호 동작 회로이다.

따라서, 메모리(60)에 기입되는 사양 설정 데이터가 변하면, 이차전지(200)의 보호 동작을 바꿀 수 있으므로, 복수의 상이한 사양에 공통의 회로 구성으로 대응할 수 있다. 예를 들면, 이차전지(200)의 종류나 전지 보호 집적 회로(120)가 탑재되는 제품의 종류가 상이해도, 전지 보호 집적 회로(120)의 하드웨어의 공통화가 가능하다.

또, 전지 보호 집적 회로(120)는 사양 설정 데이터를 기입 가능한 메모리(60)를 구비하므로, 예를 들면, 사양을 커스터마이즈하기 위해서, IC칩의 메탈 배선 변경이나 퓨즈의 레이저 트리밍이 불필요하게 된다. 그 결과, 개발이나 제조의 리드타임이나 비용의 저감이 가능하다.

메모리(60)에 기입되는 사양 설정 데이터로서 예를 들면 후술하는 이상 검출 회로(21)의 검출 사양을 설정하기 위한 데이터를 들 수 있다.

이상 검출 회로(21)의 검출 사양을 설정하기 위한 사양 설정 데이터로서 예를 들면 후술하는 방전 과전류 검출 전압 Vdet3 등의 과전류 검출 전압(과전류 검출용의 역치 전압)을 설정하기 위한 역치 전압 설정 데이터를 들 수 있다. 예를 들면, 조정 회로(61)는 메모리(60)로부터 판독된 과전류 검출 전압의 설정을 위한 역치 전압 설정 데이터에 따라, 과전류 검출 전압의 티피컬값(대표값)을 설정할 수 있다. 따라서, 메모리(60)에 기입되는 역치 전압 설정 데이터의 내용을 바꿈으로써, 과전류 검출 전압 등의 역치 전압의 티피컬값을 공통의 회로 구성으로 변경할 수 있다.

또, 이상 검출 회로(21)의 검출 사양을 설정하기 위한 사양 설정 데이터로서 예를 들면 후술하는 방전 과전류 검출 지연 시간 tVdet3 등의 지연 시간을 설정하기 위한 지연 시간 설정 데이터를 들 수 있다. 예를 들면, 조정 회로(61)는 메모리(60)로부터 판독된 지연 시간 설정 데이터에 따라, 지연 시간의 티피컬값(대표값)을 설정할 수 있다. 따라서, 메모리(60)에 기입되는 지연 시간 설정 데이터의 내용을 바꿈으로써, 지연 시간의 티피컬값을 공통의 회로 구성으로 변경할 수 있다.

또, 메모리(60)에 기입되는 데이터로서 예를 들면 전지 보호 집적 회로(120)의 회로 특성의 개체차를 흡수하기 위한 특성 조정 데이터를 들 수 있다. 조정 회로(61)는 예를 들면 메모리(60)로부터 판독된 특성 조정 데이터의 내용에 따라, 전지 보호 집적 회로(120)의 회로 특성을 미조정한다.

메모리(60)에 기입되는 특성 조정 데이터로서 예를 들면 후술하는 이상 검출 회로(21)의 검출 특성의 개체차를 흡수하기 위한 데이터를 들 수 있다.

이상 검출 회로(21)의 검출 특성의 개체차를 흡수하기 위한 특성 조정 데이터로서 예를 들면 후술하는 방전 과전류 검출 전압 Vdet3 등의 과전류 검출 전압의 개체차를 흡수하기 위한 역치 전압 조정 데이터를 들 수 있다. 예를 들면, 조정 회로(61)는 메모리(60)로부터 판독된 과전류 검출 전압의 조정을 위한 역치 전압 조정 데이터에 따라, 메모리(60)로부터 판독된 사양 설정 데이터에 의해 설정된 과전류 검출 전압의 티피컬값을 미조정할 수 있다.

또, 이상 검출 회로(21)의 검출 특성의 개체차를 흡수하기 위한 특성 조정 데이터로서 예를 들면 후술하는 방전 과전류 검출 지연 시간 tVdet3 등의 지연 시간의 개체차를 흡수하기 위한 지연 시간 조정 데이터를 들 수 있다. 예를 들면, 조정 회로(61)는 메모리(60)로부터 판독된 지연 시간 조정 데이터에 따라, 메모리(60)로부터 판독된 사양 설정 데이터에 의해 설정된 지연 시간의 티피컬값을 미조정할 수 있다.

전지 보호 제어 회로(98)는 이차전지(200)의 전류 또는 전압의 이상을 검출하는 이상 검출 회로(21)와, 이상 검출 회로(21)에 의한 이상 검출 결과에 기초하여 트랜지스터(11, 12)의 온 및 오프를 제어하는 논리 회로(44)를 구비한다. 이상 검출 회로(21)는 예를 들면 과충전 검출 회로(22)와, 과방전 검출 회로(27)와, 방전 과전류 검출 회로(32)와, 충전 과전류 검출 회로(35)와, 단락 검출 회로(38)를 구비한다.

전지 보호 제어 회로(98)는 예를 들면 이차전지(200)를 과충전으로부터 보호하는 동작(과충전 보호 동작)을 행한다. 예를 들면, 과충전 검출 회로(22)는 전원 단자(91)와 접지 단자(92) 사이의 전압을 저항(23, 24)에 의해 검출함으로써, 이차전지(200)의 전지 전압(셀 전압)을 감시한다. 과충전 검출 회로(22)는 메모리(60)로부터 판독되는 역치 전압 설정 데이터에 따라 설정되는 과충전 검출 전압 Vdet1 이상의 셀 전압을 검지함으로써, 이차전지(200)의 과충전이 검출되었다고 하여 과충전 검출 신호를 출력한다. 과충전 검출 전압 Vdet1 이상의 셀 전압의 검지 및 과충전 검출 신호의 출력은 기준 전압(26) 및 비교기(25)에 의해 행해진다.

과충전 검출 신호를 검지한 논리 회로(44)는 메모리(60)로부터 판독되는 지연 시간 설정 데이터에 따라 설정되는 과충전 검출 지연 시간 tVdet1의 경과를 기다려, 트랜지스터(11)를 오프시키는 로우 레벨의 제어 신호를 트랜지스터(11)의 게이트에 출력하는 과충전 보호 동작을 실행한다. 트랜지스터(11)가 오프가 됨으로써, 트랜지스터(12)의 온 상태 및 오프 상태에 관계없이, 이차전지(200)가 과충전되는 것을 방지할 수 있다. 논리 회로(44)는 트랜지스터(46)를 오프로 하고 또한 트랜지스터(47)를 온으로 함으로써, 트랜지스터(11)를 오프시킨다.

전지 보호 제어 회로(98)는 예를 들면 이차전지(200)를 과방전으로부터 보호하는 동작(과방전 보호 동작)을 행한다. 예를 들면, 과방전 검출 회로(27)는 전원 단자(91)와 접지 단자(92) 사이의 전압을 저항(28, 29)에 의해 검출함으로써, 이차전지(200)의 전지 전압(셀 전압)을 감시한다. 과방전 검출 회로(27)는 메모리(60)로부터 판독되는 역치 전압 설정 데이터에 따라 설정되는 과방전 검출 전압 Vdet2 이하의 셀 전압을 검지함으로써, 이차전지(200)의 과방전이 검출되었다고 하여 과방전 검출 신호를 출력한다. 과방전 검출 전압 Vdet2 이하의 셀 전압의 검지 및 과방전 검출 신호의 출력은 기준 전압(31) 및 비교기(30)에 의해 행해진다.

과방전 검출 신호를 검지한 논리 회로(44)는 메모리(60)로부터 판독되는 지연 시간 설정 데이터에 따라 설정되는 과방전 검출 지연 시간 tVdet2의 경과를 기다려, 트랜지스터(12)를 오프시키는 로우 레벨의 제어 신호를 트랜지스터(12)의 게이트에 출력하는 과방전 보호 동작을 실행한다. 트랜지스터(12)가 오프가 됨으로써, 트랜지스터(11)의 온 상태 및 오프 상태에 관계없이, 이차전지(200)가 과방전되는 것을 방지할 수 있다. 논리 회로(44)는 트랜지스터(48)를 오프로 하고 또한 트랜지스터(49)를 온으로 함으로써, 트랜지스터(12)를 오프시킨다.

전지 보호 제어 회로(98)는 예를 들면, 이차전지(200)를 방전 과전류로부터 보호하는 동작(방전 과전류 보호 동작)을 행한다. 예를 들면, 방전 과전류 검출 회로(32)는 전류 검출 단자(95)와 접지 단자(92) 사이의 전압을 검출함으로써, 부하 접속 단자(6)와 셀 접속 단자(4) 사이의 전압 P-를 감시한다. 방전 과전류 검출 회로(32)는 메모리(60)로부터 판독되는 역치 전압 설정 데이터에 따라 설정되는 방전 과전류 검출 전압 Vdet3 이상의 전압 P-를 검지함으로써, 부하 접속 단자(6)에 흐르는 이상 전류로서 방전 과전류가 검출되었다고 하여 방전 과전류 검출 신호를 출력한다. 방전 과전류 검출 전압 Vdet3 이상의 전압 P-의 검지 및 방전 과전류 검출 신호의 출력은 기준 전압(34) 및 비교기(33)에 의해 행해진다.

방전 과전류 검출 신호를 검지한 논리 회로(44)는 메모리(60)로부터 판독되는 지연 시간 설정 데이터에 따라 설정되는 방전 과전류 검출 지연 시간 tVdet3의 경과를 기다려, 트랜지스터(12)를 오프시키는 로우 레벨의 제어 신호를 트랜지스터(12)의 게이트에 출력하는 방전 과전류 보호 동작을 실행한다. 트랜지스터(12)가 오프가 됨으로써, 트랜지스터(11)의 온 상태 및 오프 상태에 관계없이, 이차전지(200)를 방전하는 방향으로 과전류가 흐르는 것을 방지할 수 있다.

여기서, 트랜지스터(12)가 온으로 되어 있는 상태에서, 이차전지(200)를 방전하는 방전 전류가 흐름으로써 전압 P-가 상승하는 것은 트랜지스터(12)의 온 저항에 의한 전압 상승이 생기기 때문이다.

전지 보호 제어 회로(98)는 예를 들면 이차전지(200)를 충전 과전류로부터 보호하는 동작(충전 과전류 보호 동작)을 행한다. 예를 들면, 충전 과전류 검출 회로(35)는 전류 검출 단자(95)와 접지 단자(92) 사이의 전압을 검출함으로써, 부하 접속 단자(6)와 셀 접속 단자(4) 사이의 전압 P-를 감시한다. 충전 과전류 검출 회로(35)는 메모리(60)로부터 판독되는 역치 전압 설정 데이터에 따라 설정되는 충전 과전류 검출 전압 Vdet4 이하의 전압 P-를 검지함으로써, 부하 접속 단자(6)에 흐르는 이상 전류로서 충전 과전류가 검출되었다고 하여 충전 과전류 검출 신호를 출력한다. 충전 과전류 검출 전압 Vdet4 이하의 전압 P-의 검지 및 충전 과전류 검출 신호의 출력은 기준 전압(37) 및 비교기(36)에 의해 행해진다.

충전 과전류 검출 신호를 검지한 논리 회로(44)는 메모리(60)로부터 판독되는 지연 시간 설정 데이터에 따라 설정되는 충전 과전류 검출 지연 시간 tVdet4의 경과를 기다려, 트랜지스터(11)를 오프시키는 로우 레벨의 제어 신호를 충전 제어 단자(93)로부터 출력하는 충전 과전류 보호 동작을 실행한다. 트랜지스터(11)가 오프가 됨으로써, 트랜지스터(12)의 온 상태 및 오프 상태에 관계없이, 이차전지(200)를 충전하는 방향으로 과전류가 흐르는 것을 방지할 수 있다.

여기서, 트랜지스터(11)가 온으로 되어 있는 상태에서, 이차전지(200)를 충전하는 충전 전류가 흐름으로써 전압 P-가 저하하는 것은 트랜지스터(11)의 온 저항에 의한 전압 저하가 생기기 때문이다.

전지 보호 제어 회로(98)는 예를 들면 이차전지(200)를 단락 전류로부터 보호하는 동작(단락 보호 동작)을 행한다. 예를 들면, 단락 검출 회로(38)는 전류 검출 단자(95)와 접지 단자(92) 사이의 전압을 검출함으로써, 부하 접속 단자(6)와 셀 접속 단자(4) 사이의 전압 P-를 감시한다. 단락 검출 회로(38)는 메모리(60)로부터 판독되는 역치 전압 설정 데이터에 따라 설정되는 단락 검출 전압 Vshort 이상의 전압 P-를 검지함으로써, 부하 접속 단자(5)와 부하 접속 단자(6) 사이의 단락이 검출되었다고 하여 단락 검출 신호를 출력한다. 단락 검출 전압 Vshort 이상의 전압 P-의 검지 및 단락 검출 신호의 출력은 기준 전압(40) 및 비교기(39)에 의해 행해진다.

단락 검출 신호는 지연 회로(41)에 입력되고나서 단락 검출 지연 시간 tshort의 경과 후에 지연 회로(41)로부터 출력된다. 단락 검출 지연 시간 tshort는 메모리(60)로부터 판독되는 지연 시간 설정 데이터에 따라 설정되는 시간이다.

지연 회로(41)를 통하여 단락 검출 신호를 검지한 논리 회로(44)는 트랜지스터(12)를 오프시키는 로우 레벨의 제어 신호를 트랜지스터(12)의 게이트에 출력하는 단락 보호 동작을 실행한다. 트랜지스터(12)가 오프가 됨으로써, 트랜지스터(11)의 온 상태 및 오프 상태에 관계없이, 이차전지(200)를 방전하는 방향으로 단락 전류가 흐르는 것을 방지할 수 있다.

과충전 검출 전압 Vdet1, 과방전 검출 전압 Vdet2, 방전 과전류 검출 전압 Vdet3, 충전 과전류 검출 전압 Vdet4, 단락 검출 전압 Vshort 등의 역치 전압을 설정하기 위한 역치 전압 설정 데이터는 메모리(60)에 미리 기입된다.

예를 들면, 조정 회로(61)는 메모리(60)로부터 판독된 과충전 검출 전압 Vdet1의 역치 전압 설정 데이터에 기초하여, 저항(23)의 저항값, 저항(24)의 저항값, 기준 전압(26)의 전압값의 적어도 하나를 변경한다. 이것에 의해, 조정 회로(61)는 과충전 검출 전압 Vdet1을, 과충전 검출 전압 Vdet1의 역치 전압 설정 데이터에 의해 결정되는 전압값으로 설정할 수 있다. 과방전 검출 전압 Vdet2, 방전 과전류 검출 전압 Vdet3, 충전 과전류 검출 전압 Vdet4, 단락 검출 전압 Vshort 등의 역치 전압의 설정에 대해서도 마찬가지이다.

과충전 검출 지연 시간 tVdet1, 과방전 검출 지연 시간 tVdet2, 방전 과전류 검출 지연 시간 tVdet3, 충전 과전류 검출 지연 시간 tVdet4, 단락 검출 지연 시간 tshort 등의 지연 시간을 설정하기 위한 지연 시간 설정 데이터는 메모리(60)에 미리 기입된다.

예를 들면, 조정 회로(61)는 메모리(60)로부터 판독된 과충전 검출 지연 시간 tVdet1의 지연 시간 설정 데이터에 따라, 카운터(42)에 의해 생성되는 지연 시간을 선택한다. 이것에 의해, 조정 회로(61)는 과충전 검출 지연 시간 tVdet1을, 과충전 검출 지연 시간 tVdet1의 지연 시간 설정 데이터에 의해 결정되는 값으로 설정할 수 있다. 과방전 검출 지연 시간 tVdet2, 방전 과전류 검출 지연 시간 tVdet3, 충전 과전류 검출 지연 시간 tVdet4, 단락 검출 지연 시간 tshort 등의 지연 시간의 설정에 대해서도 마찬가지이다.

카운터(42)는 예를 들면 복수의 플립플롭이 직렬로 접속된 회로를 가지고, 복수의 상이한 지연 시간을 생성할 수 있다. 카운터(42)는 발진기(43)로부터의 클록에 따라 동작한다.

지연 회로(41)는 메모리(60)로부터 판독된 단락 검출 지연 시간 tshort의 지연 시간 설정 데이터에 따라, 지연 회로(41) 내의 1차 지연 회로의 시상수를 변경한다. 이것에 의해, 지연 회로(41)는 단락 검출 지연 시간 tshort를, 단락 검출 지연 시간 tshort의 지연 시간 설정 데이터에 의해 결정되는 값으로 설정할 수 있다.

이와 같이, 전지 보호 집적 회로(120)는 전류 경로(7a)(전원 경로(7)의 일부)와, 한 쌍의 트랜지스터(11, 12)와, 방전 과전류 검출 회로(32)와, 충전 과전류 검출 회로(35)와, 논리 회로(44)와, 메모리(60)와, 조정 회로(61)를 내장한다. 전지 보호 집적 회로(120)는 예를 들면 이들 요소를 하나의 패키지(예를 들면, 레진 밀봉체) 내에 구비한 것이다.

전류 경로(7a)는 제1 소스 단자(96)와 제2 소스 단자(97) 사이의 단자간 충방전 경로이다. 서로 직렬로 접속된 양 트랜지스터(11, 12)는 전류 경로(7a)에 직렬로 삽입되고, 이차전지(200)의 전류를 제어한다. 트랜지스터(11)는 이차전지(200)의 충전 방향의 전류를 제어하는 충전 제어 트랜지스터의 일례이며, 트랜지스터(12)는 이차전지(200)의 방전 방향의 전류를 제어하는 방전 제어 트랜지스터의 일례이다.

방전 과전류 검출 회로(32)는 트랜지스터(11, 12)가 모두 온으로 되어 있을 때의 전압 P-와, 이차전지(200)의 방전 방향의 과전류(방전 과전류)의 검출용으로 설정된 방전 과전류 검출 전압 Vdet3의 제1 대소관계를 감시한다. 전압 P-는 제1 소스 단자(96)와 제2 소스 단자(97)의 단자간 전압(바꾸어 말하면, 부하 접속 단자(6)와 셀 접속 단자(4) 사이의 단자간 전압)이다. 방전 과전류 검출 회로(32)는 제1 대소관계의 감시 결과에 기초하여 방전 과전류를 검출한다.

충전 과전류 검출 회로(35)는 트랜지스터(11, 12)가 모두 온으로 되어 있을 때의 전압 P-와, 이차전지(200)의 충전 방향의 과전류(충전 과전류)의 검출용으로 설정된 충전 과전류 검출 전압 Vdet4의 제2 대소관계를 감시한다. 충전 과전류 검출 회로(35)는 제2 대소관계의 감시 결과에 기초하여 충전 과전류를 검출한다.

논리 회로(44)는 제1 대소관계의 반전이 방전 과전류 검출 회로(32)에 의해 검출된 경우, 트랜지스터(12)를 오프시키고, 제2 대소관계의 반전이 충전 과전류 검출 회로(35)에 의해 검출된 경우, 트랜지스터(11)를 오프시키는 제어 회로의 일례이다.

조정 회로(61)는 메모리(60)로부터 판독된 방전 과전류 검출 전압 Vdet3용의 역치 전압 조정 데이터에 따라, 방전 과전류 검출 전압 Vdet3을 조정하고, 메모리(60)로부터 판독된 충전 과전류 검출 전압 Vdet4용의 역치 전압 조정 데이터에 따라, 충전 과전류 검출 전압 Vdet4를 조정한다.

다음에, 방전 과전류 검출 전압 Vdet3과 충전 과전류 검출 전압 Vdet4를 보정하는 과전류 검출 전압 보정 방법에 대해서 복수 예시하여 설명한다.

도 4는 전지 보호 집적 회로(120)용의 과전류 검출 전압 보정 방법의 제1예를 나타내는 플로우차트이다. 도 4는 전지 보호 집적 회로(120)의 사양을 결정하는 선별 테스트 공정에 있어서, 전지 보호 집적 회로(120)를 테스트하는 검사 장치가 실행하는 처리 공정의 흐름의 일례를 나타낸다. 검사 장치는 전지 보호 집적 회로(120)의 각각에 대하여 본 보정 방법을 실행한다. 도 5는 과전류 검출 전압 보정 방법의 제1예의 작용 효과의 일례를 나타내는 도면이다. 도 4 및 도 5를 참조하여, 과전류 검출 전압 보정 방법의 제1예에 대해서 이하 설명한다.

측정 스텝 S11에서, 검사 장치는 트랜지스터(11, 12)를 소정의 기준 온도 T0 또한 소정의 기준 게이트 전압값 Vgs0에서 온시키고, 기준 온도 T0 또한 기준 게이트 전압값 Vgs0에서의 트랜지스터(11, 12)의 Rsson을 측정한다.

트랜지스터(11, 12)의 Rsson은 트랜지스터(11)의 온 저항의 저항값과 트랜지스터(12)의 온 저항의 저항값의 합이다. 검사 장치는 트랜지스터(12)의 소스가 접속되는 제1 소스 단자(96)와 트랜지스터(11)의 소스가 접속되는 제2 소스 단자(97) 사이의 전압을 측정함으로써, 트랜지스터(11, 12)의 Rsson을 측정할 수 있다.

기준 온도 T0은 소정값(예를 들면, 25℃)으로 설정되고, 기준 게이트 전압값 Vgs0은 소정값(예를 들면, 3.5V)으로 설정된다. 게이트 전압값은 트랜지스터의 게이트-소스간의 전압(VGS 또는 게이트 전압이라고도 칭한다)의 전압값을 나타내고, 기준 게이트 전압값 Vgs0는 VGS의 기준 전압값을 나타낸다.

추정 스텝 S12에서, 검사 장치는 측정 스텝 S11에서 측정된 기준 온도 T0 또한 기준 게이트 전압값 Vgs0에서의 트랜지스터(11, 12)의 Rsson을 사용하여, 소정의 식(1)에 따라, 다른 각 온도에서의 트랜지스터(11, 12)의 Rsson을 산출한다.

식(1)은 예를 들면,

Ron(T)=Ron(T0)×(1+α×(T-T0))

로 표시된다. Ron(T)은 임의의 온도 T에서의 트랜지스터(11, 12)의 Rsson을 나타내고, Ron(T0)은 측정 스텝 S11에서 측정된 Rsson을 나타내고, α는 트랜지스터(11, 12)의 종류에 따라 미리 결정된 고유한 상수이다. α는 Ron(T0)이 높을수록 커지는 미리 결정된 변수여도 된다.

검사 장치는 측정 스텝 S11에서 측정된 Ron(T0)을 식(1)에 대입함으로써, 도 6에 나타내는 바와 같이, 다른 각 온도 T1~TN에서의 트랜지스터(11, 12)의 Rsson을 산출한다. 도 6에 있어서, 예를 들면, Ron(T1)은 온도 T1에서의 트랜지스터(11, 12)의 Rsson을 나타내고, Ron(TN)은, 온도 TN에서의 트랜지스터(11, 12)의 Rsson을 나타낸다. 검사 장치는 식(1)에 따라, 다른 각 온도에서의 트랜지스터(11, 12)의 Rsson을 산출함으로써, 실제로 온도를 변화시키지 않고도, 기준 온도 T0 이외의 다른 각 온도 T1~TN에서의 트랜지스터(11, 12)의 Rsson을 추정할 수 있다.

이와 같이, 검사 장치는 각 온도 T0~TN에서의 트랜지스터(11, 12)의 Rsson을 도출함으로써, 트랜지스터(11, 12)의 Rsson의 온도 변화에 대한 구배 데이터(도 5 참조)를 추정할 수 있다.

추정 스텝 S12에서, 검사 장치는 예를 들면 도 7에 나타내는 구배 데이터 ΔRon(T)을 산출한다. ΔRon(T)은 온도 T에서의 트랜지스터(11, 12)의 Rsson과 측정 스텝 S11에서 측정된 Ron(T0)의 차분 데이터이다.

산출 스텝 S13에서, 검사 장치는 이차전지(200)의 충방전 전류의 온도 의존성을 캔슬하는 조정 데이터를, 측정 스텝 S11에서 측정된 Ron(T0)과 추정 스텝 S12에서 추정된 Ron(T1)~Ron(TN)을 사용하여 산출한다. 예를 들면, 산출 스텝 S13에서, 검사 장치는 과전류 검출값 Iover의 온도 의존성을 임의의 온도 T에서 캔슬하는 과전류 검출 전압값 Viover(T)을 산출하고, 산출한 과전류 검출 전압값 Viover(T)으로 과전류 검출 전압 Viover를 조정하기 위한 온도 조정 데이터를 산출한다. 온도 조정 데이터는 상기 서술한 역치 전압 조정 데이터의 일례이다.

검사 장치는 예를 들면 측정 스텝 S11에서 측정된 Ron(T0)과 추정 스텝 S12에서 추정된 Ron(T1)~Ron(TN)을 사용하여, 과전류 검출값 Iover의 온도 의존성을 임의의 온도 T에서 캔슬하는 과전류 검출 전압값 Viover(T)을 산출한다. 구체적으로는, 검사 장치는 과전류 검출값 Iover를 온도 의존성이 없는 전류값에 근접시키는 과전류 검출 전압값 Viover(T)을, 예를 들면 도 7에 나타내는 구배 데이터 ΔRon(T)을 사용하여 산출한다.

임의의 온도 T에서의 Ron(T)은,

Ron(T)=Ron(T0)+ΔRon(T)…식(2)

으로 표시된다.

따라서, 과전류 검출값 Iover를 온도 의존성이 없는 전류값(예를 들면, 전류값 Ic)에 근접시키는 과전류 검출 전압값 Viover(T)은,

Viover(T)

=Ron(T)×Ic

=(Ron(T0)+ΔRon(T))×Ic

=Ron(T0)×Ic+ΔRon(T)×Ic

…식(3)

으로 표시된다. 즉, 산출 스텝 S13에서, 검사 장치는 식(3)으로 산출되는 과전류 검출 전압값 Viover(T)으로 과전류 검출 전압 Viover를 조정하기 위한 온도 조정 데이터를 산출한다.

이와 같이, 산출 스텝 S13에서, 검사 장치는 온도 의존성이 없는 전류값에 방전 과전류 검출값을 근접시키는 과전류 검출 전압값 Viover(T)을 산출하고, 그 산출한 과전류 검출 전압값 Viover(T)으로 방전 과전류 검출 전압 Vdet3을 조정하기 위한 온도 조정 데이터 D3a를 산출한다. 방전 과전류 검출값은 방전 과전류 검출 회로(32)에서 검출되는 방전 과전류의 전류값을 나타낸다. 마찬가지로, 산출 스텝 S13에서, 검사 장치는 온도 의존성이 없는 전류값에 충전 과전류 검출값을 근접시키는 과전류 검출 전압값 Viover(T)을 산출하고, 그 산출한 과전류 검출 전압값 Viover(T)으로 충전 과전류 검출 전압 Vdet4을 조정하기 위한 온도 조정 데이터 D4a를 산출한다. 충전 과전류 검출값은 충전 과전류 검출 회로(35)에서 검출되는 충전 과전류의 전류값을 나타낸다.

보정 스텝 S14에서, 검사 장치는 산출 스텝 S13에서 산출된 온도 조정 데이터 D3a를 사용하여, 방전 과전류 검출 전압 Vdet3을 보정한다. 이것에 의해, 조정 회로(61)는 도 5에 나타내는 바와 같이 소정의 온도 범위 내에서 온도 T가 변동해도, 온도 T가 높아질수록 방전 과전류 검출 전압 Vdet3을 높게 조정할 수 있다. 이것에 의해, 온도 의존성이 없는 전류값에 방전 과전류 검출값을 근접시킬 수 있다. 예를 들면, 보정 스텝 S14에서, 검사 장치는 산출 스텝 S13에서 산출된 온도 조정 데이터 D3a를 메모리(60)에 판독 가능하게 기입한다. 이것에 의해, 조정 회로(61)는 메모리(60)로부터 온도 조정 데이터 D3a를 판독하여, 방전 과전류 검출 전압 Vdet3을 조정할 수 있다.

마찬가지로, 보정 스텝 S14에서, 검사 장치는 산출 스텝 S13에서 산출된 온도 조정 데이터 D4a를 사용하여, 충전 과전류 검출 전압 Vdet4를 보정한다. 이것에 의해, 조정 회로(61)는 도 5에 나타내는 바와 같이, 소정의 온도 범위 내에서 온도 T가 변동해도, 온도 T가 높아질수록 충전 과전류 검출 전압 Vdet4를 높게 조정할 수 있다. 이것에 의해, 온도 의존성이 없는 전류값에 충전 과전류 검출값을 근접시킬 수 있다. 예를 들면, 보정 스텝 S14에서, 검사 장치는 산출 스텝 S13에서 산출된 온도 조정 데이터 D4a를 메모리(60)에 판독 가능하게 기입한다. 이것에 의해, 조정 회로(61)는 메모리(60)로부터 온도 조정 데이터 D4a를 판독하고, 충전 과전류 검출 전압 Vdet4를 조정할 수 있다.

이와 같이, 본 보정 방법에 의하면, Rsson이 제조 불균일이나 온도의 변동에 의해 불균일하게 되어도, Rsson의 실측 결과에 기초하여 과전류 검출 전압을 온도로 보정하고 있으므로, 각각의 전지 보호 집적 회로간에서의 과전류 검출값의 불균일을 억제할 수 있다.

도 8은 조정 회로(61)의 구성의 제1예를 나타내는 도면이다. 조정 회로(61)는 기준 전압 생성 회로(62)와, 온도 보정 회로(63)와, 전압 가산 회로(64)를 가진다.

기준 전압 생성 회로(62)는 메모리(60)로부터 판독된 온도 조정 데이터에 따라 소정의 전압 V11을 생성하는 회로이다. 전압 V11은 식(3)의 우변의 제1항 「Ron(T0)×Ic」에 상당하는 소정의 기준 전압이다. 즉, 전압 V11은 온도 T에 따르지 않고 불변한 상수이다. 또한, 기준 전압 생성 회로(62)는 메모리(60)에 미리 기입된 온도 조정 데이터를 사용하지 않고, 회로적으로 미리 고정된 전압 V11을 생성하는 것이어도 된다.

온도 보정 회로(63)는 메모리(60)로부터 판독된 온도 조정 데이터에 따라 전압 V12를 생성하는 회로이다. 전압 V12는 식(3)의 우변의 제2항 「ΔRon(T)×Ic」에 상당하는 보정 전압이다. 즉, 전압 V12는 온도 T에 따라서 변화하는 변수이다.

전압 가산 회로(64)는 전압 V11과 전압 V12를 가산함으로써, 식(3)에 따라 변화하는 과전류 검출 전압을 생성한다. 즉, 전압 가산 회로(64)는 식(3)에 따라 변화하는 과전류 검출 전압으로, 충전 과전류 검출 회로(35)의 충전 과전류 검출 전압 Vdet4을 설정할 수 있다. 마찬가지로, 전압 가산 회로(64)는 식(3)에 따라 변화하는 과전류 검출 전압으로, 방전 과전류 검출 회로(32)의 방전 과전류 검출 전압 Vdet3을 설정할 수 있다.

도 9는 전지 보호 집적 회로(120)용의 과전류 검출 전압 보정 방법의 제2예를 나타내는 플로우차트이다. 도 9는 전지 보호 집적 회로(120)의 사양을 결정하는 선별 테스트 공정에 있어서, 전지 보호 집적 회로(120)를 테스트하는 검사 장치가 실행하는 처리 공정의 흐름의 일례를 나타낸다. 검사 장치는 전지 보호 집적 회로(120)의 각각에 대하여 본 보정 방법을 실행한다. 도 10은 과전류 검출 전압 보정 방법의 제2예의 작용 효과의 일례를 나타내는 도면이다. 도 9 및 도 10을 참조하여, 과전류 검출 전압 보정 방법의 제2예에 대해서 이하 설명한다. 또한, 상기 서술한 제1예와 동일한 점에 대해서는 상기 서술한 설명을 원용한다.

측정 스텝 S21에서, 검사 장치는 기준 온도 T0에서의 트랜지스터(11, 12)의 게이트 역치 전압 Vth를 측정하고, 또한, 트랜지스터(11, 12)를 소정의 기준 온도 T0 또한 소정의 기준 게이트 전압값 Vgs0에서 온시키고, 기준 온도 T0 또한 기준 게이트 전압값 Vgs0에서의 트랜지스터(11, 12)의 Rsson(=Ron(Vgs0))을 측정한다.

추정 스텝 S22에서, 검사 장치는 측정 스텝 S21에서 측정된 기준 온도 T0에서의 게이트 역치 전압 Vth를 사용하여, 소정의 식(4)에 따라, 기준 게이트 전압값 Vgs0 이외의 다른 각 게이트 전압값에서의 트랜지스터(11, 12)의 Rsson을 산출한다.

식(4)은 예를 들면,

Ron(VGS)=A/(VGS-Vth)+C

로 표시된다. Ron(VGS)은 임의의 게이트 전압 VGS에서의 트랜지스터(11, 12)의 Rsson을 나타내고, Vth는 측정 스텝 S21에서 측정된 게이트 역치 전압을 나타내고, A, C는 트랜지스터(11, 12)의 종류에 따라 미리 결정된 고유한 상수이다. A, C는 Ron(Vgs0)이 높을수록 작아지는 미리 결정된 변수여도 된다.

검사 장치는 측정 스텝 S21에서 측정된 Vth를 식(4)에 대입함으로써, 도 12에 나타내는 바와 같이 다른 각 게이트 전압값 Vgs1~VgsN에서의 트랜지스터(11, 12)의 Rsson을 산출한다. 도 12에 있어서, 예를 들면, Ron(Vgs1)은 게이트 전압값 Vgs1에서의 트랜지스터(11, 12)의 Rsson을 나타내고, Ron(VgsN)은 게이트 전압값 VgsN에서의 트랜지스터(11, 12)의 Rsson을 나타낸다. 검사 장치는 식(4)에 따라, 다른 각 게이트 전압값에서의 트랜지스터(11, 12)의 Rsson을 산출함으로써, 실제로 게이트 전압값을 변화시키지 않아도, 기준 게이트 전압값 Vgs0 이외의 다른 각 게이트 전압값 Vgs1~VgsN에서의 트랜지스터(11, 12)의 Rsson을 추정할 수 있다.

이와 같이, 검사 장치는 각 게이트 전압값 Vgs0~VgsN에서의 트랜지스터(11, 12)의 Rsson을 도출함으로써, 트랜지스터(11, 12)의 Rsson의 VGS 변화에 대한 구배 데이터(도 10 참조)를 추정할 수 있다.

추정 스텝 S22에서, 검사 장치는 예를 들면 도 13에 나타내는 구배 데이터 ΔRon(VGS)을 산출한다. ΔRon(VGS)은 게이트 전압 VGS에서의 트랜지스터(11, 12)의 Rsson과 측정 스텝 S21에서 측정된 Ron(Vgs0)의 차분 데이터이다.

산출 스텝 S23에서, 검사 장치는 이차전지(200)의 충방전 전류의 트랜지스터(11, 12)의 게이트 전압 의존성을 캔슬하는 조정 데이터를, 측정 스텝 S21에서 측정된 Ron(Vgs0)과 추정 스텝 S22에서 추정된 Ron(Vgs1)~Ron(VgsN)을 사용하여 산출한다. 예를 들면, 산출 스텝 S23에서, 검사 장치는 과전류 검출값 Iover의 게이트 전압 의존성을 임의의 게이트 전압 VGS에서 캔슬하는 과전류 검출 전압값 Viover(VGS)을 산출하고, 산출한 과전류 검출 전압값 Viover(VGS)으로 과전류 검출 전압 Viover를 조정하기 위한 VGS 조정 데이터를 산출한다. VGS 조정 데이터는 상기 서술한 역치 전압 조정 데이터의 일례이다.

검사 장치는 예를 들면 측정 스텝 S21에서 측정된 Ron(Vgs0)과 추정 스텝 S22에서 추정된 Ron(Vgs1)~Ron(VgsN)을 사용하여, 과전류 검출값 Iover의 게이트 전압 의존성을 임의의 게이트 전압 VGS에서 캔슬하는 과전류 검출 전압값 Viover(VGS)을 산출한다. 구체적으로는 검사 장치는 과전류 검출값 Iover를 게이트 전압 의존성이 없는 전류값에 근접시키는 과전류 검출 전압값 Viover(VGS)을 예를 들면 도 13에 나타내는 구배 데이터 ΔRon(VGS)를 사용하여 산출한다.

임의의 게이트 전압 VGS에서의 Ron(VGS)은,

Ron(VGS)=Ron(Vgs0)+ΔRon(VGS)…식(5)

으로 표시된다.

따라서, 과전류 검출값 Iover를 게이트 전압 의존성이 없는 전류값(예를 들면, 전류값 Ic)에 근접시키는 과전류 검출 전압값 Viover(VGS)은,

Viover(VGS)

=Ron(VGS)×Ic

=(Ron(Vgs0)+ΔRon(VGS))×Ic

=Ron(Vgs0)×Ic+ΔRon(VGS)×Ic

…식(6)

으로 표시된다. 즉, 산출 스텝 S23에서, 검사 장치는 식(6)으로 산출되는 과전류 검출 전압값 Viover(VGS)으로 과전류 검출 전압 Viover를 조정하기 위한 VGS 조정 데이터를 산출한다.

이와 같이, 산출 스텝 S23에서, 검사 장치는 게이트 전압 의존성이 없는 전류값에 방전 과전류 검출값을 근접시키는 과전류 검출 전압값 Viover(VGS)를 산출하고, 그 산출한 과전류 검출 전압값 Viover(VGS)으로 방전 과전류 검출 전압 Vdet3을 조정하기 위한 VGS 조정 데이터 D3b를 산출한다. 마찬가지로, 산출 스텝 S23에서, 검사 장치는 게이트 전압 의존성이 없는 전류값에 충전 과전류 검출값을 근접시키는 과전류 검출 전압값 Viover(T)을 산출하고, 그 산출한 과전류 검출 전압값 Viover(T)으로 충전 과전류 검출 전압 Vdet4를 조정하기 위한 VGS 조정 데이터 D4b를 산출한다.

보정 스텝 S24에서, 검사 장치는 산출 스텝 S23에서 산출된 VGS 조정 데이터 D3b를 사용하여, 방전 과전류 검출 전압 Vdet3을 보정한다. 이것에 의해, 조정 회로(61)는 도 10에 나타내는 바와 같이 소정의 게이트 전압 범위 내에서 게이트 전압 VGS가 변동해도, 게이트 전압 VGS가 높아질수록 방전 과전류 검출 전압 Vdet3을 낮게 조정할 수 있다. 이것에 의해, 게이트 전압 의존성이 없는 전류값에 방전 과전류 검출값을 근접시킬 수 있다. 예를 들면, 보정 스텝 S24에서, 검사 장치는 산출 스텝 S23에서 산출된 VGS 조정 데이터 D3b를 메모리(60)에 판독 가능하게 기입한다. 이것에 의해, 조정 회로(61)는 메모리(60)로부터 VGS 조정 데이터 D3b를 판독하여, 방전 과전류 검출 전압 Vdet3을 조정할 수 있다.

마찬가지로, 보정 스텝 S24에서, 검사 장치는 산출 스텝 S23에서 산출된 VGS 조정 데이터 D4b를 사용하여, 충전 과전류 검출 전압 Vdet4를 보정한다. 이것에 의해, 조정 회로(61)는 도 10에 나타내는 바와 같이 소정의 게이트 전압 범위 내에서 게이트 전압 VGS가 변동해도, 온도 T가 높아질수록 충전 과전류 검출 전압 Vdet4를 낮게 조정할 수 있다. 이것에 의해, 게이트 전압 의존성이 없는 전류값에 충전 과전류 검출값을 근접시킬 수 있다. 예를 들면, 보정 스텝 S24에서, 검사 장치는 산출 스텝 S23에서 산출된 VGS 조정 데이터 D4b를 메모리(60)에 판독 가능하게 기입한다. 이것에 의해, 조정 회로(61)는 메모리(60)로부터 VGS 조정 데이터 D4b를 판독하여, 충전 과전류 검출 전압 Vdet4를 조정할 수 있다.

이와 같이, 본 보정 방법에 의하면, Rsson이 제조 불균일이나 VGS의 변동에 의해 불균일하게 되어도, Rsson의 실측 결과에 기초하여 과전류 검출 전압을 VGS로 보정하고 있으므로, 각각의 전지 보호 집적 회로간에서의 과전류 검출값의 불균일을 억제할 수 있다.

도 11은 조정 회로(61)의 구성의 제2예를 나타내는 도면이다. 조정 회로(61)는 기준 전압 생성 회로(62)와, VGS 보정 회로(65)와, 전압 가산 회로(66)를 가진다.

기준 전압 생성 회로(62)는 메모리(60)로부터 판독된 VGS 조정 데이터에 따라, 소정의 전압 V21을 생성하는 회로이다. 전압 V21은 식(6)의 우변의 제1항 「Ron(Vgs0)×Ic」에 상당하는 소정의 기준 전압이다. 즉, 전압 V21은 게이트 전압 VGS에 따르지 않고 불변한 상수이다. 또한, 기준 전압 생성 회로(62)는 메모리(60)에 미리 기입된 VGS 조정 데이터를 사용하지 않고, 회로적으로 미리 고정된 전압 V21을 생성하는 것이어도 된다.

VGS 보정 회로(65)는 메모리(60)로부터 판독된 VGS 조정 데이터에 따라 전압 V22를 생성하는 회로이다. 전압 V22는 식(6)의 우변의 제2항 「ΔRon(VGS)×Ic」에 상당하는 보정 전압이다. 즉, 전압 V22는 게이트 전압 VGS에 따라 변화하는 변수이다.

전압 가산 회로(66)는 전압 V21과 전압 V22를 가산함으로써, 식(6)에 따라 변화하는 과전류 검출 전압을 생성한다. 즉, 전압 가산 회로(66)는 식(6)에 따라 변화하는 과전류 검출 전압으로, 충전 과전류 검출 회로(35)의 충전 과전류 검출 전압 Vdet4를 설정할 수 있다. 마찬가지로, 전압 가산 회로(66)는 식(6)에 따라 변화하는 과전류 검출 전압으로, 방전 과전류 검출 회로(32)의 방전 과전류 검출 전압 Vdet3을 설정할 수 있다.

이상, 과전류 검출 전압 보정 방법을 실시형태에 의해 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 다른 실시형태의 일부 또는 전부와의 조합이나 치환 등의 각종 변형 및 개량이 본 발명의 범위 내에서 가능하다.

예를 들면, 도 4의 과전류 검출 전압 보정 방법의 제1예와 도 9의 과전류 검출 전압 보정 방법의 제2예를 조합해도 된다. 구체적으로는 검사 장치는 도 4 내의 각 스텝과 도 9 내의 각 스텝을 양쪽 모두 실시한다.

이 경우, 임의의 온도 T 또한 임의의 게이트 전압 VGS에서의 트랜지스터(11, 12)의 Rsson(=Ron(T, VGS))는

Ron(T, VGS)

=Ron(T0,Vgs0)+ΔRon(T)+ΔRon(VGS)

…식(7)

으로 표시된다. Ron(T0,Vgs0)은 측정 스텝 S11에서 측정된 Ron(T), 또는 측정 스텝 S21에서 측정된 Ron(Vgs0)과 동일하다.

따라서, 과전류 검출값 Iover를 온도 의존성 및 게이트 전압 의존성이 없는 전류값(예를 들면, 전류값 Ic)에 근접시키는 과전류 검출 전압값 Viover(T, VGS)는

Viover(T, VGS)

=Ron(T, VGS)×Ic

=(Ron(T0,Vgs0)+ΔRon(T)+ΔRon(VGS))×Ic

=Ron(T0,Vgs0)×Ic+ΔRon(T)×Ic+ΔRon(VGS)×Ic

…식(8)

으로 표시된다. 즉, 산출 스텝 S13(S23)에서, 검사 장치는 식(8)으로 산출되는 과전류 검출 전압값 Viover(T, VGS)으로 과전류 검출 전압 Viover를 조정하기 위한 온도 조정 데이터를 산출한다. 이하의 처리 공정은 상기 서술한 바와 마찬가지이기 때문에, 상기 서술한 설명을 원용한다.

도 14는 조정 회로(61)의 구성의 제3예를 나타내는 도면이다. 조정 회로(61)는 기준 전압 생성 회로(62)와, 온도 보정 회로(63)와, VGS 보정 회로(65)와, 전압 가산 회로(67)를 가진다.

기준 전압 생성 회로(62)는 메모리(60)로부터 판독된 역치 전압 조정 데이터에 따라, 소정의 전압 V31을 생성하는 회로이다. 전압 V31은 식(8)의 우변의 제1항 「Ron(T0,Vgs0)×Ic」에 상당하는 소정의 기준 전압이다. 즉, 전압 V31은 온도 T에 따르지 않고 불변한 상수이다. 또한, 기준 전압 생성 회로(62)는 메모리(60)에 미리 기입된 역치 전압 조정 데이터를 사용하지 않고, 회로적으로 미리 고정된 전압 V31을 생성하는 것이어도 된다.

온도 보정 회로(63)는 메모리(60)로부터 판독된 역치 전압 조정 데이터에 따라 전압 V32를 생성하는 회로이다. 전압 V32는 식(8)의 우변의 제2항 「ΔRon(T)×Ic」에 상당하는 보정 전압이다. 즉, 전압 V32는 온도 T에 따라 변화하는 변수이다.

VGS 보정 회로(65)는 메모리(60)로부터 판독된 역치 전압 조정 데이터에 따라 전압 V33을 생성하는 회로이다. 전압 V33은 식(8)의 우변의 제3항 「ΔRon(VGS)×Ic」에 상당하는 보정 전압이다. 즉, 전압 V33은 게이트 전압 VGS에 따라 변화하는 변수이다.

전압 가산 회로(67)는 전압 V31과 전압 V32와 전압 V33을 가산함으로써, 식(8)에 따라 변화하는 과전류 검출 전압을 생성한다. 즉, 전압 가산 회로(67)는 식(8)에 따라 변화하는 과전류 검출 전압으로, 충전 과전류 검출 회로(35)의 충전 과전류 검출 전압 Vdet4을 설정할 수 있다. 마찬가지로, 전압 가산 회로(64)는 식(8)에 따라 변화하는 과전류 검출 전압으로, 방전 과전류 검출 회로(32)의 방전 과전류 검출 전압 Vdet3을 설정할 수 있다.

또, 메모리(60)가 없는 경우, 과전류 검출 전압 보정 방법에 있어서, 검사 장치는 보정 스텝의 단계에서, 산출 스텝에서 산출된 조정 데이터를 사용하여, 과전류 검출 전압을 레이저 트리밍 등에 의해 보정해도 된다.

21…이상 검출 회로 22…과충전 검출 회로
27…과방전 검출 회로 32…방전 과전류 검출 회로
35…충전 과전류 검출 회로 38…단락 검출 회로
44…논리 회로 60…메모리
61…조정 회로 98…전지 보호 제어 회로
100…전지팩 110…전지 보호 장치
120…전지 보호 집적 회로 200…이차전지

Claims

제1 단자와 제2 단자의 단자간의 전류 경로;
상기 전류 경로에 직렬로 삽입되고, 이차전지의 전류를 제어하는 트랜지스터;
상기 트랜지스터가 온으로 되어 있을 때의 상기 단자간의 전압과, 상기 이차전지의 과전류의 검출용으로 설정된 과전류 검출 전압과의 대소관계를 감시하는 과전류 검출 회로; 및
상기 대소관계의 반전이 상기 과전류 검출 회로에 의해 검출된 경우, 상기 트랜지스터를 오프시키는 제어 회로;를 내장하는 전지 보호 집적 회로에 관하여, 상기 과전류 검출 전압을 보정하는 방법으로서,
상기 트랜지스터를 소정의 온도에서 온시키고, 상기 단자간의 상기 소정의 온도에서의 저항값을 측정하는 측정 스텝;
상기 측정 스텝에서 측정된 저항값을 사용하여, 상기 단자간의 각 온도에서의 저항값을 추정하는 추정 스텝;
상기 이차전지의 충방전 전류의 온도 의존성을 캔슬하는 조정 데이터를, 상기 측정 스텝에서 측정된 저항값과 상기 추정 스텝에서 추정된 저항값을 사용하여 산출하는 산출 스텝; 및
상기 산출 스텝에서 산출된 조정 데이터를 사용하여, 상기 과전류 검출 전압을 보정하는 보정 스텝;을 가지는 것을 특징으로 하는 과전류 검출 전압 보정 방법.
제1 단자와 제2 단자의 단자간의 전류 경로;
상기 전류 경로에 직렬로 삽입되고, 이차전지의 전류를 제어하는 트랜지스터;
상기 트랜지스터가 온으로 되어 있을 때의 상기 단자간의 전압과, 상기 이차전지의 과전류의 검출용으로 설정된 과전류 검출 전압과의 대소관계를 감시하는 과전류 검출 회로; 및
상기 대소관계의 반전이 상기 과전류 검출 회로에 의해 검출된 경우, 상기 트랜지스터를 오프시키는 제어 회로;를 내장하는 전지 보호 집적 회로에 관하여, 상기 과전류 검출 전압을 보정하는 방법으로서,
상기 트랜지스터의 소정의 온도에서의 게이트 역치 전압을 측정하고, 또한, 상기 트랜지스터를 소정의 게이트 전압값에서 온시키고, 상기 단자간의 상기 소정의 게이트 전압값에서의 저항값을 측정하는 측정 스텝;
상기 측정 스텝에서 측정된 게이트 역치 전압을 사용하여, 상기 단자간의 각 게이트 전압값에서의 저항값을 추정하는 추정 스텝;
상기 이차전지의 충방전 전류의 상기 트랜지스터의 게이트 전압 의존성을 캔슬하는 조정 데이터를, 상기 측정 스텝에서 측정된 저항값과 상기 추정 스텝에서 추정된 저항값을 사용하여 산출하는 산출 스텝; 및
상기 산출 스텝에서 산출된 조정 데이터를 사용하여, 상기 과전류 검출 전압을 보정하는 보정 스텝;을 가지는 것을 특징으로 하는 과전류 검출 전압 보정 방법.
제 1 항 또는 제 2 항에 있어서, 상기 전지 보호 집적 회로는 불휘발성의 메모리와, 상기 메모리로부터 판독된 데이터에 따라 상기 과전류 검출 전압을 조정하는 조정 회로를 구비하고,
상기 보정 스텝은 상기 산출 스텝에서 산출된 조정 데이터를, 상기 메모리에 판독 가능하게 기입하는 것을 특징으로 하는 과전류 검출 전압 보정 방법.
제 1 항 또는 제 2 항에 있어서,
상기 트랜지스터는,
상기 이차전지의 충전 방향의 전류를 제어하는 충전 제어 트랜지스터와, 상기 이차전지의 방전 방향의 전류를 제어하는 방전 제어 트랜지스터의 양 트랜지스터가 직렬로 접속되는 구성을 가지고,
상기 과전류 검출 회로는,
상기 양 트랜지스터가 모두 온으로 되어 있을 때의 상기 단자간의 전압과, 상기 방전 방향의 상기 과전류의 검출용으로 설정된 방전 과전류 검출 전압과의 제1 대소관계를 감시하는 방전 과전류 검출 회로;
상기 양 트랜지스터가 모두 온으로 되어 있을 때의 상기 단자간의 전압과, 상기 충전 방향의 상기 과전류의 검출용으로 설정된 충전 과전류 검출 전압과의 제2 대소관계를 감시하는 충전 과전류 검출 회로;를 가지고,
상기 제어 회로는,
상기 제1 대소관계의 반전이 상기 방전 과전류 검출 회로에 의해 검출된 경우, 상기 방전 제어 트랜지스터를 오프시키고, 상기 제2 대소관계의 반전이 상기 충전 과전류 검출 회로에 의해 검출된 경우, 상기 충전 제어 트랜지스터를 오프시키는 것이며,
상기 방전 과전류 검출 전압과 상기 충전 과전류 검출 전압을 보정하는 것을 특징으로 하는 과전류 검출 전압 보정 방법.
제1 단자와 제2 단자의 단자간의 전류 경로;
상기 전류 경로에 직렬로 삽입되고, 이차전지의 전류를 제어하는 트랜지스터;
상기 트랜지스터가 온으로 되어 있을 때의 상기 단자간의 전압과, 상기 이차전지의 과전류의 검출용으로 설정된 과전류 검출 전압과의 대소관계를 감시하는 과전류 검출 회로;
상기 대소관계의 반전이 상기 과전류 검출 회로에 의해 검출된 경우, 상기 트랜지스터를 오프시키는 제어 회로;
상기 트랜지스터의 온 저항의 온도 의존성, 또는 상기 트랜지스터의 게이트 전압 의존성을 보정하는 조정 데이터, 상기 트랜지스터의 온 저항의 개체 불균일을 보정하는 조정 데이터의 적어도 일방의 조정 데이터가 기입된 불휘발성의 메모리; 및
상기 메모리로부터 판독된 상기 조정 데이터에 따라 상기 과전류 검출 전압을 조정하는 조정 회로;를 내장하는 것을 특징으로 하는 전지 보호 집적 회로.
제 5 항에 있어서,
상기 조정 회로는,
소정의 기준 전압을 생성하는 생성 회로;
상기 메모리로부터 판독된 상기 조정 데이터에 따라, 온도 또는 상기 트랜지스터의 게이트 전압값에 따라 변화하는 보정 전압을 생성하는 보정 회로; 및
상기 기준 전압과 상기 보정 전압을 가산함으로써, 상기 과전류 검출 전압을 설정하는 가산 회로;를 가지는 것을 특징으로 하는 전지 보호 집적 회로.