KR101660687B1 - 반도체 칩 표면실장방법 - Google Patents

반도체 칩 표면실장방법 Download PDF

Info

Publication number
KR101660687B1
KR101660687B1 KR1020150052216A KR20150052216A KR101660687B1 KR 101660687 B1 KR101660687 B1 KR 101660687B1 KR 1020150052216 A KR1020150052216 A KR 1020150052216A KR 20150052216 A KR20150052216 A KR 20150052216A KR 101660687 B1 KR101660687 B1 KR 101660687B1
Authority
KR
South Korea
Prior art keywords
tape
wafer
semiconductor chip
curable
surface mounting
Prior art date
Application number
KR1020150052216A
Other languages
English (en)
Inventor
백명호
여준동
Original Assignee
백명호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 백명호 filed Critical 백명호
Priority to KR1020150052216A priority Critical patent/KR101660687B1/ko
Application granted granted Critical
Publication of KR101660687B1 publication Critical patent/KR101660687B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 칩 표면실장방법에 관한 것으로서, 보다 상세하게는 웨이퍼의 범프가 형성된 면에 열박리성 테이프를 부착하여 반전시킴으로써 매우 단순하게 표면실장공정을 수행할 수 있는 반도체 칩 표면실장방법에 관한 것이다.
본 발명에 의한 반도체 칩 표면실장방법은 1) 웨이퍼의 범프가 형성된 면의 이면에 UV경화성 테이프를 부착하는 단계; 2) 상기 웨이퍼의 범프가 형성된 면에 열박리성 테이프를 부착하는 단계; 3) 상기 웨이퍼를 상하 반전시키는 단계; 4) UV를 조사하여 UV경화성 테이프를 경화시키는 단계; 5) UV경화성 테이프를 제거하는 단계; 6) 열을 가하여 열박리성 테이프의 점착력을 저하시키는 단계; 및 7) 상기 웨이퍼에서 개별 칩을 분리하여 기판에 표면실장하는 단계;를 포함한다.

Description

반도체 칩 표면실장방법{METHOD FOR SURFACE MOUNTING OF SEMICONDUCTOR CHIP}
본 발명은 반도체 칩 표면실장방법에 관한 것으로서, 보다 상세하게는 웨이퍼의 범프가 형성된 면에 열박리성 테이프를 부착하여 반전시킴으로써 매우 단순하게 표면실장공정을 수행할 수 있는 반도체 칩 표면실장방법에 관한 것이다.
잘 알려진 바와 같이, 표면실장공정은 인쇄회로기판의 랜드에 솔더를 프린팅한 후 솔더가 프린팅된 랜드에 반도체 칩 등 표면실장소자의 리드를 일치시켜 탑재하고, 표면실장소자가 탑재된 인쇄회로기판에 적외선 복사열을 가하여 상기 솔더를 녹여 붙여 표면실장소자의 리드와 인쇄회로기판의 랜드를 접속시키는 공정이다.
최근 반도체 소자를 응용한 전자제품의 경박단소화 경향에 따라 반도체 패키지도 소형화 및 고밀도화되고 있기 때문에, 반도체 패키지의 사이즈를 줄이기 위해 반도체 소자를 칩 단위 패키지(chip scaled package, CSP)나 플립칩 패키지와 같이 격자형 패키지가 널리 이용되고 있는데, 도 1을 참조하면, 웨이퍼(100)의 개별 칩(110)은 솔더 볼(범프, 112)가 형성되어 있고, 웨이퍼 프레임(도 2의 '130' 참조)에 UV경화성 테이프(120)와 함께 고정되어 있다.
도 3을 참조하여 표면실장공정(Surface Mounting Technology)을 설명한다. 도시된 바와 같이, 웨이퍼 프레임(도 2의 '130' 참조)으로부터 개별 칩(110)을 분리하여 반전(110A)한다. 웨이퍼에서 개별 칩을 분리할 때는 솔더 볼이 상향한 상태이나, 기판(S)에 표면실장할 때에는 솔더 볼(112)이 하향해야 하기 때문이다. 이와 같이 솔더볼(112)이 하향한 상태로 트레이(T)에 안착시키고, 트레이(T)로부터 다시 피커(300)로 파지하여 기판의 랜드에 반도체 칩을 실장하여 접속한다.
이와 같이 개별 칩을 상하 반전하여 기판에 실장해야 하는데, 종래에는 웨이퍼에서 직접 반전하여 기판에 표면실장하는데, 이 경우 설비투자가 고가이고 택타임이 길다는 문제가 있다.
또한 플립 칩 본딩 기술은 도전성 재질의 범프(Bump)를 이용하여 반도체 칩을 실장 수단에 직접 실장하는 기술로서, 기존의 와이어 본딩(wire bonding) 기술 및 테이프 배선 기판을 이용한 탭(TAB, Tape Automated Bonding) 기술에 비하여 고속화와 고집적화 그리고 소형화 등에 있어서 우수한 효과를 갖는다. 그러나 이 경우도 고가의 플립 칩 전용 설비가 필요하다는 문제가 있다.
한편, 개별 칩을 분리한 후, 캐리어 테이프에 수납하여 표면실장공정에 투입하는 경우도 있다.
도 4는 일반적인 캐리어 테이프(200)를 나타낸 것이다. 도시된 바와 같이, 캐리어 테이프(200)는 반도체 칩(110) 등을 수납할 수 있는 포켓(211)이 복수개 형성된 수납테이프(210)와, 포켓(211)에 반도체 칩(110)을 수납한 후에 상면을 커버테이프(220)에 의해 밀봉하는 것이다. 이러한 캐리어 테이프(200)를 롤 형태로 감아서 표면실장설비로 이송, 공급한다.
도 5는 일반적인 테이핑장치를 나타낸 것이다.
도시된 바와 같이, 종래의 테이핑장치(10)는 반도체 칩 등의 워크를 직선으로 공급하도록 안내부(13a,13b)가 형성된 피더(13)와, 외주를 따라 워크 수납부(12a,12b,12)가 다수개 형성되어 회전되는 인덱스 테이블(11)과, 상기 인덱스테이블(11)의 일측 상부에 각각 구비되는 제1 및 제2검사수단(15,16)과, 반송수단(17)을 포함한다.
또한 상기 워크 수납부에 상기 워크가 전달되었는지를 식별하는 센서가 구비된다.
상기 제1 및 제2검사수단(15,16)은 각각 검사부(15a,15b,16a,16b)를 구비하여 하방에 위치되는 워크 수납부(12)에 수납된 워크를 검사한다.
상기 반송수단(17)은 제1 및 제2검사수단(15,16)을 통해 양품으로 판정된 워크를 캐리어 테이프(20)에 전달하는 구성요소로서, 전달부(17a,17b)가 구비되어 있다.
상기 캐리어 테이프(20)는 워크를 수납하는 다수의 수납홈(21)과, 이동을 위한 스프라켓 홀(20)이 형성되어 있다.
또한 상기 피더(13)의 일측에 연결되어 피처리물인 워크를 수납하는 저장수단(미도시)이 구비된다.
또한 상기 센서에 의해 워크 수납부에 워크가 감지된 경우, 상기 인덱스 테이블을 단속적으로 회전시키면서 검사수단 및 반송수단을 작동시켜 이송된 상기 워크를 검사 및 반송하도록 제어하는 구동제어부(미도시)가 구비된다.
이와 같이 구성되는 종래의 테이핑 장치 역시 설비가 고가이고, 또한 테이핑 하는 공정시간을 고려한다면, 공정 택타임이 길다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 웨이퍼의 범프가 형성된 면에 열박리성 테이프를 부착하여 반전시킴으로써 매우 단순하게 표면실장공정을 수행할 수 있는 반도체 칩 표면실장방법을 제공함에 있다.
본 발명의 다른 목적은 반도체 칩을 테이프 캐리어에 수납하는 공정이나 플립칩 전용 설비 등이 불필요한 반도체 칩 표면실장방법을 제공함에 있다.
위와 같은 기술적 과제를 해결하기 위하여 본 발명에 의한 반도체 칩 표면실장방법은 1) 웨이퍼의 범프가 형성된 면의 이면에 UV경화성 테이프를 부착하는 단계; 2) 상기 웨이퍼의 범프가 형성된 면에 점착테이프를 부착하는 단계; 3) 상기 웨이퍼를 상하반전시키는 단계; 4) UV를 조사하여 상기 UV경화성 테이프를 경화시키는 단계; 5) 상기 UV경화성 테이프를 제거하는 단계; 6) 상기 점착테이프의 점착력을 저하시키는 단계; 및 7) 상기 웨이퍼에서 개별 칩을 분리하여 기판에 표면실장하는 단계;를 포함한다.
또한 상기 점착테이프는 소정의 열을 가하면 점착력이 저하되는 열박리성 테이프인 것이 바람직하다.
또한 상기 6)단계는 상기 점착테이프에 열을 가하여 점착력을 저하시키는 것이 바람직하다.
본 발명에 따르면, 웨이퍼의 범프가 형성된 면에 열박리성 테이프를 부착하여 반전시킴으로써 매우 단순하게 표면실장공정을 수행할 수 있는 효과가 있다.
따라서 반도체 칩을 테이프 캐리어에 수납하는 공정이나 플립 칩 전용 장비 등이 불필요하다.
도 1은 일반적인 웨이퍼를 나타낸 것이다.
도 2는 웨이퍼 프레임을 나타낸 것이다.
도 3은 일반적인 표면실장공정을 나타낸 것이다.
도 4는 일반적인 캐리어 테이프를 나타낸 것이다.
도 5는 테이핑 머신을 나타낸 것이다.
도 6 및 도 7은 본 발명에 의한 반도체 칩 분리공정을 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 반도체 칩 표면실장방법을 구체적으로 설명한다.
도 6 및 도 7을 참조하면, 본 발명에 의한 반도체 칩 표면실장방법은 웨이퍼 공정에서 웨이퍼(111)의 범프가 형성된 면의 이면에 UV경화성 테이프(120)를 부착하고 웨이퍼 프레임(130)에 의해 고정된다(도 6의 (a),도 7의 S10).
상기 웨이퍼 프레임(130)에 고정된 상태에서 공지의 후프링(Hoop Ring)을 이용하여 개별 칩 사이의 갭을 확장시킨다. 이것은 피커(300)가 개별 칩(110)을 용이하게 흡착하기 위함이다.
이 상태에서 솔더 볼(범프,112)이 형성된 면에 점착테이프를 부착한다도 6의 (b),(도 7의 S12). 본 실시예에서는 점착테이프로서 열박리성 테이프(140)를 사용하는 것이 바람직하다. 물론, 웨이퍼의 고정 및 반송을 위해 열박리성 테이프(140)와 함께 웨이퍼 프레임(130)에 고정된다. 그런데 본 실시예와 달리 점착테이프는 열박리상 테이프가 아닌 다른 점착테이프도 적용이 가능하다. 예를 들어 점착테이프로서 UV경화성 테이프를 사용하는 것도 가능하다. 이 경우, 웨이퍼의 범프가 형성된 면의 이면에 부착되는 UV경화성 테이프(120)와는 다른 점도나 경화 조건를 갖는 것이 바람직하다.
이와 같이 웨이퍼(111)의 저면에 UV경화성 테이프(120)가 부착되고, 상면에 열박리성 테이프(140)가 부착된 상태에서 상하 반전을 실시한다(도 6의 (c),도 7의 S14). 즉, 웨이퍼의 상면에 UV경화성 테이프(120)가 위치되고, 저면에 열박리성 테이프(140)가 위치되도록 하는 것이다.
다음으로, UV램프(400)를 이용하여 UV경화성 테이프(120)에 UV를 조사하게 되면, 점착력이 10% 미만으로 저하되고, 열박리성 테이프의 점착력보다 상대적으로 약하게 된다(도 6의 (d),도 7의 S16).
이 상태에서 UV경화성 테이프(120)와 웨이퍼 프레임(130)을 제거하면 웨이퍼 상태의 개별 칩은 열박리성 테이프 쪽으로 이전된다(도 6의 (e),도 7의 S18).
다음으로, 상기 웨이퍼 프레임(130)에 고정된 상태에서 공지의 후프링(Hoop Ring)을 이용하여 다시 한번 개별 칩 사이의 갭을 확장시킨다.
다음으로, 웨이퍼를 핫 플레이트(Hot Plate, 500)에 올려 놓고 일정 시간 소정의 온도로 가열을 한다(도 6의 (f),도 7의 S20).
이와 같이 열을 가함으로써 열박리성 테이프(140)의 점착력을 10%미만으로 저하시킨다.
이 상태에서 피커(300)로 개별 칩을 흡착하여 이송한 다음, 기판(S) 상에 형성된 랜드(P)에 개별 칩을 표면실장할 수 있는 것이다(도 6의 (h),도 7의 S22).
이러한 구성을 통해 복잡한 테이핑 설비나 공정이 불필요하고, 또한 플립칩 전용 설비 등이 없이도 단순하게 반도체 칩을 표면실장할 수 있는 것이다.
111: 웨이퍼
112: 솔더볼(범프)
120: UV경화성 테이프
130: 웨이퍼 프레임
140: 열박리성 테이프
300: 피커
400: UV램프
500: 핫 플레이트(Hot Plate)

Claims (3)

  1. 범프가 형성된 반도체 칩을 인쇄회로기판에 실장하는 방법에 있어서,
    1) 웨이퍼의 범프가 형성된 면의 이면에 UV경화성 테이프를 부착하는 단계;
    2) 상기 웨이퍼의 범프가 형성된 면에 점착테이프를 부착하는 단계;
    3) 상기 웨이퍼를 상하반전시키는 단계;
    4) UV를 조사하여 상기 UV경화성 테이프를 경화시키는 단계;
    5) 상기 UV경화성 테이프를 제거하는 단계;
    6) 상기 점착테이프의 점착력을 저하시키는 단계; 및
    7) 상기 웨이퍼에서 개별 칩을 분리하여 기판에 표면실장하는 단계;를 포함하고,
    상기 점착테이프는 소정의 열을 가하면 점착력이 저하되는 열박리성 테이프이고,
    상기 6)단계는 상기 점착테이프에 열을 가하여 점착력을 저하시키며,
    상기 1)단계와 2)단계 사이에는 상기 개별 칩 사이의 갭을 확장시키는 단계가 더 부가되는 것을 특징으로 하는 반도체 칩 표면실장방법.
  2. 삭제
  3. 삭제
KR1020150052216A 2015-04-14 2015-04-14 반도체 칩 표면실장방법 KR101660687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150052216A KR101660687B1 (ko) 2015-04-14 2015-04-14 반도체 칩 표면실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150052216A KR101660687B1 (ko) 2015-04-14 2015-04-14 반도체 칩 표면실장방법

Publications (1)

Publication Number Publication Date
KR101660687B1 true KR101660687B1 (ko) 2016-09-28

Family

ID=57101236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150052216A KR101660687B1 (ko) 2015-04-14 2015-04-14 반도체 칩 표면실장방법

Country Status (1)

Country Link
KR (1) KR101660687B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206267A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd 半導体装置の製造方法
JPH0637181A (ja) * 1992-07-21 1994-02-10 Nec Kansai Ltd 半導体装置の製造方法
KR20070033046A (ko) * 2004-08-03 2007-03-23 후루카와 덴끼고교 가부시키가이샤 반도체장치 제조방법 및 웨이퍼 가공용 테이프
KR20130039788A (ko) * 2011-10-13 2013-04-23 주식회사 네패스 반도체칩의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206267A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd 半導体装置の製造方法
JPH0637181A (ja) * 1992-07-21 1994-02-10 Nec Kansai Ltd 半導体装置の製造方法
KR20070033046A (ko) * 2004-08-03 2007-03-23 후루카와 덴끼고교 가부시키가이샤 반도체장치 제조방법 및 웨이퍼 가공용 테이프
KR20130039788A (ko) * 2011-10-13 2013-04-23 주식회사 네패스 반도체칩의 제조방법

Similar Documents

Publication Publication Date Title
US6653731B2 (en) Semiconductor device and method for fabricating same
KR102281279B1 (ko) 칩 패키징 장치 및 그 방법
KR101729335B1 (ko) 보호 테이프 박리 방법 및 그 장치
JP2004311938A (ja) マルチチップパッケージ用のダイ貼付と硬化インライン装置
KR102592226B1 (ko) 반도체 패키지 본딩헤드 및 본딩방법
US20160379939A1 (en) Removable substrate for controlling warpage of an integrated circuit package
KR102403569B1 (ko) 열압착 본더, 열압착 본더 작동 방법, 및 미세 피치의 플립 칩 조립체 상호 접속 방법
US20160336294A1 (en) Device packaging facility and method, and device processing apparatus utilizing phthalate
TW201705321A (zh) 半導體裝置的製造方法
KR20190040493A (ko) 실장 방법 및 실장 장치
KR102186384B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
US8800137B2 (en) Method of manufacturing printed circuit board
TWI677047B (zh) 半導體製造裝置及半導體裝置的製造方法
KR101994667B1 (ko) 전자 부품 실장 장치 및 전자 부품의 제조 방법
KR101660687B1 (ko) 반도체 칩 표면실장방법
JP2013074240A (ja) 三次元実装装置
JP2021027239A (ja) 保護部材形成方法及び保護部材形成装置
KR100526193B1 (ko) 다이 본더 설비 및 이를 이용한 반도체 칩 부착방법
JP7090194B2 (ja) 半導体部品取付け装備
US20170084490A1 (en) Method for making ic with stepped sidewall and related ic devices
US10276487B1 (en) Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board
JP2005252072A (ja) 素子の実装方法及び搬送装置
JP2008153491A (ja) 半導体装置の製造方法
KR102217826B1 (ko) 실장 장치 및 실장 방법
KR101577026B1 (ko) 솔더 리플로용 기판 지그의 조립 및 이송장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 4