KR20190040493A - 실장 방법 및 실장 장치 - Google Patents

실장 방법 및 실장 장치 Download PDF

Info

Publication number
KR20190040493A
KR20190040493A KR1020197006032A KR20197006032A KR20190040493A KR 20190040493 A KR20190040493 A KR 20190040493A KR 1020197006032 A KR1020197006032 A KR 1020197006032A KR 20197006032 A KR20197006032 A KR 20197006032A KR 20190040493 A KR20190040493 A KR 20190040493A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive
mounting
adhesive member
head
Prior art date
Application number
KR1020197006032A
Other languages
English (en)
Other versions
KR102422604B1 (ko
Inventor
요시유키 아라이
Original Assignee
토레 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016163968A external-priority patent/JP6716391B2/ja
Priority claimed from JP2017009030A external-priority patent/JP6817826B2/ja
Application filed by 토레 엔지니어링 가부시키가이샤 filed Critical 토레 엔지니어링 가부시키가이샤
Publication of KR20190040493A publication Critical patent/KR20190040493A/ko
Application granted granted Critical
Publication of KR102422604B1 publication Critical patent/KR102422604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 칩을 고정밀도로 안정적으로 회로 기판에 실장하는 것을 과제로 한다. 구체적으로는, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장하는 실장 방법으로서, 상기 캐리어 기판에 유지된 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 상기 제 2 면을 점착 시트에 첩부하는 점착 시트 첩부 공정과, 상기 캐리어 기판을 상기 반도체 칩으로부터 제거하는 캐리어 기판 제거 공정과, 상기 점착 시트의 점착력을 저감시키는 점착력 저감 공정과, 헤드가 상기 반도체 칩의 상기 제 1 면측을 유지함으로써, 상기 점착 시트로부터 박리하여, 상기 제 2 면측을 상기 회로 기판에 접합하는 것에 의해 상기 반도체 칩을 상기 회로 기판에 실장하는 실장 공정을 순차적으로 실행하는 것을 특징으로 하는 실장 방법으로 하였다.

Description

실장 방법 및 실장 장치
본 발명은, 반도체 칩을 고정밀도로 안정적으로 실장하는 실장 방법 및 실장 장치에 관한 것이다.
반도체 칩은, 비용 저감을 위해 소형화하고, 소형화한 반도체 칩을 고정밀도로 실장하기 위한 대처가 이루어지고 있다. 특히, 디스플레이에 사용되는 LED 는 마이크로 LED 로 불리는 50 ㎛ × 50 ㎛ 이하의 반도체 칩을 수 ㎛ 의 정밀도로 고속으로 실장하는 것이 요구되고 있다.
특허문헌 1 에는, 마이크로 LED 로 이루어지는 반도체 칩과 사파이어로 이루어지는 캐리어 기판 사이에 인듐으로 이루어지는 접착층이 형성됨으로써 반도체 칩의 실장면이 캐리어 기판에 접착되어 있고, 가열한 헤드로 반도체 칩을 흡착함으로써 헤드로부터의 열로 접착층을 용융, 반도체 칩을 박리시킨 후, 반도체 칩을 회로 기판에 실장하는 구성이 기재되어 있다.
일본 특허공보 제5783481호
그러나, 특허문헌 1 에 기재된 것은, 반도체 칩에 접착층이 남을 우려가 있고, 그 접착층의 양의 편차로 인해 안정적인 실장이 곤란하다는 문제가 있었다.
본 발명은, 상기 문제점을 해결하여, 반도체 칩을 고정밀도로 안정적으로 회로 기판에 실장하는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명은, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대 (載置臺) 에 재치된 회로 기판에 실장하는 실장 방법으로서, 상기 캐리어 기판에 유지된 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면을 점착 시트에 첩부하는 점착 시트 첩부 공정과, 상기 캐리어 기판을 상기 반도체 칩으로부터 제거하는 캐리어 기판 제거 공정과, 상기 점착 시트의 점착력을 저감시키는 점착력 저감 공정과, 헤드가 상기 반도체 칩의 상기 제 1 면측을 유지함으로써, 상기 점착 시트로부터 박리하여, 상기 제 2 면측을 상기 회로 기판에 접합하는 것에 의해 상기 반도체 칩을 상기 회로 기판에 실장하는 실장 공정을 순차적으로 실행하는 것을 특징으로 하는 실장 방법을 제공하는 것이다.
이 구성에 의해, 점착 시트의 점착력이 저감되고 나서 헤드가 반도체 칩을 유지하고, 실장하므로, 반도체 칩에 불필요한 것이 잔존하지 않고 실장이 가능하여, 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
상기 캐리어 기판 제거 공정은, 레이저 광을 조사하여 상기 캐리어 기판을 박리하여 제거하는 구성으로 해도 된다.
이 구성에 의해, 반도체 칩에 접착층이 남지 않아, 캐리어 기판을 안정적으로 박리할 수 있다.
상기 점착력 저감 공정은, 상기 점착 시트 및 상기 반도체 칩을 소정 온도로 가열함으로써 점착력을 저감시키는 구성으로 해도 된다.
이 구성에 의해, 점착 시트의 점착력을 저감시킬 수 있어, 반도체 칩을 안정적으로 박리할 수 있게 된다.
상기 실장 공정은, 상기 반도체 칩을 상기 점착력 저감 공정에 있어서의 상기 소정 온도로 유지한 채로 상기 회로 기판에 실장 가능하게, 상기 헤드 및 상기 재치대를 가열 제어하는 구성으로 해도 된다.
이 구성에 의해, 일단 가열한 반도체 칩, 회로 기판, 점착 시트나 헤드 등의 온도의 변동을 방지할 수 있어, 반도체 칩, 회로 기판, 점착 시트나 헤드 등의 실장에 관계되는 부재 전체의 열수축을 방지하여, 고정밀도로 안정적인 실장을 실시할 수 있다.
상기 회로 기판에 상기 반도체 칩을 실장할 때의 상기 회로 기판과 상기 반도체 칩 사이의 접합력은 상기 헤드의 유지력보다 강하고, 상기 헤드의 유지력은 점착력이 저감된 상기 점착 시트의 점착력보다 강한 구성으로 해도 된다.
이 구성에 의해, 헤드에 의한 반도체 칩의 흡착 및 회로 기판에 대한 실장을 안정적으로 실시할 수 있다.
또, 상기 과제를 해결하기 위해 본 발명은, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장 헤드로 실장하는 실장 방법으로서,
상기 캐리어 기판에 유지된 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면을 제 1 점착 부재에 첩부하는 제 1 점착 부재 첩부 공정과,
상기 캐리어 기판을 상기 반도체 칩으로부터 제거하는 캐리어 기판 제거 공정과,
상기 반도체 칩의 상기 제 1 면에 제 2 점착 부재를 첩부하는 제 2 점착 부재 첩부 공정과,
상기 제 1 점착 부재의 점착력을 저감시키는 제 1 점착력 저감 공정과,
상기 제 2 점착 부재가 첩부된 상기 반도체 칩을 상기 제 1 점착 부재로부터 박리하여, 상기 제 2 면을 제 3 점착 부재에 첩부하는 제 3 점착 부재 첩부 공정과,
상기 제 2 점착 부재의 점착력을 저감시키는 제 2 점착력 저감 공정과,
상기 실장 헤드가 상기 반도체 칩의 상기 제 1 면을 유지하고 상기 제 3 점착 부재로부터 박리하여, 상기 제 2 면을 상기 회로 기판에 접합하는 것에 의해 상기 반도체 칩을 상기 회로 기판에 실장하는 실장 공정을 구비하고,
상기 제 3 점착 부재의 점착력은, 상기 제 1 점착 부재의 점착력보다 작은 것을 특징으로 하는 실장 방법을 제공하는 것이다.
이 구성에 의해, 제 2 점착 부재를 반도체 칩에 첩부한 후, 제 1 점착 부재의 점착력을 저감시키기 때문에, 제 1 점착 부재의 발포에 의한 반도체 칩의 위치 어긋남이나 자세 흐트러짐이 없고, 또, 실장하는 반도체 칩을 제 1 점착 부재보다 점착력이 작은 제 3 점착 부재에 첩부하고 있기 때문에 용이하게 박리할 수 있어, 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
상기 제 1 점착력 저감 공정은, 상기 제 1 점착 부재 및 상기 반도체 칩을 상기 제 1 점착 부재의 점착력이 저감되는 제 1 소정 온도로 가열함으로써 상기 제 1 점착 부재의 점착력을 저감시키고, 상기 제 2 점착력 저감 공정은, 상기 제 2 점착 부재 및 상기 반도체 칩을 상기 제 1 소정 온도보다 고온이며 상기 제 2 점착 부재의 점착력이 저감되는 제 2 소정 온도로 가열함으로써 상기 제 2 점착 부재의 점착력을 저감시키는 구성으로 해도 된다.
이 구성에 의해, 제 1 소정 온도에서는 제 2 점착 부재의 점착력이 저감되는 경우가 없기 때문에 반도체 칩을 제 2 점착 부재로 고정시킬 수 있어, 제 1 점착 부재가 점착력을 저감시킬 때의 발포에 의한 반도체 칩의 위치 어긋남이나 자세 흐트러짐을 방지할 수 있다. 또, 제 2 소정 온도에서 제 2 점착 부재의 점착력을 안정적으로 저감시킬 수 있다.
상기 실장 공정은, 상기 반도체 칩을 상기 제 2 점착력 저감 공정에 있어서의 상기 제 2 소정 온도로 유지한 채로 상기 회로 기판에 실장 가능하게, 상기 제 3 점착 부재를 유지하는 제 3 점착 부재 유지부, 상기 실장 헤드, 및 상기 재치대를 가열 제어하는 구성으로 해도 된다.
이 구성에 의해, 일단 가열한 반도체 칩, 회로 기판, 실장 헤드 등의 온도의 변동을 방지할 수 있어, 실장에 관계되는 부재 전체의 열수축이나 팽창을 방지하여, 고정밀도로 안정적인 실장을 실시할 수 있다.
또, 상기 과제를 해결하기 위해 본 발명은, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장하는 실장 장치로서, 상기 캐리어 기판에 유지된 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면을 첩부하는 점착 시트를 유지하는 점착 시트 유지부와, 상기 점착 시트에 첩부된 상기 반도체 칩으로부터 상기 캐리어 기판을 제거하는 캐리어 기판 제거부와, 상기 점착 시트의 점착력을 저감시키는 점착력 저감부와, 상기 제 1 면측으로부터 상기 반도체 칩을 유지 가능한 헤드와, 상기 헤드가 상기 반도체 칩을 유지하고, 상기 점착 시트로부터 박리하여, 상기 제 2 면측을 상기 회로 기판에 접합하도록 제어하는 제어부를 갖는 것을 특징으로 하는 실장 장치를 제공하는 것이다.
이 구성에 의해, 점착 시트의 점착력이 저감되고 나서 헤드가 반도체 칩을 유지하고, 실장하므로, 반도체 칩에 불필요한 것이 잔존하지 않고 실장이 가능하여, 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
상기 캐리어 기판 제거부는, 상기 캐리어 기판에 레이저 광을 조사 가능한 레이저 광 조사부를 포함하는 구성으로 해도 된다.
이 구성에 의해, 반도체 칩에 접착층이 남지 않아, 반도체 칩으로부터 캐리어 기판을 안정적으로 박리하여 제거할 수 있다.
상기 점착력 저감부는, 상기 점착 시트 및 상기 반도체 칩을 소정 온도로 가열하는 가열부를 포함하는 구성으로 해도 된다.
이 구성에 의해, 점착 시트의 점착력을 저감시킬 수 있어, 반도체 칩을 안정적으로 박리할 수 있게 된다.
상기 헤드 및 상기 재치대는 각각을 가열하는 것이 가능하고, 상기 반도체 칩을 상기 점착력 저감 공정에 있어서의 상기 소정 온도로 유지한 채로 상기 회로 기판에 실장 가능하게, 상기 제어부가 상기 점착력 저감부, 상기 헤드 및 상기 재치대의 가열 온도를 제어하는 구성으로 해도 된다.
이 구성에 의해, 일단 가열한 반도체 칩, 회로 기판, 점착 시트나 헤드 등의 온도의 변동을 방지할 수 있어, 반도체 칩, 회로 기판, 점착 시트나 헤드 등의 실장에 관계되는 부재 전체의 열수축을 방지하여, 고정밀도로 안정적인 실장을 실시할 수 있다.
상기 회로 기판에 상기 반도체 칩을 실장할 때의 상기 회로 기판과 상기 반도체 칩 사이의 접합력은, 상기 헤드의 유지력보다 강하고, 상기 헤드의 유지력은, 점착력이 저감된 상기 점착 시트의 점착력보다 강한 구성으로 해도 된다.
이 구성에 의해, 헤드에 의한 반도체 칩의 흡착 및 회로 기판에 대한 실장을 안정적으로 실시할 수 있다.
또, 상기 과제를 해결하기 위해 본 발명은, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장하는 실장 장치로서, 제 1 점착 부재를 유지하는 제 1 점착 부재 가열 기구를 가진 제 1 점착 부재 유지부와, 상기 제 1 점착 부재에 첩부된 상기 반도체 칩으로부터 상기 캐리어 기판을 제거하는 캐리어 기판 제거부와, 제 2 점착 부재를 상기 반도체 칩의 제 1 면에 첩부하는 제 1 이재 (移載) 헤드 가열 기구를 가진 제 1 이재 헤드와, 상기 반도체 칩을 제 3 점착 부재에 첩부하는 제 2 이재 헤드 가열 기구를 가진 제 2 이재 헤드와, 상기 제 3 점착 부재를 유지하는 제 3 점착 부재 가열 기구를 가진 제 3 점착 부재 유지부와, 상기 제 1 점착 부재의 점착력을 저감시키는 제 1 점착력 저감부와, 상기 제 2 점착 부재의 점착력을 저감시키는 제 2 점착력 저감부와, 상기 반도체 칩의 상기 제 1 면을 유지하고 상기 제 3 점착 부재로부터 박리하여, 상기 제 2 면을 상기 회로 기판에 접합하는 것에 의해 상기 반도체 칩을 상기 회로 기판에 실장하는 실장 헤드를 구비하고, 상기 제 3 점착 부재의 점착력은, 상기 제 1 점착 부재의 점착력보다 작은 것을 특징으로 하는 실장 장치를 제공하는 것이다.
이 구성에 의해, 제 2 점착 부재를 반도체 칩에 첩부한 후, 제 1 점착 부재의 점착력을 저감시키기 때문에, 제 1 점착 부재의 발포에 의한 반도체 칩의 위치 어긋남이나 자세 흐트러짐이 없고, 또, 실장하는 반도체 칩을 제 1 점착 부재의 점착력보다 점착력이 작은 제 3 점착 부재에 첩부하고 있기 때문에 용이하게 박리할 수 있어, 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
상기 제 1 점착력 저감부는, 상기 제 1 점착 부재 가열 기구와 상기 제 1 이재 헤드 가열 기구를 상기 제 1 점착 부재의 점착력이 저감되는 제 1 소정 온도로 가열하도록 제어하고, 상기 제 2 점착력 저감부는, 상기 제 3 점착 부재 가열 기구와 상기 제 2 이재 헤드 가열 기구를 상기 제 1 소정 온도보다 고온이며 제 2 점착 부재의 점착력이 저감되는 제 2 소정 온도로 가열하도록 제어하는 구성으로 해도 된다.
이 구성에 의해, 제 1 소정 온도에서는 제 2 점착 부재의 점착력이 저감되는 경우가 없기 때문에 반도체 칩을 제 2 점착 부재로 고정시킬 수 있어, 제 1 점착 부재가 점착력을 저감시킬 때의 발포에 의한 반도체 칩의 위치 어긋남이나 자세 흐트러짐을 방지할 수 있다. 또, 제 2 소정 온도에서 제 2 점착 부재의 점착력을 안정적으로 저감시킬 수 있다.
상기 실장 헤드는, 실장 헤드 가열 기구를 가짐과 함께, 상기 재치대는, 재치대 가열 기구를 갖고, 상기 반도체 칩을 상기 제 2 소정 온도로 유지한 채로 상기 회로 기판에 실장하도록, 제 3 점착 부재 가열 기구, 상기 실장 헤드 가열 기구, 및 상기 재치대 가열 기구의 가열 온도를 제어하는 실장 온도 제어부를 구비한 구성으로 해도 된다.
이 구성에 의해, 일단 가열한 반도체 칩, 회로 기판, 실장 헤드 등의 온도의 변동을 방지할 수 있어, 실장에 관계되는 부재 전체의 열수축이나 팽창을 방지하여, 고정밀도로 안정적인 실장을 실시할 수 있다.
본 발명의 실장 방법 및 실장 장치에 의해, 반도체 칩을 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
도 1 은, 본 발명의 실시예 1 에 있어서의 실장 방법의 전반 부분을 설명하는 도면이다.
도 2 는, 본 발명의 실시예 1 에 있어서의 실장 방법의 후반 부분을 설명하는 도면이다.
도 3 은, 본 발명의 실시예 1 에 있어서의 실장 장치를 설명하는 도면이다.
도 4 는, 본 발명의 실시예 1 에 있어서의 실장 장치의 헤드 부분을 설명하는 도면이다.
도 5 는, 본 발명의 실시예 1 에 있어서의 실장 장치의 헤드의 평행도 조정을 설명하는 도면이다.
도 6 은, 본 발명의 실시예 2 에 있어서의 실장 방법의 후반 부분을 설명하는 도면이다.
도 7 은, 본 발명의 실시예 3 에 있어서의 점착력 저감 공정을 설명하는 도면이다.
도 8 은, 본 발명의 실시예 4 에 있어서의 제 1 점착 부재 첩부 공정과 캐리어 기판 제거 공정을 설명하는 도면이다.
도 9 는, 본 발명의 실시예 4 에 있어서의 제 2 점착 부재 첩부 공정과 제 1 점착력 저감 공정을 설명하는 도면이다.
도 10 은, 본 발명의 실시예 4 에 있어서의 제 3 점착 부재 첩부 공정을 설명하는 도면이다.
도 11 은, 본 발명의 실시예 4 에 있어서의 제 2 점착력 저감 공정을 설명하는 도면이다.
도 12 는, 본 발명의 실시예 4 에 있어서의 실장 공정을 설명하는 도면이다.
도 13 은, 본 발명의 실시예 4 에 있어서의 실장 장치를 설명하는 도면이다.
실시예 1
본 발명의 실시예 1 에 대해, 도 1 ∼ 도 5 를 참조하여 설명한다. 도 1 은, 본 발명의 실시예 1 에 있어서의 실장 방법의 전반 부분을 설명하는 도면이다. 도 2 는, 본 발명의 실시예 1 에 있어서의 실장 방법의 후반 부분을 설명하는 도면이다. 도 3 은, 본 발명의 실시예 1 에 있어서의 실장 장치를 설명하는 도면이다. 도 4 는, 본 발명의 실시예 1 에 있어서의 실장 장치의 헤드 부분을 설명하는 도면이다. 도 5 는, 본 발명의 실시예 1 에 있어서의 실장 장치의 헤드의 평행도 조정을 설명하는 도면이다.
또한, 본 발명에 있어서, 반도체 칩이 갖는 2 개의 주면 중, 캐리어 기판에 유지된 면을 제 1 면으로 하고, 제 1 면과 반대측의 면을 제 2 면으로 정의하고, 제 2 면에는 범프가 형성되어 있는 것으로 한다.
먼저, 본 발명의 실시예 1 에 있어서의 실장 방법의 각 공정에 대해, 도 1, 도 2 를 참조하여 설명한다. 도 1(a) 는, 캐리어 기판 (2) 에 제 1 면이 유지된 다이싱 후의 복수의 반도체 칩 (1) 을 나타내고 있다. 캐리어 기판 (2) 은 도 1, 도 2 의 깊이 방향으로도 퍼져 있어 원형 또는 사각형을 띠고 있고, 실리콘, 갈륨비소, 사파이어 등으로 이루어져 있다. 또, 반도체 칩 (1) 도 캐리어 기판 (2) 의 퍼짐을 따라 2 차원으로 복수 개 (수백 개 ∼ 수만 개) 가 배열되어 있다. 마이크로 LED 로 불리는 소형의 반도체 칩 (1) 에서는, 50 ㎛ × 50 ㎛ 이하의 사이즈이고, 이 사이즈에 다이싱 폭을 더한 피치로 배열되어 있다. 이와 같은 소형의 반도체 칩 (1) 은, 고정밀도 (예를 들어, 1 ㎛ 이하의 정밀도) 로 회로 기판 (6) 에 실장하는 것이 요구되고 있다. 실시예 1 에 있어서의 반도체 칩 (1) 은, 사전에 각 반도체 칩 (1) 을 검사하여 불량인 반도체 칩을 제거하고 있다. 구체적으로는, 후술하는 레이저 리프트 오프의 경우보다 강한 레이저 광을 조사하여, 불량 칩을 소실시키고 있다. 또, 반도체 칩 (1) 의 제 2 면에는 범프가 형성되어 있다.
도 1(b) 는, 반도체 칩 (1) 의 캐리어 기판 (2) 에 유지된 면인 제 1 면과 반대측의 면인 제 2 면을 점착 시트 (4) 에 첩부하는 점착 시트 첩부 공정을 나타내고 있다. 점착 시트 (4) 는, 점착 시트 유지부 (17) 에 진공 흡착에 의해 유지되어 있고, 반도체 칩 (1) 을 첩부하는 면에는 점착막 (3) 이 형성되어 있다. 실시예 1 에 있어서의 점착막 (3) 은 상온에서는 점착성을 갖지만, 가열함으로써 점착력이 저감되는 특성을 가지고 있다. 이 점착 시트 첩부 공정에서는, 후술하는 헤드 (14) 로 반도체 칩 (1) 을 유지한 캐리어 기판 (2) 을 흡착, 핸들링하여, 점착 시트 유지부 (17) 에 유지된 점착 시트 (4) 의 점착막 (3) 상에 반도체 칩 (1) 의 제 2 면을 첩부한다.
다음으로, 도 1(c) 에 나타내는 바와 같이, 캐리어 기판 제거 공정을 실행한다. 캐리어 기판 제거 공정에서는, 레이저 리프트 오프로 불리는 방법에 의해 반도체 칩 (1) 으로부터 캐리어 기판 (2) 을 박리하여 제거한다. 예를 들어, 마이크로 LED 에 있어서는, 캐리어 기판 (2) 에 엑시머 레이저를 조사함으로써, 반도체 칩 (1) 인 마이크로 LED 의 GaN 층의 일부를 Ga 와 N 으로 분해시켜 사파이어로 이루어지는 캐리어 기판 (2) 을 박리하여 제거한다. 박리한 캐리어 기판 (2) 은, 헤드 (14) 로 흡착하여 제거한다.
또한, 실시예 1 에 있어서는, 캐리어 기판 제거 공정에서 캐리어 기판 (2) 에 레이저 광을 조사하여 레이저 리프트 오프로 불리는 방법에 의해 반도체 칩 (1) 으로부터 캐리어 기판 (2) 을 박리하여 제거하도록 하였지만, 반드시 이것에 한정되지 않고 적절히 변경이 가능하다. 예를 들어, 캐리어 기판 (2) 을 반도체 칩 (1) 이 형성되어 있는 측과 반대측으로부터 깎아내어 제거하도록 해도 된다. 이것은, 백그라인드로 불리고, 특히 적색 LED 의 경우에는 레이저 리프트 오프를 적용할 수 없기 때문에 이 백그라인드의 수법이 이용된다.
계속해서, 도 2(a) 에 나타내는 점착력 저감 공정을 실행한다. 점착력 저감 공정에서는, 점착 시트 (4) 의 점착막 (3) 을 소정 온도로 가열함으로써 점착막 (3) 의 점착력을 저감시킨다. 이 점착력을 저감시키는 소정 온도는, 후술하는 실장 공정에 있어서의 「범프가 접합 가능한 온도」이다. 이 「범프가 접합 가능한 온도」를 소정 온도로 설정하기 위해, 점착막 (3) 의 종류를 선택함으로써, 90 ℃, 150 ℃, 180 ℃ 등으로 할 수 있다. 실시예 1 에 있어서는, 「범프가 접합 가능한 온도」가 150 ℃ 전후의 온도이고, 이 온도에서 점착력이 거의 제로가 되는 점착막 (3) 을 채용한 점착 시트 (4) 를 사용하고 있다. 요컨대, 150 ℃ 에서 점착력이 거의 제로가 되는 점착막 (3) 을 채용한 점착 시트 (4) 를 사용하고, 150 ℃ 를 소정 온도로 설정하여 점착 시트 (4) 를 150 ℃ 로 가열함으로써 점착막 (3) 도 150 ℃ 가 되어 점착력이 저감되어, 반도체 칩 (1) 을 용이하게 박리하는 것이 가능해진다. 실시예 1 에 있어서는, 점착 시트 (4) 의 가열시에 반도체 칩 (1) 도 동일한 소정 온도인 150 ℃ 로 가열하도록 점착 시트 유지부 (17) 에 있어서의 히터 (21) 를 제어한다. 이와 같이, 후술하는 실장 공정에서 반도체 칩 (1) 을 회로 기판 (6) 에 접합할 때에 「범프가 접합 가능한 온도」와 동일한 온도를 소정 온도로서 점착력 저감 공정에서도 채용함으로써, 반도체 칩 (1) 의 온도를 점착력 저감 공정부터 실장 공정에 이르기까지 일정하게 유지하여, 팽창이나 수축을 피할 수 있어, 고정밀도로 안정적인 실장을 실현할 수 있다.
다음으로, 도 2(b) 및 (c) 에 나타내는 실장 공정을 실행한다. 실장 공정에서는, 먼저 도 2(b) 에 나타내는 바와 같이, 헤드 (14) 로 점착 시트 (4) 상의 반도체 칩 (1) 을 복수 개 동시에 흡착하여 픽업한다. 픽업하는 반도체 칩 (1) 의 수는, 헤드 (14) 의 구성에 따라 임의로 설정할 수 있지만, 고속 실장을 실현하려면 가능한 한 많은 반도체 칩 (1) 을 픽업하는 것이 바람직하다. 실시예 1 에 있어서는, 1 만 개의 반도체 칩 (1) 을 픽업할 수 있도록 헤드 (14) 를 구성하고 있다. 이 픽업시에, 헤드 (14) 내부에 형성된 히터 (22) 에 의해 픽업한 반도체 칩 (1) 의 온도를 점착력 저감 공정에 있어서의 소정 온도, 요컨대 「범프가 접합 가능한 온도」(실시예 1 에 있어서는 150 ℃) 로 가열 유지하도록 제어한다. 또, 점착 시트 유지부 (17) 에 있어서의 히터 (21) 도 마찬가지로 반도체 칩 (1) 의 온도를 점착력 저감 공정에 있어서의 소정 온도, 요컨대 「범프가 접합 가능한 온도」(실시예 1 에 있어서는 150 ℃) 로 가열 유지하도록 제어한다. 헤드 (14) 로 반도체 칩 (1) 을 픽업하는 피치는, 후술하는 회로 기판 (6) 의 반도체 칩 (1) 을 실장하는 피치에 맞춰 구성되어 있다. 여기서, 「범프가 접합 가능한 온도」란, 반도체 칩 (1) 에 형성한 범프와 회로 기판 (6) 의 전극의 접합에 적합한 온도이고, 이 온도에서는 범프에 점성이 생겨 접합에 적합하지만, 이 온도보다 낮으면 점성이 발생하지 않고, 이 온도보다 높으면 범프가 산화되어 접합에는 적합하지 않다.
헤드 (14) 로 픽업한 복수의 반도체 칩 (1) 은, 도 2(c) 에 나타내는 바와 같이, 헤드 (14) 또는 재치대 (13) 가 X, Y, Z 방향으로 적절히 이동함으로써, 재치대 (13) 에 유지된 회로 기판 (6) 에 접합되어 실장된다. 실시예 1 에 있어서의 회로 기판 (6) 은, 유리의 표면에 회로가 형성되어 있다. 한 번에 1 만 개의 반도체 칩 (1) 을 회로 기판 (6) 에 실장하려면, X, Y 방향으로 고정밀도로 위치 결정할 뿐만 아니라, 반도체 칩 (1) 과 회로 기판 (6) 의 평행도도 조정할 필요가 있다. 후술하는 평행도 조정을 실시하는 것에 의해, 어느 반도체 칩 (1) 도 동일한 높이 (Z 방향) 만큼 이동시킴으로써 실장할 수 있다.
재치대 (13) 에는 히터 (24) 가 형성되어 있고, 헤드 (14) 와 함께 재치대 (13) 를 「범프가 접합 가능한 온도」로 가열 제어함으로써, 반도체 칩 (1) 에 형성한 범프와 회로 기판 (6) 의 전극이 접합된다. 헤드 (14) 및 재치대 (13) 가 가열 제어됨으로써, 반도체 칩 (1) 이 점착력 저감 공정에 있어서의 소정 온도, 즉 「범프가 접합 가능한 온도」(실시예 1 에 있어서는 150 ℃) 로 유지되고, 또 회로 기판 (6) 도 동일한 점착력 저감 공정에 있어서의 소정 온도로 유지되어, 점착력 저감 공정부터 실장 공정까지, 반도체 칩 (1) 을 비롯하여 회로 기판 (6), 점착 시트 (4) 나 헤드 (14) 를 동일한 소정 온도로 유지할 수 있다. 이로써, 반도체 칩 (1) 이나 회로 기판 (6) 이 열수축되는 것을 피할 수 있어, 고정밀도의 실장을 안정적으로 실시할 수 있다.
실장 공정에 있어서, 회로 기판 (6) 에 반도체 칩 (1) 을 실장할 때의 회로 기판 (6) 과 반도체 칩 (1) 사이의 접합력은 헤드 (14) 의 유지력보다 강하고, 헤드 (14) 의 유지력은 점착력이 저감된 점착 시트 (4) 의 점착력보다 강해지도록 구성되어 있다. 즉, 헤드 (14) 는 상시 진공 흡착을 온으로 하고 있고, 이 진공 흡착에 의해 반도체 칩 (1) 을 유지한다. 이 상시 온의 진공 흡착에 의한 유지력이, 회로 기판 (6) 에 반도체 칩 (1) 을 실장할 때의 회로 기판 (6) 과 반도체 칩 (1) 사이의 접합력보다 약하고, 점착력이 저감된 점착 시트 (4) 의 점착력보다 강해지도록 설정되어 있다. 이로써, 진공 흡착을 온-오프에 관한 제어를 실시할 필요가 없어져, 보다 심플한 구성으로 할 수 있다.
또한, 실시예 1 에 있어서는, 헤드 (14) 의 유지력을 상시 온의 진공 흡착에 의한 것으로 하였지만, 반드시 이것에 한정되지 않고, 헤드 구성의 형편에 따라 적절히 변경이 가능하다. 예를 들어, 반도체 칩 등을 유지할 때만 진공 흡착을 온으로 하고, 그 이외를 오프로 하는 제어를 실시하는 구성으로 해도 된다. 또, 헤드 선단면에 점착성을 갖게 한 구성으로 하고, 그 점착성에 의한 유지력을 회로 기판 (6) 에 반도체 칩 (1) 을 실장할 때의 회로 기판 (6) 과 반도체 칩 (1) 사이의 접합력보다 약하고, 점착력이 저감된 점착 시트 (4) 의 점착력보다 강해지도록 구성해도 된다.
또, 실시예 1 에 있어서는, 점착력 저감 공정에 있어서, 점착 시트 (4) 의 점착막 (3) 을 소정 온도로 가열함으로써 점착막 (3) 의 점착력을 저감시키는 구성으로 하였지만, 이것에 반드시 한정되지 않고, 형편에 따라 적절히 변경할 수 있다. 예를 들어, 점착 시트 (4) 의 점착막 (3) 에 자외선 또는 레이저 광을 조사함으로써 점착막 (3) 의 점착력을 저감시키는 구성으로 해도 된다. 이 경우에도 점착력 저감 공정에 있어서, 전술한 「범프가 접합 가능한 온도」인 소정 온도로 반도체 칩 (1) 이나 점착 시트 (4) 의 온도 제어를 실시한다.
(실장 장치)
다음으로, 본 발명의 실시예 1 에 있어서의 실장 장치에 대해, 도 3, 도 4 를 참조하여 설명한다. 도 3 은, 본 발명의 실시예 1 에 있어서의 실장 장치를 설명하는 도면이다. 도 4 는, 본 발명의 실시예 1 에 있어서의 실장 장치의 헤드 부분을 설명하는 도면이다. 도 5 는, 본 발명의 실시예 1 에 있어서의 실장 장치의 헤드의 평행도 조정을 설명하는 도면이다.
본 발명의 실시예 1 에 있어서의 실장 장치 (50) 는, 도 3 에 나타내는 바와 같이, 캐리어 기판 유지부 (11), 2 시야 광학계 (12), 재치대 (13), 헤드 (14), 및 점착 시트 유지부 (17) 를 구비하고, 또 도시되지 않은 캐리어 기판 제거부, 점착력 저감부, 및 제어부를 구비하고 있다. 캐리어 기판 유지부 (11) 는, 3 개의 캐리어 기판 (2) 을 유지할 수 있는 구성으로 되어 있어, 3 종류의 캐리어 기판 (2) 을 1 개씩 또는 1 종류의 캐리어 기판 (2) 을 3 개 유지 가능하고, 반도체 칩 (1) 의 제 2 면을 아래로 하여 유지한다. 예를 들어, 마이크로 LED 의 경우에는, 적색, 녹색, 청색의 각 색의 LED 를 유지하는 캐리어 기판을 각각 유지해도 되고, 청색의 LED 를 유지하는 캐리어 기판을 3 개 유지하도록 해도 된다.
재치대 (13) 는, 회로 기판 (6) 을 재치하여 진공 흡착에 의해 움직이지 않도록 유지할 수 있다. 또 재치대 (13) 에 인접한 위치에는, 점착 시트 유지부 (17) 가 형성되어 있다. 점착 시트 유지부 (17) 에는, 반도체 칩 (1) 을 점착 시키는 점착 시트 (4) 를 진공 흡착에 의해 유지할 수 있다. 그리고, 캐리어 기판 유지부 (11), 재치대 (13) 및 점착 시트 유지부 (17) 는 모두, X, Y 방향으로 이동 가능하게 구성되어 있다.
헤드 (14) 는, 도 3 에 나타내는 바와 같이 Z, θ, xφ, yφ 방향으로 이동 가능하게 구성되고, 캐리어 기판 (2) 을 캐리어 기판 유지부 (11) 로부터 픽업하고, 점착 시트 유지부 (17) 에 유지되는 점착 시트 (4) 상에 반도체 칩 (1) 의 제 2 면을 아래로 하여 재치하여 점착 시트 (4) 에 점착시킴과 함께, 점착 시트 유지부 (17) 에 유지되는 점착 시트 (4) 의 점착막 (3) 의 점착력이 저감된 후에 반도체 칩 (1) 을 픽업하여, 재치대 (13) 의 X, Y 방향으로의 이동과 헤드 (14) 의 Z, θ 방향의 이동을 연동시킴으로써 회로 기판 (6) 상에 실장할 수 있다. 헤드 (14) 의 xφ, yφ 방향으로의 이동은, 후술하는 평행도 조정시에 실행된다.
또한, 실시예 1 에 있어서는, 헤드 (14) 가 Z, θ, xφ, yφ 방향으로 이동하고, 캐리어 기판 유지부 (11), 재치대 (13) 및 점착 시트 유지부 (17) 는 모두, X, Y 방향으로 이동하도록 구성하였지만, 반드시 이것에 한정되지 않고, 장치의 형편에 따라 적절히 변경이 가능하다. 예를 들어, 헤드 (14) 가 X, Y, θ, xφ, yφ 방향으로 이동하고, 캐리어 기판 유지부 (11), 재치대 (13) 및 점착 시트 유지부 (17) 는 모두 Z 방향으로 이동하는 구성으로 해도 된다. 또, θ 와 xφ, yφ 방향의 이동 기구는 필요가 없으면 생략하는 것이 가능하다. 예를 들어, 반도체 칩 (1) 및 회로 기판 (6) 의 위치에 회전 어긋남이 없는 경우에는 θ 방향의 이동 기구는 생략할 수 있다. 또, 반도체 칩 (1) 과 회로 기판 (6) 의 평행도 조정의 필요가 없는 경우에는, xφ, yφ 방향의 이동 기구는 생략할 수 있다.
2 시야 광학계 (12) 는, 캐리어 기판 (2) 의 픽업시에 헤드 (14) 와 캐리어 기판 (2) 사이로 들어가 쌍방의 화상을 촬상할 수 있다. 또, 반도체 칩 (1) 의 픽업시에 점착 시트 유지부 (17) 상의 반도체 칩 (1) 의 위치를 촬상함과 함께, 헤드 (14) 가 픽업한 반도체 칩 (1) 을 재치대 (13) 상의 회로 기판 (6) 에 실장할 때에, 헤드 (14) 와 재치대 (13) 사이로 들어가 반도체 칩 (1) 과 회로 기판 (6) 의 화상을 촬상할 수 있다. 촬상된 각 화상은, 도시되지 않은 제어부에서 화상 처리되어 각각의 위치 어긋남을 인식한다. 그리고, 제어부는, 이 위치 어긋남을 고려하여, 헤드 (14) 가 반도체 칩 (1) 을 유지하고, 점착 시트 (4) 로부터 박리하여, 반도체 칩 (1) 의 제 2 면측을 회로 기판 (6) 에 접합하도록 제어한다.
도시되지 않은 캐리어 기판 제거부는, 캐리어 기판 (2) 에 레이저 광을 조사 가능한 레이저 광 조사부를 포함하여 구성되어 있다. 이 레이저 광 조사부로부터 레이저 광을 캐리어 기판 (2) 에 조사함으로써 캐리어 기판과 반도체 칩 (1) 을 용이하게 박리할 수 있다. 예를 들어, 마이크로 LED 의 경우에는, 엑시머 레이저를 사파이어로 이루어지는 캐리어 기판에 조사함으로써, 용이하게 마이크로 LED 로부터 사파이어를 박리할 수 있다.
도시되지 않은 점착력 저감부는, 점착 시트 (4) 및 반도체 칩 (1) 을 소정 온도로 가열하는 가열부를 포함하여 구성되어 있다. 구체적으로는, 점착 시트 유지부 (17) 에 형성된 히터 (21) 에 의해, 점착막 (3) 의 점착력이 저감되어 거의 제로가 되는 소정 온도로 점착 시트 (4) 및 반도체 칩 (1) 을 가열할 수 있다.
반도체 칩 (1) 을 회로 기판 (6) 에 실장할 때에는, 2 시야 광학계 (12) 로 반도체 칩 (1) 및 회로 기판 (6) 의 위치 어긋남을 촬상하여 X, Y 방향으로 고정밀도로 실장한다. 실시예 1 에 있어서의 실장 장치에 있어서는, 이 X, Y 방향의 정밀도에 더하여 반도체 칩 (1) 과 회로 기판 (6) 의 평행도를 조정함으로써, Z 방향의 고정밀도화도 실현하고 있다.
이 평행도 조정에 대해, 도 4, 도 5 를 참조하여 설명한다. 도 4 에 나타내는 바와 같이, 헤드 (14) 의 양단부에는, 제 1 레이저 변위계 (15), 제 2 레이저 변위계 (16), 및 도시되지 않은 제 3 레이저 변위계가 형성되어 있다. 이들 3 개의 레이저 변위계로부터 레이저 광을 회로 기판 (6) 에 조사하여 각각의 회로 기판 (6) 까지의 거리를 측정하고, 제어부에서 그들 거리의 차이를 연산하여 헤드 (14) 를 xφ, yφ 방향으로 조정 이동시킨다 (도 4, 도 5(b) 참조).
또, 이 xφ, yφ 방향 조정에 앞서, 헤드 (14) 자체의 평행도를 조정할 필요가 있다. 이것은, 도 5(a) 에 나타내는 바와 같이, 평탄하게 제작한 지그 (31) 를 헤드 (14) 가 흡착하고, 이 지그 (31) 에 제 1 레이저 변위계 (15), 제 2 레이저 변위계 (16), 및 도시되지 않은 제 3 레이저 변위계로부터 레이저 광을 조사하여 자체의 평행도를 측정하여 xφ, yφ 방향으로 자신을 이동시켜 조정을 실시한다.
이상, 서술한 실장 장치 (50) 에 의해, 본 발명의 실시예 1 에 있어서의 실장 방법을 실행할 수 있다. 그리고, 많은 반도체 칩 (1) 이나 회로 기판 (6) 을 한 번 가열한 온도를 일정하게 유지한 채로 회로 기판 (6) 에 실장함으로써, 반도체 칩을 고속·고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
또한, 실시예 1 에 있어서는, 실장 장치 (50) 에 캐리어 기판 제거부를 형성하는 구성으로 하였지만, 반드시 이것에 한정되지 않고, 실장 장치의 형편에 따라 적절히 변경이 가능하다. 예를 들어, 캐리어 기판 제거 장치와 캐리어 기판 제거부를 갖지 않는 실장 장치 (51) 의 2 대 구성으로 해도 된다. 요컨대 실장 장치 (51) 의 전 (前) 공정에 캐리어 기판 제거 장치를 형성하고, 이 캐리어 기판 제거 장치로 점착 시트 첩부 공정 및 캐리어 기판 제거 공정을 실행한다. 캐리어 기판 제거 장치로 캐리어 기판을 제거한 반도체 칩 (1) 을 점착 시트 (4) 에 점착시킨 상태에서 실장 장치 (51) 에 있어서의 점착 시트 유지부 (17) 에 로봇 등의 반송 수단으로 반송하는 구성으로 해도 된다. 이로써 실장 장치 (51) 는 콤팩트하게 구성할 수 있다.
이와 같이 실시예 1 에 있어서는, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장하는 실장 방법으로서, 상기 캐리어 기판에 유지된 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 상기 제 2 면을 점착 시트에 첩부하는 점착 시트 첩부 공정과, 상기 캐리어 기판을 상기 반도체 칩으로부터 제거하는 캐리어 기판 제거 공정과, 상기 점착 시트의 점착력을 저감시키는 점착력 저감 공정과, 헤드가 상기 반도체 칩의 상기 제 1 면측을 유지함으로써, 상기 점착 시트로부터 박리하여, 상기 제 2 면측을 상기 회로 기판에 접합하는 것에 의해 상기 반도체 칩을 상기 회로 기판에 실장하는 실장 공정을 순차적으로 실행하는 것을 특징으로 하는 실장 방법에 의해, 점착 시트의 점착력이 저감되고 나서 헤드가 반도체 칩을 유지하고, 실장하므로, 반도체 칩에 불필요한 것이 잔존하지 않고 실장이 가능하여, 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
또, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장하는 실장 장치로서, 상기 캐리어 기판에 유지된 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 상기 제 2 면을 첩부하는 점착 시트를 유지하는 점착 시트 유지부와, 상기 점착 시트에 첩부된 상기 반도체 칩으로부터 상기 캐리어 기판을 제거하는 캐리어 기판 제거부와, 상기 점착 시트의 점착력을 저감시키는 점착력 저감부와, 상기 제 1 면측으로부터 상기 반도체 칩을 유지 가능한 헤드와, 상기 헤드가 상기 반도체 칩을 유지하고, 상기 점착 시트로부터 박리하여, 상기 제 2 면측을 상기 회로 기판에 접합하도록 제어하는 제어부를 갖는 것을 특징으로 하는 실장 장치에 의해, 점착 시트의 점착력이 저감되고 나서 헤드가 반도체 칩을 유지하고, 실장하므로, 반도체 칩에 불필요한 것이 잔존하지 않고 실장이 가능하여, 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
실시예 2
본 발명의 실시예 2 는, 점착력이 저감된 점착 시트 (4) 로부터 반도체 칩 (1) 을 픽업하는 헤드 (114) 가 1 개씩 반도체 칩 (1) 을 픽업하도록 구성된 점에서 실시예 1 과 상이하다. 그리고, 이 헤드 (114) 도 실시예 1 에 있어서의 헤드 (14) 와 마찬가지로 히터 (122) 로 이루어지는 가열부를 구비하고 있다.
본 발명의 실시예 2 에 있어서의 실장 방법에 대해, 도 6 을 참조하여 설명한다. 도 6 은, 본 발명의 실시예 2 에 있어서의 실장 방법의 후반 부분을 설명하는 도면이다. 실시예 2 에 있어서의 실장 방법의 전반 부분은 실시예 1 과 동일하다. 실시예 2 에 있어서의 실장 방법의 후반 부분에서는, 먼저, 실시예 1 과 마찬가지로 도 6(a) 에 나타내는 점착력 저감 공정을 실행한다. 점착력 저감 공정에서는, 점착 시트 (4) 의 점착막 (3) 을 소정 온도로 가열함으로써 점착막 (3) 의 점착력을 저감시킨다. 이 소정 온도는, 점착막 (3) 의 종류를 선택함으로써, 90 ℃, 150 ℃, 180 ℃ 등 임의로 선택할 수 있다. 실시예 2 에 있어서도, 150 ℃ 에서 점착력이 거의 제로가 되는 점착막 (3) 을 채용한 점착 시트 (4) 를 사용하고 있다. 요컨대, 점착 시트 (4) 를 150 ℃ 로 가열함으로써 점착막 (3) 의 점착력이 저감되어, 반도체 칩 (1) 을 용이하게 박리하는 것이 가능해진다. 또, 점착 시트 (4) 의 가열시에 반도체 칩 (1) 도 동일한 소정 온도인 150 ℃ 로 가열하도록 점착 시트 유지부 (17) 에 있어서의 히터 (21) 를 제어한다. 이것은, 실시예 1 과 마찬가지로, 실장 공정에서 반도체 칩 (1) 을 회로 기판 (6) 에 접합할 때의 온도 150 ℃ 와 동일한 온도를 소정 온도로서 점착력 저감 공정에서도 채용하는 것에 의해, 반도체 칩 (1) 의 온도를 점착력 저감 공정부터 실장 공정에 이르기까지 일정하게 유지하여, 열수축을 피하기 위함이다. 이로써, 고정밀도로 안정적인 실장을 실현할 수 있다.
다음으로, 도 6(b) 에 나타내는 바와 같이, 헤드 (114) 로 점착 시트 (4) 상의 반도체 칩 (1) 을 1 개씩 흡착하여 픽업한다. 이 때에, 헤드 (114) 내부에 형성된 히터 (122) 에 의해 픽업한 반도체 칩 (1) 의 온도를 점착력 저감 공정에 있어서의 소정 온도, 요컨대 실시예 2 에 있어서도 150 ℃ 로 가열 유지하도록 제어한다. 또, 점착 시트 유지부 (17) 에 있어서의 히터 (21) 도 마찬가지로 반도체 칩 (1) 의 온도를 점착력 저감 공정에 있어서의 소정 온도, 요컨대 실시예 2 에 있어서도 150 ℃ 로 가열 유지하도록 제어한다.
헤드 (114) 로 픽업한 1 개의 반도체 칩 (1) 은, 도 6(c) 에 나타내는 바와 같이, 헤드 (114) 가 X, Y, Z 방향으로 적절히 이동함으로써, 재치대 (13) 에 유지된 회로 기판 (6) 에 접합되어 실장된다. 회로 기판 (6) 의 표면에는 전사층 (5) 이 형성되어 있어, 이 전사층 (5) 에 의해 반도체 칩 (1) 이 움직이지 않도록 유지할 수 있다. 그리고, 재치대 (13) 에는 히터 (24) 가 형성되어 있고, 헤드 (114) 와 함께 재치대 (13) 를 가열 제어함으로써, 반도체 칩 (1) 에 형성한 범프와 회로 기판 (6) 의 전극이 접합된다. 헤드 (114) 및 재치대 (13) 가 가열 제어됨으로써, 반도체 칩 (1) 이 점착력 저감 공정에 있어서의 소정 온도, 실시예 2 에 있어서도 150 ℃ 로 유지되고, 또 회로 기판 (6) 도 동일한 점착력 저감 공정에 있어서의 소정 온도로 유지되어, 점착력 저감 공정부터 실장 공정까지, 반도체 칩 (1) 을 동일한 소정 온도로 유지할 수 있다. 이로써, 반도체 칩 (1) 이 열수축되는 것을 피할 수 있어, 고정밀도의 실장을 안정적으로 실시할 수 있다.
실시예 2 에 있어서의 실장 방법은, 특히, 회로 기판 (6) 에 실장한 반도체 칩 (1) 을 위치 어긋남이나 실장할 수 없었던 경우 등에 유효하다. 반도체 칩 (1) 을 1 개씩 픽업하여 회로 기판 (6) 에 실장함으로써 리페어하는 것이 용이하게가능하다. 또, 이 때에도 반도체 칩 (1) 의 온도를 점착력 저감 공정부터 실장 공정에 이르기까지 일정한 소정 온도로 유지함으로써, 반도체 칩 (1) 의 열수축을 방지하여, 고정밀도로 안정적인 실장을 실시할 수 있다.
실시예 3
본 발명의 실시예 3 은, 점착력 저감 공정에 있어서, 점착 시트 (4) 의 점착력이 저감된 것에 의해, 반도체 칩 (1) 이 비산하는 것을 방지하기 위해, 반도체 칩 (1) 을 가압하는 점에서 실시예 1, 실시예 2 와 상이하다.
본 발명의 실시예 3 에 대해, 도 7 을 참조하여 설명한다. 도 7 은, 본 발명의 실시예 3 에 있어서의 점착력 저감 공정을 설명하는 도면이다. 실시예 3 에 있어서는, 도 7 에 나타내는 바와 같이 실장 장치 (50) 가 가압부 (231) 를 구비하고 있고, 도시되지 않은 구동 기구에 의해 Z 방향으로 가압 이동할 수 있다. 점착력 저감 공정에 있어서는, 실시예 1 에서 서술한 점착력 저감 공정에 있어서의 소정 온도로 미리 가열된 가압부 (231) 가 점착 시트 (4) 에 유지되어 있는 반도체 칩 (1) 을 가압하고, 점착 시트 유지부 (17) 의 가열에 의해 점착 시트 (4) 및 반도체 칩 (1) 이 가열되어 소정 온도로 균온화되고 나서 점착 시트 (4) 의 점착력이 저감될 때까지의 동안 가압을 계속함으로써, 점착 시트 (4) 의 점착력이 저감된 것으로 인한 반도체 칩 (1) 의 비산에 의해 위치 어긋남이 일어나지 않도록 하고 있다. 가압부 (231) 는, 철이나 알루미늄 등의 금속이나 플라스틱 등 임의의 재료로 구성할 수 있고, 점착 시트 (4) 상의 반도체 칩 (1) 을 모두 가압 가능한 크기를 가지고 있다. 이 가압부 (231) 는 점착력 저감 공정이 종료되면, 가압을 해제하여 상승시킨다.
이와 같이 실시예 3 에 있어서는, 점착력 저감 공정에 있어서의 점착 시트 (4) 의 점착력이 저감되는 것에 의한 반도체 칩의 위치 어긋남을 방지할 수 있고, 후공정인 실장 공정을 순조롭게 실시함으로써 안정적인 실장을 실행할 수 있다.
실시예 4
본 발명의 실시예 4 에 대해, 도 8 ∼ 도 13 을 참조하여 설명한다. 도 8 은, 본 발명의 실시예 4 에 있어서의 제 1 점착 부재 첩부 공정과 캐리어 기판 제거 공정을 설명하는 도면이다. 도 9 는, 본 발명의 실시예 4 에 있어서의 제 2 점착 부재 첩부 공정과 제 1 점착력 저감 공정을 설명하는 도면이다. 도 10 은, 본 발명의 실시예 4 에 있어서의 제 3 점착 부재 첩부 공정을 설명하는 도면이다. 도 11 은, 본 발명의 실시예 4 에 있어서의 제 2 점착력 저감 공정을 설명하는 도면이다. 도 12 는, 본 발명의 실시예 4 에 있어서의 실장 공정을 설명하는 도면이다. 도 13 은, 본 발명의 실시예 4 에 있어서의 실장 장치를 설명하는 도면이다.
본 발명에 있어서, 반도체 칩이 갖는 2 개의 주면 중, 캐리어 기판에 유지된 면을 제 1 면으로 하고, 제 1 면과 반대측의 면을 제 2 면으로 정의하고, 제 2 면에는 범프가 형성되어 있는 것으로 한다.
(실장 방법)
먼저, 본 발명의 실시예 4 에 있어서의 실장 방법의 각 공정에 대해, 도 8 ∼ 도 12 를 참조하여 설명한다. 도 8(a) 는, 캐리어 기판 (2) 에 제 1 면이 유지된 다이싱 후의 복수의 반도체 칩 (1) 을 나타내고 있다.
도 8(b) 는, 반도체 칩 (1) 의 캐리어 기판 (2) 에 유지된 면인 제 1 면과 반대측의 면인 제 2 면을 제 1 점착 부재 (304) 에 첩부하는 제 1 점착 부재 첩부 공정을 나타내고 있다. 제 1 점착 부재 (304) 는, 제 1 점착 부재 유지부 (315) 에 진공 흡착에 의해 유지되어 있고, 반도체 칩 (1) 을 첩부하는 면에는 제 1 점착막 (303) 이 형성되어 있다. 실시예 4 에 있어서의 제 1 점착막 (303) 은 통상적으로는 강한 점착성을 갖지만, 제 1 소정 온도 (후술 참조) 로 가열함으로써 점착력이 저감되는 특성을 가지고 있다. 이 제 1 점착 부재 첩부 공정에서는, 후술하는 제 1 이재 헤드 (314) 로 반도체 칩 (1) 을 유지한 캐리어 기판 (2) 을 흡착, 반송하여, 제 1 점착 부재 유지부 (315) 에 유지된 제 1 점착 부재 (304) 의 제 1 점착막 (303) 상에 반도체 칩 (1) 의 제 2 면을 첩부한다.
다음으로, 도 8(c) 에 나타내는 바와 같이, 캐리어 기판 제거 공정을 실행한다. 캐리어 기판 제거 공정에서는, 레이저 리프트 오프에 의해 반도체 칩 (1) 으로부터 캐리어 기판 (2) 을 박리하여 제거한다. 박리한 캐리어 기판 (2) 은, 제 1 이재 헤드 (314) 로 흡착하여 제거한다.
또한, 실시예 4 에 있어서는, 캐리어 기판 제거 공정에서 캐리어 기판 (2) 에 레이저 광을 조사하여 레이저 리프트 오프에 의해 반도체 칩 (1) 으로부터 캐리어 기판 (2) 을 박리하여 제거하도록 하였지만, 반드시 이것에 한정되지 않고 적절히 변경이 가능하다. 예를 들어, 백그라인드여도 된다.
계속해서, 도 9(a) 에 나타내는 제 2 점착 부재 첩부 공정을 실행한다. 제 2 점착 부재 첩부 공정에서는, 제 1 이재 헤드 (314) 로 제 2 점착막 (305) 이 표면에 형성된 제 2 점착 부재 (306) 를 흡착 유지하여 반송하고, 제 2 점착 부재 (306) 의 제 2 점착막 (305) 측을 제 1 점착 부재 유지부 (315) 상에 유지된 제 1 점착 부재 (304) 의 제 1 점착막 (303) 에 제 2 면이 유지된 반도체 칩 (1) 의 제 1 면에 가압하여 첩부한다. 그리고, 반도체 칩 (1) 은 제 1 점착 부재 (304) 와 제 2 점착 부재 (306) 사이에 끼워진 상태가 된다.
여기서, 전술한 바와 같이 제 1 점착 부재 (304) 의 제 1 점착막 (303) 은 통상적으로는 큰 점착력을 가지고 있지만, 제 1 소정 온도 (실시예 4 에 있어서는, 대략 90 ℃) 로 가열함으로써 점착력이 저감되어 그 점착력이 거의 제로가 되는 특성을 가지고 있다. 또, 제 2 점착 부재 (306) 의 제 2 점착막 (305) 도 통상적으로는 큰 점착력을 가지고 있지만, 제 2 소정 온도 (실시예 4 에 있어서는, 대략 150 ℃) 로 가열함으로써 점착력이 저감되어 그 점착력이 거의 제로가 되는 특성을 가지고 있다. 따라서, 후술하는 제 1 점착력 저감 공정과 같이, 반도체 칩 (1) 이 제 1 점착 부재 (304) 와 제 2 점착 부재 (306) 사이에 끼워진 상태에서 제 1 소정 온도로 가열하면, 제 1 점착막 (303) 의 점착력이 저감되어 거의 제로가 됨으로써, 반도체 칩 (1) 은 제 1 점착 부재 (304) 로부터 박리되고 제 2 점착 부재 (306) 에는 유지된 상태가 계속되게 된다. 또, 제 2 점착 부재 (306) 를 제 2 소정 온도로 가열하면 제 2 점착막 (305) 의 점착력이 저감되어 거의 제로가 됨으로써, 반도체 칩 (1) 으로부터 제 2 점착 부재 (306) 가 박리되게 된다.
또한, 실시예 4 에 있어서는, 제 1 소정 온도가 대략 90 ℃ 인 제 1 점착 부재 (304) 를 채용하고, 제 2 소정 온도가 대략 150 ℃ 인 제 2 점착 부재 (306) 를 채용하였지만, 반드시 이 온도 특성에 한정되지 않고 적절히 변경이 가능하다. 예를 들어, 제 1 소정 온도가 대략 60 ℃ 인 제 1 점착 부재 (304) 를 채용하고, 제 2 소정 온도가 대략 120 ℃ 인 제 2 점착 부재 (306) 를 채용해도 되고, 그 이외의 온도에서 각각의 점착 부재의 점착력이 저감되는 특성을 갖는 점착 부재를 채용해도 된다. 적어도 제 1 점착 부재 (304) 의 점착력이 저감되는 제 1 소정 온도보다 제 2 점착 부재 (306) 의 점착력이 저감되는 제 2 소정 온도가 고온이 되도록 각 점착 부재를 구성하면 된다. 그 때, 제 1 소정 온도와 제 2 소정 온도의 차를 60 ℃ 정도로 하는 것이 바람직하다. 그리고, 제 1 소정 온도로 가열하여 제 1 점착 부재 (304) 의 점착력을 저감시킴과 함께, 제 1 소정 온도보다 고온의 제 2 소정 온도로 가열하여 제 2 점착 부재 (306) 의 점착력을 저감시키도록 구성한다.
여기서, 제 1 점착 부재 (304) 는 통상적으로는 (제 1 소정 온도보다 낮은 온도에서는) 큰 점착력을 갖고, 제 2 점착 부재 (306) 는 통상적으로는 (제 2 소정 온도보다 낮은 온도에서는) 큰 점착력을 가지고 있다. 이로써, 이 강한 점착력으로 점착된 반도체 칩 (1) 이 위치 어긋남이나 자세 흐트러짐이 발생하는 것을 방지하고 있다. 특히, 전술한 캐리어 기판 제거 공정에 있어서의 레이저 리프트 오프의 파워는 상당히 커서, 헤드로 반도체 칩 (1) 을 용이하게 픽업할 수 있는 약한 점착력으로는 레이저의 파워를 받아낼 수 없기 때문에, 큰 점착력을 가진 점착 부재를 채용하고 있다.
다음으로, 도 9(b) 에 나타내는 바와 같이, 제 1 점착력 저감 공정을 실행한다. 제 1 점착력 저감 공정에서는, 제 1 점착 부재 유지부 (315) 에 있어서의 제 1 점착 부재 가열 기구 (321) 및 제 1 이재 헤드 (314) 에 있어서의 제 1 이재 헤드 가열 기구 (322) 에 의해, 제 1 점착 부재 (304) 및 제 2 점착 부재 (306) 를 제 1 소정 온도 (대략 90 ℃) 가 되도록 가열 제어하여 제 1 점착막 (303) 의 점착력을 저감시킨다. 이 때, 제 2 점착 부재 (306) 의 제 2 점착막 (305) 도 제 1 소정 온도로 가열되지만, 제 2 점착막 (305) 의 점착력이 저감되는 온도는 제 2 소정 온도 (대략 150 ℃) 이므로, 제 1 소정 온도에서는 점착력이 저감되지 않아, 제 2 점착 부재 (306) 는 제 2 점착막 (305) 에 의해 반도체 칩 (1) 을 점착 유지한 채로 있다.
계속해서, 도 10 에 나타내는 바와 같이, 제 3 점착 부재 첩부 공정을 실행한다. 먼저, 제 2 이재 헤드 (316) 로 제 2 점착 부재 (306) 에 제 1 면이 유지된 반도체 칩 (1) 을 픽업 (도 10(a) 참조) 하여, 제 3 점착 부재 유지부 (318) 까지 반송하고, 제 3 점착 부재 유지부 (318) 에 유지된 제 3 점착 부재 (307) 상에 반도체 칩 (1) 의 제 2 면을 포개어 첩부한다 (도 10(b) 참조). 그리고, 반도체 칩 (1) 은 제 3 점착 부재 (307) 와 제 2 점착 부재 (306) 사이에 끼워진 상태가 된다. 제 3 점착 부재 (307) 는, 실리콘 수지 등으로 이루어지고, 전술한 제 1 점착 부재 (304) 보다 점착력이 작다. 요컨대, 제 1 점착 부재 (304) 는 제 1 소정 온도에서 점착력이 저하되지만, 그보다 낮은 온도에서는 점착력이 커서, 점착된 반도체 칩 (1) 을 간단하게 픽업할 수는 없다. 그 때문에, 상시 제 1 점착 부재 (304) 보다 점착력이 작은 제 3 점착 부재 (307) 에 반도체 칩 (1) 을 점착시킴으로써, 후술하는 실장 공정에서 반도체 칩 (1) 을 용이하게 픽업할 수 있다.
전술한 바와 같이, 레이저 리프트 오프로 반도체 칩 (1) 으로부터 캐리어 기판 (2) 을 제거하는 캐리어 기판 제거 공정에 있어서는, 레이저의 파워가 커서, 제 3 점착 부재 (307) 와 같은 작은 점착력을 갖는 것으로는 그 파워를 받아내는 것이 곤란하다. 그 때문에, 통상적으로는 큰 점착력을 가진 제 1 점착막 (303) 을 가지는 제 1 점착 부재 (304) 로 엑시머 레이저의 파워를 받아내는 것으로 하고 있다.
다음으로, 도 11 에 나타내는 바와 같이, 제 2 점착력 저감 공정을 실행한다. 제 2 점착력 저감 공정에서는, 제 3 점착 부재 유지부 (318) 의 제 3 점착 부재 가열 기구 (323) 와, 제 2 이재 헤드 (316) 의 제 2 이재 헤드 가열 기구 (324) 에 의해, 제 3 점착 부재 (307) 와 제 2 점착 부재 (306) 를 반도체 칩 (1) 과 함께 제 2 소정 온도 (대략 150 ℃) 가 되도록 가열 제어한다. 그렇게 하면, 제 2 점착 부재 (306) 에 있어서의 제 2 점착막 (305) 의 점착력이 저감되어 거의 제로가 된다 (도 11(a) 참조). 그리고, 제 2 점착 부재 (306) 가 반도체 칩 (1) 으로부터 박리되고, 제 2 이재 헤드 (316) 를 제 2 점착 부재 (306) 와 함께 제 3 점착 부재 유지부 (318) 로부터 떼어 놓으면, 제 3 점착 부재 유지부 (318) 상의 제 3 점착 부재 (307) 에 반도체 칩 (1) 이 남는다 (도 11(b) 참조). 이 때, 반도체 칩 (1) 의 제 2 면측이 제 3 점착 부재 (307) 에 점착되어 있다.
제 1 점착력 저감 공정 및 제 2 점착력 저감 공정에 있어서, 제 1 점착막 (303) 및 제 2 점착막 (305) 으로부터 가스가 발생하여 발포되는 경우가 있다. 그 경우, 각 점착막에 점착되어 있는 반도체 칩 (1) 이 발포에 의해 위치 어긋남을 일으키거나, 자세 흐트러짐이 발생하거나 할 우려가 있다. 그러나, 상기 서술한 바와 같이, 제 1 점착력 저감 공정에서는, 제 1 소정 온도에서는 점착력이 저감되지 않는 제 2 점착 부재로 반도체 칩 (1) 을 유지하고 있고, 또, 제 2 점착력 저감 공정은, 반도체 칩 (1) 을 제 3 점착 부재 (307) 로 유지하고 있어, 반도체 칩 (1) 의 위치가 어긋나거나, 자세가 흐트러지거나 하는 것을 방지할 수 있다.
여기서, 제 2 소정 온도는, 후술하는 실장 공정에 있어서의 범프가 접합 가능한 온도로 설정되어 있다. 요컨대, 제 2 점착력 저감 공정부터 실장 공정에 있어서는, 반도체 칩 (1) 을 제 2 소정 온도로 유지하여 열팽창이나 수축에 의해 실장 위치 어긋남이 발생하는 것을 방지하고 있다. 구체적으로는, 반도체 칩 (1) 을 제 2 소정 온도로 유지하도록 제 2 점착력 저감 공정에 있어서의 제 3 점착 부재 유지부 (318) 의 제 3 점착 부재 가열 기구 (323) 와 제 2 이재 헤드 (316) 의 제 2 이재 헤드 가열 기구 (324), 및 후술하는 실장 공정에 있어서의 재치대 (313) 의 재치대 가열 기구 (325) 와 실장 헤드 (317) 의 실장 헤드 가열 기구 (326) 를 가열 제어한다.
즉, 범프가 접합 가능한 온도가 150 ℃ 전후의 온도이고, 이 온도에서 점착력이 거의 제로가 되는 제 2 점착막 (305) 을 채용한 제 2 점착 부재 (306) 를 사용하고 있다. 요컨대, 제 2 소정 온도가 대략 150 ℃ 인 제 2 점착막 (305) 을 채용한 제 2 점착 부재 (306) 를 사용하고, 제 2 점착 부재 (306) 를 대략 150 ℃ 로 가열함으로써 제 2 점착막 (305) 도 대략 150 ℃ 가 되어 점착력이 저감되어, 반도체 칩 (1) 을 용이하게 박리하는 것이 가능해진다. 또, 제 2 점착 부재 (306) 의 가열시에 반도체 칩 (1) 도 동일한 제 2 소정 온도인 대략 150 ℃ 로 가열하도록 제 3 점착 부재 유지부 (318) 에 있어서의 제 3 점착 부재 가열 기구 (323) 및 제 2 이재 헤드 (316) 에 있어서의 제 2 이재 헤드 가열 기구 (324) 를 제어한다. 이와 같이, 후술하는 실장 공정에서 반도체 칩 (1) 을 회로 기판 (309) 에 접합할 때에 범프가 접합 가능한 온도와 동일한 온도를 제 2 소정 온도로서 제 2 점착력 저감 공정에서도 채용함으로써, 반도체 칩 (1) 의 온도를 제 2 점착력 저감 공정부터 실장 공정에 이르기까지 일정하게 유지하여, 팽창이나 수축을 피할 수 있어, 고정밀도로 안정적인 실장을 실현할 수 있다.
마지막으로, 도 12 에 나타내는 바와 같이, 실장 공정을 실행한다. 실장 공정에서는, 먼저, 도 12(a) 에 나타내는 바와 같이, 실장 헤드 (317) 로 제 3 점착 부재 유지부 (318) 상의 반도체 칩 (1) 을 개별적으로 복수 개 동시에 흡착하여 픽업한다. 픽업하는 반도체 칩 (1) 의 수는, 실장 헤드 (317) 의 구성에 따라 임의로 설정할 수 있지만, 고속 실장을 실현하려면 가능한 한 많은 반도체 칩 (1) 을 픽업하는 것이 바람직하다. 실시예 4 에 있어서는, 1 만 개의 반도체 칩 (1) 을 픽업할 수 있도록 실장 헤드 (317) 를 구성하고 있다. 이 픽업시에, 실장 헤드 (317) 내부에 형성된 실장 헤드 가열 기구 (326) 에 의해 픽업한 반도체 칩 (1) 의 온도를 제 2 점착력 저감 공정에 있어서의 제 2 소정 온도, 요컨대 범프가 접합 가능한 온도 (실시예 4 에 있어서는 150 ℃) 로 가열 유지하도록 제어한다. 또, 제 3 점착 부재 유지부 (318) 에 있어서의 제 3 점착 부재 가열 기구 (323) 도 마찬가지로 반도체 칩 (1) 의 온도를 제 2 점착력 저감 공정에 있어서의 제 2 소정 온도, 요컨대 범프가 접합 가능한 온도 (실시예 4 에 있어서는 대략 150 ℃) 로 가열 유지하도록 제어한다. 실장 헤드 (317) 로 반도체 칩 (1) 을 픽업하는 피치는, 회로 기판 (309) 의 반도체 칩 (1) 을 실장하는 피치에 맞춰 구성되어 있다. 여기서, 범프가 접합 가능한 온도란, 반도체 칩 (1) 에 형성한 범프와 회로 기판 (309) 의 전극의 접합에 적합한 온도이고, 이 온도에서는 범프에 점성이 생겨 접합에 적합하지만, 이 온도보다 낮으면 점성이 발생하지 않고, 이 온도보다 높으면 범프가 산화되어 접합에는 적합하지 않다.
실장 헤드 (317) 로 픽업한 복수의 반도체 칩 (1) 은, 도 12(b) 에 나타내는 바와 같이, 실장 헤드 (317) 또는 재치대 (313) 가 X, Y, Z 방향으로 적절히 이동함으로써, 재치대 (313) 에 유지된 회로 기판 (309) 에 접합되어 실장된다. 실시예 4 에 있어서의 회로 기판 (309) 은, 유리의 표면에 회로가 형성되어 있다. 한 번에 1 만 개의 반도체 칩 (1) 을 회로 기판 (309) 에 실장하려면, X, Y 방향으로 고정밀도로 위치 결정할 뿐만 아니라, 반도체 칩 (1) 과 회로 기판 (309) 의 평행도도 조정할 필요가 있다. 그 때문에 실장 장치 (350) 에 있어서 실장 헤드 (317) 와 재치대 (313) 의 평행도 조정을 실시하는 것에 의해, 어느 반도체 칩 (1) 도 동일한 높이 (Z 방향) 만큼 이동시킴으로써 실장할 수 있다. 또한, 회로 기판 (309) 의 표면에는 전사층 (308) 이 형성되어 있어, 이 전사층 (308) 에 의해 반도체 칩 (1) 이 움직이지 않도록 유지할 수 있다.
재치대 (313) 에는 재치대 가열 기구 (325) 가 형성되어 있고, 실장 헤드 (317) 와 함께 재치대 (313) 를 범프가 접합 가능한 온도로 가열 제어함으로써, 반도체 칩 (1) 에 형성한 범프와 회로 기판 (309) 의 전극이 접합된다 (도 12(b) 참조). 실장 헤드 (317) 및 재치대 (313) 가 가열 제어됨으로써, 반도체 칩 (1) 이 제 2 점착력 저감 공정에 있어서의 제 2 소정 온도, 즉, 범프가 접합 가능한 온도 (실시예 4 에 있어서는 대략 150 ℃) 로 유지되고, 또 회로 기판 (309) 도 제 2 점착력 저감 공정에 있어서의 제 2 소정 온도로 유지되어, 제 2 점착력 저감 공정부터 실장 공정까지, 반도체 칩 (1) 을 비롯하여 회로 기판 (309), 제 2 점착 부재 (306), 제 2 이재 헤드 (316), 실장 헤드 (317), 및 재치대 (313) 를 동일한 제 2 소정 온도로 유지할 수 있다. 이로써, 반도체 칩 (1) 이나 회로 기판 (309) 이 열수축이나 팽창하는 것을 피할 수 있어, 고정밀도의 실장을 안정적으로 실시할 수 있다.
실장 공정에 있어서, 회로 기판 (309) 에 반도체 칩 (1) 을 실장할 때의 회로 기판 (309) 과 반도체 칩 (1) 사이의 접합력은 실장 헤드 (317) 의 유지력보다 강하고, 실장 헤드 (317) 의 유지력은 제 3 점착 부재 (307) 의 점착력보다 강해지도록 구성되어 있다. 즉, 실장 헤드 (317) 는 상시 진공 흡착을 온으로 하고 있고, 이 진공 흡착에 의해 반도체 칩 (1) 을 유지한다. 이 상시 온의 진공 흡착에 의한 유지력이, 회로 기판 (309) 에 반도체 칩 (1) 을 실장할 때의 회로 기판 (309) 과 반도체 칩 (1) 사이의 접합력보다 약하고, 제 3 점착 부재 (307) 의 점착력보다 강해지도록 설정되어 있다. 이로써, 진공 흡착을 온-오프에 관한 제어를 실시할 필요가 없어져, 보다 심플한 구성으로 할 수 있다.
또한, 실시예 4 에 있어서는, 실장 헤드 (317) 의 유지력을 상시 온의 진공 흡착에 의한 것으로 하였지만, 반드시 이것에 한정되지 않고, 장치 구성의 형편에 따라 적절히 변경이 가능하다. 예를 들어, 반도체 칩 (1) 을 유지할 때만 진공 흡착을 온으로 하고, 그 이외를 오프로 하는 제어를 실시하는 구성으로 해도 된다. 또, 실장 헤드 (317) 선단면에 점착성을 갖게 한 구성으로 하고, 그 점착성에 의한 유지력을 실장할 때의 회로 기판 (309) 과 반도체 칩 (1) 사이의 접합력보다 약하고, 제 3 점착 부재 (6) 의 점착력보다 강해지도록 구성해도 된다.
또, 실시예 4 에 있어서는, 제 1 점착력 저감 공정 및 제 2 점착력 저감 공정에 있어서, 각 점착 시트의 각 점착막을 각 소정 온도로 가열함으로써 점착력을 저감시키는 구성으로 하였지만, 이것에 반드시 한정되지 않고, 형편에 따라 적절히 변경할 수 있다. 예를 들어, 점착 부재의 점착막에 자외선 또는 레이저 광을 조사함으로써 점착막의 점착력을 저감시키는 구성으로 해도 된다. 이 경우에도 제 2 점착력 저감 공정에 있어서는, 전술한 범프가 접합 가능한 온도인 제 2 소정 온도로 반도체 칩 (1) 이나 제 2 점착 부재 (306) 의 온도 제어를 실시한다.
(실장 장치)
다음으로, 본 발명의 실시예 4 에 있어서의 실장 장치에 대해, 도 13 을 참조하여 설명한다. 도 13 은, 본 발명의 실시예 4 에 있어서의 실장 장치를 설명하는 도면이다.
본 발명의 실시예 4 에 있어서의 실장 장치 (350) 는, 도 13 에 나타내는 바와 같이, 캐리어 기판 유지부 (311), 2 시야 광학계 (312), 재치대 (313), 제 1 이재 헤드 (314), 제 1 점착 부재 유지부 (315), 제 2 이재 헤드 (316), 실장 헤드 (317), 및 제 3 점착 부재 유지부 (318) 를 구비하고, 또 도시되지 않은 캐리어 기판 제거부, 제 1 점착력 저감부, 제 2 점착력 저감부, 및 실장 온도 제어부를 구비하고 있다. 캐리어 기판 유지부 (311) 는, 3 개의 캐리어 기판 (2) 을 유지할 수 있는 구성으로 되어 있어, 3 종류의 캐리어 기판 (2) 을 1 개씩 또는 1 종류의 캐리어 기판 (2) 을 3 개 유지 가능하고, 반도체 칩 (1) 의 제 2 면을 아래로 하여 유지한다. 예를 들어, 마이크로 LED 의 경우에는, 적색, 녹색, 청색의 각 색의 LED 를 유지하는 캐리어 기판을 각각 유지해도 되고, 1 색의 LED 를 유지하는 캐리어 기판을 3 개 유지하도록 해도 된다.
재치대 (313) 는, 회로 기판 (309) 을 재치하여 진공 흡착에 의해 움직이지 않도록 유지할 수 있다. 또 재치대 (313) 에 인접한 위치에는, 제 1 점착 부재 유지부 (315) 및 제 3 점착 부재 유지부 (318) 가 형성되어 있다. 제 1 점착 부재 유지부 (315) 에는, 반도체 칩 (1) 을 점착시키는 제 1 점착 부재 (304) 를 진공 흡착에 의해 유지할 수 있다. 또, 제 3 점착 부재 유지부 (318) 에는, 반도체 칩 (1) 을 점착시키는 제 3 점착 부재 (307) 를 유지할 수 있다. 그리고, 캐리어 기판 유지부 (311), 재치대 (313), 제 1 점착 부재 유지부 (315), 및 제 3 점착 부재 유지부 (16) 는 모두, X, Y 방향으로 이동 가능하게 구성되어 있다.
제 1 이재 헤드 (314), 제 2 이재 헤드 (316), 및 실장 헤드 (317) 는, 도시되지 않은 각 보관부에 통상적으로는 보관되어 있고, 필요시에 자동적으로 헤드 유지부 (330) 에 유지된다. 요컨대, 제 1 이재 헤드 (314), 제 2 이재 헤드 (316), 및 실장 헤드 (317) 는 각각 교환 가능하게 헤드 유지부 (330) 에 유지된다. 헤드 유지부 (330) 는, 도 13 에 나타내는 바와 같이 Z, θ, xφ, yφ 방향으로 이동 가능하게 구성되고, 캐리어 기판 (2) 을 제 1 이재 헤드 (314) 로 캐리어 기판 유지부 (311) 로부터 픽업하고, 제 1 점착 부재 유지부 (315) 에 유지되는 제 1 점착 부재 (304) 상에 반도체 칩 (1) 의 제 2 면을 아래로 하여 점착시켜 제 1 점착 부재 (304) 에 첩부한다. 제 2 이재 헤드 (316) 는, 제 1 점착 부재 유지부 (315) 에 유지되는 제 1 점착 부재 (304) 의 제 1 점착막 (303) 의 점착력이 저감된 후에 반도체 칩 (1) 을 픽업하고, 제 3 점착 부재 유지부 (16) 의 X, Y 방향으로의 이동과 연동시켜 제 3 점착 부재 (307) 에 반송, 점착시킬 수 있다. 또, 제 3 점착 부재 (307) 에 첩부된 반도체 칩 (1) 은 실장 헤드 (317) 에 의해 픽업하여 재치대 (313) 에 재치된 회로 기판 (309) 에 실장할 수 있다.
여기서, 제 1 점착 부재 유지부 (315) 에는 제 1 점착 부재 가열 기구 (321), 제 1 이재 헤드 (314) 에는 제 1 이재 헤드 가열 기구 (322), 제 3 점착 부재 유지부 (318) 에는 제 3 점착 부재 가열 기구 (323), 제 2 이재 헤드 (316) 에는 제 2 이재 헤드 가열 기구 (324), 재치대 (313) 에는 재치대 가열 기구 (325), 실장 헤드 (317) 에는 실장 헤드 가열 기구 (326) 가 각각 형성되어 있다. 이들 가열 기구는 히터를 구비하고 있어, 각각 제 1 소정 온도 또는 제 2 소정 온도로 가열할 수 있다.
구체적으로는, 제 1 점착력 저감부가, 제 1 점착 부재 유지부 (315) 에 형성된 제 1 점착 부재 가열 기구 (321) 와 제 1 이재 헤드 (314) 에 형성된 제 1 이재 헤드 가열 기구 (322) 를 제어하여, 제 1 점착막 (303) 의 점착력이 저감되어 거의 제로가 되는 제 1 소정 온도로 제 1 점착 부재 (304) 및 반도체 칩 (1) 을 가열할 수 있다. 또, 제 2 점착력 저감부가, 제 3 점착 부재 유지부 (318) 에 형성된 제 3 점착 부재 가열 기구 (323) 와 제 2 이재 헤드 (316) 에 형성된 제 2 이재 헤드 가열 기구 (324) 를 제어하여, 제 2 점착막 (305) 의 점착력이 저감되어 거의 제로가 되는 제 2 소정 온도로 제 2 점착 부재 (306) 및 반도체 칩 (1) 을 가열 제어할 수 있다. 또한, 제 2 소정 온도를 유지한 채로 반도체 칩 (1) 을 회로 기판 (309) 에 실장하기 위해서, 실장 온도 제어부가, 제 3 점착 부재 유지부 (318) 에 형성된 제 3 점착 부재 가열 기구 (323), 재치대 (313) 에 형성된 재치대 가열 기구 (325), 및 실장 헤드 (317) 에 형성된 실장 헤드 가열 기구 (326) 를 제어하여, 반도체 칩 (1) 과 회로 기판 (309) 을 접합에 적합한 제 2 소정 온도로 가열할 수 있다.
또한, 실시예 4 에 있어서는, 제 1 이재 헤드 (314) 가 캐리어 기판 유지부 (311) 로부터 캐리어 기판 (2) 을 픽업하고, 제 1 점착 부재 유지부 (315) 에 유지되는 제 1 점착 부재 (304) 상에 반도체 칩 (1) 의 제 2 면을 아래로 하여 점착시켜 제 1 점착 부재 (304) 에 첩부하고, 제 2 이재 헤드 (316) 가, 제 1 점착 부재 유지부 (315) 에 유지되는 제 1 점착 부재 (304) 의 제 1 점착막 (303) 의 점착력이 저감된 후에 반도체 칩 (1) 을 픽업하여, 제 3 점착 부재 (307) 에 첩부하는 구성으로 하였지만, 반드시 이것에 한정되지 않고 적절히 변경이 가능하다. 예를 들어, 제 1 이재 헤드 (314) 와 제 2 이재 헤드 (316) 를 공통으로 하여, 1 개의 이재 헤드로서 구성하고, 반도체 칩 (1) 의 제 1 점착 부재 (4) 에 대한 첩부 및 제 3 점착 부재 유지부 (7) 에 대한 첩부의 쌍방을 실시하도록 해도 된다. 이로써 콤팩트하게 실장 장치를 구성할 수 있다.
또, 제 1 이재 헤드 (314), 제 2 이재 헤드 (316), 및 실장 헤드 (317) 가 Z, θ, xφ, yφ 방향으로 이동하고, 캐리어 기판 유지부 (311), 재치대 (313), 제 1 점착 부재 유지부 (315), 및 제 3 점착 부재 유지부 (318) 는 모두, X, Y 방향으로 이동하도록 구성하였지만, 반드시 이것에 한정되지 않고, 장치의 형편에 따라 적절히 변경이 가능하다. 예를 들어, 제 1 이재 헤드 (314), 제 2 이재 헤드 (316), 및 실장 헤드 (317) 가 X, Y, θ, xφ, yφ 방향으로 이동하고, 캐리어 기판 유지부 (311), 재치대 (313), 제 1 점착 부재 유지부 (315), 및 제 3 점착 부재 유지부 (318) 는 모두 Z 방향으로 이동하는 구성으로 해도 된다. 또, θ 와 xφ, yφ 방향의 이동 기구는 필요가 없으면 생략하는 것이 가능하다. 예를 들어, 반도체 칩 (1) 및 회로 기판 (309) 의 위치에 회전 어긋남이 없는 경우에는 θ 방향의 이동 기구는 생략할 수 있다. 또, 반도체 칩 (1) 과 회로 기판 (309) 의 평행도 조정의 필요가 없는 경우에는, xφ, yφ 방향의 이동 기구는 생략할 수 있다.
2 시야 광학계 (312) 는, 캐리어 기판 (2) 의 픽업시에 제 1 이재 헤드 (314) 와 캐리어 기판 (2) 사이로 들어가 쌍방의 화상을 촬상할 수 있다. 또, 반도체 칩 (1) 의 픽업시에 제 1 점착 부재 유지부 (315) 나 제 3 점착 부재 유지부 (318) 상의 반도체 칩 (1) 의 위치를 촬상함과 함께, 실장 헤드 (317) 가 픽업한 반도체 칩 (1) 을 재치대 (313) 상의 회로 기판 (309) 에 실장할 때에, 실장 헤드 (317) 와 재치대 (313) 사이로 들어가 반도체 칩 (1) 과 회로 기판 (309) 의 화상을 촬상할 수 있다. 촬상된 각 화상은, 도시되지 않은 제어부에서 화상 처리되어 각각의 위치 어긋남을 인식한다. 그리고, 도시되지 않은 제어부가, 이 위치 어긋남을 고려하여, 실장 헤드 (317) 가 반도체 칩 (1) 을 유지하고, 제 3 점착 부재 (307) 로부터 박리하여, 반도체 칩 (1) 의 제 2 면을 회로 기판 (309) 에 접합하도록 제어한다.
도시되지 않은 캐리어 기판 제거부는, 캐리어 기판 (2) 에 엑시머 레이저를 조사 가능한 레이저 광 조사부를 포함하여 구성되어 있다. 이 레이저 광 조사부로부터 엑시머 레이저를 캐리어 기판 (2) 에 조사함으로써 캐리어 기판 (2) 과 반도체 칩 (1) 을 용이하게 박리할 수 있다. 예를 들어, 마이크로 LED 의 경우에는, 엑시머 레이저를 사파이어로 이루어지는 캐리어 기판에 조사함으로써, 용이하게 마이크로 LED 로부터 사파이어를 박리할 수 있다.
이상, 서술한 실장 장치 (350) 에 의해, 본 발명의 실시예 4 에 있어서의 실장 방법을 실행할 수 있다. 그리고, 반도체 칩 (1) 이나 회로 기판 (309) 을 한 번 가열한 온도를 일정하게 유지한 채로 회로 기판 (309) 에 실장함으로써, 반도체 칩을 고속·고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
또한, 실시예 4 에 있어서는, 실장 장치 (350) 에 캐리어 기판 제거부를 형성하는 구성으로 하였지만, 반드시 이것에 한정되지 않고, 실장 장치의 형편에 따라 적절히 변경이 가능하다. 예를 들어, 캐리어 기판 제거 장치와 캐리어 기판 제거부를 갖지 않는 실장 장치의 2 대 구성으로 해도 된다. 요컨대 실장 장치의 전 (前) 공정에 캐리어 기판 제거 장치를 형성하고, 이 캐리어 기판 제거 장치로 제 1 점착 부재 첩부 공정 및 캐리어 기판 제거 공정을 실행한다. 캐리어 기판 제거 장치로 캐리어 기판을 제거한 반도체 칩 (1) 을 제 1 점착 부재 (304) 에 점착시킨 상태에서 실장 장치에 있어서의 제 1 점착 부재 유지부 (315) 에 로봇 등의 반송 수단으로 반송하는 구성으로 해도 된다. 이로써 실장 장치는 콤팩트하게 구성할 수 있다.
또, 실시예 4 에 있어서는, 제 1 이재 헤드 (314), 제 2 이재 헤드, 및 실장 헤드 (317) 를 1 대의 실장 장치 (350) 에 구비하도록 구성하였지만, 반드시 이것에 한정되지 않고 적절히 변경이 가능하다. 예를 들어, 제 1 이재 헤드 (314) 를 구비한 제 1A 실장 장치, 제 2 이재 헤드 (316) 를 구비한 제 1B 실장 장치, 및 실장 헤드 (317) 를 구비한 제 2 실장 장치의 3 대 구성으로 해도 된다. 또, 전술한 바와 같이 제 1 이재 헤드 (314) 와 제 2 이재 헤드 (316) 를 공통으로 하여, 공통의 이재 헤드를 구비한 제 1 실장 장치와 실장 헤드 (317) 를 구비한 제 2 실장 장치의 2 대 구성으로 해도 된다. 실장 장치를 복수로 구성한 경우에는, 각각의 실장 장치 사이를 로봇 등의 반송 수단에 의해, 반도체 칩 (1) 을 반송하는 구성으로 하면 된다.
이와 같이 실시예 4 에 있어서는, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장 헤드로 실장하는 실장 방법으로서,
상기 캐리어 기판에 유지된 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면을 제 1 점착 부재에 첩부하는 제 1 점착 부재 첩부 공정과,
상기 캐리어 기판을 상기 반도체 칩으로부터 제거하는 캐리어 기판 제거 공정과,
상기 반도체 칩의 상기 제 1 면에 제 2 점착 부재를 첩부하는 제 2 점착 부재 첩부 공정과,
상기 제 1 점착 부재의 점착력을 저감시키는 제 1 점착력 저감 공정과,
상기 제 2 점착 부재가 첩부된 상기 반도체 칩을 상기 제 1 점착 부재로부터 박리하여, 상기 제 2 면을 제 3 점착 부재에 첩부하는 제 3 점착 부재 첩부 공정과,
상기 제 2 점착 부재의 점착력을 저감시키는 제 2 점착력 저감 공정과,
상기 실장 헤드가 상기 반도체 칩의 상기 제 1 면을 유지하고 상기 제 3 점착 부재로부터 박리하여, 상기 제 2 면을 상기 회로 기판에 접합하는 것에 의해 상기 반도체 칩을 상기 회로 기판에 실장하는 실장 공정을 구비하고,
상기 제 3 점착 부재의 점착력은, 상기 제 1 점착 부재의 점착력보다 작은 것을 특징으로 하는 실장 방법에 의해, 제 2 점착 부재를 반도체 칩에 첩부한 후, 제 1 점착 부재의 점착력을 저감시키기 때문에, 제 1 점착 부재의 발포에 의한 반도체 칩의 위치 어긋남이나 자세 흐트러짐이 없고, 또, 실장하는 반도체 칩을 제 1 점착 부재보다 점착력이 작은 제 3 점착 부재에 첩부하고 있기 때문에 용이하게 박리할 수 있어, 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
또, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 실장 헤드로 재치대에 재치된 회로 기판에 실장하는 실장 장치로서,
제 1 점착 부재를 유지하는 제 1 점착 부재 가열 기구를 가진 제 1 점착 부재 유지부와,
상기 제 1 점착 부재에 첩부된 상기 반도체 칩으로부터 상기 캐리어 기판을 제거하는 캐리어 기판 제거부와,
제 2 점착 부재를 상기 반도체 칩의 제 1 면에 첩부하는 제 1 이재 헤드 가열 기구를 가진 제 1 이재 헤드와,
상기 반도체 칩을 제 3 점착 부재에 첩부하는 제 2 이재 헤드 가열 기구를 가진 제 2 이재 헤드와,
상기 제 3 점착 부재를 유지하는 제 3 점착 부재 가열 기구를 가진 제 3 점착 부재 유지부와,
상기 제 1 점착 부재의 점착력을 저감시키는 제 1 점착력 저감부와,
상기 제 2 점착 부재의 점착력을 저감시키는 제 2 점착력 저감부를 구비하고,
상기 제 3 점착 부재의 점착력은, 상기 제 1 점착 부재의 점착력보다 작은 것을 특징으로 하는 실장 장치에 의해, 제 2 점착 부재를 반도체 칩에 첩부한 후, 제 1 점착 부재의 점착력을 저감시키기 때문에, 제 1 점착 부재의 발포에 의한 반도체 칩의 위치 어긋남이나 자세 흐트러짐이 없고, 또, 실장하는 반도체 칩을 제 1 점착 부재보다 점착력이 작은 제 3 점착 부재에 첩부하고 있기 때문에 용이하게 박리할 수 있어, 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
산업상 이용가능성
본 발명에 있어서의 실장 방법 및 실장 장치는, 반도체 칩을 고정밀도로 안정적으로 실장하는 분야에 널리 사용할 수 있다.
1 : 반도체 칩
2 : 캐리어 기판
3 : 점착막
4 : 점착 시트
5 : 전사층
6 : 회로 기판
11 : 캐리어 기판 유지부
12 : 2 시야 광학계
13 : 재치대
14 : 헤드
15 : 레이저 변위계
16 : 레이저 변위계
17 : 점착 시트 유지부
21 : 히터
22 : 히터
24 : 히터
31 : 지그
50 : 실장 장치
51 : 실장 장치
114 : 헤드
122 : 히터
231 : 가압부
303 : 제 1 점착막
304 : 제 1 점착 부재
305 : 제 2 점착막
306 : 제 2 점착 부재
307 : 제 3 점착 부재
308 : 전사층
309 : 회로 기판
311 : 캐리어 기판 유지부
312 : 2 시야 광학계
313 : 재치대
314 : 제 1 이재 헤드
315 : 제 1 점착 부재 유지부
316 : 제 2 이재 헤드
317 : 실장 헤드
318 : 제 3 점착 부재 유지부
321 : 제 1 점착 부재 가열 기구
322 : 제 1 이재 헤드 가열 기구
323 : 제 3 점착 부재 가열 기구
324 : 제 2 이재 헤드 가열 기구
325 : 재치대 가열 기구
326 : 실장 헤드 가열 기구
330 : 헤드 유지부
350 : 실장 장치

Claims (16)

  1. 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장하는 실장 방법으로서,
    상기 캐리어 기판에 유지된 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면을 점착 시트에 첩부하는 점착 시트 첩부 공정과,
    상기 캐리어 기판을 상기 반도체 칩으로부터 제거하는 캐리어 기판 제거 공정과,
    상기 점착 시트의 점착력을 저감시키는 점착력 저감 공정과,
    헤드가 상기 반도체 칩의 상기 제 1 면측을 유지함으로써, 상기 점착 시트로부터 박리하여, 상기 제 2 면측을 상기 회로 기판에 접합하는 것에 의해 상기 반도체 칩을 상기 회로 기판에 실장하는 실장 공정을 순차적으로 실행하는 것을 특징으로 하는 실장 방법.
  2. 제 1 항에 있어서,
    상기 캐리어 기판 제거 공정은, 레이저 광을 조사하여 상기 캐리어 기판을 박리하는 것을 특징으로 하는 실장 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 점착력 저감 공정은, 상기 점착 시트 및 상기 반도체 칩을 소정 온도로 가열함으로써 점착력을 저감시키는 것을 특징으로 하는 실장 방법.
  4. 제 3 항에 있어서,
    상기 실장 공정은, 상기 반도체 칩을 상기 점착력 저감 공정에 있어서의 상기 소정 온도로 유지한 채로 상기 회로 기판에 실장 가능하게, 상기 헤드 및 상기 재치대를 가열 제어하는 것을 특징으로 하는 실장 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 회로 기판에 상기 반도체 칩을 실장할 때의 상기 회로 기판과 상기 반도체 칩 사이의 접합력은 상기 헤드의 유지력보다 강하고, 상기 헤드의 유지력은 점착력이 저감된 상기 점착 시트의 점착력보다 강한 것을 특징으로 하는 실장 방법.
  6. 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장 헤드로 실장하는 실장 방법으로서,
    상기 캐리어 기판에 유지된 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면을 제 1 점착 부재에 첩부하는 제 1 점착 부재 첩부 공정과,
    상기 캐리어 기판을 상기 반도체 칩으로부터 제거하는 캐리어 기판 제거 공정과,
    상기 반도체 칩의 상기 제 1 면에 제 2 점착 부재를 첩부하는 제 2 점착 부재 첩부 공정과,
    상기 제 1 점착 부재의 점착력을 저감시키는 제 1 점착력 저감 공정과,
    상기 제 2 점착 부재가 첩부된 상기 반도체 칩을 상기 제 1 점착 부재로부터 박리하여, 상기 제 2 면을 제 3 점착 부재에 첩부하는 제 3 점착 부재 첩부 공정과,
    상기 제 2 점착 부재의 점착력을 저감시키는 제 2 점착력 저감 공정과,
    상기 실장 헤드가 상기 반도체 칩의 상기 제 1 면을 유지하고 상기 제 3 점착 부재로부터 박리하여, 상기 제 2 면을 상기 회로 기판에 접합하는 것에 의해 상기 반도체 칩을 상기 회로 기판에 실장하는 실장 공정을 구비하고,
    상기 제 3 점착 부재의 점착력은, 상기 제 1 점착 부재의 점착력보다 작은 것을 특징으로 하는 실장 방법.
  7. 제 6 항에 있어서,
    상기 제 1 점착력 저감 공정은, 상기 제 1 점착 부재 및 상기 반도체 칩을 상기 제 1 점착 부재의 점착력이 저감되는 제 1 소정 온도로 가열함으로써 상기 제 1 점착 부재의 점착력을 저감시키고, 상기 제 2 점착력 저감 공정은, 상기 제 2 점착 부재 및 상기 반도체 칩을 상기 제 1 소정 온도보다 고온이며 상기 제 2 점착 부재의 점착력이 저감되는 제 2 소정 온도로 가열함으로써 상기 제 2 점착 부재의 점착력을 저감시키는 것을 특징으로 하는 실장 방법.
  8. 제 7 항에 있어서,
    상기 실장 공정은, 상기 반도체 칩을 상기 제 2 점착력 저감 공정에 있어서의 상기 제 2 소정 온도로 유지한 채로 상기 회로 기판에 실장 가능하게, 상기 제 3 점착 부재를 유지하는 제 3 점착 부재 유지부, 상기 실장 헤드, 및 상기 재치대를 가열 제어하는 것을 특징으로 하는 실장 방법.
  9. 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장하는 실장 장치로서,
    상기 캐리어 기판에 유지된 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면을 첩부하는 점착 시트를 유지하는 점착 시트 유지부와,
    상기 점착 시트에 첩부된 상기 반도체 칩으로부터 상기 캐리어 기판을 제거하는 캐리어 기판 제거부와,
    상기 점착 시트의 점착력을 저감시키는 점착력 저감부와,
    상기 제 1 면측으로부터 상기 반도체 칩을 유지 가능한 헤드와,
    상기 헤드가 상기 반도체 칩을 유지하고, 상기 점착 시트로부터 박리하여, 상기 제 2 면측을 상기 회로 기판에 접합하도록 제어하는 제어부를 갖는 것을 특징으로 하는 실장 장치.
  10. 제 9 항에 있어서,
    상기 캐리어 기판 제거부는, 상기 캐리어 기판에 레이저 광을 조사 가능한 레이저 광 조사부를 포함하는 것을 특징으로 하는 실장 장치.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 점착력 저감부는, 상기 점착 시트 및 상기 반도체 칩을 소정 온도로 가열하는 가열부를 포함하는 것을 특징으로 하는 실장 장치.
  12. 제 11 항에 있어서,
    상기 헤드 및 상기 재치대는 각각을 가열하는 것이 가능하고, 상기 반도체 칩을 상기 점착력 저감부에 있어서의 상기 소정 온도로 유지한 채로 상기 회로 기판에 실장 가능하게, 상기 제어부가 상기 점착력 저감부, 상기 헤드 및 상기 재치대의 가열 온도를 제어하는 것을 특징으로 하는 실장 장치.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 회로 기판에 상기 반도체 칩을 실장할 때의 상기 회로 기판과 상기 반도체 칩 사이의 접합력은, 상기 헤드의 유지력보다 강하고, 상기 헤드의 유지력은, 점착력이 저감된 상기 점착 시트의 점착력보다 강한 것을 특징으로 하는 실장 장치.
  14. 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 실장 헤드로 재치대에 재치된 회로 기판에 실장하는 실장 장치로서,
    제 1 점착 부재를 유지하는 제 1 점착 부재 가열 기구를 가진 제 1 점착 부재 유지부와,
    상기 제 1 점착 부재에 첩부된 상기 반도체 칩으로부터 상기 캐리어 기판을 제거하는 캐리어 기판 제거부와,
    제 2 점착 부재를 상기 반도체 칩의 제 1 면에 첩부하는 제 1 이재 헤드 가열 기구를 가진 제 1 이재 헤드와,
    상기 반도체 칩을 제 3 점착 부재에 첩부하는 제 2 이재 헤드 가열 기구를 가진 제 2 이재 헤드와,
    상기 제 3 점착 부재를 유지하는 제 3 점착 부재 가열 기구를 가진 제 3 점착 부재 유지부와,
    상기 제 1 점착 부재의 점착력을 저감시키는 제 1 점착력 저감부와,
    상기 제 2 점착 부재의 점착력을 저감시키는 제 2 점착력 저감부를 구비하고,
    상기 제 3 점착 부재의 점착력은, 상기 제 1 점착 부재의 점착력보다 작은 것을 특징으로 하는 실장 장치.
  15. 제 14 항에 있어서,
    상기 제 1 점착력 저감부는, 상기 제 1 점착 부재 가열 기구와 상기 제 1 이재 헤드 가열 기구를 상기 제 1 점착 부재의 점착력이 저감되는 제 1 소정 온도로 가열하도록 제어하고,
    상기 제 2 점착력 저감부는, 상기 제 3 점착 부재 가열 기구와 상기 제 2 이재 헤드 가열 기구를 상기 제 1 소정 온도보다 고온이며 제 2 점착 부재의 점착력이 저감되는 제 2 소정 온도로 가열하도록 제어하는 것을 특징으로 하는 실장 장치.
  16. 제 15 항에 있어서,
    상기 실장 헤드는, 실장 헤드 가열 기구를 가짐과 함께, 상기 재치대는, 재치대 가열 기구를 갖고,
    상기 반도체 칩을 상기 제 2 소정 온도로 유지한 채로 상기 회로 기판에 실장하도록, 제 3 점착 부재 가열 기구, 상기 실장 헤드 가열 기구, 및 상기 재치대 가열 기구의 가열 온도를 제어하는 실장 온도 제어부를 구비한 것을 특징으로 하는 실장 장치.
KR1020197006032A 2016-08-24 2017-08-23 실장 방법 및 실장 장치 KR102422604B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2016-163968 2016-08-24
JP2016163968A JP6716391B2 (ja) 2016-08-24 2016-08-24 実装方法および実装装置
JP2017009030A JP6817826B2 (ja) 2017-01-21 2017-01-21 実装方法および実装装置
JPJP-P-2017-009030 2017-01-21
PCT/JP2017/030101 WO2018038153A1 (ja) 2016-08-24 2017-08-23 実装方法および実装装置

Publications (2)

Publication Number Publication Date
KR20190040493A true KR20190040493A (ko) 2019-04-18
KR102422604B1 KR102422604B1 (ko) 2022-07-19

Family

ID=61244888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197006032A KR102422604B1 (ko) 2016-08-24 2017-08-23 실장 방법 및 실장 장치

Country Status (5)

Country Link
US (1) US11495571B2 (ko)
KR (1) KR102422604B1 (ko)
CN (1) CN109643666A (ko)
TW (1) TWI723209B (ko)
WO (1) WO2018038153A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210026626A (ko) * 2019-08-30 2021-03-10 주식회사 엘트린 디본딩 장치.
WO2022039290A1 (ko) * 2020-08-18 2022-02-24 엘지전자 주식회사 열 압착 장치 및 이를 이용한 디스플레이 장치 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659486B (zh) 2018-04-18 2019-05-11 英屬開曼群島商錼創科技股份有限公司 轉移載板與晶粒載板
TW202119533A (zh) * 2019-11-04 2021-05-16 台灣愛司帝科技股份有限公司 具有晶片吸附功能的晶片承載結構
CN112967988B (zh) * 2020-11-04 2022-07-29 重庆康佳光电技术研究院有限公司 一种微元件的转移装置及其方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030019580A (ko) * 2000-07-18 2003-03-06 소니 가부시끼 가이샤 화상 표시 장치 및 화상 표시 장치의 제조 방법
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法
JP2009038331A (ja) * 2007-07-11 2009-02-19 Sony Corp 配線への素子の電気的接続方法及び発光素子組立体の製造方法、並びに、発光素子組立体
JP2010219219A (ja) * 2009-03-16 2010-09-30 Alpha- Design Kk 電子部品剥離装置及び電子部品剥離方法
KR20120070601A (ko) * 2009-11-20 2012-06-29 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 실장 장치 및 전자 모듈의 제조 방법
KR20120099495A (ko) * 2010-01-22 2012-09-10 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 가열 장치 및 실장체의 제조 방법
JP2013131594A (ja) * 2011-12-21 2013-07-04 Lintec Corp 保護膜形成層付ダイシングシートおよびチップの製造方法
KR20140109890A (ko) * 2011-11-18 2014-09-16 럭스뷰 테크놀로지 코포레이션 마이크로 소자 이송 헤드 히터 조립체 및 마이크로 소자의 이송 방법
WO2016100657A2 (en) * 2014-12-19 2016-06-23 Glo Ab Method of making a light emitting diode array on a backplane

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
CN102687257A (zh) * 2009-11-13 2012-09-19 日立化成工业株式会社 半导体装置、半导体装置的制造方法以及带有粘接剂层的半导体晶片
JP5630451B2 (ja) * 2011-02-23 2014-11-26 信越化学工業株式会社 接着剤組成物及び接着性ドライフィルム
SG193419A1 (en) * 2011-03-10 2013-11-29 Sumitomo Bakelite Co Semiconductor device, and process for manufacturing semiconductor device
US8685833B2 (en) * 2012-04-02 2014-04-01 International Business Machines Corporation Stress reduction means for warp control of substrates through clamping
TWI507497B (zh) * 2012-10-25 2015-11-11 Central Glass Co Ltd Followed by the following method, followed by the subsequent peeling method
US9165902B2 (en) * 2013-12-17 2015-10-20 Kulicke And Soffa Industries, Inc. Methods of operating bonding machines for bonding semiconductor elements, and bonding machines
US9761493B2 (en) * 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
JP5911035B2 (ja) * 2014-07-18 2016-04-27 日東電工株式会社 光学表示セルに光学フィルムを貼り付ける方法
JP2016039301A (ja) * 2014-08-08 2016-03-22 日東電工株式会社 粘着テープ剥離方法および粘着テープ剥離装置
JP6313165B2 (ja) * 2014-08-29 2018-04-18 日東電工株式会社 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
US9842825B2 (en) * 2014-09-05 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Substrateless integrated circuit packages and methods of forming same
US10043779B2 (en) * 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
KR102619466B1 (ko) * 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
US10600671B2 (en) * 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030019580A (ko) * 2000-07-18 2003-03-06 소니 가부시끼 가이샤 화상 표시 장치 및 화상 표시 장치의 제조 방법
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法
JP2009038331A (ja) * 2007-07-11 2009-02-19 Sony Corp 配線への素子の電気的接続方法及び発光素子組立体の製造方法、並びに、発光素子組立体
JP2010219219A (ja) * 2009-03-16 2010-09-30 Alpha- Design Kk 電子部品剥離装置及び電子部品剥離方法
KR20120070601A (ko) * 2009-11-20 2012-06-29 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 실장 장치 및 전자 모듈의 제조 방법
KR20120099495A (ko) * 2010-01-22 2012-09-10 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 가열 장치 및 실장체의 제조 방법
KR20140109890A (ko) * 2011-11-18 2014-09-16 럭스뷰 테크놀로지 코포레이션 마이크로 소자 이송 헤드 히터 조립체 및 마이크로 소자의 이송 방법
JP5783481B2 (ja) 2011-11-18 2015-09-24 ルクスビュー テクノロジー コーポレイション マイクロデバイス転写ヘッドのヒータアセンブリ及びマイクロデバイスを転写する方法
JP2013131594A (ja) * 2011-12-21 2013-07-04 Lintec Corp 保護膜形成層付ダイシングシートおよびチップの製造方法
WO2016100657A2 (en) * 2014-12-19 2016-06-23 Glo Ab Method of making a light emitting diode array on a backplane

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210026626A (ko) * 2019-08-30 2021-03-10 주식회사 엘트린 디본딩 장치.
WO2022039290A1 (ko) * 2020-08-18 2022-02-24 엘지전자 주식회사 열 압착 장치 및 이를 이용한 디스플레이 장치 제조 방법

Also Published As

Publication number Publication date
WO2018038153A1 (ja) 2018-03-01
TWI723209B (zh) 2021-04-01
TW201824355A (zh) 2018-07-01
CN109643666A (zh) 2019-04-16
US11495571B2 (en) 2022-11-08
US20210280440A1 (en) 2021-09-09
KR102422604B1 (ko) 2022-07-19

Similar Documents

Publication Publication Date Title
JP6716391B2 (ja) 実装方法および実装装置
CN109791959B (zh) 转移方法、安装方法、转移装置以及安装装置
KR20190040493A (ko) 실장 방법 및 실장 장치
KR102614211B1 (ko) 실장 방법 및 실장 장치
US11062964B2 (en) Method for manufacturing semiconductor device, and mounting apparatus
WO2018061896A1 (ja) 転写方法、実装方法、転写装置、及び実装装置
CN111243999B (zh) 微元件的转移装置及转移方法
JP6817826B2 (ja) 実装方法および実装装置
TWI758990B (zh) 黏晶裝置及半導體裝置的製造方法
JP6916104B2 (ja) 実装方法および実装装置
JP7152330B2 (ja) 保持装置、転写装置および転写方法
JP2019145707A (ja) ボール搭載装置
TW201836048A (zh) 半導體製造裝置及半導體裝置的製造方法
JP4949114B2 (ja) 接続材料塗布装置および半導体装置の製造方法
US20230062106A1 (en) Method and device for transferring components
CN113436988A (zh) 芯片贴装装置、剥离夹具以及半导体器件的制造方法
CN106560913B (zh) 处理装置
US20240213400A1 (en) Method for integrating semiconductor chips on a substrate
TW202425782A (zh) 用以貼合基板之裝置、用以轉移電子元件之設備、用以焊接電子元件之方法以及用以製造發光二極體顯示器之方法
WO2015105149A1 (ja) 半導体装置の実装方法および実装装置
JPH0936535A (ja) 実装方法、実装装置及び位置合せ用治具
JP2014053517A (ja) 受渡用ステージ及びダイピックアップ装置並びにダイボンディング装置
JP2006086347A (ja) チップの実装方法及び実装装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant