KR102592226B1 - 반도체 패키지 본딩헤드 및 본딩방법 - Google Patents

반도체 패키지 본딩헤드 및 본딩방법 Download PDF

Info

Publication number
KR102592226B1
KR102592226B1 KR1020180082679A KR20180082679A KR102592226B1 KR 102592226 B1 KR102592226 B1 KR 102592226B1 KR 1020180082679 A KR1020180082679 A KR 1020180082679A KR 20180082679 A KR20180082679 A KR 20180082679A KR 102592226 B1 KR102592226 B1 KR 102592226B1
Authority
KR
South Korea
Prior art keywords
bonding
semiconductor chip
fillet
substrate
inclined surface
Prior art date
Application number
KR1020180082679A
Other languages
English (en)
Other versions
KR20200008705A (ko
Inventor
이상훈
신지원
백형길
곽민근
이종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180082679A priority Critical patent/KR102592226B1/ko
Priority to US16/281,496 priority patent/US10872875B2/en
Priority to CN201910617940.8A priority patent/CN110729209A/zh
Publication of KR20200008705A publication Critical patent/KR20200008705A/ko
Application granted granted Critical
Publication of KR102592226B1 publication Critical patent/KR102592226B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75304—Shape of the pressing surface being curved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

기판에 반도체 칩을 배치하는 반도체 칩 로딩단계; 및 본딩 툴을 이용해 상기 기판과 상기 반도체 칩을 본딩하는 본딩단계; 를 포함하되, 상기 본딩 툴은 상기 반도체 칩을 가압하는 가압면 및 상기 가압면의 일측에서 연장되는 경사면을 포함하고, 상기 본딩단계는 상기 본딩 툴의 가압에 의해 상기 기판과 상기 반도체 칩 사이에 위치하는 접합제의 형상이 변형되는 접합제 변형단계를 포함하며, 상기 접합제 변형단계는 상기 접합제가 상기 반도체 칩의 외측으로 돌출되어 필렛을 형성하는 필렛 생성단계 및 상기 필렛의 상면이 상기 경사면의 전개방향을 따라 성장하는 필렛 성장단계를 포함하는 반도체 패키지 본딩방법이 제공된다.

Description

반도체 패키지 본딩헤드 및 본딩방법{Semiconductor package bonding head and bonding method}
본 발명은 반도체 패키지 본딩헤드 및 본딩방법에 관한 것으로서, 보다 상세하게는 필렛이 본딩 툴의 경사면을 따라 성장할 수 있는 반도체 패키지 본딩헤드 및 본딩방법에 관한 것이다.
전자 산업의 발달로 전자 부품의 고기능화, 고속화 및 소형화 요구가 증대되고 있다. 이러한 추세에 대응하여 반도체 실장 기술은 하나의 기판에 여러 반도체 칩들을 적층하여 실장하거나 패키지 위에 패키지를 적층하는 방법이 사용되고 있다.
이러한 방법에서 기판과 반도체 칩 간에, 또는 서로 적층된 반도체 칩들 간에 전기적 연결 단자들을 접합하는 본딩 공정이 요구된다. 본딩 공정에는 플로우 접합공정 및 열압착 공정 등이 있다.
본 발명이 해결하고자 하는 과제는 필렛을 상하로 성장시킬 수 있는 반도체 패키지 본딩헤드 및 본딩방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 접합제의 수평 방향 폭을 줄여 패키지의 소형화가 가능한 반도체 패키지 본딩헤드 및 본딩방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 접합제의 필렛이 본딩 툴에 들러붙는 현상을 방지할 수 있는 반도체 패키지 본딩헤드 및 본딩방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 연속적인 공정이 가능한 본딩 툴을 포함하는 반도체 패키지 본딩헤드 및 본딩방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 반도체 패키지 본딩헤드 및 본딩방법은 기판에 반도체 칩을 배치하는 반도체 칩 로딩단계; 및 본딩 툴을 이용해 상기 기판과 상기 반도체 칩을 본딩하는 본딩단계; 를 포함하되, 상기 본딩 툴은 상기 반도체 칩을 가압하는 가압면 및 상기 가압면의 일측에서 연장되는 경사면을 포함하고, 상기 본딩단계는 상기 본딩 툴의 가압에 의해 상기 기판과 상기 반도체 칩 사이에 위치하는 접합제의 형상이 변형되는 접합제 변형단계를 포함하며, 상기 접합제 변형단계는 상기 접합제가 상기 반도체 칩의 외측으로 돌출되어 필렛을 형성하는 필렛 생성단계 및 상기 필렛의 상면이 상기 경사면의 전개방향을 따라 성장하는 필렛 성장단계를 포함할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 반도체 패키지 본딩헤드 및 본딩방법은 반도체 패키지 본딩을 위한 본딩 툴을 포함하되, 상기 본딩 툴은 반도체 칩을 가압하는 가압면 및 필렛의 성장 방향을 가이드하는 경사면을 포함할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 반도체 패키지 본딩헤드 및 본딩방법은 기판; 반도체 칩; 및 상기 기판과 상기 반도체 칩 사이의 접합제를 포함하고, 상기 접합제는 상기 기판과 상기 반도체 칩 사이에 위치하는 접합부 및 상기 반도체 칩 외측으로 돌출된 필렛을 포함하며, 상기 필렛의 상면은 상기 반도체 칩의 칩 상면과 경사를 이룰 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 반도체 패키지 본딩헤드 및 본딩방법에 따르면, 필렛을 상하로 성장시킬 수 있다.
본 발명의 반도체 패키지 본딩헤드 및 본딩방법에 따르면, 접합제의 수평 방향 폭을 줄여 패키지의 소형화가 가능할 수 있다.
본 발명의 반도체 패키지 본딩헤드 및 본딩방법에 따르면, 접합제의 필렛이 본딩 툴에 들러붙는 현상을 방지할 수 있다.
본 발명의 반도체 패키지 본딩헤드 및 본딩방법에 따르면, 연속적인 공정이 가능할 수 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시 예에 따른 반도체 패키지 본딩장치 및 그 사용상태를 나타낸 개략도이다.
도 2는 본 발명의 예시적인 실시 예에 따른 반도체 패키지 본딩헤드를 나타낸 사시도이다.
도 3은 본 발명의 예시적인 실시 예에 따른 반도체 패키지 본딩헤드를 나타내기 위해 도 2의 A-A'을 따라 절단한 단면도이다.
도 4는 본 발명의 예시적인 실시 예에 따른 반도체 패키지 본딩방법을 나타낸 순서도이다.
도 5는 기판을 나타낸 단면도이다.
도 6은 도 4의 반도체 칩 로딩단계를 설명하기 위한 단면도이다.
도 7 및 도 8은 도 4의 본딩단계를 설명하기 위한 단면도이다.
도 9는 도 4의 필렛 생성단계를 설명하기 위한 단면도이다.
도 10 및 도 11은 도 4의 필렛 성장단계를 설명하기 위한 단면도이다.
도 12는 도 4의 본딩 툴 제거단계를 설명하기 위한 단면도이다.
도 13은 본딩 툴에 의해 접합된 반도체 칩과 기판의 형상을 설명하기 위한 단면도이다.
도 14는 본 발명의 일 실시 예에 따른 반도체 패키지 본딩헤드를 나타낸 단면도이다.
도 15는 본 발명의 일 실시 예에 따른 반도체 패키지 본딩헤드를 나타낸 사시도이다.
도 16은 본 발명의 일 실시 예에 따른 반도체 패키지 본딩헤드를 나타낸 단면도이다.
도 17은 본 발명의 일 실시 예에 따른 반도체 패키지 본딩헤드를 나타낸 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 대하여 설명한다. 명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
도 1은 본 발명의 예시적인 실시 예에 따른 반도체 패키지 본딩장치를 나타낸 개략도이고, 도 2는 본딩헤드를 나타낸 사시도이며, 도 3은 본딩헤드를 도 2의 A-A' 선을 따라 절단한 모습을 나타낸 단면도이다.
도 1의 우측 방향을 제1 방향(D1), 윗 방향을 제2 방향(D2), 제1 방향(D1)과 제2 방향(D2)에 수직하며 전방을 향하는 방향을 제3 방향(D3)이라 칭할 수 있다. 이하에서, 제1 방향(D1) 및 제1 방향(D1)의 반대 방향을 포함하는 방향을 수평방향이라 칭할 수 있다. 제2 방향(D2)은 상측, 제2 방향(D2)의 반대 방향은 하측이라 칭할 수 있다.
도 1을 참고하면, 본딩장치(B)가 제공될 수 있다. 본딩장치(B)는 본딩 스테이지(8) 위에 배치된 기판(5)에 반도체 칩(3)을 접합시키는 장비일 수 있다. 본딩장치(B)는 반도체 칩(3)과 기판(5)을 접합시키는 열 압착(thermo compression) 공정을 수행할 수 있다. 열 압착 공정은 열과 압력에 의해 반도체 칩(3)과 기판(5)을 접합시킬 수 있다. 열 압착 공정은 리플로우(reflow) 접합 공정보다 저온에서 진행될 수 있다. 열 압착 공정에 의해 반도체 패키지를 접합시키면, 반도체 패키지에 발생하는 열 응력(thermal stress)은 감소할 수 있다. 열 응력 감소에 의해 휨(warpage) 등의 결함은 방지될 수 있고, 반도체 패키지의 구성과 기능은 보존될 수 있다. 열 압착 공정에 의해 반도체 패키지를 접합시키면, 미세 피치(pitch)의 범프도 용이하게 정렬하고 접합시킬 수 있다. 미세 피치의 범프를 사용할 수 있으므로 반도체 패키지의 크기는 축소될 수 있다. 반도체 칩(3)은 접합제(7)를 매개로 기판(5)에 접합될 수 있다. 열 압착 공정에서, 본딩장치(B)의 가압에 의해 접합제(7)의 형상은 변형될 수 있다.
본딩장치(B)는 본딩헤드(1) 및 본딩몸체(2)를 포함할 수 있다. 본딩헤드(1)는 본딩몸체(2)에 결합될 수 있다. 본딩헤드(1)는 기판(5) 위에 배치된 반도체 칩(3)에 열을 가하거나, 반도체 칩(3)을 직접 또는 간접적으로 가압할 수 있다. 본딩몸체(2)는 본딩헤드(1)를 이동시키거나, 본딩헤드(1)에 열을 공급하거나, 본딩헤드(1)에 진공압을 제공할 수 있다. 본딩몸체(2)는 상/하측으로 일정길이 연장될 수 있다. 본딩몸체(2)는 진공압 생성기(V), 이동장비(A) 및 가열전원(P)에 연결될 수 있다. 진공압 생성기(V)는 본딩몸체(2) 및 본딩헤드(1)에 실질적인 진공압을 제공할 수 있다. 이동장비(A)는 본딩장치(B)를 수평방향으로 이동시키거나, 반도체 칩(3)를 가압하도록 상측 및 하측으로 이동시킬 수 있다. 가열전원(P)은 본딩헤드(1)가 반도체 칩(3)에 열을 가할 수 있도록 본딩장치(B)에 에너지를 공급할 수 있다. 일 실시 예에서, 가열전원(P)이 본딩장치(B)에 가하는 에너지는 전기 일의 방식으로 공급될 수 있다. 일 실시 예에서, 가열전원(P)은 열 전달의 방식으로 본딩장치(B)에 에너지를 공급할 수 있다. 일 실시 예에서, 본딩 스테이지(8)도 기판(5) 등의 구성에 열을 가할 수 있다. 이들에 대한 보다 구체적인 내용은 후술하도록 한다.
도 2 및 도 3를 참고하면, 예시적인 실시 예에 따른 반도체 패키지 본딩헤드(1)는 본딩 툴(11) 및 지지체(13)를 포함할 수 있다.
본딩 툴(11)은 반도체 칩(3)에 열을 가하거나, 반도체 칩(3)을 직접 또는 간접적으로 가압할 수 있다. 본딩 툴(11)은 금속 재질을 포함할 수 있다. 일 실시 예에서, 본딩 툴(11)은 알루미늄을 포함할 수 있다. 그러나 이에 한정하는 것은 아니다. 본딩 툴(11)은 가압면(111), 경사면(113) 및 상측면(115, 도 3 참고)을 포함할 수 있다.
가압면(111)은 본딩 툴(11)의 하측에 위치할 수 있다. 가압면(111)은 수평방향으로 전개될 수 있다. 가압면(111)은 반도체 칩(3)을 가압할 수 있다. 일 실시 예에서, 가압면(111)은 반도체 칩(3)의 칩 상면(31, 도 6 참고)에 접하며 반도체 칩(3)을 가압할 수 있다. 일 실시 예에서, 가압면(111)은 보호시트(91, 도 14 참고)를 매개로 반도체 칩(3)을 가압할 수 있다. 이에 대한 상세한 과정은 후술하도록 한다. 일 실시 예에서, 가압면(111)은 반도체 칩(3)의 상면(31) 형상에 부합하는 모양일 수 있다. 반도체 칩(3)의 칩 상면(31)은 직사각형 모양일 수 있다. 가압면(111)은 직사각형 모양일 수 있다. 일 실시 예에서, 가압면(111)은 원 모양(도 15 및 도 17 참고)일 수 있다. 가압면(111)은 이 밖에 반도체 칩(3)을 가압할 수 있는 다양한 형상일 수 있다. 일 실시 예에서, 가압면(111)의 면적은 반도체 칩(3)의 칩 상면(31)의 면적보다 크거나 같을 수 있다. 일 실시 예에서, 가압면(111)의 면적은 반도체 칩(3)의 칩 상면(31)의 면적보다 작을 수 있다. 가압면(111)에 대한 상세한 내용은 후술하도록 한다.
경사면(113)은 가압면(111)의 일측에서 연장된 면일 수 있다. 경사면(113)은 가압면(111)과 일정한 각도(α, 도 3 참고)를 이룰 수 있다. 일정한 각도(α)는 0도 또는 90도가 아닐 수 있다. 경사면(113)을 포함하는 본딩 툴(11)은 하측으로 갈수록 단면적이 작아지는 테이퍼(taper) 형태일 수 있다.
일 실시 예에서, 경사면(113)은 네 개가 제공될 수 있다. 각각의 경사면은 제1 경사면(113a), 제2 경사면(113b), 제3 경사면(113c) 및 제4 경사면(113d)이라 칭할 수 있다. 네 개의 경사면(113a, 113b, 113c, 113d)은 가압면(111)의 각 변에서 연장될 수 있다. 일 실시 예에서, 경사면(113)은 하나의 곡면(113', 113'' 도 15 및 도 17 참고)일 수 있다. 경사면(113)은 이 밖에 본딩 툴(11)을 테이퍼 형태로 만들 수 있는 다양한 형상과 개수로 형성될 수 있다. 경사면(113)에 대한 상세한 내용은 후술하도록 한다.
도 3을 참고하면, 상측면(115)은 본딩 툴(11)의 상측에 위치할 수 있다. 상측면(115)은 수평방향으로 전개될 수 있다. 상측면(115)은 가압면(111)과 실질적으로 평행할 수 있다. 상측면(115)은 지지체(13)와 접할 수 있다. 일 실시 예에서, 상측면(115)의 형상은 지지체(13)의 흡착면(131)의 형상과 실질적으로 동일 또는 유사할 수 있다. 일 실시 예에서, 상측면(115)의 형상은 흡착면(131)의 형상과 상이할 수 있다. 이에 대한 상세한 내용은 도 15 및 도 17을 참고하여 후술하도록 한다.
일 실시 예에서, 본딩 툴(11)은 흡착홀(117)을 더 포함할 수 있다. 흡착홀(117)은 상측면(115)에서 가압면(111)을 향해 연장된 구멍일 수 있다. 흡착홀(117)은 상/하측으로 전개될 수 있다. 흡착홀(117)의 내부는 실질적인 진공상태가 될 수 있다. 흡착홀(117)이 진공상태로 유지될 때, 가압면(111)에는 반도체 칩(3)이 흡착될 수 있다. 본딩 툴(11)은 반도체 칩(3)을 가압할 뿐만 아니라, 반도체 칩(3)을 운반할 수도 있다. 일 실시 예에서, 본딩 툴(11)은 흡착홀(117)을 포함하지 아니할 수 있다. 반도체 칩(3)은 별도의 이송기구를 통해 운반될 수 있다.
지지체(13)는 본딩 툴(11)을 본딩몸체(2, 도 1 참고)에 결합시킬 수 있다. 지지체(13)는 금속 재질을 포함할 수 있다. 일 실시 예에서, 지지체(13)는 알루미늄을 포함할 수 있다. 일 실시 예에서, 지지체(13)는 직육면체 형상일 수 있다. 그러나 이에 한정하는 것은 아니다. 지지체(13)는 흡착면(131) 및 관통홀(133)을 포함할 수 있다. 흡착면(131)은 지지체(13)의 하측에 위치할 수 있다. 흡착면(131)은 본딩 툴(11)의 상측면(115)과 접할 수 있다. 관통홀(133)은 지지체(13)의 흡착면(131)에서 상측으로 연장된 구멍일 수 있다.
관통홀(133)은 복수 개가 제공될 수 있다. 관통홀(133) 중 일부는 본딩 툴(11)의 흡착홀(117)과 연통될 수 있다. 관통홀(133) 및 흡착홀(117)은 진공압 생성기(V, 도 1 참고)에 연결될 수 있다. 진공압 생성기(V)는 관통홀(133) 및 흡착홀(117)의 내부를 실질적인 진공 상태로 만들 수 있다.
지지체(13)는 본딩 툴(11)과 결합될 수 있다. 일 실시 예에서, 지지체(13)와 본딩 툴(11)은 탈착 가능하게 결합될 수 있다. 관통홀(133)은 실질적인 진공상태가 될 수 있다. 관통홀(133)이 진공상태로 유지될 때, 흡착면(131)에는 본딩 툴(11)의 상측면(115)이 흡착될 수 있다. 본딩 툴(11)은 지지체(13)의 일정 위치에 고정될 수 있다. 관통홀(133)이 진공상태가 아닐 때, 본딩 툴(11)의 상측면(115)은 흡착면(131)에서 떨어질 수 있다. 지지체(13)와 본딩 툴(11)의 결합은 해제될 수 있다. 반도체 칩(3)의 크기와 형상에 따라, 하나의 지지체(13)에 다양한 본딩 툴(11)을 교체해가며 사용할 수 있다. 일 실시 예에서, 지지체(13)와 본딩 툴(11)은 일체로 형성될 수 있다. 본딩 툴(11)은 지지체(13)에서 떨어지지 아니할 수 있다.
지지체(13)는 가열될 수 있다. 일 실시 예에서, 본딩몸체(2, 도 1 참고)는 가열전원(P, 도 1 참고)으로부터 에너지를 공급받을 수 있다. 본딩몸체(2)는 가열수단을 더 포함할 수 있다. 가열수단은 저항을 가진 전도체일 수 있다. 가열전원(P)으로부터 전기 에너지가 인가되면, 가열수단에서 줄열(Joule heat)이 발생할 수 있다. 본딩몸체(2)의 온도는 상승할 수 있다. 높은 온도의 본딩몸체(2)로부터 지지체(13)로 열이 전달될 수 있다. 지지체(13)로부터 본딩 툴(11)로 열이 전달될 수 있다. 일 실시 예에서, 본딩몸체(2)는 가열수단을 포함하지 아니할 수 있다. 지지체(13)는 가열수단을 포함할 수 있다. 가열수단은 저항을 가진 전도체일 수 있다. 가열전원(P)으로부터 전기 에너지가 인가되면, 가열수단에서 줄열(Joule heat)이 발생할 수 있다. 지지체(13)의 온도는 상승할 수 있다. 높은 온도의 지지체(13)로부터 본딩 툴(11)로 열이 전달될 수 있다. 이에 대한 상세한 내용은 후술하도록 한다.
도 4는 본 발명의 예시적인 실시 예에 따른 반도체 패키지 본딩방법을 나타낸 순서도이고, 도 5 내지 도 13은 도 4의 반도체 패키지 본딩방법에 따라 기판에 반도체 칩을 본딩하는 과정을 순차적으로 나타낸 단면도이다.
도 4를 참고하면, 본 발명의 예시적인 실시 예에 따른 반도체 패키지 본딩방법은 반도체 칩 로딩단계(S1), 본딩단계(S2) 및 본딩 툴 제거단계(S3)를 포함할 수 있다.
도 5를 참고하면, 기판(5)이 제공될 수 있다. 예시적인 실시 예에서, 기판(5)은 PCB(printed circuit board) 또는 웨이퍼(wafer) 등을 포함할 수 있다. 기판(5)은 기판 상면(51)에 연결패드(511) 및 범프(513)를 포함할 수 있다. 예시적인 실시 예에서, 연결패드(511)는 기판 상면(51)의 중앙 부근에 위치할 수 있다. 그러나 이에 한정하는 것은 아니며, 다른 위치에 배치될 수도 있다. 연결패드(511)는 복수 개 제공될 수 있다.
연결패드들(511)의 각각은 반도체 칩(3)과 전기적으로 연결될 수 있다. 연결패드들(511)은 전도체를 포함할 수 있다. 일 실시 예에서, 연결패드들(511)은 솔더(solder) 또는 구리(copper) 등을 포함할 수 있다.
일 실시 예에서, 연결패드들(511)은 기판 상면(51)에서 하측으로 함입된 부분에 형성될 수 있다. 일 실시 예에서, 연결패드들(511)의 각각은 기판 상면(51)과 실질적으로 동일한 평면 상에 형성될 수 있다. 일 실시 예에서, 연결패드들(511)의 각각은 기판 상면(51)보다 상측으로 돌출될 수 있다.
일 실시 예에서, 범프(513)는 기판 상면(51)의 수평방향 외측에 위치할 수 있다. 범프(513)는 복수 개 제공될 수 있다. 범프들(513)의 각각은 기판(5)과 다른 구성을 전기적으로 연결시킬 수 있다. 범프들(513)을 통해 기판(5)은 다른 기판, 다른 반도체 칩 또는 다른 패키지 등과 전기적으로 연결될 수 있다. 범프들(513)은 전도체를 포함할 수 있다. 일 실시 예에서, 범프들(513)은 솔더(solder) 또는 구리(copper) 등을 포함할 수 있다.
도 4 및 도 6을 참고하면, 반도체 칩 로딩단계(S1)에서 반도체 칩(3)은 플립 칩 방식으로 기판(5) 위에 위치될 수 있다. 반도체 칩(3)은 칩 상면(31), 칩 측면(33) 및 칩 하면(35)을 포함할 수 있다. 일 실시 예에서, 칩 상면(31) 및 칩 하면(35)은 직사각형일 수 있다. 그러나 이에 한정하는 것은 아니며, 다른 형상일 수도 있다. 칩 측면(33)은 칩 상면(31)과 칩 하면(35)을 연결할 수 있다.
칩 하면(35)은 칩 범프(351)를 포함할 수 있다. 칩 범프(351)는 칩 하면(35)에서 하측으로 일정길이 연장될 수 있다. 칩 범프(351)는 복수 개가 제공될 수 있다. 칩 범프들(351)의 각각은 기판(5)의 연결패드들(511)의 각각과 대응될 수 있다. 칩 범프들(351)의 개수는 연결패드들(511)의 개수와 실질적으로 일치할 수 있다. 칩 범프들(351)은 반도체 칩(3)과 기판(5)을 전기적으로 연결시킬 수 있다. 칩 범프들(351)은 전도체를 포함할 수 있다.
일 실시 예에서, 칩 범프들(351)의 각각은 칩 하면(35)에서 하측으로 연장되는 기둥(3511) 및 기둥(3511)의 하측에 결합된 캡(3513)을 포함할 수 있다. 기둥(3511)은 구리(copper)를 포함할 수 있다. 즉, 기둥(3511)은 구리기둥(copper pillar) 범프일 수 있다. 캡(3513)은 솔더(solder)를 포함할 수 있다. 즉, 캡(3513)은 솔더 캡일 수 있다. 일 실시 예에서, 칩 범프들(351)의 각각은 솔더(solder)만으로 형성될 수도 있다.
일 실시 예에서, 반도체 칩(3)은 흡착홀(117)에 의해 본딩 툴(11)에 흡착된 상태로 기판(5) 위로 이동될 수 있다. 반도체 칩(3)은 가압면(111)에 접촉한 상태로 기판(5) 위로 이동될 수 있다. 혹은, 반도체 칩(3)은 보호시트(91, 도 14 참고)를 매개로 본딩 툴(11)에 흡착된 상태로 기판(5) 위로 이동될 수 있다. 일 실시 예에서, 반도체 칩(3)은 별도의 이송기구에 의해 기판(5) 위로 이동될 수 있다. 기판(5) 위의 적정 위치에 반도체 칩(3)이 배치되면, 연결패드들(511)의 각각과 칩 범프들(351)의 각각은 서로 정렬될 수 있다.
반도체 칩(3)과 기판(5) 사이에는 접합제(7)가 위치할 수 있다. 접합제(7)는 비전도성 필름(Non-Conductive Film, NCF), 비전도성 페이스트(Non-Conductive Paste, NCP), 이방성 도전 필름, 이방성 도전 페이스트 또는 열경화성 접착제 중 적어도 하나를 포함할 수 있다.
일 실시 예에서, 반도체 칩(3)은 접합제(7)가 칩 하면(35)에 도포된 상태로 기판(5) 위로 이동될 수 있다. 접합제(7)가 반도체 칩(3)의 칩 하면(35)에 도포된 상태로 이동할 때, 접합제(7)는 고체상태일 수 있다.
일 실시 예에서, 접합제(7)가 도포된 기판(5) 위로 반도체 칩(3)이 이동될 수 있다. 즉, 접합제(7)는 기판(5) 위에 직접 도포될 수 있다. 접합제(7)는 고체상태일 수도 있고, 액체 또는 페이스트(paste) 상태일 수도 있다.
도 4 내지 도 8을 참고하면, 본딩단계(S2)는 본딩헤드(1)에 의해 수행될 수 있다. 도 7을 참고하면, 예시적인 실시 예에서 반도체 칩(3)을 기판(5)에 접합시키기 위해 본딩헤드(1)가 로딩될 수 있다. 도 8을 참고하면, 본딩헤드(1)는 하측으로 이동할 수 있다. 본딩헤드(1)가 하측으로 이동하여, 가압면(111)이 반도체 칩(3)의 칩 상면(31)에 접할 수 있다. 일 실시 예에서, 반도체 칩(3)이 흡착홀(117)에 의해 본딩 툴(11)에 흡착된 상태로 이동하면 본딩단계(S2) 시작 시점에 이미 가압면(111)과 칩 상면(31)이 접하고 있을 수 있다.
도 4 및 도 9를 참고하면, 본딩단계(S2)는 접합제 변형단계(S21) 및 경화단계(S22)를 포함할 수 있다. 접합제 변형단계(S21)에서 본딩헤드(1)는 하측으로 계속 이동할 수 있다. 일 실시 예에서, 가압면(111)의 면적은 칩 상면(31)의 면적보다 클 수 있다. 가압면(111)은 칩 상면(31)에 대응되는 부분인 대응면(1111) 및 칩 상면(31)과 마주하지 아니하는 확장면(1113)을 포함할 수 있다. 일 실시 예에서, 가압면(111)의 면적은 칩 상면(31)의 면적과 같을 수 있다. 확장면(1113)은 존재하지 아니할 수 있다. 접합제 변형단계(S21)는 필렛 생성단계(S211) 및 필렛 성장단계(S212)를 포함할 수 있다.
필렛 생성단계(S211)에서 가압면(111)은 반도체 칩(3)의 칩 상면(31)을 가압할 수 있다. 반도체 칩(3)은 본딩 툴(11)에 의해 하측으로 이동할 수 있다. 반도체 칩(3)의 칩 하면(35)은 접합제(7) 및 기둥들(3511)을 가압할 수 있다. 기둥들(3511)의 각각은 캡들(3513)의 각각을 가압할 수 있다. 일 실시 예에서, 캡들(3513)은 연결패드들(511)이 형성된 기판 상면(51) 상의 함입된 부분으로 일부 삽입될 수 있다. 일 실시 예에서, 캡들(3513)은 기판 상면(51) 상에 형성된 연결패드들(511)과 접하여 압축될 수 있다.
필렛 생성단계(S211)에서 가열전원(P, 도 1 참고)의 에너지 공급에 의해 본딩 툴(11)은 가열될 수 있다. 본딩 툴(11)은 반도체 칩(3)으로 열을 전달할 수 있다. 반도체 칩(3)은 접합제(7), 기둥들(3511) 및 캡들(3513)을 가열할 수 있다.
일 실시 예에서, 접합제(7)가 고체 상태인 경우 열에 의해 접합제(7)는 액체 또는 페이스트 상태가 될 수 있다. 일 실시 예에서, 접합제(7)는 이미 액체 또는 페이스트 상태일 수 있다. 접합제(7)는 압축될 수 있다. 접합제(7)의 일부는 반도체 칩(3)의 칩 하면(35)에서 반도체 칩(3)의 외측으로 튀어나올 수 있다. 구체적으로, 접합제(7)의 일부는 칩 하면(35)에서 반도체 칩(3)에 대해 수평방향으로 튀어나올 수 있다. 반도체 칩(3)의 밑에 위치한 접합제(7)는 접합부(71)라 칭할 수 있다. 튀어나온 접합제(7)는 필렛(73)이라 칭할 수 있다. 칩 하면(35)의 밑에서 제1 방향(D1)으로 튀어나온 필렛(73)은 제1 방향(D1)으로 볼록할 수 있다. 칩 하면(35)의 밑에서 제1 방향(D1)의 반대 방향으로 튀어나온 필렛(73)은 제1 방향(D1)의 반대방향으로 볼록할 수 있다.
도 4 및 도 10을 참고하면, 필렛 성장단계(S212)에서 본딩헤드(1)는 하측으로 더 이동할 수 있다. 가압면(111)은 반도체 칩(3)을 더 가압할 수 있다. 반도체 칩(3)의 칩 하면(35)은 기둥들(3511) 및 접합제(7)를 더 가압할 수 있다. 캡들(3513)과 연결패드들(511)은 압축될 수 있다. 기둥들(3511), 캡들(3513) 및 접합제(7)는 더 가열될 수 있다. 캡들(3513)의 온도는 솔더의 용융점보다 낮을 수 있다. 압력이 가해지지 아니하면 캡들(3513) 및 연결패드들(511)은 녹지 아니할 수 있다. 본딩 툴(11)의 가압에 의해 용융점보다 낮은 온도에서 캡들(3513)과 연결패드들(511)은 일부 녹을 수 있다. 캡들(3513)과 연결패드들(511)은 접합될 수 있다.
반도체 칩(3)의 칩 하면(35)이 접합제(7)를 더 가압하여, 접합부(71)의 일부가 반도체 칩(3)의 외측으로 더 이동할 수 있다. 필렛(73)은 더 커질 수 있다. 필렛(73)은 상측으로 성장할 수 있다.
일 실시 예에서, 필렛(73)은 상측으로 성장하여 확장면(1113)의 밑에 도달할 수 있다. 필렛(73)이 확장면(1113)의 밑에 도달하면, 상측으로의 성장은 중단될 수 있다. 필렛(73)은 수평방향으로 성장할 수 있다. 확장면(1113)의 밑에 도달한 후 수평방향으로 성장하는 필렛(73)은 경사면(113)의 밑까지 성장할 수 있다. 일 실시 예에서, 확장면(1113)이 없는 경우 필렛(73)은 상측으로 성장하여 경사면(113)의 밑까지 성장할 수 있다.
도 11을 참고하면, 가압면(111)은 반도체 칩(3)을 더 가압할 수 있다. 반도체 칩(3)의 칩 하면(35)은 기둥들(3511) 및 접합제(7)를 더 가압할 수 있다. 기둥들(3511)의 각각은 캡들(3513)의 각각을 더 가압할 수 있다. 캡들(3513)과 연결패드들(511)은 더 압축될 수 있다. 캡들(3513)의 각각과 연결패드들(511)의 각각은 더 접합될 수 있다.
반도체 칩(3)의 칩 하면(35)이 접합제(7)를 계속 가압하면, 필렛(73)의 필렛 상면(731)이 경사면(113)의 전개방향을 따라 성장할 수 있다. 경사면(113)은 필렛 상면(731)의 성장 방향을 안내(guide)할 수 있다. 경사면(113)의 전개방향이 가압면(111)의 전개방향과 일정한 각도(α, 도 3 참고)를 이루는 경우, 필렛 상면(731)의 전개방향은 칩 상면(31)과 일정한 각도(α)를 이룰 수 있다.
필렛 상면(731)이 경사면(113)의 전개방향으로 성장하여, 필렛(73)은 수평방향뿐만 아니라, 상측으로도 더 성장할 수 있다. 필렛(73)의 수평방향으로의 길이는 상대적으로 줄어들 수 있다. 일 실시 예에서, 필렛 상면(731)은 경사면(113)과 접하며 경사면(113)을 따라 성장할 수 있다. 일 실시 예에서, 필렛 상면(731)은 보호시트(91)와 접하며 경사면(113)의 전개방향으로 성장할 수 있다. 이에 대한 상세한 구성은 도 14를 참고하여 후술하도록 한다.
도 4 및 도 11을 참고하면, 접합제(7)의 형상이 원하는 만큼 변형되거나, 캡들(3513)의 각각과 연결패드들(511)의 각각이 충분히 접합되면, 필렛 성장단계(S212)가 끝날 수 있다. 필렛 성장단계(S212)가 끝나면, 경화단계(S22)가 시작될 수 있다. 경화단계(S22)에서 변형된 형상의 접합제(7)는 경화될 수 있다. 접합제(7)는 고체 혹은 고체에 가까운 상태가 될 수 있다. 캡들(3513)의 각각과 연결패드들(511)의 각각은 전기적으로 연결된 상태로 고정될 수 있다. 일 실시 예에서, 경화단계(S22)에서 반도체 칩(3) 또는 접합제(7)에는 열이 더 가해질 수 있다. 접합제(7)의 경화는 가해지는 열에 의해 수행될 수 있다. 그러나 이에 한정하는 것은 아니며, 다른 방식으로 경화될 수도 있다. 경화된 접합제(7)는 고체 또는 고체에 가까운 상태가 될 수 있다.
이상에서 살펴본 바와 같이, 캡들(3513)의 각각과 연결패드들(511)의 각각이 녹아 접합되는 것과, 접합제(7)의 형상이 변형되고 경화되는 것은 실질적으로 동시에 수행될 수 있다.
도 4 및 도 12를 참고하면, 경화단계(S22)가 끝난 후 본딩 툴 제거단계(S3)가 진행될 수 있다. 본딩 툴 제거단계(S3)에서 본딩 툴(11)을 포함하는 본딩헤드(1)는 상측으로 이동할 수 있다. 가압면(111)과 칩 상면(31)은 이격될 수 있다. 경사면(113)과 필렛 상면(731)은 이격될 수 있다.
가압면(111)의 전개방향과 경사면(113)의 전개방향이 수직(α=90도)일 경우, 본딩 툴(11)이 제2 방향(D2)으로 이동할 때 경사면(113)에 필렛(73)이 들러붙을 수 있다. 필렛(73)이 경사면(113)을 붙잡아 본딩 툴(11)이 지지체(13)와 분리될 수 있다. 또는 필렛(73)이 경사면(113)을 일시적으로 붙잡아 본딩 툴(11)과 지지체(13)의 결합위치가 변경될 수 있다. 본딩 툴(11)의 위치가 정위치에서 벗어나면, 후속 본딩작업에 차질이 생길 수 있다. 본딩작업은 지연될 수 있고, 전체적인 공정은 지연될 수 있다. 이에 따라 공정의 수율은 하락할 수 있다.
본 발명의 일 실시 예에서, 가압면(111)의 전개방향과 경사면(113)의 전개방향은 수직이 아닐 수 있다(α≠90도). 본딩 툴(11)이 제2 방향(D2)으로 이동할 때 경사면(113)과 필렛 상면(731)의 접촉은 용이하게 떨어질 수 있다. 필렛(73)이 경사면(113)에 들러붙는 현상은 방지될 수 있다. 필렛(73)이 경사면(113)을 붙잡아 본딩 툴(11)이 지지체(13)와 분리되는 것은 방지될 수 있다. 필렛(73)이 경사면(113)을 일시적으로 붙잡아 본딩 툴(11)과 지지체(13)의 결합위치가 변경되는 것은 방지될 수 있다. 본딩 툴(11)의 위치는 정위치에 고정될 수 있다. 후속 본딩작업은 원활히 진행될 수 있다. 본딩작업은 신속히 수행될 수 있으며, 전체적인 공정도 신속하게 수행될 수 있다. 이에 따라, 공정의 수율은 향상될 수 있다.
본 발명의 예시적인 실시 예에서, 본딩헤드(1)는 보호필름이 없어도 경사면(113)과 필렛 상면(731)의 임의 결합이 방지될 수 있다. 공정에 소요되는 장비는 줄어들 수 있고, 비용은 절감될 수 있다.
도 13은 본 발명의 예시적인 실시 예에 따른 반도체 패키지 본딩방법에 의해 접합된 기판과 반도체 칩을 나타낸 단면도이다.
도 13을 참고하면, 기판(5)의 연결패드들(511)의 각각과 반도체 칩(3)의 캡들(3513)의 각각은 전기적으로 연결될 수 있다. 기판(5)과 반도체 칩(3) 간에 전류가 통할 수 있다. 연결된 연결패드들(511)의 각각과 캡들(3513)의 각각은 접합제(7)로 지지되거나 보호될 수 있다.
필렛 상면(731)은 반도체 칩(3)의 칩 상면(31)과 경사를 이룰 수 있다. 보다 구체적으로, 필렛 상면(731)은 칩 상면(31)과 일정한 각도(α')를 이룰 수 있다. 일정한 각도(α')는 0도 또는 90도가 아닐 수 있다. α'은 α와 실질적으로 동일 또는 유사할 수 있다.
필렛(73)을 포함하는 접합제(7)는 도 12와 같이 상측으로 성장될 수 있다. 이에 따라, 접합제(7)는 수평방향으로 길이가 줄어들 수 있다. 기판(5) 위의 범프들(513)은 접합제(7)에 의해 손산되지 않으며, 범프들(513)의 형상 또는 기능은 보존될 수 있다. 범프들(513)은 상대적으로 반도체 칩(3)에 가깝게 배치될 수 있으며, 이에 따라 기판(5)의 수평방향으로의 길이를 줄일 수 있다. 즉, 기판(5)은 소형화될 수 있다.
기판(5)과 반도체 칩(3)의 접합 후, 반도체 칩(3)의 위에는 다른 반도체 칩이 적층될 수 있다. 혹은, 다른 기판 또는 패키지가 적층될 수 있다. 다른 기판 또는 패키지는 기판(5)의 범프(513)를 통해 기판(5)과 전기적으로 연결될 수 있다. 범프(513) 및 반도체 칩(3) 등을 보호하기 위해, 빈 공간은 몰딩될 수 있다. 기판(5)이 소형화됨에 따라, 기판(5)을 포함하는 반도체 패키지도 소형화될 수 있다.
도 14는 본 발명의 일 실시 예에 따른 반도체 패키지 본딩헤드, 기판 및 반도체 칩을 나타낸 단면도이다.
설명의 편의를 위하여, 도 1 내지 도 13을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 내용에 대한 설명은 생략될 수 있다. 이하, 도 1 내지 도 13과 다른 구성에 대해서만 서술될 수 있다.
도 14를 참고하면, 반도체 패키지 본딩헤드는 보호장치(9)를 더 포함할 수 있다. 보호장치(9)는 보호시트(91) 및 릴(93)을 포함할 수 있다. 보호시트(91)는 가압면(111) 또는 경사면(113)의 일부를 감쌀 수 있다. 보호시트(91)는 가압면(111) 또는 경사면(113)이 접합제(7)와 접하는 것을 방지할 수 있다. 보호시트(91)는 가압면(111) 또는 경사면(113)을 접합제(7)의 오염으로부터 보호할 수 있다. 보호시트(91)는 가압면(111) 또는 경사면(113)에 접합제(7)가 들러붙는 것을 방지할 수 있다. 가압면(111)은 보호시트(91)를 매개로 반도체 칩(3)의 칩 상면(31)을 가압할 수 있다. 경사면(113)은 보호시트(91)를 사이에 두고 필렛(73)의 성장방향을 안내(guide)할 수 있다. 필렛 상면(731)은 보호시트(91)를 따라 경사면(113)의 전개방향으로 성장할 수 있다. 릴(93)은 보호시트(91)의 방향을 전환하거나, 보호시트(91)를 이동시킬 수 있다. 한 번의 본딩작업이 끝나면, 보호시트(91)는 교체될 수 있다.
도 15는 본 발명의 일 실시 예에 따른 반도체 패키지 본딩헤드를 나타낸 사시도이다.
설명의 편의를 위하여, 도 1 내지 도 13을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 내용에 대한 설명은 생략될 수 있다. 이하, 도 1 내지 도 13과 다른 구성에 대해서만 서술될 수 있다.
도 15를 참고하면, 본딩헤드(1)는 본딩 툴(11) 및 지지체(13)를 포함할 수 있다. 본딩 툴(11)은 가압면(111') 및 경사면(113')을 포함할 수 있다. 가압면(111')은 반도체 칩(3)을 가압할 수 있다. 가압면(111')은 원형일 수 있다. 가압면(111')의 면적은 반도체 칩(3)의 칩 상면(31) 면적보다 크거나 같을 수 있다. 경사면(113')은 곡면일 수 있다. 가압면(111')에서 상측으로 갈수록, 경사면(113')의 단면적은 커질 수 있다. 경사면(113')을 포함한 본딩 툴(11)은 테이퍼(taper) 형상일 수 있다. 본딩 툴(11)은 꼭지점 부근이 절단된 원추형(cone)일 수 있다. 필렛은 경사면(113')의 전개방향을 따라 성장할 수 있다.
도 16은 본 발명의 일 실시 예에 따른 반도체 패키지 본딩헤드, 기판 및 반도체 칩을 나타낸 단면도이다.
설명의 편의를 위하여, 도 1 내지 도 13을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 내용에 대한 설명은 생략될 수 있다. 이하, 도 1 내지 도 13과 다른 구성에 대해서만 서술될 수 있다.
도 16을 참고하면, 본딩 툴(11)은 경사면(113)을 포함할 수 있다. 경사면(113)은 도 2에 도시된 바와 유사하게, 제1 경사면(113a), 제2 경사면(113b), 제3 경사면(113c) 및 제4 경사면(113d)을 포함할 수 있다. 제1 경사면(113a)은 도 2에 도시된 바와는 다르게, 다양한 각도를 가진 복수 개의 면을 포함할 수 있다. 예시적인 실시 예에서, 제1 경사면(113a)은 제1-1 경사면(113a-1), 제1-2 경사면(113a-2)을 포함할 수 있다. 제1-1 경사면(113a-1)은 가압면(111)의 일측에서 우상단으로 연장될 수 있다. 제1-1 경사면(113a-1)의 전개방향은 가압면(111)의 전개방향과 일정한 각도(β)를 이룰 수 있다. 예시적인 실시 예에서, β는 α(도 3 참고)보다 작을 수 있다. 제1-2 경사면(113a-2)은 제1-1 경사면(113a-1)과 상측면(115)을 연결할 수 있다. 제1-2 경사면(113a-2)의 전개방향은 가압면(111)의 전개방향과 일정한 각도(γ)를 이룰 수 있다. γ는 β보다 클 수 있다. γ는 α보다 클 수 있다.
본딩 툴(11)이 하측으로 이동하여 가압면(111)이 반도체 칩(3)을 가압할 수 있다. 접합제(7)는 반도체 칩(3)의 외측으로 돌출되어 필렛을 형성할 수 있다. 필렛은 제1-1 경사면(113a-1)의 전개방향을 따라 성장할 수 있다. 제1-1 경사면(113a-1)이 가압면(111)과 이루는 각도가 β이고, β는 α보다 작을 수 있다. 필렛의 성장 방향은 상대적으로 수평방향으로 편향될 수 있다. 필렛 상면이 성장하다가 제1-2 경사면(113a-2)을 만나면, 필렛 상면은 제1-2 경사면(113a-2)의 전개방향을 따라 성장할 수 있다. 제1-2 경사면(113a-2)이 가압면(111)과 이루는 각도가 γ이고, γ는 β보다 클 수 있다. 필렛의 성장 방향은 상대적으로 상측으로 편향될 수 있다. 필렛은 상측을 향해 급격히 성장할 수 있다.
경사면(113)이 가압면(111)과 이루는 각도가 작을수록 본딩 툴(11)에 접합제(7)가 들러붙는 양은 작아질 수 있다. 제1-1 경사면(113a-1)이 가압면(111)과 이루는 각도 β는 α보다 작을 수 있다. 접합제(7)는 본딩 툴(11)에 상대적으로 덜 들러붙을 수 있다.
경사면(113)이 가압면(111)과 이루는 각도가 클수록 필렛은 상측으로 성장할 수 있다. 기판(5)의 외측 부근에는 범프(513)가 위치할 수 있다. 필렛이 기판(5)의 외측을 향해 성장하는 것은 방지될 필요가 있을 수 있다. 필렛이 기판(5)의 외측으로 성장하다가 필렛 상면이 제1-2 경사면(113a-2)을 만나면, 필렛은 급격하게 상측으로 성장할 수 있다. 필렛이 수평방향으로 더 성장하여 범프(513)에 결합되는 것은 방지될 수 있다.
다양한 각도를 가진 복수 개의 면을 포함하는 경사면(113)에 의해, 접합제(7)가 본딩 툴(11)에 들러붙는 것과, 제1 방향(D1)으로 성장하는 것을 동시에 방지할 수 있다.
제2 경사면(113b), 제3 경사면(113c) 및 제4 경사면(113d)은 제1 경사면(113a)과 같이 다양한 각도를 가진 복수 개의 면을 포함할 수 있다.
실시 예에서, 제1 경사면(113a), 제2 경사면(113b), 제3 경사면(113c) 및 제4 경사면(113d)의 각각은 서로 다른 각도를 가진 세 개 이상의 면을 포함할 수 있다. 이 경우 각 경사면을 제x-n 경사면(113x-n)이라 칭할 수 있다. x는 a, b, c 또는 d일 수 있다. n은 서로 다른 각도를 가진 면의 개수일 수 있다. n이 무한히 커지면, 각 경사면(113a, b, c, d)은 곡면이 될 수 있다.
도 17은 본 발명의 다른 실시 예에 따른 반도체 패키지 본딩헤드를 나타낸 사시도이다.
설명의 편의를 위하여, 도 1 내지 도 13을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 내용에 대한 설명은 생략될 수 있다. 이하, 도 1 내지 도 13과 다른 구성에 대해서만 서술될 수 있다.
도 17을 참고하면, 본딩헤드(1)는 본딩 툴(11) 및 지지체(13)를 포함할 수 있다. 본딩 툴(11)은 가압면(111'') 및 경사면(113'')을 포함할 수 있다. 가압면(111'')은 반도체 칩을 가압할 수 있다. 가압면(111'')은 원형일 수 있다. 가압면(111'')의 면적은 반도체 칩의 칩 상면 면적보다 크거나 같을 수 있다. 경사면(113'')은 곡면일 수 있다. 가압면(111'')에서 상측으로 갈수록, 경사면(113'')의 단면적은 커질 수 있다. 각 단면적은 원형일 수 있다. 경사면(113'')을 포함한 본딩 툴(11)은 테이퍼(taper) 형상일 수 있다. 본딩 툴(11)은 하측 단부가 절단된 반 구(half-sphere) 형태에 가까울 수 있다. 필렛은 경사면(113'')의 전개방향을 따라 성장할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 본딩헤드
11: 본딩 툴
111: 가압면
1111: 대응면
1113: 확장면
113: 경사면
115: 상측면
117: 흡착홀
13: 지지체
131: 흡착면
133: 관통홀
2: 본딩장치
3: 반도체 칩
31: 칩 상면
33: 칩 측면
35: 칩 하면
351: 칩 범프
3511: 기둥
3513: 캡
5: 기판
51: 기판 상면
511: 연결패드
513: 범프
7: 접합제
71: 접합부
73: 필렛
731: 필렛 상면
8: 본딩 스테이지
9: 보호장치
91: 보호시트
93: 릴
V: 진공압 생성기
A: 가압장비
P: 가열전원
S1: 반도체 칩 로딩단계
S2: 본딩 단계
S21: 접합제 변형단계
S211: 필렛 생성단계
S212: 필렛 성장단계
S22: 경화단계
S3: 본딩 툴 제거단계

Claims (10)

  1. 기판에 반도체 칩을 배치하는 반도체 칩 로딩단계; 및
    본딩 툴을 이용해 상기 기판과 상기 반도체 칩을 본딩하는 본딩단계; 를 포함하되,
    상기 본딩 툴은 상기 반도체 칩을 가압하는 가압면 및 상기 가압면의 일측에서 연장되는 경사면을 포함하고,
    상기 본딩단계는 상기 본딩 툴의 가압에 의해 상기 기판과 상기 반도체 칩 사이에 위치하는 접합제의 형상이 변형되는 접합제 변형단계를 포함하며,
    상기 접합제 변형단계는:
    상기 접합제가 상기 반도체 칩의 외측으로 돌출되어 필렛을 형성하는 필렛 생성단계; 및
    상기 필렛이 성장하는 필렛 성장단계; 를 포함하되,
    상기 가압면의 면적은 상기 반도체 칩의 상면의 면적보다 크거나 같고,
    상기 필렛 성장단계는:
    상기 필렛이 상기 반도체 칩의 칩 측면을 따라 상측으로 성장하여 상기 가압면 또는 상기 경사면에 도달하는 것; 및
    상기 필렛이 상기 가압면 또는 상기 경사면에 도달한 이후, 상기 필렛의 상면이 상기 경사면의 전개방향을 따라 성장하는 것; 을 포함하는 반도체 패키지 본딩방법.
  2. 제 1 항에 있어서,
    상기 본딩단계는 변형된 상기 접합제를 경화시키는 경화단계를 더 포함하는 반도체 패키지 본딩방법.
  3. 제 1 항에 있어서,
    상기 경사면은 복수 개가 제공되는 반도체 패키지 본딩방법.
  4. 반도체 패키지 본딩을 위한 본딩 툴을 포함하되,
    상기 본딩 툴은 반도체 칩을 가압하는 가압면 및 필렛의 성장 방향을 가이드하는 경사면을 포함하되,
    상기 가압면은 상기 본딩 툴의 상측면과 평행하고,
    상기 경사면은 상기 가압면의 일측에서 상기 가압면과 일정한 각도를 이루며 위로 연장되되,
    상기 본딩 툴은 상기 본딩 툴의 상기 상측면에서 아래로 연장되는 흡착홀을 제공하고,
    상기 흡착홀은 상기 가압면에 연결되는 반도체 패키지 본딩헤드.
  5. 제 4 항에 있어서,
    상기 본딩 툴은 상기 가압면에 연결되는 상기 흡착홀 외에 다른 구멍을 제공하지 아니하여, 상기 경사면에 연결되는 홀이 없는 반도체 패키지 본딩헤드.
  6. 제 4 항에 있어서,
    상기 가압면 및 상기 경사면을 보호하는 보호시트를 더 포함하는 반도체 패키지 본딩헤드.
  7. 기판;
    반도체 칩; 및
    상기 기판과 상기 반도체 칩 사이의 접합제를 포함하고,
    상기 접합제는 상기 기판과 상기 반도체 칩 사이에 위치하는 접합부 및 상기 반도체 칩 외측으로 돌출된 필렛을 포함하며,
    상기 필렛의 상면은 상기 반도체 칩의 칩 상면과 일정한 경사를 이루며 상기 반도체 칩의 상기 칩 상면으로부터 상측으로 연장되는 반도체 패키지.
  8. 제 7 항에 있어서,
    상기 필렛의 상면은 복수 개가 제공되는 반도체 패키지.
  9. 제 7 항에 있어서,
    상기 접합제는 비전도성 필름(NCF), 비전도성 페이스트(NCP), 이방성 도전 필름 또는 이방성 도전 페이스트 중 적어도 하나를 포함하는 반도체 패키지.
  10. 제 7 항에 있어서,
    상기 기판은 PCB 기판을 포함하는 반도체 패키지.

KR1020180082679A 2018-07-17 2018-07-17 반도체 패키지 본딩헤드 및 본딩방법 KR102592226B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180082679A KR102592226B1 (ko) 2018-07-17 2018-07-17 반도체 패키지 본딩헤드 및 본딩방법
US16/281,496 US10872875B2 (en) 2018-07-17 2019-02-21 Bonding head and method for bonding semiconductor package, and semiconductor package
CN201910617940.8A CN110729209A (zh) 2018-07-17 2019-07-09 用于接合半导体封装件的接合头和方法、半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180082679A KR102592226B1 (ko) 2018-07-17 2018-07-17 반도체 패키지 본딩헤드 및 본딩방법

Publications (2)

Publication Number Publication Date
KR20200008705A KR20200008705A (ko) 2020-01-29
KR102592226B1 true KR102592226B1 (ko) 2023-10-23

Family

ID=69161977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180082679A KR102592226B1 (ko) 2018-07-17 2018-07-17 반도체 패키지 본딩헤드 및 본딩방법

Country Status (3)

Country Link
US (1) US10872875B2 (ko)
KR (1) KR102592226B1 (ko)
CN (1) CN110729209A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6307729B1 (ja) * 2016-11-30 2018-04-11 株式会社新川 ボンディング装置及びボンディング方法
CN110709971B (zh) * 2017-03-28 2023-07-25 株式会社新川 电子零件封装装置
KR20200077511A (ko) 2017-10-22 2020-06-30 루머스 리미티드 광학 벤치를 사용하는 헤드 장착형 증강 현실 장치
BR112021022229A2 (pt) 2019-06-27 2022-02-22 Lumus Ltd Aparelho
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置
KR20210157200A (ko) * 2020-06-19 2021-12-28 삼성전자주식회사 칩 본딩 장치
JP2024517804A (ja) 2021-05-19 2024-04-23 ルムス エルティーディー． 活性光学エンジン
KR102435062B1 (ko) * 2021-12-20 2022-08-22 주식회사 미코세라믹스 본딩 헤드 및 이를 포함하는 본딩 장치
KR102580841B1 (ko) * 2022-10-17 2023-09-20 제너셈(주) 프레스부 및 이를 포함하는 프레스 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249793A (ja) 2002-02-26 2003-09-05 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
US20050140023A1 (en) 2003-12-24 2005-06-30 Nobuhiro Kinoshita Method of manufacturing a semiconductor device
JP2007194314A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd ボンディング装置及びボンディングツール
US20080188058A1 (en) 2005-10-06 2008-08-07 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP2015126035A (ja) * 2013-12-25 2015-07-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111989A (en) 1991-09-26 1992-05-12 Kulicke And Soffa Investments, Inc. Method of making low profile fine wire interconnections
JPH1167833A (ja) 1997-08-20 1999-03-09 Yazaki Corp 半導体チップの突起電極形成用装置
JP2004165391A (ja) 2002-11-13 2004-06-10 Matsushita Electric Ind Co Ltd 半導体装置の製造装置
JP4516354B2 (ja) 2004-05-17 2010-08-04 パナソニック株式会社 部品供給方法
JP4229888B2 (ja) 2004-08-30 2009-02-25 富士通マイクロエレクトロニクス株式会社 電子部品実装装置
KR20080007716A (ko) * 2006-07-18 2008-01-23 삼성전자주식회사 자동으로 콜렛 기울어짐이 보정되는 다이 어태치 장치
JP5612963B2 (ja) 2010-08-20 2014-10-22 新光電気工業株式会社 電子部品実装装置および電子部品実装方法
KR101228572B1 (ko) 2010-11-30 2013-01-31 스테코 주식회사 열전달 지연부재가 구비된 칩 접합장치 및 이를 이용한 칩 접합방법
KR101680428B1 (ko) * 2014-10-10 2016-11-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법
JP6307729B1 (ja) 2016-11-30 2018-04-11 株式会社新川 ボンディング装置及びボンディング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249793A (ja) 2002-02-26 2003-09-05 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
US20050140023A1 (en) 2003-12-24 2005-06-30 Nobuhiro Kinoshita Method of manufacturing a semiconductor device
US20080188058A1 (en) 2005-10-06 2008-08-07 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP2007194314A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd ボンディング装置及びボンディングツール
JP2015126035A (ja) * 2013-12-25 2015-07-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20200008705A (ko) 2020-01-29
CN110729209A (zh) 2020-01-24
US10872875B2 (en) 2020-12-22
US20200027855A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
KR102592226B1 (ko) 반도체 패키지 본딩헤드 및 본딩방법
US20060192293A1 (en) Electronic device, standoff member, and method of manufacturing electronic device
TW201426928A (zh) 具有在封裝間之電絕緣材料之層疊封裝（ＰｏＰ）
US20080057625A1 (en) Method and apparatus for making semiconductor packages
JP4692101B2 (ja) 部品接合方法
JP5830847B2 (ja) 半導体装置の製造方法及び接合方法
JP2016162985A (ja) 半導体装置の製造方法
KR20080036557A (ko) 전자 부품 실장 방법
US10679961B2 (en) Circuit pin positioning structure, fabrication method of soldered circuit elements, and method of forming circuit pins of a stacked package
US20050196901A1 (en) Device mounting method and device transport apparatus
US7642129B2 (en) Ball-mounting method for coplanarity improvement in large package
US20210358885A1 (en) Laser bonding method and a semiconductor package including a bonding part and a bonding target
KR102535108B1 (ko) 레이저 접합 방법
KR101300573B1 (ko) 반도체 패키지 제조용 칩 이송 장치
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100936781B1 (ko) 플립칩 본딩장치 및 이를 이용한 플립칩 본딩방법
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP2009004462A (ja) 半導体装置の実装方法
JP3610888B2 (ja) 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器
JP2002184811A (ja) 電子回路装置およびその製造方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JP5106774B2 (ja) 電子部品実装方法
KR100601487B1 (ko) 열팽창 필름을 이용한 플립칩 본딩 방법
JP2002261195A (ja) 半導体装置の形成方法及びボールマウント装置
JP2005203413A (ja) 電子部品、電子部品保持方法および実装済基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant