KR101558428B1 - 반도체 장치의 형성 방법 - Google Patents

반도체 장치의 형성 방법 Download PDF

Info

Publication number
KR101558428B1
KR101558428B1 KR1020090018132A KR20090018132A KR101558428B1 KR 101558428 B1 KR101558428 B1 KR 101558428B1 KR 1020090018132 A KR1020090018132 A KR 1020090018132A KR 20090018132 A KR20090018132 A KR 20090018132A KR 101558428 B1 KR101558428 B1 KR 101558428B1
Authority
KR
South Korea
Prior art keywords
barrier metal
film
forming
interlayer insulating
metal film
Prior art date
Application number
KR1020090018132A
Other languages
English (en)
Other versions
KR20100099575A (ko
Inventor
츠카사 마츠다
최길현
이종명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090018132A priority Critical patent/KR101558428B1/ko
Priority to US12/714,571 priority patent/US8148261B2/en
Publication of KR20100099575A publication Critical patent/KR20100099575A/ko
Priority to US13/411,873 priority patent/US8258058B2/en
Application granted granted Critical
Publication of KR101558428B1 publication Critical patent/KR101558428B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

반도체 장치의 형성 방법이 제공된다. 반도체 기판 상에 오목부를 갖는 층간 절연막을 형성한다. 상기 오목부의 내부면에 플라즈마 처리를 한다. 상기 플라즈마 처리 된 오목부의 내부면 상에 베리어 금속막을 형성한다. 상기 베리어 금속막의 표면상에 시드층을 형성한다. 상기 시드층 상에 금속벌크 층을 형성한다. 이에 따라, 오목부의 안정적 매립에 적용할 수 있는 금속패턴 형성 방법을 제공하여 품질이 우수한 반도체 장치를 형성할 수 있다.
오목부, 플라즈마, 시드층, 금속패턴

Description

반도체 장치의 형성 방법{METHOD OF FORMING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 형성 방법에 관한 것으로, 보다 상세하게는 오목부 내에 형성되는 금속 패턴을 포함하는 반도체 장치의 형성 방법에 관한 것이다.
반도체 산업이 고도로 발전함에 따라, 반도체 장치의 고집적화, 저소비전력화 및/또는 고속화 등이 심화되고 있다. 이러한 반도체 장치의 다양한 특성을 충족시키기 위하여, 반도체 장치를 구성하는 다양한 패턴들(ex, 배선 또는 콘택 플러그 등)을 낮은 비저항의 금속으로 형성하는 방안들이 제안되고 있다. 낮은 비저항의 금속 패턴으로 인하여, 반도체 장치의 동작속도가 향상될 수 있으며, 반도체 장치의 소비전력이 감소될 수 있다. 또한, 낮은 비저항을 가짐으로써, 금속 패턴의 선폭을 감속시켜 반도체 장치를 보다 고집적화시킬 수 있다.
금속 패턴들은 기판상에 금속막을 증착하는 것 및 증착된 금속막을 패터닝하는 것에 의해 형성될 수 있다. 상기 패터닝은 마스크 패턴을 정의하는 포토리소그라피 공정 및 마스크 패턴을 식각 마스크로 사용하여 금속막을 식각하는 식각 공정을 포함할 수 있다. 이와는 다른 방법으로, 금속 패턴들은 다마신 공정에 의하여 형성될 수도 있다. 예컨데, 금속막을 유전막내에 형성된 오목부를 채우도록 형성하 고, 금속막을 유전막이 노출될때까지 평탄화시키어, 상기 오목부내에 금속 패턴을 형성할 수 있다. 금속 패턴을 오목부 내에 형성하는 경우에, 여러 문제점들이 발생되어 반도체 장치의 특성을 열화시킬 수 있다. 예컨데, 금속막이 오목부를 완전히 채우지 못하여, 오목부내에 보이드(Void) 등이 형성될 수 있다. 심지어, 오목부내의 금속막은 단절될 수도 있다. 이로써, 반도체 장치의 특성이 열화되거나, 반도체 장치의 불량이 초래될 수 있다. 반도체 장치의 고집적화 경향이 심화됨에 따라, 상기 오목부의 종횡비가 증가될 수 있다. 이로 인하여, 상술된 오목부내 보이드 및/또는 금속막의 단절등이 더욱 심화될 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 고집적화에 최적화된 반도체 장치의 형성 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 금속막으로 오목부를 안정적으로 채울 수 있는 반도체 장치의 형성 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 오목부내 금속 패턴의 금속확산을 방지할 수 있는 반도체 장치의 형성 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 반도체 장치의 형성 방법을 제공한다. 이 반도체 장치의 형성 방법은, 반도체 기판 상에 오목부를 갖는 층간 절연막을 형성하는 것; 상기 오목부의 내부면에 플라즈마 처리를 하고; 상기 플라 즈마 처리가 된 오목부의 내부면 상에 베리어 금속막을 형성하는 것; 상기 베리어 금속막의 표면상에 시드층을 형성하는 것; 상기 시드층 상에 금속벌크 층을 형성하는 것을 포함한다.
상기 오목부는 상기 반도체 기판상에 형성된 하부 도전 패턴의 표면을 노출시킬 수 있다.
상기 플라즈마 처리는 수소, 질소, 수소 및 질소, 불활성 가스, 수증기 중에서 적어도 어느 하나를 사용할 수 있다.
상기 베리어 금속막은 화확 기상 증착(CVD) 방식을 사용하여 형성된 망간(Mn)을 포함할 수 있다.
상기 오목부의 내부면은 내측벽 및 바닥면을 포함하고, 상기 베리어 금속막은 상기 내측벽 상에 연속적으로 형성될 수 있다.
상기 시드층은 화학 기상 증착(CVD), 원자층 화학 증착(ALD), 무전해 도금법(Electroless Plate) 중 어느 하나의 방식을 사용하여 형성된 구리(Cu)를 포함할 수 있다.
상기 금속 벌크 층은 화학 기상 증착(CVD), 원자층 화학 증착(ALD), 무전해 도금법(Electroless plate) 중 어느 하나의 방식을 사용하여 형성된 구리(Cu)를 포함할 수 있다.
상기 반도체 장치의 형성 방법은 상기 금속 벌크 층을 형성한 후에, 상기 반도체 기판에 열처리 공정을 수행하는 것을 더 포함할 수 있다.
상기 열처리 공정에 의해 상기 베리어 금속막 및 층간 절연막이 반응할 수 있다.
상기 반도체 장치의 형성 방법은 상기 베리어 금속막, 시드층 및 금속벌크 층은 상기 층간 절연막의 상부면 상에도 형성되되, 적어도 상기 오목부의 외부에 위치한 시드층 및 금속 벌크층을 제거하여 상기 오목부내에 금속 패턴을 형성하는 것을 더 포함할 수 있다.
반도체 소자의 오목부를 안정적으로 매립할 수 있어 품질이 우수한 반도체 장치를 생산할 수 있는 반도체 장치의 형성 방법을 제공할 수 있다.
반도체 소자의 오목부내 금속패턴의 금속확산을 방지할 수 있어 품질이 우수한 반도체 장치의 형성 법을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해 질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있 다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다.
도 1a 내지 도 1g 는 본 발명의 실시 예에 따른 반도체 장치의 형성방법을 설명하기 위한 도면들이다.
도 1a 을 참조하면, 하부 도전 패턴(112)을 갖는 반도체 기판(110) 상에 층간 절연막(114)을 형성한다. 상기 층간 절연막(114)은 단일층 또는 다층으로 형성될 수 있다. 상기 반도체 기판(110)은 단결정의 벌크 실리콘 기판 또는 붕소(B)와 같은 피(P)형 불순물이 주입된 피형 반도체 기판일 수 있다. 상기 반도체 기판(110)은 소자분리막 및 상기 소자분리막에 의하여 정의되는 활성영역을 포함할 수 있다. 나아가, 상기 반도체 기판(110)은 상기 소자분리막 또는 상기 활성영역 상의 다수의 배선 및 다수의 반도체 소자를 포함할 수 있다.
상기 층간 절연막(114)은 산화실리콘 (SiO2), USG(undoped silicate glass), BPSG(boron-phosphorous doped silicate glass) 등의 절연 물질을 포함할 수 있다. 상기 층간 절연막(114) 내에 오목부(116)를 형성한다. 상기 오목부(116)는 상기 하부 도전 패턴(112)의 소정 표면을 노출시킬 수 있다. 상기 하부 도전 패턴(112)은 소오스/드레인영역, 게이트 전극 또는 하부 배선일 수 있다. 상기 오목부(116)는 상기 층간 절연막(114)을 관통하여 상기 하부 도전 패턴(112)을 노출시키는 홀(hole) 형태일 수 있다. 이와는 달리, 상기 오목부(116)는 반도체 기판(110)의 상부면과 평행한 일방향으로 연장된 그루브(groove) 형태일 수 있다.
도 1b 를 참조하면, 상기 오목부(116)를 갖는 상기 층간 절연막(114)을 포함하는 상기 반도체 기판(110)에 플라즈마 처리(118)를 수행한다. 이에 따라, 상기 오목부(116)의 내부면이 상기 플라즈마 처리(118)된다. 이에 더하여, 상기 층간 절연막(114)의 상부면도 상기 플라즈마 처리(118)될 수 있다. 상기 플라즈마 처리(118)는 수소가스, 질소가스, 수소 및 질소가스, 불활성 가스, 수증기 중에서 적어도 어느 하나를 사용할 수 있다. 상기 오목부(116)의 내부면은 내측벽 및 바닥면을 포함할 수 있다. 상기 플라즈마 처리(118)는 등방성인 것이 바람직하다. 이에 따라, 상기 오목부(116)의 내측벽이 균일하게 상기 플라즈마 처리(118)될 수 있다. 상기 플라즈마 처리(118)된 상기 오목부(116)의 내부면은 여러 형태로 변환될 수 있다. 이를 도2a 및 도 2b를 참조하여 구체적으로 설명한다.
도2a 는 상기 플라즈마 처리(118)된 상기 오목부(116)의 내부면의 일 형태를 설명하기 위하여 1b의 A 부분을 확대한 도면이다.
도 1b 및 도 2a 를 참조하면, 상기 플라즈마 처리(118)에 사용되는 공정가스가 수소를 갖는 가스를 포함하는 경우에, 상기 오목부(116)의 내부면 상에 OH- 기(120)가 생성될 수 있다. 상기 플라즈마 처리(118)의 공정가스에 수증기가 포함되는 경우, 상기 수증기로부터 생성된 OH- 기(120)가 상기 오목부(116)의 내부면 상에 형성될 수 있다. 이와는 달리, 상기 수증기에 존재하는 수소가 상기 층간 절연막(114)의 표면상에 존재하는 산소와 반응하여 상기 오목부(116)의 내부면 상에 OH- 기(120)가 형성될 수 있다. 상기 플라즈마 처리(118)에 사용되는 공정가스에 수소 가스가 포함되는 경우, 상기 수소가스가 상기 층간 절연막(114) 상에 존재하는 산소와 반응하여 상기 오목부(116)의 내부면 상에 OH- 기(120)가 형성될 수 있다. 상기 OH- 기(120)는 상기 오목부(116)의 내부면(특히, 내측벽) 상에 균일하게 형성될 수 있다.
이와는 달리, 상기 플라즈마 처리(118)된 오목부(116)의 내부면은 다른 형태를 가질 수도 있다. 이를 도2b를 참조하여 설명한다.
도 2b 는 플라즈마 처리된 오목부의 내부면의 다른 형태를 설명하기 위하여 도1b의 A 부분을 확대한 도면이다.
도 1b 및 도 2b 를 참조하면, 상기 플라즈마 처리(118)에 의해 상기 오목부(116)의 내부면 상에 요철(122)이 형성될 수 있다. 상기 플라즈마 처리(118) 시에 사용되는 고에너지를 가지는 플라즈마 가스입자가 상기 오목부(116)의 내부면과 물리적으로 충돌할 수 있다. 고에너지를 가지는 플라즈마 가스 입자와 충돌된 부분은 충돌되지 않은 부분과 비교하여 오목한 형태를 가질 수 있고, 상대적으로, 충돌되지 않은 영역은 충돌된 영역과 비교하여 볼록한 형태를 가질 수 있다. 결과적으로, 상기 오목부(116)의 내부면이 고에너지를 가지는 플라즈마 가스입자와 충분히 충돌된 경우, 상기 오목부(116)의 내부면 상에 상기 요철(122)이 형성될 수 있다. 상기 오목부(116)의 내부면(특히, 내측벽)의 전체에 걸쳐 균일하게 상기 요철(122)들이 형성되는 것이 바람직하다. 상기 플라즈마 처리(118)에 사용되는 공정 가스가 불활성 가스를 포함하는 경우에, 상기 오목부(116)의 내부면이 상기 요철(122) 형 태로 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 오목부(116)의 내부면은 상술된 요철(122)로 형성됨과 동시에, 상기 오목부(116)의 내부면 상에 상술된 OH- 기(120)가 형성될 수도 있다. 이 경우에, 상기 플라즈마 처리(118)의 공정가스는 수소가스 포함하는 가스 및 불활성 가스를 함께 포함할 수 있다.
상기 오목부(116)의 내부면 상에 유기물이 잔존하는 경우, 상기 플라즈마 처리(118)에 의해 상기 유기물이 제거될 수 있다.
도 1c 를 참조하면, 상기 플라즈마 처리(118)된 상기 오목부(116)의 내부면 상에 베리어 금속막(124)을 형성한다. 상기 베리어 금속막(124)은 상기 오목부(116)의 내측벽 상에 연속적으로 형성될 수 있다. 또한, 상기 베리어 금속막(124)은 상기 오목부(116)의 바닥면 상에도 연속적으로 형성될 수 있다. 이에 더하여, 상기 베리어 금속막(124)은 상기 층간 절연막(114)의 상부면 상에도 형성될 수 있다. 상기 오목부(116)의 바닥면 상에는 상기 베리어 금속막(124)의 두께가 10nm 이하로 형성될 수 있다. 상기 오목부(116)의 내측벽 상에는 상기 베리어 금속막(124)의 두께가 약 1nm 이하로 형성될 수 있다. 상기 베리어 금속막(124)은 화학 기상 증착(CVD) 방식을 사용하여 형성된 망간을 포함할 수 있다. 상기 망간의 증착을 위한 전구체로 (MeCP)2Mn(CO)3 및/또는 (EtCP)2Mn 등이 사용될 수 있다. 예를 들어, 100-500℃의 온도, 500 mT 이하의 압력, 10~500 sccm의 유량조건에서 (MeCP)2Mn(CO)3 및/또는 (EtCP)2Mn 을 사용하여 상기 망간이 증착될 수 있다.
도 2a 에 개시된 바와 같이, 상기 오목부(116)의 내부면에 상기 OH- 기(120)가 형성된 경우에, 상기 OH- 기(120) 및 상기 베리어 금속막(124)을 위한 전구체가 반응하여, 상기 베리어 금속막(124)의 핵이 생성될 수 있다. 상기 OH- 기(120)가 상기 오목부(116)의 내부면 상에 균일하게 형성됨으로써, 상기 베리어 금속막(124)의 핵 생성 영역(Nucleation Site)이 상기 오목부(116)의 내부면 상에서 증가될 수 있다. 이에 더하여, 핵 생성 영역(Nucleation Site)이 상기 오목부(116)의 내부면 상에 연속적으로 형성될 수도 있다. 그 결과, 상기 베리어 금속막(124)은 상기 오목부(116)의 내부면, 특히, 내측벽 상에 연속적으로 형성될 수 있다. 예를 들어, 망간층을 상기 베리어 금속막(124)으로 사용하는 경우, 전구체로써 (MeCP)2Mn(CO)3 및/또는 (EtCP)2Mn 등이 사용될 수 있다. 상기 OH- 기(120)가 (MeCP)2Mn(CO)3 및/또는 (EtCP)2Mn 등과 반응하여, 상기 망간층의 형성과정에서 핵생성 영역(Nucleation Site)이 증가할 수 있다. 증가된 핵생성 영역(Nucleation Site)에 의해 상기 오목부(116)의 내부면 상에 상기 망간층이 연속적으로 형성될 수 있다.
이와는 달리, 도 2b 에 개시된 바와 같이, 상기 오목부(116)의 내부면이 상기 요철(122)로 형성되는 경우에, 상기 요철(122)의 볼록한 부분에 전자 농도(Elecrton Density)가 증가될 수 있다. 전자 농도(Electron Density)가 증가된 상기 요철(122)의 볼록한 부분과 상기 베리어 금속막(124)의 형성을 위해 사용되는 전구체가 반응하여, 상기 베리어 금속막(124)의 형성과정에서 핵생성 영 역(Nucleation Site)이 증가될 수 있다. 증가된 핵생성 영역(Nucleation Site)에 의해 상기 오목부(116)의 내부면 상에 상기 베리어 금속막(124)이 연속적으로 형성될 수 있다. 예를 들어, 망간층을 상기 베리어 금속막(124)으로 사용하는 경우, 전구체로써 (MeCP)2Mn(CO)3 및/또는 (EtCP)2Mn 등이 사용될 수 있다. 전자 농도(Electron Density)가 증가된 상기 요철(122)의 볼록한 부분이 (MeCP)2Mn(CO)3 및/또는 (EtCP)2Mn 등과 반응하여, 상기 망간층의 형성과정에서 핵생성 영역(Nucleation Site)이 증가될 수 있다. 증가된 핵생성 영역(Nucleation Site)에 의해 상기 오목부(116)의 내부면 상에 상기 망간층이 연속적으로 형성될 수 있다.
상기 오목부(116)의 내부면 상에 유기물이 잔존하는 경우, 상기 베리어 금속막(124)의 형성이 방해받을 수 있다. 상기 플라즈마 처리(118)에 의해 상기 유기물이 제거된 경우, 상기 베리어 금속막(124)의 형성과정에서 핵생성 영역(Nucleation Site)이 증가될 수 있다. 증가된 핵생성 영역(Nucleation Site)에 의해 상기 오목부(116)의 내부면 상에 상기 베리어 금속막(124)이 연속적으로 형성될 수 있다.
상술된 바와 같이, 상기 플라즈마 처리(118)를 하고, 상기 오목부(116)의 내부면 상에 상기 베리어 금속막(124)이 형성되는 경우, 핵생성 영역(Nucleation Site)이 증가될 수 있다. 증가된 핵생성 영역(Nucleation Site)에 의해 상기 오목부(116)의 내부면 상에 상기 베리어 금속막(124)의 형성이 촉진될 수 있고, 상기 베리어 금속막(124)이 연속적으로 형성될 수 있다. 그 결과, 높은 종횡비 또는 복 잡한 형태를 가지는 오목부의 내부면, 특히 내측벽 상에도 상기 베리어 금속막(124)이 연속적으로 형성될 수 있다.
도 1d 를 참조하면, 상기 베리어 금속막(124) 표면상에 시드층(126)을 형성한다. 상기 시드층(126)은 상기 오목부(116)의 내부면 상에 형성된 상기 베리어 금속막(124) 상에 연속적으로 형성될 수 있다. 또한 상기 시드층(126)은 상기 층간 절연막(114)의 상부면 상에 형성된 상기 베리어 금속막(124) 상에도 형성될 수 있다. 상기 시드층(126)은 화학 기상 증착(CVD), 원자층 화학 증착(ALD), 무전해 도금법(Electroless Plate) 중 어느 하나의 방식을 사용하여 형성된 구리(Cu)를 포함할 수 있다. 상기 시드층(126)은 상기 오목부(116)의 바닥면 상에는 약 10nm의 두께로, 내측벽 상에는 약 5nm의 두께로 형성될 수 있다. 도1b 및 도1c 에서 기 설명한 바와 같이, 상기 오목부(116)의 내부면에 플라즈마 처리(118)를 하고, 상기 플라즈마 처리(118)된 상기 오목부(116)의 내부면에 상에 상기 베리어 금속막(124)을 형성함으로써, 상기 베리어 금속막(124)은 상기 오목부(116)의 내부면(특히, 내측벽) 상에 연속적으로 형성된다. 상기 시드층(126)이 형성되는 과정에서, 상기 베리어 금속막(124)은 상기 시드층(126)이 흡착(adsorption)되는 영역으로 작용할 수 있다. 이로써, 연속적으로 형성된 상기 베리어 금속막(124) 상에 상기 시드층(126)이 연속적으로 형성될 수 있다.
예를 들어, 상기 베리어 금속막(124)으로 망간이 사용되고, 상기 시드층(126)으로 구리가 사용될 수 있다. 상기 구리 시드층(126)이 형성되는 과정에서, 상기 베리어 금속막(124)으로 사용된 망간층은 구리가 흡착(adsorption)되는 영역 으로 작용할 수 있다. 결과적으로, 상기 베리어 금속막(124)으로 사용된 망간층이 연속적으로 형성됨으로써, 상기 망간층 상에 형성된 상기 구리 시드층(126)도 연속적으로 형성될 수 있다.
도 1e 를 참조하면, 상기 시드층(126) 상에 금속벌크 층(128)을 형성한다. 상기 금속벌크 층(128)은 화학 기상 증착(CVD), 전해도금법(Electroplate), 무전해 도금법(Electroless plate)중 어느 하나의 방식을 사용하여 형성된 구리(Cu)를 포함할 수 있다. 도 1d 에서 기 설명된 바와 같이, 상기 베리어 금속막(124)은 상기 시드층(126)이 흡착(adsorption)되는 영역으로 작용하여, 상기 시드층(126)이 상기 베리어 금속막(124) 상에 연속적으로 형성될 수 있다. 상기 시드층(126)이 연속적으로 형성될 수 있어, 상기 금속벌크 층(128)이 상기 오목부(116) 내부를 보이드(void) 및 기타 결함 없이 안정적으로 매립할 수 있다. 또한, 상기 금속벌크 층(128)은 상기 층간 절연막(114)의 상부면 상에 형성된 상기 시드층(126) 상에도 형성될 수 있다.
도 1f 를 참조하면, 상기 금속벌크 층(128)을 형성한 후에 상기 반도체 기판(110)에 열처리 공정을 수행할 수 있다. 상기 열처리 공정에 의해 상기 베리어 금속막(124) 및 상기 층간 절연막(114)이 반응할 수 있다. 이에 따라, 상기 층간 절연막(114)과 상기 시드층(126) 계면에 확산 베리어막(125)이 형성될 수 있다. 상기 확산 베리어막(125)은 상기 베리어 금속막(124)에서 확산된 금속과 상기 층간 절연막(114)에서 확산된 산소가 반응하여 형성된 금속 산화막을 포함할 수 있다. 상기 확산 베리어막(125)은 상기 시드층(126) 및 상기 금속벌크 층(128)에 존재하 는 금속이 상기 층간 절연막(114)으로 확산되는 것 또는 상기 층간 절연막(114)을 구성하는 물질이 상기 시드층(126) 및 상기 금속벌크 층(128)으로 확산되는 것을 방지할 수 있다. 도 1c 에서 기 설명된 바와 같이, 상기 베리어 금속막(124)은 상기 플라즈마 처리(118)에 의해 연속적으로 형성될 수 있어, 상기 열처리 공정에 의해 형성된 상기 확산 베리어막(125) 역시 연속적으로 형성될 수 있다. 상기 확산 베리어막(125)이 연속적으로 형성될 수 있어, 상기 시드층(126)과 상기 층간 절연막(114) 계면에서, 상기 시드층(126) 및 상기 금속벌크 층(128)에 존재하는 금속과 상기 층간 절연막(114)에 존재하는 물질들의 상호확산이 효율적으로 방지될 수 있다.
예를 들어, 상기 베리어 금속막(124)으로 망간이 사용되고, 상기 시드층(126) 및 상기 금속벌크층(128)으로 구리가 사용될 수 있으며, 상기 층간 절연막(114)은 실리콘 산화물로 형성될 수 있다. 상기 열처리 공정에 의해 상기 베리어 금속막(124)에 존재하는 망간이 상기 층간 절연막(114)에 존재하는 산소와 반응하여, 상기 층간 절연막(114)과 상기 구리 시드층(126) 계면에 망간 산화막이 형성될 수 있다. 상기 열처리 공정에 의해 형성된 망간 산화막은 상기 시드층(126) 및 상기 금속벌크 층(128)에 존재하는 구리가 상기 층간 절연막(114)으로 확산되는 것 또는 상기 층간 절연막(114)을 구성하는 물질이 상기 시드층(126) 및 상기 금속벌크 층(128)으로 확산되는 것을 방지하는 상기 확산 베리어막(125)이 될 수 있다. 상기 플라즈마 처리(118)에 의해 망간층이 연속적으로 형성될 수 있어, 상기 열처리 공정에 의한 망간 산화막 역시 연속적으로 형성될 수 있다. 그 결과, 상기 층간 절연막(114)과 상기 구리 시드층(126) 계면에서 물질의 상호확산이 효율적으로 방지될 수 있다.
상기 열처리 공정에 의해 상기 시드층(126) 및/또는 상기 금속벌크 층(128)의 저항이 감소될 수 있다. 상기 시드층(126) 및/또는 상기 금속벌크 층(128)의 형성과정에서, 상기 베리어 금속막(124)내 금속원자들이 상기 시드층(126) 및/또는 상기 금속벌크 층(128)으로 확산하여, 상기 시드층(126) 및/또는 상기 금속벌크 층(128) 내에 존재할 수 있다. 상기 시드층(126) 및/또는 상기 금속벌크 층(128)에 존재하는 상기 베리어 금속막(124)의 금속원자들은 상기 시드층(126) 및/또는 상기 금속벌크 층(128)의 저항을 증가시킬 수 있다. 상기 열처리를 통해, 상기 시드층(126) 및/또는 상기 금속벌크 층(128)에 존재하는 상기 베리어 금속막(124)의 금속원자들이 상기 시드층(126)과 상기 베리어 금속막(124) 간의 계면으로 이동될 수 있다. 그 결과, 상기 시드층(126) 및/또는 상기 금속벌크 층(128)의 저항이 증가되는 것이 방지될 수 있다. 이에 더하여, 상기 열처리를 통해 상기 확산 베리어막(125)의 두께가 조절될 수 있다. 예컨대, 상기 열처리 공정에서 공정 온도가 높을수록, 상기 시드층(126) 및/또는 상기 금속벌크 층(128)에 존재하는 상기 베리어 금속막(124)의 금속원자들이 상기 시드층(126)과 상기 베리어 금속막(124) 간의 계면으로 더 많이 이동될 수 있다. 상기 시드층(126)과 상기 베리어 금속막(124) 간의 계면으로 이동된 상기 베리어 금속막(124)의 금속원자들은 상기 층간 절연막(144)에 존재하는 산소와 반응하여 상기 확산 베리어막(125)을 형성할 수 있다. 그 결과, 상기 확산 베리어막(125)의 두께가 증가할 수 있다. 상기 열처리 공정은 100~500℃의 온도에서 수행될 수 있다.
예를 들어, 상기 베리어 금속막(124)으로 망간이 사용되고, 상기 시드층(126) 및 상기 금속벌크 층(128)으로 구리가 사용될 수 있다. 구리 시드층 및/또는 구리벌크 층의 형성과정에서 망간층내 망간의 일부가 상기 구리 시드층 및/또는 상기 구리벌크 층으로 확산될 수 있다. 상기 열처리 공정을 통하여, 상기 구리 시드층 및/또는 상기 구리벌크 층에 존재하는 망간은 상기 구리 시드층과 상기 망간층 간의 계면으로 이동할 수 있다. 그 결과, 상기 구리 시드층 및/또는 상기 구리벌크 층의 저항이 증가되는 것이 방지될 수 있다. 특히, 상기 열처리 공정의 온도가 350℃ 이상인 경우, 상기 구리 시드층 및/또는 상기 구리벌크 층의 저항은 약 3μΩ/cm 이하로 제어될 수 있다. 또한, 상기 열처리를 통해 상기 확산 베리어막(125)의 역할을 하는 망간 산화막의 두께가 조절될 수 있다. 상기 열처리 공정의 공정온도가 높을수록, 상기 구리 시드층 및/또는 상기 구리벌크층에 존재하는 망간이 상기 구리 시드층과 상기 망간층 간의 계면으로 더 많이 이동될 수 있다. 상기 구리 시드층과 상기 망간층 간의 계면으로 이동된 망간은 사이 층간 절연막(114)에 존재하는 산소와 반응하여 망간 산화막을 형성할 수 있다. 그 결과, 망간 산화막의 두께가 증가할 수 있다.
상기 확산 베리어막(125)의 표면 상에 상기 베리어 금속막(124)의 일부가 잔존될 수도 있다. 이 경우에, 잔존된 상기 베리어 금속막(124)은 상기 확산 베리어막(125)과 더불어 상기 시드층(126) 및 상기 금속벌크 층(128)과 상기 층간 절연막(114)간의 상호확산을 방지하는 기능을 수행할 수도 있다.
상기 확산 베리어막(125)은 상기 층간 절연막(114)내 원소 및 상기 베리어 금속막(124)이 반응하여 형성되기 때문에, 상기 확산 베리어막(125) 자체의 두께가 두껍게 형성됨과 더불어, 상기 오목부(116) 내에서 상기 확산 베리어막(125)이 차지하는 부피가 감소될 수 있다. 예컨데, 상기 열처리를 하는 동안, 상기 확산 베리어막(125)은 상기 층간 절연막(114) 및 상기 베리어 금속막(124)간 계면으로부터 상기 층간 절연막(114)을 향하는 제1 방향 및 상기 베리어 금속막(124)을 향하는 제2 방향으로 성장할 수 있다. 그 결과, 상기 확산 베리어막(125) 자체의 두께는 두껍게 형성됨과 더불어, 상기 오목부(116) 내의 상기 확산 베리어막(125)의 부피는 감소시킬 수 있다.
상기 열처리 공정에 의해 상기 베리어 금속막(124)과 상기 하부 도전 패턴(112)이 반응할 수 있다. 상기 열처리 공정에 의해 상기 베리어 금속막(124)에 존재하는 금속이 상기 하부 도전 패턴(112)에 존재하는 물질과 반응하여, 상기 하부 도전 패턴(112)과 상기 시드층(126) 계면에 금속화합물층(130)이 형성될 수 있다. 예를 들어, 상기 베리어 금속막(126)으로 망간이 사용되고, 상기 하부 도전 패턴(112)으로 임의의 원소(A)가 사용되는 경우, MnxAy 가 형성될 수 있다.
한편, 상기 베리어 금속막(124)의 형성시에, 상기 확산 베리어막(125)의 적어도 일부가 형성될 수도 있다. 예컨데, 상기 베리어 금속막(124)의 형성 공정의 공정 온도가 충분히 높은 경우에, 상기 베리어 금속막(124)의 형성 및 상기 확산 베리어막(125)의 적어도 일부의 형성은 인시츄 방식(in-situ method)으로 형성될 수 있다. 이 경우에, 상기 열처리 공정의 공정 시간을 단축시킬 수 있다.
도 1g 를 참조하면, 상기 베리어 금속막(124), 상기 시드층(126) 및 상기 금속벌크 층(128)은 상기 층갖 절연막(114)의 상부면 상에도 형성되되, 적어도 상기 오목부(116)의 외부에 위치한 상기 시드층(126) 및 상기 금속벌크 층(128)을 제거하여, 상기 오목부(116)내에 금속패턴이 형성될 수 있다. 상기 금속패턴(129)은 차례로 적층된 시드패턴(126a) 및 금속벌크 패턴(128a)를 포함할 수 있다. 상기 오목부(116) 외부의 상기 시드층(126) 및 상기 금속벌크 층(128)은 상기 층간 절연막(114)의 상부면 상에 위치한 상기 확산 베리어막(125)이 노출될 때까지 평탄화시키어 제거될 수 있다. 이와는 달리, 상기 오목부(116) 외부의 상기 시드층(126) 및 상기 금속벌크 층(128)은 상기 층간 절연막(114)의 상부면이 노출될때까지 평탄화 시키어 제거될 수 있다. 상기 평탄화는 화학적기계적 연마 공정 또는 에치백 공정으로 수행할 수 있다.
상술된 반도체 소자의 형성 방법에 따르면, 상기 플라즈마 처리(118)로 인하여 상기 오목부(116)의 내부면 상에 연속적인 상기 베리어 금속막(124)을 형성할 수 있다. 또한, 연속적인 상기 베리어 금속막(124)로 인하여, 상기 오목부(116)내에 연속적인 상기 시드층(126)을 형성할 수 있다. 이로써, 상기 오목부(116)를 충분히 채우는 상기 금속벌크 층(128)을 형성할 수 있다. 그 결과, 상기 오목부(116) 내의 보이드 또는 다른 결함의 발생을 최소화할 수 있다. 또한, 연속적인 상기 확산 베리어막(125) 및/또는 연속적인 상기 베리어 금속막(124)으로 인하여, 상기 금속패턴(129) 및 상기 층간 절연막(114)간의 상호확산을 최소화할 수 있다.
만약, 플라즈마 처리를 수행하지 않으면, 베리어 금속막은 오목부 내에서 불연속적으로 형성될 수 있다. 특히, 오목부의 내측벽의 아랫부분 상에 베리어 금속막이 형성되지 않을 수 있다. 이러한 베리어 금속막의 불연속적인 현상으로 인하여, 오목부내에 보이드가 발생되거나, 오목부내의 금속 패턴이 단절되어 반도체 소자의 불량을 초래할 수도 있다. 하지만, 본 발명의 실시 예에 따르면, 상기 플라즈마 처리(118)를 수행함으로써, 상기 오목부(116)내에 연속적인 상기 베리어 금속막(124), 연속적인 상기 시드층(126), 및 연속적인 상기 확산 베리어막(125)을 형성할 수 있다. 그 결과, 상기 금속벌크 층(128)으로 상기 오목부(116)를 충분히 채우고, 상기 금속 패턴(129) 및 상기 층간 절연막(114) 간의 상호확산을 최소화할 수 있다.
한편, 상기 오목부(116)은 다른 형태일 수도 있다. 예를 들면, 홀(hole) 형태 및/또는 그루브(groove) 형태를 모두 포함할 수 있다. 이를 도3을 참조하여 설명한다. 도3은 오목부의 변형 예를 나타낸 사시도이다.
도3을 참조하면, 오목부(116a)는 차례로 적층된 제1 및 제2 층간 철연막들(114a, 114b) 내에 형성될 수 있다. 구체적으로, 상기 오목부(116a)는 상기 제1 층간 절연막(114a)을 관통하는 콘택홀(115a) 및 상기 제2 층간 절연막(114b) 내에 형성된 그루브(115b)를 포함할 수 있다.상기 그루브(115b)는 상기 콘택홀(115a) 상에 배치되고, 일방향으로 연장될 수 있다. 상기 그루브(115b) 및 콘택홀(115a)은 서로 연통한다.
도 4 는 본 발명의 실시 예에 따른 반도체 장치가 메모리 장치로 구현되는 경우, 상기 메모리 장치의 적용 예를 나타낸 메모리 시스템의 블록도이다.
도 4 를 참조하면, 본 발명에 따른 메모리 시스템(1000)은 메모리 장치(1100) 및 메모리 컨트롤러(1200)로 구성되는 반도체 메모리 장치(1300), 시스템 버스(1450)에 전기적으로 연결된 중앙처리장치(1500), 사용자 인터페이스(1600), 전원 공급 장치(1700)를 포함한다.
메모리 장치(1100)에는 사용자 인터페이스(1600)를 통해서 제공되거나 또는, 중앙처리장치(1500)에 의해서 처리된 데이터가 메모리 컨트롤러(1200)를 통해 저장된다. 메모리 장치(1100)는 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 메모리 시스템(1000)의 쓰기 속도가 획기적으로 빨라질 것이다. 전술한 메모리 장치(1100), 메모리 컨트롤러(1200), 중앙처리장치(1500) 등에 본 발명의 실시 예에 따른 반도체 장치가 적용될 수 있다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(1000)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
또한, 메모리 시스템(1000)은 PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
도 1a 내지 도 1g 는 본 발명의 실시 예에 따른 반도체 장치의 형성방법을 설명하기 위한 도면들이다.
도 2a 내지 도 2b 는 도 1b의 A 부분을 확대한 도면이다.
도 3 은 오목부의 변형 예를 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 반도체 장치가 메모리 장치로 구현되는 경우, 상기 메모리 장치의 적용 예를 나타낸 메모리 시스템 블록도이다.
* 도면의 주요 부분에 대한 부호의 설명*
110: 반도체 기판
112: 하부 도전 패턴
114: 층간 절연막
116: 오목부
120: OH- 기
122: 요철
124: 베리어 금속막
126: 시드층
128: 금속벌크층
129: 금속패턴

Claims (24)

  1. 반도체 기판 상에 층간 절연막을 형성하는 것;
    상기 층간 절연막 내, 측면을 갖는 오목부를 형성하는 것;
    상기 오목부의 내측 표면에 OH- 라디컬을 포함하도록 상기 측면에 플라즈마 처리를 하는 것;
    상기 오목부의 측면 상에 직접적으로 베리어 금속막을 형성하는 것; 및
    상기 오목부 내 금속벌크 층을 형성하는 것을 포함하되,
    상기 플라즈마 처리는 수소가스 및 불활성 가스를 사용하는 반도체 장치의 형성 방법.
  2. 제 1항에 있어서,
    상기 오목부 내에서, 상기 베리어 금속막 및 상기 금속벌크 층 사이 시드층을 형성하는 것을 더 포함하는 반도체 장치의 형성 방법.
  3. 제2항에 있어서,
    상기 층간 절연막을 형성한 전, 상기 반도체 기판 상에 하부 도전 패턴을 형성하는 것을 더 포함하되,
    상기 오목부는 상기 하부 도전 패턴의 상부면을 노출하는 반도체 장치의 형성 방법.
  4. 삭제
  5. 삭제
  6. 제3항에 있어서,
    상기 오목부의 상기 플라즈마 처리된 측면 상에 상기 베리어 금속막을 형성하는 것은,
    상기 오목부의 상기 플라즈마 처리된 측면 상에 화학 기상 증착(CVD)에 의해 망간 베리어 금속막을 연속적으로 형성하는 것을 포함하는 반도체 장치의 형성 방법.
  7. 제6항에 있어서,
    상기 베리어 금속막 상에 상기 시드층을 형성하는 것은,
    화학 기상 증착, 원자층 화학 증착, 전기 도금 또는 무전해 도금에 의해 구리 시드층을 형성하는 것을 포함하는 반도체 장치의 형성 방법.
  8. 제7항에 있어서,
    상기 시드층 상에 상기 금속 벌크층을 형성하는 것은,
    상기 시드층 상에 화학 기상 증착, 원자층 화학 증착, 전기 도금 또는 무전해 도금에 의해 상기 금속 벌크층을 형성하는 것을 포함하는 반도체 장치의 형성 방법.
  9. 제7항에 있어서,
    상기 금속벌크 층을 형성한 후, 상기 반도체 기판을 열 처리를 하는 것을 더 포함하는 반도체 장치의 형성 방법.
  10. 제9항에 있어서,
    상기 반도체 기판의 열처리 동안 상기 베리어 금속막은 상기 층간 절연막과 반응하는 반도체 장치의 형성 방법.
  11. 제2항에 있어서,
    상기 측면을 플라즈마 처리한 후, 상기 오목부의 내측면은 요철 프로파일을 포함하는 반도체 장치의 형성 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서,
    상기 베리어 금속막을 형성하는 것은,
    적어도 10nm의 두께로 상기 베리어 금속막을 형성하는 것을 포함하는 반도체 장치의 형성 방법.
  13. 제1항에 있어서,
    상기 플라즈마 처리는 수증기를 더 포함하여 수행되는 반도체 장치의 형성 방법.
  14. 제1항에 있어서,
    상기 베리어 금속막을 형성한 후, 상기 반도체 기판을 열처리하는 것을 더 포함하되,
    상기 층간 절연막은 상기 베리어 금속막과 반응하여 확산 베리어막을 형성하는 반도체 장치의 형성 방법.
  15. 제14항에 있어서,
    상기 확산 베리어막은 상기 층간 절연막 및 상기 베리어 금속막 사이 계면으로부터 상기 층간 절연막으로 향하는 제1 방향으로 성장하고, 상기 층간 절연막 및 상기 베리어 금속막 사이 계면으로부터 상기 베리어 금속막으로 향하는 제2 방향으로 성장하는 반도체 장치의 형성 방법.
  16. 반도체 기판 상에 층간 절연막을 형성하는 것;
    측면을 갖는 오목부를 상기 층간 절연막 내에 형성하는 것;
    상기 오목부의 내측면 상에 오목-볼록 프로파일을 형성하기 위하여 상기 측면에 플라즈마 처리하여, 상기 오목부의 내측면에 OH- 라디칼을 형성하는 것;
    상기 오목부의 측면 상에 직접적으로 적어도 10nm의 두께를 갖는 베리어 금속막을 형성하는 것;
    상기 오목부 내에 금속벌크 층을 형성하여, 반도체 소자를 형성하는 것; 및
    상기 반도체 소자를 열처리하여, 상기 층간 절연막이 상기 베리어 금속막과 반응하여 확산 베리어막을 형성하는 것을 포함하되,
    상기 측면을 플라즈마 처리한 후, 상기 베리어 금속막은 상기 층간 절연막과 직접 접촉하는 반도체 장치의 형성 방법.
  17. 제16항에 있어서,
    상기 확산 베리어막은 상기 층간 절연막 및 상기 베리어 금속막 사이 계면으로부터 상기 층간 절연막으로 향하는 제1 방향으로 성장하고, 상기 층간 절연막 및 상기 베리어 금속막 사이 계면으로부터 상기 베리어 금속막으로 향하는 제2 방향으로 성장하는 반도체 장치의 형성 방법.
  18. 삭제
  19. 반도체 기판 상에 층간 절연막을 형성하는 것;
    상기 층간 절연막 내 측면을 갖는 오목부를 형성하는 것;
    수소가스, 질소가스, 수소 및 질소 가스, 불활성 가스 중에 적어도 어느 하나를 사용하여 상기 측면을 플라즈마 처리하는 것;
    상기 측면을 플라즈마 처리한 후 상기 오목부의 측면 상에 베리어 금속막을 형성하는 것;
    상기 오목부 내 금속벌크 층을 형성하는 것; 및
    상기 베리어 금속막이 상기 층간 절연막과 반응하기 위하여, 상기 베리어 금속막을 형성한 후 반도체 소자를 열 처리하여, 상기 베리어 금속막 및 상기 층간 절연막 사이에 금속성 산화 확산 베리어막을 형성하는 것을 포함하는 반도체 장치의 형성 방법.
  20. 제19항에 있어서,
    상기 오목부의 내측면은 상기 플라즈마 처리 후 오목-볼록 프로파일을 갖는 반도체 장치의 형성 방법.
  21. 제19항에 있어서,
    상기 플라즈마 처리는 불활성 가스 및 수증기의 그룹으로부터 선택된 적어도 하나를 포함하는 반도체 장치의 형성 방법.
  22. 제19항에 있어서,
    상기 베리어 금속막은 망간을 포함하는 반도체 장치의 형성 방법.
  23. 제19항에 있어서,
    상기 금속성 산화 확산 베리어막은 상기 층간 절연막 및 상기 베리어 금속막 사이 계면으로부터 상기 층간 절연막 내로 제1 방향으로 성장하고, 상기 층간 절연막 및 상기 베리어 금속막의 계면으로부터 상기 베리어 금속막 내로 제2 방향으로 성장하는 반도체 장치의 형성 방법.
  24. 제1항에 있어서,
    상기 측면을 플라즈마 처리한 후, 상기 베리어 금속막은 상기 층간 절연막과 직접 접촉하는 반도체 장치의 형성 방법.
KR1020090018132A 2009-03-03 2009-03-03 반도체 장치의 형성 방법 KR101558428B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090018132A KR101558428B1 (ko) 2009-03-03 2009-03-03 반도체 장치의 형성 방법
US12/714,571 US8148261B2 (en) 2009-03-03 2010-03-01 Methods of forming metal patterns in openings in semiconductor devices
US13/411,873 US8258058B2 (en) 2009-03-03 2012-03-05 Methods of forming metal patterns in openings in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090018132A KR101558428B1 (ko) 2009-03-03 2009-03-03 반도체 장치의 형성 방법

Publications (2)

Publication Number Publication Date
KR20100099575A KR20100099575A (ko) 2010-09-13
KR101558428B1 true KR101558428B1 (ko) 2015-10-20

Family

ID=42678641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018132A KR101558428B1 (ko) 2009-03-03 2009-03-03 반도체 장치의 형성 방법

Country Status (2)

Country Link
US (2) US8148261B2 (ko)
KR (1) KR101558428B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653663B2 (en) 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8659156B2 (en) * 2011-10-18 2014-02-25 International Business Machines Corporation Interconnect structure with an electromigration and stress migration enhancement liner
US9425092B2 (en) 2013-03-15 2016-08-23 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
CN107924868B (zh) 2015-08-12 2021-12-03 盛美半导体设备(上海)股份有限公司 加工互连结构使阻挡层侧壁凹进最小化的方法
US10438847B2 (en) * 2016-05-13 2019-10-08 Lam Research Corporation Manganese barrier and adhesion layers for cobalt
US10079208B2 (en) * 2016-07-28 2018-09-18 Globalfoundries Inc. IC structure with interface liner and methods of forming same
US11011413B2 (en) 2017-11-30 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same
US10867905B2 (en) * 2017-11-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same
CN109841566B (zh) * 2019-01-30 2021-12-17 长江存储科技有限责任公司 半导体结构的形成方法及半导体结构
CN112103242A (zh) * 2019-06-18 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20230156342A (ko) * 2021-03-16 2023-11-14 도쿄엘렉트론가부시키가이샤 반도체 디바이스의 함입형 형상부를 저-저항률 금속으로 충전하기 위한 방법
TWI818419B (zh) * 2022-01-21 2023-10-11 群創光電股份有限公司 電子裝置的封裝結構的製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243749A (ja) 1999-02-17 2000-09-08 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
JP2008153480A (ja) 2006-12-19 2008-07-03 Toshiba Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074640B2 (en) * 2000-06-06 2006-07-11 Simon Fraser University Method of making barrier layers
US6506677B1 (en) * 2001-05-02 2003-01-14 Advanced Micro Devices, Inc. Method of forming capped copper interconnects with reduced hillock formation and improved electromigration resistance
US6787453B2 (en) * 2002-12-23 2004-09-07 Intel Corporation Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
KR100835839B1 (ko) 2006-11-27 2008-06-05 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243749A (ja) 1999-02-17 2000-09-08 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
JP2008153480A (ja) 2006-12-19 2008-07-03 Toshiba Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US8148261B2 (en) 2012-04-03
US20100227473A1 (en) 2010-09-09
KR20100099575A (ko) 2010-09-13
US20120164826A1 (en) 2012-06-28
US8258058B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
KR101558428B1 (ko) 반도체 장치의 형성 방법
US7282408B2 (en) Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
KR100876976B1 (ko) 반도체 소자의 배선 및 이의 형성 방법
TW503473B (en) Semiconductor wafer device having separated conductive patterns in peripheral area and its manufacture method
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
TWI299209B (en) Memory and logical circuit embedded in a chip of semiconductor device and the manufacturing method thereof
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
WO2008036385A1 (en) Dielectric spacers for metal interconnects and method to form the same
KR100719177B1 (ko) 선택적 원자층 증착법을 이용한 텅스텐막 형성 방법
KR20140033579A (ko) 반도체 장치 및 이의 제조 방법
CN102171797A (zh) 用于改进的间隙填充、可靠性以及减小的电容的双金属互连
US20130075909A1 (en) Semiconductor device including metal-containing conductive line and method of manufacturing the same
JP2008300652A (ja) 半導体装置の製造方法
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
KR100909632B1 (ko) 반도체 소자의 배선층 형성방법
JP5388478B2 (ja) 半導体装置
TWI253143B (en) Method for forming metal wiring in semiconductor device
US20120007240A1 (en) Metal wire for a semiconductor device formed with a metal layer without voids therein and a method for forming the same
KR100322886B1 (ko) 반도체장치의 금속 콘택 형성 방법
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100517911B1 (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
KR100606246B1 (ko) 우수한 도포성과 낮은 비저항을 갖는 고순도 Ｃｏ 박막의형성방법과 이를 이용한 반도체 장치의 콘택 플러그 형성방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR101721548B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 4