TW201406243A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
TW201406243A
TW201406243A TW102117152A TW102117152A TW201406243A TW 201406243 A TW201406243 A TW 201406243A TW 102117152 A TW102117152 A TW 102117152A TW 102117152 A TW102117152 A TW 102117152A TW 201406243 A TW201406243 A TW 201406243A
Authority
TW
Taiwan
Prior art keywords
layer
connection terminal
solder resist
filling member
resist layer
Prior art date
Application number
TW102117152A
Other languages
English (en)
Other versions
TWI601466B (zh
Inventor
Tomohiro Nishida
Seiji Mori
Makoto Wakazono
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201406243A publication Critical patent/TW201406243A/zh
Application granted granted Critical
Publication of TWI601466B publication Critical patent/TWI601466B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本發明係獲得一種可提高填充於電子零件與配線基板之間隙的底層填料(underfill)之流動性的配線基板。關於本發明之配線基板，係一種具有分別積層有一層以上絕緣層及導體層的積層體之配線基板，其特徵在於具備：複數個連接端子，其係互相間隔而形成於前述積層體上；填充構件，其係填充於前述複數個連接端子間，和前述複數個連接端子的各側面之至少一部分抵接；及阻焊劑層，其係積層於前述積層體上，具有露出前述複數個連接端子的開口；前述填充構件的表面粗糙度比前述阻焊劑層上面的表面粗糙度更粗糙。

Description

配線基板
本發明係關於一種形成有用於將電子零件連接於主面的複數個連接端子之配線基板。
通常，在配線基板的主面(表面)上形成有和半導體晶片連接用的端子(以下稱為連接端子)。於近幾年，此連接端子的高密度化持續進展，所配置的連接端子之間隔(間距)變得狹窄。因此，採用將複數個連接端子配置於阻焊劑層同一開口內的NSMD(非焊罩界定)之配線基板被提案。
然而，將複數個連接端子配置於同一開口內時，塗布於連接端子表面的焊料會流出到鄰接的連接端子，有連接端子間短路(short)之虞。於是，為了防止塗布於連接端子表面的焊料流出到鄰接的連接端子，有一種在各連接端子間設有絕緣性隔壁的技術(參照例如專利文獻1)。
但是，設有隔壁時，此隔壁於安裝電子零件(例如半導體晶片)之際，會妨礙填充於電子零件與配線基板的間隙之底層填料的流動。因此，底層填料無法被均勻地填充於電子零件與配線基板的間隙，有產生破斷或 腐蝕等不良情況之虞。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-212228號公報
本發明之目的在於獲得一種可提高填充於電子零件與配線基板的間隙之底層填料的流動性的配線基板。
為了達成上述目的，本發明係一種具有分別層積有一層以上絕緣層及導體層的積層體之配線基板，其特徵在於具備：複數個連接端子，其係互相間隔而形成於前述積層體上；填充構件，其係填充於前述複數個連接端子間，和前述複數個連接端子各側面的至少一部分抵接；及阻焊劑層，其係層積於前述積層體上，具有露出前述複數個連接端子的開口；前述填充構件的表面粗糙度比前述阻焊劑層上面的表面粗糙度更粗糙。
藉由本發明，使填充於前述複數個連接端子間的填充構件的表面粗糙度比阻焊劑層上面的表面更粗糙。因此，當和半導體晶片連接之際，成為填充於半導體晶片與配線基板的間隙之底層填料的流動性提高。因此，可防止在連接端子間於底層填料上產生孔洞(void)，在回焊時，可防止焊料流出到此孔洞中而使連接端子 間短路(short)。
再者，在本發明之一形態方面，其特徵在於：前述填充構件的表面粗糙度(Ra)為0.06μm~0.8μm。藉由使填充構件的表面粗糙度(Ra)成為0.06μm~0.8μm，而使底層填料的流動性更加提高。
此外，在本發明之其他形態方面，其特徵在於：前述阻焊劑層的表面粗糙度(Ra)為0.02μm~0.25μm。藉由使阻焊劑層的表面粗糙度(Ra)成為0.02μm~0.25μm，可抑制底層填料從阻焊劑層的開口流出到外側。
此外，在本發明之其他形態方面，其特徵在於：前述阻焊劑層具有的前述開口內周面的表面粗糙度比前述阻焊劑層上面的表面粗糙度更粗糙。藉由使阻焊劑層具有的開口內周面的表面粗糙度比阻焊劑層上面的表面粗糙度更粗糙，而使開口內周面的底層填料的流動性提高。
此外，在本發明之其他形態方面，其特徵在於：前述填充構件作用為阻焊劑。藉由填充構件作用為阻焊劑，可抑制焊料殘留於填充構件上，連接端子間短路(short)。
再者，在本發明之其他形態方面，其特徵在於：前述連接端子的至少一部分從前述填充構件的表面突出。藉由使連接端子從填充構件的表面突出，而和對象側端子的連接成為容易。
如以上說明，藉由本發明，可獲得一種可提 高填充於電子零件與配線基板的間隙之底層填料的流動性的配線基板。
100、200‧‧‧配線基板
2‧‧‧核心基板
3‧‧‧增建層
4‧‧‧填充構件
5‧‧‧阻焊劑層
5a‧‧‧開口
13‧‧‧增建層
14‧‧‧阻焊劑層
14a‧‧‧開口
21、22‧‧‧核心導體層
23‧‧‧貫通孔
24‧‧‧貫通孔導體
25‧‧‧樹脂製填孔材
31、33‧‧‧樹脂絕緣層
32、34‧‧‧導體層
35、36‧‧‧通路
37a‧‧‧通路孔
37b‧‧‧通路導體
37c‧‧‧通路焊墊
37d‧‧‧通路連接盤
41‧‧‧蓋電鍍層
42、43‧‧‧填充通路
44a‧‧‧通路孔
44b‧‧‧通路導體
131、133‧‧‧樹脂絕緣層
132、134‧‧‧導體層
135、136‧‧‧通路
137a‧‧‧通路孔
137b‧‧‧通路導體
137c‧‧‧通路焊墊
137d‧‧‧通路連接盤
141‧‧‧蓋電鍍層
142、143‧‧‧填充通路
144a‧‧‧通路孔
144b‧‧‧通路導體
B‧‧‧焊球
F‧‧‧主面
L‧‧‧階差
L1、L2‧‧‧金屬配線
L11、L12‧‧‧金屬配線
M‧‧‧金屬電鍍層
T1、T2、T11‧‧‧連接端子
第1圖為關於第1實施形態之配線基板的平面圖(表面側)。
第2圖為關於第1實施形態之配線基板的一部分剖面圖。
第3圖為關於第1實施形態之配線基板表面側之連接端子的構造圖。
第4圖為關於第1實施形態之配線基板的製造步驟圖(核心基板步驟)。
第5圖為關於第1實施形態之配線基板的製造步驟圖(增建步驟)。
第6圖為關於第1實施形態之配線基板的製造步驟圖(增建步驟)。
第7圖為關於第1實施形態之配線基板的製造步驟圖(填充步驟)。
第8圖為第4填充方法的說明圖。
第9圖為關於第1實施形態之配線基板的製造步驟圖(阻焊劑層步驟)。
第10圖為關於第1實施形態之配線基板的製造步驟圖(電鍍步驟)。
第11圖為關於第1實施形態之配線基板的製造步驟圖(後端步驟)。
第12圖為關於第2實施形態之配線基板的平面圖(表面側)。
第13圖為關於第2實施形態之配線基板的一部分剖面圖。
第14圖為關於第2實施形態之配線基板表面側之連接端子的構造圖。
第15圖為關於其他實施形態之配線基板之填充構件上面形狀的圖。
第16圖為關於實施例之配線基板表面的圖像。
[實施發明之形態]
以下，就本發明之實施形態，一面參照圖面，一面詳細地進行說明。再者，在以下的說明中，係以在核心基板上形成有增建層的配線基板為例而說明本發明之實施形態，但只要是形成有複數個連接端子的配線基板即可，也可以是例如不具有核心基板的配線基板。
(第1實施形態)
第1圖為第1實施形態之配線基板100的平面圖(表面側)。第2圖為第1圖之線段I-I之配線基板100的一部分剖面圖。第3圖為形成於配線基板100表面側之連接端子T1的構造圖。第3圖(a)為連接端子T1的上面圖。第3圖(b)為第3圖(a)之線段II-II的剖面圖。再者，在以下的說明中，係以連接半導體晶片之側為表面側，以連接主機板(motherboard)或插座等(以下稱為主機板等)之側為背面側。
(配線基板100的構造)
第1~第3圖所示的配線基板100具備：核心基板2；增建層3(表面側)，其形成有複數個和半導體晶片(未圖示)的連接端子T1，層積於核心基板2的表面側；填充構件4，其層積於增建層3上，填充複數個連接端子T1間；阻焊劑層5，其層積於填充構件4上，形成有露出連接端子T1至少一部分的開口5a；增建層13(背面側)，其形成有複數個和主機板等(未圖示)的連接端子T11，層積於核心基板2的背面側；及阻焊劑層14，其層積於增建層13上，形成有露出連接端子T11至少一部分的開口14a。
核心基板2為以耐熱性樹脂板(例如雙馬來醯亞胺三氮雜苯樹脂板)、或纖維強化樹脂板(例如玻璃纖維強化環氧樹脂)等所構成的板狀樹脂製基板。在核心基板2的表面及背面分別形成有構成金屬配線L1、L11的核心導體層21、22。此外，在核心基板2上形成有由鑽頭等所貫穿設置的貫通孔23，在其內壁面形成有使核心導體層21、22互相導通的貫通孔導體24。再者，貫通孔23為環氧樹脂等的樹脂製填孔材25所填充。
(表面側的構造)
增建層3係由層積於核心基板2表面側的樹脂絕緣層31、33及導體層32、34所構成。樹脂絕緣層31係由熱硬化性樹脂組成物所構成，在表面上形成有構成金屬配線L2的導體層32。此外，在樹脂絕緣層31上形成有電性連接核心導體層21與導體層32的通路35。樹脂絕緣層33係由熱硬化性樹脂組成物所構成，在表層上形成有具有複 數個連接端子T1的導體層34。此外，在樹脂絕緣層33上形成有電性連接導體層32與導體層34的通路36。此處，樹脂絕緣層31、33及導體層32構成積層體。
通路35、36分別具有通路孔37a與設於其內周面的通路導體37b、在底面側設置成和通路導體37b導通的通路焊墊37c、及在和通路焊墊37c相反側從通路導體37b的開口周緣向外突出的通路連接盤(land)37d。
連接端子T1為用於和半導體晶片連接的連接端子。連接端子T1為沿著半導體晶片的安裝區域的內周而配置的所謂週邊(peripheral)型的連接端子。半導體晶片藉由和此連接端子T1電性連接而被安裝於配線基板100上。為了使和後述的填充構件4的接著性提高，各連接端子T1的其表面被粗糙化。
此外，即使是不使各連接端子T1的表面粗糙化的情況，也可以在將Sn(錫)、Ti(鈦)、Cr(鉻)、Ni(鎳)的任一金屬元素塗布於各連接端子T1的表面而形成金屬層後，藉由在此金屬層上施以偶合劑處理來提高和後述的填充構件4的黏著性。偶合劑主要具有使金屬或無機材與樹脂等的有機材的密合性良好的作用。關於偶合劑，有矽烷偶合劑、鈦酸鹽系偶合劑、鋁酸鹽系偶合劑等，但使用矽烷偶合劑更好。就矽烷偶合劑而言，有例如胺基矽烷、環氧矽烷、苯乙烯矽烷等。
此外，各連接端子T1在第1主面F的外周形成有階差L，該第1主面F係和與構成增建層3的樹脂絕緣層33之抵接面對向，包含此階差L的連接端子T1之露出面為 金屬電鍍層M所覆蓋。當將半導體晶片安裝於配線基板100上之際，藉由使塗布於半導體晶片之連接端子上的回焊，電性連接半導體晶片之連接端子與連接端子T1。再者，金屬電鍍層M係以由選自例如Ni層、Sn層、Ag層、Pd層、Au層等金屬層的單一或複數層(例如Ni層/Au層、Ni層/Pd層/Au層)所構成。此外，也可以施以防銹用的OSP(Organic Solderability Preservative；有機可焊保護劑)處理來取代金屬電鍍層M。此外，也可以在包含階差L的連接端子T1之露出面上塗布焊料，也可以進一步以金屬電鍍層M覆蓋包含階差L的連接端子T1之露出面後，在此金屬電鍍層M上塗布焊料。再者，關於在連接端子T1之露出面上塗布焊料的方法，後述之。
填充構件4為層積於增建層3上的絕緣性構件，其材質較佳為和阻焊劑層5相同。填充構件4以和形成於增建層3表層上的各連接端子T1側面密合的狀態填充於連接端子T1間。填充構件4之表面H1的表面粗糙度比後述阻焊劑層5之上面H2的表面粗糙度更粗糙。因此，當將連接端子T1和半導體晶片連接之際，填充於半導體晶片與配線基板100間隙的底層填料的流動性提高。因此，可防止在連接端子T1間於底層填料上產生孔洞，在回焊時，可防止焊料流出到此孔洞中而連接端子T1間短路(short)。
再者，填充構件4之表面H1的表面粗糙度最好在Ra(中心線平均粗糙度)為0.06μm~0.8μm或者在Rz(十點平均粗糙度)為1.0μm~9.0μm。藉由使填充構件4之 表面H1的表面粗糙度在Ra(中心線平均粗糙度)成為0.06μm~0.8μm或者在Rz(十點平均勻粗糙度)成為1.0μm~9.0μm，當將連接端子T1和半導體晶片連接之際，填充於半導體晶片與配線基板100之間隙的底層填料的流動性更加提高。
此外，填充構件4之厚度D1比連接端子T1之厚度(高度)D2更薄。即，連接端子T1的至少一部分從填充構件4之表面H1突出。藉由使連接端子T1從填充構件4之表面H1突出，和半導體晶片之端子的連接變的容易。
阻焊劑層5覆蓋和連接端子T1連接的配線圖案，並且具有使沿著半導體晶片安裝區域的內周而配置的連接端子T1露出的開口5a。阻焊劑層5之開口5a成為在同一開口內配置複數個連接端子T1的NSMD形狀。此處，阻焊劑層5之上面H2的表面粗糙度低於填充構件4之表面H1的表面粗糙度。因此，阻焊劑層5之上面H2係底層填料的流動性比填充構件4之表面H1更低，可抑制底層填料從阻焊劑層5之開口5a流出到外側。
再者，阻焊劑層5之上面H2的表面粗糙度最好在Ra(中心線平均粗糙度)為0.02μm~0.25μm或者在Rz(十點平均粗糙度)為0.6μm~5.0μm。藉由使阻焊劑層5之上面H2的表面粗糙度在Ra(中心線平均粗糙度)成為0.02μm~0.25μm或者在Rz(十點平均粗糙度)成為0.6μm~5.0μm，可進一步抑制底層填料從阻焊劑層5之開口5a流出到外側。
此外，阻焊劑層5具有的開口5a之內周面H3 的表面粗糙度比阻焊劑層5之上面H2的表面粗糙度更粗糙。藉由使阻焊劑層5具有的開口5a之內周面H3的表面粗糙度比阻焊劑層5之上面H2的表面粗糙度更粗糙，而使開口5a之內周面H3的底層填料的流動性提高。因此，底層填料不流到填充構件4之表面H1與開口5a之內周面H3之間，可有效地防止孔洞產生。
再者，阻焊劑層5具有的開口5a之內周面H3的表面粗糙度最好在Ra(中心線平均粗糙度)為0.06μm~0.8μm或者在Rz(十點平均粗糙度)為1.0μm~9.0μm。藉由使阻焊劑層5具有的開口5a之內周面H3的表面粗糙度在Ra(中心線平均粗糙度)成為0.06μm~0.8μm或者在Rz(十點平均粗糙度)成為1.0μm~9.0μm，而使開口5a之內周面H3的底層填料的流動性更加提高。因此，底層填料不流到填充構件4之表面H1與開口5a之內周面H3之間，可更加有效地防止孔洞產生。
(背面側的構造)
增建層13係由層積於核心基板2背面側的樹脂絕緣層131、133及導體層132、134所構成。樹脂絕緣層131係由熱硬化性樹脂組成物所構成，在背面上形成有構成金屬配線L12的導體層132。此外，在樹脂絕緣層131上形成有電性連接核心導體層22與導體層132的通路135。樹脂絕緣層133係由熱硬化性樹脂組成物所構成，在表層上形成有具有1個以上的連接端子T11的導體層134。此外，在樹脂絕緣層133上形成有電性連接導體層132與導體層134的通路136。
通路135、136分別具有通路孔137a與設於其內周面的通路導體137b、在底面側設置成和通路導體137b導通的通路焊墊137c、及在和通路焊墊137c相反側從通路導體137b的開口周緣向外突出的通路連接盤(land)137d。
連接端子T11為被利用作為用於將配線基板100連接於主機板等的背面連接盤(PGA焊墊、BGA焊墊)的連接端子，形成於除了配線基板100的大致中心部之外的外周區域上，以包圍前述大致中心部的方式排列成矩形狀。此外，連接端子T11的表面之至少一部分為金屬電鍍層M所覆蓋。
阻焊劑層14係將薄膜狀的阻焊劑料層積於增建層13的表面上而形成。在阻焊劑層14上形成有使各連接端子T11之表面的一部分露出的開口14a。因此，各連接端子T11成為表面的一部分利用開口14a而從阻焊劑層14露出的狀態。即，阻焊劑層14之開口14a成為露出各連接端子T11之表面的一部分的SMD形狀。再者，和阻焊劑層5之開口5a不同，阻焊劑層14之開口14a形成於各連接端子T11上。
在開口14a內，以經由金屬電鍍層M而和連接端子T11電性連接的方式形成有焊球B，該焊球B係由例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等實質上不含Pb的焊料所構成。再者，將配線基板100安裝於主機板等之際，藉由使配線基板100之焊球B回流，將連接端子T11電性連接於主機板等的連接端子。
(配線基板的製造方法)
第4圖~第11圖為顯示關於第1實施形態之配線基板100製造步驟的圖。以下，參照第4圖~第11圖，就配線基板100的製造方法進行說明。
(核心基板步驟：第4圖)
準備在板狀樹脂製基板的表面及背面貼附有銅箔的銅箔積層板。此外，對於銅箔積層板使用鑽頭進行開孔加工，在預定位置上預先形成成為貫通孔23的貫穿孔。然後，依照習知的手法，藉由進行無電鍍銅及電鍍銅，在貫通孔23內壁形成貫通孔導體24，在銅箔積層板的兩面形成鍍銅層(參照第4圖(a))。
其後，以環氧樹脂等的樹脂填孔材25填充通路導體24內。再將形成於銅箔積層板兩面的銅箔上的鍍銅層蝕刻成希望的形狀而在銅箔積層板的表面及背面分別形成構成金屬配線L1、L11的核心導體層21、22，得到核心基板2(參照第4圖(b))。再者，貫通孔23形成步驟後，最好進行去除加工部分的污跡的去污處理。
(增建步驟：第5圖~第6圖)
將以成為樹脂絕緣層31、131的環氧樹脂為主要成分的薄膜狀絕緣樹脂材料分別疊合而配置於核心基板2的表面及背面。然後，以真空壓接熱壓機加壓加熱此積層物，一面使薄膜狀絕緣樹脂材料熱硬化一面壓接。其次，使用習知的雷射加工裝置進行雷射照射，在樹脂絕緣層31、131上分別形成通路孔37a、137a(參照第5圖(a))。
接著，將樹脂絕緣層31、131的表面粗糙化後，進行無電電鍍，在包含通路孔37a、137a內壁的樹脂絕緣層31、131上形成無電鍍銅層。其次，將光阻層積層於形成於樹脂絕緣層31、131上的無電鍍銅層上，進行曝光、顯影，將電鍍光阻形成為希望的形狀。
其後，將此電鍍光阻作為遮罩，利用電鍍進行鍍銅，得到希望的鍍銅圖案。其次，剝離電鍍光阻，去除存在於電鍍光阻下的無電鍍銅層，形成構成金屬配線L2、L12的導體層32、132。此外，於此時也形成由通路導體37b、137b、通路焊墊37c、137c及通路連接盤37d、137d所構成的通路35、135(參照第5圖(b))。
其次，將以成為樹脂絕緣層33、133的環氧樹脂為主要成分的薄膜狀絕緣樹脂材料分別疊合而配置於導體層32、132上。然後，以真空壓接熱壓機加壓加熱此積層物，一面使薄膜狀絕緣樹脂材料熱硬化一面壓接。其次，使用習知的雷射加工裝置進行雷射照射，在樹脂絕緣層33、133上分別形成通路孔37a、137a(參照第6圖(a))。
接著，和形成導體層32、132時同樣，在形成有通路孔37a、137a的樹脂絕緣層33、133上分別形成具有連接端子T1、T11的導體層34、134及通路36、136(參照第6圖(b))。
(填充步驟：第7圖)
其次，以填充構件4填充構成增建層3表層的複數個連接端子T1間到低於連接端子T1的位置。再者，為了以 填充構件4填充連接端子T1間，最好預先將連接端子T1的表面(特別是側面)粗糙化。連接端子T1的表面可藉由用例如MEC etchBOND(MEC公司製造)等的蝕刻液進行處理而粗糙化。此外，也可以將Sn(錫)、Ti(鈦)、Cr(鉻)、Ni(鎳)的任一金屬元素塗布於各連接端子T1的表面而形成金屬層後，在此金屬層上施以偶合劑處理，使和填充構件4的接著性提高，以取代將各連接端子T1的表面粗糙化。
就在連接端子T1間填充填充構件4的方法而言，可採用各種手法。以下，就將此填充構件4填充於連接端子T1間的填充方法進行說明。再者，在下述第1~第4的填充方法中，可使用印刷、層積、滾塗、旋塗等各種的手法作為塗布成為填充構件4的絕緣性樹脂的方法。
(第1填充方法)
在此第1填充方法方面，係在表層形成有連接端子T1的增建層3表面薄薄地塗布熱硬化性的絕緣性樹脂並使其熱硬化後，藉由將硬化的絕緣性樹脂研磨到低於連接端子T1，將填充構件4填充於連接端子T1間。藉由此研磨，可使填充構件4之表面H1變粗糙。
(第2填充方法)
在此第2填充方法方面，係在表層形成有連接端子T1的增建層3表面薄薄地塗布熱硬化性的絕緣性樹脂後，以溶解絕緣性樹脂的溶劑去除覆蓋連接端子T1上面的多餘的絕緣性樹脂後，藉由使其熱硬化，將填充構件4填充於連接端子T1間。藉由此去除，可使填充構件4之表面H1 變粗糙。
(第3填充方法)
在此第3填充方法方面，係在表層形成有連接端子T1的增建層3表面厚厚地塗布熱硬化性的絕緣性樹脂並使其熱硬化後，遮蔽半導體元件安裝區域以外的區域，藉由利用RIE(Reactive Ion Etching；反應性離子蝕刻)等將絕緣性樹脂乾式蝕刻到低於連接端子T1，將填充構件4填充於連接端子T1間。再者，採用此第3填充方法將填充構件4填充於連接端子T1間時，一體形成填充構件4與阻焊劑層5。此外，藉由此乾式蝕刻，可使填充構件4之表面H1及開口5a之內周面H3變粗糙。
(第4填充方法)
第8圖為第4填充方法的說明圖。以下，參照第8圖，就第4填充方法進行說明。在此第4填充方法方面，係在表層形成有配線導體T1的增建層3表面厚厚地塗布光硬化性的絕緣性樹脂後(參照第8圖(a))，將之後應成為阻焊劑層之開口5a的區域的內側區域遮蔽，使絕緣性樹脂曝光、顯影，使應成為開口5a外側區域的絕緣性樹脂光硬化(參照第8圖(b))。其次，將此製造中途的配線基板100短時間(未感光部的絕緣性樹脂表面若干膨潤程度的時間)浸漬於碳酸鈉水溶液(濃度1重量%)中(參照第8圖(c))。其後，進行水洗，使膨潤的絕緣性樹脂乳化(參照第8圖(d))。其次，從製造中途的配線基板100去除膨潤、乳化的絕緣性樹脂(參照第8圖(e))。將上述浸漬及水洗分別一次或分別幾次反覆到未光硬化的絕緣性樹脂上端的位 置成為低於各配線導體T1上端的位置。其後，利用熱或紫外線使絕緣性樹脂硬化。再者，採用此第4填充方法將填充構件4填充於連接端子T1間時，一體形成填充構件4與阻焊劑層5。此外，藉由浸漬及水洗，可使填充構件4之表面H1及開口5a之內周面H3變粗糙。
(阻焊劑層步驟：第9圖)
在填充構件4及增建層3的表面分別加壓層積薄膜狀的阻焊劑料。使積層的薄膜狀阻焊劑料曝光、顯影，得到形成有使各連接端子T1表面及側面露出的NSMD形狀的開口5a的阻焊劑層5、及形成有使各連接端子T11表面一部分露出的SMD形狀的開口14a的阻焊劑層14。再者，在填充步驟中採用上述的第1、第2填充方法時，進行使阻焊劑層5的開口5a之內周面H3變粗糙的處理(例如研磨或蝕刻)。此外，在填充步驟中採用上述的第3、第4填充方法時，由於一體形成填充構件4與阻焊劑層5，所以在此步驟中，無需層積阻焊劑層5。
(電鍍步驟：第10圖)
其次，利用過硫酸鈉等蝕刻連接端子T1的露出面，去除連接端子T1表面的氧化膜等雜質，並且在連接端子T1之主面F的周圍形成階差L。其後，藉由使用還原劑的無電還原電鍍，在連接端子T1、T11的露出面上形成金屬電鍍層M。藉由無電置換電鍍在連接端子T1的露出面上形成金屬電鍍層M時，置換連接端子T1露出面的金屬而形成金屬電鍍層M。因此，即使不利用過硫酸鈉等蝕刻連接端子T1的露出面，也可以在連接端子T1之主面F的 周圍形成階差L。
此外，在連接端子T1的露出面上塗布焊料時，可依照塗布的焊料層的厚度選擇以下兩種方法。
(第1塗布方法)
將厚度為5~30μm的焊料層塗布於連接端子T1的露出面上時，僅少許蝕刻(軟蝕刻)連接端子T1的露出面，去除形成於連接端子T1露出面上的氧化膜。此時，在連接端子T1之主面F的周圍形成階差L。其次，將混合了含有Sn(錫)粉末、Ag(銀)、Cu(銅)等金屬的離子性化合物及助焊劑的糊劑(例如HARIMA化成股份有限公司：超級焊料(製品名稱))以覆蓋連接端子T1露出面全面的方式薄薄地塗布於整個SMD形狀的開口14a內。其後，進行回流，在連接端子T1的露出面上形成由Sn與Ag或者Sn、Ag及Cu的合金所構成的焊料層。
(第2塗布方法)
將厚度為10μm以下的焊料層塗布於連接端子T1的露出面上時，僅少許蝕刻(軟蝕刻)連接端子T1的露出面，去除形成於連接端子T1露出面上的氧化膜。此時，在連接端子T1之主面F的周圍形成階差L。其次，藉由在連接端子T1的露出面上進行無電鍍Sn(錫)，形成鍍Sn層，以覆蓋此鍍Sn層全面的方式塗布助焊劑。其後，進行回流，使電鍍於連接端子T1上的鍍Sn層溶解而在連接端子T1之主面F上形成焊料層。此時，溶解的Sn利用表面張力凝聚於連接端子T1之主面F上。
(後端步驟：第11圖)
利用焊料印刷，在形成於連接端子T11上的金屬電鍍層M上塗布焊糊後，以預定的溫度與時間進行回流，在連接端子T11上形成焊球B。
如以上，在關於第1實施形態之配線基板100方面，填充構件4之表面H1的表面粗糙度比後述阻焊劑層5之上面H2的表面粗糙度更粗糙。因此，當將連接端子T1和半導體晶片連接之際，填充於半導體晶片與配線基板100間隙的底層填料的流動性提高。因此，可防止在連接端子T1間於底層填料上產生孔洞，在回焊時，可防止焊料流出到此孔洞中而連接端子T1間短路(short)。
此外，由於使填充構件4之表面H1的表面粗糙度在Ra(中心線平均粗糙度)成為0.06μm~0.8μm或者在Rz(十點平均粗糙度)成為1.0μm~9.0μm，所以當將連接端子T1和半導體晶片連接之際，填充於半導體晶片與配線基板100的間隙之底層填料的流動性更加提高。
此外，填充構件4之厚度D1比連接端子T1之厚度(高度)D2更薄。即，連接端子T1的至少一部分從填充構件4之表面H1突出。藉由使連接端子T1從填充構件4之表面H1突出，而使和半導體晶片之端子的連接變的容易。
再者，阻焊劑層5之上面H2的表面粗糙度低於填充構件4之表面H1的表面粗糙度。因此，阻焊劑層5之上面H2係底層填料的流動性比填充構件4之表面H1更低，可抑制底層填料從阻焊劑層5之開口5a流出到外側。
此外，由於使阻焊劑層5之上面H2的表面粗 糙度在Ra(中心線平均粗糙度)成為0.02μm~0.25μm或者在Rz(十點平均粗糙度)成為0.6μm~5.0μm，所以可進一步抑制底層填料從阻焊劑層5之開口5a流出到外側。
此外，阻焊劑層5具有的開口5a之內周面H3的表面粗糙度比阻焊劑層5之上面H2的表面粗糙度更粗糙。藉由使阻焊劑層5具有的開口5a之內周面H3的表面粗糙度比阻焊劑層5之上面H2的表面粗糙度更粗糙，而使開口5a之內周面H3的底層填料的流動性提高。因此，底層填料不流到填充構件4之表面H1與開口5a之內周面H3之間，可有效地防止孔洞產生。
此外，由於使阻焊劑層5具有的開口5a之內周面H3的表面粗糙度在Ra(中心線平均粗糙度)成為0.06μm~0.8μm或者在Rz(十點平均粗糙度)成為1.0μm~9.0μm，所以開口5a之內周面H3的底層填料的流動性更加提高。因此，底層填料不流到填充構件4之表面H1與開口5a之內周面H3之間，可更加有效地防止孔洞產生。
再者，由於在與和構成連接端子T1的增建層3之樹脂絕緣層33的抵接面對向的第1主面F的外周形成有階差L，所以塗布於連接端子T1上的焊料的直徑不變大，可將連接端子T1更加窄間距化。此外，由於在將和連接端子T1的填充構件4的抵接面粗糙化之後，將填充構件4填充於連接端子T1間，所以連接端子T1與填充構件4的黏著強度提高。因此，可抑制連接端子T1在中途的製造步驟中剝落之虞。
(第2實施形態)
第12圖為第2實施形態之配線基板200的平面圖(表面側)。第13圖為第12圖的線段I-I之配線基板200的一部分剖面圖。第14圖為形成於配線基板200表面側之連接端子T2的構造圖。第14圖(a)為連接端子T2的上面圖。第14圖(b)為第14圖(a)的II-II的剖面圖。以下，參照第12圖~第14圖，就配線基板200的構造進行說明，但對於和參照第1圖~第3圖而說明的配線基板100相同的構造，則附上相同的符號而省略重複的說明。
(表面側的構造)
在配線基板200的表面側形成有和核心導體層21電性連接的蓋電鍍層41，此蓋電鍍層41與導體層32及導體層32與導體層34分別由填充通路42及填充通路43所電性連接。填充通路42、43具有通路孔44a與利用電鍍而填充於通路孔44a內側的通路導體44b。此外，在增建層3的最表層僅形成後述的連接端子T2，和連接端子T2在同一層連接的配線圖案或覆蓋配線圖案的阻焊劑層未被形成。此處，樹脂絕緣層31、33及導體層32構成積層體。
形成於配線基板200表面側的連接端子T2成為配置於整個半導體晶片安裝區域的所謂區域凸塊型的連接端子。連接端子T2為和半導體晶片連接的端子。半導體晶片藉由和此連接端子T2電性連接而被安裝於配線基板200上。為了使和填充構件4的黏著性提高，各連接端子T2的其表面被粗糙化。連接端子T2的表面可藉由用例如MEC etchBOND(MEC公司製造)等的蝕刻液進行處理而粗糙化。
此外，連接端子T2在與和構成增建層3之樹脂絕緣層33的抵接面對向的第1主面F的外周形成有階差L，包含此階差的連接端子T2之露出面由金屬電鍍層M所覆蓋。當將半導體晶片安裝於配線基板200上之際，藉由使塗布於半導體晶片之連接端子上的回焊，電性連接半導體晶片之連接端子與連接端子T2。再者，也可以塗布焊料、施以防銹用的OSP處理以取代金屬電鍍層M。
金屬電鍍層M形成於連接端子T2上係藉由下述而進行：利用過硫酸鈉等蝕刻連接端子T2的露出面，在連接端子T2之主面F的周圍形成階差L後，藉由使用還原劑的無電還原電鍍，在連接端子T2的露出面上形成金屬電鍍層M。再者，藉由無電置換電鍍在連接端子T2的露出面上形成金屬電鍍層M時，置換連接端子T2露出面的金屬而形成金屬電鍍層M。因此，即使不利用過硫酸鈉等蝕刻連接端子T2的露出面，也可以在連接端子T2之主面F的周圍形成階差L。
此外，配線基板200之複數個連接端子T2從樹脂絕緣層33突出，表面及側面露出。因此，和配線基板100之連接端子T1同樣，以絕緣性構件即填充構件4填充連接端子T2間。再者，填充構件4係以和形成於增建層3表層的複數個連接端子T2之各側面密合的狀態填充於連接端子T2間。
填充構件4之表面H1的表面粗糙度比後述阻焊劑層5之上面H2的表面粗糙度更粗糙，其表面粗糙度在Ra(中心線平均粗糙度)為0.06μm~0.8μm或者在Rz(十點 平均粗糙度)為1.0μm~9.0μm。再者，填充構件4之厚度D1比連接端子T2之厚度(高度)D3更薄。即，連接端子T1的至少一部分從填充構件4之表面H1突出。再者，填充構件4可利用在第1實施形態中說明的第1~第4填充方法填充於連接端子T2間。
阻焊劑層5具有使配置於整個半導體晶片安裝區域的連接端子T2露出的開口5a。阻焊劑層5之開口5a成為在同一開口內配置複數個連接端子T2的NSMD形狀。此處，阻焊劑層5之上面H2的表面粗糙度低於填充構件4之表面H1的表面粗糙度，其表面粗糙度在Ra(中心線平均粗糙度)為0.02μm~0.25μm或者在Rz(十點平均粗糙度)為0.6μm~5.0μm。
此外，阻焊劑層5具有的開口5a之內周面H3的表面粗糙度比阻焊劑層5之上面H2的表面粗糙度更粗糙。此阻焊劑層5具有的開口5a之內周面H3的表面粗糙度最好在Ra(中心線平均粗糙度)為0.06μm~0.8μm或者在Rz(十點平均粗糙度)為1.0μm~9.0μm。藉由使阻焊劑層5具有的開口5a之內周面H3的表面粗糙度在Ra(中心線平均粗糙度)成為0.06μm~0.8μm或者在Rz(十點平均粗糙度)成為1.0μm~9.0μm，而使開口5a之內周面H3的底層填料的流動性更加提高。因此，底層填料不流到填充構件4之表面H1與開口5a之內周面H3之間，可更加有效地防止孔洞產生。
(背面側的構造)
在配線基板200的背面側形成有和核心導體層22電 性連接的蓋電鍍層141，此蓋電鍍層141與導體層132及導體層132與導體層134分別由填充通路142及填充通路143所電性連接。填充通路142、143具有通路孔144a與利用電鍍而填充於通路孔144a內側的通路導體144b。
再者，第2實施形態的配線基板200具有的效果和第1實施形態的配線基板100相同。
[實施例]
發明者們藉由參照第4圖~第11圖而說明的配線基板100之製作方法，製作了兩個配線基板A、B。再者，配線基板100之填充構件4係利用參照第8圖而說明的第4填充方法進行填充。配線基板A與配線基板B係在填充構件4及阻焊劑層5上使用不同的材料之點不同。發明者們製作了配線基板A、B後，安裝半導體晶片，確認底層填料的流動性。
第16圖為放大關於實施例之配線基板表面的圖像。第16圖(a)為配線基板A的填充構件4之表面H1的放大圖像。第16圖(b)為配線基板A的阻焊劑層5之上面H2的放大圖像。
其次，發明者們測定製作的配線基板A、B之表面粗糙度。表1中顯示配線基板A、B之表面粗糙度(Ra)，表2中顯示配線基板A、B之表面粗糙度(Rz)。再者，Ra、Rz分別為平均測定18點的值。由以下表1、表2的測定結果得知，配線基板A、B兩者都是填充構件4之表面H1的表面粗糙度(Ra、Rz)比阻焊劑層5之上面H2的表面粗糙度(Ra、Rz)更粗糙。
其次，發明者們將半導體晶片安裝於製作的配線基板A、B上，確認在底層填料的流動性上沒有問題。此外，確認底層填料沒有從阻焊劑層5的開口5a流出到外側。
(其他實施形態)
在參照第1圖~第3圖而說明的配線基板100及參照第12圖~第14圖而說明的配線基板200方面，係分別填充於連接端子T1、T2間的填充構件4之上面成為平坦(flat)，但填充構件4之上面未必需要為平坦(flat)，例如如第15圖所示，即使填充構件4之上面成為帶有圓形的所謂內圓角(fillet)形狀，也可以得到同樣的效果。
此外，在參照第1圖~第3圖而說明的配線基板100及參照第12圖~第14圖而說明的配線基板200方面，係以絕緣性樹脂構成填充構件4及阻焊劑層5，但構成填充構件4及阻焊劑層5的材料並不受特別限定，也可以用絕緣性樹脂中添加有二氧化矽等粒狀填充物的絕緣材料構成。在用含有填充物的絕緣材料構成填充構件4及阻 焊劑層5的情況下，藉由改變填充物的粒徑，容易將填充構件4之表面H1或阻焊劑層5的開口之內周面H3的表面粗糙度控制於任意值。
以上，雖然將本發明一面舉出具體例一面詳細地說明，但本發明並不受上述內容限定，只要不脫離本發明的範疇就可進行所有的變形或變更。例如，在上述具體例中，就配線基板100、200為經由焊球B而和主機板等連接的BGA基板的形態進行了說明，但也可以作為設有針腳或連接盤以取代焊球B的所謂PGA(Pin Grid Array；針腳柵格陣列)基板或LGA(Land Grid Array；平面柵格陣列)基板而將配線基板100、200和主機板等連接。
此外，在本實施例中，採用第1填充方法或第2填充方法的情況，係在形成填充構件4後形成阻焊劑層5，但也可以在形成阻焊劑層5後形成填充構件4。
3‧‧‧增建層
4‧‧‧填充構件
5‧‧‧阻焊劑層
5a‧‧‧開口
D1‧‧‧填充構件4之厚度
D2‧‧‧連接端子T1之厚度(高度)
F‧‧‧主面
H1‧‧‧填充構件4之表面
H2‧‧‧阻焊劑層5之上面
H3‧‧‧開口5a之內周面
L‧‧‧金屬配線
M‧‧‧金屬電鍍層
T1‧‧‧連接端子

Claims (6)

  1. 一種配線基板，係具有分別積層有一層以上絕緣層及導體層的積層體，其特徵在於具備：複數個連接端子，其係互相間隔而形成於前述積層體上；填充構件，其係填充於前述複數個連接端子間，和前述複數個連接端子的各側面之至少一部分抵接；及阻焊劑層，其係積層於前述積層體上，具有露出前述複數個連接端子的開口；前述填充構件的表面粗糙度比前述阻焊劑層上面的表面粗糙度更粗糙。
  2. 如申請專利範圍第1項之配線基板，其中前述填充構件的表面粗糙度(Ra)為0.06μm~0.8μm。
  3. 如申請專利範圍第1或2項之配線基板，其中前述阻焊劑層的表面粗糙度(Ra)為0.02μm~0.25μm。
  4. 如申請專利範圍第1至3項中任一項之配線基板，其中前述阻焊劑層具有的前述開口之內周面的表面粗糙度比前述阻焊劑層上面的表面粗糙度更粗糙。
  5. 如申請專利範圍第1至4項中任一項之配線基板，其中前述填充構件作用為阻焊劑。
  6. 如申請專利範圍第1至5項中任一項之配線基板，其中前述連接端子的至少一部分從前述填充構件的表面突出。
TW102117152A 2012-05-16 2013-05-15 配線基板 TWI601466B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012112016A JP5502139B2 (ja) 2012-05-16 2012-05-16 配線基板

Publications (2)

Publication Number Publication Date
TW201406243A true TW201406243A (zh) 2014-02-01
TWI601466B TWI601466B (zh) 2017-10-01

Family

ID=49583398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117152A TWI601466B (zh) 2012-05-16 2013-05-15 配線基板

Country Status (7)

Country Link
US (1) US9179552B2 (zh)
EP (1) EP2747529B1 (zh)
JP (1) JP5502139B2 (zh)
KR (1) KR101523478B1 (zh)
CN (1) CN103733739B (zh)
TW (1) TWI601466B (zh)
WO (1) WO2013171965A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614862B (zh) * 2017-01-13 2018-02-11 矽品精密工業股份有限公司 基板結構及其製法
TWI771400B (zh) * 2018-03-30 2022-07-21 南韓商Ｌｇ新能源股份有限公司 組裝孔結構

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6037514B2 (ja) * 2014-05-22 2016-12-07 日本特殊陶業株式会社 配線基板、配線基板の製造方法
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
JP6230971B2 (ja) * 2014-08-05 2017-11-15 日本特殊陶業株式会社 配線基板の製造方法
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
CN105376944A (zh) * 2015-11-11 2016-03-02 广德宝达精密电路有限公司 一种提高印制板密度的加工工艺
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
WO2024071069A1 (ja) * 2022-09-28 2024-04-04 京セラ株式会社 配線基板およびそれを用いた実装構造体

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3050812B2 (ja) * 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
EP1211920B1 (en) * 1999-08-12 2010-09-15 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2001274537A (ja) * 2000-03-28 2001-10-05 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2002033567A (ja) * 2000-07-14 2002-01-31 Ngk Spark Plug Co Ltd 基板の製造方法及び保持治具
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2006216842A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd メモリカードおよびプリント配線板
CN101826496B (zh) * 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
JP4538373B2 (ja) * 2005-05-23 2010-09-08 日本特殊陶業株式会社 コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
CN101868120A (zh) * 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
EP1887846A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP5138277B2 (ja) * 2007-05-31 2013-02-06 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP2009152317A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法
JP5020123B2 (ja) 2008-03-03 2012-09-05 新光電気工業株式会社 配線基板の製造方法
US7985622B2 (en) * 2008-08-20 2011-07-26 Intel Corporation Method of forming collapse chip connection bumps on a semiconductor substrate
TWI475932B (zh) 2008-09-29 2015-03-01 Ngk Spark Plug Co 帶有補強材之配線基板
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2011138869A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2012069629A (ja) * 2010-09-22 2012-04-05 Nec Casio Mobile Communications Ltd プリント配線板の製造方法
JP5547594B2 (ja) * 2010-09-28 2014-07-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5861262B2 (ja) * 2011-03-26 2016-02-16 富士通株式会社 回路基板の製造方法及び電子装置の製造方法
KR101177664B1 (ko) * 2011-05-11 2012-08-27 삼성전기주식회사 인쇄회로기판의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614862B (zh) * 2017-01-13 2018-02-11 矽品精密工業股份有限公司 基板結構及其製法
TWI771400B (zh) * 2018-03-30 2022-07-21 南韓商Ｌｇ新能源股份有限公司 組裝孔結構

Also Published As

Publication number Publication date
CN103733739A (zh) 2014-04-16
KR101523478B1 (ko) 2015-05-27
WO2013171965A1 (ja) 2013-11-21
TWI601466B (zh) 2017-10-01
CN103733739B (zh) 2017-06-09
US9179552B2 (en) 2015-11-03
KR20140036005A (ko) 2014-03-24
EP2747529A4 (en) 2015-05-06
JP5502139B2 (ja) 2014-05-28
US20140196939A1 (en) 2014-07-17
EP2747529B1 (en) 2019-03-13
EP2747529A1 (en) 2014-06-25
JP2013239604A (ja) 2013-11-28

Similar Documents

Publication Publication Date Title
TWI601466B (zh) 配線基板
TWI473543B (zh) 配線基板
TWI599292B (zh) 配線基板
TWI524830B (zh) Wiring board
TWI566649B (zh) Wiring board
JP2014078551A (ja) 配線基板、配線基板の製造方法
TWI566648B (zh) Wiring board
JP2014089996A (ja) 配線基板
JP2013122961A (ja) 配線基板、配線基板の製造方法