KR101444765B1 - 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 - Google Patents

기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 Download PDF

Info

Publication number
KR101444765B1
KR101444765B1 KR1020120106174A KR20120106174A KR101444765B1 KR 101444765 B1 KR101444765 B1 KR 101444765B1 KR 1020120106174 A KR1020120106174 A KR 1020120106174A KR 20120106174 A KR20120106174 A KR 20120106174A KR 101444765 B1 KR101444765 B1 KR 101444765B1
Authority
KR
South Korea
Prior art keywords
substrate
gas
layer
chamber
process gas
Prior art date
Application number
KR1020120106174A
Other languages
English (en)
Other versions
KR20130033971A (ko
Inventor
아키토 히라노
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20130033971A publication Critical patent/KR20130033971A/ko
Application granted granted Critical
Publication of KR101444765B1 publication Critical patent/KR101444765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C11/00—Component parts, details or accessories not specifically provided for in groups B05C1/00 - B05C9/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

산소 함유층을 질소 농도가 높은 산질화층 또는 질화층으로 개질하는 것에 의해서, 폴리실리콘막의 내산화성(耐酸化性)을 향상시킨다. 세정하는 것에 의해서 형성되는 산화층이 형성된 폴리실리콘막을 가지는 기판이 반입되는 처리실; 처리실 내에 설치되어 기판을 가열하는 가열부; 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 가스 공급부; 처리실 내에 공급된 처리 가스를 여기하는 여기부; 가열부에 의해 기판을 소정의 온도로 가열시키고 가스 공급부에 의해 공급시킨 처리 가스를 여기부에 의해 여기시키고, 여기한 처리 가스를 기판에 공급시켜서 산화층을 산질화층 또는 질화층으로 개질시키도록 적어도 가열부, 가스 공급부 및 여기부를 제어하는 제어부;를 구비한다.

Description

기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체{SUBSTRATE PROCESSING APPARATUS, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}
본 발명은, 여기(勵起)한 처리 가스를 이용하여 기판을 처리하는 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체에 관한 것이다.
플래시 메모리 등 반도체 장치를 제조하는 공정의 일(一) 공정으로서, 에칭에 의해 측벽이 노출된 게이트 전극을 포함하는 기판을 처리실 내에 반입하는 공정; 및 처리실 내에서 기판에 대하여 플라즈마로 여기시킨 수소 함유 가스와 산소 함유 가스를 공급하여 산화 처리를 수행하는 공정;을 포함하는 기판 처리 공정이 실시되는 경우가 있다(예컨대 특허 문헌 1 참조). 이러한 기판 처리 공정은, 산화 처리를 하는 것에 의해서, 폴리실리콘막 등으로 구성되는 게이트 전극의 측벽에 에칭을 수행함에 따라 발생한 에칭 데미지를 수복(修復)한다. 그러나 예컨대 폴리실리콘막의 측벽의 수복을 수행할 때, 폴리실리콘막이 원하는 범위를 넘어서 과도하게 산화되는 경우가 있었다.
그리하여, 예컨대 폴리실리콘막의 과도한 산화를 억제하기 위해서, 플라즈마 여기시킨 질소 원자를 포함하는 처리 가스를 처리실 내에 공급하고, 산화 처리 전에 기판에 공급하는 것에 의해서, 미리 폴리실리콘막 상에 질화층을 형성하는 기판 처리 공정이 실시되는 경우가 있다. 질화층의 형성 방법에 대해서는, 예컨대 특허 문헌 2에 개시된다.
1. 일본 특허 공개 2011-23730호 공보 2. 일본 특허 공개 2010-171359호 공보
예컨대, 상기와 같은 목적에 의해 형성되는 질화층이지만, 질화층 형성 전에 기판의 반송 등으로 기판이 대기에 노출되는 것에 의해서, 기판 상에 자연 산화층 등의 산소 함유층이 형성되는 경우가 있다. 이와 같이 자연 산화층 등의 산소 함유층이 형성된 기판에, 질소 원자를 포함하는 처리 가스를 공급하여 질화층을 형성한 경우, 질화층 중의 질소 원자의 농도를 높이는 것이 불가능한 경우가 있었다. 따라서 산화 처리에 의한 폴리실리콘막 측벽의 에칭 데미지의 수복을 수행할 때, 폴리실리콘막의 과도한 산화를 억제할 수 없는 경우가 있었다.
본 발명은, 산소 함유층을 질소 농도가 높은 산질화층(酸窒化層) 또는 질화층으로 개질하는 것에 의해서, 폴리실리콘막의 내산화성(耐酸化性)을 향상시킨 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램을 제공하는 것을 목적으로 한다.
일 형태에 의하면, 세정하는 것에 의해서 형성되는 산화층이 형성된 폴리실리콘막을 가지는 기판이 반입되는 처리실; 상기 처리실 내에 설치되어 상기 기판을 가열하는 가열부; 상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 가스 공급부; 상기 처리실 내에 공급된 상기 처리 가스를 여기하는 여기부; 상기 처리실 내를 배기하는 배기부; 및 상기 가열부에 의해 상기 기판을 소정의 온도로 가열시키고, 상기 가스 공급부에 의해 공급시킨 상기 처리 가스를 상기 여기부에 의해 여기시키고, 여기된 상기 처리 가스를 상기 기판에 공급시켜서 상기 산화층을 산질화층 또는 질화층으로 개질시키도록, 적어도 상기 가열부, 상기 가스 공급부, 상기 여기부 및 상기 배기부를 제어하는 제어부;를 구비하는 기판 처리 장치가 제공된다.
다른 형태에 의하면, 세정하는 것에 의해서 형성되는 산화층이 형성된 폴리실리콘막을 가지는 기판을 처리실 내에 반입하는 공정; 상기 기판을 소정의 온도로 가열하는 공정; 상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 공정; 상기 처리실 내에 공급한 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 산화층을 산질화층 또는 질화층으로 개질하는 공정; 상기 처리실 내를 배기하는 공정; 및 처리한 상기 기판을 상기 처리실 내에서 반출하는 공정;을 포함하는 반도체 장치의 제조 방법이 제공된다.
또한 다른 형태에 의하면, 처리실 내에 반입되어, 세정하는 것에 의해서 형성되는 산화층이 형성된 폴리실리콘막을 가지는 기판을 처리실 내에 반입하고 소정의 온도로 가열하는 순서; 상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 순서; 상기 처리실 내에 공급한 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 산화층을 산질화층 또는 질화층으로 개질하는 순서; 상기 처리실 내를 배기하는 순서; 및 처리한 상기 기판을 상기 처리실 내로부터 반출하는 순서;를 컴퓨터에 실행시키는 프로그램이 기록된 기록 매체가 제공된다.
본 발명에 따른 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램에 의하면, 산소 함유층을 질소 농도가 높은 산질화층 또는 질화층으로 개질하는 것에 의해서, 폴리실리콘막의 내산화성을 향상시킨다.
도 1은 본 발명의 일 실시 형태에 따른 기판 처리 장치의 단면 개략도.
도 2는 본 발명의 일 실시 형태에 따른 기판 처리 공정을 나타내는 흐름도.
도 3은 본 발명의 실시예 1에 따른 산질화층의 깊이 방향의 조성 분석 결과를 나타내는 그래프 도.
도 4는 본 발명의 실시예 2에 따른 산질화층의 깊이 방향의 조성 분석 결과를 나타내는 그래프 도.
도 5는 본 발명의 실시예 3에 따른 산질화층의 깊이 방향의 조성 분석 결과를 나타내는 그래프 도.
도 6는 비교예에 따른 산질화층의 깊이 방향의 조성 분석 결과를 나타내는 그래프 도.
도 7은 본 발명의 다른 실시 형태에 따른 램프 가열 유닛을 구비하는 기판 처리 장치의 단면 개략도.
도 8은 본 발명의 다른 실시 형태에 따른 기판 처리 장치로서의 ICP형 플라즈마 처리 장치의 단면 개략도.
도 9는 본 발명의 또 다른 실시 형태에 따른 기판 처리 장치로서의 ECR형 플라즈마 처리 장치의 단면 개략도.
도 10은 본 발명의 실시 형태에서 바람직하게 이용될 수 있는 기판 처리 장치의 컨트롤러의 개략 구성도.
<본 발명자 등이 얻은 지견>
우선, 본 발명의 실시 형태의 설명에 앞서, 발명자 등이 얻은 지견에 대해서 설명한다.
전술한 에칭 처리 및 산화 처리에 의한 수복은, 예컨대 플래시 메모리 등의 게이트 구조에 대하여 수행된다. 일반적으로 플래시 메모리는, 실리콘 기판 등의 웨이퍼(200) 상에, 예컨대 실리콘 산화막(SiO2막), 폴리실리콘막, ONO 구조를 가지는 박막, 폴리실리콘막을 차례로 적층하고, 소정의 레지스트 패턴을 마스크로 하여 전술한 바와 같이 드라이 에칭 등에 의해 각 막을 패터닝하여 이루어진다. 각 막은, 터널 게이트 절연막, 부유 게이트, 전극간 절연막, 제어 게이트로서 기능한다.
상기 적층막을 패터닝할 때, 예컨대 폴리실리콘막의 측벽에 에칭 데미지가 발생하는 경우가 있다. 그로부터 전술한 바와 같이 에칭 데미지의 수복을 위해서 산화 처리가 수행되지만, 이 때 이하와 같이 버즈 비크(bird's beak)가 형성되어버리는 경우가 있었다. 즉 산화 처리에서 사용되는 산화종이 적층막의 단부(端部)로부터 내부로 침입하여 폴리실리콘막과 ONO 구조의 산화막 사이의 계면 근방에서 반응을 일으켜서 폴리실리콘막이 산화되는 것에 의해서, 버즈 비크가 형성되는 경우가 있었다. 버즈 비크가 형성되면 게이트 구조의 커패시턴스(capacitance)가 감소하여, 반도체 장치의 신뢰성이 저하되는 경우가 있다.
단, 폴리실리콘막과 ONO 구조의 산화막 사이에 질화층이 미리 형성되어 있으면, 산화 처리 시에 폴리실리콘막 측으로 산화가 확산되기 어려워져, 버즈 비크의 형성을 억제할 수 있다.
그러나 전술한 바와 같이, 폴리실리콘막에 질화 처리를 수행하기 전에, 기판의 대기(大氣) 반송시 등에 폴리실리콘막에 자연 산화층이 형성되는 경우가 있다. 이와 같이 자연 산화층 등의 산소 함유층이 형성된 폴리실리콘막에 예컨대 질소 가스(N2가스)를 공급하여 질화 처리를 수행해도, 질소 원자의 농도가 충분히 높은 질화층을 형성할 수 없는 경우가 있었다.
그리하여 발명자는, 폴리실리콘막의 질화 처리를 수행할 때, 폴리실리콘막 표면을 질화할 수 있는 것에 더하여 산소 함유층을 질소 농도가 높은 산질화층 또는 질화층으로 개질할 수 있어, 전술의 과제를 해결할 수 있는 방법에 대하여 지견을 얻었다. 본 발명은 발명자가 찾아낸 상기 지견에 기초하는 것이다.
<본 발명의 일 실시 형태>
본 발명의 일 실시 형태에 대하여 도면을 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
우선, 본 실시 형태에 따른 기판 처리 장치에 대해서, 도 1을 이용하여 설명한다. 도 1은 MMT 장치로서 구성된 기판 처리 장치의 단면 개략도이다.
MMT 장치란, 전계와 자계에 의해 고밀도 플라즈마를 발생시킬 수 있는 변형 마그네트론형 플라즈마원(Modified Magnetron Typed Plasma Source)을 이용하여, 예컨대 실리콘 등으로부터 이루어지는 기판으로서의 웨이퍼(200)를 플라즈마 처리하는 장치다. MMT 장치는, 처리 가스를 플라즈마 상태로서 여기시켜서, 예컨대 기판 표면 또는 기판에 형성된 박막을 산화 또는 질화하거나, 기판 상에 박막을 형성하거나, 기판 표면을 에칭하는 등 각종 플라즈마 처리를 수행할 수 있다.
(처리실)
본 실시 형태에 따른 기판 처리 장치(100)의 처리실(201)을 구성하는 처리 용기(203)는, 제1 용기인 돔 형태의 상측 용기(210)와, 제2 용기인 사발 형태의 하측 용기(211)를 구비한다. 그리고 상측 용기(210)를 하측 용기(211) 상에 씌우는 것에 의해 처리실(201)이 형성된다. 상측 용기(210)는 예컨대 산화알루미늄(Al2O3)또는 석영(SiO2) 등의 비금속 재료로 형성되고, 하측 용기(211)는 예컨대 알루미늄(Al) 등으로 형성된다.
하측 용기(211)의 측벽에는, 슬루스 밸브로서의 게이트 밸브(244)가 설치된다. 게이트 밸브(244)가 열려 있을 때는, 반송 기구(도시 생략)를 이용하여 처리실(201) 내에 웨이퍼(200)를 반입하거나 또는 처리실(201) 밖으로 웨이퍼(200)를 반출할 수 있다. 그리고 게이트 밸브(244)를 닫는 것에 의해서, 처리실(201) 내가 기밀하게 폐쇄할 수 있도록 구성된다.
(기판 지지부)
처리실(201) 내의 저측(底側) 중앙에는, 웨이퍼(200)를 지지하는 기판 지지부로서의 서셉터(217)가 배치된다. 서셉터(217)는, 웨이퍼(200)의 금속 오염을 저감할 수 있도록, 예컨대 질화알루미늄(AlN), 세라믹스, 석영 등의 비금속 재료로 형성된다. 한편, 서셉터(217)는, 하측 용기(211)와는 전기적으로 절연된다.
서셉터(217)의 내부에는, 임피던스를 변화시키는 임피던스 전극(217c)이 장비된다. 이 전극은, 임피던스 가변 기구(274)를 개재하여 설치된다. 임피던스 가변 기구(274)는, 코일이나 가변 콘덴서를 구비하고, 코일의 패턴 수나 가변 콘덴서의 용량값을 제어하는 것에 의해서, 임피던스 전극(217c) 및 서셉터(217)를 개재하여 웨이퍼(200)의 전위를 제어할 수 있도록 구성된다. 또한, 임피던스 가변 기구(274)에는, 후술하는 컨트롤러(221)가 전기적으로 접속된다.
서셉터(217)에는 서셉터(217)를 상승시키는 서셉터 승강 기구(268)가 설치된다. 서셉터(217)에는 관통공(217a)이 설치된다. 전술의 하측 용기(211) 저면에는, 웨이퍼(200)를 승강시키는 웨이퍼 승강핀(266)이 적어도 3군데 설치된다. 그리고 관통공(217a) 및 웨이퍼 승강핀(266)은 서셉터 승강 기구(268)에 의해 서셉터(217)가 하강됐을 때 웨이퍼 승강핀(266)이 서셉터(217)와는 비접촉인 상태로 관통공(217a)을 통과하도록, 서로 배치된다.
(가열부)
서셉터(217)의 내부에는, 가열부로서의 히터(217b)가 일체적으로 내장되어 있어 웨이퍼(200)를 가열할 수 있도록 구성된다. 히터(217b)에 전력이 공급되면, 웨이퍼(200) 표면이 소정 온도(예컨대 350℃∼700℃, 바람직하게는 450℃∼700℃)로까지 가열되도록 구성된다. 또한 서셉터(217)에는, 온도 센서(도시 생략)가 설치된다. 히터(217b) 및 온도 센서에는, 후술하는 컨트롤러(221)가 전기적으로 접속된다. 컨트롤러(221)는 온도 센서에 의해 검출된 온도 정보에 기초하여 히터(217b)로의 공급 전력이 제어되도록 구성된다.
(가스 공급부)
처리실(201)의 상부에는, 처리실(201) 내로 처리 가스를 공급하는 샤워 헤드(236)가 설치된다. 샤워 헤드(236)는, 캡 형상의 개체(蓋體, 233), 가스 도입부(234), 버퍼실(237), 차폐 플레이트(240) 및 가스 취출구(239)를 구비한다.
개체(233)는, 상측 용기(210)의 상부에 개설된 개구(開口)에 기밀하게 설치된다. 개체(233)의 하부에는, 차폐 플레이트(240)가 설치된다. 개체(233)와 차폐 플레이트(240) 사이에 형성되는 공간이 버퍼실(237)이다. 버퍼실(237)은, 가스 도입부(234)로부터 도입되는 처리 가스를 분산시키는 분산 공간으로서 기능한다. 그리고 버퍼실(237)을 통과한 처리 가스가, 차폐 플레이트(240) 측부의 가스 취출구(239)로부터 처리실(201) 내에 공급되도록 구성된다. 또한 개체(233)에는 개구가 설치된다. 개체(233)의 개구에는, 가스 도입부(234)의 하류단(下流端)이 기밀하게 설치된다. 가스 도입부(234)의 상류단(上流端)에는, 봉지(封止) 부재로서의 O링(203b)을 개재하여 가스 공급관(232)의 하류단이 접속된다.
가스 공급관(232)의 상류측에는, 처리 가스로서의 질소 함유 가스인 암모니아 가스(NH3가스)를 공급하는 질소 함유 가스 공급관(232a)의 하류단과, 처리 가스로서의 수소 함유 가스인 수소 가스(H2가스)를 공급하는 수소 함유 가스 공급관(232b)의 하류단과, 불활성 가스로서의 희가스인 예컨대 Ar가스를 공급하는 희가스 공급관(232c)의 하류단이 합류하도록 접속된다. 가스 공급관(232), 질소 함유 가스 공급관(232a), 수소 함유 가스 공급관(232b), 희가스 공급관(232c)은, 예컨대 석영, 산화알루미늄 등의 비금속 재료 및 SUS 등의 금속 재료 등에 의해 구성된다.
질소 함유 가스 공급관(232a)에는, NH3가스 공급원(250a), 유량 제어 장치로서의 매스 플로우 컨트롤러(252a) 및 개폐 밸브인 밸브(253a)가 상류로부터 순서대로 접속된다. 수소 함유 가스 공급관(232b)에는, H2가스 공급원(250b), 유량 제어 장치로서의 매스 플로우 컨트롤러(252b) 및 개폐 밸브인 밸브(253b)가 상류로부터 순서대로 접속된다. 희가스 공급관(232c)에는, Ar가스 공급원(250c), 유량 제어 장치로서의 매스 플로우 컨트롤러(252c) 및 개폐 밸브인 밸브(253c)가 상류로부터 순서대로 접속된다.
매스 플로우 컨트롤러(252a∼252c) 및 밸브(253a∼253c)에는, 후술하는 컨트롤러(221)가 전기적으로 접속된다. 컨트롤러(221)는, 처리실(201) 내에 공급하는 가스의 유량이 소정의 유량이 되도록, 매스 플로우 컨트롤러(252a∼252c) 및 밸브(253a∼253c)의 개폐를 제어하도록 구성된다. 이와 같이 밸브(253a∼253c)를 개폐시키는 것에 의해서, 매스 플로우 컨트롤러(252a∼252c)에 의해 유량 제어하면서, 가스 공급관(232), 버퍼실(237) 및 가스 취출구(239)를 개재하여 처리실(201) 내에 NH3가스, H2가스 및 Ar가스를 자유자재로 공급할 수 있도록 구성된다.
주로, 샤워 헤드(236), O링(203b), 가스 공급관(232), 질소 함유 가스 공급관(232a), 수소 함유 가스 공급관(232b), 희가스 공급관(232c), 매스 플로우 컨트롤러(252a∼252c) 및 밸브(253a∼253c)에 의해서, 본 실시 형태에 따른 가스 공급부가 구성된다. 또한, NH3가스 공급원(250a), H2가스 공급원(250b), Ar가스 공급원(250c)을 가스 공급부에 포함시켜서 생각해도 좋다.
(배기부)
하측 용기(211)의 측벽 하방에는, 처리실(201) 내로부터 처리 가스 등을 배기하는 가스 배기구(235)가 설치된다. 가스 배기구(235)에는, 가스를 배기하는 가스 배기관(231)의 상류단이 접속된다. 가스 배기관(231)에는, 압력 조정기인 APC(242), 개폐 밸브인 밸브(243), 배기 장치인 진공 펌프(246)가 상류로부터 순서대로 설치된다. 또한 가스 배기관(231)에는, 압력 센서(도시 생략)가 설치된다. APC(242), 밸브(243), 진공 펌프(246) 및 압력 센서에는, 후술하는 컨트롤러(221)가 전기적으로 접속된다. 진공 펌프(246)를 작동시키고 밸브(243)를 여는 것에 의해서, 처리실(201) 내를 배기하는 것이 가능하도록 구성된다. 또한 압력 센서에 의해서 검출된 압력 정보에 기초하여, APC(242)의 개도(開度)를 조정하는 것에 의해서, 처리실(201) 내의 압력값을 조정할 수 있도록 구성된다. 주로 가스 배기구(235), 가스 배기관(231), APC(242), 밸브(243)에 의해서, 본 실시 형태에 따른 배기부가 구성된다. 한편, 진공 펌프(246)를 배기부에 포함시켜서 생각해도 좋다.
(여기부)
처리 용기[203, 상측 용기(210)]의 외주에는, 처리실(201) 내의 플라즈마 생성 영역(224)을 둘러싸도록, 플라즈마 생성 전극으로서의 통 형상(筒狀) 전극(215)이 설치된다. 통 형상 전극(215)은, 통 형상, 예컨대 원통 형상으로 형성된다. 통 형상 전극(215)은, 임피던스의 정합을 수행하는 정합기(272)를 개재하여 고주파 전력을 발생시키는 고주파 전원(273)에 접속된다. 통 형상 전극(215)은, 처리실(201) 내에 공급되어 웨이퍼(200)표면에 공급되는 처리 가스를 여기시키는 방전 기구로서 기능한다.
통 형상 전극(215)의 외측 표면의 상하단부에는, 상부 자석(216a) 및 하부 자석(216b)이 각각 설치된다. 상부 자석(216a) 및 하부 자석(216b)은, 각각 통 형상, 예컨대 링 형상으로 형성된 영구 자석으로서 구성된다. 상부 자석(216a) 및 하부 자석(216b)은, 처리실(201)의 반경 방향에 따른 양단[즉, 각 자석의 내주단(內周端) 및 외주단(外周端)]에 각각 자극을 가지고 있다. 상부 자석(216a) 및 하부 자석(216b)의 자극의 방향은, 서로 반대 방향이 되도록 배치된다. 즉, 상부 자석(216a) 및 하부 자석(216b)의 내주부의 자극끼리는 이극(異極)이 된다. 이로 인해, 통 형상 전극(215)의 내측 표면을 따라, 원통축 방향의 자력선(磁力線)이 형성된다.
처리실(201) 내에 처리 가스의 공급을 개시(開始)한 후 상부 자석(216a) 및 하부 자석(216b)에 의한 자계가 형성되어 있는 곳에, 통 형상 전극(215)에 고주파 전력을 공급하여 전계를 형성하는 것에 의해서, 처리실(201) 내의 플라즈마 생성 영역(224)에 마그네트론 방전 플라즈마가 생성되도록 구성된다. 이 때, 방출된 전자를 전술한 전계 및 자계가 주회(周回) 운동시키는 것에 의해 플라즈마의 전리(電離) 생성율이 높아져서, 긴 수명의 고밀도 플라즈마를 생성시킬 수 있다.
주로, 통 형상 전극(215), 상부 자석(216a), 하부 자석(216b)에 의해, 본 실시 형태에 따른 여기부가 구성된다. 또한, 정합기(272), 고주파 전원(273)을 여기부에 포함시켜서 생각해도 좋다.
또한 통 형상 전극(215), 상부 자석(216a) 및 하부 자석(216b)의 주위에는, 이들이 형성하는 전계 및 자계가 외부 환경이나 다른 처리로 등의 장치에 악영향을 미치지 않도록, 전계 및 자계를 효율적으로 차폐하는 금속제의 차폐판(223)이 설치된다.
(제어부)
도 10에 도시하는 바와 같이, 제어부로서의 컨트롤러(221)는, CPU[(Central Processing Unit), 221a], RAM[(Random Access Memory), 221b], 기억 장치(221c), I/O 포트(221d)를 구비한 컴퓨터로서 구성된다. RAM(221b), 기억 장치(221c), I/O 포트(221d)는, 내부 버스(221e)를 개재하여 CPU(221a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(221)에는, 입출력장치(225)로서 예컨대 터치패널, 마우스, 키보드, 조작 단말 등이 접속되어 있어도 좋다. 또한 컨트롤러(221)에는, 표시부로서 예컨대 디스플레이 등이 접속되어 있어도 좋다.
기억 장치(221c)는, 예컨대 플래시 메모리, HDD(Hard Disk Drive), CD-ROM 등으로 구성된다. 기억 장치(221c) 내에는, 기판 처리 장치(100)의 동작을 제어하는 제어 프로그램과, 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 독출될 수 있도록 격납된다. 또한, 프로세스 레시피는 후술하는 기판 처리 공정에 있어서의 각 순서를 컨트롤러(221)에 실행시켜서 소정의 결과를 얻을 수 있도록 조합된 것으로, 프로그램으로서 기능한다. 이하 프로세스 레시피와 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한 본 명세서에 있어서 프로그램이라는 단어를 사용한 경우는, 프로세스 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우 또는 그 양쪽을 포함하는 경우가 있다. 또한 RAM(221b)은, CPU(221a)에 의해서 읽힌 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(221d)는, 전술의 매스 플로우 컨트롤러(252a∼252c), 밸브(211, 243), APC(242), 진공 펌프(246), 히터(217b), 정합기(272), 고주파 전원(273), 서셉터 승강 기구(268), 임피던스 가변 기구(274) 등에 접속된다.
CPU(221a)는, 기억 장치(221c)로부터 제어 프로그램을 독출하여 실행하면서, 입출력장치(281)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(221c)로부터 프로세스 레시피를 독출하도록 구성된다. 그리고 CPU(221a)는, 독출한 프로세스 레시피의 내용에 따라서, 신호선 A를 통해서 APC(242)의 개도 조정 동작, 밸브(243)의 개폐 동작 및 진공 펌프(246)의 기동·정지를, 신호선 B를 통해서 서셉터 승강 기구(268)의 승강 동작을, 신호선 C를 통해서 온도 센서에 기초하는 히터(217b)로의 공급 전력량 조정 동작(온도 조정 동작)이나 임피던스 가변 기구(274)에 의한 임피던스값 조정 동작을, 신호선 D를 통해서 게이트 밸브(244)의 개폐 동작을, 신호선 E를 통해서 정합기(272) 및 고주파 전원(273)의 동작을, 신호선 F를 통해서 매스 플로우 컨트롤러(252a∼252c)에 의한 각종 가스의 유량 조정 동작 및 밸브(253a∼253c)의 개폐 동작을, 각각 제어하도록 구성된다.
한편 컨트롤러(221)는, 전용 컴퓨터로서 구성되어 있는 경우에 한하지 않고 범용 컴퓨터로서 구성되어 있어도 좋다. 예컨대, 전술의 프로그램을 격납한 외부 기억 장치(예컨대, 자기 테이프, 플렉서블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD등의 광 디스크, MO 등의 광 자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(226)를 준비하고, 관련된 외부 기억 장치(226)를 이용하여 범용 컴퓨터에 프로그램을 인스톨하는 것 등에 의해서, 본 실시 형태에 따른 컨트롤러(221)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(226)를 개재하여 공급하는 경우에 한하지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여, 외부 기억 장치(226)를 개재하지 않고 프로그램을 공급하도록 해도 좋다. 또한 기억 장치(221c)나 외부 기억 장치(226)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 또한 본 명세서에 있어서 기록 매체라는 단어를 사용한 경우는, 기억 장치(221c) 단체만을 포함하는 경우, 외부 기억 장치(226) 단체만을 포함하는 경우 또는 그 양쪽을 포함하는 경우가 있다.
(2) 기판 처리 공정
계속해서, 본 실시 형태에 따른 반도체 제조 공정의 일 공정으로서 실시되는 기판 처리 공정에 대해서, 도 2를 이용하여 설명한다. 이러한 공정은 MMT 장치로서 구성된 전술의 기판 처리 장치(100)에 의해서 실시된다. 또한 이하의 설명에 있어서, 기판 처리 장치(100)를 구성하는 각부의 동작은 컨트롤러(221)에 의해서 제어된다.
여기에서는, 산소 함유층이 형성된 폴리실리콘막을 구비하는 웨이퍼(200)를 질소 원자 및 수소 원자를 함유하는 처리 가스로서의 암모니아(NH3)가스를 이용하여 처리하고 폴리실리콘막에 질소 원자를 도입할 때에, 산소 함유층을 산질화층 또는 질화층으로 개질 처리하는 예에 대하여 설명한다.
[기판 반입·재치 공정(S10)]
우선 웨이퍼(200)의 반송 위치까지 서셉터(217)를 하강시켜, 서셉터(217)의 관통공(217a)에 웨이퍼 승강핀(266)을 관통시킨다. 그 결과, 승강핀(266)이 서셉터(217) 표면보다도 소정 높이만큼만 돌출된 상태가 된다. 계속해서 게이트 밸브(244)를 열고 도시 생략한 반송 기구를 이용하여 처리실(201) 내에 웨이퍼(200)를 반입한다. 그 결과, 웨이퍼(200)는 서셉터(217)의 표면으로부터 돌출된 웨이퍼 승강핀(266) 상에 수평 자세로 지지된다.
웨이퍼(200) 표면 상에는, 폴리실리콘막이 미리 형성된다. 예컨대 모노실란(SiH4) 가스 등의 실리콘(Si) 원료와, 수소 가스(H2가스)를 웨이퍼(200) 상으로 공급하는 CVD(Chemical Vapor Deposition)법이나 ALD(Atomic Layer Deposition)법에 의해 폴리실리콘막은 형성된다.
그리고 폴리실리콘막은 그 표면 상에 산소 함유층을 구비한다. 산소 함유층은, 예컨대 웨이퍼(200)가 반송 시에 대기에 노출되는 것에 의해서, 대기 중의 산소(O2)에 의해 폴리실리콘막에 형성되는 자연 산화층이다. 산소 함유층의 두께는 예컨대 0.5nm 이상 2.0nm 이하다. 산소 함유층의 두께가 0.5nm 이상이면, 후술하는 산소 함유층을 산질화층 또는 질화층으로 개질하는 효과를 얻기 쉽다.
처리실(201) 내에 웨이퍼(200)를 반입하면, 반송 기구를 처리실(201)밖으로 퇴피시키고, 게이트 밸브(244)를 닫아서 처리실(201) 내를 밀폐한다. 그리고 서셉터 승강 기구(268)를 이용하여 서셉터(217)를 상승시킨다. 그 결과 웨이퍼(200)는 서셉터(217)의 표면에 배치된다. 그 후 서셉터(217)를 소정의 위치까지 상승시켜 웨이퍼(200)를 소정의 처리 위치까지 상승시킨다.
한편 웨이퍼(200)를 처리실(201) 내에 반입할 때는, 배기부에 의해 처리실(201) 내를 배기하면서, 가스 공급부로부터 처리실(201) 내로 퍼지 가스로서의 Ar가스를 공급하는 것이 바람직하다. 즉 진공 펌프(246)를 작동시키고 밸브(243)를 여는 것에 의해 처리실(201) 내를 배기하면서, 밸브(253c)를 열어 버퍼실(237)을 개재하여 처리실(201) 내에 Ar가스를 공급하는 것이 바람직하다. 이로 인해, 처리실(201) 내로의 파티클의 침입이나 웨이퍼(200) 상으로의 파티클의 부착을 억제하는 것이 가능해진다. 또한 적어도 기판 반입·재치 공정(S10)으로부터 후술하는 기판 반출 공정(S60)이 종료할 때까지는, 진공 펌프(246)는 항상 작동시킨 상태로 한다.
[승온·압력 조정 공정(S20)]
계속해서, 서셉터(217)의 내부에 설치된 히터(217b)에 전력을 공급하여, 웨이퍼(200)의 표면이 소정의 온도로 되도록 가열한다. 이 때, 웨이퍼(200)의 온도를 350℃　이상 700℃　이하, 바람직하게는 450℃　이상 700℃　이하가 되도록 유지한다. 웨이퍼(200)를 350℃ 이상, 바람직하게는 450℃ 이상의 온도로 유지하는 것에 의해서, 후술하는 바와 같이, 예컨대 산소 함유층을 산질화층 또는 질화층으로 개질할 때, 개질이 어느 정도 진행한 경우에, 여기 상태에 있는 수소 원자의 산소 함유층으로의 취입(取入)을 적게 할 수 있다. 이 때 도시 생략한 온도 센서에 의해 검출된 온도 정보에 기초하여 히터(217b)로의 공급 전력을 제어하는 것에 의해, 히터(217b)의 온도는 조정된다.
또한, 처리실(201) 내가 원하는 압력(예컨대 1Pa 이상 100Pa 이하, 바람직하게는 20Pa 이상 100Pa 이하)이 되도록 APC(242)에 의해 조정한다. 이 때, 처리실(201) 내의 압력은 도시 생략한 압력 센서에 의해 측정되고, 이 측정된 압력 정보에 기초하여 APC(242)의 개도를 피드백 제어한다.
[개질 처리 공정(S30)]
여기에서는, 질소 원자 및 수소 원자를 함유하는 처리 가스로서 예컨대 NH3가스를 사용하는 예를 설명한다. 즉, 본 실시 형태에서는, 질소 함유 가스인 NH3가스는 수소 함유 가스로서도 기능한다.
우선 밸브(253a)를 열고, 처리 가스인 NH3가스를 질소 함유 가스 공급관(232a)으로부터 버퍼실(237)을 개재하여 처리실(201) 내에 공급한다. 이 때, NH3가스의 유량이 소정의 유량(예컨대 50sccm 이상 1,000sccm 이하, 바람직하게는 100sccm 이상 1,000sccm 이하)이 되도록, 매스 플로우 컨트롤러(252a)에 의해 조정한다.
NH3가스의 공급을 개시한 후, 상부 자석(216a) 및 하부 자석(216b)에 의한 자계가 형성되어 있는 곳에, 통 형상 전극(215)에 대하여, 고주파 전원(273)으로부터 정합기(272)를 개재하여 소정의 고주파 전력(예컨대 100W 이상 1,000W 이하, 바람직하게는 100W 이상 800W 이하)을 인가한다. 이 결과, 처리실(201) 내에 마그네트론 방전이 발생하고, 웨이퍼(200) 상방의 플라즈마 생성 영역(224)에 고밀도 플라즈마가 발생한다. 이 때의 임피던스 가변 기구(274)는, 미리 원하는 임피던스 값으로 제어해 둔다.
전술한 바와 같이 처리실(201) 내에 플라즈마를 발생시키는 것에 의해서, 처리실(201) 내에 공급된 NH3가스가 여기되어서 활성화된다. 그리고 활성종 등[질소 래디컬(N*), 수소 래디컬(H*), 암모늄 이온(NH4 +)등]이 웨이퍼(200) 상의 폴리실리콘막 및 산소 함유층에 공급된다. 이에 의해 폴리실리콘막 및 산소 함유층으로부터 산소 원자(O)가 제거[탈리(脫離)]된다. 그리고 탈리한 산소 원자(O)가 질소 원자(N)에 치환되는 것에 의해서, 폴리실리콘막 표면의 질화 및 산소 함유층의 질화가 촉진된다.
즉 질소 래디컬(N*) 등의 질소 원자(N)를 포함하는 활성종을 폴리실리콘막에 공급하는 것에 의해서, 폴리실리콘막 표면을 질화할 수 있다. 또한 질소 래디컬(N*)은 높은 에너지를 갖기 위해서, 폴리실리콘막으로부터 예컨대 산소 원자(O)를 스퍼터링(sputtering)에 의해 탈리시켜서 제거하는 효과를 가진다. 그리고 스퍼터링 효과에 의해 산소 원자(O)가 탈리하는 것에 의해서 발생한 미결합수(未結合手)에 질소 원자(N)가 결합하여, 폴리실리콘막 표면의 질화가 더욱 촉진된다.
이 때 수소 래디컬(H*) 등의 수소 원자(H)를 포함하는 활성종을 산소 함유층에 공급하는 것에 의해서, 산소 함유층에 포함되는 산소 원자(O)가 수소 환원 반응에 의해 탈리한다. 그리고 산소 원자(O)가 탈리하는 것에 의해서 발생한 미결합수에 질소 원자(N)가 결합하고 산소 함유층의 질화가 촉진되어, 산소 함유층이 산질화층 또는 질화층으로 개질된다. 이 결과 산소 함유층을 질소 농도가 높은 산질화층 또는 질화층으로 개질할 수 있다.
소정의 처리 시간이 경과하여 산소 함유층의 개질이 종료되면, 통 형상 전극(215)에 대한 전력 공급을 정지한다. 그리고 밸브(253a)를 닫아서 처리실(201) 내로의 NH3가스의 공급을 정지한다.
[퍼지 공정(S40)]
전술의 개질 처리 공정(S30)이 완료된 후, 밸브(243)를 연 채로 가스 배기관(231)에 의한 배기를 계속하여, 처리실(201) 내의 잔류 가스 등을 배출한다. 즉, 처리실(201) 내의 처리 가스의 농도가 소정값 이하가 될 때까지, 처리실(201) 내를 배기하여 잔류 가스 등을 배출한다. 예컨대, 웨이퍼(200)를 처리실(201) 밖으로 반출하는 후술의 기판 반출 공정(S60)을 수행할 수 있는 처리 가스 농도가 될 때까지 처리실(201) 내를 배기한다. 또한 예컨대 적어도 웨이퍼(200) 표면 상에서 처리 가스가 없어질 때까지, 처리실(201) 내를 배기하도록 해도 좋다. 이 때 밸브(253c)를 열고 처리실(201) 내에 퍼지 가스로서의 불활성 가스인 Ar가스를 공급하는 것에 의해서, 처리실(201) 내로부터의 잔류 가스의 배출을 촉진시킬 수 있다.
[강온·대기압 복귀 공정(S50)]
퍼지 공정(S40)이 완료되면, APC(242)의 개도를 조정하여 처리실(201) 내의 압력을 대기압으로 복귀시키면서, 웨이퍼(200)를 소정의 온도로 강온시킨다. 구체적으로는 밸브(253c)를 연 채로 처리실(201) 내에 불활성 가스인 Ar가스를 공급하면서 도시 생략한 압력 센서에 의해 검출된 압력 정보에 기초하여 배기부의 APC(242) 및 밸브(243)의 개폐를 제어하여, 처리실(201) 내의 압력을 대기압으로 승압한다. 그리고 히터(217b)의 공급 전력을 제어하여 웨이퍼(200)를 강온시킨다.
[기판 반출 공정(S60)]
그리고 서셉터(217)를 웨이퍼(200)의 반송 위치까지 하강시켜서, 서셉터(217)의 표면으로부터 돌출시킨 웨이퍼 승강핀(266) 상에 웨이퍼(200)를 지지시킨다. 그리고 게이트 밸브(244)를 열고 도시 생략한 반송 기구를 이용하여 웨이퍼(200)를 처리실(201) 밖으로 반출하여, 본 실시 형태에 따른 기판 처리 공정을 종료한다. 또한 상기에 있어서, 웨이퍼(200)의 온도, 처리실(201) 내의 압력, 각 가스의 유량, 통 형상 전극(215)에 인가하는 전력, 처리 시간 등의 조건 등은, 개질 대상인 층의 재료나 층 두께 등에 의해 임의로 조정한다.
(3) 본 실시 형태에 따른 효과
본 실시 형태에 의하면, 이하에 나타내는 1개 또는 복수의 효과를 가져온다.
(a) 본 실시 형태에 의하면, 질소 원자 및 수소 원자를 포함하는 처리 가스를 가스 공급부에 의해 처리실(201) 내로 공급시키고, 여기부에 의해 여기시키고, 여기시킨 처리 가스를 산소 함유층이 형성된 폴리실리콘막을 구비하는 웨이퍼(200) 표면에 공급하도록 구성된다. 이로 인해, 폴리실리콘막 표면을 질화할 수 있는 것에 더하여, 폴리실리콘막의 산소 함유층을 질소 농도가 높은(즉 산소 농도가 낮은) 산질화층 또는 질화층으로 개질할 수 있다.
이로 인해, 폴리실리콘막의 내산화성을 향상시킬 수 있다. 따라서 본 실시 형태에 의한 처리가 수행된 웨이퍼(200)가 예컨대 플래시 메모리에 형성될 때, 즉 웨이퍼(200)에 전술한 바와 같이 ONO 구조를 가지는 박막이 형성되어 에칭 처리가 수행되고 산화 처리에 의한 수복 처리가 수행될 때, 폴리실리콘막과 ONO 구조를 가지는 박막의 산화막 사이에 버즈 비크가 형성되는 것을 억제할 수 있다. 이 결과 본 실시 형태에 의한 처리가 수행된 웨이퍼(200)가 예컨대 플래시 메모리로 되었을 때, 전자의 입력 특성이나 소거 특성을 향상시킬 수 있다.
(b) 본 실시 형태에 의하면, 산소 함유층인 자연 산화층이 형성된 폴리실리콘막을 구비하는 웨이퍼(200)에 여기시킨 질소 원자 및 수소 원자를 공급하는 것에 의해서, 자연 산화층을 산질화층 또는 질화층으로 개질함과 동시에 폴리실리콘막 표면을 질화할 수 있다.
(c) 본 실시 형태에 의하면, 웨이퍼(200)의 표면 온도가 350℃ 이상 700℃ 이하가 되도록 히터(217b)에 의해 가열한다. 이로 인해, 예컨대 산소 함유층을 산질화층 또는 질화층으로 개질할 때, 개질이 어느 정도 진행된 경우에 여기 상태에 있는 수소 원자가 산소 함유층으로 취입하는 것을 적게 할 수 있다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명했지만, 본 발명은 전술의 실시 형태에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 종종 변경 가능하다. 이하에, 본 발명의 다른 실시 형태를 설명한다. 또한 본 실시 형태도, 기판 처리 장치로서 MMT 장치를 이용하여 처리 가스를 여기시켜서 웨이퍼(200)를 처리한다.
전술한 실시 형태에서는, 산소 함유층으로서 자연 산화층이 형성된 폴리실리콘막을 구비하는 웨이퍼(200)를 이용하여, 산소 함유층을 질소 농도가 높은 산질화층 또는 질화층으로 개질하면서, 폴리실리콘막 표면을 질화하였다.
그러나 자연 산화층은, 웨이퍼(200) 표면에 형성된 회로 패턴, 웨이퍼(200)의 종류, 웨이퍼(200) 표면에 형성된 막 종류, 웨이퍼(200)의 방치 시간에 따라 두께가 다른 경우가 있어, 웨이퍼(200) 표면에서의 두께 등의 분포가 균일하게 되도록 제어할 수 없다.
그리하여, DHF[불산(HF)을 순수(純水)로 희석한 희불산]에 의해 웨이퍼(200) 상에 형성된 자연 산화층을 제거한 후, 예컨대 오존수(水)에 의해 금속이나 유기물의 불순물 제거를 수행하는 전(前)세정을 웨이퍼(200)에 수행해도 좋다. 이와 같이 웨이퍼(200) 표면을 전세정하는 것에 의해서, 전술의 불균일한 자연 산화층을 제거할 수 있지만, 폴리실리콘막에 케미컬 산화층 등의 산소 함유층이 형성된다. 케미컬 산화층이라 해도, 폴리실리콘막 상에 고농도의 질화층 형성에 방해가 되는 경우가 있다.
그리하여 본 실시 형태에서는, 케미컬 산화층 등의 산소 함유층이 형성된 폴리실리콘막을 구비하는 웨이퍼(200)를 이용하고, 질소 원자 및 수소 원자를 포함하는 처리 가스를 공급하여 산소 함유층을 질소 농도가 높은 산질화층 또는 질화층으로 개질한다.
케미컬 산화층은 전술한 자연 산화층과는 다르게 일정한 조건하에서의 전세정에 의해 형성되기 때문에, 웨이퍼(200)마다 형성되는 케미컬 산화층의 두께가 일정해져서 웨이퍼(200) 표면에서의 케미컬 산화층의 분포가 균일해지도록 제어할 수 있다. 케미컬 산화층의 두께는 약 0.5nm∼2nm, 평균 1nm이다. 따라서 질소 원자 및 수소 원자를 포함하는 처리 가스를 가스 공급부에 의해 처리실(201) 내에 공급시키고, 여기부에 의해 여기시키고, 여기시킨 처리 가스를 산소 함유층으로서 케미컬 산화층이 형성된 폴리실리콘막을 구비하는 웨이퍼(200)에 공급하는 것에 의해서, 케미컬 산화층을 질소 농도가 높은 산질화층 또는 질화층으로 개질하면서, 폴리실리콘막 표면을 재현성 좋게 또한 면내(面內) 균일하게 질화할 수 있다.
또한 웨이퍼(200)가 구비하는 폴리실리콘막 상에 케미컬 산화층을 형성하는 것에 의해서, 폴리실리콘막에 자연 산화층이 형성되는 것을 억제할 수 있다.
<또 다른 실시 형태>
이상에 실시 형태를 구체적으로 설명했지만, 본 발명은 전술의 실시 형태에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 종종 변경가능하다.
전술한 실시 형태에서는, 질소 원자 및 수소 원자를 포함하는 처리 가스로서, 암모니아 가스(NH3가스)를 이용하는 경우에 대해서 설명했지만, 본 발명은 이러한 형태에 한정되지 않는다. 즉 질소 원자 및 수소 원자를 포함하는 처리 가스로서, 예컨대 모노메틸하이드라진 가스(CH6N2가스) 등을 이용해도 좋다.
또한 예컨대 처리 가스로서 예컨대 질소 함유 가스 및 수소 함유 가스를 혼합한 가스를 이용해도 좋고, 구체적으로는, 질소 함유 가스로서 예컨대 암모니아 가스(NH3가스), 질소 가스(N2가스) 등을 이용하고, 수소 함유 가스로서 예컨대 수소 가스(H2가스)를 이용해도 좋다. 즉 도 1에 도시한 바와 같이, 밸브(253a)를 열어서 질소 함유 가스 공급관(232a)으로부터 NH3가스를 처리실(201) 내에 공급함과 동시에, 밸브(253b)를 열어서 수소 함유 가스 공급관(232b)으로부터 H2가스를 처리실(201) 내에 공급해도 좋다. 이렇게 하여도 질소 래디컬(N*) 및 수소 래디컬(H*) 등을 산소 함유층이 형성된 폴리실리콘막을 구비하는 웨이퍼(200)에 공급할 수 있어, 폴리실리콘막의 질화에 더하여 산소 함유층을 산질화층 또는 질화층으로 개질할 수 있다.
이 때, 여기된 처리 가스에 포함되는 활성종 중의 수소를 포함하는 활성종의 수소 원자(H)의 비율이 10% 이상 90% 이하가 되도록, 매스 플로우 컨트롤러(252a 및 252b)를 조정하여, NH3가스 등의 질소 함유 가스의 유량과 H2가스 등의 수소 함유 가스의 유량과의 비율을 조정하는 것이 바람직하다. 이로 인해 산소 함유층의 두께나 산소 함유층 중의 산소 함유량에 따라, 웨이퍼(200)에 균일한 처리를 수행할 수 있다.
또한 NH3가스 등의 질소 함유 가스 및 H2가스 등의 수소 함유 가스의 합계 유량이 100sccm 이상 1,000sccm 이하가 되도록, 매스 플로우 컨트롤러(252a 및 252b)를 조정하면 좋다. 이 때 예컨대 산소 함유층을 산질화층 또는 질화층으로 개질할 때, 개질의 초기 단계에서는 NH3가스의 유량보다도 H2가스의 유량을 많게 하는 등, NH3가스의 유량과 H2가스의 유량의 비율을 동적으로 조정해도 좋다.
또한 처리실(201) 내에 처리 가스를 공급할 때는, 밸브(253c)를 열고 매스 플로우 컨트롤러(252c)에 의해 유량 조정하면서, 버퍼실(237)을 개재하여 처리실(201) 내에 불활성 가스로서의 Ar가스를 합쳐서 공급해도 좋다. 이로 인해, 질소 함유 가스와 수소 함유 가스의 유량이나 비율을 바꾸는 일 없이, 처리실(201) 내에 공급되는 가스의 농도나 유속 등의 조건을 자유롭게 조정할 수 있다.
또한 전술한 실시 형태에서는, 서셉터(217)의 내부에 설치된 히터(217b)에 의해 웨이퍼(200)를 가열하도록 하고 있었지만, 본 발명은 이러한 형태에 한정되지 않는다. 예컨대, 도 7에 예시하는 바와 같이, 히터(217b)에 더하여, 램프 가열 유닛(280)으로부터도 적외선 등을 조사(照射)하는 것에 의해서 웨이퍼(200)를 가열하도록 해도 좋다. 이 경우, 램프 가열 유닛(280)는, 처리실(201)의 상방, 즉 상측 용기(210)의 표면에 설치된 광투과 창(278)을 개재하여 처리실(201) 내에 빛을 조사하는 구성으로 하면 좋다. 히터(217b)와 램프 가열 유닛(280)을 병용하는 것에 의해서, 히터(217b)만을 이용하여 가열하는 경우와 비교하여, 보다 단시간으로 웨이퍼(200)를 승온시키는 것이 가능하다. 또한 히터(217b)를 설치하지 않고, 램프 가열 유닛(280) 만을 이용해서 웨이퍼(200)를 가열하도록 해도 좋다. 한편, 램프 가열 유닛(280)는, 신호선 G를 통해서 컨트롤러(221)에 의해 제어하도록 구성된다.
또한 전술한 실시 형태에서는, MMT 장치로서 구성된 기판 처리 장치(100)를 이용하여 실시하는 경우를 설명했지만, 본 발명은 그에 한하지 않고, 예컨대 ICP(Inductively Coupled Plasma) 장치, ECR(Electron Cyclotron Resonance) 장치를 이용해도 실시 가능하다.
도 8은 본 발명의 다른 실시 형태에 따른 기판 처리 장치인 ICP 방식 플라즈마 처리 장치(300)를 도시한다. 상기 일 실시 형태와 동일한 기능을 가지는 구성 요건에 대해서는 동일한 부호를 붙여서, 본 실시 형태에 따른 구성의 상세한 설명은 생략한다. 또한 가스 공급부에 대해서도 도시를 생략한다. 본 실시 형태에 따른 ICP 방식 플라즈마 처리 장치(300)는, 정합기(272a, 272b), 고주파 전원(273a, 273b) 및 유전 코일(315a, 315b)을 개재하여 각각 전력이 공급되는 것에 의해서 플라즈마가 생성된다. 유전 코일(315a)은, 처리 용기(203)의 천장측의 외측에 부설된다. 유전 코일(315b)은, 처리 용기(203)의 외주벽의 외측에 부설된다. 본 실시 형태에 있어서도, 질소 원자 및 수소 원자를 포함하는 처리 가스를 가스 공급관(232)으로부터 가스 도입부(234)를 경유하여 처리실(201) 내로 공급한다. 또한 가스 공급과 전후하여, 유전 코일(315a, 315b)에 고주파 전력을 흘리면, 전자 유도에 의해 전계가 발생한다. 이 전계를 에너지로 하여서, 공급된 처리 가스를 플라즈마 상태로 여기시켜서 활성종을 생성할 수 있다.
도 9는 본 발명의 또 다른 실시 형태에 따른 기판 처리 장치인 ECR 방식 플라즈마 처리 장치(400)를 도시한다. 상기 일 실시 형태와 동일한 기능을 가지는 구성 요건에 대해서는 동일한 부호를 붙여서, 본 실시 형태에 따른 구성의 상세한 설명은 생략한다. 또한 가스 공급부에 대해서도 도시를 생략한다. 본 실시 형태에 따른 ECR 방식 플라즈마 처리 장치(400)는, 마이크로파를 공급하여 플라즈마를 생성하는 정합기(272b), 고주파 전원(273b), 마이크로파 도입관(415a) 및 유전 코일(415b)을 구비한다. 마이크로파 도입관(415a)은 처리 용기(203)의 천정벽의 외측에 부설된다. 유전 코일(415b)은 처리 용기(203)의 외주벽에 부설된다. 본 실시 형태에 있어서도, 질소 원자 및 수소 원자를 함유하는 처리 가스를 가스 공급관(232)으로부터 가스 도입부(234)를 경유하여 처리실(201) 내에 공급한다. 또한 가스 공급과 전후하여, 마이크로파 도입관(415a)에 마이크로파(418a)를 도입하고 마이크로파(418a)를 처리실(201)에 방사시킨다. 이 마이크로파(418a)와 유전 코일(415b)로부터의 고주파 전력에 의해, 공급된 처리 가스를 플라즈마 상태로서 여기시켜서 활성종을 생성할 수 있다.
[실시예]
다음으로, 본 발명의 실시예를 도 3∼도 6을 참조하면서 설명한다.
(실시예)
본 발명의 실시예에서는, 산소 함유층이 형성된 폴리실리콘막을 가지는 웨이퍼(200)에 여기부에 의해 여기시킨 NH3가스를 공급하고, 웨이퍼(200)를 350℃로 가열하고 기판 처리를 수행하여, 산소 함유층을 산질화층으로 개질했다(실시예 1). 또한 웨이퍼(200)의 가열 온도를 450℃로 한 것 이외에는, 전술의 실시예 1과 동일 조건으로 기판 처리를 수행하여, 산소 함유층을 산질화층으로 개질했다(실시예 2). 웨이퍼(200)의 가열 온도를 550℃로 한 것 이외에는, 전술의 실시예 1과 동일 조건으로 기판 처리를 수행하여 산소 함유층을 산질화층으로 개질했다(실시예 3). 또한 비교예로서, 산소 함유층이 형성된 폴리실리콘막을 가지는 웨이퍼에 여기부에 의해 여기시킨 N2가스를 공급하고, 웨이퍼를 350℃로 가열하고 기판 처리를 수행하여, 산소 함유층을 산질화층으로 개질한 경우에 대해서 설명한다.
전술한 실시예 1∼실시예 3 및 비교예에 대하여, 개질에 의해 형성된 산질화층의 두께 방향의 조성 분석을 수행하고, 그 결과를 도 3∼도 6에 각각 나타낸다. 즉, 도 3∼도 6은, 본 발명의 실시예 1∼실시예 3 및 비교예에 따른 산질화층을 HR-RBS[High Resolution-Rutherford Backscattering Spectrometry: 고분해능(高分解能) 러더퍼드 후방 산란 분석법]에 의해 측정한 산질화층의 깊이 방향의 원소 농도(atomic%)를 나타내는 그래프 도이다.
다음으로 전술한 실시예 1∼실시예 3 및 비교예의 산질화층의 조성 비율을 표 1에 각각 나타낸다. 표 1은 실시예 1∼실시예 3 및 비교예의 각각의 산질화층 중의 실리콘 원소(Si), 산소 원소(O) 및 질소 원소(N)의 조성(atomic%)을, 도 3∼도 6으로부터 산출한 것이다.
조성(atomic%)
실리콘 원소(Si) 산소 원소(O) 질소 원소(N)
실시예1 41.4 25.6 32.9
실시예2 42.7 15.2 42.1
실시예3 43.3 14.1 42.6
비교예 42.8 22.8 34.4
실시예 2(도 4) 및 실시예 3(도 5)과 같이, 웨이퍼(200)의 가열 온도가 450℃ 이상인 개질 처리에서는, 비교예(도 6)와 비교하면, 산소 농도를 낮추고, 높은 질소 농도인 산질화층으로 개질할 수 있었던 것을 알 수 있다. 또한 실시예 1(도 3)과 같이, 웨이퍼(200)의 가열 온도가 350℃에서의 개질 처리라 해도, 깊이가 2nm 이상의 경우에 있어서, 산소 농도를 낮추고 질소 농도를 올리는 것에 약간의 효과가 인정된다는 것을 알 수 있다. 이와 같이, 도 3∼도 6 및 표 1로부터, 산소 함유층이 형성된 폴리실리콘막을 가지는 웨이퍼(200)에, 질소 원자 및 수소 원자를 함유하는 처리 가스를 공급하여 산소 함유층의 개질 처리를 수행하는 것에 의해서, 산소 함유층을 질소 농도가 높은 산질화층으로 개질할 수 있다는 것을 알 수 있다.
<본 발명의 바람직한 형태>
이하에, 본 발명의 바람직한 형태에 대해서 부기한다.
본 발명의 일 형태에 의하면, 산소 함유층이 형성된 폴리실리콘막을 가지는 기판이 반입되는 처리실; 상기 처리실 내에 설치되어 상기 기판을 가열하는 가열부; 상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 가스 공급부; 상기 처리실 내에 공급된 상기 처리 가스를 여기하는 여기부; 상기 처리실 내를 배기하는 배기부; 및 상기 가열부에 의해 상기 기판을 소정의 온도로 가열시키고, 상기 가스 공급부에 의해 공급된 처리 가스를 상기 여기부에 의해 여기시키고, 여기된 상기 처리 가스를 상기 기판에 공급시켜서 상기 산소 함유층을 산질화층 또는 질화층으로 개질시키도록, 적어도 상기 가열부, 상기 가스 공급부, 상기 여기부 및 상기 배기부를 제어하는 제어부;를 구비하는 기판 처리 장치가 제공된다.
바람직하게는, 상기 산소 함유층은 자연 산화층이다.
바람직하게는, 상기 산소 함유층은 상기 기판을 세정하는 것에 의해서 형성되는 산화층이다.
또한 바람직하게는, 상기 소정의 온도는 350℃ 이상 700℃ 이하다.
또한 바람직하게는, 여기된 상기 처리 가스에 포함되는 활성종 중의 수소를 포함하는 활성종의 수소 원자의 비율이 10% 이상 90% 이하가 되도록 비율을 조정한다.
또한 바람직하게는, 상기 산소 함유층의 두께는 0.5nm 이상 2.0nm 이하다.
다른 형태에 의하면, 산소 함유층이 형성된 폴리실리콘막을 가지는 기판을 처리실 내에 반입하는 공정; 상기 기판을 소정의 온도로 가열하고 상기 처리실 내를 배기하면서, 상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 공정; 상기 처리실 내에 공급된 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 산소 함유층을 산질화층 또는 질화층으로 개질하는 공정; 및 처리한 상기 기판을 상기 처리실 내로부터 반출하는 공정;을 포함하는 반도체 장치의 제조 방법이 제공된다.
다른 형태에 의하면, 산소 함유층이 형성된 폴리실리콘막을 가지는 기판을 처리실 내에 반입하는 공정; 상기 기판을 소정의 온도로 가열하는 공정; 상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 공정; 상기 처리실 내에 공급된 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 산소 함유층을 산질화층 또는 질화층으로 개질하는 공정; 상기 처리실 내를 배기하는 공정; 및 처리한 상기 기판을 상기 처리실 내로부터 반출하는 공정;을 포함하는 반도체 장치의 제조 방법이 제공된다.
또 다른 형태에 의하면, 산소 함유층이 형성된 폴리실리콘막을 가지는 기판을 처리실 내에 반입하는 순서; 상기 기판을 소정의 온도로 가열하고 상기 처리실 내를 배기하면서, 상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 순서; 상기 처리실 내에 공급된 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 산소 함유층을 산질화층 또는 질화층으로 개질하는 순서; 및 처리한 상기 기판을 상기 처리실 내로부터 반출하는 순서;를 컴퓨터에 실행시키는 프로그램이 제공된다.
또 다른 형태에 의하면, 산소 함유층이 형성된 폴리실리콘막을 가지는 기판을 처리실 내에 반입하는 순서; 상기 기판을 소정의 온도로 가열하고 상기 처리실 내를 배기하면서, 상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 순서; 상기 처리실 내에 공급된 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 산소 함유층을 산질화층 또는 질화층으로 개질하는 순서; 및 처리한 상기 기판을 상기 처리실 내로부터 반출하는 순서;를 컴퓨터에 실행시키는 프로그램이 기록된 기록 매체가 제공된다.
또 다른 형태에 의하면, 처리실 내에 반입된 산소 함유층이 형성된 폴리실리콘막을 가지는 기판을 소정의 온도로 가열하는 순서; 상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 순서; 상기 처리실 내에 공급된 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 산소 함유층을 산질화층 또는 질화층으로 개질하는 순서; 상기 처리실 내를 배기하는 순서; 및 처리한 상기 기판을 상기 처리실 내에서 반출하는 순서;를 컴퓨터에 실행시키는 프로그램이 기록된 기록 매체가 제공된다.
또 다른 형태에 의하면, 산소 함유층이 형성된 폴리실리콘막을 가지는 기판이 반입되는 처리실; 상기 처리실 내에 설치되어 상기 기판을 가열하는 가열부; 상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 가스 공급부; 상기 처리실 내에 공급된 상기 처리 가스를 여기하는 여기부; 상기 처리실 내를 배기하는 배기부; 및 상기 가열부에 의해 상기 기판을 소정의 온도로 가열시키고, 상기 가스 공급부에 의해 공급된 상기 처리 가스를 상기 여기부에 의해 여기시키고, 여기묀 상기 처리 가스를 상기 기판에 공급시켜서 상기 산소 함유층을 산질화층 또는 질화층으로 개질시키도록, 적어도 상기 가열부, 상기 가스 공급부, 상기 여기부 및 상기 배기부를 제어하는 제어부;를 구비하는 반도체 장치의 제조 장치가 제공된다.
200: 웨이퍼(기판) 201: 처리실
217b: 히터(가열부) 221: 컨트롤러(제어부)
231: 가스 배기관

Claims (18)

  1. 세정하는 것에 의해서 형성되는 산화층이 형성된 폴리실리콘막을 가지는 기판이 반입되는 처리실;
    상기 처리실 내에 설치되어 상기 기판을 가열하는 가열부;
    상기 처리실 내의 상기 기판 상에 질소 및 수소를 포함하는 처리 가스를 공급하는 가스 공급부;
    상기 처리실 내에 공급된 상기 처리 가스를 여기(勵起)하는 여기부;
    상기 처리실 내를 배기하는 배기부; 및
    상기 가열부에 의해 상기 기판을 소정의 온도로 가열시키고, 상기 가스 공급부에 의해 공급된 상기 처리 가스를 상기 여기부에 의해 여기시키고, 여기된 상기 처리 가스를 상기 기판에 공급시켜서 상기 산화층을 산질화층(酸窒化層) 또는 질화층으로 개질시키도록, 적어도 상기 가열부, 상기 가스 공급부, 상기 여기부 및 상기 배기부를 제어하는 제어부;
    를 포함하는 기판 처리 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 제어부는, 여기된 상기 처리 가스에 포함되는 활성종 중의 수소를 포함하는 활성종의 수소 원자의 비율이 10% 이상 90% 이하가 되도록 비율을 조정하는 기판 처리 장치.
  5. 제1항에 있어서, 상기 산화층의 두께는 0.5nm 이상 2.0nm 이하인 기판 처리 장치.
  6. 제1항에 있어서, 상기 여기부는 상기 처리 가스를 마그네트론 방전시키는 기판 처리 장치.
  7. 세정하는 것에 의해서 형성되는 산화층이 형성된 폴리실리콘막을 가지는 기판을 처리실 내에 반입하는 공정;
    상기 기판을 소정의 온도로 가열하는 공정;
    상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 공정;
    상기 처리실 내에 공급된 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판의 표면에 공급하여 상기 산화층을 산질화층 또는 질화층으로 개질하는 공정;
    상기 처리실 내를 배기하는 공정; 및
    처리한 상기 기판을 상기 처리실 내로부터 반출하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서, 상기 산화층을 산질화층 또는 질화층으로 개질하는 공정은, 여기된 상기 처리 가스에 포함되는 활성종 중의 수소를 포함하는 활성종의 수소 원자의 비율이 10% 이상 90% 이하가 되도록 비율을 조정하는 반도체 장치의 제조 방법.
  11. 제7항에 있어서, 상기 산화층의 두께는 0.5nm 이상 2.0nm 이하인 반도체 장치의 제조 방법.
  12. 제7항에 있어서, 상기 개질하는 공정은 상기 처리 가스를 마그네트론 방전시키는 반도체 장치의 제조 방법.
  13. 세정하는 것에 의해서 형성되는 산화층이 형성된 폴리실리콘막을 가지는 기판을 처리실 내에 반입하고 소정의 온도로 가열하는 순서;
    상기 처리실 내에 질소 및 수소를 포함하는 처리 가스를 공급하는 순서;
    상기 처리실 내에 공급한 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판의 표면에 공급하여 상기 산화층을 산질화층 또는 질화층으로 개질하는 순서;
    상기 처리실 내를 배기하는 순서; 및
    처리한 상기 기판을 상기 처리실 내로부터 반출하는 순서;
    를 컴퓨터에 실행시키는 프로그램이 기록된 기록 매체.
  14. 삭제
  15. 삭제
  16. 제13항에 있어서, 상기 산화층을 산질화층 또는 질화층으로 개질하는 순서는, 여기된 상기 처리 가스에 포함되는 활성종 중의 수소를 포함하는 활성종의 수소 원자의 비율이 10% 이상 90% 이하가 되도록 비율을 조정하는 기록 매체.
  17. 제13항에 있어서, 상기 산화층의 두께는 0.5nm 이상 2.0nm 이하인 기록 매체.
  18. 제13항에 있어서, 상기 개질하는 순서는 상기 처리 가스를 마그네트론 방전시키는 기록 매체.
KR1020120106174A 2011-09-27 2012-09-25 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 KR101444765B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-210427 2011-09-27
JP2011210427 2011-09-27
JP2012187883A JP2013084918A (ja) 2011-09-27 2012-08-28 基板処理装置、半導体装置の製造方法及びプログラム
JPJP-P-2012-187883 2012-08-28

Publications (2)

Publication Number Publication Date
KR20130033971A KR20130033971A (ko) 2013-04-04
KR101444765B1 true KR101444765B1 (ko) 2014-09-26

Family

ID=47911738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120106174A KR101444765B1 (ko) 2011-09-27 2012-09-25 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

Country Status (3)

Country Link
US (2) US20130078816A1 (ko)
JP (1) JP2013084918A (ko)
KR (1) KR101444765B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117228B4 (de) 2014-11-25 2022-10-20 Suss Microtec Lithography Gmbh Backvorrichtung für einen Wafer, der mit einer ein Lösungsmittel enthaltenden Beschichtung beschichtet ist
CN104681402B (zh) * 2015-03-16 2018-03-16 京东方科技集团股份有限公司 基板加热装置和基板加热方法
JP2016225573A (ja) * 2015-06-03 2016-12-28 株式会社東芝 基板処理装置および基板処理方法
US9735069B2 (en) 2015-09-23 2017-08-15 Lam Research Corporation Method and apparatus for determining process rate
JP6529996B2 (ja) * 2017-02-06 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
US10302553B2 (en) * 2017-08-30 2019-05-28 Lam Research Corporation Gas exhaust by-product measurement system
US10784174B2 (en) 2017-10-13 2020-09-22 Lam Research Corporation Method and apparatus for determining etch process parameters
JP6715894B2 (ja) * 2018-08-07 2020-07-01 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851105A (ja) * 1994-05-31 1996-02-20 Samsung Electron Co Ltd 半導体装置の素子分離膜形成方法
JP2000216154A (ja) 1999-01-25 2000-08-04 Sony Corp 酸化膜の形成方法及びｐ形半導体素子の製造方法
JP2000332005A (ja) 1999-05-25 2000-11-30 Sony Corp プラズマ窒化処理装置、絶縁膜の形成方法及びｐ形半導体素子の製造方法
KR100641762B1 (ko) * 2001-12-07 2006-11-06 동경 엘렉트론 주식회사 절연막의 질화 방법, 반도체 장치 및 반도체 장치의 제조방법, 기판 처리 장치 및 기판 처리 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2786071B2 (ja) 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5616947A (en) * 1994-02-01 1997-04-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an MIS structure
JPH0982217A (ja) * 1995-09-08 1997-03-28 Yamaha Corp 電界放出型素子の製造方法
US6228732B1 (en) * 1999-12-22 2001-05-08 Sony Corporation Tunnel nitride for improved polysilicon emitter
JP3953247B2 (ja) * 2000-01-11 2007-08-08 株式会社日立国際電気 プラズマ処理装置
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6500717B2 (en) * 2000-12-01 2002-12-31 Agere Systems Inc. Method for making an integrated circuit device with dielectrically isolated tubs and related circuit
JP2004221459A (ja) 2003-01-17 2004-08-05 Elpida Memory Inc 半導体装置およびその製造方法
KR100672933B1 (ko) * 2003-06-04 2007-01-23 삼성전자주식회사 세정 용액 및 이를 이용한 반도체 소자의 세정 방법
US6956278B2 (en) * 2003-06-30 2005-10-18 Matrix Semiconductor, Inc. Low-density, high-resistivity titanium nitride layer for use as a contact for low-leakage dielectric layers
US7291568B2 (en) * 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
JP4522916B2 (ja) 2005-06-27 2010-08-11 東京エレクトロン株式会社 プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
US20090179253A1 (en) * 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
JP2011514660A (ja) * 2008-01-31 2011-05-06 アプライド マテリアルズ インコーポレイテッド 閉ループｍｏｃｖｄにおける堆積制御
KR101508920B1 (ko) * 2008-05-07 2015-04-06 삼성전자주식회사 반도체 소자의 패턴 형성 방법 및 이를 이용한 트랜지스터형성 방법
JP2011023730A (ja) 2008-06-13 2011-02-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2010171350A (ja) 2009-01-26 2010-08-05 Inoac Corp 放熱構造
JP2010232637A (ja) * 2009-03-04 2010-10-14 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US8222688B1 (en) * 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US8178445B2 (en) * 2009-06-10 2012-05-15 Hitachi Kokusai Electric Inc. Substrate processing apparatus and manufacturing method of semiconductor device using plasma generation
KR20110114970A (ko) * 2010-04-14 2011-10-20 삼성전자주식회사 플래시 메모리 소자의 제조 방법
JP2012084847A (ja) * 2010-09-17 2012-04-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851105A (ja) * 1994-05-31 1996-02-20 Samsung Electron Co Ltd 半導体装置の素子分離膜形成方法
JP2000216154A (ja) 1999-01-25 2000-08-04 Sony Corp 酸化膜の形成方法及びｐ形半導体素子の製造方法
JP2000332005A (ja) 1999-05-25 2000-11-30 Sony Corp プラズマ窒化処理装置、絶縁膜の形成方法及びｐ形半導体素子の製造方法
KR100641762B1 (ko) * 2001-12-07 2006-11-06 동경 엘렉트론 주식회사 절연막의 질화 방법, 반도체 장치 및 반도체 장치의 제조방법, 기판 처리 장치 및 기판 처리 방법

Also Published As

Publication number Publication date
US10049870B2 (en) 2018-08-14
US20130078816A1 (en) 2013-03-28
KR20130033971A (ko) 2013-04-04
US20160172191A1 (en) 2016-06-16
JP2013084918A (ja) 2013-05-09

Similar Documents

Publication Publication Date Title
KR101444765B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US9929005B1 (en) Method of manufacturing semiconductor device
JP5933394B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
US20150200081A1 (en) Method for manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
WO2010038654A1 (ja) シリコン酸化膜の形成方法及び装置
CN112740376A (zh) 半导体装置的制造方法、基板处理装置和程序
CN108834429B (zh) 半导体装置的制造方法、记录介质以及基板处理装置
KR101464867B1 (ko) 반도체 장치 제조 방법, 기판 처리 장치 및 기록 매체
KR20120030010A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP6436886B2 (ja) 半導体装置の製造方法及びプログラム
US10818476B2 (en) Substrate processing apparatus
TWI813714B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
WO2012086800A1 (ja) 基板処理装置及び半導体装置の製造方法
JP5918574B2 (ja) 基板処理装置及び半導体装置の製造方法
KR101245423B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR102517213B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN114080660A (zh) 半导体器件的制造方法、衬底处理装置及程序
CN115910748A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置、和记录介质
KR20240042456A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 6