JPH0982217A - 電界放出型素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡便な工程で制御性よく先端の曲率半径及び
頂角が小さい電界放出エミッタをゲート開口部に自己整
合的に形成して、高性能特性を得ることを可能とした電
界放出型素子の製造方法を提供する。 【解決手段】 基板１１に垂直側壁を持つ第１の凹部１
２を形成し、この基板１１上にゲート電極材料となる多
結晶シリコン膜１３をステップカバレージの悪い膜堆積
法で形成し、この多結晶シリコン膜１３を酸化して、第
１の凹部１２の外側にのみ多結晶シリコン膜１３が残
り、かつ第１の凹部１２上に先鋭な先端を持つ第２の凹
部１５が形成されたシリコン酸化膜１４を形成し、この
シリコン酸化膜１４上に第２の凹部１５に電界放出エミ
ッタ１７が充填されるようにエミッタ電極材料膜１６を
形成し、エミッタ電極材料膜１６に開口１８を開けて電
界放出エミッタ１７の周囲のシリコン酸化膜１４，１１
ｂをエッチング除去する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】この発明は、ゲート電極付き
の電界放出型素子の製造方法に係り、特にゲート開口部
に電界放出エミッタを自己整合させて形成する電界放出
型素子の製造方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路の微細加工技術を
利用して微小な冷陰極電子源を作り、これを超微細な増
幅素子や集積回路、フラットパネルディスプレイ等に応
用する真空マイクロデバイス技術が注目されている。真
空マイクロデバイスの実用化には、低電圧で電子を安定
に放出できる冷陰極電子源の開発が不可欠である。冷陰
極電子源には大きく分けて、電界集中を利用して先鋭な
エミッタ先端から電子を放出させる電界放出型と、半導
体中でアバランシェ等により高エネルギー電子を生成し
てこれを外部に取り出す方式とがある。また電界放出エ
ミッタ構造には、針状の先鋭な突起を基板に垂直方向に
形成する縦型エミッタと、基板面に沿って平面的に形成
する横型エミッタとがある。

【０００３】縦型の電界放出エミッタを作るには、先鋭
な先端をもつエミッタ形成型を作ることが必要になる。
この電界放出エミッタの形成型の作り方には、大別し
て、犠牲膜堆積を利用する方法、反応膜を利用する方
法、異方性エッチングを利用する方法等、がある。

【０００４】一方、集積型の電界放出型素子への応用に
は、通常微小な電界放出エミッタをマトリクス配列する
と同時に、各電界放出エミッタを駆動するゲート電極を
一体形成することが必要である。この様なゲート電極付
きの電界放出型素子の製造方法として従来提案されてい
る代表的な方法の一つは、基板上にゲート電極材料膜
を堆積し、このゲート電極材料膜を選択エッチングして
凹部（ゲート開口部）を加工した後、膜堆積法で表面に
エミッタ形成型となる先鋭な凹部を持つ絶縁膜を形成し
て、この上にエミッタ電極材料膜を堆積する方法である
（例えば、特表平５−５０７５７９号公報参照）。その
後、ゲート開口部およびエミッタ先端部の絶縁膜を除去
すれば、ゲート開口部に自己整合された電界放出エミッ
タを持つ素子が得られる。

【０００５】また、別の方法として、ゲート電極材料
の一部を酸化してエミッタ形成型となる酸化膜を形成す
る方法も提案されている。例えば、表面より所定深さに
シリコン酸化膜を形成したＳＩＭＯＸシリコン基板を用
い、その表面のゲート電極となるシリコン層をテーパエ
ッチングしてゲート開口部を形成し、更にそのシリコン
層の表面を酸化してエミッタ形成型となる酸化膜を形成
する方法がある（特開平５−１７４７０３号公報図１
５，図１６参照）。

【０００６】

【発明が解決しようとする課題】膜堆積法によりゲート
開口部にエミッタ形成型となる絶縁膜を形成するの方
法では、先鋭な凹部を持つエミッタ形成型を得るための
膜堆積条件の最適化が難しい、良好なエミッタ形成型を
得るには通常厚い膜堆積が必要となりエミッタ・ゲート
間距離を小さくする事ができない、従ってまた低電界で
の電子放出動作を可能とする素子を得ることが難しい、
といった問題がある。また、ゲート電極材料膜をテーパ
エッチングしてゲート開口部を形成し、その一部を酸化
してエミッタ形成型を得るの方法では、結晶方位によ
るエッチングの異方性を利用するためにゲート電極材料
が限定される、テーパ角は一定であるから酸化して得ら
れるエミッタ形成型の凹部形状もテーパ角に規定されて
ほぼ一義的に決まり、先端の曲率半径および頂角が小さ
いエミッタを得ることが難しい、といった問題がある。

【０００７】この発明は、上記した点に鑑みなされたも
ので、簡便な工程で制御性よく先端の曲率半径及び頂角
が小さい電界放出エミッタをゲート開口部に自己整合的
に形成して、高性能特性を得ることを可能とした電界放
出型素子の製造方法を提供することを目的としている。

【０００８】

【課題を解決するための手段】この発明に係る電界放出
型素子の製造方法は、基板に垂直またはほぼ垂直の側壁
を持つ第１の凹部を形成する工程と、前記第１の凹部が
形成された基板上にゲート電極材料膜を形成する工程
と、前記ゲート電極材料膜を酸化または窒化して、前記
第１の凹部の外側にのみゲート電極材料膜が残りかつ第
１の凹部上に先鋭な先端を持つ第２の凹部が形成された
状態の絶縁膜を形成する工程と、前記絶縁膜上に前記第
２の凹部に電界放出エミッタが充填されるようにエミッ
タ電極材料膜を形成する工程と、前記電界放出エミッタ
の周囲の絶縁膜を除去する工程とを有することを特徴と
している。この発明において好ましくは、前記ゲート電
極材料膜は、ステップカバレージの悪い膜堆積法により
前記第１の凹部で逆テーパ状をなすように堆積形成する
ことを特徴とする。

【０００９】この発明の方法においは、第１の凹部が形
成された基板にゲート電極材料膜を形成し、その一部を
酸化または窒化してエミッタ形成型となる絶縁膜（反応
膜）を得る。このとき反応条件を最適設定することによ
り、ゲート電極材料膜は第１の凹部の外側にのみ残り、
第１の凹部上では全て反応膜に変換され、かつ周囲から
成長する反応膜により凹部開口端が閉じるようにすれ
ば、表面に先鋭な先端の第２の凹部が形成されたエミッ
タ形成型を得ることができる。従ってこの発明による
と、簡便な工程で、ゲート開口部に自己整合された先端
の曲率半径および頂角が小さい電界放出エミッタを持つ
素子を作ることができる。

【００１０】特にこの発明において、ゲート電極材料膜
をステップカバレージの悪い膜堆積法によって第１の凹
部上で逆テーパ状となるように堆積すると、比較的短い
反応時間で第１の凹部上ではゲート電極材料膜を全て反
応膜に変換し、第１の凹部の外側にのみゲート電極材料
膜を残した状態を得ることができる。そして比較的薄い
反応膜で優れたエミッタ形成型を得ることができ、低い
ゲート・エミッタ間電圧で電子放出が可能な素子を作る
ことができる。

【００１１】

【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図１は、この発明の一実施例の電
界放出型素子の製造工程を示す図である。図１（ａ）に
示すように、アノード電極１１ａの表面にシリコン酸化
膜、シリコン窒化膜等の絶縁膜１１ｂが形成された基板
１１を用意し、その絶縁膜１１ｂのゲート開口部となる
領域を反応性イオンエッチングにより選択エッチングし
て、図１（ｂ）に示すように垂直またはほぼ垂直な側壁
を持つ第１の凹部１２を形成する。アノード電極１１ａ
は例えばシリコン基板である。

【００１２】次に、第１の凹部１２が形成された基板１
１上に、図１（ｃ）に示すように、ゲート電極材料膜と
して多結晶シリコン膜１３を堆積形成する。ここで多結
晶シリコン膜１３は、ステップカバレージの悪い膜堆積
法、例えば常圧ＣＶＤ、スパッタ、蒸着等を利用して、
第１の凹部１２上で逆テーパ状となるように、即ちオー
バーハングが形成された状態になるように堆積する。そ
してこの多結晶シリコン膜１２にはリン、ヒ素、ボロン
等の不純物を拡散する。ゲート電極材料としてシリサイ
ドや金属等の抵抗体膜を用いた場合には、不純物の拡散
を省略することができる。

【００１３】次に、図１（ｄ）に示すように、多結晶シ
リコン膜１３の表面を酸化して、シリコン酸化膜１４を
形成する。この多結晶シリコン膜１３の酸化には、ウェ
ット酸化法、ドライ酸化法、プラズマ酸化法等を利用す
ることができる。このとき、多結晶シリコン膜１３は第
１の凹部１２の外側の平坦部にのみ残り、第１の凹部１
２の領域では全てシリコン酸化膜１４に変換されるよう
にする。多結晶シリコン膜１３はステップカバレージの
悪い方法で堆積されて、第１の凹部１２の側壁や底部で
は平坦部に比べて薄いから、第１の凹部１２の領域では
全てシリコン酸化膜１４になり、平坦部には所定厚みの
多結晶シリコン膜１３が残った状態、従ってゲート開口
部が形成された状態を得ることができる。また、この酸
化工程で、第１の凹部１２は周囲から成長するシリコン
酸化膜１４により開口部が閉じられ、このシリコン酸化
膜１４が表面に先鋭な先端をもつ第２の凹部１５が形成
されたエミッタ形成型となる。

【００１４】なおシリコン酸化膜１４に代わって、シリ
コン窒化膜を形成してもよい。シリコン窒化膜の形成に
は、熱窒化法、窒素窒化法、アンモニア窒化法、アンモ
ニアプラズマ＋フッ素による窒化法、エキシマレーザに
よる光窒化法等を利用することができる。

【００１５】次に図１（ｅ）に示すように、シリコン酸
化膜１４上にエミッタ電極材料膜１６を堆積形成する。
エミッタ電極材料膜１６は例えば、ＴｉＮ膜であり、Ｔ
ｉターゲットを用い、Ｎ₂ ＋Ａｒガスを用いた反応性ス
パッタにより形成することができる。これにより、シリ
コン酸化膜１４の表面に形成されている第２の凹部１５
に充填される形で、ゲート開口部と自己整合された電界
放出エミッタ１７が形成される。

【００１６】この後、エミッタ電極材料膜１６をパター
ニングしてスリット開口１８を形成し、このスリット開
口１８を通して電界放出エミッタ１７の下のシリコン酸
化膜１４をエッチングし、更にゲート電極材料膜１３を
マスクとしてその下のシリコン酸化膜１１ｂをエッチン
グする。このエッチングには、ＨＦ＋ＮＨ₃ Ｆを用いた
等方性のウェットエッチングを利用する。これにより、
電界放出エミッタ１７が露出し、更にゲート開口部の含
むエミッタ・アノード間空間が形成される。

【００１７】図２は、この実施例により得られる電界放
出型素子の斜視図を示している。この様にして得られた
３極素子を真空封入することにより、微小な３極真空管
が得られる。以上のようにこの実施例によると、微小な
電界放出エミッタがゲート電極とセルフアラインされて
一体に形成された電界放出型素子が得られる。

【００１８】この実施例によると、ゲート電極材料膜の
一部を反応させてエミッタ形成型となる絶縁膜を得ると
いう簡便な方法で、先端の曲率および頂角の小さい電界
放出エミッタを持つ素子を得ることができる。しかも、
予め基板に凹部を形成しておくことにより、ゲート電極
材料膜に対するテーパエッチング等の加工工程を必要と
せず、酸化または窒化反応によってゲート開口部を形成
することができる。また膜堆積法によるエミッタ形成型
を作る方法に比べて、薄い反応膜で良好なエミッタ形成
型を得ることができ、これにより、比較的低いゲート電
圧で駆動することができる、超小型の電界放出型素子を
得ることができる。

【００１９】上記実施例において、アノード電極１１ａ
にはシリコンの他、他の半導体や金属等の導電材を用い
ることができる。ゲート電極材料膜としても、多結晶シ
リコンの他、アモルファスシリコンや金属シリサイド、
Ａｌ，Ｔｉ，Ｔａ，Ｚｒ等、酸化または窒化により絶縁
膜を形成できるものを用いることができる。酸化又は窒
化法として、陽極酸化法や、酸素又は窒素のイオン注入
法を用いても良い。エミッタ電極材料膜１６について
も、他の各種金属を用いることが可能であり、特にＴｉ
Ｎ／Ｗ／Ａｌの積層金属構造は有効である。

【００２０】図３は、この発明の他の実施例の電界放出
型素子の製造工程を示す。この実施例では、図３（ａ）
に示すように絶縁性基板２１を用いて、その表面に垂直
またはほぼ垂直側壁を持つ第１の凹部２２を形成し、こ
の上に図３（ｂ）に示すようにゲート電極材料膜として
多結晶シリコン膜２３を堆積形成する。絶縁性基板２１
としては実際には、例えば先の実施例と同様にシリコン
基板にシリコン酸化膜を形成したものを用いることがで
きる。多結晶シリコン膜２３はこの実施例でもステップ
カバレージの悪い常圧ＣＶＤやスパッタ、蒸着等の膜堆
積法を利用して、逆テーパ状をなすように形成する。多
結晶シリコン膜２３にはリン、ヒ素、ボロン等の不純物
をドープする。

【００２１】この後、多結晶シリコン膜２３の表面を酸
化して、図３（ｃ）に示すようにシリコン酸化膜２４を
形成する。先の実施例と同様このシリコン酸化膜２４が
エミッタ形成型であって、第１の凹部２２の部分は全て
シリコン酸化膜２４になり、表面に先鋭な先端をもつ第
２の凹部２５が形成される。なおシリコン酸化膜２４に
代わって窒化によるシリコン窒化膜とすることもでき
る。

【００２２】次に、図３（ｄ）に示すように、シリコン
酸化膜２４上にエミッタ電極材料膜２６を形成する。こ
れにより、凹部２５に充填されて先鋭な先端をもつ電界
放出エミッタ２７が得られる。最後に、基板２１をエッ
チング除去し、更に多結晶シリコン膜２３をマスクとし
てゲート開口部に露出するシリコン酸化膜２４を等方性
エッチングによりエッチングして、電界放出エミッタ２
７の先端部を露出させる。

【００２３】この実施例によると、アノードを持たない
ゲート電極付き電界放出型素子が得られる。この実施例
によっても先の実施例と同様の理由で、超小型で高性能
の電界放出型素子を作ることができる。

【００２４】上記実施例において、電界放出エミッタに
十分な機械的強度を付与するためには、不要部分をエッ
チング除去する前に、例えば図４に示すように、エミッ
タ電極材料膜２６の上にエポキシ樹脂、低融点ガラス等
の接着材３１を用いて支持基板３２を貼り合わせること
が好ましい。その際、エミッタ電極背面部の凹部に接着
材が充填されずにボイドが残る可能性がある。これを防
止するには、図５に示すように、予めＳＯＧ等の平坦化
膜３３を塗布形成し、ＣＭＰ処理やエッチバックするこ
とで平坦化しておくことも有効である。

【００２５】また、エミッタ背面を平坦化した場合に
は、図６に示すように接着材を用いることなく、静電接
着等により支持基板３２を直接貼り合わせることも可能
である。エポキシ樹脂を用いると、樹脂に含まれるガス
が発生してデバイスの真空度が低下するおそれがあり、
低融点ガラスを用いるとそのなかのＰｂ成分等の拡散に
より配線の短絡等が生じるおそれがあるが、直接接着を
行えばこの様な問題は回避できる。図７は、エミッタ電
極材料膜２６を電界放出エミッタ２７の部分のみ残して
除去し、改めて抵抗体層４１を形成し、更にバリア層４
２を介してエミッタ配線層４３を形成して、この上に支
持基板３２を貼り合わせた例を示している。

【００２６】以上の実施例では、一つの電界放出エミッ
タのみを持つ電界放出型素子を説明したが、基板上にエ
ミッタ形成型となるゲート開口部を多数形成すれば、多
数のエミッタを配列した電界放出型素子（ＦＥＡ：Fiel
d Emitter Array ）を製造することができる。ゲート開
口部の平面形状を円とするポイント型のエミッタの他、
長方形とするウェッジ型のエミッタを製造することもで
きる。

【００２７】

【発明の効果】この発明によると、ゲート電極材料膜の
一部を反応させてエミッタ形成型となる絶縁膜を得ると
いう簡便な方法で、先端曲率および頂角の小さい電界放
出エミッタを持つ素子を得ることができる。また、予め
基板に凹部を形成しておくことにより、ゲート電極材料
膜に対するテーパエッチング等の加工工程を必要とせ
ず、酸化または窒化反応によってゲート開口部を形成す
ることができる。また膜堆積法によるエミッタ形成型を
作る方法に比べて、比較的薄い反応膜で良好なエミッタ
形成型を得ることができ、これにより低いゲート電圧で
駆動することができる、超小型の電界放出型素子を得る
ことができる。

【図面の簡単な説明】

【図１】 この発明の一実施例の電界放出型素子の製造
工程を示す。

【図２】 同実施例の電界放出型素子の斜視図を示す。

【図３】 他の実施例の電界放出型素子の製造工程を示
す。

【図４】 他の実施例の電界放出型素子構造を示す。

【図５】 他の実施例の電界放出型素子構造を示す。

【図６】 他の実施例の電界放出型素子構造を示す。

【図７】 他の実施例の電界放出型素子構造を示す。

【符号の説明】

１１…基板、１１ａ…アノード電極、１１ｂ…シリコン
酸化膜（絶縁膜）、１２…第１の凹部、１３…多結晶シ
リコン膜（ゲート電極材料膜）、１４…シリコン酸化膜
（反応膜）、１５…第２の凹部、１６…エミッタ電極材
料膜、１７…電界放出エミッタ、１８…スリット開口、
２１…基板、２２…第１の凹部、２３…多結晶シリコン
膜（ゲート電極材料膜）、２４…シリコン酸化膜（反応
膜）、２５…第２の凹部、２６…エミッタ電極材料膜、
２７…電界放出エミッタ、３１…接着材、３２…支持基
板、３３…平坦化膜、４１…抵抗体層、４２…バリア
層、４３…エミッタ配線層。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板に垂直またはほぼ垂直の側壁を持つ
   第１の凹部を形成する工程と、 前記第１の凹部が形成された基板上にゲート電極材料膜
   を形成する工程と、 前記ゲート電極材料膜を酸化または窒化して、前記第１
   の凹部の外側にのみゲート電極材料膜が残りかつ第１の
   凹部上に先鋭な先端を持つ第２の凹部が形成された状態
   の絶縁膜を形成する工程と、 前記絶縁膜上に前記第２の凹部に電界放出エミッタが充
   填されるようにエミッタ電極材料膜を形成する工程と、 前記電界放出エミッタの周囲の絶縁膜を除去する工程と
   を有することを特徴とする電界放出型素子の製造方法。
2. 【請求項２】 前記ゲート電極材料膜は、ステップカバ
   レージの悪い膜堆積法により前記第１の凹部で逆テーパ
   状をなすように堆積形成することを特徴とする請求項１
   記載の電界放出型素子の製造方法。