JP6356803B2 - 絶縁ゲートバイポーラトランジスタ - Google Patents

絶縁ゲートバイポーラトランジスタ Download PDF

Info

Publication number
JP6356803B2
JP6356803B2 JP2016534946A JP2016534946A JP6356803B2 JP 6356803 B2 JP6356803 B2 JP 6356803B2 JP 2016534946 A JP2016534946 A JP 2016534946A JP 2016534946 A JP2016534946 A JP 2016534946A JP 6356803 B2 JP6356803 B2 JP 6356803B2
Authority
JP
Japan
Prior art keywords
layer
electrode
electrically conductive
gate electrode
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016534946A
Other languages
English (en)
Other versions
JP2017501567A (ja
Inventor
コルバーシェ，チアラ
Original Assignee
アーベーベー・テクノロジー・アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーベーベー・テクノロジー・アーゲー filed Critical アーベーベー・テクノロジー・アーゲー
Publication of JP2017501567A publication Critical patent/JP2017501567A/ja
Application granted granted Critical
Publication of JP6356803B2 publication Critical patent/JP6356803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

説明
発明の分野
本発明は、パワー半導体デバイスの分野に関し、請求項１の導入部に記載の絶縁ゲートバイポーラに関する。
発明の背景
国際公開第２０１３／００７６５４Ａ１号公報では、トレンチゲート電極を有する従来技術のＩＧＢＴが説明される。ＩＧＢＴは、エミッタ側とコレクタ側との間に（ｎ−）低ドープドリフト層を備える。コレクタ側に向かって、コレクタ層は、ドリフト層の上に配置されている。ｐドープされたベース層は、ドリフト層とエミッタ電極との間に配置されている。ベース層は、ドリフト層よりも高ドープであるｎドープされたエンハンスメント層によってドリフト層から完全に分離されている。エンハンスメント層によって、損失は低下する。ｎドープされたソース領域は、ベース層上にエミッタ電極に向かって配置され、エミッタ側と電気的に接触する。ソース領域は、ドリフト層より高いドーピング濃度を有する。
少なくとも２つの第１のトレンチゲート電極は、ベース層の側方に配置され、エミッタ側からドリフト層へベース層よりも深く延びている。各第１のトレンチゲート電極は、第３の絶縁層により、周囲のいずれの層または領域（ベース層とエンハンスメント層とドリフト層）から分離されている。
第１のチャネルは、２つの第１のトレンチゲート電極間のエミッタ電極、ソース領域、ベース層、およびドリフト層から形成可能である。ソース領域は、２つの第１のトレンチゲート電極の間に配置されている。トレンチゲート電極は、セル設計、全体または部分ストライプなどの、当業者にはよく知られている任意の設計を有することができる。第１のトレンチゲート電極は、他の絶縁層によってエミッタ電極から絶縁されている。
「接地された」ゲート電極は、第２のトレンチゲート電極と、第５の導電層とを備え、そのどちらもが接地され、すなわち、それらはエミッタ電極の電位にある。第２のトレンチゲート電極は、ベース層の側方方向に配置され、ドリフト層へとベース層よりも深く延びている。第２のトレンチゲート電極は、第３の絶縁層によって、それを囲む層、すなわち、ベース層、エンハンスメント層、ドリフト層から、分離される。
導電性の第５の層は、少なくともベース層の上方の領域へと側方方向に延びて第２のトレンチゲート電極の外側を覆う。第２のトレンチゲート電極は、導電層に機械的かつ電気的に接続されている。導電層は、凹部において第２のトレンチゲート電極と接触し、それによって接地されている。
第２のトレンチゲート電極は、エミッタ電極の電位を有し、それによって、設計されたアクティブチャネル領域に対して制御可能なトレンチを制限する。ゲートされた（アクティブ）トレンチ間の領域においてエミッタ電極にショートされたＴ−トレンチの使用は、遮断状態において電界線がアクティブトレンチセルに集中することを防止することにより、必要な遮断能力を提供する。
国際公開第２００６／１２５３３０Ａ１号によれば、ｐベース層よりも高いドーピング濃度を有するｐドープされたバーは、ソース領域、ベース層、第１のおよび第２のトレンチゲート電極がバーで終端するように配置されてもよい。バーは、ウェハの表面まで延びている。バーは、第１のソース領域が第１のトレンチゲート電極に取り付けられる方向か、エンハンスメント層が第２のトレンチゲート電極からベース層を分離する方向に垂直な、エミッタ側に平行な平面内で延びる。ｐ＋型バーは、エミッタ電極にバイアスされるものであり、すなわち電気的に接続されるものであり、このためダイナミックアバランシェの間のホールのための代替経路を提供する。このように、ダイナミックアバランシェの間のホール電流は、部分的にｐ＋バーを流れ、これにより全ターンオフ電流のより高い値に対してセルが臨界ラッチアップ電流に到達することを可能にする。しかし、このような場合に、高濃度にドープされたｐバーは、アクティブセル内のエミッタ電極と第２のゲートユニットの側のベース層との間に望ましくない低インピーダンスパスを作成し、導通状態にある間にダミートレンチ（第２のゲートユニット）領域が蓄積されたホールを排出することを可能にする。その結果、バイアスされたｐ＋バーを有するデバイスは、完全に浮いたｐ＋バーを有するデバイスよりも高い伝導損失を有するだろう。
本発明の説明
減少されたオン状態とスイッチング損失と、向上された遮断性能と、良好な制御性とを有し、従来のデバイスよりも製造が容易な電力用半導体デバイスを提供することを目的とする。
当該課題は、請求項１の特徴を有する半導体デバイスによって解決される。
本発明の絶縁ゲートされたバイポーラトランジスタは、エミッタ側のエミッタ電極と、エミッタ側と反対側のコレクタ側のコレクタ電極との間に以下の層を有する。
−第１の導電型の低ドープされたドリフト層と、
−ドリフト層とコレクタ電極との間に配置された、コレクタ電極に電気的に接触する、第１の導電型とは異なる第２の導電型のコレクタ層と、
−第２の導電型のベース層であって、ドリフト層とエミッタ電極との間に配置され、エミッタ電極と電気的に接触する、ベース層と、
−エミッタ電極に向かってベース層上に配置され、エミッタ側に電気的に接触する、第１の導電型のソース領域であって、ドリフト層より高いドーピング濃度を有する、ソース領域と、
−少なくとも２つの第１のトレンチゲート電極と、少なくとも２つの平面ゲート電極とを備える第１のゲートユニット。各第１のトレンチゲート電極は、第１の導電層と第１の絶縁層とを有し、各第１の導電層は、上述の第１のトレンチゲート電極に隣接する第１の導電型の層または第２の導電型の層のいずれかの層から、少なくとも２つの第１の絶縁層のうちの１つによって、分離される。ソース領域は、少なくとも１つの第１のトレンチゲート電極に当接する。各平面ゲート電極は、第２の導電層と第２の絶縁層とを有し、各第２の導電層は、上述の平面ゲート電極と隣接する第１のまたは第２の導電型のいずれかの層から、少なくとも２つの第２の絶縁層のうちの１つによって、分離される。
−少なくとも１つの第２のトレンチゲート電極を備える第２のゲートユニット。少なくとも１つの第２のトレンチゲート電極は、第３の導電層と第３の絶縁層とを備え、少なくとも１つの第２のトレンチゲート電極は、第２のトレンチゲート電極に隣接する第１のまたは第２の導電型のいずれの層からも、第３の絶縁層によって分離される。上述の少なくとも１つの第３の導電層は、エミッタ電極に電気的に接続される。上述の少なくとも１つの第３の導電層は、第５の導電層によって覆われることによってダミートレンチを形成してもよく、第５の導電層は、複数の上記少なくとも１つの第３の導電層を接続する。本実施形態では、エミッタ電極への少なくとも１つの第３の導電層の接触は、第５の導電層を介して行われてもよい。第１のおよび第２の導電層がそれ自体で閉じた第１の形状を形成し、その第１の形状によって第１のゲートユニットが第２のゲートユニットを取り囲むように、各第２の導電層は第１の導電層と接触する。
−各々が第４の導電層と第４の絶縁層を有する、少なくとも２つの第３のトレンチゲート電極であって、第４の導電層は、上述の第３のトレンチゲート電極と隣接する第１のまたは第２の導電型のいずれの層から、第４の絶縁層によって、分離される、少なくとも２つの第３のトレンチゲート電極。少なくとも２つの第３のトレンチゲート電極の各々は、少なくとも１つの第１のおよび第３のトレンチゲート電極が電気的に接続され、第２の形状が第２のゲートユニットを囲むようなそれ自体で閉じた第２の形状を形成するように、少なくとも１つの平面ゲート電極の１つと第２のゲートユニットとの間に配置される。
−第２の導電型の少なくとも２つのバーであって、各バーが少なくとも第３のトレンチゲート電極とは反対側で、第１のまたは第２の導電型のいずれの層からも平面ゲート電極を分離するように、各々が平面ゲート電極の下方に配置される、第２の導電型の少なくとも２つのバー。少なくとも２つのバーは、エミッタ電極へと延びて電気的に接触する。
少なくとも２つのバーは、ベース層よりも、より高い最大のドーピング濃度またはエミッタ側からより大きな深さのうちの少なくとも１つを有する。
−少なくとも２つの第３のトレンチゲート電極の各々は、少なくとも２つのバーの一方と、少なくとも２つの平面のゲート電極の一方とを第２のゲートユニットから分離する。ベース層は、エミッタ側に平行な平面内で取り囲む第２の形状から第２のゲートユニットを分離する。
第３のトレンチゲート電極により、第２のゲートユニットの側に配置されるベース層の一部は、高濃度にドープされたバーから切り離される。
第２のトレンチゲート電極は、第１のゲートユニットに接続され、このため、第３のトレンチゲート電極は、第１のゲートユニットと同電位である。この第３のトレンチゲート電極は、エミッタ電極におけるピッチの領域に蓄積された電荷を高濃度にドープされたｐ＋バーを介して排出することを防止するように、エミッタ電極に接続された高濃度にドープされたｐバーを第２のゲートユニット側のベース層から切断する。その結果、デバイスは、高濃度にドープされたｐ＋バーの動作による動的なアバランシェに対して堅牢でありながらも、低導通損失を保持する。
第１のゲートユニットとともに第３のトレンチゲート電極が同時に製造されることができ、すなわち追加のマスクが、その作成に必要とされないために、本発明のデバイスは、製造が容易である。
本発明のＩＧＢＴは、ダミートレンチ側において、すなわち、第２のゲートユニットに向かう側で、高濃度にドープされたバーから、追加のマスクなしにベース層を切断することができる、横方向のアクティブトレンチを導入する。そのような横方向の「分離」溝は、第１のトレンチゲート電極のアクティブゲート電位に接続され、ダミートレンチの第５の導電性ポリプレートを囲むピッチ領域における電荷の蓄積を改善し、導通損失のさらなる改善を提供する。
深くおよび／または高ドープされたバーは、第１のトレンチゲート電極においてエミッタセル領域でのチャネル拡散を接続するが、第３のトレンチゲート電極のおかげで、ダミートレンチが分離溝として作用するＰｉＮ領域において分離されたままである。
本発明のさらなる利点は、従属請求項から明らかであろう。
図面の簡単な説明
本発明の主題は、添付の図面を参照して以下の本文でより詳細に説明する。
本発明に係るＩＧＢＴの例示的な実施形態の上面図を示す。 本発明のＩＧＢＴの異なる実施形態の図１のＡ−Ａ’線を通る断面を示す。 本発明のＩＧＢＴの異なる実施形態の図１のＡ−Ａ’線を通る断面を示す。 本発明のＩＧＢＴの異なる実施形態の図１のＡ−Ａ’線を通る断面を示す。 本発明のＩＧＢＴの異なる実施形態の図１のＡ−Ａ’線を通る断面を示す。 本発明のＩＧＢＴの異なる実施形態の図１のＡ−Ａ’線を通る断面を示す。 本発明のＩＧＢＴの異なる実施形態の図１のＡ−Ａ’線を通る断面を示す。 本発明のＩＧＢＴの異なる実施形態の図１のＢ−Ｂ’線を通る断面を示す。 本発明のＩＧＢＴの異なる実施形態の図１のＢ−Ｂ’線を通る断面を示す。 本発明のＩＧＢＴの異なる実施形態の図１のＢ−Ｂ’線を通る断面を示す。 本発明のＩＧＢＴの異なる実施形態の図１のＢ−Ｂ’線を通る断面を示す。 本発明のＩＧＢＴの図１のＣ−Ｃ’線を通る断面を示す。 本発明のＩＧＢＴの図１のＡ−Ａ’線を通る断面を示す。
図で使用される参照符号とその意味は、参照符号のリストに要約される。一般的に、同様なまたは同様に機能する部分には同一の符号を付している。記載された実施形態は、例として意図され、本発明を限定するものではない。
好ましい実施形態の詳細な説明
図１は、本発明に係る絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴとも呼ばれる）１上の上面図を示し、図２〜７は、図１のＡ−Ａ’線に沿う断面を示し、図８および図９は、図１のＢ−Ｂ’線に沿う断面を示し、図１２は、図１のＣ−Ｃ’線に沿う断面を示す。
図２に示すＩＧＢＴ１は、エミッタ側１２のエミッタ電極１０と、エミッタ側１２とは反対側のコレクタ側１６のコレクタ電極１４との間の層を有する。
低い（ｎ−）ドープされたドリフト層２は、ＩＧＢＴ１に配置されている。例示的に、ドリフト層２は、一定の低いドーピング濃度を有する。その中において、ドリフト層２の実質的に一定のドーピング濃度は、ドーピング濃度がドリフト層２の全体にわたって実質的に均一であることを意味するが、ドリフト層２中のドーピング濃度に１〜５倍の変動が存在してもよいことを排除するものではない。ドリフト層の厚さおよびドーピング濃度は、用途のニーズに応じて選択される。ドリフト層２の例示的なドーピング濃度は、５＊１０１２ｃｍ−３から５＊１０１４ｃｍ−３の間である。
コレクタ電極１４に電気的に接触するｐドープされたコレクタ層５は、ドリフト層２とコレクタ電極１４との間に配置される。コレクタ層５は、例示的に５＊１０１５〜１＊１０１７ｃｍ−３の範囲内の最大のドーピング濃度を有してもよい。
図６は、ドリフト層２より高いドーピング濃度を有するｎドープされたバッファ層２８を備える本発明の別のＩＧＢＴ１を示し、バッファ層２８は、ドリフト層２とコレクタ層５との間に配置されている。
本発明のエミッタが側方に置かれた設計はまた、図７に示すように、ｎドープされた第１の領域２６が、コレクタ層５と同じ平面に（すなわち、コレクタ側１６上およびコレクタ層５の側方に）配置されている逆導通ＩＧＢＴ（図７）に適用されることができる。第１の領域２６は、このためコレクタ層５と交互に配置される。第１の領域２６は、ドリフト層８よりも高いドーピング濃度を有し、提示される場合があれば、バッファ層２８よりもより高い最大のドーピング濃度を有する。
ｐドープされたベース層３は、ドリフト層２とエミッタ電極１０との間に配置され、ベース層３はエミッタ電極１０と電気的に接触する。ベース層３は、多くとも１＊１０１８ｃｍ−３の最大ドーピング濃度を有してもよい。
ｎドープされたソース領域４は、エミッタ側１２に向かってベース層３の上に配置され、エミッタ電極１０と電気的に接触し、ソース領域４は、ドリフト層２よりも高いドーピング濃度を有する。ソース領域４がベース層３の上に配置されているという用語は、ソース領域４が配置される領域において、それがベース層３およびエミッタ側１２との間に配置されていること、すなわち、ベース層３と、エミッタ電極１０または第５の絶縁層６１４のような絶縁層といった、エミッタ側１２上のドープ層の上に配置されている任意の電極または絶縁層との間に配置されていることを意味する。このため、ベース層３は、ドリフト層２からソース領域４を分離する。
図１３に示す別の代替の実施形態では、ドリフト層２より高いドーピング濃度を有するｎドープされたエンハンスメント層２４は、エンハンスメント層２４がベース層３をドリフト層２から分離するように、ベース層３とドリフト層２との間に配置される。
第１のゲートユニット６は、少なくとも２つの第１のトレンチゲート電極６１と、少なくとも２つの平面ゲート電極６２を備える。各第１のトレンチゲート電極６１は、第１の導電層６１０および第１の絶縁層６１２を有し、各第１の導電層６１０は、少なくとも２つの第１の絶縁層６１２によって、上述の第１のトレンチゲート電極６１に隣接するいずれのｎまたはｐ層からも分離される。第５の絶縁層６１４は、第１の導電層６１０を覆い、このため、エミッタ電極１０に対して第１の導電層６１０を絶縁する。ソース領域４は、少なくとも１つの第１のトレンチゲート電極６１に当接する。ソース領域４はエミッタ電極１０と電気的に接触し、チャネルがドリフト層２からベース層３を通してソース領域５へと形成可能であるように、少なくとも２つの第１の絶縁層６１２の少なくとも１つまで延びる。
各平面ゲート電極６２は、第２の導電層６２０および第２の絶縁層６２２を有し、各第２の導電層６２０は、少なくとも２つの第２の絶縁層６２２の１つによって、上述の平面ゲート電極６２に隣接するｎまたはｐドープ層のいずれからも分離される。各第２の導電層６２０は、第１の主側１２上のｐ＋ドープされたバー３５の上に配置される。これにより、ｐ＋ドープされたバーは、他のいずれのドープ層からも平面ゲート電極６２を分離する。
各第２の導電層６２０は、第１のおよび第２の導電層６１０、６２０がそれ自体で閉じた第１の形状を形成するように、第１の導電層６１０と接触する。例示的に、第１のおよび第２の導電層６１０、６２０は、第１の形状で交互に配置されている。したがって、第１の形状は自己完結型であり、第１のおよび第２の導電層６１０、６２０は同電位である。図１２は、図１のＣ−Ｃ’線を通る断面を示す。
例示的に、第１のおよび第２の導電層６１０、６２０がエミッタ側１２に平行な面内に垂直に配置され、これにより第１の形状を形成するように、２つの第１の導電層６１０は、互いに対向して配置され、２つの第２の導電層６２０は、互いに対向して配置される。２つの第２の導電層６２０は、囲まれた領域が第１の形状内に配置されるように、第１の導電層と接続する。第１の形状は、第２のゲートユニットが配置される領域のみを側方方向へと、すなわち、第１のおよび第２の主側１２、１６に垂直に囲む。「側方方向」とは、第１の導電層６１０が、第１の主側１２まで配置され、第２の導電層６２０が第１の主側１２の上に配置されており、層６１０、６２０が互いに隣接している場合を含むものとする。このため、上面視から、すなわち第１の主側１２に垂直な視点から、第１の形状は、第２のゲートユニット７を囲む。このため、互いに隣接する第１のおよび第２の導電層６１０、６２０によって、第１の形状が形成される。また、第１のおよび第２の導電層６１０、６２０が異なる平面に配置される（平面はエミッタ側１２と平行に配置される）が、インタフェースによって相互に接続され、第１のおよび第２の導電層６１０、６２０が互いに接触する場合、第１のゲートユニット６が第２のゲートユニット７を囲むことにより、それ自体で閉じた第１の形状を形成するものである。
第２のゲートユニット７は、少なくとも１つの第２のトレンチゲート電極７１を備える。各第２のトレンチゲート電極７１は、第３の絶縁層７１２と、電気接点１１を有する第３の導電層７１０を備え、第３の導電層７１０は、これを介してエミッタ電極１０に電気的に接続される。
例示的な実施形態では、第２のゲートユニット７の領域内には、ソース領域が全く配置されていない。代替的には、ソース領域４は、第３のトレンチゲート電極７１の第３の絶縁層７１２と接触するか（図４）、または少なくとも第１のトレンチゲート電極６１と第２のトレンチゲート電極７１の間の絶縁層６１４あるいは７１４の下の領域まで延在する（図３）。ベース層３はまた、図２に示すように、第２のゲートユニットの領域に配置されてもよく、または、絶縁層６１４または７１４のちょうど下方の領域に延在されてもよい（図３、５、１０、１１）。
別の例示的な実施形態では、第２のゲートユニット７は、最大でエミッタ側１２から第２のトレンチゲート電極７１の深さに相当する距離だけ互いから離れて配置された、複数の第２のトレンチゲート電極７１を備えてもよい。深さは、エミッタ側１２からの第２のトレンチゲート電極７１の最大延伸（深さ）とする。第２のトレンチゲート電極７１は、エミッタ側１２に平行な面において、幅（たとえば、長さ方向に垂直）方向の延伸よりも大きい長さ方向の延伸を有するストライプとして形成されてもよく、例示的に長さは幅の少なくとも５倍である。少なくとも１つの第３の導電層７１０の上に、第８の絶縁層７１４は、エミッタ電極１０との接触の他に、少なくとも１つの第３の導電層７１０を覆って配置されてもよい（図５）。
別の例示的な実施形態では、デバイスは、第５の導電層７２によって覆われる複数の第３の導電層７１０を備えてもよく、第５の導電層７２は、複数の第３の導電層７１０を接続する。第５の導電層７２は、第８の絶縁層７１４によって、ｎまたはｐドープされたいずれの層からも分離される本実施の形態では、エミッタ電極１０への複数の第３の導電層７１の接点１１は、第５の導電層７２を介して形成されてもよい。例示的に、第５の導電性の層７２は、少なくとも１つの第３の導電層７１０と同じ材料で形成される。
第５の導電層７２は、エミッタ側１２に平行な平面において第３の導電層７１０の外側に第２の（ダミー）および第１のトレンチゲート電極（有効）６１、７１の間よりも小さい距離だけ、それらの間の短絡を防止するために延びてもよい。距離は、第１のトレンチゲート電極６１と、第１のトレンチゲート電極６１に最も近く配置されるような第２のトレンチゲート電極７１のとの間で測定されるものとする。第５の導電層７２は、少なくとも１つの第３の導電層７１の各々を完全に覆ってもよい。
エミッタ電極１０と第２のトレンチゲート電極７１または第５の導電層７２との間の接点１１によって、導電層７２と第２のトレンチゲート電極７１は、エミッタ電極１０と同電位である。層７１、７２は、したがって、第１のトレンチゲート電極６１のように制御可能ではない。このため、それらは、ゲート上の増加された容量効果によってスイッチング性能に悪影響を与えない。
少なくとも２つの第１のおよび第３のトレンチゲート電極６１、８が電気的に接続され、それ自体で閉じた第２の形状を形成するように、そしてこれにより、少なくとも２つの平面のゲート電極６２および少なくとも２つの第１のトレンチゲート電極６１が第２のゲートユニット７を囲むように、少なくとも２つの第３のトレンチゲート電極８は、少なくとも１つの平面ゲート電極６２の１つと第２のゲートユニット７との間に配置され、各第３のトレンチゲート電極８が、第２のゲートユニット７から少なくとも２つのバー３５の少なくとも１つと少なくとも２つの平面のゲート電極６２の少なくとも１つを分離する。ベース層３は、第２のゲートユニット７をエミッタ側１２に平行な平面において取り囲んでいる第２の形状から分離する。
少なくとも２つの第３のトレンチゲート電極８のそれぞれは、第４の導電層８０および第４の絶縁層８２を有し、第４の導電層８０は、第４の絶縁層８２によって、上述の第３のトレンチゲート電極に隣接するｎまたはｐドープされたいずれの層からも分離される。導電性の第４の層８０は、エミッタ電極１０から導電性の第４の層８０を分離する第７の絶縁層８４によって覆われる。
このため、第２の形状は、自己完結型であり、第１のおよび第３の導電層６１０、８０は同電位である。例示的に、第１のおよび第３の導電層６１０、８０がエミッタ側１２に平行な平面内で垂直に配置され、それによって第２の形状を形成するように、２つの第１の導電層６１０は互いに反対側に配置され、２つの第３の導電層８０は反対側に、導電層６２０と垂直方向６２０に配置される。２つの第３の導電層は、囲まれた領域が第２の形状内に配置されるように、第１の導電層を接続する。第２の形状は、側方方向、すなわち第１のおよび第２の主側１２、１６に垂直な方向にのみ、第２のゲートユニットが配置される領域を囲む。
例示的に、第３のトレンチゲート電極８は、平面ゲート電極６２に平行に配置される。第３のトレンチゲート電極８が、第１のトレンチゲート電極６１に接続され、これらは、平面ゲート電極６２に接続されるので、ゲート電極６１、６２、８はすべて同電位である。
少なくとも２つのｐドープされたバー３５は、各バー３５が少なくとも１つの平面ゲート電極６２を第３のトレンチゲート電極８と少なくとも反対側でｎまたはｐドープされたいずれの層からも分離するように、平面ゲート電極６２の下方に配置される。少なくとも１つのバー３５は、ベース層３よりも、より高い最大のドーピング濃度またはエミッタ側１２からより大きい深さの少なくとも１つを有する。少なくとも１つのバー３５の少なくとも１つは、多くとも５＊１０１８ｃｍ−３の最大のドーピング濃度を有していてもよい。
各バー３５は、エミッタ電極１０へと延びて、電気的に接触する。少なくとも２つのバー３５の少なくとも１つは、第１のゲートユニット６の外側でエミッタ電極１０に延びて電気的に接触してもよい。例示的に、バー３５は、エミッタ側１２に平行な平面で、幅方向より大きい長さ方向のストライプに有するように形成される。バー３５は、他のドープされた層からそれらの長さ方向に沿って平面ゲート電極６２を分離する。バー３５は、ストライプの両端でさらにエミッタ電極１０へとその長さ方向に沿って延びる。
例示的な実施形態では、バー３５は、多くともエミッタ側１２から上述の第３のトレンチゲート電極８の深さに対応する距離だけ離れて上述のバー３５と第２のゲートユニット７の間に配置される第３のトレンチゲート電極８から、分離される（図８および図１０）。第３のトレンチゲート電極８の深さは、第３のトレンチゲート電極８がエミッタ側１２から延びる最大延伸とする。バー３５と第３のトレンチゲート電極８との間に、ベース層３が配置されてよい。このような距離を有することにより、電界の最大強度は、動作時の最大電流密度の領域から遠く、トレンチの底部で保持され、これにより、降伏電圧がｐ＋ドープされたバー３５から限定されず、有効なセル設計またはウェハ材料のような他のデバイスの属性から限定される。バー３５はまた、第３のトレンチゲート電極８の側壁まで延伸されることができるが（図９および１１）、それらは第３のトレンチゲート電極８を越える領域、すなわち第２のゲートユニット７が配置される領域には拡張されなくてもよい。
トレンチおよび平面ゲート電極６１０、６２０、７１０、８０と第５の導電層７２とは、任意の適切な導電性材料、例示的にはポリシリコンまたは金属で作られることができる。例示的に、それらは、同じ材料で作られる。デバイス自体は、シリコンやＧａＮやＳｉＣウェハをもとに構成されてもよい。
「備える」という用語は、他の要素またはステップを排除するものではないということと、不定冠詞の「ａ」または「ａｎ」とは、複数を排除するものではないということとに留意すべきである。また、異なる実施形態に関連して説明した要素は組み合わされてもよい。請求項における参照符号は、特許請求の範囲を限定するものとして解釈されるべきではないことにも留意すべきである。
参照符号のリスト
１ ＩＧＢＴ
１０ エミッタ電極
１１ 電気的接点
１２ エミッタ側
１４ コレクタ電極
１６ コレクタ側
２ ドリフト層
２６ 第１の領域
２８ バッファ層
３ ベース層
３５ バー
４ ソース領域
５ コレクタ層
６ 第１のゲートユニット
６１ 第１のトレンチゲート電極
６１０ 第１の導電層
６１２ 第１の絶縁層
６１４ 第５の絶縁層
６２ 平面ゲート電極
６２０ 第２の導電層
６２２ 第２の絶縁層
６２４ 第６の絶縁層
７ 第２のゲートユニット
７１ 第２のトレンチゲート電極
７１０ 第３の導電層
７１２ 第３の絶縁層
７１４ 第８の絶縁層
７２ 第５の導電層
８ 第３のトレンチゲート電極
８０ 第４の導電層
８２ 第４の絶縁層
８４ 第７の絶縁層

Claims (14)

  1. エミッタ側（１２）上のエミッタ電極（１０）と、エミッタ側（１２）とは反対のコレクタ側（１６）上のコレクタ電極（１４）との間に層を有する絶縁ゲートバイポーラトランジスタ（１）であって、
    第１の導電型の低ドープされたドリフト層（２）と、
    前記ドリフト層（２）と前記コレクタ電極（１４）との間に配置され、前記コレクタ電極（１４）に電気的に接触する、第１の導電型とは異なる第２の導電型のコレクタ層（５）と、
    前記第２の導電型のベース層（３）とを備え、ベース層（３）は、前記ドリフト層（２）と前記エミッタ電極（１０）との間に配置され、ベース層（３）は、前記エミッタ電極（１０）に電気的に接触し、前記絶縁ゲートバイポーラトランジスタ（１）はさらに、
    前記エミッタ側（１２）に向かって前記ベース層（３）上に配置され、前記エミッタ電極（１０）に電気的に接触する、前記第１の導電型のソース領域（４）を備え、前記ソース領域（４）は、前記ドリフト層（２）よりも高いドーピング濃度を有し、前記絶縁ゲートバイポーラトランジスタ（１）はさらに、
    少なくとも２つの第１のトレンチゲート電極（６１）および少なくとも２つの平面ゲート電極（６２）を備える、第１のゲートユニット（６）を備え、
    各第１のトレンチゲート電極（６１）は、第１の電気的導電層（６１０）および第１の絶縁層（６１２）を有し、
    各第１の電気的導電層（６１０）は、前記第１のまたは第２の導電型のいずれの層からも第１の絶縁層（６１２）によって分離され、前記ソース領域（４）は、少なくとも１つの第１のトレンチゲート電極（６１）に当接し、
    各平面ゲート電極（６２）は、第２の電気的導電層（６２０）および第２の絶縁層（６２２）を有し、各第２の電気的導電層（６２０）は、前記第１のまたは第２の導電型のいずれの層からも第２の絶縁層（６２２）によって分離され、第２のゲートユニット（７）は、少なくとも１つの第２のトレンチゲート電極（７１）を備え、前記少なくとも１つの第２のトレンチゲート電極（７１）は、第３の電気的導電層（７１０）および第３の絶縁層（７１２）を備え、少なくとも１つの第２のトレンチゲート電極（７１）は、前記第１のまたは第２の導電型のいずれの層からも前記第３の絶縁層（７１２）によって分離され、前記少なくとも１つの第３の電気的導電層（７１）は、前記エミッタ電極（１０）に電気的に接続され、
    前記第１のおよび第２の電気的導電層（６１０、６２０）がそれ自体で閉じた第１の形状を形成し、その第１の形状によって前記第１のゲートユニット（６）が前記第２のゲートユニットの側方側に対して前記第２のゲートユニット（７）を囲むように、各第２の電気的導電層（６２０）は、第１の電気的導電層（６１０）に接触し、前記側方側は、前記第１の主側（１２）および第２の主側（１６）に垂直に配置され、前記絶縁ゲートバイポーラトランジスタ（１）はさらに、
    少なくとも２つの第３のトレンチゲート電極（８）を備え、第３のトレンチゲート電極（８）の各々は、第４の電気的導電層（８０）および第４の絶縁層（８２）を有し、前記第４の電気的導電層（８０）は、前記第１のまたは第２の導電型のいずれの層からも前記第４の絶縁層（８２）によって分離され、少なくとも２つの第１のおよび第３のトレンチゲート電極（６１、８）が電気的に接続され、かつそれ自体で閉じられた第２の形状を形成し、前記第２の形状によって前記第２のゲートユニット（７）が囲まれるように、第３のトレンチゲート電極（８）の各々は、前記少なくとも２つの平面ゲート電極（６２）の１つと前記第２のゲートユニット（７）との間に配置され、前記絶縁ゲートバイポーラトランジスタ（１）はさらに、
    前記第２の導電型の少なくとも２つのバー（３５）を備え、各バー（３５）が平面ゲート電極（６２）を前記第１のまたは第２の導電型のいずれの他の層からも第３のトレンチゲート電極（８）に対して少なくとも両側で分離するように、２つのバー（３５）の各々は、前記平面ゲート電極（６２）の下方に配置され、前記少なくとも２つのバー（３５）は前記エミッタ電極（１０）へと延びて電気的に接触し、
    前記少なくとも２つのバー（３５）は、前記ベース層（３）よりも高い最大のドーピング濃度または前記エミッタ側（１２）から大きい深さの少なくとも１つを有し、
    各第３のトレンチゲート電極（８）は、バー（３５）および平面ゲート電極（６２）を前記第２のゲートユニット（７）から分離し、
    前記ベース層（３）は、前記エミッタ側（１２）に平行な平面内で、囲んでいる前記第２の形状から前記第２のゲートユニット（７）を分離する、絶縁ゲートバイポーラトランジスタ（１）。
  2. 前記少なくとも２つのバー（３５）の少なくとも１つは、前記バー（３５）と前記第２のゲートユニット（７）との間に距離を離して配置される第３のトレンチゲート電極（８）から分離され、前記距離は、前記エミッタ側（１２）からの前記第３のトレンチゲート電極（８）の最大の厚さに対応することを特徴とする、請求項１に記載の絶縁ゲートバイポーラトランジスタ（１）。
  3. 前記ドリフト層（２）よりも高いドーピング濃度を有する、前記第１の導電型のエンハンスメント層（２４）は、前記ベース層（３）と前記ドリフト層（２）との間に配置され、前記エンハンスメント層（２４）は、前記ドリフト層（２）から前記ベース層（３）を分離することを特徴とする、請求項１または請求項２に記載の絶縁ゲートバイポーラトランジスタ（１）。
  4. 前記絶縁ゲートバイポーラトランジスタ（１）は、前記コレクタ側（１６）上に前記コレクタ層（５）に対して側方方向に配置される、前記第１の導電型の第１の領域（２６）を備え、前記第１の領域（２６）は、前記ドリフト層（２）よりもより高いドーピング濃度を有することを特徴とする、請求項１から請求項３のいずれか１項に記載の絶縁ゲートバイポーラトランジスタ（１）。
  5. 前記第２のゲートユニット（７）は、互いから距離を置いて配置される、複数の第２のトレンチゲート電極（７１）を備え、前記距離は、前記エミッタ側（１２）からの前記第２のトレンチゲート電極（７１）の最大の厚さに対応することを特徴とする、請求項１から請求項４のいずれか１項に記載の絶縁ゲートバイポーラトランジスタ（１）。
  6. 少なくとも１つの第３の電気的導電層（７１）は、複数の前記少なくとも２つの第３の電気的導電層（７１）を接続する、第５の電気的導電層（７２）によって覆われ、前記エミッタ電極（１０）への前記少なくとも１つの第３の電気的導電層（７１）の前記接触（１１）は、前記第５の電気的導電層（７２）を介して構成されることを特徴とする、請求項１から請求項５のいずれか１項に記載の絶縁ゲートバイポーラトランジスタ（１）。
  7. 前記第５の電気的導電層（７２）は、前記少なくとも２つの第３の電気的導電層（７１０）と同じ材料で構成されることを特徴とする、請求項６に記載の絶縁ゲートバイポーラトランジスタ（１）。
  8. 前記第５の電気的導電層（７２）は、前記少なくとも２つの第３の電気的導電層（７１０）の少なくとも１つの外側に前記エミッタ側（１２）に平行な平面内で各側面上で前記第２のおよび前記第１のトレンチゲート電極（６１、７１）間よりも少ない距離だけ延び、または、前記第５の電気的導電層（７２）は、前記少なくとも１つの第３の電気的導電層（７１）の各々を完全に覆うことを特徴とする、請求項６または請求項７に記載の絶縁ゲートバイポーラトランジスタ（１）。
  9. いずれのソース領域も前記第３のトレンチゲート電極（８）に接触しないことを特徴とする、請求項１から請求項８のいずれか１項に記載の絶縁ゲートバイポーラトランジスタ（１）。
  10. いずれのソース領域も前記第２のゲートユニット（７）に接触しないことを特徴とする、請求項１から９のいずれか１項に記載の絶縁ゲートバイポーラトランジスタ（１）。
  11. 前記少なくとも２つのバー（３５）の少なくとも１つは、多くとも５＊１０１８ｃｍ−３の最大のドーピング濃度を有することを特徴とする、請求項１から請求項１０のいずれか１項に記載の絶縁ゲートバイポーラトランジスタ（１）。
  12. 前記ベース層（３）は、多くとも１＊１０１８ｃｍ−３の最大のドーピング濃度を有することを特徴とする、請求項１から１１のいずれか１項に記載の絶縁ゲートバイポーラトランジスタ（１）。
  13. 前記少なくとも２つのバー（３５）の少なくとも１つは、前記第１のゲートユニット（６）の外側の前記エミッタ電極（１０）と電気的に接触することを特徴とする、請求項１から１２のいずれか１項に記載の絶縁ゲートバイポーラトランジスタ（１）。
  14. 前記少なくとも２つのバー（３５）の少なくとも１つは、２つの側面上で前記エミッタ電極（１０）に電気的に接触し、前記２つの側面間で前記少なくとも２つのバー（３５）の各々は、前記少なくとも１つの平面ゲート電極（６２）の１つを、前記第１のまたは第２の導電型の他のいずれの層からも、少なくとも第３のトレンチゲート電極（８）に対して反対の側上で、分離することを特徴とする、請求項１から１３のいずれか１項に記載の絶縁ゲートバイポーラトランジスタ（１）。
JP2016534946A 2013-11-29 2014-10-30 絶縁ゲートバイポーラトランジスタ Active JP6356803B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13195083 2013-11-29
EP13195083.4 2013-11-29
PCT/EP2014/073361 WO2015078655A1 (en) 2013-11-29 2014-10-30 Insulated gate bipolar transistor

Publications (2)

Publication Number Publication Date
JP2017501567A JP2017501567A (ja) 2017-01-12
JP6356803B2 true JP6356803B2 (ja) 2018-07-11

Family

ID=49667087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016534946A Active JP6356803B2 (ja) 2013-11-29 2014-10-30 絶縁ゲートバイポーラトランジスタ

Country Status (5)

Country Link
US (1) US9825158B2 (ja)
EP (1) EP3075011B1 (ja)
JP (1) JP6356803B2 (ja)
CN (1) CN105745758B (ja)
WO (1) WO2015078655A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770599B2 (en) * 2016-09-03 2020-09-08 Champion Microelectronic Corp. Deep trench MOS barrier junction all around rectifier and MOSFET
CN107275396B (zh) * 2017-08-07 2020-02-07 珠海零边界集成电路有限公司 一种沟槽栅igbt及其制作方法
DE102017129955B4 (de) * 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
CN108428740B (zh) * 2018-02-13 2020-09-04 株洲中车时代电气股份有限公司 一种具有含虚栅的复合栅结构的igbt芯片
CN108538910B (zh) 2018-02-13 2020-08-14 株洲中车时代电气股份有限公司 具有复合栅的igbt芯片
WO2020078626A1 (en) * 2018-10-18 2020-04-23 Abb Schweiz Ag Insulated gate power semiconductor device and method for manufacturing such device
CN111725306B (zh) * 2019-03-22 2023-04-21 安建科技(深圳)有限公司 一种沟槽型功率半导体器件及其制造方法
EP4016638A1 (en) 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Power semiconductor device with an insulated trench gate electrode
CN214848639U (zh) * 2021-05-26 2021-11-23 珠海格力电器股份有限公司 半导体器件的元胞结构及半导体器件
EP4203069A1 (en) 2021-12-21 2023-06-28 Hitachi Energy Switzerland AG Power semiconductor device and manufacturiing method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090747B2 (ja) * 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
JP4945055B2 (ja) * 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
WO2006082617A1 (ja) * 2005-01-31 2006-08-10 Shindengen Electric Manufacturing Co., Ltd. 半導体装置
JP2008543031A (ja) * 2005-05-24 2008-11-27 アーベーベー・シュバイツ・アーゲー カソードセル設計
JP5135719B2 (ja) * 2006-06-05 2013-02-06 富士電機株式会社 トレンチ型絶縁ゲート半導体装置
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
CN102522427B (zh) * 2008-01-29 2014-07-30 富士电机株式会社 半导体装置
KR101191281B1 (ko) * 2008-03-31 2012-10-16 미쓰비시덴키 가부시키가이샤 반도체장치
JP5239621B2 (ja) * 2008-08-20 2013-07-17 株式会社デンソー 半導体装置の製造方法
JP5228800B2 (ja) * 2008-10-29 2013-07-03 株式会社デンソー 絶縁ゲート型半導体装置の駆動回路
JP5491723B2 (ja) * 2008-11-20 2014-05-14 株式会社東芝 電力用半導体装置
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5470826B2 (ja) * 2008-12-08 2014-04-16 株式会社デンソー 半導体装置
JP5446233B2 (ja) * 2008-12-08 2014-03-19 株式会社デンソー 絶縁ゲート型半導体装置の駆動回路およびそれに適した半導体装置
WO2010109596A1 (ja) * 2009-03-24 2010-09-30 トヨタ自動車株式会社 半導体装置
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
US9041051B2 (en) * 2011-07-05 2015-05-26 Mitsubishi Electric Corporation Semiconductor device
JP6026528B2 (ja) * 2011-07-14 2016-11-16 アーベーベー・テヒノロギー・アーゲー 絶縁ゲート型バイポーラトランジスタ
EP2725623B1 (en) * 2011-09-08 2019-10-30 Fuji Electric Co., Ltd. Semiconductor device
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP3075011A1 (en) 2016-10-05
EP3075011B1 (en) 2018-02-28
CN105745758B (zh) 2019-05-10
WO2015078655A1 (en) 2015-06-04
US20160254376A1 (en) 2016-09-01
JP2017501567A (ja) 2017-01-12
CN105745758A (zh) 2016-07-06
US9825158B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
US10818782B2 (en) Insulated-gate bipolar transistor (IGBT) including a branched gate trench
US8232593B2 (en) Power semiconductor device
JP5762689B2 (ja) 半導体装置
KR101840967B1 (ko) 반도체 장치
JP3966151B2 (ja) 半導体素子
US8344480B2 (en) Insulated gate bipolar transistor
JP5865618B2 (ja) 半導体装置
JP6907233B2 (ja) パワー半導体デバイス
JP5537359B2 (ja) 半導体装置
US8829563B2 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP2009188290A (ja) 電力用半導体装置
JP5145665B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2013211512A (ja) 絶縁ゲート型バイポーラトランジスタ
JP6578724B2 (ja) 半導体装置
JP6918736B2 (ja) 半導体装置
CN108305893B (zh) 半导体装置
US8853775B2 (en) Insulated gate bipolar transistor having control electrode disposed in trench
WO2015107614A1 (ja) 電力用半導体装置
JP2020031167A (ja) 半導体装置およびその製造方法
JP7326991B2 (ja) スイッチング素子
JP7010095B2 (ja) 半導体装置
JP5309427B2 (ja) 半導体装置
JP5884772B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180614

R150 Certificate of patent or registration of utility model

Ref document number: 6356803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350