KR101411975B1 - 기입 전압 생성 회로 및 그것의 기입 전압 생성 방법 - Google Patents

기입 전압 생성 회로 및 그것의 기입 전압 생성 방법 Download PDF

Info

Publication number
KR101411975B1
KR101411975B1 KR1020080016906A KR20080016906A KR101411975B1 KR 101411975 B1 KR101411975 B1 KR 101411975B1 KR 1020080016906 A KR1020080016906 A KR 1020080016906A KR 20080016906 A KR20080016906 A KR 20080016906A KR 101411975 B1 KR101411975 B1 KR 101411975B1
Authority
KR
South Korea
Prior art keywords
memory cell
voltage
write
charge pumps
output voltages
Prior art date
Application number
KR1020080016906A
Other languages
English (en)
Other versions
KR20090017397A (ko
Inventor
유이치로 나카구키
타쿠야 아리키
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US12/191,537 priority Critical patent/US7710793B2/en
Publication of KR20090017397A publication Critical patent/KR20090017397A/ko
Application granted granted Critical
Publication of KR101411975B1 publication Critical patent/KR101411975B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 기입 전압 생성 회로는 전압 생성부, 전압 감지부, 및 스위치부를 포함하고, 불휘발성 메모리 셀의 기입 동작의 프로그램 모드 시에, 상기 전압 감지부는, 상기 전압 생성부의 전하 펌프가 생성하는 프로그램용 비트 라인 전압이 프로그램 가능한 전압 레벨에 도달하면 제어 신호를 발생함으로써, 상기 불휘발성 메모리 셀의 프로그램 동작에 요구되는 전압들을 상기 불휘발성 메모리 셀에 제공하기 위한 상기 스위치부를 제어하는 것을 특징으로 한다. 본 발명에 따르면, 메모리 셀의 기입 동작에 요구되는 시간이 단축된다.

Description

기입 전압 생성 회로 및 그것의 기입 전압 생성 방법{WRITE VOLTAGE GENERATING CIRCUIT AND WRITE VOLTAGE GENERATING METHOD THEREOF}
본 발명은 기입 전압 생성 회로 및 그것의 기입 전압 생성 방법에 관한 것으로, 더 상세하게는 불휘발성 메모리 셀의 기입 전압 생성 회로 및 그것의 기입 전압 생성 방법에 관한 것이다.
불휘발성 메모리 셀의 기입 동작에는 프로그램 모드 및 소거 모드가 있다. 종래의 경우, 어느 모드에서든, 기입 전압 생성 회로의 출력 전압들이 각각 대응하는 최종 목표값에 도달한 후에 또는 최종 목표값에 도달한 것으로 추정되는 시간이 경과한 후에, 기입 동작이 시작된다.
도 1은 종래의 프로그램 모드에서, 시간에 따른 기입 전압들의 변화 및 기입 동작의 시작 시간을 보여주는 타이밍도이다. 도 1을 참조하면, 전하 펌프가 동작되는 시간에 응답하여, 기입용 고전압(VPI_CP), 프로그램용 비트 라인 전압(VPB_CP), 그리고 프로그램용 벌크 전압(VBULK_CP) 각각의 전압 레벨이 상승한다. 각각의 전하 펌프의 전압이 포화되어 최종 목표값에 도달하면, 기입 시작 신호(PGMSTART)는 하이 레벨이 된다. 이때, 기입 동작이 시작된다. 각각의 전압이 포화되는 데에 요 구되는 시간(TC)은, 실제로 기입 동작에 요구되는 시간과 동일한 시간을 필요로 한다. 따라서, 기입 동작 시간을 단축하는 것에 장애의 하나로 작용한다. 소거 모드에서도 동일한 문제가 존재한다.
불휘발성 메모리 셀 어레이의 기입 커맨드가 전달되면, 내부 승압 회로가 승압을 시작하고, 승압이 완료되면 기입 동작이 수행되고, 기입 동작이 완료되어도 내부 승압 화로가 정지되지 않고 연속된 기입에 대비하여, 온/오프 사이의 시간을 단축하는 것은, 일본 공개 특허 제 2002-230985호에 "불휘발성 반도체 기억 장치 및 그것의 제어 방법"이라는 제목으로 게시되어 있으며, 본 발명의 레페런스로 포함된다.
본 발명의 목적은 불휘발성 메모리 셀의 기입 동작에서, 각각의 전하 펌프의 출력 전압이 포화되어 최종 목표값에 도달하기 전에 기입 동작을 시작하는 기입 전압 생성 회로 및 그것의 기입 전압 생성 방법을 제공하는 데에 있다.
본 발명에 따른 기입 전압 생성 회로는, 전압 생성부; 전압 감지부; 및 스위치부를 포함하고, 불휘발성 메모리 셀의 기입 동작의 프로그램 모드 시에, 상기 전압 감지부는, 상기 전압 생성부의 전하 펌프가 생성하는 프로그램용 비트 라인 전압이 프로그램 가능한 전압 레벨에 도달하면 제어 신호를 발생함으로써, 상기 불휘발성 메모리 셀의 프로그램 동작에 요구되는 전압들을 상기 불휘발성 메모리 셀에 제공하기 위한 상기 스위치부를 제어하는 것을 특징으로 한다.
실시 예로서, 상기 전압 감지부는, 상기 전압 생성부의 전하 펌프가 생성하는 기입용 고전압, 프로그램용 비트 라인 전압, 그리고 프로그램용 벌크 전압이 프로그램 가능한 전압 레벨에 도달하면 제어 신호를 발생함으로써, 상기 불휘발성 메모리 셀의 프로그램 동작에 요구되는 전압들을 상기 불휘발성 메모리 셀에 제공하기 위한 상기 스위치부를 제어한다.
본 발명에 따른 기입 전압 생성 회로는, 전압 생성부; 전압 감지부; 및 스위치부를 포함하고, 불휘발성 메모리 셀의 기입 동작의 소거 모드 시에, 상기 전압 감지부는, 상기 전압 생성부의 전하 펌프가 생성하는 소거용 고 부전압이 소거 가능한 전압 레벨에 도달하면 제어 신호를 발생함으로써, 상기 불휘발성 메모리 셀의 소거 동작에 요구되는 전압들을 상기 불휘발성 메모리 셀에 제공하기 위한 상기 스위치부를 제어하는 것을 특징으로 한다.
실시 예로서, 상기 전압 감지부는, 상기 전압 생성부의 전하 펌프가 생성하는 소거용 고 부전압 및 소거용 고 벌크 전압이 소거 가능한 전압 레벨에 도달하면 제어 신호를 발생함으로써, 상기 불휘발성 메모리 셀의 소거 동작에 요구되는 전압들을 상기 불휘발성 메모리 셀에 제공한다.
본 발명에 따른 기입 전압 생성 회로는, 메모리 셀의 기입 동작을 수행하기 위한 전압들을 출력하는 하나 또는 그 이상의 전하 펌프들; 및 상기 전하 펌프들의 출력 전압들이 포화되어 최종 목표값에 도달하기 전이라 하더라도, 상기 전하 펌프들의 출력 전압들 중 하나 또는 그 이상의 출력 전압들이 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 전하 펌프들의 출력 전압들을 상기 메모리 셀에 전달하는 전압 감지부를 포함하는 것을 특징으로 한다.
실시 예로서, 상기 메모리 셀을 프로그램하는 경우, 상기 전압 감지부는, 상기 전하 펌프들의 출력 전압들 중에서 상기 메모리 셀의 비트 라인에 전달되는 전압이 상기 메모리 셀의 프로그램 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 전하 펌프들의 출력 전압들 중 상기 메모리 셀을 프로그램하기 위한 전압들을 상기 메모리 셀에 전달한다.
실시 예로서, 상기 메모리 셀을 프로그램하는 경우, 상기 전압 감지부는, 상기 전하 펌프들의 출력 전압들 중에서 상기 메모리 셀을 프로그램하기 위한 전압들이 상기 메모리 셀의 프로그램 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 메모리 셀을 프로그램하기 위한 전압들을 상기 메모리 셀에 전달한다.
실시 예로서, 상기 메모리 셀을 소거하는 경우, 상기 전압 감지부는, 상기 전하 펌프들의 출력 전압들 중에서 상기 메모리 셀의 벌크 영역에 전달되는 전압이 상기 메모리 셀의 소거 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 전하 펌프들의 출력 전압들 중 상기 메모리 셀을 소거하기 위한 전압들을 상기 메모리 셀에 전달한다.
실시 예로서, 상기 메모리 셀을 소거하는 경우, 상기 전압 감지부는, 상기 전하 펌프들의 출력 전압들 중에서 상기 메모리 셀을 소거하기 위한 전압들이 상기 메모리 셀의 소거 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 메모리 셀을 소거하기 위한 전압들을 상기 메모리 셀에 전달한다.
실시 예로서, 상기 기입 전압 생성 회로는, 상기 전하 펌프들의 출력 전압들 각각이 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 전하 펌프들의 출력 전압들 각각을 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨로 조절하여 출력하는 하나 또는 그 이상의 레귤레이터들을 더 포함하고, 상기 전압 감지부는 상기 레귤레이터들의 출력 전압들을 상기 메모리 셀에 전달한다.
기입 동작을 위한 전압들을 발생하는 하나 또는 그 이상의 전하 펌프들을 포함하는 기입 전압 생성 회로의 본 발명에 따른 기입 전압 생성 방법은, 상기 전하 펌프들의 출력 전압들 중 하나 또는 그 이상의 출력 전압들이 상기 기입 동작을 수행할 수 있는 전압 레벨에 도달하였는지 판별하는 단계; 및 상기 전하 펌프들의 출력 전압들 중 하나 또는 그 이상의 출력 전압들이 상기 기입 동작을 수행할 수 있는 전압 레벨에 도달한 경우, 상기 전하 펌프들의 출력 전압들을 메모리 셀에 전달하는 단계를 포함하고, 상기 전달하는 단계는 상기 전하 펌프들의 출력 전압들 중 하나 또는 그 이상의 출력 전압들이 포화되어 최종 목표값에 도달하기 전에 수행되는 것을 특징으로 한다.
실시 예로서, 상기 메모리 셀을 프로그램하는 경우, 상기 판별하는 단계는, 상기 전하 펌프들의 출력 전압들 중 상기 메모리 셀의 비트 라인에 전달되는 전압이 상기 메모리 셀의 프로그램 동작을 수행할 수 있는 전압 레벨에 도달하였는지 판별한다.
실시 예로서, 상기 메모리 셀을 프로그램하는 경우, 상기 판별하는 단계는, 상기 전하 펌프들의 출력 전압들 중 상기 메모리 셀을 프로그램하기 위한 전압들이 상기 메모리 셀의 프로그램 동작을 수행할 수 있는 전압 레벨에 도달하였는지 판별한다.
실시 예로서, 상기 메모리 셀을 소거하는 경우, 상기 판별하는 단계는, 상기 전하 펌프들의 출력 전압들 중 상기 메모리 셀의 벌크 영역에 전달되는 전압이 상기 메모리 셀의 소거 동작을 수행할 수 있는 전압 레벨에 도달하였는지 판별한다.
실시 예로서, 상기 메모리 셀을 소거하는 경우, 상기 판별하는 단계는, 상기 전하 펌프들의 출력 전압들 중 상기 메모리 셀을 소거하기 위한 전압들이 상기 메모리 셀의 소거 동작을 수행할 수 있는 전압 레벨에 도달하였는지 판별한다.
실시 예로서, 상기 전달하는 단계는, 상기 전하 펌프들의 출력 전압들 각각이 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨보다 높아지는 경우, 상기 전하 펌프들의 출력 전압들 각각을 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨로 조절하여 상기 메모리 셀에 전달한다.
본 발명에 따른 메모리 시스템은, 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치를 제어하기 위한 메모리 컨트롤러를 포함하되, 상기 불휘발성 메모리 장치는 메모리 셀 어레이; 및 상기 메모리 셀 어레이에 대한 기입 동작을 수행하기 위한 기입 전압을 생성하는 기입 전압 생성 회로를 포함하고, 상기 기입 전압 생성 회로는 메모리 셀의 기입 동작을 수행하기 위한 전압들을 출력하는 하나 또는 그 이상의 전하 펌프들; 및 상기 전하 펌프들의 출력 전압들이 포화되어 최종 목표값에 도달하기 전이라 하더라도, 상기 전하 펌프들의 출력 전압들 중 하나 또는 그 이상의 출력 전압들이 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 전하 펌프들의 출력 전압들을 상기 메모리 셀에 전달하는 전압 감지부를 포함하는 것을 특징으로 한다.
실시 예로서, 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러는 메모리 카드를 구성한다.
본 발명의 기입 전압 생성 회로 및 그것의 기입 전압 생성 방법에 따르면, 각각의 전하 펌프의 출력 전압이 포화되어 최종 목표값에 도달하기 전이라 하더라도, 각각의 전하 펌프의 출력 전압이 기입 동작을 수행할 수 있는 전압 레벨에 도달하면, 기입 동작이 시작된다. 따라서, 기입 동작 시에 요구되는 시간이 단축된다.
본 발명에 따른 기입 전압 생성 회로의 실시 예가 도면을 참조하여 설명된다. 본 발명에 따른 기입 전압 생성 회로는 프로그램 모드의 전압 생성 회로 및 소거 모드의 전압 생성 회로로 구성된다.
도 2는 본 발명에 따른 기입 전압 생성 회로에서, 프로그램 모드의 전압 생성 회로의 제 1 실시 예를 보여주는 다이어그램이다. 도 2를 참조하면, 전압 생성 회로(50-1)는 전압 생성부(10), 전압 감지부(20-1), 그리고 스위치부(30)를 포함하고, 셀 회로(40)의 메모리 셀에 프로그램을 위한 전압들을 제공한다.
전압 생성부(10)는 전하 펌프로 구성된 제 1 전압 생성 회로(1) 및 레귤레이 터로 구성된 제 2 전압 생성 회로(2)를 포함한다. 제 1 전압 생성 회로(1)의 전하 펌프에서 발생되는 프로그램용 비트 라인 전압(VPB_CP), 기입용 고전압(VPI_CP), 그리고 프로그램용 벌크 전압(VBULK_CP)은 제 2 전압 생성 회로(2)의 레귤레이터에서 미리 설정된 전압으로 조절되어, 프로그램용 비트 라인 전압(VPB), 기입용 고전압(VPI), 프로그램용 워드 라인 전압(VPW), 그리고 프로그램용 벌크 전압(VBULK)으로 출력된다.
전압 감지부(20-1)는 비교기(COMP2), AND 회로, 그리고 AND 회로의 출력단에 연결된 인버터를 포함한다. 비교기(COMP2)의 비반전 입력단에 프로그램용 비트 라인 전압(VPB_CP)이 전달되고, 반전 입력단에 기준 전압(VREF2, VPBT와 동일)이 전달된다. 프로그램용 비트 라인 전압(VPB_CP)이 기준 전압(VREF2)에 도달하면, 비교기(COMP2)는 제어 신호(CNT2)를 출력한다. AND 회로는 제어 신호(CNT2)를 입력받고, 새로운 제어 신호(PGMSTART)를 출력한다. 인버터는 제어 신호(PGMSTART)를 입력받고, 제어 신호(PGMSTARTB)를 출력한다.
스위치부(30)는 상보형 MOS 트랜지스터 스위치들(SW1~SW3) 및 상보형 MOS 트랜지스터 스위치들 각각의 출력단과 접지 전압 사이에 연결된 NMOS 트랜지스터들을 포함한다. 상보형 MOS 트랜지스터 스위치(SW1)의 입력 단자에 기입용 고전압(VPI)이 전달되고, 게이트들에 제어 신호들(PGMSTART, PGMSTARTB)이 각각 전달된다. 상보형 MOS 트랜지스터 스위치(SW1)의 출력 단자로부터 비트 라인 선택 신호(VYAGATE)가 출력된다. NMOS 트랜지스터의 게이트는 제어 신호(PGMSTARTB)에 연결된다. 상보형 MOS 트랜지스터 스위치(SW1)가 턴 오프 되는 경우, NMOS 트랜지스 터는 상보형 MOS 트랜지스터 스위치(SW1)의 출력 단자의 전압 레벨을 접지 전압 레벨로 조절한다. 마찬가지로, 상보형 MOS 트랜지스터 스위치들(SW2, SW3)로부터 프로그램용 워드 라인 전압(VPWCELL) 및 프로그램용 벌크 전압(VBULKCELL)이 각각 출력된다.
셀 회로(40)에서, 비트 라인 선택 신호(VYAGATE)는 메모리 셀의 드레인에 연결되어 있는 비트 라인 선택용 NMOS 트랜지스터의 게이트에 전달된다. 프로그램용 워드 라인 전압(VPWCELL)은 메모리 셀의 게이트에 전달된다. 그리고, 프로그램용 벌크 전압(VBULKCELL)은 메모리 셀의 벌크 영역(P-well)에 전달된다. 프로그램용 비트 라인 전압(VPB)은 비트 라인 선택용 NMOS 트랜지스터의 드레인에 연결된다. 이하에서, 도 3을 참조하여, 전체 회로의 동작이 설명된다.
도 3은 제 2 시간(T2)에 프로그램 동작을 시작하는 프로그램 모드를 보여주는 타이밍도이다. 도 2 및 3을 참조하면, 제 2 시간(T2)에, 전압 생성부(10)의 제 1 전압 생성 회로(1)의 전하 펌프에서 발생되는 프로그램용 비트 라인 전압(VPB_CP)이 프로그램용 비트 라인 전압(VPB)의 설정 전압(VPBT)에 도달한다. 비교기(2)는 전하 펌프에서 발생된 프로그램용 비트 라인 전압(VPB_CP)이 프로그램용 비트 라인 전압(VPB)의 설정 전압(VPBT)에 도달하는지 감지한다. 프로그램용 비트 라인 전압(VPB_CP)이 설정 전압(VPBT)에 도달하면, 제어 신호(CNT2)가 발생된다. 제어 신호(CNT2)에 응답하여, 제어 신호(PGMSTART) 및 그것의 반전 신호(PGMSTARTB)가 발생된다.
제어 신호들(PGMSTART, PGMSTARTB)은 스위치부(30)의 트랜지스터들 각각의 게이트에 전달되어, 스위치들(SW1~SW3)을 턴 온 한다. 따라서, 프로그램 동작에 요구되는 전압들이 셀 회로(40)에 제공된다. 셀 회로(40)의 비트 라인 선택용 NMOS 트랜지스터의 게이트에 비트 라인 선택 신호(VYAGATE)가 전달되면, 비트 라인 선택용 NMOS 트랜지스터가 턴 온 되어, 프로그램용 비트 라인 전압(VPB)이 메모리 셀의 드레인에 제공된다. 또한, 프로그램용 워드 라인 전압(VPWCELL)이 메모리 셀의 게이트에 인가되고, 프로그램용 벌크 전압(VBULKCELL)이 메모리 셀의 벌크 영역(P-well)에 인가되면, 메모리 셀에 대한 프로그램 동작이 수행된다.
상술한 바와 같이, 프로그램용 비트 라인 전압(VPB_CP)이 프로그램 가능한 레벨에 도달하는 시점에, 메모리 셀에 대한 프로그램 동작이 수행된다. 이 시점에서, 프로그램용 워드 라인 전압(VPW) 및 프로그램용 벌크 전압(VBULK)은 설정 전압에 도달되어 있지 않다. 그러나, 메모리 셀의 특성상, 프로그램용 비트 라인 전압(VPB)이 설정 전압에 도달되면, 메모리 셀에 대한 기입 동작이 가능하다. 도 10에 도시된 전압들이 포화되는 시간(TC)과 비교하면, 제 2 시간(T2)은 짧은 시간이므로, 프로그램 동작이 빠르게 시작될 수 있다. 따라서, 프로그램 동작에 요구되는 시간이 단축될 수 있다.
도 4는 본 발명에 따른 기입 전압 생성 회로에서, 프로그램 모드의 전압 생성 회로의 제 2 실시 예를 보여주는 다이어그램이다. 도 4를 참조하면, 전압 생성 회로(50-2)의 전압 생성부(10) 및 스위치부(30)는 도 2에 도시된 전압 생성 회로(50-1)와 동일한 구성을 갖는다. 전압 감지부(20-2)는 도 2의 전압 감지부(20-1)와 비교하여, 제 1 및 3 비교기들(COMP1, COMP3)을 추가적으로 포함한다.
제 1 비교기(COMP1)의 비반전 입력에 기입용 고전압(VPI_CP)이 전달되고, 반전 입력에 제 1 기준 전압(VREF1)이 인가된다. 이때, 제 1 기준 전압(VREF1)은 프로그램용 워드 라인 전압(VPW)의 설정 전압(VPWT)과 동일한 전압 레벨을 갖는다. 기입용 고전압(VPI_CP)이 프로그램용 워드 라인 전압(VPW)의 설정 전압(VPWT)과 동일한 전압 레벨을 갖는 제 1 기준 전압(VREF1)에 도달하면, 제 1 비교기(COMP1)는 제어 신호(CNT1)를 출력한다.
제 3 비교기(COMP3)의 비반전 입력에 프로그램용 벌크 전압(VBULK_CP)이 전달되고, 반전 입력에 제 3 기준 전압(VREF3)이 전달된다. 이때, 제 3 기준 전압(VREF3)은 프로그램용 벌크 전압(VBULK)의 설정 전압(VBULKT)과 동일한 전압 레벨을 갖는다. 프로그램용 벌크 전압(VBULK_CP)이 프로그램용 벌크 전압(VBULK)의 설정 전압(VBULKT)과 동일한 전압 레벨을 갖는 제 3 기준 전압(VREF3)에 도달하면, 제 3 비교기(COMP3)는 제어 신호(CNT3)를 출력한다.
제 1 내지 3 비교기들(COMP1~COMP3)의 출력 제어 신호들(CNT1~CNT3)이 AND 회로에 입력되면, 제어 신호(PGMSTART) 및 그것의 반전 신호(PGMSTARTB)가 생성된다. 도 2에 도시된 것과 마찬가지로, 제어 신호들(PGMSTART, PGMSTARTB)은 상보형 MOS 트랜지스터 스위치들(SW1~SW3) 및 상보형 MOS 트랜지스터 스위치들(SW1~SW3) 각각의 출력단과 접지 전압 사이에 연결된 NMOS 트랜지스터에 인가된다. 이후, 프로그램 동작이 시작된다.
도 5는 제 3 시간(T3)에 프로그램 동작을 시작하는 프로그램 모드를 보여주는 타이밍도이다. 여기에서, 도 5의 타이밍도는 도 4의 기입 전압 생성 회로(50-2) 가 적용된 프로그램 동작을 보여준다. 프로그램 시작 시간(T3)은 도 2의 경우보다 늦다. 그러나, 프로그램용 비트 라인 전압(VPB) 뿐만 아니라, 프로그램용 워드 라인 전압(VPW) 및 프로그램용 벌크 전압(VBULK) 또한 설정 전압에 도달한 후에 프로그램이 시작된다. 따라서, 도 2의 기입 전압 생성 회로(50-1)를 적용한 경우와 비교하여, 확실한 프로그램 동작이 수행될 수 있다. 제 3 시간(T3)은 도 1의 전압들이 포화되는 시간(TC) 보다 짧다. 따라서, 프로그램 동작에 요구되는 시간이 단축될 수 있다.
도 6은 본 발명에 따른 기입 전압 생성 회로에서, 소거 모드의 전압 생성 회로의 제 1 실시 예를 보여주는 다이어그램이다. 도 6을 참조하면, 전압 생성 회로(50-3)는 전압 생성부(10), 전압 감지부(20-3), 그리고 스위치부(30)를 포함하고, 셀 회로(40)의 메모리 셀에 소거 전압을 제공한다.
전압 생성부(10)는 전하 펌프로 구성된 제 1 전압 생성 회로(1) 및 레귤레이터로 구성된 제 2 전압 생성 회로(2)를 포함한다. 제 1 전압 생성 회로(1)의 전하 펌프에서 발생된 기입용 고전압(VPI_CP) 및 소거용 고 부전압(VNEG_CP)은, 제 2 전압 생성 회로(2)의 레귤레이터에서 미리 설정된 전압으로 조절되어, 기입용 고전압(VPI) 및 소거용 고 부전압(VNEG)으로 출력된다.
전압 감지부(20-3)는 비교기(COMP5), AND 회로, 그리고 AND 회로의 출력단에 연결된 인버터를 포함한다. 비교기(COMP5)의 비반전 입력에 소거용 고 부전압(VNEG_CP)이 전달되고, 반전 입력에 기준 전압(VREF5)이 전달된다. 소거용 고 부전압(VNEG_CP)의 전압 레벨이 기준 전압(VREF5) 레벨에 도달하면, 비교기(COMP5)는 제어 신호(CNT5)를 출력한다. 이때, 기준 전압(VREF5)은 소거용 고 부전압(VNEG_CP)이 소거 동작을 수행할 수 있는 전압 레벨이다. AND 회로는 제어 신호(CNT5)를 전달받고, 새로운 제어 신호(PGMSTART)를 출력한다. 인버터는 제어 신호(PGMSTART)의 반전 신호(PGMSTARTB)를 생성한다.
스위치부(30)는 상보형 MOS 트랜지스터 스위치들(SW4, SW5) 및 상보형 MOS 트랜지스터 스위치들(SW4, SW5)의 출력 단자와 접지 전압 사이에 연결된 NMOS 트랜지스터를 포함한다. 상보형 MOS 트랜지스터 스위치(SW4)의 입력 단자에 기입용 고전압(VPI)이 전달되고, 게이트들에 제어 신호들(PGMSTART, PGMSTARTB)이 각각 전달된다. 상보형 MOS 트랜지스터 스위치(SW4)의 출력 단자로부터, 소거용 고 벌크 전압(VPMCELL)이 출력된다. 제어 신호(PGMSTARTB)가 전달되면, 상보형 MOS 트랜지스터 스위치(SW4)가 턴 오프 되고, NMOS 트랜지스터는 상보형 MOS 트랜지스터 스위치(SW4)의 출력단을 접지 전압으로 조절한다. 마찬가지로, 상보형 MOS 트랜지스터 스위치(SW5)로부터 소거용 고 부전압(VNEGCELL)이 출력된다.
셀 회로(40)에서, 소거용 고 부전압(VNEGCELL)이 메모리 셀의 게이트에 인가되고, 소거용 고 벌크 전압(VPMCELL)은 메모리 셀의 벌크 영역(P-well)에 인가된다. 이 회로는 도 2의 프로그램 모드와 동일한 타이밍 마진에 따라 동작한다. 이하에서, 회로 전체의 동작이 설명된다.
소거용 고 부전압(VNEG)이 소거 가능한 전압 레벨에 도달하는 시간은, 기입용 고전압(VPI)소거 가능한 전압 레벨에 도달하는 시간보다 짧다(미도시). 따라서, 비교기(COMP5)에서, 소거용 고 부전압(VNEG)이 소거 가능한 전압 레벨에 도달한 때 에, 스위치부(30)의 스위치(SW5)가 턴 온 되고, 소거용 고 부전압(VNEG)은 소거용 고 부전압(VNEGCELL)으로서 메모리 셀에 인가된다. 동시에, 스위치부(30)의 스위치(SW5)가 턴 온 되므로, 기입용 고전압(VPI)은 소거용 고 벌크 전압(VPMCELL)으로서 메모리 셀의 벌크 영역(P-well)에 인가된다. 따라서, 메모리 셀이 소거된다. 이와 같이, 소거 동작이 빠르게 시작될 수 있으므로, 소거 동작에 요구되는 시간이 단축될 수 있다.
도 7은 본 발명에 따른 기입 전압 생성 회로에서, 소거 모드의 전압 생성 회로의 제 2 실시 예를 보여주는 다이어그램이다. 도 7을 참조하면, 전압 생성 회로(50-4)의 전압 생성부(10) 및 스위치부(30)는 도 6에 도시된 것과 동일한 구성을 갖는다. 전압 감지부(20-4)는 비교기(COMP4)를 추가적으로 포함한다.
비교기들(COMP4, COMP5)의 출력 제어 신호들(CNT4, CNT5)은 AND 회로에 입력되고, AND 회로는 제어 신호(PGMSTART)를 출력한다. 인버터는 제어 신호(PGMSTART)의 반전 신호(PGMSTARTB)를 생성한다. 도 6에 도시된 것과 마찬가지로, 제어 신호들(PGMSTART, PGMSTATB)은 상보형 MOS 트랜지스터 스위치들(SW4, SW5) 및 상보형 MOS 트랜지스터 스위치들(SW4, SW5) 각각의 출력단과 접지 전압 사이에 연결된 NMOS 트랜지스터에 입력된다. 제어 신호들(PGMSTART, PGMSTARTB)에 응답하여, 소거 동작을 위한 전압들이 메모리 셀에 인가되면, 소거 동작이 시작된다. 전압 생성 회로(50-4)는 도 4에 도시된 것과 동일한 타이밍 마진에 따라 동작한다. 제어 신호(PGMSTART)는 도 5에 도시된 것과 동일한 과정을 통해 생성된다. 즉, 소거 동작을 빠르게 시작할 수 있으므로, 소거 동작에 요구되는 시간이 단축될 수 있다.
상술한 바와 같이, 본 발명에 따른 기입 전압 생성 회로는 프로그램 모드의 전압 생성 회로 및 소거 모드의 전압 생성 회로로 구성된다. 즉, 도 2의 프로그램 모드의 전압 생성 회로 및 도 6의 소거 모드의 전압 생성 회로의 조합을 통해, 본 발명의 기입 전압 생성 회로가 형성될 수 있다. 또한, 도 4의 프로그램 모드의 전압 생성 회로 및 도 7의 소거 모드의 전압 생성 회로의 조합을 통해, 본 발명의 기입 전압 생성 회로가 형성될 수 있다. 전압 생성 회로들을 조합 하는 경우, 2 개의 회로들이 그대로 조합될 수 있다. 또는, 동일하게 동작하는 부분을 공통으로 사용하도록 조합될 수도 있다. 따라서, 불휘발성 메모리 셀의 기입 동작을 위한 전압들 각각이 최후 목표값에 도달하기 전에, 기입 동작을 위한 전압들 각각이 기입 가능한 전압 상태일 때에 기입 동작을 시작하는 기입 전압 생성 회로가 제공된다.
도 8a 및 8b는 전압 감지부의 입력 전압 설정을 보여주는 입력 전압 설정 회로도이다. 도 8a를 참조하면, 저항(R1)의 단자(A)에 프로그램용 비트 라인 전압(VPB_CP), 기입용 고전압(VPI_CP), 프로그램용 벌크 전압(VBULK_CP), 또는 소거용 고 부전압(VNEG_CP)이 전달되고, 저항들(R1, R2)에 의해 분배된 전압이 비교기의 비반전 입력에 전달된다. 비교기의 반전 입력에 각각의 기준 전압이 전달되고, 비교기는 제어 신호들(CNT1, CNT2, CNT4)을 각각 출력한다. 기입용 고전압(VPI_CP)을 감지하는 경우, 셀 회로(40)의 비트 라인 선택용 NMOS 트랜지스터의 문턱 전압의 영향을 배재하기 위하여, 저항(R1) 및 단자(A)의 사이에 레퍼런스(reference) 트랜지스터가 추가될 수 있다.
도 8b를 참조하면, 저항(R4)의 단자(B)에, 프로그램용 벌크 전압(VBULK_CP) 또는 소거용 고 부전압(VNEG_CP)이 전달되고, 저항들(R3, R4)에 의해 분배된 전압(V3)이 비교기의 반전 입력에 전달된다. 이 회로에서, 저항들(R3, R4)은, 전압(V1)과 동일한 전압 레벨을 갖는 전압(V2) 및 프로그램용 벌크 전압(VBULK_CP) 또는 소거용 고 부전압(VNEG_CP)의 전압 차이를 분배하여, 전압(V3)이 전원 전압(Vcc) 및 접지 전압(Vss) 사이의 전압 레벨을 갖도록 한다. 따라서, 단자(B)에 부전압이 인가되어도, 감지 동작이 용이하게 수행될 수 있다.
도 9는 본 발명에 따른 기입 전압 생성 방법의 제 1 실시 예를 보여주는 순서도이다. 도 9을 참조하면, 10 단계에서, 기입 동작이 시작되면, 20 단계에서, 기입 동작이 프로그램 모드인지의 여부가 판별된다. 기입 동작이 프로그램 모드이면, 21 단계에서, 프로그램용 비트 라인 전압(VPB_CP)이 프로그램 가능한 전압 레벨에 도달하였는지 감지된다. 프로그램용 비트 라인 전압(VPB_CP)이 프로그램 가능한 전압 레벨에 도달한 경우, 22 단계에서, 제어 신호가 발생된다. 26 단계에서, 제어 신호에 의해 스위치가 턴 온 되고, 프로그램 동작에 요구되는 전압들이 메모리 셀에 인가된다. 이후에, 40 단계에서, 기입 동작이 종료된다.
20 단계에서, 기입 동작이 프로그램 모드가 아닌 경우, 30 단계에서, 기입 동작이 소거 모드인지의 여부가 판별된다. 기입 동작이 소거 모드인 경우, 31 단계에서, 소거용 고 부전압(VNEG_CP)이 소거 가능한 전압 레벨에 도달하였는지 감지된다. 소거용 고 부전압(VNEG_CP)이 소거 가능한 전압 레벨에 도달한 경우, 22 단계에서, 제어 신호가 발생된다. 26 단계에서, 제어 신호에 의해 스위치가 턴 온 되고, 소거 동작에 요구되는 전압들이 메모리 셀에 인가된다. 이후에, 40 단계에서, 기입 동작이 종료된다.
도 10은 본 발명에 따른 기입 전압 생성 방법의 제 2 실시 예를 보여주는 순서도이다. 도 10을 참조하면, 50 단계에서, 기입 동작이 시작되면, 60 단계에서, 기입 동작이 프로그램 모드인지의 여부가 판별된다. 기입 동작이 프로그램 모드인 경우, 61 단계에서, 프로그램용 비트 라인 전압(VPB_CP), 기입용 고전압(VPI_CP), 그리고 프로그램용 벌크 전압(VBULK_CP) 모두가 프로그램 가능한 전압 레벨에 도달하였는지 감지된다. 전압들(VPB_CP, VPI_CP, VBULK_CP)이 모두 프로그램 가능한 전압 레벨에 도달한 경우, 62 단계에서, 제어 신호가 발생된다. 64 단계에서, 제어 신호에 의해 스위치가 턴 온 되고, 프로그램 동작에 요구되는 전압들이 메모리 셀에 인가된다. 이후에, 80 단계에서, 기입 동작이 종료된다.
60 단계에서, 기입 동작이 프로그램 모드가 아닌 경우, 70 단계에서, 기입 동작이 소거 모드인지의 여부가 판별된다. 기입 동작이 소거 모드이면, 71 단계에서, 소거용 고 부전압(VNEG_CP) 및 소거용 고 벌크 전압(VBULK_CP)인 기입용 고전압(VPI_CP) 모두가 소거 가능한 전압 레벨에 도달하였는지 감지된다. 전압들(VNEG_CP, VPI_CP) 모두가 소거 가능한 전압 레벨에 도달한 경우, 62 단계에서, 제어 신호가 발생된다. 64 단계에서, 제어 신호에 의해 스위치가 턴 온 되고, 소거 동작에 요구되는 전압들이 메모리 셀에 인가된다. 이후에, 80 단계에서, 기입 동작이 종료된다.
도 11은 본 발명에 따른 기입 전압 생성 회로를 갖는 불휘발성 메모리 장치(311)를 포함하는 메모리 시스템(300)을 보여주는 블록도이다. 도 11을 참조하 면, 메모리 시스템(300)은 불휘발성 메모리 시스템(310), 전원(320), 중앙처리장치(330), 램(340), 유저 인터페이스(350), 그리고 시스템 버스(360)를 포함한다
불휘발성 메모리 시스템(310)은 메모리 컨트롤러(312) 및 불휘발성 메모리 장치(311)를 포함한다. 불휘발성 메모리 시스템(310)은 시스템 버스(360)를 통해, 전원(320), 중앙처리장치(330), 램(340), 그리고 유저 인터페이스(350)에 전기적으로 연결된다. 유저 인터페이스(350)를 통해서 제공되거나, 중앙처리장치(330)에 의해서 처리된 데이터는 메모리 컨트롤러(312)를 통해 불휘발성 메모리 장치(311)에 저장된다. 불휘발성 메모리 장치(311)는 본 발명에 따른 기입 전압 생성 회로를 포함한다. 기입 전압 생성 회로는 불휘발성 메모리 장치(311)의 기입 동작에 요구되는 전압들을 생성한다. 본 발명에 따른 기입 전압 생성 회로는 불휘발성 메모리 장치의 기입 동작에 요구되는 시간을 단축한다. 따라서, 메모리 시스템(300)의 동작 속도가 향상될 수 있다.
불휘발성 메모리 시스템(310)이 반도체 디스크 장치(SSD)로 장착되는 경우, 시스템(300)의 부팅 속도가 획기적으로 빨라질 수 있다. 도면에 도시되지 않았지만, 본 발명에 따른 시스템은 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor) 등을 더 포함할 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 이해될 것이다.
도 12는 본 발명에 따른 기입 전압 생성 회로를 갖는 불휘발성 메모리 장치(410)를 구비하는 메모리 카드(400)를 예시적으로 보여주는 블록도이다. 도 12를 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(400)는 본 발 명에 따른 불휘발성 메모리 장치(410)를 장착한다. 본 발명에 따른 메모리 카드(400)는 호스트(Host)와 불휘발성 메모리 장치(410) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(420)를 포함한다. 불휘발성 메모리 장치(410)는 본 발명에 따른 기입 전압 생성 회로를 포함한다. 본 발명에 따른 기입 전압 생성 회로는 불휘발성 메모리 장치(410)의 기입 동작에 요구되는 시간을 단축한다. 따라서, 메모리 카드(400)의 동작 속도가 향상될 수 있다.
SRAM(421)은 프로세싱 유닛(422)의 동작 메모리로써 사용된다. 호스트 인터페이스(423)는 메모리 카드(400)와 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 오류 정정 블록(424)은 본 발명에 따른 불휘발성 메모리 장치(410)로부터 독출된 데이터에 포함되어 있는 에러를 검출 및 정정한다. 메모리 인터페이스(425)는 본 발명의 불휘발성 메모리 장치(410)와 인터페이싱 한다. 프로세싱 유닛(422)은 메모리 컨트롤러(420)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 도면에 도시되지 않았지만, 본 발명에 따른 메모리 카드(400)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 이해될 것이다.
상술한 바와 같이, 본 발명에 따른 불휘발성 메모리 장치는, 전하 펌프의 출력 전압들이 포화되어 최종 목표값에 도달하기 전이라 하더라도, 전하 펌프의 출력 전압들이 기입 동작을 수행할 수 있는 상태가 되면, 기입 동작을 시작한다. 따라서, 기입 동작에 요구되는 시간이 단축될 수 있다.
도 1은 종래의 프로그램 모드에서, 시간에 따른 프로그램 전압들의 변화 및 프로그램 동작의 시작 시간을 보여주는 타이밍도이다.
도 2는 본 발명에 따른 기입 전압 생성 회로에서, 프로그램 모드의 전압 생성 회로의 제 1 실시 예를 보여주는 다이어그램이다.
도 3은 제 2 시간(T2)에 프로그램 동작을 시작하는 프로그램 모드를 보여주는 타이밍도이다.
도 4는 본 발명에 따른 기입 전압 생성 회로에서, 프로그램 모드의 전압 생성 회로의 제 2 실시 예를 보여주는 다이어그램이다.
도 5는 제 3 시간(T3)에 프로그램 동작을 시작하는 프로그램 모드를 보여주는 타이밍도이다.
도 6은 본 발명에 따른 기입 전압 생성 회로에서, 소거 모드의 전압 생성 회로의 제 1 실시 예를 보여주는 다이어그램이다.
도 7은 본 발명에 따른 기입 전압 생성 회로에서, 소거 모드의 전압 생성 회로의 제 2 실시 예를 보여주는 다이어그램이다.
도 8a 및 8b는 전압 감지부의 입력 전압 설정을 보여주는 입력 전압 설정 회로도이다.
도 9는 본 발명에 따른 기입 전압 생성 방법의 제 1 실시 예를 보여주는 순서도이다.
도 10은 본 발명에 따른 기입 전압 생성 방법의 제 2 실시 예를 보여주는 순 서도이다.
도 11은 본 발명에 따른 기입 전압 생성 회로를 갖는 불휘발성 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 12는 본 발명에 따른 기입 전압 생성 회로를 갖는 불휘발성 메모리 장치를 구비하는 메모리 카드를 예시적으로 보여주는 블록도이다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 메모리 셀의 기입 동작을 수행하기 위한 전압들을 출력하는 하나 또는 그 이상의 전하 펌프들; 및
    상기 전하 펌프들의 출력 전압들 중 적어도 하나의 출력 전압들이 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨에 도달할 경우, 상기 전하 펌프들의 출력 전압들을 상기 메모리 셀에 전달하는 전압 감지부를 포함하는 기입 전압 생성 회로.
  6. 제 5 항에 있어서,
    상기 메모리 셀이 프로그램되는 경우,
    상기 전압 감지부는, 상기 전하 펌프들의 출력 전압들 중에서 상기 메모리 셀의 비트 라인에 전달되는 전압이 상기 메모리 셀의 프로그램 동작을 수행할 수 있는 전압 레벨에 도달할 경우, 상기 전하 펌프들의 출력 전압들 중 상기 메모리 셀을 프로그램하기 위한 전압들을 상기 메모리 셀에 전달하는 기입 전압 생성 회로.
  7. 제 5 항에 있어서,
    상기 메모리 셀이 프로그램되는 경우,
    상기 전압 감지부는, 상기 전하 펌프들의 출력 전압들 중에서 상기 메모리 셀을 프로그램하기 위한 전압들이 상기 메모리 셀의 프로그램 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 메모리 셀을 프로그램하기 위한 전압들을 상기 메모리 셀에 전달하는 기입 전압 생성 회로.
  8. 제 5 항에 있어서,
    상기 메모리 셀이 소거되는 경우,
    상기 전압 감지부는, 상기 전하 펌프들의 출력 전압들 중에서 상기 메모리 셀의 벌크 영역에 전달되는 전압이 상기 메모리 셀의 소거 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 전하 펌프들의 출력 전압들 중 상기 메모리 셀을 소거하기 위한 전압들을 상기 메모리 셀에 전달하는 기입 전압 생성 회로.
  9. 제 5 항에 있어서,
    상기 메모리 셀이 소거되는 경우,
    상기 전압 감지부는, 상기 전하 펌프들의 출력 전압들 중에서 상기 메모리 셀을 소거하기 위한 전압들이 상기 메모리 셀의 소거 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 메모리 셀을 소거하기 위한 전압들을 상기 메모리 셀에 전달하는 기입 전압 생성 회로.
  10. 제 5 항에 있어서,
    상기 전하 펌프들의 출력 전압들 각각이 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨에 도달하면, 상기 전하 펌프들의 출력 전압들 각각을 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨로 조절하여 출력하는 하나 또는 그 이상의 레귤레이터들을 더 포함하고,
    상기 전압 감지부는 상기 레귤레이터들의 출력 전압들을 상기 메모리 셀에 전달하는 기입 전압 생성 회로.
  11. 기입 동작을 위한 전압들을 발생하는 하나 또는 그 이상의 전하 펌프들을 포함하는 기입 전압 생성 회로의 기입 전압 생성 방법에 있어서:
    상기 전하 펌프들의 출력 전압들 중 적어도 하나의 출력 전압들이 상기 기입 동작을 수행할 수 있는 전압 레벨에 도달하였는지 판별하는 단계; 및
    상기 전하 펌프들의 출력 전압들 중 하나 또는 그 이상의 출력 전압들이 상기 기입 동작을 수행할 수 있는 전압 레벨에 도달한 경우, 상기 전하 펌프들의 출력 전압들을 메모리 셀에 전달하는 단계를 포함하고,
    상기 전달하는 단계는 상기 전하 펌프들의 출력 전압들 중 적어도 하나의 출력 전압들이 포화되어 최종 목표값에 도달하기 전에 수행되는 기입 전압 생성 방법.
  12. 제 11 항에 있어서,
    상기 메모리 셀을 프로그램하는 경우, 상기 판별하는 단계는, 상기 전하 펌프들의 출력 전압들 중 상기 메모리 셀의 비트 라인에 전달되는 전압이 상기 메모리 셀의 프로그램 동작을 수행할 수 있는 전압 레벨에 도달하였는지 판별하는 기입 전압 생성 방법.
  13. 삭제
  14. 제 11 항에 있어서,
    상기 메모리 셀을 소거하는 경우, 상기 판별하는 단계는, 상기 전하 펌프들의 출력 전압들 중 상기 메모리 셀의 벌크 영역에 전달되는 전압이 상기 메모리 셀의 소거 동작을 수행할 수 있는 전압 레벨에 도달하였는지 판별하는 기입 전압 생성 방법.
  15. 삭제
  16. 제 11 항에 있어서,
    상기 전달하는 단계는, 상기 전하 펌프들의 출력 전압들 각각이 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨보다 높아지는 경우, 상기 전하 펌프들의 출력 전압들 각각을 상기 메모리 셀의 기입 동작을 수행할 수 있는 전압 레벨로 조절하여 상기 메모리 셀에 전달하는 기입 전압 생성 방법.
  17. 삭제
  18. 삭제
KR1020080016906A 2007-08-14 2008-02-25 기입 전압 생성 회로 및 그것의 기입 전압 생성 방법 KR101411975B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/191,537 US7710793B2 (en) 2007-08-14 2008-08-14 Write voltage generating circuit and method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00211478 2007-08-14
JP2007211478A JP2009048677A (ja) 2007-08-14 2007-08-14 書き込み電圧生成回路及びその方法

Publications (2)

Publication Number Publication Date
KR20090017397A KR20090017397A (ko) 2009-02-18
KR101411975B1 true KR101411975B1 (ko) 2014-06-26

Family

ID=40500756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080016906A KR101411975B1 (ko) 2007-08-14 2008-02-25 기입 전압 생성 회로 및 그것의 기입 전압 생성 방법

Country Status (2)

Country Link
JP (1) JP2009048677A (ko)
KR (1) KR101411975B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10360948B2 (en) * 2017-06-26 2019-07-23 Samsung Electronics Co., Ltd. Memory device and operating method of memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002133878A (ja) 2000-10-23 2002-05-10 Hitachi Ltd 不揮発性記憶回路および半導体集積回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290282B1 (ko) * 1998-11-23 2001-05-15 윤종용 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치
JP2005100625A (ja) * 2004-10-04 2005-04-14 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002133878A (ja) 2000-10-23 2002-05-10 Hitachi Ltd 不揮発性記憶回路および半導体集積回路

Also Published As

Publication number Publication date
KR20090017397A (ko) 2009-02-18
JP2009048677A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
US7630266B2 (en) Temperature compensation of memory signals using digital signals
KR100680484B1 (ko) 개선된 독출 동작 기능을 가지는 플래시 메모리 장치의페이지 버퍼 회로 및 그 독출 동작 제어 방법
JP4303004B2 (ja) 低電圧不揮発性半導体メモリ装置
US7889572B2 (en) Memory with high reading performance and reading method thereof
US7330377B2 (en) Semiconductor memory device
US20080123429A1 (en) Program method of flash memory device
JP4175991B2 (ja) 不揮発性半導体記憶装置
US7679977B2 (en) Semiconductor memory device and test method thereof
JP2009026447A (ja) 選択トランジスタをプログラムするメモリ装置及びそのプログラム方法とこれを用いたメモリシステム
KR20060113490A (ko) 반도체 기억 장치
EP1513070B1 (en) System having insertable and removable storage and a control method thereof
JP2005063640A (ja) ビットラインのプリチャージレベルを一定に維持する不揮発性半導体メモリ装置
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
KR20150045644A (ko) 반도체 장치 및 그 동작 방법
KR100688545B1 (ko) 메모리 장치의 소거 전압 디스차지 방법
US20150324122A1 (en) Semiconductor memory device, semiconductor system and reading method
CN110634520A (zh) 非易失性存储装置、微型计算机和电子设备
KR102298788B1 (ko) 반도체 기억장치
KR101411975B1 (ko) 기입 전압 생성 회로 및 그것의 기입 전압 생성 방법
US7738310B2 (en) Fuse data acquisition
CN114830239A (zh) 用于控制nand快闪存储器器件的装置及其控制方法
JP4284226B2 (ja) 不揮発性半導体記憶装置
US11776593B2 (en) Semiconductor device and continuous reading method
US7710793B2 (en) Write voltage generating circuit and method
JP4170261B2 (ja) 不揮発性半導体記憶装置及びそのデータ書込み若しくは消去方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant