KR101383893B1 - Method for forming patterns of substrate - Google Patents

Method for forming patterns of substrate Download PDF

Info

Publication number
KR101383893B1
KR101383893B1 KR1020080032194A KR20080032194A KR101383893B1 KR 101383893 B1 KR101383893 B1 KR 101383893B1 KR 1020080032194 A KR1020080032194 A KR 1020080032194A KR 20080032194 A KR20080032194 A KR 20080032194A KR 101383893 B1 KR101383893 B1 KR 101383893B1
Authority
KR
South Korea
Prior art keywords
resist layer
layer
pattern
resist
conductive material
Prior art date
Application number
KR1020080032194A
Other languages
Korean (ko)
Other versions
KR20090106823A (en
Inventor
김병우
박종한
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020080032194A priority Critical patent/KR101383893B1/en
Publication of KR20090106823A publication Critical patent/KR20090106823A/en
Application granted granted Critical
Publication of KR101383893B1 publication Critical patent/KR101383893B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Abstract

본 발명은, (a) 베이스 소재에 도전성 물질층을 형성하는 단계와, (b) 상기 도전성 물질층의 상면에 감광성 레지스트 물질을 배치하여 레지스트층을 형성하는 단계와, (c) 상기 레지스트층을 소정의 패턴으로 노광시키는 단계와, (d) 상기 레지스트층의 부분 중 노광되지 않는 부분을 현상 공정으로 제거하는 단계와, (e) 상기 (d) 단계를 거친 레지스트층의 패턴을 노광시키는 단계와, (f) 상기 도전성 물질층의 상면 중 상기 레지스트층의 패턴이 형성되지 않는 부분에 도금층을 형성하는 단계와, (g) 상기 레지스트층을 제거하는 단계를 포함하는 회로 기판의 패턴 형성 방법을 제공한다.The present invention includes the steps of (a) forming a conductive material layer on the base material, (b) disposing a photosensitive resist material on the upper surface of the conductive material layer to form a resist layer, and (c) the resist layer Exposing to a predetermined pattern, (d) removing an unexposed portion of the portion of the resist layer by a developing process, (e) exposing the pattern of the resist layer subjected to the step (d); and (f) forming a plating layer on a portion of the upper surface of the conductive material layer where the pattern of the resist layer is not formed, and (g) removing the resist layer. do.

회로 기판, 패턴 형성 방법 Circuit board, pattern formation method

Description

회로 기판의 패턴 형성 방법{Method for forming patterns of substrate}Method for forming patterns of substrate

본 발명은 회로 기판의 패턴 형성 방법에 관한 것으로서, 보다 상세하게는 복수회의 노광을 이용한 회로 기판의 패턴 형성 방법에 관한 것이다.The present invention relates to a pattern forming method of a circuit board, and more particularly, to a pattern forming method of a circuit board using a plurality of exposures.

산업이 발전함에 따라, 각 산업 영역에서 회로 기판의 사용이 증가하고 있다. 특히, 최근에는 경성의 회로 기판 뿐만 아니라, 연성의 회로 기판의 수요가 급증하고 있다.As the industry develops, the use of circuit boards in each industry area is increasing. Particularly, in recent years, there has been a rapid increase in the demand for flexible circuit boards as well as rigid circuit boards.

회로 기판에는 전기가 흐를 수 있는 회로 패턴이 형성되어 있는데, 그 회로 패턴을 형성하기 위한 제조 방법들이 꾸준히 개발되어 왔다.A circuit pattern through which electricity can flow is formed on a circuit board, and manufacturing methods for forming the circuit pattern have been steadily developed.

특히, 미세한 회로 패턴을 형성하는 방법은 집적도가 높은 회로 기판을 제조하는데 필수적이며, 최근에는, 감광성 레지스트 물질을 사용하는 포토리소그래피(photorithography)의 기술이 미세 회로 패턴을 형성하기 위한 방법으로 많이 사용되고 있다.In particular, a method of forming a fine circuit pattern is essential for manufacturing a highly integrated circuit board, and recently, a technique of photorithography using a photosensitive resist material has been widely used as a method for forming a fine circuit pattern. .

일반적으로, 감광성 레지스트 물질을 사용하여 회로 패턴을 형성하는 방식은, 감광성 레지스트 물질을 베이스 소재에 도포하여 레지스트층을 형성하고, 소정의 레지스트 패턴으로 노광을 시킨 후, 노광시켜 경화된 레지스트 패턴을 제외한 나머지 레지스트 물질을 현상 공정으로 제거하는 과정이 포함된다. In general, a method of forming a circuit pattern using a photosensitive resist material is performed by applying the photosensitive resist material to a base material to form a resist layer, exposing the resist pattern to a predetermined resist pattern, and then exposing and curing the resist pattern. The remaining resist material is removed by a developing process.

그러나, 그러한 종래의 기술은, 감광성 레지스트층이 두껍게 형성되는 경우에, 노광 시 광량이 레지스트층의 하부에까지 충분히 전달되지 못하여 레지스트 패턴의 경화되는 정도가 불균일하게 되어 버리게 되는 문제점이 있었다. 그러한 문제점으로 인하여, 형성된 레지스트 패턴의 부분 중 충분히 경화되지 않는 부분이 존재하게 됨으로써, 차후의 제조 과정 중에 레지스트층이 버티지 못하고 무너지는 경우가 있게 되는데, 그 경우 회로 패턴의 형성에 있어 불량률을 높이게 된다.However, such a conventional technique has a problem in that when the photosensitive resist layer is formed thick, the amount of light during exposure is not sufficiently transmitted to the lower portion of the resist layer, resulting in unevenness of the resist pattern. Due to such a problem, there is a portion of the formed resist pattern that is not sufficiently cured, and thus the resist layer may not stand and collapse during the subsequent manufacturing process, in which case the failure rate is increased in the formation of the circuit pattern. .

따라서, 레지스트층이 두껍게 형성되는 경우에도 노광이 효과적으로 이루어져, 제조 공정 중에 레지스트층의 형상을 안정적으로 유지시킬 수 있는 새로운 기술의 개발이 필요한 실정이다. Therefore, even when the resist layer is formed thick, exposure is effectively performed, and a situation is required to develop a new technology capable of stably maintaining the shape of the resist layer during the manufacturing process.

본 발명은, 복수회의 노광을 이용한 회로 기판의 패턴 형성 방법을 제공하는 것을 주된 과제로 한다. This invention makes it a main subject to provide the pattern formation method of the circuit board which used multiple times of exposure.

본 발명은, (a) 베이스 소재에 도전성 물질층을 형성하는 단계;와, (b) 상기 도전성 물질층의 상면에 감광성 레지스트 물질을 배치하여 레지스트층을 형성하는 단계;와, (c) 상기 레지스트층을 소정의 패턴으로 노광시키는 단계;와, (d) 상기 레지스트층의 부분 중 노광되지 않는 부분을 현상 공정으로 제거하는 단계;와, (e) 상기 (d) 단계를 거친 레지스트층의 패턴을 노광시키는 단계;와, (f) 상기 도전성 물질층의 상면 중 상기 레지스트층의 패턴이 형성되지 않는 부분에 도금층을 형성하는 단계;와, (g) 상기 레지스트층을 제거하는 단계;를 포함하는 회로 기판의 패턴 형성 방법을 제공한다.The present invention comprises the steps of: (a) forming a conductive material layer on the base material; (b) forming a resist layer by placing a photosensitive resist material on the upper surface of the conductive material layer; and (c) the resist Exposing the layer in a predetermined pattern; and (d) removing an unexposed portion of the portion of the resist layer by a developing process; and (e) removing the pattern of the resist layer subjected to the step (d). Exposing; and (f) forming a plating layer on a portion of the top surface of the conductive material layer where the pattern of the resist layer is not formed; and (g) removing the resist layer; Provided is a method of forming a pattern of a substrate.

여기서, 상기 베이스 소재는 폴리 이미드 소재를 포함할 수 있다.Here, the base material may include a polyimide material.

여기서, 상기 도전성 물질층은 구리를 포함할 수 있다.Here, the conductive material layer may include copper.

여기서, 상기 감광성 레지스트 물질은 DFR(Dry Film Photoresist)일 수 있다.The photosensitive resist material may be a dry film photoresist (DFR).

여기서, 상기 (c) 단계에서, 패턴 형성된 마스크를 사용하여 상기 레지스트층을 소정의 패턴으로 노광시킬 수 있다.Here, in step (c), the resist layer may be exposed to a predetermined pattern using a patterned mask.

여기서, 상기 (c) 단계에서, 노광은 자외선을 조사하여 수행할 수 있다.Here, in step (c), the exposure may be performed by irradiation with ultraviolet light.

여기서, 상기 (d) 단계의 현상 공정은, 상기 레지스트층에 현상액을 분무하여, 상기 레지스트층의 부분 중 노광되지 않은 부분을 제거하는 단계;와, 상기 현상액을 제거하는 수세단계;와, 상기 수세단계를 거친 레지스트층을 건조하는 건조단계;를 포함할 수 있다.The developing process of step (d) may include spraying a developer onto the resist layer to remove an unexposed portion of the resist layer; and washing with water to remove the developer; and washing with water It may include a; drying step of drying the resist layer passed through the step.

여기서, 상기 (e) 단계에서, 노광은 자외선을 조사하여 수행할 수 있다.Here, in step (e), the exposure may be performed by irradiation with ultraviolet light.

여기서, 상기 (g) 단계 후에, 상기 도전성 물질층의 부분 중 적어도 일부를 제거하는 단계를 더 포함할 수 있다.Here, after step (g), the method may further include removing at least a part of the portion of the conductive material layer.

본 발명에 따른 회로 기판의 패턴 형성 방법에 의하면, 안정적인 회로 패턴을 형성할 수 있는 효과가 있다.According to the pattern formation method of the circuit board which concerns on this invention, there exists an effect which can form a stable circuit pattern.

이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 관한 회로 패턴이 형성된 회로 기판의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a circuit board on which a circuit pattern according to an embodiment of the present invention is formed.

도 1에 도시된 바와 같이, 회로 기판(100)은 연성의 회로 기판이며, 베이스 소재(110), 도전성 물질층(120), 도금층(130)을 포함한다.As shown in FIG. 1, the circuit board 100 is a flexible circuit board and includes a base material 110, a conductive material layer 120, and a plating layer 130.

베이스 소재(110)로는 폴리이미드(polyimide) 필름이 사용되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 베이스 소재로는 기타 다른 소재가 사용될 수 있다. 예를 들면, 본 실시예와 같은 연성 회로 기판인 경우에는 폴리 에스 테르 필름 등이 사용될 수 있고, 경성 회로 기판인 경우에는 전기 절연성인 여러 종류의 플라스틱 수지가 사용될 수 있다. As the base material 110, a polyimide film is used, but the present invention is not limited thereto. That is, other materials may be used as the base material according to the present invention. For example, in the case of a flexible circuit board as in the present embodiment, a polyester film or the like may be used, and in the case of a rigid circuit board, various types of plastic resins that are electrically insulating may be used.

도전성 물질층(120)은 베이스 소재(110) 상에 배치되는데, 도전성 물질층(120)은 구리(Cu)를 포함하여 구성된다. The conductive material layer 120 is disposed on the base material 110, and the conductive material layer 120 includes copper (Cu).

도전성 물질층(120) 위에는 구리 소재의 도금층(130)이 형성되는데, 도금층(130)은 회로 패턴의 기능을 수행한다. A copper plating layer 130 is formed on the conductive material layer 120, and the plating layer 130 functions as a circuit pattern.

도금층(130)은 도전성 물질층(120)을 시드(seed)로 하여 도금액에 담가 전기 도금을 수행함으로써 형성된다. The plating layer 130 is formed by immersing the conductive material layer 120 as a seed and performing electroplating in a plating solution.

본 실시예에서는 도전성 물질층(120) 및 도금층(130)을 구리 소재로 형성하였으나, 본 발명은 이에 한정하지 않는다. 본 발명에 따르면, 도전성 물질층 및 도금층은 구리 이외의 도전성이 좋은 다른 소재로 형성되어도 된다.In the present embodiment, the conductive material layer 120 and the plating layer 130 are formed of a copper material, but the present invention is not limited thereto. According to the present invention, the conductive material layer and the plating layer may be formed of another material having good conductivity other than copper.

이하, 도 2 내지 도 13을 참조하여, 본 실시예에 관한 회로 기판의 패턴 형성 방법에 대해 살펴보기로 한다.Hereinafter, a pattern forming method of a circuit board according to the present embodiment will be described with reference to FIGS. 2 to 13.

도 2 내지 도 12는 본 실시예에 관한 회로 기판의 패턴 형성 방법의 각 단계를 도시한 도면들이고, 도 13은 본 실시예에 관한 회로 기판의 패턴 형성 방법을 도시한 흐름도이다.2 to 12 are diagrams showing the respective steps of the circuit board pattern forming method according to the present embodiment, and FIG. 13 is a flowchart showing the circuit board pattern forming method according to the present embodiment.

먼저, 도 2에 도시된 바와 같이, 제조자는 폴리이미드 필름으로 이루어진 베이스 소재(110)를 준비한다(S1 단계). First, as shown in Figure 2, the manufacturer prepares a base material 110 made of a polyimide film (step S1).

그 다음, 도 3에 도시된 바와 같이, 제조자는 베이스 소재(110)의 상면에 도전성 물질층(120)을 소정의 두께로 형성한다(S2 단계). 도전성 물질층(120)은 금속 의 소재로 이루어지는데, 여기서는 구리(Cu)가 사용된다.3, the manufacturer forms the conductive material layer 120 on the upper surface of the base material 110 to a predetermined thickness (step S2). The conductive material layer 120 is made of a metal material, and copper (Cu) is used here.

그 다음, 도 4에 도시된 바와 같이, 제조자는 도전성 물질층(120)의 상면에 감광성 레지스트 물질을 배치하여, 초기 레지스트층(140a)을 형성한다(S3 단계). 여기서, 감광성 레지스트 물질로서 DFR(Dry Film Photoresist)이 사용된다. Next, as shown in FIG. 4, the manufacturer arranges the photosensitive resist material on the upper surface of the conductive material layer 120 to form the initial resist layer 140a (step S3). Here, DFR (Dry Film Photoresist) is used as the photosensitive resist material.

본 실시예에서는 감광성 레지스트 물질로서 DFR 필름이 사용되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 감광성 레지스트 물질로서 다른 종류의 필름이 사용될 수 있다. 또한, 감광성 레지스트 물질로서, 액상 감광 레지스트 물질이 사용될 수 있는데, 그 경우에는 더 얇은 레지스트층을 구현할 수 있게 된다. In this embodiment, a DFR film is used as the photosensitive resist material, but the present invention is not limited thereto. That is, according to the present invention, another kind of film can be used as the photosensitive resist material. In addition, as the photosensitive resist material, a liquid photosensitive resist material can be used, in which case a thinner resist layer can be realized.

그 다음, 도 5에 도시된 바와 같이, 초기 레지스트층(140a)에 마스크(150)를 올려놓고, 자외선(파장대 300~400 nm)을 조사하여 초기 레지스트층(140a)을 노광시킨다(S4 단계). 이 때, 마스크(150)는 소정의 패턴을 가지고 있으므로, 초기 레지스트층(140a)은 소정의 패턴으로 노광되고, 1차 노광된 부분들(140b)은 소정의 경도로 경화되게 된다.Next, as shown in FIG. 5, the mask 150 is placed on the initial resist layer 140a, and the initial resist layer 140a is exposed by irradiating ultraviolet rays (wavelength band 300 to 400 nm) (step S4). . At this time, since the mask 150 has a predetermined pattern, the initial resist layer 140a is exposed in a predetermined pattern, and the first exposed portions 140b are cured to a predetermined hardness.

S4 단계를 거침으로써, 1차 노광된 레지스트층(140b)의 경도를 도시한 도면이 도 6이다. 6 shows the hardness of the first exposed resist layer 140b by going through step S4.

즉, 도 6에 도시된 바와 같이, A부분은 레지스트층(140b)의 상부에 위치한 부분이고, B부분은 레지스트층(140b)의 중간부에 위치한 부분이고, C부분은 레지스트층(140b)의 하부에 위치한 부분이다. 여기서, 조사되는 자외선은 A부분에 침투하여, B부분을 경유하여 C부분까지 도달되게 된다. That is, as shown in FIG. 6, part A is a portion located on top of the resist layer 140b, part B is a portion located in the middle of the resist layer 140b, and part C is a portion of the resist layer 140b. The lower part is located. Here, the irradiated ultraviolet rays penetrate into the A portion and reach the C portion via the B portion.

A부분은 조사되는 자외선의 광원과 가까이 있으므로, 자외선의 흡수량이 많기 때문에 경화도가 제일 높다. C부분은 조사되는 광원과 가장 많이 떨어져 있으나, 도전성 물질층(120)에서 반사되어 나오는 빛으로 인하여 A부분의 경화도와 B부분의 경화도의 중간 정도의 경화도를 가지게 된다. B부분은 자외선의 투과도가 상대적으로 작으므로, 제일 작은 경화도를 가지게 된다. Since the part A is close to the light source of the ultraviolet light to be irradiated, the degree of curing is highest because of the large amount of ultraviolet light absorption. The portion C is far from the irradiated light source, but due to the light reflected from the conductive material layer 120, the portion C has a degree of curing between the degree of curing of the portion A and that of the portion B. Part B has the smallest curing degree since the transmittance of ultraviolet rays is relatively small.

그 다음, 도 7 및 도 8에 도시된 바와 같이, 레지스트층(140a)의 부분 중 1차 노광된 레지스트층(140b)을 제외한 나머지 부분을 현상 공정으로 제거함으로써, 1차 노광된 레지스트층(140b)의 패턴을 형성한다(S5 단계). Next, as shown in FIGS. 7 and 8, the remaining exposed portions of the resist layer 140a except for the first exposed resist layer 140b are removed by a developing process, whereby the first exposed resist layer 140b is removed. ) To form a pattern (step S5).

즉, 도 7은, 분무기(160)로 현상액을 분무하여, 1차 노광된 레지스트층(140b)을 제외한 나머지 레지스트층의 부분을 제거하는 모습을 도시한 도면이고, 도 8은 분무한 잔류 현상액을 제거하고, 레지스트층(140b)의 패턴의 건조를 수행한 후의 모습을 도시한 도면이다. That is, FIG. 7 is a view showing the removal of portions of the resist layer except for the first exposed resist layer 140b by spraying the developer with the sprayer 160, and FIG. 8 shows the sprayed residual developer. It is a figure which shows after removing and drying the pattern of the resist layer 140b.

그 다음, 도 9에 도시된 바와 같이, 1차 노광된 레지스트층(140b)의 패턴에 다시 한번 자외선(파장대 300~400 nm)을 조사하여, 1차 노광된 레지스트층(140b)의 패턴을 다시 노광시킨다(S6 단계). 이 때의 노광은, 마스크(150)를 사용하지 않는 데다가 초기 레지스트층(140a)의 부분 중 노광되지 않은 부분을 제거한 상태에서의 노광이므로, 레지스트층(140b)의 패턴의 하단부까지 고루 자외선이 조사되게 되어 2차 노광된 레지스트층(140c)은 전체 높이에 걸쳐 경화도가 비슷하게 된다.Next, as shown in FIG. 9, the pattern of the first exposed resist layer 140b is irradiated with ultraviolet rays (wavelength band 300 to 400 nm) once again, and the pattern of the first exposed resist layer 140b is again applied. It exposes (step S6). At this time, since the exposure is not performed using the mask 150 and the unexposed part of the initial resist layer 140a is removed, ultraviolet light is uniformly irradiated to the lower end of the pattern of the resist layer 140b. As a result, the second exposed resist layer 140c has a similar degree of curing over the entire height.

도 10은, S6 단계를 거쳐, 제2차 노광된 레지스트층(140c)의 경도를 도시한 도면이다. 일반적으로, 레지스트층은, 자외선의 조사량이 증가할수록 더 경화되나 일정 수준 이상으로 경화도가 높아지지는 않는 특성을 가지기 때문에, 2차 노광된 레지스트층(140c)의 경우에는, A부분, B부분, C부분의 경화도가 거의 동일하게 된다. 그렇게 되면, 레지스트층(140c)의 패턴이 충분한 경도 및 강도를 가지게 되어, 추후의 도금 공정 시 레지스트층(140c)이 무너지거나 손상받지 않게 된다. 즉, 안정적으로 도금층(130)을 형성할 수 있어, 안정적인 회로 패턴을 구현할 수 있게 된다. FIG. 10 is a view showing the hardness of the second exposed resist layer 140c through step S6. In general, in the case of the second-exposed resist layer 140c, the resist layer is cured as the irradiation amount of ultraviolet rays increases, but does not increase the degree of curing above a certain level. The degree of curing of the parts is almost the same. As a result, the pattern of the resist layer 140c has sufficient hardness and strength, so that the resist layer 140c is not collapsed or damaged in a subsequent plating process. That is, since the plating layer 130 can be stably formed, a stable circuit pattern can be realized.

본 실시예에 따르면, 레지스트층에 적용되는 노광이 전체 공정에 걸쳐 2회로 행해지나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 레지스트층이 적절한 경도와 강도를 가질 정도의 노광을 수행하기만 하면 되고, 그 구체적인 노광의 횟수에는 제한이 없다. According to the present embodiment, the exposure applied to the resist layer is performed twice over the entire process, but the present invention is not limited thereto. That is, according to the present invention, the resist layer only needs to be subjected to exposure to the extent of having appropriate hardness and strength, and there is no limitation on the number of specific exposures.

그 다음, 도 11에 도시된 바와 같이, 레지스트층(140c)의 패턴이 형성된 베이스 소재(110)를 도금액에 담근 뒤, 도금을 수행함으로써, 레지스트층(140c)의 패턴들 사이에 구리 소재의 도금층(130)이 형성되도록 한다(S7 단계). 그러한 도금층(130)은, 도금 공정을 거치면서 구리(Cu)가 도전성 물질층(120)에 부착되어 형성되는데, 도금 공정은 일반적인 전기 화학적 도금 방식이 사용될 수 있다.Subsequently, as shown in FIG. 11, the plating material of the copper material is interposed between the patterns of the resist layer 140c by dipping the base material 110 on which the pattern of the resist layer 140c is formed in a plating solution and then performing plating. 130 is formed (step S7). The plating layer 130 is formed by attaching copper (Cu) to the conductive material layer 120 during the plating process, the plating process may be a general electrochemical plating method.

그 다음, 도 12에 도시된 바와 같이, 남아있는 레지스트층(140c)의 패턴을 박리하여 제거한다(S8 단계). 여기서, 레지스트층(140c)의 패턴을 제거하기 위해 박리액을 사용하는데, 시중에 판매되는 드라이 필름용 박리액이 사용될 수 있다.Next, as shown in FIG. 12, the pattern of the remaining resist layer 140c is peeled off and removed (step S8). Here, a stripping solution is used to remove the pattern of the resist layer 140c, and a stripping solution for a dry film that is commercially available may be used.

그 다음, 레지스트층(140c)의 패턴의 하부에 있다가 레지스트층(140c)의 패턴이 제거되면서 노출된 도전성 물질층(120)의 적어도 일부를 에칭의 방식으로 제 거한다(S9 단계). 그렇게 되면, 도 1에 도시된 회로 패턴을 구비한 회로 기판이 최종적으로 완성되게 된다. Subsequently, at least a portion of the exposed conductive material layer 120 is removed by etching by being under the pattern of the resist layer 140c and removing the pattern of the resist layer 140c (step S9). Then, the circuit board with the circuit pattern shown in FIG. 1 is finally completed.

이상과 같이, 본 실시예에 따른 회로 기판의 패턴 형성 방법에 의하면, 1차 노광 후 현상 공정이 종료된 레지스트층(140b)의 패턴에 노광을 한번 더 수행하여 경도 및 강도가 증대된 레지스트층(140c)을 형성할 수 있게 된다. 그렇게 되면, 추후 공정에서, 도금층(130)을 안정적으로 형성할 수 있어, 미세 회로 패턴을 안정적이고도 용이하게 형성할 수 있는 장점이 있게 된다. As described above, according to the method for forming a pattern of the circuit board according to the present embodiment, a resist layer having increased hardness and strength by performing exposure once more on the pattern of the resist layer 140b in which the development process after the first exposure is completed ( 140c) can be formed. Then, in a later step, the plating layer 130 can be stably formed, and thus there is an advantage in that the fine circuit pattern can be formed stably and easily.

본 발명은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art. It will be possible. Accordingly, the true scope of protection of the present invention should be determined only by the appended claims.

도 1은 본 발명의 일 실시예에 관한 회로 패턴이 형성된 회로 기판의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a circuit board on which a circuit pattern according to an embodiment of the present invention is formed.

도 2 내지 도 12는 본 실시예에 관한 회로 기판의 패턴 형성 방법의 각 단계를 도시한 도면들이다.2 to 12 are diagrams showing each step of the pattern formation method of the circuit board according to the present embodiment.

도 13은 본 실시예에 관한 회로 기판의 패턴 형성 방법을 도시한 흐름도이다.13 is a flowchart showing a pattern forming method of the circuit board according to the present embodiment.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 회로 기판 110: 베이스 소재100: circuit board 110: base material

120: 도전성 물질층 130: 도금층120: conductive material layer 130: plating layer

140: 레지스트층 150: 마스크140: resist layer 150: mask

160: 분무기160: atomizer

Claims (9)

(a) 베이스 소재에 도전성 물질층을 형성하는 단계;(a) forming a conductive material layer on the base material; (b) 상기 도전성 물질층의 상면에 감광성 레지스트 물질을 배치하여 레지스트층을 형성하는 단계;(b) disposing a photosensitive resist material on the top surface of the conductive material layer to form a resist layer; (c) 패턴 형성된 마스크를 사용하여 상기 레지스트층을 소정의 패턴으로 노광시키는 단계;(c) exposing the resist layer to a predetermined pattern using a patterned mask; (d) 상기 레지스트층의 부분 중 노광되지 않는 부분을 현상 공정으로 제거하는 단계;(d) removing an unexposed portion of the portion of the resist layer by a developing process; (e) 상기 (d) 단계를 거친 레지스트층의 패턴의 전체 높이에 걸쳐 고루 노광되도록, 마스크를 사용하지 않고 상기 레지스트층의 패턴을 노광시키는 단계; (e) exposing the pattern of the resist layer without using a mask to evenly expose the entire height of the pattern of the resist layer subjected to step (d); (f) 상기 도전성 물질층의 상면 중 상기 레지스트층의 패턴이 형성되지 않는 부분에 도금층을 형성하는 단계; 및(f) forming a plating layer on a portion of the upper surface of the conductive material layer where the pattern of the resist layer is not formed; And (g) 상기 레지스트층을 제거하는 단계;를 포함하는 회로 기판의 패턴 형성 방법.(g) removing the resist layer. 제1항에 있어서, The method according to claim 1, 상기 베이스 소재는 폴리 이미드 소재를 포함하는 필름인 회로 기판의 패턴 형성 방법.The base material is a pattern formation method of a circuit board which is a film containing a polyimide material. 제1항에 있어서, The method according to claim 1, 상기 도전성 물질층은 구리를 포함하는 회로 기판의 패턴 형성 방법.And the conductive material layer comprises copper. 제1항에 있어서, The method according to claim 1, 상기 감광성 레지스트 물질은 DFR(Dry Film Photoresist)인 회로 기판의 패턴 형성 방법.And the photosensitive resist material is a dry film photoresist (DFR). 삭제delete 제1항에 있어서, The method according to claim 1, 상기 (c) 단계에서, 노광은 자외선을 조사하여 수행하는 회로 기판의 패턴 형성 방법.In the step (c), the exposure is performed by irradiating ultraviolet rays pattern formation method of a circuit board. 제1항에 있어서, The method according to claim 1, 상기 (d) 단계의 현상 공정은, The developing step of step (d), 상기 레지스트층에 현상액을 분무하여, 상기 레지스트층의 부분 중 노광되지 않은 부분을 제거하는 단계;Spraying a developer onto the resist layer to remove an unexposed portion of the portion of the resist layer; 상기 현상액을 제거하는 수세단계; 및A washing step of removing the developer; And 상기 수세단계를 거친 레지스트층을 건조하는 건조단계;를 포함하는 회로 기판의 패턴 형성 방법.And a drying step of drying the resist layer that has undergone the washing step. 제1항에 있어서, The method according to claim 1, 상기 (e) 단계에서, 노광은 자외선을 조사하여 수행하는 회로 기판의 패턴 형성 방법.In the step (e), the exposure is performed by irradiating ultraviolet rays pattern formation method of a circuit board. 제1항에 있어서, The method according to claim 1, 상기 (g) 단계 후에, 상기 도전성 물질층의 부분 중 적어도 일부를 제거하는 단계를 더 포함하는 회로 기판의 패턴 형성 방법.After step (g), further comprising removing at least a portion of the portion of the conductive material layer.
KR1020080032194A 2008-04-07 2008-04-07 Method for forming patterns of substrate KR101383893B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080032194A KR101383893B1 (en) 2008-04-07 2008-04-07 Method for forming patterns of substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080032194A KR101383893B1 (en) 2008-04-07 2008-04-07 Method for forming patterns of substrate

Publications (2)

Publication Number Publication Date
KR20090106823A KR20090106823A (en) 2009-10-12
KR101383893B1 true KR101383893B1 (en) 2014-04-10

Family

ID=41536700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032194A KR101383893B1 (en) 2008-04-07 2008-04-07 Method for forming patterns of substrate

Country Status (1)

Country Link
KR (1) KR101383893B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049858A (en) * 2016-11-03 2018-05-14 주식회사 심텍 method of forming pattern layer on printed circuit board and method of forming conductive layer on printed circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045871A (en) 2001-07-26 2003-02-14 Shinko Electric Ind Co Ltd Method for forming wiring pattern
JP2005005453A (en) * 2003-06-11 2005-01-06 Fujikura Ltd Printed wiring board and its manufacturing method
JP2007331135A (en) 2006-06-12 2007-12-27 Konica Minolta Holdings Inc Electrode forming method and method for manufacturing inkjet head

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045871A (en) 2001-07-26 2003-02-14 Shinko Electric Ind Co Ltd Method for forming wiring pattern
JP2005005453A (en) * 2003-06-11 2005-01-06 Fujikura Ltd Printed wiring board and its manufacturing method
JP2007331135A (en) 2006-06-12 2007-12-27 Konica Minolta Holdings Inc Electrode forming method and method for manufacturing inkjet head

Also Published As

Publication number Publication date
KR20090106823A (en) 2009-10-12

Similar Documents

Publication Publication Date Title
US7851269B2 (en) Method of stiffening coreless package substrate
TWI536889B (en) Method for manufacturing the plugging through hole in printed circuit board and printed circuit board
KR20200000700U (en) Printed wiring board
KR20110015991A (en) Printed circuit board and method of manufacturing the same
US20070072129A1 (en) Method for forming flexible printed circuit boards
JP2007325859A (en) Etching method of golf club head
KR20110112727A (en) Method of fabricating a pattern in semiconductor device using double patterning technology
KR101383893B1 (en) Method for forming patterns of substrate
KR101341634B1 (en) Circuit board used for ball grid array package
KR20110035062A (en) Method for forming micro-pattern using inkjet printing
KR100251831B1 (en) Via hole forming method of multiple printed circuit board
JPH04186894A (en) Manufacture of printed wiring board
JPH1168297A (en) Production of circuit board
US20060188826A1 (en) Method for utilizing dry film
JP2013038156A (en) Manufacturing method of printed wiring board
KR20100065831A (en) Etching method of metal layer
JPH0353587A (en) Formation of resist pattern
KR100693481B1 (en) Manufacturing method of printed circuit board
US6551697B2 (en) Printed circuit board, method of making same, and photomask for use in the method
KR101204889B1 (en) Method for manufacturing embedded substrat
KR20050096311A (en) The manufacturing method of the solder resist coated pcb for heat resisting
KR100559516B1 (en) Method for implanting ion in a semiconductor
JP2000208904A (en) Manufacture of resist coat and cleaning liquid
KR20220153242A (en) The method for manufacturing the fpcb
KR20140030952A (en) Extremely microstructure circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130208

Effective date: 20140123

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 6