KR101371843B1 - 고체 촬상 장치와 그 제조 방법, 및 카메라 모듈 - Google Patents

고체 촬상 장치와 그 제조 방법, 및 카메라 모듈 Download PDF

Info

Publication number
KR101371843B1
KR101371843B1 KR1020070051069A KR20070051069A KR101371843B1 KR 101371843 B1 KR101371843 B1 KR 101371843B1 KR 1020070051069 A KR1020070051069 A KR 1020070051069A KR 20070051069 A KR20070051069 A KR 20070051069A KR 101371843 B1 KR101371843 B1 KR 101371843B1
Authority
KR
South Korea
Prior art keywords
wiring
connection extension
wirings
peripheral circuit
extension portion
Prior art date
Application number
KR1020070051069A
Other languages
English (en)
Other versions
KR20070114054A (ko
Inventor
다까시 아베
료지 스즈끼
요시하루 구도
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20070114054A publication Critical patent/KR20070114054A/ko
Application granted granted Critical
Publication of KR101371843B1 publication Critical patent/KR101371843B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치가 제공된다. 고체 촬상 장치는, 광전 변환부와 트랜지스터 소자를 갖는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고, 동공 보정량에 기초하여 시프트되는 상기 촬상 영역의 배선과 시프트되지 않은 상기 주변 회로의 배선은, 상기 배선들 중 한쪽 또는 양쪽과 일체로 형성되는 접속 확장부를 통해 접속된다.
Figure R1020070051069
고체 촬상 장치,광전 변환, 동공 정보량

Description

고체 촬상 장치와 그 제조 방법, 및 카메라 모듈{SOLID-STATE IMAGING DEVICE, METHOD OF MANUFACTURING THE SAME AND CAMERA MODULE}
도 1은 CMOS 이미지 센서의 예를 나타내는 블록 구성도다.
도 2는 CMOS 이미지 센서의 화소 및 주변 회로부의 예를 나타내는 구성도다.
도 3은 도 2의 CMOS 이미지 센서에 이용되는 구동 신호의 파형도다.
도 4는 종래의 촬상 영역의 단면 구조를 도시하는 단면도다.
도 5는 촬상 영역에 있어서 전체면 배선상의 배선이 시프트된 예를 나타내는 평면도다.
도 6은 종래의 촬상 영역의 배선과 주변 회로의 배선의 접속의 예를 도시하는 평면도다.
도 7은 종래의 촬상 영역의 배선과 주변 회로의 배선의 접속의 다른 예를 나타내는 평면도다.
도 8은 본 발명의 제1 실시예에 따른 고체 촬상 장치를 나타내는 주요부의 개략 구성도다.
도 9는 본 발명의 제1 실시예에 따른 접속 확장부의 예를 나타내는 구성도다.
도 10a 및 도 10b는 각각 본 발명의 제1 실시예 따른 접속 확장부의 다른 예 를 나타내는 구성도다.
도 11은 본 발명의 제1 실시예에 따른 촬상 영역의 단면 구조를 도시하는 단면도다.
도 12는 본 발명의 제2 실시예에 따른 고체 촬상 장치를 나타내는 주요부의 개략 구성도다.
도 13은 본 발명의 제2 실시예에 따른 접속 확장부의 예를 나타내는 구성도다.
도 14a 및 도 14b는 각각 본 발명의 제2 실시예의 접속 확장부의 다른 예를 나타내는 구성도다.
도 15는 본 발명의 제3 실시예에 따른 고체 촬상 장치를 나타내는 주요부의 개략구성도다.
도 16은 본 발명의 실시예에 따른 모듈을 나타내는 개략 구성도다.
<도면의 주요 부분에 대한 부호의 설명>
1: CMOS 이미지 센서
2: 화소 어레이 블록(촬상 영역)
3: 수직 구동 회로
4: 셔터 구동 회로
5: CDS 회로
6: 수평 구동 회로
7: AGC 회로
8: A/D 변환 회로
9: 타이밍 발생기
22: 광전 변환 소자
23: 화소
24: 촬상 영역
26, 27, 28, 29: CMOS 트랜지스터
30: 전원선
31: 전송 신호선
32: 리세트 신호선
33: 선택 신호선
34: 화소 출력선
91: 반도체 기판
92: 층간 절연막
93∼95: 배선층
96: 평탄화 막
97: 컬러 필터
98: 온 칩 마이크로렌즈
101, 138, 151: 고체 촬상 장치
102: 촬상 영역
103: 주변 회로
106∼108: 배선
110∼112: 광전 변환 소자
120: 컨택트 영역
121: MOS 트랜지스터
122, 123: 소스/드레인 영역
124: 게이트 전극
125, 126: 배선
127, 128, 129: 수직 드라이버,
130, 140, 141, 156: 접속 확장부
160: 모듈
[특허 문헌 1] 일본 특개 2004―253568호 공보
[특허 문헌 2] 일본 특개 2003―273342호 공보
본 발명은 2006년 5월 25일자 일본특허청에 제출된 일본특허출원 JP 2006-145603호와 관련된 특허 대상을 포함하며, 그 전체 내용은 본 명세서에 참조로서 편입된다.
본 발명은 고체 촬상 장치와 그 제조 방법, 특히, 광전 변환부에 의해 생성 된 전하를 화소 신호로 변환하는 변환부를 화소 내에 포함하는 고체 촬상 장치, 예를 들면, CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서와 그 제조 방법에 관한 것이다. 여기에서, CMOS 이미지 센서는 CMOS 프로세스를 응용하고, 또는 부분적으로 사용해서 제작된 이미지 센서다. 또한 본 발명은 상기 고체 촬상 장치를 조립한 카메라 모듈에 관한 것이다.
CMOS 이미지 센서는 광전 변환 소자와 복수의 MOS(Metal-Oxide Semiconductor) 트랜지스터로 형성되는 복수의 화소가 2차원 어레이 형상으로 배열되어, 광전 변환 소자에 의해 생성된 전하를 화소 신호로 변환해서 판독하는 고체 촬상 장치다. 최근에, 이 CMOS 이미지 센서는 휴대 전화용의 내장 카메라, 디지털 스틸 카메라 혹은 디지털 비디오 카메라 등의 전자 기기에 이용되는 촬상 소자로서 주목받고 있다.
도 1에 일반적인 CMOS 이미지 센서(이미지 센서 칩)의 개략적 구성이 도시되어 있다. 도 1에 도시된 바와 같이, CMOS 이미지 센서(1)는 반도체 기판(반도체 칩) 내에, 화소 어레이 블록(촬상 영역)(2)과, 주변 회로부로서 수직 구동 회로(3), 셔터 구동 회로(4), CDS(Correlated Double Sampling) 회로(5), 수평 구동 회로(6), AGC 회로(Auto Gain Control)(7), A/D(Analog-to-Digital) 컨버터(A/D 변환 회로)(8), 타이밍 발생기(9) 등을 포함한다.
도 1에 도시한 바와 같이, 화소 어레이 블록(2)은 각각이 1개 또는 복수의 광전 변환 소자와 MOS 트랜지스터를 포함하는, 2차원 어레이 형상으로 배열된 복수의 화소, 각 화소로부터의 출력 신호선, 및 각 화소를 구동하기 위한 복수의 신호 배선을 포함한다. 수직 구동 회로(3)는 화소의 판독 행을 선택하기 위한 신호를 화소 어레이에 공급한다. 셔터 구동 회로(4)는 수직 구동 회로(3)와 유사하게 행 선택하도록 제공되어,수직 구동 회로(3)와의 시간 간격을 조절함으로써, 광전 변환 소자를 노광시키는 시간(축적 시간)을 조절할 수 있다.
수직 구동 회로(3)에 의해 선택된 행으로부터 판독된 신호는, 각 열 또는 복수 열 마다 배치된 CDS 회로(5)에 입력된다. CDS 회로(5)는 각 화소로부터 리세트 레벨과 신호 레벨을 수신하고, 양자의 차를 계산하는 것에 의해, 각 화소의 고정 패턴 노이즈를 제거한다. 수평 구동 회로(6)는 CDS 처리되어, 각 열에 보존되어 있는 신호를 순서대로 선택한다. 선택된 열의 신호는 후단에서 AGC 회로(7)에 공급된 후, 적당한 게인이 적용되고, A/D 컨버터(8)에 의해 디지털 신호로 변환되어, 이미지 센서 칩 외부로 출력된다. 또한,각 회로 블록(수직 구동 회로(3), 셔터 구동 회로(4), CDS 회로(5), 수평 구동 회로(6), AGC 회로(7), A/D 컨버터(8) 등)은, 타이밍 발생기(9) 내부에서 발생된 신호에 의해 구동된다.
도 1에 도시된 블록 구성은 CMOS 이미지 센서의 예를 나타낸다. A/D 컨버터를 칩 내부에 갖지 않는 CMOS 이미지 센서, A/D 컨버터를 각 열에 갖는 CMOS 이미지 센서, CDS 회로를 하나만 갖는 CMOS 이미지 센서, CDS 회로, AGC 회로 등의 출력 계통이 다수 존재하는 CMOS 이미지 센서 등의 기타 CMOS 이미지 센서가 이용될 수도 있다. 열 마다 설치된 화소 출력선(10)을 통해서 화소로부터 CDS 회로(5)로의 신호가 판독된다.
도 2에는 상기 CMOS 이미지 센서의 화소 및 주변 회로부의 예를 나타낸다. 도 2에 도시한 바와 같이, CMOS 이미지 센서(21)는,예를 들면, 각각이 포토다이오드로 형성되는 1개의 광전 변환 소자(22)와 복수의 MOS 트랜지스터를 포함하는 2차원 어레이의 복수의 화소(단위 셀)(23)로 형성되는 화소 어레이 블록(촬상 영역)(24)과, 주변 회로부를 포함한다.
광전 변환 소자(22)는 광을 받아서 광전 변환에 의해 생성된 신호 전하를 축적한다. 복수의 MOS 트랜지스터는 각 화소에 제공되며, 이 예에서는 4개의 트랜지스터, 특히, 전송 트랜지스터(26)와, 리세트 트랜지스터(27)와, 증폭 트랜지스터(28)와, 선택 트랜지스터(29)가 있다. 전송 트랜지스터(26)는 광전 변환 소자(22)에 축적된 신호 전하를 FD(Floating Diffusion), 즉 증폭 트랜지스터(28)의 게이트에 전송한다. 리세트 트랜지스터(27)는 증폭 트랜지스터(28)의 게이트 전위를 리세트한다. 증폭 트랜지스터(28)는 신호 전하를 증폭한다. 선택 트랜지스터(29)는 출력 화소를 선택한다.
화소(23)에서는, 전송 트랜지스터(26)의 소스가 광전 변환 소자(22)에 접속되고, 그 드레인이 리세트 트랜지스터(27)의 소스에 접속된다. 전송 트랜지스터(26)의 게이트에는, 그 게이트 전위를 제어하기 위한 전송 신호 배선(31)이 접속된다. 리세트 트랜지스터(27)는 그 드레인이 전원 전위 공급선(30)에 접속되고, 그 게이트가 게이트 전위를 제어하기 위한 리세트 신호 배선(32)에 접속된다. 증폭 트랜지스터(28)는 그 드레인이 전원 전위 공급선(30)에 접속되고, 그 소스가 선택 트랜지스터(29)의 드레인에 접속되고, 그 게이트가 전송 트랜지스터(26)와 리세트 트랜지스터(27) 사이의 플로팅 디퓨전(FD)에 접속된다. 선택 트랜지스터(29)는 그 소스가 화소 출력선(34)에 접속되고, 그 게이트가 게이트 전위를 제어하기 위한 선택 신호선(33)에 접속된다.
화소 출력선(34)에는 정전류를 공급하기 위한 트랜지스터(36)가 접속되고, 선택된 증폭 트랜지스터(28)에 정전류를 공급하여, 증폭 트랜지스터(28)가 소스 종동기(source follower)로서 동작하도록 하고, 증폭 트랜지스터(28)의 게이트 전위와, 증폭 트랜지스터(28)의 전위와 일정한 전압 차를 갖는 전위가 화소 출력선(34)에 출력되도록 한다. 트랜지스터(36)의 게이트에는 일정한 전위를 공급하는 전위 공급선(37)이 접속되어, 트랜지스터(36)가 일정한 전류를 공급하는 포화 영역 동작을 하도록 한다.
한편, 주변 회로로서, 수직 선택 수단(41), 열 선택 수단(42) 및 CDS(correlated double sampling) 회로(43)가 배치된다. 또한, 화소(23)의 각 행에는, 출력단이 전송 신호선(31)에 접속된 행 선택용 AND 소자(45), 출력단이 리세트 신호선(32)에 접속된 행 선택용 AND 소자(46), 및 출력단이 선택 신호선(33)에 접속된 행 선택용 AND 소자(47)이 각각 배치된다.
각 행의 행 선택 AND 소자(45)의 한쪽 입력단에는, 전송 신호 배선(31)에 전송 펄스를 공급하도록 구성된 펄스 단자(48)가 접속되고, 다른 쪽의 입력단에는, 수직 선택 수단(41)으로부터의 출력이 접속된다. 각 행의 행 선택용 AND 소자(46)의 한쪽 입력단에는, 리세트 신호 배선(32)에 리세트 펄스를 공급하도록 구성된 펄스 단자(49)가 접속되고, 다른 쪽의 입력단에는 수직 선택 수단(41)으로부터의 출력이 접속된다. 각 행의 행 선택용 AND 소자(47)의 한쪽의 입력단에는, 선택 신호 배선(33)에 선택 펄스를 공급하도록 구성된 펄스 단자(50)가 접속되고, 다른 쪽의 입력단에는, 수직 선택 수단(41)으로부터의 출력이 접속된다.
이러한 구성에 의해, 수직 선택 수단(41)에 의해 선택된 신호 배선에만, 각 제어 펄스가 공급된다. 각 화소(23)로부터의 판독 동작은, 도 3에 나타내는 구동 신호와 함께, 다음과 같이 해서 수행된다.
도 3에 도시한 바와 같이, 전송 신호(펄스) S1은 전송 신호 배선(31)에 공급되고, 리세트 신호(펄스) S2는 리세트 신호 배선(32)에 공급되며, 선택 신호(펄스) S3은 선택 신호 배선(33)에 공급된다.
우선, 선택 펄스 S3 및 리세트 펄스 S2가 공급된다. 판독을 행하는 행의 선택 트랜지스터(29)와, 리세트 트랜지스터(27)가 ON되고, 증폭 트랜지스터(28)의 게이트(FD)가 리세트된다. 리세트 트랜지스터(27)가 OFF된 후, 각 화소(23)의 리세트 레벨에 대응하는 전압이 후단의 CDS 회로(43)에 판독된다. 다음으로, 전송 펄스 S1이 공급되고, 전송 트랜지스터(26)가 ON되어, 광전 변환 소자(22)에 축적된 전하가 FD, 즉, 증폭 트랜지스터(28)의 게이트에 전송된다. 전하의 전송 후에, 전송 트랜지스터(26)가 OFF되고, 축적되어 있었던 전하량에 따른 신호 레벨의 전압을 후단의 회로(43)에 판독한다.
CDS 회로(43)는 미리 판독해 둔 리세트 레벨과 신호 레벨과의 차를 계산하고, 화소마다의 증폭 트랜지스터의 임계 전압 Vth의 변동 등에 의해 발생하는 고정적인 패턴 노이즈를 상쇄한다. CDS 회로(43)에 축적된 신호가 열 선택 수단(42)에 의해 선택되면,선택된 신호는 수평 신호선(24)을 통해 AGC(Automatic Gain Control) 회로와 같은 후단의 회로에 판독되어서 처리된다.
도 4는 도 1의 화소 어레이 블록(2)의 개략적 단면 구조를 나타낸다. 화소 어레이부에서는, 반도체 기판(51)에 각 화소에 대응하는 복수의 광전 변환 소자(22)가 형성된다. 도 4에서는 광전 변환 소자(22)만을 나타내지만, 각 화소에는 전술한 기타의 MOS 트랜지스터(26, 27, 28, 29)가 형성된다. 이 반도체 기판(51) 위로 층간 절연막(52)을 통해서 복수의 배선층, 본 예에서는 3층의 배선층(53, 54, 55)이 형성된다. 이 배선층은 수직 신호선(34), 리세트 신호선(32), 전송 신호선(31), 선택 신호선(33), 전원선(30), 또한 이것들의 각 선과는 독립한 접속 전극(각 신호선과 MOS 트랜지스터와의 접속)에 대응한다.
여기서, 수평 및 수직 방향의 신호 배선(34, 32, 31, 33, 및 접속 전극)은 광전 변환 소자(22) 주위에 개구부가 형성 되도록 배열되어 있다. 전원 배선(30)은 제3 배선층(55)에 대응하고, 최상층에 형성된다. 이 전원선(33)이 되는 배선층(55)은 도 5에 도시한 바와 같이 광전 변환 소자(22)〔220, 221, 222, ...〕에 대응하는 개구(61)를 갖도록 형성된다. 이들 배선층(53∼55)은 차광층도 겸할 수 있다. 최상층의 층간 절연막, 소위 평탄화 막(62) 위로는, 컬러 필터(63)가 형성되며, 또한 컬러 필터 위에는 온 칩 마이크로렌즈(64)가 형성된다.
현재 고체 촬상 장치들은, 집광율을 향상시키기 위해서, 상기한 바와 같이 온 칩 마이크로렌즈를 포함하고 있다. 그러나, 촬상 영역에서 광이 경사지게 입사되는 주변부에서는,온 칩 마이크로렌즈에 의한 집광 중심이 광전 변환 소자의 중심으로부터 시프트된다. 따라서, 광전 변환 소자에의 집광율이 저하되어 감도가 저하된다. 이 감도 저하는 촬상 영역 중심에 비해 주변부에서 커지고, 쉐이딩(shading)의 원인이 된다. 이러한 쉐이딩을 억제하기 위해, 온 칩 마이크로렌즈가 시프트된다.
또한,CMOS 고체 촬상 장치는, 복수층의 배선층을 포함하기 때문에,입사광이 배선층에 의해 가려져서 쉐이딩을 야기한다. CCD 고체 촬상 장치는,CMOS 고체 촬상 장치와 구조가 다르므로, 입사광이 배선층에 의해 쉐이딩되지 않는다. 이것에 대하여, 특허 문헌 1, 2에는, 배선층도 시프트시켜 쉐이딩을 억제하는 것이 제안되어 있다.
그런데,CMOS 이미지 센서에서, 배선층을 시프트하는 것은, 전기적 접속을 유지한 채 행할 필요가 있다. 이 때문에, 도 5의 전원 배선을 형성하는 배선층(55) 등의 전체면 배선의 경우에는 배선의 쉬프트를 비교적 용이하게 행할 수 있지만, 상기 배선층(53, 54)과 같이 수평 및 수직 방향으로 연장되는 배선에 대해서는, 주변 회로와 접속되어 있기 때문에, 시프트할 수 없고, 이 배선층(53, 54)에 의해 입사광이 차폐되어, 쉐이딩이 발생하는 우려가 있다.
특히, 도 6에 도시한 바와 같이, 촬상 영역(61)에는, 각 광전 변환 소자(22)〔220, 221, 222〕를 포함하는 화소에 접속되는 배선(63)(배선층(53, 54)에 해당)이 형성되고, 주변 회로(62)에는, 여기서는, 수직 구동 회로에서는 수직 드라이버를 구성하는 MOS 트랜지스터(65)가 형성된다. 이 MOS 트랜지스터(65)는 한 쌍의 소스/드레인 영역(66, 67)과 게이트 전극(68)을 포함하고, 각각의 소스/드레인 영역(66, 67)에 전극(배선)(69, 70)이 접속된다. 그리고, 이 수직 드라이버를 구성하는 MOS 트랜지스터(65)는 그 전극(66, 67) 및 컨택트부(71)의 위치가 소정의 위치에 고정 되도록 형성된다. 따라서, 촬상 영역(61)의 배선(63)이 한쪽의 소스/드레인 영역(66)의 전극(69)과 접속하기 위해서는, 즉, 도 6에 도시한 바와 같이, 배선(63)을 연장해서 컨택트부(71)에 접속하기 위해서는, 배선(63)은 미리 정해진 위치에 형성되어야 하고, 촬상 영역의 동공 보정량(pupil correction amount)에 기초하여 시프트될 수 없다.
즉, 주변 회로(62)에서의 배선 위치는 고정된다. 그러므로, 경사 입사광이 쉐이딩되지 않도록 상기 배선층(53, 54)을 시프트시켜 형성하는 경우, 배선층(53 및 54)은 주변 회로(62)의 배선(69)과의 접속이 불가능하다. 이 때문에, 배선층(53, 54)을 시프트시킬 수 없다.
한편, 특허 문헌 2(도 7 참조)에는, 신호선의 위치와 주변 회로의 위치가 시프트되어 있어, 주변 회로의 이음 부분을 접속할 수 없는 것을 개선하기 위해, 주변 회로(84)에 각 배선 부재(86)를 설치해 각 주변 회로(84) 내의 배선(84A)과, 화소 어레이(80)의 동공 보정량에 기초해서 시프트된 화소 어레이(80)의 각 신호선(82)을 접속하는 방법이 제안되어 있다. 따라서, 신호선의 위치와 주변 회로의 위치가 정렬되지 못한 경우에는, 배선이 주변 회로에 접속될 수 있다. 그러나, 이러한 신호선(82)과 주변 회로의 배선(84A)이 배선 부재(86)를 이용하여 일체화되도록, 배선 패턴을 형성한 경우, 동공 보정량에 기초하여 각 배선 패턴마다 다른 레이아웃이 되므로, 배선 레이아웃용의 마스크 설계가 어렵게 된다.
본 발명의 목적은, 촬상 영역의 배선을 시프팅을 가능하게 하여, 보다 효율 적으로 쉐이딩을 제어할 수 있고, 배선 레이아웃용의 마스크 설계가 용이해지도록 하는 고체 촬상 장치와 그 제조 방법을 제공하는 것이다.
또한, 본 발명이 목적은, 그러한 고체 촬상 장치를 포함하는 카메라 모듈을 제공하는 것이다.
본 발명에 따른 고체 촬상 장치는, 광전 변환부와 트랜지스터 소자를 포함하는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고,동공 보정에 기초하여 시프트되는 촬상 영역의 배선과, 주변 회로의 시프트되지 않은 배선이, 배선들 중 어느 한쪽 또는 쌍방의 배선과 일체로 형성된 접속 확장부를 통해서 접속되어서 이루어지는 것을 특징으로 한다.
본 발명의 고체 촬상 장치에서는, 촬상 영역의 시프트된 배선과 주변 회로의 시프트되지 않은 배선 중 어느 한쪽, 또는 쌍방에 접속 확장부를 형성함으로써, 접속 확장부의 범위 내에서 촬상 영역의 배선의 시프트가 가능하게 되고, 시프트된 배선과 주변 회로의 배선이 접속될 수 있다.
본 발명에 따른 고체 촬상 장치는, 광전 변환부와 트랜지스터 소자를 포함하는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고, 동공 보정량에 기초하여 시프되는 촬상 영역의 배선이, 이 배선과 일체로 형성된 접속 확장부를 통해서 주변 회로 내의 소자의 컨택트 영역에 접속되어서 이루어지는 것을 특징으로 한다.
본 발명의 고체 촬상 장치에서는, 시프트된 배선과 일체로 접속 확장부를 형성하고, 이 접속 확장부의 범위 내에서 접속 확장부와 주변 회로측의 소자의 컨택트 영역을 접속하는 것에 의해, 촬상 영역의 배선의 시프트가 가능하게 된다.
본 발명에 따른 고체 촬상 장치의 제조 방법은, 광전 변환부와 트랜지스터 소자를 포함하는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고, 동공 보정량에 기초하여 시프트되는 촬상 영역의 배선과, 주변 회로의 시프트되지 않은 배선이 접속되는 고체 촬상 장치의 제조 방법으로서,촬상 영역의 배선과 주변 회로의 배선을 상이한 층에 형성하고, 배선들 중 어느 한쪽 또는 양쪽과 일체로 형성된 접속 확장부를 통해서 양쪽의 배선을 접속하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 고체 촬상 장치의 제조 방법에서는, 접속 확장부를 통해서 촬상 영역의 배선과 주변 회로의 배선이 접속하므로, 주변 회로의 배선을 시프트하지 않고 촬상 영역의 배선만을 시프트할 수 있다.
본 발명에 따른 고체 촬상 장치의 제조 방법은, 광전 변환부와 트랜지스터 소자를 포함하는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고, 동공 보정량에 기초하여 시프트된 촬상 영역의 배선과, 주변 회로의 시프트되지 않은 배선이 접속되는 고체 촬상 장치의 제조 방법으로서,접속 확장부를 통해 단일 배선층으로 접속되는 촬상 영역의 배선과 주변 회로의 배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 고체 촬상 장치의 제조 방법에서는, 접속 확장부를 통해서 촬상 영역측의 배선과 주변 회로의 배선을 접속하므로, 주변 회로측의 배선을 시프트하지 않고 촬상 영역의 배선만을 시프트할 수 있다. 1층의 배선층에서 상호 접속된 주변 회로의 배선 및 촬상 영역의 배선을 형성하므로, 제조 공정 수가 삭감될 수 있다.
본 발명에 따른 고체 촬상 장치의 제조 방법은, 광전 변환부와 트랜지스터 소자를 포함하는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고, 동공 보정량에 기초하여 시프트된 촬상 영역의 배선과, 상기 주변 회로의 시프트되지 않은 소자가 접속되는 고체 촬상 장치의 제조 방법으로서, 촬상 영역측의 배선과 해당 배선의 연장된 단부에서의 접속 확장부를 단일 배선층으로 형성하고, 접속 확장부와 상기 소자의 컨택트 영역을 접속하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 고체 촬상 장치에서는, 1층의 배선층에 의해 촬상 영역의 배선과 그 연장 끝부의 접속 확장부가 형성되고, 이 접속 확장부를 통해서 촬상 영역의 배선과 주변 회로의 소자의 컨택트 영역이 접속되므로, 주변 회로의 소자의 컨택트 영역을 시프트하지 않고, 촬상 영역의 배선만을 시프트할 수 있다.
본 발명에 따른 카메라 모듈은, 고체 촬상 장치와 광학 렌즈계를 구비하고, 고체 촬상 장치가, 광전 변환부와 트랜지스터 소자를 갖는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고, 동공 보정량에 기초하여 시프트된 촬상 영역의 배선과, 주변 회로의 시프트되지 않은 배선이, 배선들 중 어느 한쪽 또는 양쪽과 일체로 형성된 접속 확장부를 통해 접속되어서 이루어지는 것을 특징으로 한다.
본 발명에 따른 카메라 모듈은, 고체 촬상 장치와 광학 렌즈계를 구비하고, 고체 촬상 장치가, 광전 변환부와 트랜지스터 소자를 갖는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고, 동공 보정량에 기초하여 시프트되는 촬상 영역의 배선이, 이 배선과 일체로 형성된 접속 확장부를 통해서 주변 회로 내의 소자의 컨택트 영역에 접속되어서 이루어지는 것을 특징으로 한다.
본 발명에 따른 고체 촬상 장치에 따르면, 주변 회로측의 배선 혹은 소자의 컨택트 영역을 시프트하지 않고, 촬상 영역의 배선만을 시프트해서 형성할 수 있으므로, 다층 배선에 기인한 쉐이딩을 보다 효율적으로 제어할 수 있다. 또한, 배선 레이아웃용의 마스크 설계에서는, 접속 확장부와 일체인 배선의 패턴 데이터를 일정하게 하고, 접속 위치가 동공 보정량에 기초하여 변경될 수 있도록 마스크 설계를 할 수 있으므로, 마스크를 용이하게 설계할 수 있다.
본 발명에 따른 고체 촬상 장치의 제조 방법에 따르면, 주변 회로측의 배선 혹은 소자의 컨택트 영역을 시프트하지 않고, 촬상 영역의 배선만을 시프트해서 형성할 수 있으므로, 다층 배선에 기인한 쉐이딩이 보다 효율적으로 제어된 고체 촬상 장치를 제조할 수 있다.
본 발명에 따른 카메라 모듈에 따르면, 쉐이딩이 제어된 상기한 고체 촬상 장치를 구비하는 것에 의해, 고화질화를 도모할 수 있다.
<실시예>
이하, 도면을 참조해서 본 발명의 실시예를 설명한다.
도 8 내지 도 11에, 본 발명에 따른 고체 촬상 장치의 제1 실시예를 나타낸다. 도 8에 도시된 바와 같이, 고체 촬상 장치(101)는, 광전 변환 소자와 이 광전 변환 소자의 신호를 판독하는 복수의 MOS 트랜지스터로 형성되는 복수의 단위 셀이 2차원 어레이 형상으로 배열되는 촬상 영역과, 주변 회로를 포함한다. 단위 셀은, 1개의 광전 변환 소자와 복수의 MOS 트랜지스터로 형성된 1화소일 수도 있고, 혹은 복수의 MOS 트랜지스터가 복수의 광전 변환 소자에 의해 공유된 복수 화소로 형성될 수도 있다.
본 실시예의 고체 촬상 장치(101)에는, 예를 들어, 전술의 도 1 및 도 2에 나타내는 CMOS 이미지 센서, 또는 일부 변경한 CMOS 이미지 센서가 적용될 수 있다.
또한, 예를 들면 도 2에 있어서의 화소 출력선(34)과, 전송 신호선(31), 리세트 신호선(32) 및 선택 신호선(33)은, 최상층을 제외하는 다른 배선층으로 형성되고, 전원 전위 공급선(전원선)(30)은 최상층의 배선층으로 형성된다는 점에 주목한다. 리세트 신호선(32) 및 선택 신호선(33)은 동일한 배선층으로 형성된다.
본 실시예에서는, 도 8에 도시한 바와 같이, 배선(106, 107, 108)이 촬상 영역(102)의 광전 변환 소자(110, 111, 112)를 포함하는 각 화소에 접속되고, 동공 보정량에 기초하여 시프트된다. 배선(106, 107, 108)은 배선(125)과 일체로 형성된 접속 확장부(130)를 통해 주변 회로(103)에서 시프트되지 않은 배선(125)에 접속된다. 도 8은, 전술의 도 1의 화소 어레이 블록, 즉, 촬상 영역(2)과 수직 구동 회로(3)의 접속 부분을 나타낸다.
이 실시예에서는, 수직 구동 회로, 여기에서는 MOS 트랜지스터(121)로 형성되는 수직 드라이버(127, 128, 129)로부터 연장되는 배선(125)의 선단부(tip end portion)에서 동공 보정에 기초하는 배선 시프트 방향으로 미리 정해진 폭을 가진 접속 확장부(130)를 설치한다. 보다 구체적으로, 이 접속 확장부(130)는 적어도 촬상 영역(102)의 중심으로부터의 거리에 대하여 최대 시프트 폭에 대응한 폭을 가진다. 이 수직 드라이버(127, 128, 129)의 배선(125)은 시프트되지 않고 미리 정해진 위치에 고정된다.
한편, 촬상 영역(102)의 배선(106 내지 108)은 촬상 영역(102)의 중심으로부터 주변으로의 거리에 따라서, 동공 보정량에 대응하여 배치된 위치에 형성되고, 그 접속 단부가 수직 드라이버(127, 128, 129)의 배선(125)의 접속 확장부(130)에 접속된다. 배선(106∼108)은 촬상 영역(102)의 중심으로부터 주변에 향해서 점차 변이량이 많아지도록 형성된다.
여기서, 수직 드라이버(127, 128, 129)의 각각의 MOS 트랜지스터(121)는, 한 쌍의 소스/드레인 영역(122, 123)과, 게이트 절연막을 개재하여 형성한 게이트 전극(124)을 포함하며, 소스/드레인 영역(122, 123)에 컨택트부(120)를 통해서 배선(전극)(125, 126)이 형성된다. 한쪽의 소스/드레인 영역(122)의 배선(125)에 접속 확장부(130)가 형성된다.
신호선이 되는 배선(106∼108)은 수직 드라이버(127, 128, 129)의 배선(125)에 설치된 접속 확장부(130)에 대하여 순차적으로 옮겨져서 접속된다. 제1 실시예에서는, 촬상 영역(102)의 배선(106∼108), 수직 드라이버(127, 128, 129)의 배선(125) 및 접속 확장부(130)가 제1 배선층에 의해 일체로 형성된다.
접속 확장부(130)를 포함하는 배선(125)의 패턴 형상은 촬상 영역(102)의 수직방향의 전 화소에 대응해서 형성되는 모든 수직 드라이버의 배선(125)과 동일하게 할 수 있다. 즉, 1종류의 배선 패턴이 제공된다. 이 경우에는, 도 9에 도시한 바와 같이, 접속 확장부(130)의 중심으로부터 배선(125)이 연장되도록 패턴을 형성한다. 따라서, 접속 확장부(130)의 전폭 W3은 촬상 영역(102)의 중심으로부터의 거리에 대하여 최대 시프트 폭의 2배에 대응하고 또한 컨택트 가능하다.
도 9의 패턴 형상인 경우, 촬상 영역(102)의 중심을 통하는 수평 축으로 상부 영역과 하부 영역에서는,신호선이 되는 배선(106∼108)이 반대방향으로 시프트되기 때문에, 각각 접속 확장부(130)의 대략 절반의 영역이 접속에 사용되지 않게 된다.
따라서, 도 10a 및 10b에 도시한 바와 같이 접속 확장부(130)의 비사용되는 부분을 제거하고, 접속 확장부(130)를 가지는 배선(125)의 패턴 형상을 아래와 같이 형성할 수 있다. 구체적으로, 접속 확장부(130)는 경계로서 촬상 영역(102)의 중심을 통하는 수평 축으로 상부 영역 및 하부 영역에 대해 상호 대칭 형상을 갖고, 즉, 접속 확장부(130)〔130A,130B〕는 동공 보정량에 따른 최대 변이량 W2과 동일한 폭을 갖고 컨택트 폭 W3을 갖는다. 도 10a는 촬상 영역(102)의 상부 영역에 대한 배선 패턴을 나타낸다. 도 10b는 촬상 영역(102)의 하부 영역에 대한 배선 패턴을 나타낸다. 보다 구체적으로, 두 종류의 배선 패턴이 주변 회로(103)의 배선 패턴으로서 형성된다. 또한, 도 10a 및 도 10b의 배선 패턴은, 전술한 도 6에 나타내는 종래의 시프트되지 않은 배선(63)의 상태에 기초하여 형성된다.
시프트된 화소 출력선(34)(도 2 참조)과, 주변 회로의 시프트되지 않은 배선은, 도시하지는 않았지만, 주변 회로(103)의 배선에 설치된 전술한 접속 확장부(130)를 통해서 접속될 수 있다. 이 경우, 화소 출력선(34)은 제1 층 이외의 배선층으로 형성되고, 주변 회로(103)의 배선 및 접속 확장부(130)는 제1 배선층으로 형성되고,접속 확장부(130)와 화소 출력선(34)은 매립된 도전층을 통해서 접속될 수 있다.
또한, 전술한 바와 같이, 최상층의 배선층의 전원선(30)은 그 광전 변환 소자에 대응하는 개구 위치가 동공 보정량에 기초해서 중심으로부터 주변으로 향해서 시프트될 수 있다. 마찬가지로 온 칩 마이크로렌즈, 컬러 필터도 중심으로부터 주변으로 향해서 그 시프트되는 양이 증가되도록 형성될 수 있다.
도 11은 본 실시예의 촬상 영역의 개략적인 단면 구조를 나타낸다. 촬상 영역에는, 반도체 기판(91)에 각 화소에 대응하는 복수의 광전 변환 소자(22)가 형성된다. 도 11에서는 광전 변환 소자만 표시하지만, 각 화소에는 전술한 복수의 기타의 MOS 트랜지스터가 형성된다. 도 11에 도시한 바와 같이, 이 반도체 기판(91) 위에 층간 절연막(92)을 통해서 복수의 배선층, 본 예에서는 3층의 배선층(93, 94, 95)이 형성된다. 그리고, 이 3층의 배선층(93, 94, 95)은 그 각각의 개구 중심이 동공 보정량에 기초하여 광전 변환 소자(22)의 중심으로부터 시프트되고, 즉, 촬상 영역의 중심으로부터 주변으로 향해서 시프트될 수 있다. 최상층의 층간 절연막, 소위 평탄화 막(96) 위에 컬러 필터(97) 및 온 칩 마이크로렌즈(98)가 형성된다. 이 컬러 필터(97) 및 온 칩 마이크로렌즈(98)도, 마찬가지로 각각의 중심이 광전 변환 소자(22)의 중심으로부터 시프트되도록 형성될 수 있다.
제1 실시예의 고체 촬상 장치는 다음과 같이 제조된다. 반도체 기판의 촬상 영역의 형성 영역에 광전 변환 소자 및 트랜지스터로 형성되는 화소를 2차원 어레이 형상으로 형성하고, 주변 회로 형성 영역에 각 회로를 형성한다. 다음으로, 층간 절연막을 개재하여 제1 배선층을 형성하고, 제1 배선층에 대한 1회의 패터닝에 의해, 상호 접속된 촬상 영역측의 배선(106∼108), 접속 확장부(130) 및 주변 회로측의 배선(125)을 형성한다. 또한, 제1 배선층으로, 예를 들면, 화소 출력선과 접속되는 주변 회로의 배선을 접속 확장부를 포함하도록 형성한다. 다음으로, 층간 절연막이 형성되고, 상기 접속 확장부에 접속된 매립 도전층이 층간 절연막 상에 형성된다. 다음으로, 제2 배선층으로 매립 도전층에 접속되는 화소 출력선을 형성한다. 그 후, 층간 절연막을 개재하여 제3 배선층으로 전원선을 형성하고, 또한 평탄화 막을 개재하여 컬러 필터 및 온 칩 마이크로렌즈를 형성한다.
제1 실시예에 따른 고체 촬상 장치(101)에서는, 주변 회로(103)의 배선, 예를 들면, 수직 구동 회로의 배선(125)에, 동공 보정량에 기초하는 적어도 최대 시프트 폭 혹은 그 이상의 폭에 대응하는 미리 정해진 폭의 접속 확장부(130)가 형성되고, 이 접속 확장부(130)를 통해서 촬상 영역(102)의 시프트된 배선(106∼108)이 주변 회로에 접속된다. 따라서, 수직 구동 회로의 배선(125)을 시프트하지 않고, 촬상 영역(102)의 배선(106∼108)만을 옮길 수 있다. 그러므로, 쉐이딩이 보다 효율적으로 제어되는 고체 촬상 장치를 제공할 수 있다. 또한, 배선 레이아웃용의 마스크 설계에 대해서는, 주변 회로의 배선(125)과 그 선단에 제공된 접속 확장부(130)의 배선 패턴의 데이터를 일정하게 하고, 촬상 영역에서의 시프트된 배선(106∼108)에 접속된 배선의 위치를 동공 보정량에 기초해서 달리한 데이터를 이용해서 마스크를 설계할 수 있다. 따라서, 전술의 특허 문헌 2과 같이 각 배선 마다 이용되는 데이터를 다르게 해서 설계하는 경우에 비해, 마스크를 용이하게 설계할 수 있다.
제1 실시예에서는, 주변 회로(103)인 수직 구동 회로의 시프트되지 않은 배 선(125)에 접속 확장부(130)를 일체로 설치한 구성으로 했지만, 촬상 영역(102)의 시프트된 배선(106∼108)에 접속 확장부(130)를 일체로 설치한 구성이어도 무방하다.
도 12는 본 발명에 따른 고체 촬상 장치의 제2 실시예를 나타낸다. 본 실시예에 따른 고체 촬상 장치(138)는, 각각이 광전 변환 소자와 이 광전 변환 소자의 신호를 판독하는 복수의 MOS 트랜지스터로 형성되는 복수의 단위 셀이 2차원 어레이 형상으로 배열되는 촬상 영역과, 주변 회로를 포함한다. 단위 셀의 구성은 제1 실시예에서 설명한 바와 마찬가지이다.
본 발명의 제2 실시예에 있어서도, 제1 실시예로 설명한 바와 마찬가지로, 전술한 도 1 및 도 2에 나타내는 CMOS 이미지 센서를 적용할 수 있다. 각 신호선과 다층 배선층 간의 관계도 제1 실시예와 마찬가지로 할 수 있다.
도 12에 도시한 바와 같이, 본 발명의 제2 실시예에 의하면, 촬상 영역(102)의 광전 변환 소자(110, 111, 112)를 포함하는 각 화소에 접속되고, 동공 보정량에 기초하여 시프트된 신호선이 되는 배선(106, 107, 108)과, 주변 회로(103)의 시프트되지 않는 배선(125)이, 접속 확장부(140 및 141)를 통해서 상호 접속된다. 도 12는, 전술의 도 1의 화소 어레이 블록 즉 촬상 영역(2)과 주변 회로를 형성하는 수직 구동 회로(3)의 접속 부분을 나타내고 있다.
제2 실시예에서는, 촬상 영역(102)의 각 배선(106∼108)의 선단에 동공 보정에 기초하는 배선 시프트 방향으로 미리 정해진 폭을 가진 접속 확장부(140)가 설치된다. 한편, 수직 구동 회로, 여기에서는 MOS 트랜지스터(121)로 형성되는 수직 드라이버(127, 128, 129)로부터 연장되는 배선(125)의 선단에, 동공 보정에 기초하는 배선 시프트 방향으로 미리 정해진 폭을 가진 접속 확장부(141)가 설치된다. 즉, 이 접속 확장부(140, 141)는 적어도, 촬상 영역의 중심으로부터의 거리에 대하여 최대 시프트 폭에 대응한 폭을 가질 수 있다.
수직 드라이버(127, 128, 129)의 배선(125)은 시프트되지는 않지만 미리 정해진 위치에 고정된다. 촬상 영역의 배선(106∼108)은 촬상 영역의 중심으로부터 주변까지의 거리에 따라, 동공 보정량에 대응하여 배치된 위치에 형성된다. 배선(106∼108)은 촬상 영역(102)의 중심으로부터 주변으로 향해서 점차 변이량이 많아지도록 형성된다. 접속 확장부(140, 141)는 촬상 영역(102)과 주변 회로(103)의 경계 부근에 형성된다.
제2 실시예에서는, 수직 드라이버(127 내지 129)의 배선(125) 및 배선(125)의 선단의 접속 확장부(141)가 미리 정해진 배선층, 본 예에서는 제1 층으로 일체로 형성된다. 신호선으로서 기능하는 배선(106∼108) 및 배선(106∼108)의 선단의 접속 확장부(140)가 미리 정해진 층의 배선층, 본 예에서는 제2 층으로 일체로 형성된다. 대응하는 접속 확장부(140 및 141)는 층간 절연막에 형성된 매립 도전층을 통해서 접속된다. 구체적으로, 신호선으로서 기능하는 배선(106∼108)의 접속 확장부(140)는 수직 드라이버(127, 128, 129)의 배선(125)에 설치된 접속 확장부(141)에, 동공 보정량에 기초해서 순차적으로 시프트된 위치에서 접속된다.
각 수직 드라이버(127, 128, 129)의 MOS 트랜지스터(121)의 구성은 제1 실시예로 설명한 바와 마찬가지이므로, 상세한 설명을 생략한다.
선단에 형성된 각 접속 확장부(140, 141)를 포함하는 배선(106∼108, 125)의 패턴 형상은, 촬상 영역(102)의 수직 방향의 모든 화소에 대응해서 형성되는 모든 수직 드라이버의 배선(125)과 동일하게 할 수 있다 (도 13 참조). 즉, 1종류의 배선 패턴이 제공된다.
또한, 도 13의 패턴 형상인 경우도, 경계로서 촬상 영역(102)의 중심을 통하는 수평축에 있어 상부 영역과 하부 영역에서는,신호선이 되는 배선(106∼108)이 역방향으로 시프트되고, 각 접속 확장부(140, 134)의 대략 절반의 영역이 접속에 이용되지 않을 수 있다.
따라서,도 14a 및 도 14b에 도시한 바와 같이 접속 확장부(140, 141)의 비사용 부분은 제거되고, 접속 확장부(140, 141)를 가지는 배선(106∼108, 125)의 패턴 형상은 다음과 같이 형성될 수 있다. 구체적으로, 접속 확장부(140)는, 경계로서 촬상 영역(102)의 중심을 통하는 수평 축으로 상부 영역과 하부 영역에 대하여 대칭 형상을 갖고, 즉, 접속 확장부(140〔140A, 140B〕, 141〔141A, 141B〕)는 동공 보정량에 따른 최대 변이량 W2와 동일한 폭을 갖고, 컨택트 폭 W3을 가진다. 도 14a는 상부 영역의 배선 패턴을 나타내고, 도 14b는 하부 영역의 배선 패턴을 나타낸다. 보다 구체적으로, 이 경우, 촬상 영역(102)의 배선 패턴 및 주변 회로(103)의 배선 패턴으로서 각각 2종류의 배선 패턴이 형성된다. 또한, 도 14a 및 도 14b의 배선 패턴은, 전술한 도 6에 나타내는 종래의 시프트되지 않은 촬상 영역측의 배선(63)의 상태에 기초하여 형성된다는 점에 주목한다.
또한, 시프트되지 않은 배선(125)의 접속 확장부(141)는, 충분히 넒은 컨택 트 폭을 가지며, 시프트되는 배선(106∼108)의 접속 확장부(140)만이 도 13, 도 14a 및 도 14b에 나타내는 구성을 가질 수 있다. 또한, 접속 확장부(141, 140) 사이의 관계를 반대로 한 구성도 가능하다.
시프트된 화소 출력선(34)(도 2 참조)과, 주변 회로의 시프트되지 않은 배선은, 도시하지는 않았지만 전술한 바와 같이, 층간 절연막 내에 형성된 매립 도전 층을 개재하여 각각의 배선에 마찬가지로 설치된 접속 확장부를 이용하여 접속될 수 있다. 혹은, 화소 출력 배선(34) 및 화소 출력 배선(34)에 접속되는 주변 회로의 배선은 제1 실시예와 같이 제1 층의 배선층으로 형성될 수도 있다. 또한, 최상층의 배선층에서 형성되는 전원선은, 그 광전 변환 소자에 대응하는 개구 위치가 동공 보정량에 기초해서 중심으로부터 주변으로 향해서 시프트되도록 형성되며, 마찬가지로 온 칩 마이크로렌즈, 컬러 필터도 중심으로부터 주변으로 향해서 시프트될 수 있다. 이 제2 실시예의 촬상 영역의 개략적 단면 구조는 도 11과 같이 된다.
제2 실시예의 고체 촬상 장치의 제조는, 다음과 같이 행한다. 반도체 기판의 촬상 영역의 형성 영역에, 광전 변환 소자 및 트랜지스터로 형성되는 화소를 2차원 어레이 형상으로 형성하고, 주변 회로 형성 영역에 각 회로를 형성한다. 다음으로, 층간 절연막을 개재하여 제1 배선층을 패터닝해서 주변 회로, 예를 들면, 수직 구동 회로의 접속 확장부(141)가 일체로 형성된 배선을 형성할 수 있다. 이 제1 배선층으로, 예를 들면, 화소 출력선과, 화소 출력선에 접속되는 주변 회로의 배선을 형성한다. 다음으로, 층간 절연막을 형성하고, 이 층간 절연막에 접속 확장부(141)와 접속한 매립 도전층을 형성한다. 다음으로, 제2 배선층을 형성하고, 이 제2 배선층을 패터닝해서 촬상 영역과 일체로 형성된 접속 확장부(140)를 가진 배선을 형성한다. 여기서, 접속 확장부(140)가 매립 도전층과 접속되도록 배선을 형성한다. 그 후, 층간 절연막을 개재하여 제3 배선층으로 전원선을 형성하고, 또한, 평탄화 막을 개재하여 컬러 필터 및 온 칩 마이크로렌즈를 형성한다.
제2 실시예에 따른 고체 촬상 장치(138)에 따르면, 주변 회로(103)의 배선, 예를 들면, 수직 구동 회로의 배선(125), 및 촬상 영역(102)의 배선(106∼108) 중 어느 한쪽 또는 쌍방에 동공 보정량에 기초하는 적어도 최대 시프트 폭 혹은 그 이상의 폭에 대응하는 미리 정해진 폭의 접속 확장부(141, 140)를 설치하고, 양쪽 접속 확장부(141, 140)를 접속한다. 따라서, 수직 구동 회로의 배선(125)을 시프트하지 않고, 촬상 영역의 배선(106∼108)만을 옮길 수 있다. 따라서, 쉐이딩이 보다 효율적으로 제어되는 고체 촬상 장치를 제공할 수 있다. 또한, 배선 레이아웃용의 마스크 설계 시에는, 배선(125)과 그 선단에 제공된 접속 확장부(141)의 배선 패턴의 데이터를 일정하게 하고, 배선(106∼108)의 선단에 제공된 접속 확장부(140)와 접속 확장부(141)의 접속 위치를 동공 보정량에 기초해서 달리한 데이터를 이용해서 마스크를 설계할 수 있다. 따라서, 전술의 특허 문헌 2와 같이 각 배선 마다 이용되는 데이터를 다르게 해서 설계하는 경우에 비해, 마스크를 용이하게 설계할 수 있다.
도 15에 본 발명에 따른 고체 촬상 장치의 제3 실시예를 나타낸다. 본 실시예에 따른 고체 촬상 장치(151)는, 광전 변환 소자와 이 광전 변환 소자의 신호를 판독하는 복수의 MOS 트랜지스터로 형성되는 단위 셀들이 2차원 어레이 형상으로 배열되는 촬상 영역과, 주변 회로를 포함한다. 단위 셀의 구성은 본 발명의 제1 실시예에서 설명한 바와 마찬가지이다.
또한, 제3 실시예에 있어서도, 제1 실시예로 설명한 바와 마찬가지로, 전술한 도 1 및 도 2에 나타내는 CMOS 이미지 센서를 적용할 수 있다. 각 신호선과 다층 배선층의 관계도 본 발명의 제1 실시예와 마찬가지로 할 수 있다.
본 발명의 제3 실시예에서는, 도 15에 도시한 바와 같이 배선(106∼108)은, 촬상 영역(102)의 광전 변환 소자(110, 111, 112)를 포함하는 각 화소에 접속되고, 동공 보정량에 기초하여 시프트된다. 이 배선(106∼108)의 주변 회로(103)에 연장되는 연장 단부(153, 154, 155)에, 각각 접속 확장부(156)를 형성한다. 그리고, 제3 실시예에서, 연장 단부(153, 154, 155)는, 접속 확장부(156)를 통해, 주변 회로(103)의 소자, 본 예에서는 수직 구동 회로의 각 수직 드라이버(127, 128, 129)를 구성하는 MOS 트랜지스터(121)의 컨택트 영역(120)에 접속된다. 도 15는, 전술한 도 1의 화소 어레이 블록, 즉, 촬상 영역(2)과 주변 회로를 형성하는 수직 구동 회로(3)의 접속 부분을 나타내고 있다.
제3 실시예에서는, 촬상 영역(102)의 배선(106 ~108)의 연장 단부(153∼145)에, 동공 보정량에 기초하는 배선의 시프트된 방향으로 미리 정해진 폭을 가진 접속 확장부(156)가 설치된다. 이 접속 확장부(156)는 동공 보정량에 기초하는 적어도 최대 시프트 폭 혹은 그 이상의 폭에 대응하는 미리 정해진 폭을 가질 수 있다. 이 접속 확장부(156)는 수직 드라이버(127~129)를 형성하는 MOS 트랜지스터(121)의 한쪽의 소스/드레인 영역(122)의 컨택트 영역(120)에 접속된다. 컨택트 영역의 위치는 고정이다.
각 배선(106∼108)은 동공 보정량에 기초해서 옮겨지므로, 그 연장 단부(153∼155)와 일체로 형성된 접속 확장부(156)는, MOS 트랜지스터(121)의 소스/드레인 영역(122)의 컨택트 영역(120)에, 순차적으로 위치를 시프트해서 접속된다. 제3 실시예에서는, 배선(106∼108) 및 그 연장 단부의 접속 확장부(156)는 동일한 층의 배선층, 예를 들어, 제1 배선층으로 형성되고, 접속 확장부(156)와 소스/드레인 영역(122)의 컨택트 영역(120)은, 층간 절연막에 형성된 매립 도전층을 통해서 접속된다.
접속 확장부(156)의 패턴 형상은, 촬상 영역(102)의 수직 방향의 모든 화소에 대응해서 형성되는 모든 수직 드라이버의 배선(125)에 대하여 동일하게 형성될 수 있다. 구체적으로, 1종류의 배선 패턴이 제공된다. 접속 확장부의 구성은 제1 실시예에서 설명한 바와 마찬가지이다.
또한, 경계로서 촬상 영역(102)의 중심을 통하는 수평 축으로 상부 영역과 하부 영역에서는,신호선이 되는 배선(106∼108)이 역방향으로 시프트되기 때문에, 접속 확장부(156)의 패턴 형상은 촬상 영역(102)의 상부 영역과 하부 영역에 대하여 대칭형일 수 있다. 구체적으로, 접속 확장부(156)는 동공 보정량에 따른 최대 변이량과 동일한 폭을 갖고, 또한 컨택트 가능한 폭을 갖는 패턴 형상을 갖는다.
도시하지는 않았지만, 시프트된 화소 출력선(배선)과, 주변 회로의 배선이 시프트되지 않은 소자의 컨택트 영역도, 전술한 바와 같이 접속될 수 있다. 또한, 최상층의 배선층으로 형성되는 전원선은, 그 광전 변환 소자에 대응하는 개구 위치가 동공 보정량에 기초해서 중심으로부터 주변으로 향해서 시프트되도록 형성된다. 마찬가지로 온 칩 마이크로렌즈, 컬러 필터도 중심으로부터 주변으로 향해서 시프트된다. 이 제3 실시예의 촬상 영역의 개략적 단면 구조는 도 9와 같이 된다.
제3 실시예에 따른 고체 촬상 장치(151)에서는, 촬상 영역(102)의 배선(106∼108)의 연장 단부(153~155)에, 동공 보정량에 기초하는 미리 정해진 폭의 접속 확장부(156)가 설치된다. 이 접속 확장부(156)와 주변 회로의 소자의 컨택트 영역, 본 예에서는, 수직 구동 회로를 형성하는 MOS 트랜지스터(121)의 소스/드레인 영역(122)의 컨택트 영역(120)이 서로 접속된다. 따라서, 수직 구동 회로의 컨택트 영역(120)을 시프트하지 않고, 촬상 영역(102)의 배선(106∼108)만이 옮겨질 수 있다. 따라서, 쉐이딩이 보다 효율적으로 제어되는 고체 촬상 장치를 제공할 수 있다. 또한, 배선 레이아웃용의 마스크 설계시, 접속 확장부(156)의 패턴 데이터를 일정하게 하고, 접속 확장부(156)와 배선(106∼108)의 접속 위치를 동공 보정량에 기초해서 달리한 데이터를 이용해서 마스크를 설계할 수 있다. 따라서, 전술한 특허 문헌 2과 같이 각 배선마다 이용되는 데이터를 다르게 해서 설계하는 경우에 비해, 마스크를 용이하게 설계 할 수 있다.
본 실시예의 고체 촬상 장치는, 전자 기기 모듈, 카메라 모듈에 적용하는 것이 가능하다. 도 16에 전자 기기 모듈, 카메라 모듈의 실시예의 개략구성을 나타낸다. 도 16의 모듈 구성은, 전자 기기 모듈, 카메라 모듈로서 적용가능하다. 이 모듈(160)은 전술한 실시예 중 어느 하나의 고체 촬상 장치, 즉 CMOS 이미지 센서(101, 138 또는 151), 광학 렌즈(161), 입출력부(162), 신호 처리 장치(DSP: Digital Signal Processors)(163), 광학 렌즈계 제어용의 중앙 연산 장치(CPU)(164)를 조립해서 형성된다. 또한, 전자 기기 모듈, 혹은 카메라 모듈(165)은, CMOS 이미지 센서(101, 138 또는 151), 광학 렌즈계(161) 및 입출력부(162)만으로 형성될 수도 있다. 또한,모듈은 CMOS 이미지 센서(101, 138 또는 151), 광학 렌즈계(161), 입출력부(162) 및 신호 처리 장치(163)를 포함할 수도 있다.
본 발명의 전자기기 모듈, 카메라 모듈에 따르면, CMOS 이미지 센서에 있어서의 쉐이딩이 보다 효율적으로 제어될 수 있어 고화질화를 도모할 수 있다.
본 기술분야에 숙련된 자는, 첨부한 총구범위 또는 그 균등물의 범주 내에 존재하는 한, 디자인 요구 및 다른 요소에 따라, 다양한 변경, 조합, 서브 조합 및 대체가 가능함을 이해할 것이다.
본 발명에 따른 고체 촬상 장치에 따르면, 주변 회로의 배선 혹은 소자의 컨택트 영역을 움직이지 않고, 촬상 영역의 배선만을 시프트서 형성할 수 있으므로, 다층 배선에 기인한 쉐이딩을 보다 억제할 수 있다. 또한, 배선 레이아웃용의 마스크 설계에서는, 접속 확장부를 일체의 배선의 패턴 데이터를 일정하게 하고, 접속 위치를 동공 보정량에 기초해서 다르게 하여 마스크 설계를 할 수 있으므로, 용이하게 설계할 수 있다.
본 발명에 따른 고체 촬상 장치의 제조 방법에 따르면, 주변 회로의 배선 혹 은 소자의 컨택트 영역을 움직이지 않고, 촬상 영역의 배선만을 시프트서 형성할 수 있으므로, 다층 배선에 기인한 쉐이딩이 보다 억제된 고체 촬상 장치를 제조할 수 있다.
본 발명에 따른 카메라 모듈에 따르면, 상기 쉐이딩이 억제된 고체 촬상 장치를 구비하는 것에 의해, 고화질화를 도모할 수 있다.

Claims (10)

  1. 고체 촬상 장치로서,
    광전 변환부와 트랜지스터 소자를 갖는 화소가 배열된 촬상 영역과,
    주변 회로를 포함하고,
    동공 보정량에 기초하여 시프트되는 상기 촬상 영역의 배선과, 시프트되지 않은 상기 주변 회로의 배선은, 상기 배선들과 일체로 형성되는 접속 확장부를 통해 접속되고,
    상기 접속 확장부는, 당해 접속 확장부가 연장되는 배선에 수직인 방향으로 연장되고, 또한 당해 접속 확장부가 연장되는 배선과 동일한 배선 레벨에 있고,
    상기 접속 확장부는, 당해 접속 확장부가 상기 촬상 영역의 배선들 및 상기 주변 회로의 배선들 중 인접하는 것들에 대해 적어도 부분적인 오버랩을 갖게 설계되도록, 상기 촬상 영역의 복수의 배선 및 상기 주변 회로의 복수의 배선 각각과 일체로 형성되는,
    고체 촬상 장치.
  2. 제1항에 있어서,
    상기 접속 확장부는 상기 촬상 영역의 중심으로부터의 거리에 대해 최대 시프트된 폭 이상의 폭에 대응하는 폭을 갖는, 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 접속 확장부는 상기 촬상 영역과 상기 주변 회로 사이의 경계 부근에 형성되는, 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 촬상 영역의 배선과 상기 주변 회로의 배선은 서로 다른 배선층으로 형성되는, 고체 촬상 장치.
  5. 고체 촬상 장치로서,
    광전 변환부와 트랜지스터 소자를 갖는 화소가 배열된 촬상 영역과,
    주변 회로를 포함하고,
    동공 보정량에 기초하여 시프트되는 상기 촬상 영역의 배선은 당해 배선과 일체로 형성되는 접속 확장부를 통해 상기 주변 회로 내의 소자의 컨택트 영역에 접속되고,
    상기 접속 확장부는, 당해 접속 확장부가 연장되는 배선에 수직인 방향으로 연장되고, 또한 당해 접속 확장부가 연장되는 배선과 동일한 배선 레벨에 있고,
    상기 접속 확장부는, 당해 접속 확장부가 상기 촬상 영역의 배선들 및 상기 주변 회로의 컨택트 중 인접하는 것들에 대해 적어도 부분적인 오버랩을 갖게 설계되도록, 상기 촬상 영역의 복수의 배선 및 상기 주변 회로의 컨택트 각각과 일체로 형성되는,
    고체 촬상 장치.
  6. 광전 변환부와 트랜지스터 소자를 갖는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고, 동공 보정량에 기초하여 시프트되는 상기 촬상 영역의 배선과 시프트되지 않은 상기 주변 회로의 배선이 접속되는 고체 촬상 장치의 제조 방법으로서,
    상기 촬상 영역의 복수의 배선과 상기 주변 회로의 복수의 배선을 상이한 층에 형성하는 단계와,
    상기 배선들 양쪽과 일체로 형성되는 접속 확장부를 통해 상기 배선들의 쌍을 접속하는 단계를 포함하고,
    상기 접속 확장부는, 당해 접속 확장부가 연장되는 배선에 수직인 방향으로 연장되고, 또한 당해 접속 확장부가 연장되는 배선과 동일한 배선 레벨에 있고,
    상기 접속 확장부는, 당해 접속 확장부가 상기 촬상 영역의 배선들 및 상기 주변 회로의 배선들 중 인접하는 것들에 대해 적어도 부분적인 오버랩을 갖게 설계되도록, 상기 촬상 영역의 복수의 배선 및 상기 주변 회로의 복수의 배선 각각과 일체로 형성되는,
    고체 촬상 장치의 제조 방법.
  7. 광전 변환부와 트랜지스터 소자를 갖는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고, 동공 보정량에 기초하여 시프트되는 상기 촬상 영역의 배선과 시프트되지 않은 상기 주변 회로의 배선이 접속되는 고체 촬상 장치의 제조 방법으로서,
    상기 촬상 영역의 복수의 배선과 상기 주변 회로의 복수의 배선을, 인접하는 것들이 접속 확장부를 통해 서로 연결된 상태로 형성하는 단계를 포함하고,
    상기 접속 확장부는, 당해 접속 확장부가 연장되는 배선에 수직인 방향으로 연장되고, 또한 당해 접속 확장부가 연장되는 배선과 동일한 배선 레벨에 있고,
    상기 접속 확장부는, 당해 접속 확장부가 상기 촬상 영역의 배선들 및 상기 주변 회로의 배선들 중 인접하는 것들에 대해 적어도 부분적인 오버랩을 갖게 설계되도록, 상기 촬상 영역의 복수의 배선 및 상기 주변 회로의 복수의 배선 각각과 일체로 형성되는,
    고체 촬상 장치의 제조 방법.
  8. 카메라 모듈로서,
    고체 촬상 장치와,
    광학 렌즈 시스템을 포함하고,
    상기 고체 촬상 장치는, 광전 변환부와 트랜지스터 소자를 갖는 화소가 배열된 촬상 영역과, 주변 회로를 포함하고, 동공 보정량에 기초하여 시프트되는 상기 촬상 영역의 배선과 시프트되지 않은 상기 주변 회로의 배선은, 상기 배선들 중 한쪽 또는 양쪽과 일체로 형성되는 접속 확장부를 통해 접속되고,
    상기 접속 확장부는, 당해 접속 확장부가 연장되는 배선에 수직인 방향으로 연장되고, 또한 당해 접속 확장부가 연장되는 배선과 동일한 배선 레벨에 있고,
    상기 접속 확장부는, 당해 접속 확장부가 상기 촬상 영역의 배선들 및 상기 주변 회로의 배선들 중 인접하는 것들에 대해 적어도 부분적인 오버랩을 갖게 설계되도록, 상기 촬상 영역의 복수의 배선 및 상기 주변 회로의 복수의 배선 각각과 일체로 형성되는,
    카메라 모듈.
  9. 삭제
  10. 삭제
KR1020070051069A 2006-05-25 2007-05-25 고체 촬상 장치와 그 제조 방법, 및 카메라 모듈 KR101371843B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006145603A JP4193874B2 (ja) 2006-05-25 2006-05-25 固体撮像装置とその製造方法、及びカメラモジュール
JPJP-P-2006-00145603 2006-05-25

Publications (2)

Publication Number Publication Date
KR20070114054A KR20070114054A (ko) 2007-11-29
KR101371843B1 true KR101371843B1 (ko) 2014-03-07

Family

ID=38749141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070051069A KR101371843B1 (ko) 2006-05-25 2007-05-25 고체 촬상 장치와 그 제조 방법, 및 카메라 모듈

Country Status (5)

Country Link
US (2) US7940328B2 (ko)
JP (1) JP4193874B2 (ko)
KR (1) KR101371843B1 (ko)
CN (1) CN101079436A (ko)
TW (1) TWI341023B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4505488B2 (ja) * 2007-09-05 2010-07-21 シャープ株式会社 固体撮像素子および電子情報機器
US20090102211A1 (en) * 2007-10-22 2009-04-23 Amir Antar Portable pet waste receptacle
US8319301B2 (en) * 2008-02-11 2012-11-27 Omnivision Technologies, Inc. Self-aligned filter for an image sensor
JP5262180B2 (ja) * 2008-02-26 2013-08-14 ソニー株式会社 固体撮像装置及びカメラ
US8350939B2 (en) 2008-10-01 2013-01-08 Micron Technology, Inc. Vertical 4-way shared pixel in a single column with internal reset and no row select
JP5172584B2 (ja) * 2008-10-07 2013-03-27 株式会社東芝 撮像装置
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
JP5493448B2 (ja) * 2009-04-21 2014-05-14 ソニー株式会社 固体撮像装置および撮像装置
JP5783741B2 (ja) * 2011-02-09 2015-09-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP5971106B2 (ja) 2012-12-17 2016-08-17 株式会社デンソー 光センサ
JP6180882B2 (ja) * 2013-10-31 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、信号処理装置、および電子機器
US9947708B2 (en) 2015-02-13 2018-04-17 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
WO2023234069A1 (ja) * 2022-05-30 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001306641A (ja) 2000-04-27 2001-11-02 Victor Co Of Japan Ltd 半導体集積回路の自動配置配線方法
JP2003273342A (ja) * 2002-03-13 2003-09-26 Sony Corp 固体撮像素子及びその製造方法
KR20050043654A (ko) * 2003-11-05 2005-05-11 소니 가부시끼 가이샤 고체 촬상 장치
US20060249654A1 (en) 2005-05-06 2006-11-09 Silsby Christopher D Pixel with spatially varying sensor positions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3962561B2 (ja) * 2001-07-12 2007-08-22 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
JP3870088B2 (ja) 2001-12-26 2007-01-17 キヤノン株式会社 固体撮像装置及びシステム
JP3709873B2 (ja) 2003-02-19 2005-10-26 ソニー株式会社 固体撮像装置及び撮像カメラ
US7214920B2 (en) * 2005-05-06 2007-05-08 Micron Technology, Inc. Pixel with spatially varying metal route positions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001306641A (ja) 2000-04-27 2001-11-02 Victor Co Of Japan Ltd 半導体集積回路の自動配置配線方法
JP2003273342A (ja) * 2002-03-13 2003-09-26 Sony Corp 固体撮像素子及びその製造方法
KR20050043654A (ko) * 2003-11-05 2005-05-11 소니 가부시끼 가이샤 고체 촬상 장치
US20060249654A1 (en) 2005-05-06 2006-11-09 Silsby Christopher D Pixel with spatially varying sensor positions

Also Published As

Publication number Publication date
US8866941B2 (en) 2014-10-21
CN101079436A (zh) 2007-11-28
US7940328B2 (en) 2011-05-10
TWI341023B (en) 2011-04-21
US20070273779A1 (en) 2007-11-29
JP2007317870A (ja) 2007-12-06
JP4193874B2 (ja) 2008-12-10
US20110285901A1 (en) 2011-11-24
TW200746407A (en) 2007-12-16
KR20070114054A (ko) 2007-11-29

Similar Documents

Publication Publication Date Title
KR101371843B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 카메라 모듈
KR102398120B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US7935995B2 (en) Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus
TWI412271B (zh) 固態成像裝置、相機、及電子裝置
JP4553612B2 (ja) 撮像素子およびそれを備えた撮像装置
JP5364995B2 (ja) 固体撮像素子及びこれを用いた電子カメラ
KR101425218B1 (ko) 고체 촬상 장치 및 카메라
US9117728B2 (en) Solid-state imaging device, method of manufacturing same, and electronic apparatus
JP4788742B2 (ja) 固体撮像装置及び電子機器
KR102060843B1 (ko) 고체 촬상 소자 및 전자 기기
JP2007095917A (ja) 固体撮像装置
CN102005461A (zh) 固体摄像器件、固体摄像器件制造方法和电子装置
KR20150002593A (ko) 고체 촬상 장치 및 전자 기기
JP2008218648A (ja) 撮像装置およびカメラ
KR20210044793A (ko) 고체 촬상 소자
JP5135772B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 5