KR101353723B1 - 고임피던스 전기 연결 비아 - Google Patents

고임피던스 전기 연결 비아 Download PDF

Info

Publication number
KR101353723B1
KR101353723B1 KR1020127012540A KR20127012540A KR101353723B1 KR 101353723 B1 KR101353723 B1 KR 101353723B1 KR 1020127012540 A KR1020127012540 A KR 1020127012540A KR 20127012540 A KR20127012540 A KR 20127012540A KR 101353723 B1 KR101353723 B1 KR 101353723B1
Authority
KR
South Korea
Prior art keywords
split ring
ring resonator
conductor
split
signal line
Prior art date
Application number
KR1020127012540A
Other languages
English (en)
Other versions
KR20120083460A (ko
Inventor
크리스토퍼 피 위랜드
Original Assignee
자일링크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자일링크스 인코포레이티드 filed Critical 자일링크스 인코포레이티드
Publication of KR20120083460A publication Critical patent/KR20120083460A/ko
Application granted granted Critical
Publication of KR101353723B1 publication Critical patent/KR101353723B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09463—Partial lands, i.e. lands or conductive rings not completely surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

비아(106)가 통상적으로 그에 연결된 신호 라인(102, 128)보다 낮은 임피던스를 가진다. 임피던스 부정합을 가져오는 노이즈 및 반사된 신호는 회로가 원하는 것보다 훨씬 더 낮은 주파수에서 동작될 것을 필요로 할 수 있다. 실시예는, 비아(106)의 각각의 단부에 분할 링 공진기(104, 112, 120, 126)를 추가함으로써 더 높은 임피던스를 갖는 비아(106)를 제공하는 것에 의해, 회로에서의 임피던스 부정합을 방지하고 기술 분야의 진보를 달성한다.

Description

고임피던스 전기 연결 비아{HIGH IMPEDANCE ELECTRICAL CONNECTION VIA}
하나 이상의 실시예는 일반적으로 비전도성 층에 의해 분리된 도체들 사이에 신호 경로를 제공하는 비아에 관한 것으로서, 상세하게는 증가된 임피던스를 갖는 비아에 관한 것이다.
집적 회로 장치(IC) 또는 인쇄 회로 기판(PCB)에 포함된 회로는 종종 절연성 비전도성 층에 의해 분리되어 있는 다수의 신호 라인 층으로 이루어져 있다. 비아를 통해 상이한 층의 신호 라인간에 신호가 전송된다. 비아는 전기도금, 환상 링(annular ring)의 사용, 또는 작은 리벳에 의해 전도성으로 만들어진 비전도성 층 사이의 구멍이다.
회로 내의 신호 라인은, 표준적인 특성 임피던스(50 오옴 등)를 갖도록, 통상적으로 일정 폭을 가지며 근방의 접지 및 전원 라인 또는 평면에 대해 일정 간격만큼 떨어져 있다. 임피던스 부정합으로 인해 야기되는 신호 변동 및 왜곡을 감소시키기 위해 이것이 행해진다. 임피던스의 정합은 중요한데 그 이유는 부정합으로 인해 신호가 부정합의 지점에서 반사될 것이기 때문이다. 반사된 신호는 노이즈를 야기하고 전방으로 전파되는 신호를 왜곡시킨다. 임피던스 부정합의 단점은 클록 사이클이, 트랜지스터가 온 또는 오프 스위칭될 때 발생되는 점진적인 상승 및 하강에 대해 짧은 시간 동안, 회로에서 전파되는 신호가 안정된 값으로 유지되는 것을 좌우할 수 있는 고속 회로에서 특히 심각하다. 임피던스 부정합에 의해 발생되는 노이즈 및 왜곡이 스위칭 천이(switching transition)로서 인식될 수 있다.
차동 신호에 대한 비아들은 통상적으로 자신들에 연결된 신호 라인보다 낮은 임피던스를 갖기 때문에, 임피던스 부정합은 원하는 것보다 훨씬 더 낮은 주파수에서 회로가 동작될 것을 요구할 수 있다. 하나 이상의 실시예는 상기한 문제점들 중 하나 이상을 해결할 수 있다.
일 실시예에서, 전기 연결 비아가 제공된다. 비아는 비전도성 층을 통해 전기 신호를 연결하는 도체 및 적어도 제1 세트 및 제2 세트를 포함하는 분할 링 공진기(split ring resonator) 세트를 포함할 수 있다. 제1 및 제2 세트 각각은 적어도 제1 및 제2 분할 링 공진기를 포함하는 분할 링 공진기를 포함할 수 있다. 제1 분할 링 공진기 세트는 비전도성 층에 실질적으로 평행한 제1 층에 위치될 수 있다. 제2 분할 링 공진기 세트는 비전도성 층에 실질적으로 평행한 제2 층에 위치될 수 있다. 제1 분할 링 공진기 세트는 도체의 제1 단부에 근접하여 위치될 수 있고, 제2 분할 링 공진기 세트는 도체의 제2 단부에 근접하여 위치될 수 있으며, 도체의 제1 단부는 도체의 제2 단부의 반대쪽에 있다.
이 비아에서, 도체는 제1 분할 링 공진기 세트 및 제2 분할 링 공진기 세트 각각 내에서 실질적으로 중앙에 있을 수 있다. 제1 분할 링 공진기 세트 및 제2 분할 링 공진기 세트 각각은 모든 다른 전도성 물질로부터 전도적 절연(conductively isolated)되어 있을 수 있다. 각각의 세트의 제1 분할 링 공진기의 가장 바깥쪽 직경(outermost diameter)은 각각의 세트의 제2 분할 링 공진기의 가장 안쪽 직경(innermost diameter)보다 작을 수 있고, 도체의 가장 바깥쪽 직경은 각각의 세트의 제1 분할 링 공진기의 가장 안쪽 직경보다 작을 수 있다. 제1 및 제2 층이 비전도성 층 내부에 있을 수 있거나, 다른 대안으로서, 제1 및 제2 층이 비전도성 층 외부에 있을 수 있다. 커패시터가 각각의 분할 링 공진기의 스플릿(split)에 걸쳐 결합되어 있을 수 있다. 제1 신호 라인은 도체의 제1 단부에 연결될 수 있고, 제2 신호 라인은 도체의 제2 단부에 연결될 수 있다. 제1 및 제2 전기 전도성 평면은 각자의 기준 전압에 결합될 수 있고, 각각 제1 및 제2 분할 링 공진기 세트에 전자기 결합(electromagnetically coupled)될 수 있다.
전기 연결 비아를 제공하는 방법은 제1 분할 링 공진기 세트를 도체의 제1 단부에 근접하여 배치하는 단계 - 도체는 비전도성 층을 통해 전기 신호를 연결시킴 -, 및 제2 분할 링 공진기 세트를 도체의 제1 단부의 반대쪽에 있는 도체의 제2 단부에 근접하여 배치하는 단계를 포함할 수 있다. 제1 분할 링 공진기 세트는 비전도성 층에 실질적으로 평행한 제1 층에 위치되어 있고, 제2 분할 링 공진기 세트는 비전도성 층에 실질적으로 평행한 제2 층에 위치되어 있다.
이 방법에서, 도체는 제1 분할 링 공진기 세트 및 제2 분할 링 공진기 세트 각각 내에서 실질적으로 중앙에 있을 수 있다. 제1 분할 링 공진기 세트 및 제2 분할 링 공진기 세트 각각은 모든 다른 전도성 물질로부터 전도적 절연되어 있을 수 있다. 각각의 세트의 제1 분할 링 공진기의 가장 바깥쪽 직경은 각각의 세트의 제2 분할 링 공진기의 가장 안쪽 직경보다 작을 수 있고, 도체의 가장 바깥쪽 직경은 각각의 세트의 제1 분할 링 공진기의 가장 안쪽 직경보다 작을 수 있다. 이 방법은 제1 신호 라인을 도체의 제1 단부에 연결시키는 단계, 및 제2 신호 라인을 도체의 제2 단부에 연결시키는 단계를 추가로 포함할 수 있다. 각각의 세트의 제1 분할 링 공진기의 스플릿은 각각의 세트의 제2 분할 링 공진기의 스플릿의 반대쪽에 있을 수 있다.
다른 실시예에서, 반도체 구조물(semiconductor structure)이 제공된다. 이 구조물은 전기 전도성 비아, 제1 금속층에 위치되어 있고 비아의 제1 단부에 연결되어 있는 제1 신호 라인, 및 제2 금속층에 위치되어 있고 비아의 제2 단부에 연결되어 있는 제2 신호 라인을 포함할 수 있다. 제1 분할 링 공진기 세트 및 제2 분할 링 공진기 세트는 적어도 2개의 동심 분할 링 공진기(concentric split ring resonator)를 포함할 수 있고, 제1 및 제2 금속층에 실질적으로 평행인 각자의 평면에 위치되어 있다. 비아의 단부의 주변부가 각자의 제1 및 제2 금속층 상의 제1 및 제2 세트의 가장 안쪽 링의 돌출부(projectio)에 의해 실질적으로 둘러싸여 있도록 제1 및 제2 분할 링 공진기 세트가 위치되어 있다.
이 반도체 구조물에서, 비아는 제1 금속층 상의 제1 분할 링 공진기 세트 내에서 실질적으로 중앙에 있을 수 있고, 제2 금속층 상의 제2 분할 링 공진기 세트 내에서 실질적으로 중앙에 있을 수 있다. 각각의 분할 링 공진기는 모든 다른 전도성 물질로부터 전도적 절연되어 있을 수 있다. 각각의 세트의 분할 링 공진기는 상이한 직경을 가질 수 있고, 가장 작은 직경을 갖는 분할 링 공진기의 가장 안쪽 직경이 비아의 직경보다 클 수 있다. 제1 및 제2 분할 링 공진기 세트는 제1 및 제2 금속층과 접하고 있는 영역 밖에 있는 층을 차지할 수 있거나, 다른 대안으로서, 제1 및 제2 분할 링 공진기 세트는 제1 및 제2 금속층과 접하고 있는 영역 내에 있는 층을 차지할 수 있다. 반도체 구조물은 또한 각각의 분할 링 공진기의 스플릿에 걸쳐 결합되어 있는 커패시터를 포함할 수 있다. 제1 및 제2 분할 링 공진기 세트가 비아에 전자기 결합될 수 있다.
또 다른 실시예에서, 회로 기판이 제공된다. 회로 기판은 적어도 하나의 전기 전도성 신호 라인을 포함하는 2개 이상의 층 - 제1 층 및 제2 층을 포함함 - 을 포함할 수 있고, 여기서 제1 및 제2 층은 비전도성 물질에 의해 분리되어 있을 수 있다. 회로 기판은 또한 비전도성 물질을 통해 뻗어 있는 적어도 하나의 전기 전도성 비아를 포함할 수 있고, 제1 및 제2 층의 신호 라인을 결합시킬 수 있다. 분할 링 공진기 세트 - 적어도 제1 세트 및 제2 세트를 포함함 - 도 역시 포함될 수 있다. 각각의 세트는 복수의 동심 분할 링 공진기 - 적어도 제1 및 제2 분할 링 공진기를 포함함 - 를 포함할 수 있다. 제1 분할 링 공진기 세트는 제1 층에 실질적으로 평행한 제1 평면에 위치될 수 있다. 이와 마찬가지로, 제2 분할 링 공진기 세트는 제2 층에 실질적으로 평행한 제2 평면에 위치될 수 있다. 비아가 제1 및 제2 층 상의 각각의 분할 링 공진기 세트의 돌출부 내에서 실질적으로 중앙에 있도록 비아와 제1 및 제2 세트가 위치될 수 있다.
이 회로 기판에서, 제3 및 제4 층은 비전도성 물질이 차지하는 영역 내에 있을 수 있다. 각각의 분할 링 공진기는 모든 다른 전도성 물질로부터 전도적 절연되어 있을 수 있다.
다양한 다른 실시예가 이하의 상세한 설명 및 특허청구범위에 기재되어 있다는 것을 잘 알 것이다.
비아의 각각의 단부에 분할 링 공진기(SSR)를 추가함으로써 보다 높은 임피던스가 달성된다.
첨부 도면을 참조하면서 이하의 상세한 설명을 읽어보면 다양한 측면 및 이점이 명백하게 될 것이다.
도 1은 분할 링 공진기로 구성된 비아의 사시도.
도 2는 분할 링 공진기로 구성된 비아의 평면도.
도 3a는 링당 2개의 스플릿을 갖는 분할 링 공진기 구성을 나타낸 도면.
도 3b는 링당 4개의 스플릿을 갖는 분할 링 공진기 구성을 나타낸 도면.
도 4는 4개의 분할 링 공진기를 갖는 분할 링 공진기 세트를 나타낸 도면.
도 5는 증가된 커패시턴스로 구성된 분할 링 공진기 세트를 나타낸 도면.
도 6a는 8각형 분할 링 공진기 세트를 나타낸 도면.
도 6b는 정사각형 분할 링 공진기 세트를 나타낸 도면.
도 7a는 2개의 분할 링 공진기 세트로 구성된 비아의 측면도.
도 7b는 4개의 분할 링 공진기 세트로 구성된 비아의 측면도.
도 7c는 6개의 분할 링 공진기 세트로 구성된 비아의 측면도.
도 7d는 4개의 분할 링 공진기 세트로 구성된 비아의 측면도로서, 모든 분할 링 공진기 세트가 신호 라인 사이에 배치되어 있음.
도 8a는 2개의 분할 링 공진기 세트로 구성된 비아 및 기준 전압을 갖는 2개의 전도성 플레이트를 나타낸 도면.
도 8b는 분할 링 공진기 세트로 구성된 비아 및 기준 전압을 갖는 전도성 플레이트의 평면도.
도 9는 시뮬레이션을 통해 분할 링 공진기 설계 파라미터를 결정하는 프로세스의 플로우차트.
하나 이상의 실시예는 회로에서의 임피던스 부정합을 방지한다. 비아의 각각의 단부에 분할 링 공진기(split ring resonator, SSR)를 추가함으로써 보다 높은 임피던스가 달성된다.
분할 링 공진기는 하나의 위치(또는 몇개의 위치)에서 공기 또는 다른 유전체 물질의 비전도성 간극(non-conductive gap)에 의해 단절되어 있는 전도성 링(conductive ring)으로 이루어져 있다. 링이 전자기장에 위치될 때, 전자기 변동은 금속 링에 원형 전류(circular electric current)가 유도되게 하고, 이는 차례로 간극에 걸쳐 전하가 누적되게 한다. 간극에 있는 전하로 인해 증가하는 전기장은 원형 전류를 방해하여, 에너지가 (주로) 간극 근방에 저장되게 하고 자기장 에너지가 링으로 둘러싸인 영역에 집중되게 한다. 따라서, 분할 링 공진기는 수직 자기장에 반응하는 공진기이고, 간극의 유효 커패시턴스 및 링에 의해 정의되는 루프의 유효 인덕턴스에 의해 특징지워질 수 있다. 이는 공진 주파수
Figure 112012038813741-pct00001
(단, L은 링의 인덕턴스이고, C는 분할 링 공진기의 커패시턴스임)을 갖는 LC 공진 회로의 관점에서 이해될 수 있다. 신호가 비아에 연결된 신호 라인을 통해 지나갈 때, 전류는 전자기장을 발생하고, 이 전자기장은 분할 링 공진기를 통해 지나간다. 신호 에지(signal edge)의 상승 및 하강은 전자기장의 변화를 야기하고, 이는 링에 전류를 유도하여 분할 링 공진기가 공진하게 한다. 링의 공진은 자기장을 변경시키고 그로써 비아 및 신호 라인 연결부의 유도 임피던스를 변경시킨다. 분할 링 공진기의 공진 응답 및 전자기장에 대한 그의 효과는 분할 링 공진기의 구성 및 배치에 의존한다.
도 1은 분할 링 공진기로 구성된 비아의 사시도를 나타낸 것이다. 비아(106)는, 각각, 비아의 상부 및 하부에서 신호 라인(102, 128)에 결합되어 있다. 신호 라인(128) 상부에 그리고 신호 라인(102) 하부에, 비아(106)를 실질적으로 둘러싸고 있는 2개의 각자의 분할 링 공진기 세트가 있다. 분할 링 공진기 세트는, 2개의 링이 비아를 에워싸고 있다는 점에서, 비아를 실질적으로 둘러싸고 있다. 도시된 각각의 세트는 2개의 분할 링 공진기 - 외측 분할 링 공진기(104, 120) 및 내측 분할 링 공진기(112, 126) - 를 포함한다. 내측 및 외측 분할 링 공진기는 위치(108, 110, 122, 124)에서 분할되어 있다. 링 세트는 신호 라인(102)으로부터 전도적 절연되어 있도록 z축을 따라 위치되어 있다.
설명의 편의상, 기술된 요소들 사이의 위치 관계를 기술하기 위해 위쪽, 아래쪽, 상부 및 하부라는 용어가 사용되고 있다. 당업자라면, 구조물을 거꾸로 뒤집는 것이 구조물의 특성을 변경하지 않을 것이기 때문에, 이들 용어가 제한하기 위한 것이 아님을 잘 알 것이다.
실제로, 신호 라인(128, 102)은 비전도성 층(도시 생략)에 의해 분리되어 있다. 신호 라인은 비전도성 층과 접하고 있는 2개의 평행한 평면에 있다. 도시된 비아 구성에서, 2개의 분할 링 공진기 세트는 2개의 신호 라인 평면 사이의 비전도성 층 내에 위치되어 있다. 분할 링 공진기 세트는 다른 대안으로서 신호 라인 평면 사이에 위치되어 있다고 말해질 수 있다. 이들 문구는 본 명세서에서 서로 바꾸어 사용될 수 있다.
분할 링 공진기 세트는 비아의 단부 가까이에 위치되어 있지만 분할 링 공진기 세트를 신호 라인으로부터 전도적 절연시키기에 충분한 거리만큼 신호 라인 평면으로부터 분리되어 있다. 비아(106)는 중실 원통(solid cylinder)일 수 있거나, 다른 대안으로서, 벽이 전도성 물질을 가지는 중공 원통(hollow cylinder)일 수 있다. 분할 링 공진기의 공진 주파수를 조정함으로써, 신호 라인 및 바이를 통해 흐르는 전류에 의해 생성된 자기장의 변동에 대한 저항이 조정되고 비아의 임피던스가 증가될 수 있다.
도 2는 도 1의 구성된 비아의 평면도를 나타낸 것이다. 비아(208)는 분할 링 공진기 세트(202, 204) 내에서 중앙에 있다. 내측 링과 외측 링의 스플릿(206, 210)이, 각각, 서로의 반대쪽에 있도록 분할 링 공진기가 배향되어 있다. 분할 링 공진기의 공진 응답은 분할 링 공진기의 커패시턴스에 의존적이다. 분할 링 공진기의 커패시턴스는 스플릿과 인접한 링 사이의 간극으로부터 나온다. 간극은 기본적으로 평행판 커패시터(parallel plate capacitor)를 형성한다. 평행판 커패시터에서, 커패시턴스는 도체판의 표면적에 정비례하고 도체판들 사이의 분리 거리에 반비례한다. 커패시턴스는 하기의 식에 의해 주어지고,
Figure 112012038813741-pct00002
, 여기서 C는 간극의 커패시턴스이고,
Figure 112012038813741-pct00003
는 분리판(separator)의 유전율이며, A는 평행판의 면적이고, S는 분리 거리 또는 간극 크기이다. 간극 크기를 증가시키면 커패시턴스가 감소되고, 따라서 분할 링 공진기의 공진 주파수가 증가된다.
이와 유사하게, 분할 링 공진기는 다양한 수의 링 스플릿을 포함할 수 있다. 도 3a는 링당 2개의 스플릿을 갖는 분할 링 공진기 구성을 나타낸 것이다. 이 구성에서, 내측 및 외측 스플릿은 링들 중 하나의 90도 회전만큼 분리되어 있다. 도 3b는 링당 4개의 스플릿을 갖는 분할 링 공진기 구성을 나타낸 것이다. 이 구성에서, 내측 및 외측 스플릿은 링들 중 하나의 45도 회전만큼 분리되어 있다. 링 스플릿의 수를 증가시키면 각각의 링에서의 커패시터의 수가 증가된다. 그렇지만, 링들이 직렬로 연결되어 있기 때문에, 커패시턴스가 감소된다. 부가의 스플릿이 추가됨에 따라, 각각의 링의 커패시턴스는 1/(C1+C2+C3 … Cn)으로 되고, 여기서 각각의 개별 스플릿의 커패시턴스는 이 식의 분모에 표현되어 있다. 따라서, 도 3b의 분할 링 공진기에서의 스플릿을 수를 2배로 할 시에, 얻어지는 커패시턴스는 도 3a의 분할 링 공진기의 커패시턴스의 1/2이다. 그 결과, 분할 링 공진기 세트의 공진 주파수가 증가된다.
이와 달리, 분할 링 공진기 링의 수를 증가시킴으로써 커패시턴스가 증가될 수 있다. 부가의 링에 의해 링들 사이의 상호 커패시턴스가 증가되고, 이는 차례로 각각의 세트 내의 분할 링 공진기의 공진 주파수를 감소시킨다.
도 4는 4개의 분할 링 공진기(402, 404, 406, 408)를 갖는 분할 링 공진기 세트를 나타낸 것이다. 인접한 공진기 링의 배향은 공진기 링의 상호 커패시턴스를 변화시킨다. 도 4에 도시된 구성에서, 내측 링 및 외측 링의 링 스플릿이 서로의 반대쪽에 있도록 인접한 링이 배향되어 있다. 그렇지만, 이러한 배향은 필수적인 것은 아니며, 하나 이상의 다른 실시예는 상이한 배향을 포함할 수 있다. 다양한 응용에 대해 내측 스플릿 및 외측 스플릿의 배향이 조정될 수 있다는 것을 잘 알 것이다. 인접한 링의 스플릿이 일렬로 정렬되도록 공진기 링이 대칭 배향되어 있을 수 있다. 스플릿이 대칭 배향되도록 인접한 링이 일렬로 정렬되어 있을 때, 상호 커패시턴스는 아주 작아지게 된다. 대칭 배향되어 있을 때, 링의 수의 증가는 시스템의 커패시턴스에 거의 영향을 주지 않을 것이다. 간극을 서로로부터 더 멀리 떨어지게 이동시키도록 링이 배향되어 있기 때문에, 상호 커패시턴스가 증가된다. 하나 이상의 실시예를 구현하는 데 사용되는 분할 링 공진기 세트가 임의의 수의 링을 포함할 수 있다는 것을 잘 알 것이다.
그에 부가하여, 더 많은 커패시턴스가 필요한 경우, 그 커패시턴스를 설정하기 위해 간극의 각각의 측면에 커패시터가 결합될 수 있다. 도 5는 증가된 커패시턴스를 갖는 분할 링 공진기 세트를 나타낸 것이다. 이 세트는 내측 분할 링(504) 및 외측 분할 링(502)을 포함한다. 커패시터(506, 508)가 각자의 내측 및 외측 링의 링 스플릿 간극(ring split gap)에 걸쳐 연결되어 있다.
커패시턴스를 조정하기 위해 링의 폭도 역시 변화될 수 있다. 링 폭을 변경하는 것의 효과는 인접한 링들 사이의 상호 커패시턴스에 의해 좌우된다. 링의 깊이를 증가시키면 인접한 링들 사이의 표면적이 증가된다. 따라서, 링의 깊이를 증가시키면 커패시턴스가 증가될 것이다. 실제로, 분할 링의 크기, 폭, 직경 및 개수는 신호 라인 및 구성요소의 크기, 길이 및 간격(clearance)에 대한 패키지 설계 규칙에 의해서만 제한된다. 예를 들어, 비아에 의해 제공되는 전도성 신호 경로로부터의 특정 거리가 유지되도록 분할 링 공진기의 내측 링의 직경이 제한될 수 있다.
다양한 실시예에서 사용될 수 있는 분할 링 공진기가 원형 링으로 제한되지 않는다. 분할 링 공진기가 아주 다양한 상이한 형상으로 제조될 수 있다. 도 6a 및 도 6b 각각은 사용될 수 있는 비원형의 분할 링 공진기 세트를 나타낸 것이다. 도 6a는 8각형 분할 링 공진기 세트를 나타낸 것이다. 도 6b는 정사각형 분할 링 공진기 세트를 나타낸 것이다. 도 6b에 도시된 정사각형 분할 링 공진기가 분할 링 공진기 응용에서 통상적으로 사용되는데, 그 이유는 이들이 작은 규모로 제조하기 쉽기 때문이다. 당업자라면 설계 제약조건 및 목적에 따라 다양한 다른 다각형 중 임의의 것이 구성될 수 있다는 것을 잘 알 것이다.
도 7a, 도 7b, 도 7c, 및 도 7d는 다양한 구성의 분할 링 공진기를 갖는 비아의 측면도를 나타낸 것이다. 이들 도면은 분할 링 공진기 세트가 각각의 신호 라인의 위쪽에 또는 아래쪽에 위치될 수 있다는 것을 나타내고 있다. 또한, 주어진 구성에서 다양한 수의 분할 링 공진기 세트가 사용될 수 있다. 한 예시적인 구성은 동일한 수의 세트가 각각의 신호 라인과 연관되어 있도록 짝수개의 분할 링 공진기 세트를 이용한다. 제1 신호 라인과 연관된 분할 링 공진기 세트의 배치는 제2 신호 라인과 연관된 세트의 배치와 흡사하다. 분할 링 공진기 세트가 제1 신호 라인으로부터 거리 D에 위치되어 있는 것에 대해, 분할 링 공진기 세트가 제2 신호 라인으로부터 거리 D에 위치되어 있다는 점에서, 배치가 흡사하다.
도 7a는 2개의 분할 링 공진기 세트로 구성된 비아를 나타낸 것이다. 비아(704)는 신호 라인(706, 708)에 결합되어 있다. 분할 링 공진기 세트(710, 712)는, 각각, 신호 라인(706) 위쪽에 그리고 신호 라인(708) 아래쪽에 배치되어 있다. 실제로, 신호 라인(706, 708)은 비전도성 층(705)에 의해 분리되어 있다. 신호 라인은 비전도성 층(705)과 접하고 있는 2개의 평행한 평면에 있다. 분할 링 공진기 세트(710, 712)는 신호 라인 평면에 평행한 평면에 배치되어 있다. 분할 링 공진기 세트는 또한 비아(704)가 신호 라인 평면을 통과하여 분할 링 공진기 세트(714)의 돌출부에서 실질적으로 중앙에 있도록 배치되어 있다. 분할 링 공진기 세트는 비아의 단부 가까이에 위치되어 있지만 분할 링 공진기 세트를 신호 라인으로부터 전도적 절연시키기에 충분한 거리만큼 신호 라인 평면으로부터 분리되어 있다.
도 7b는 4개의 분할 링 공진기 세트로 구성된 비아를 나타낸 것이다. 도 7a에서와 같이, 비아(704)는 신호 라인(706, 708)에 결합되어 있다. 분할 링 공진기 세트(710, 712)는, 각각, 신호 라인(706) 위쪽에 그리고 신호 라인(708) 아래쪽에 배치되어 있다. 2개의 부가적인 분할 링 공진기 세트(714, 716)는 신호 라인들 사이에 - 각각, 신호 라인(706) 아래쪽에 그리고 신호 라인(708) 위쪽에 - 배치되어 있다. 도 7a의 구성에서와 같이, 비아(704)는 분할 링 공진기 세트의 돌출부 내에서 중앙에 있다. 분할 링 공진기 세트는 쌍을 이루고 있으며 구성요소들(710 및 712) 세트가 각자의 신호 라인(706, 708)으로부터 똑같은 거리에 있도록 경상 배열(mirrored arrangement)로 배치되어 있다. 그렇지만, 당업자라면 특정의 응용에 대해서는 불평형 구성(unbalanced configuration) - 고임피던스 신호 라인으로부터 저임피던스 신호 라인으로 점진적인 천이를 제공하는 것 - 이 바람직할 수 있다는 것을 잘 알 것이다. 홀수 개의 분할 링 공진기 세트를 갖는 실시예에서, 비아의 각각의 단부의 임피던스를 설정하기 위해 신호 라인으로부터의 거리는 물론 링의 수 및 크기가 앞서 논의한 바와 같이 조정될 수 있다.
도 7c는 6개의 분할 링 공진기 세트로 구성된 비아를 나타낸 것이다. 도 7b에서와 같이, 비아(704)는 신호 라인(706, 708)에 결합되어 있다. 분할 링 공진기 세트(710, 712)는, 각각, 신호 라인(706) 위쪽에 그리고 신호 라인(708) 아래쪽에 배치되어 있다. 분할 링 공진기 세트(714, 716)는 신호 라인들 사이의 비전도성 층(도시 생략)에 - 각각, 신호 라인(706) 아래쪽에 그리고 신호 라인(708) 위쪽에 - 배치되어 있다. 그에 부가하여, 2개의 분할 링 공진기 세트(718, 720)가 분할 링 공진기 세트(714, 716) 사이에 배치되어 있다. 분할 링 공진기 세트(718, 720)가 각자의 세트(714, 716) 근방에 배치됨으로써 각자의 세트 사이에 상호 커패시턴스가 있도록 하는 것이 바람직하다.
도 7c에 나타낸 것과 같이, 신호 라인 위쪽에 있는 분할 링 공진기 세트의 수의 배열이 아래쪽에 있는 수와 동일할 필요는 없다. 이 구성에서, 4개의 분할 링 공진기 세트(714, 716, 718, 720)가 신호 라인을 포함하는 평면들 사이의 비전도성 층에 배치되어 있고, 2개의 분할 링 공진기 세트(710, 712)가 신호 라인 평면들 사이의 일련의 평면들의 바깥쪽에 배치되어 있다. 대안의 구성에서, 더 많은 수의 분할 링 공진기 세트가 신호 라인 평면들 사이의 비전도성 층이 차지하는 평면들 중 일부의 바깥쪽에 배치되어 있다. 대안의 구성은 도 7c의 배열과 유사한 결과를 생성할 수 있다.
도 7d는 4개의 분할 링 공진기 세트로 구성된 비아를 나타낸 것으로서, 모든 분할 링 공진기 세트가 신호 라인들 사이에 배치되어 있다. 비아(704)는 신호 라인(706, 708)에 결합되어 있다. 분할 링 공진기 세트(714, 716)는 신호 라인들 사이에 - 각각, 신호 라인(706) 아래쪽에 그리고 신호 라인(708) 위쪽에 - 배치되어 있다. 분할 링 공진기 세트(718, 720)가 분할 링 공진기 세트(714, 716) 사이에 배치되어 있다. 대안의 구성에서, 분할 링 공진기 세트가 신호 라인들 바깥쪽에 배치되어, 어떤 세트도 신호 라인들 사이에 있지 않다. 이 대안의 구성은 도 7d의 배열과 유사한 결과를 생성할 것이다.
도 8a는 2개의 분할 링 공진기 세트로 구성된 비아 및 2개의 전도성 플레이트를 나타낸 것이다. 비아(804)는 신호 라인(806, 808)에 결합되어 있다. 분할 링 공진기 세트(810, 812)는, 각각, 신호 라인(806) 위쪽에 그리고 신호 라인(808) 아래쪽에 배치되어 있다. 전도성 플레이트(816, 818)는 분할 링 공진기 세트 근방에 - 각각, 세트(810) 위쪽에 그리고 세트(812) 아래쪽에 - 배치되어 있다. 각각의 플레이트는 접지 기준 전압(814)에 연결되어 있다.
도 8b는 기준 플레이트의 대안의 배열을 갖는 비아 구성을 나타낸 것이다. 도 8b에서, 비아(804) 및 링 세트(810)의 평면도가 도시되어 있다. 전도성 플레이트(816)는 분할 링 공진기 세트의 직경보다 큰 컷아웃(cutout)으로 도시되어 있다. 기준 플레이트가 도 8b에 도시시된 바와 같이 컷아웃될 때, 기준 플레이트는 분할 링 공진기, 비아 및 신호 라인으로부터 전도적 절연되도록 임의의 평면에 배치될 수 있다. 근방의 분할 링 공진기 세트의 임피던스가 플레이트에 의해 제공되는 접지 기준과 분할 링 공진기 세트 사이의 거리에 의존한다.
도 9는 시뮬레이션을 통해 분할 링 공진기 설계 파라미터를 결정하는 프로세스의 플로우차트를 나타낸 것이다. 단계(902)에서, 원하는 링 구성을 갖는 비아 설계가 시뮬레이션 환경에 로드된다. 단계(904)에서, 설계가 시뮬레이션된다. 시뮬레이션 결과에 기초하여, 단계(906)에서, 비아 임피던스의 값이 결정된다. 결정 단계(908)에서 임피던스가 원하는 범위 내에 있는 경우, 프로세스가 행해지고, 비아가 구성된 대로 구현될 수 있다.
그렇지 않은 경우, 단계(910)에서, 설계 파라미터가 조정된다. 조정가능한 설계 파라미터는 세트의 수, 세트 배치, 각각의 세트 내의 링의 수, 링 길이/폭, 간극 폭, 및 간극 커패시터 값을 포함하지만, 이들로 제한되지 않는다. 설계 파라미터가 조정된 후에, 단계(904)에서 설계가 다시 시뮬레이션되고, 단계(906)에서 임피던스가 결정된다. 결정 단계(908)에서, 결정된 임피던스가 원하는 범위 내에 있을 때까지 조정 및 시뮬레이션 단계가 반복된다.
당업자라면 하나 이상의 프로세서 및 프로그램 코드로 구성된 메모리 배열을 포함하는 다양한 대안의 컴퓨팅 구성이 분할 링 공진기 설계 파라미터를 결정하기 위해 시뮬레이션 프로세스를 수행하는 데 적당할 것임을 잘 알 것이다.
하나 이상의 실시예가 다양한 비아 구성 및 용도에 적용가능한 것으로 생각되고 있다. 다른 측면 및 실시예가 당업자에게는 명백할 것이다. 본 명세서 및 예시된 실시예가 단지 예시적인 것으로 간주되고 본 발명의 진정한 범위 및 사상이 이하의 청구항에 의해 나타내어지는 것으로 보아야 한다.

Claims (15)

  1. 전기 연결 비아에 있어서,
    비전도성 층을 통해 전기 신호를 연결시키는 도체; 및
    적어도 제1 분할 링 공진기 세트 및 제2 분할 링 공진기 세트 - 각각의 세트는 적어도 제1 분할링 공진기 및 제2 분할 링 공진기를 포함하는 복수의 분할 링 공진기를 포함함 - 를 포함하는 복수의 분할 링 공진기 세트를 포함하고,
    상기 제1 분할 링 공진기 세트는 상기 비전도성 층에 평행한 제1 층에 위치되어 있고,
    상기 제2 분할 링 공진기 세트는 상기 비전도성 층에 평행한 제2 층에 위치되어 있으며,
    상기 제1 분할 링 공진기 세트는 상기 도체의 제1 단부에 근접하여 위치되어 있고, 상기 제2 분할 링 공진기 세트는 상기 도체의 제2 단부에 근접하여 위치되어 있으며, 상기 도체의 상기 제1 단부는 상기 도체의 상기 제2 단부의 반대쪽에 있는 것인, 전기 연결 비아.
  2. 제 1 항에 있어서,
    상기 도체는 상기 제1 분할 링 공진기 세트 및 상기 제2 분할 링 공진기 세트 각각의 안에서 중앙에 있는 것인 전기 연결 비아.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 분할 링 공진기 세트 및 상기 제2 분할 링 공진기 세트 각각은 모든 다른 전도성 물질로부터 전도적 절연된(conductively isolated) 것인 전기 연결 비아.
  4. 제 1 항 또는 제 2 항에 있어서,
    각각의 세트의 제 1 분할 링 공진기의 가장 바깥쪽 직경은 각각의 세트의 제2 분할 링 공진기의 가장 안쪽 직경보다 작고, 상기 도체의 가장 바깥쪽 직경은 각각의 세트의 제1 분할 링 공진기의 가장 안쪽 직경보다 작은 것인 전기 연결 비아.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 및 제2 층은 상기 비전도성 층 내에 있는 것인 전기 연결 비아.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 및 제2 층은 상기 비전도성 층 밖에 있는 것인 전기 연결 비아.
  7. 제 1 항 또는 제 2 항에 있어서,
    각각의 분할 링 공진기의 스플릿(split)에 걸쳐 결합되는 커패시터를 추가로 포함하는 전기 연결 비아.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 도체의 상기 제1 단부에 연결되는 제1 신호 라인; 및
    상기 도체의 상기 제2 단부에 연결되는 제2 신호 라인
    을 추가로 포함하는 전기 연결 비아.
  9. 제 1 항 또는 제 2 항에 있어서,
    각자의 기준 전압에 결합되고, 각각 상기 제1 및 제2 분할 링 공진기 세트에 전자기 결합(electromagnetically coupled)되어 있는 제1 및 제2 전기 전도성 평면
    을 추가로 포함하는 전기 연결 비아.
  10. 전기 연결 비아를 제공하는 방법에 있어서,
    제1 분할 링 공진기 세트를 도체의 제1 단부에 근접하여 배치하는 단계로서, 상기 도체는 비전도성 층을 통해 전기 신호를 연결시키는 것인, 상기 배치 단계; 및
    제2 분할 링 공진기 세트를 상기 도체의 상기 제1 단부의 반대쪽에 있는 상기 도체의 제2 단부에 근접하여 배치하는 단계
    를 포함하며,
    상기 제1 분할 링 공진기 세트는 상기 비전도성 층에 평행한 제1 층에 위치되어 있고,
    상기 제2 분할 링 공진기 세트는 상기 비전도성 층에 평행한 제2 층에 위치되어 있는 것인, 전기 연결 비아를 제공하는 방법.
  11. 제 10 항에 있어서,
    상기 도체를 상기 제1 분할 링 공진기 세트 및 상기 제2 분할 링 공진기 세트 각각 안에서 중앙에 오도록 하는 단계
    를 추가로 포함하는 전기 연결 비아를 제공하는 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 제1 분할 링 공진기 세트 및 상기 제2 분할 링 공진기 세트 각각을 모든 다른 전도성 물질로부터 전도적 절연시키는 단계
    를 추가로 포함하는 전기 연결 비아를 제공하는 방법.
  13. 제 10 항 또는 제 11 항에 있어서,
    각각의 세트의 제1 분할 링 공진기의 가장 바깥쪽 직경은 각각의 세트의 제2 분할 링 공진기의 가장 안쪽 직경보다 작고,
    상기 도체의 가장 바깥쪽 직경은 각각의 세트의 제1 분할 링 공진기의 가장 안쪽 직경보다 작은 것인, 전기 연결 비아를 제공하는 방법.
  14. 제 10 항 또는 제 11 항에 있어서,
    제1 신호 라인을 상기 도체의 상기 제1 단부에 연결시키는 단계; 및
    제2 신호 라인을 상기 도체의 상기 제2 단부에 연결시키는 단계
    를 추가로 포함하는 전기 연결 비아를 제공하는 방법.
  15. 제 13 항에 있어서,
    각각의 세트의 상기 제1 분할 링 공진기의 스플릿이 각각의 세트의 상기 제2 분할 링 공진기의 스플릿의 반대쪽에 있는 것인 전기 연결 비아를 제공하는 방법.
KR1020127012540A 2009-10-27 2010-07-15 고임피던스 전기 연결 비아 KR101353723B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/607,027 US8143976B2 (en) 2009-10-27 2009-10-27 High impedance electrical connection via
US12/607,027 2009-10-27
PCT/US2010/042129 WO2011053396A1 (en) 2009-10-27 2010-07-15 High impedance electrical connection via

Publications (2)

Publication Number Publication Date
KR20120083460A KR20120083460A (ko) 2012-07-25
KR101353723B1 true KR101353723B1 (ko) 2014-01-20

Family

ID=42834387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127012540A KR101353723B1 (ko) 2009-10-27 2010-07-15 고임피던스 전기 연결 비아

Country Status (7)

Country Link
US (1) US8143976B2 (ko)
EP (1) EP2494598B1 (ko)
JP (1) JP5470465B2 (ko)
KR (1) KR101353723B1 (ko)
CN (1) CN102598261B (ko)
TW (1) TWI422298B (ko)
WO (1) WO2011053396A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487195B2 (en) * 2010-03-04 2013-07-16 Broadcom Corporation Via structure for multi-gigahertz signaling
US8791775B2 (en) * 2010-03-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming high-attenuation balanced band-pass filter
US9831540B2 (en) * 2010-09-30 2017-11-28 Aviat U.S., Inc. Systems and methods for improved chip device performance
US9159625B1 (en) * 2011-01-27 2015-10-13 Amkor Technology, Inc. Semiconductor device
TWI499123B (zh) * 2011-12-14 2015-09-01 矽品精密工業股份有限公司 交錯耦合帶通濾波器
JP6255605B2 (ja) * 2012-02-14 2018-01-10 ▲ホア▼▲ウェイ▼技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 人工誘電体共振器及びそれを用いた人工誘電体フィルタ
US9178261B2 (en) * 2012-07-11 2015-11-03 University Of South Florida Vertical microcoaxial interconnects
US8643168B1 (en) 2012-10-16 2014-02-04 Lattice Semiconductor Corporation Integrated circuit package with input capacitance compensation
CN103515708A (zh) * 2013-08-05 2014-01-15 安徽大学 基于透波增强特性的双频天线
TWI484876B (zh) 2013-12-20 2015-05-11 Ind Tech Res Inst 具傳輸孔之電路板及其製造方法
JP6471962B2 (ja) * 2014-01-29 2019-02-20 パナソニックＩｐマネジメント株式会社 共鳴結合器、伝送装置、スイッチングシステム、および、方向性結合器
US10045434B2 (en) 2014-12-15 2018-08-07 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Reducing impedance discontinuities on a printed circuit board (‘PCB’)
TWI611640B (zh) * 2015-05-22 2018-01-11 好慶科技企業股份有限公司 電路基板
TWI576026B (zh) 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
US10305159B2 (en) * 2017-08-22 2019-05-28 The United States Of America As Represented By The Secretary Of The Air Force Apollonian-loaded split-ring resonator and method for designing the same
EP3510390B1 (fr) * 2017-10-16 2021-07-14 Centre National De La Recherche Scientifique Capteur de detection avec cellule de captage a transistor a haute mobilite electronique (hemt) et anneaux resonateurs
US10999923B2 (en) * 2018-04-26 2021-05-04 Juniper Networks, Inc. Structure for circuit interconnects
US11189581B2 (en) * 2018-08-30 2021-11-30 Samsung Electronics Co., Ltd. Electronic device including semiconductor package including package ball
US20230262906A1 (en) * 2022-02-11 2023-08-17 Alibaba (China) Co., Ltd. Substrate, chip, circuit package and fabrication process
TWI799188B (zh) * 2022-03-15 2023-04-11 特崴光波導股份有限公司 立體式濾波器與其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222021A1 (en) 2006-03-10 2007-09-27 Rockwell Scientific Licensing, Llc Shielded through-via
US20080073796A1 (en) 2006-09-27 2008-03-27 Harvey Paul M Electrically Optimized and Structurally Protected Via Structure for High Speed Signals

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512264B2 (ja) * 1992-06-12 1996-07-03 松下電器産業株式会社 共振器
US6713685B1 (en) 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
GB2374984B (en) 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
US7013452B2 (en) * 2003-03-24 2006-03-14 Lucent Technologies Inc. Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards
JP2005019730A (ja) * 2003-06-26 2005-01-20 Kyocera Corp 配線基板およびそれを用いた電子装置
CN101017805A (zh) * 2006-02-10 2007-08-15 矽品精密工业股份有限公司 半导体封装基板
EP1855348A1 (en) * 2006-05-11 2007-11-14 Seiko Epson Corporation Split ring resonator bandpass filter, electronic device including said bandpass filter, and method of producing said bandpass filter
US7847654B2 (en) * 2008-07-28 2010-12-07 Bosch Security Systems, Inc. Multilayer microstripline transmission line transition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222021A1 (en) 2006-03-10 2007-09-27 Rockwell Scientific Licensing, Llc Shielded through-via
US20080073796A1 (en) 2006-09-27 2008-03-27 Harvey Paul M Electrically Optimized and Structurally Protected Via Structure for High Speed Signals

Also Published As

Publication number Publication date
JP5470465B2 (ja) 2014-04-16
CN102598261A (zh) 2012-07-18
US8143976B2 (en) 2012-03-27
KR20120083460A (ko) 2012-07-25
TW201117691A (en) 2011-05-16
WO2011053396A1 (en) 2011-05-05
EP2494598B1 (en) 2016-01-13
US20110095851A1 (en) 2011-04-28
JP2013509000A (ja) 2013-03-07
TWI422298B (zh) 2014-01-01
EP2494598A1 (en) 2012-09-05
CN102598261B (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
KR101353723B1 (ko) 고임피던스 전기 연결 비아
JP6490160B2 (ja) 平面的ｒｆセンサ技術の強化について
FI106584B (fi) Korkeataajuussuodatin
EP1593131B1 (en) Electrical transformer
US20080303622A1 (en) Spiral inductor
WO2000074142A1 (en) Multiple level spiral inductors used to form a filter in a printed circuit board
WO2009126897A1 (en) Orthogonal radio frequency voltage/current sensor with high dynamic range
US20110298563A1 (en) Printed circuit board
JP2019068176A (ja) アンテナ装置
US11460485B2 (en) Direct metalized guide plate
US9520220B2 (en) Parameter-variable device, variable inductor and device having the variable inductor
CN108269799B (zh) 磁环境中的物理设计
JP2019129439A (ja) アンテナ装置
US8421577B2 (en) Planar inductive unit and an electronic device comprising a planar inductive unit
US9204531B2 (en) Implementing feed-through and domain isolation using ferrite and containment barriers
US20200098500A1 (en) Point-symmetric on-chip inductor
KR20140001842U (ko) 근거리장 통신을 위한 ｒｆｉｄ 장치
KR20150125532A (ko) 배선 기판
KR102314496B1 (ko) 3단자형 전력선 필터
JPWO2018225616A1 (ja) プリント基板
KR100967059B1 (ko) 캐패시터 내장형 ｌｔｃｃ 기판
JP6787104B2 (ja) アンテナ装置
JP2017219518A (ja) Ｅｓｒ検出器
US8421575B1 (en) Multi-layered circuit structure
US20160218409A1 (en) Balun device for uhf signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6