JP4204150B2 - 多層回路基板 - Google Patents
多層回路基板 Download PDFInfo
- Publication number
- JP4204150B2 JP4204150B2 JP28250599A JP28250599A JP4204150B2 JP 4204150 B2 JP4204150 B2 JP 4204150B2 JP 28250599 A JP28250599 A JP 28250599A JP 28250599 A JP28250599 A JP 28250599A JP 4204150 B2 JP4204150 B2 JP 4204150B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection
- wiring
- circuit board
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は層間に充填する導電体により層間接続を行う多層回路基板に関する。
【0002】
【従来の技術】
近年、コンピュータの高速化、高性能化要求とともに、半導体素子を高密度実装する要求が強まっている。スーパーコンピュータ等のハイエンドの分野においては、半導体素子の実装に用いられているセラミック基板を、2層の配線層を接地層(または電源層)で挟んだ構造とすることで、クロストークの低減や特性インピーダンスの制御を高密度実装に併せて実現している。
【0003】
【発明が解決しようとする課題】
高いクロック周波数を用いたデータ転送では、上述した構造を採用しても、クロストークの低減、特性インピーダンスの制御において十分なる効果を得ることができない。
【0004】
そこで、従来から、特開平5−206678号公報に示されたものがある。これは、信号接続体の周りに遮蔽接続体を設けた多層配線基板において、遮蔽接続体の個数を5個以上としている。これにより、層間接続部におけるクロストークの低減や特性インピーダンスの安定化を図っている。このようにしても、配線基板では非常に多くの接続体を設けることが必要となるので、近年の高密度実装や多ピン化への対応が十分に行うことができない。
【0005】
したがって、本発明の主たる目的は、信号配線層と信号線用接続体の特性インピーダンスの差による信号の反射が小さい信号線用接続体を高密度にしかも安価にして、特性インピーダンスの安定化と高密度実装とを両立することである。
【0006】
本発明のさらに他の目的は、特性インピーダンスの整合に要する基板構造の小型化を図ることである。
【0007】
【課題を解決するための手段】
上述した目的を達成するために、本発明は、対向配置された少なくとも2つの配線層と、前記配線層の間に設けられた第1の絶縁体と、前記配線層の対向方向に沿って前記第1の絶縁体を貫通して設けられて前記配線層どうしを接続する接続体と、前記配線層の対向方向に沿った前記接続体の中央位置において前記接続体に挟み込まれて、前記接続体の一端側部分と他端側部分とを電気的に接続する中間接続層と、前記中間接続層の略同一面上に設けられ、かつ、当該中間接続層の周囲に離間して配置されたシールド層とを有し、前記中間接続層と前記シールド層との間に形成される間隙を、前記第1の絶縁体より比誘電率の低い第2の絶縁体で充填する。
前記第1の絶縁体の比誘電率をεとし、前記第2の絶縁体の比誘電率をε’とし、前記接続体と前記中間接続層とを介した前記配線層どうしの接続距離をhとし、前記接続体を略円柱体とみなした場合の直径をRとし、前記中間接続層を略円形とみなした場合の直径をrとし、前記中間接続層と前記シールド層との間の離間距離をLとすると、
(R・r・√ε ' )/(2・h・√ε)≦L≦(5・R・r・√ε ' )/(h・√ε)
の条件を満たしている。
【0008】
本発明は、この条件を満たすことで、配線層の特性インピーダンスと接続体の特性インピーダンスとを、信号反射率が0.05以下になる程度まで整合させることができる。
【0009】
【発明の実施の形態】
以下、本発明の好ましい具体例について図面を参照して説明する。
【0010】
図1は本発明の第1の参考例に従う構成を示している。この参考例は、4層の多層回路基板を例にして本発明を説明するが、本発明は、4層以外の層数の多層回路基板においても同様に実施することができるのはいうまでもない。
【0011】
この多層回路基板は絶縁体の一例である積層体101を備えている。積層体101は4層に積層配置された絶縁層100A、100B、100C、100Dを積層一体化して構成されている。積層体101の最下層に位置する絶縁層100Aの上面には、下側配線層の一例である配線層102が設けられている。配線層102は配線状にパターニングされた導電膜から構成されている。
【0012】
絶縁層100Aの上面には、下側絶縁層の一例である絶縁層100Bが積層配置されている。配線層102は、絶縁層100Aと絶縁層100Bとにより挟持されている。絶縁層100Bには、下側接続体の一例である接続体103が設けられている。接続体103は、厚み方向に絶縁層100Bを貫通して穿たれたほぼ円柱形状の接続孔104に導電体105を充填することで形成されている。
【0013】
接続体103は、配線層102に設けられた接続ランド102a上に配置されている。接続体103は、その下端が接続ランド102aに当接することで、配線層102に電気的に接続されている。接続体103は例えば、銅などの金属フィラーを充填してなる導体や、接続孔104と同等の形状をしたポキシ樹脂などの絶縁体の表面を金属メッキなどの導体で覆ったものから構成されている。
【0014】
接続体103の直径Rは接続ランド102aの直径より若干小径に設定されている。これにより接続体103と接続ランド102aとの間の位置合わせ(アライメント)の誤差を吸収して、両者の接続の確実性を高めている。
【0015】
絶縁層100Bの上面には、中間接続層の一例であるビアランド106と、シールド層の一例である接地層107とが設けられている。ビアランド106と接地層107は共に導電膜から構成されている。ビアランド106は、平面視略円形形状にパターニングされている。ビアランド106は、接続体103の上端位置に接続体103とほぼ同心に設けられている。ビアランド106は、接続体103の上端に当接することで、接続体103に電気的に接続されている。ビアランド106の直径rは接続体103の直径Rより若干大径(r>R)に設定されている。これにより、ビアランド106と接続体103との位置合わせ(アライメント)の誤差を吸収して、両者の接続の確実性を高めている。
【0016】
接地層107は、ビアランド106の周囲を取り囲んで配設されている。接地層107は、絶縁層100Bの上面をほぼ覆って配設されている。ビアランド106の形成領域を避けるため、接地層107には、円形の切欠部107aが形成されている。切欠部107aは、ビアランド106と同心に配置されている。切欠部107aの直径Nは、ビアランド106の直径rより大径(N>r)に設定されている。接地層107をこのような形状とすることで、ビアランド106と接地層107との間には幅Lを有するリング状の間隙108が形成されている。間隙108によりビアランド106と接地層107とは電気的に絶縁されている。
【0017】
なお、この具体例では、ビアランド106の周囲に接地層107を設けたが、これに代わって同形状の電源層をシールド層として設けてもよいのはいうまでもない。さらには、接地層と電源層とを両方とも設けてもよいのもいうまでもない。
【0018】
絶縁層100Bの上面には、絶縁層100Cが積層配置されている。ビアランド106と接地層107とは、絶縁層100B、100Cにより挟持されている。絶縁層100Bには、上側接続体の1例である接続体109が設けられている。接続体109は、接続孔110を導電体111で充填することで形成されている。
【0019】
接続孔110はその厚み方向に絶縁層100Cを貫通してほぼ円柱形状に形成されている。接続体109はビアランド106上に配設されている。接続体109は、その下端がビアランド106に当接することで、ビアランド106に電気的に接続されている。接続体109は、接続体103とほぼ同心位置に、ほぼ同じ直径Rに形成配置されている。接続体109の電気特性を接続体103と同じにするために、接続体109を構成する導電体111は、接続体103を構成する導電体105と同材質となっている。
【0020】
絶縁層100Cの上面には上側配線層の一例である配線層112が設けられている。配線層112は配線状にパターニングされた導電膜から構成されている。配線層112には接続ランド112aが一体に形成されている。接続ランド112aは平面視円形形状をしている。接続ランド112aは接続体109の上端位置に接続体109とほぼ同心に設けられている。接続ランド112aは接続体109の上端に当接することで接続体109に電気的に接続されている。接続ランド112aの直径は接続体109の直径Rより若干大径に設定されている。これにより接続ランド112aと接続体109との位置合わせ(アライメント)の誤差を吸収して、両者の接続の確実性を高めている。
【0021】
接続体103、ビアランド106、および接続体109を介した配線層102と配線層112との間の接続距離は図1に示すようにhとなっている。
【0022】
絶縁層100Cの上面には、絶縁層100Dが積層配置されている。配線層112は、絶縁層100Cと絶縁層100Dとにより挟持されている。
【0023】
この具体例においては、間隔108の幅Lが次の(1)式の条件を満たしている。これにより、接続体103および接続体109から構成される接続体全体の特性インピーダンスを、配線層102および配線層112の特性インピーダンスに整合している。
【0024】
(R・r)/(2・h)≦L≦(5・R・r)/h …(1)
R:接続体103、109の直径、
r:ビアランド106の直径、
h:接続体103、ビアランド106、および接続体109を介した配 線層102と配線層112との間の接続距離、
L:間隙108の幅、
また、上記条件式(1)の範囲のうち、
(R・r)/h≦L≦(2・R・r)/h …(2)
を満たす範囲であれば、さらに上記した特性インピーダンスの整合が良くなり、信号の反射は生じにくくなり、さらに好ましい。
【0025】
さらには、上記条件式(1)の範囲のうち、
L=(1.5・R・r)/h …(3)
を満たす場合が最も好ましい(ベストモード)。
【0026】
以下、上述した条件を設定する理由を説明する。
図2に、上記幅Lを順次変えた条件において、接続体103、109と配線層102、112との間に発生する信号反射量の変動を測定した結果を示す。信号反射量の変動は特性インピーダンスの不整合に起因する。
【0027】
この測定は、配線層102、112の線幅を190μmとし、絶縁体層100A〜100Dの比誘電率を3.5とし、接続距離hを200μmとした条件で測定している。
【0028】
図2においては、横軸を、(R・r)/hで規格化した幅Lの値とし、縦軸を、信号反射量にしている。
【0029】
図2から明らかなように、幅Lが、(R・r)/(2・h)≦L≦(5・R・r)/hの条件を満たす範囲αにおいては、信号反射量は0.05以下という、十分低い値になる。
【0030】
幅Lが、(R・r)/h≦L≦(2・R・r)/hの条件を満たす範囲βにおいては、信号反射量は、0.02以下という、さらに、低い値となる。
【0031】
幅Lが、L=(1.5・R・r)/hの条件を満たす点γになると、信号反射量は、0.01という、最小値となる。
【0032】
1GHz以下のクロック周波数を用いたデータ転送を実現するシステムでは、入力信号の5%(=0.05)以下の反射量が必要となる。以下、その理由を、図3を参照して説明する。
【0033】
近年のDynamicRAMを用いたメモリシステムにおけるIOインターフェースに関して、RANBUS(米国のランバス社が提唱する高速のバスシステム)、STL(Stub Series Terminated transceiver Logic等の規格が提案されて実現している。例えば、日本電子機械工業規格であるSSTL_3(Stub Series Terminated Logic for 3.3Volts)においては、出力レベルの規格として出力電圧が3.3±0.3V、入力基準電圧Vref1.5±0.2V、入力電圧ハイレベル最小値VIH(dc)が入力基準電圧Vref+0.2V、入力電圧ローレベル最大値VIL(dc)が入力基準電圧Vref−0.2Vとなっている。
【0034】
入力信号は通常タイミング規格を満たすために必要な入力レベルVIH(ac)、VIL(ac)を満たしている。それは入力基準電圧Vref±0.4Vである。受信端の論理の確定は入力電圧ハイレベル最小値VIH(dc)以上のときHighとなる。同様に、入力電圧ハイレベル最小値VIH(dc)以下のときLowであると決定される。それ以外の電圧では不確定となり、論理は確定しない。
【0035】
出力電圧が3.3Vのとき、接続体103、109での信号の反射量が、0.06であると、反射信号の振幅は0.216Vとなる。この反射信号が入力信号のノイズとして加わると、ノイズの加わった信号のハイレベルは入力信号基準電圧Vre+0.4±0.216Vとなる。ノイズの加わった入力信号のローレベルは入力信号基準信号Vref−0.4±0.216Vとなる。そうすると、ノイズの加わった入力信号のハイレベルの最小値とローレベルの最大値とは、入力信号基準電圧Vref+0.184Vと、入力信号の入力基準電圧Vref−0.184Vとなる。この場合、入力電圧ハイレベルの最小値VIH(dc)である入力基準電圧Vref+0.2Vや、入力電圧ローレベルの最大値VIL(dc)である入力基準電圧Vref−0.2Vを満たさなくなる。つまり、論理が確定せず誤動作となる。このように、反射量が0.06以上では誤動作の原因となる。これに加えて、入力信号は接続体103、109での反射信号以外のノイズの影響も受けるので、接続体での反射信号を小さく抑制する必要である。このような理由により信号反射量は、5%(=0.05)以下が必要となる。
【0036】
例えば、接続距離hを400μm、直径Rを200μm、直径rを400μmに設定した場合(以下、設定1という)、
(R・r)/(2・h)=100
(5・R・r)/h=1000
となる。そのため、(1)式は、
100≦L≦1000 …(1)'
となる。
【0037】
設定1において、幅Lを50μmや2mm(=2000μm)にすると、(1)’式の条件を満たさない。そのため、接続体103、109と、配線層102、112とは、特性インピーダンスが整合せず、両者の間で信号の反射が大きくなって問題となる。
【0038】
設定1において、幅Lを、100μm、400μm、1000μmにすると、(1)’式の条件を満たす。すると、接続体103、109と配線層102、112とは、特性インピーダンスが整合し、両者の間で信号の反射はほとんど生じなくなる。
【0039】
また、このとき、
(R・r)/h=200
(2・R・r)/h=400
となる。そのため、(2)式は、
200≦L≦400 …(2)’
となる。
【0040】
そこで、設定1において、幅Lを、200μm、400μm、といった(2)’式の条件を満足する値にすると、接続体103、109と配線層102、112とは、その特性インピーダンスがより以上に整合し、両者の間で信号の反射がさらに生じなくなる。
【0041】
さらには、設定1では、
(1.5・R・r)/h=300
となる。そのため、上述した(3)式は、
L=300 …(3)’
となる。
【0042】
そこで、設定1において、幅Lを、300μmにして、(3)’式の条件を満足する値にすると、接続体103、109と配線層102、112とは、その特性インピーダンスが最も整合し、両者の間での信号の反射が最小となる。
【0043】
また、接続距離hを200μm、直径Rを200μm、直径rを300μmに設定した場合(以下、設定2という)、
(R・r)/(2・h)=150
(5・R・r)/h=1500
となる。そのため、(1)式は、
150≦L≦1500 …(1)’’
となる。
【0044】
設定2において、幅Lを50μmや2mm(=2000μm)にすると、(1)’’式の条件を満たさない。そのため、接続体103、109と配線層102、112とは、その特性インピーダンスが整合せず、両者の間で信号の反射が大きくなって問題となる。
【0045】
設定2において、幅Lを、150μm、800μm、1500μmにすると、(1)’’式の条件を満たすので、接続体103、109と配線層102、112とは、特性インピーダンスが整合し、両者の間で信号の反射はほとんど生じなくなる。
【0046】
また、このとき、
(R・r)/h=300
(2・R・r)/h=600
となる。そのため、(2)式は、
300≦L≦600 …(2)’’
となる。
【0047】
そこで、設定2において、幅Lを、300μm、600μm、といった(2)’’式の条件を満足する値にすると、接続体103、109と配線層102、112とは、特性インピーダンスがより以上に整合し、両者の間で信号の反射がさらに生じなくなる。
【0048】
さらには、設定2では、
(1.5・R・r)/h=450
となる。そのため、(3)式は、
L=450 …(3)’’
となる。
【0049】
そこで、設定2において、幅Lを450μmにして、(3)’’式の条件を満足する値にすると、接続体103、109と配線層102、112とは、その特性インピーダンスが最も整合し、両者の間での信号の反射量は最小となる。
【0050】
本発明において、(3)式を満足する接続体103、109について、その特性インピーダンスの周波数特性(スミスチャート)を測定した結果を図4Aに示す。
【0051】
また、本発明の範疇に入らない構成(幅Lが1000μm=1mm)について、その特性インピーダンスの周波数特性(スミスチャート)を測定した結果を図4Bに示す。
【0052】
これらの測定は、接続距離hを400μm、直径Rを200μm、直径rを400μm、幅を190μm、各絶縁層100A〜100Dの比誘電率を3.5とした条件で行っている。
【0053】
図4A、図4Bは、周波数が100MHzから10GHzまでの信号に対する接続体103、109におけるSパラメータのS11を表している。
【0054】
スミスチャートは、高周波回路に使われるデバイス、例えば、無線通信分野におけるRFフィルタや増幅回路等の特性を表すものとして一般的に使われている。スミスチャートを用いることで回路のインピーダンスや反射係数を直ちに読み取ることができる。
【0055】
Sパラメータでは、2ポート回路においてポート2を整合させたときのポート1へ向かう進行波と反射波の様子を記す反射係数をSパラメータの一つであるS11で表している。スミスチャート上では、中心からプロットされた点までの距離は反射係数の絶対値を表している。回転角は反射係数の位相角を表している。スミスチャートの中心にプロットされた場合、反射係数は0に一致する。スミスチャートの外周円上にプロットされた場合、反射係数の絶対値は1に一致する。インピーダンスと反射係数との関係は回路のインピーダンスをZLとし、信号源のインピーダンスをZ0とし、反射係数をΓとすると、
Γ=(ZL−Z0)/(ZL+Z0)
と表される。
【0056】
回路のインピーダンスが信号源のインピーダンスと完全に整合している場合(ZL=Z0)には、反射係数Γ=0となる。スミスチャート上で特性が中心にプロットされた場合、注目する回路のインピーダンスはそれに接続される回路のインピーダンスに整合することになり、反射はなくなることを意味する。
【0057】
図4Aに示すように、本発明の構成では、周波数特性はほぼスミスチャートの中心に集まったようにプロットされる。反射係数はほぼ0である。接続体103、109の特性インピーダンスは、配線層102、112の特性インピーダンスにほぼ整合している。
【0058】
図4Bに示すように、本発明の範疇に入らない構成では、100MHzにおいてスミスチャートの中心にプロットされる。しかしながら、周波数が高くなるにつれて中心から離れ、10GHzで中心から最も離れる。10GHzにおける反射係数の絶対値は約5%程度である。
【0059】
以上のように、この参考例では、余分な接続体を形成することなく、特性インピーダンスの整合を行うことができる。そのため、この参考例は、従来のように信号用接続体1個に5個以上の接地用接続体を設けるものに比べ、単位面積当たりに信号用接続体を倍以上の密度で形成することができる。この参考例は、従来よりも小型化が可能で、さらには、安価に多層回路基板を製造することが可能となる。
【0060】
次に、本発明の第1の好ましい具体例を、図5を参照して説明する。
【0061】
この多層回路基板の概略構成は、図1で説明した第1の参考例と同様であるので、同一ないし同様の部分には、図1と同一の符号を付している。
【0062】
この多層回路基板は、第1の絶縁体の一例である積層体101を有している。積層体101は、4層に積層配置された絶縁層100A、100B、100C、100Dを積層一体化して構成されている。積層体101の内部には、配線層102と、配線層112とが配設されている。これら配線層102、112は、接続体103、ビアランド106、接続体109を介して電気的に接続されている。積層体101の内部には、ビアランド106と同一平面上に接地層107が設けられている。接地層107とビアランド106との間には、両者を電気的に絶縁する間隙108が形成されている。
【0063】
間隙108には、第2の絶縁体の一例である絶縁体120が配設されている。絶縁体120は、絶縁体層100A〜100Dの比誘電率よりも低い比誘電率を有している。絶縁体120は、間隙108全体を充填している。絶縁体120は、例えば、次のようにして作成する。
【0064】
図6Aに示すように、絶縁層100B上にビアランド106と、接地層107と、間隙108とをパターン形成する。次に、絶縁層100B上に被覆層の一例であるレジストパターン121を形成する。レジストパターン121には、間隙108に対向する部分に開口121aを形成しておく。
【0065】
図6Bに示すように、形成したレジストパターン121上にエポキシ樹脂等からなる絶縁膜120’を形成する。絶縁膜120'は、絶縁層100A〜100Dより比誘電率の低いものを用いる。次に、図6Cに示すように、レジストパターン121を除去して間隙108にのみ絶縁膜120’を残存させる。
【0066】
絶縁体120の比誘電率は、接続体103、109とビアランド106との間の特性インピーダンスの整合に密接に関係している。これは、ビアランド106と接地層107との間に生じる容量成分の発生量に隙間108の比誘電率が関与しているためである。絶縁層100A〜100Dより比誘電率の低い絶縁体を隙間108に配置した場合とそうでない場合とを比べると、絶縁体を配置した場合の方が容量成分の発生量が少なくなる。そのため、接続体103、109とビアランド106との間において特性インピーダンスの整合を得るのに要する幅Lは、上記した絶縁体120を隙間108に配置した方がそうでない方より小さくなる。
【0067】
そのため、この具体例では、接続体103、109とビアランド106との間の特性インピーダンスを整合させるのに必要な幅Lを小さくすることができる。これにより、この具体例は、間隙108を別途絶縁体で充填しない構成に比べて、接続体103、109の全体構造を小型化することができる。高密度実装も可能になる。
【0068】
次に、本発明の第2の好ましい具体例を、図7を参照して説明する。
この具体例は、基本的には、第1の参考例、第1の好ましい具体例の構成と同様であり、同一ないし同様の部分には同一の符号を付している。
【0069】
この多層回路基板は、4層に積層配置された絶縁層100A、100B、100C、100Dを積層一体化してなる積層体101を備えている。積層体101内部には、配線層102と、配線層112とが配設されている。配線層102、112は、接続体103、ビアランド106、接続体109を介して電気的に接続されている。積層体101の内部には、ビアランド106と同一平面上に接地層107が設けられている。接地層107とビアランド106との間には、両者を電気的に絶縁する間隙108が形成されている。間隙108には、絶縁層100A〜100Dより低い比誘電率を有する絶縁体130が充填されている。
【0070】
この具体例においては、幅Lが次の(4)式の条件を満たしている。これにより、接続体全体の特性インピーダンスを、配線層102、112の特性インピーダンスに整合させている。
(R・r・√ε')/(2・h・√ε)≦L≦(5・R・r・√ε')/(h・√ε)…(4)
R:接続体103、109の直径、
r:ビアランド106の直径、
h:接続体103、106、および接続体109を介した配線層102 、112の間の接続距離、
L:間隙108の幅、
ε:絶縁層100A〜100Dの比誘電率
ε’:絶縁体130の比誘電率
また、上記条件式(4)の範囲のうち、
(R・r・√ε')/(h・√ε)≦L≦(2・R・r・√ε')/(h・√ε)…(5)
を満たす範囲であれば、さらに特性インピーダンスの整合が良くなり、信号の反射は生じにくくなり、より好ましい。
【0071】
さらには、上記条件式(4)の範囲のうち、
L=(1.5・R・r・√ε’)/(h・√ε) …(6)
を満たす場合が最も好ましい(ベストモード)。
【0072】
以下、上述した条件を設定する理由を説明する。
【0073】
図8に、間隙108の幅Lを順次変えた条件において、接続体103、109と配線層102、112との間に発生する信号反射量の変動を測定した結果を示す。この測定では、配線層102、112の線幅を190μmとし、絶縁層100A〜100Dの比誘電率εを4.5とし、絶縁体130の比誘電率ε’を3とし、接続距離hを200μmとした条件で測定している。さらには、図8においては、間隙108の幅Lを、(R・r・√ε’)/(h・√ε)で規格化している。図8において、横軸を幅Lの値として、縦軸を信号反射量にしている。
【0074】
幅Lが、
(R・r・√ε')/(2・h・√ε)≦L≦(5・R・r・√ε')/(h・√ε)
の条件を満たす範囲α’においては、信号反射量は0.05以下という、十分低い値になる。第1の好ましい具体例で説明したように、1GHz以下のクロック周波数を用いたデータ転送を実現するシステムにおいては、信号反射量を、入力信号の5%(=0.05)以下とする必要がある。
【0075】
幅Lが、
(R・r・√ε')/(h・√ε)≦L≦(2・R・r・√ε')/(h・√ε)
の条件を満たす範囲β’においては、信号反射量は、0.02以下という、さらに、低い値となる。
【0076】
幅Lが、
L=(1.5・R・r・√ε’)/(h・√ε)
の条件を満たす点γ’になると、信号反射量は、0.01という、最小値となる。
【0077】
例えば、上記接続距離hを400μm、接続体103、109の直径Rを200μm、ビアランド106の直径rを400μm、絶縁層100A〜100Dの比誘電率εを4.5、絶縁体130の比誘電率ε’を3に設定した場合(以下、設定3という)、
となる。そのため、上述した(4)式は、
となる。
【0078】
設定3において、幅Lを50μmや1000μmにすると、(4)’式の条件を満たさない。そのため、接続体103、109と、配線層102、112とは、特性インピーダンスが整合せず、両者の間で信号の反射が大きくなって問題となる。
【0079】
設定3において、幅Lを、85μm、200μm、400μm、800μmにすると、(4)’式の条件を満たす。すると、接続体103、109における特性インピーダンスと配線層102、112の特性インピーダンスとが整合し、両者の間で信号の反射はほとんど生じなくなる。
【0080】
このとき、
(R・r・√ε’)/(h・√ε)≒163
(2・R・r・√ε’)/(h・√ε)≒327
となる。そのため、上述した(5)式は、
163≦L≦327 …(5)’
となる。
【0081】
設定3において、幅Lを、200μm、250μm、300μmといった(5)’式の条件を満足する値にすると、接続体103、109と配線層102、112とは、その特性インピーダンスがより以上に整合し、両者の間で信号の反射がさらに生じなくなる。
【0082】
設定3では、
(1.5・R・r・√ε’)/(h・√ε)≒245
となる。そのため、上述した(6)式は、
L≒245 …(6)’
となる。
【0083】
設定3において、幅Lを、245μmにして、(6)’式の条件を満足する値にすると、接続体103、109と配線層102、112とは、その特性インピーダンスが最も整合し、両者の間での信号の反射量は最小となる。
【0084】
接続距離hを400μm、直径Rを200μm、直径rを400μm、比誘電率εを7.5、比誘電率ε’を4に設定した場合、
(R・r・√ε’)/(2・h・√ε)≒73
(5・R・r・√ε’)/(h・√ε)≒730
となる。そのため、(4)式は、
73≦L≦730 …(4)’’
となる。
【0085】
設定3において、幅Lを50μmや1000μmにすると、(4)’’式の条件を満たさない。そのため、接続体103、109と配線層102、112とは、その特性インピーダンスは整合せず、両者の間で信号の反射が大きくなって問題となる。
【0086】
設定3において、幅Lを、75μm、150μm、700μmにすると、(4)’’式の条件を満たすので、接続体103、109と配線層102、112とは、その特性インピーダンスが整合し、両者の間で信号の反射はほとんど生じなくなる。
【0087】
また、このとき、
(R・r・√ε’)/(h・√ε)≒146
(2・R・r・√ε’)/(h・√ε)≒292
となる。そのため、(5)式は、
146≦L≦292 …(5)’’
となる。
【0088】
設定3において、幅Lを、150μm、250μm、といった(5)’’式の条件を満足する値にすると、接続体103、109と配線層102、112とは、その特性インピーダンスがより以上に整合し、両者の間で信号の反射がさらに生じなくなる。
【0089】
さらには、設定3では、
(1.5・R・r・√ε’)/(h・√ε)≒219
となる。そのため、(6)式は、
L≒219 …(6)’’
となる。
【0090】
設定3において、幅Lを219μmにして、(6)’’式の条件を満足する値にすると、接続体103、109と配線層102、112とは、その特性インピーダンスとが最も整合し、両者の間での信号の反射量は最小となる。
【0091】
以上のように、この具体例の構成を備えることで、余分な接続体を形成することなく、特性インピーダンスの整合を行うことができる。
【0092】
この具体例では、従来のように信号用接続体1個に5個以上の接地用接続体を設けるものに比べ、単位面積当たりに信号用接続体を倍以上の密度で形成することができる。そのため、この具体例では、従来よりも小型化が可能となり、安価に多層回路基板を製造することができる。また、幅Lをより以上に狭くすることができるので、高密度実装ができる。
【0093】
次に、本発明の第2の参考例を、図9を参照して説明する。
この参考例は、基本的には、第1の参考例、第1,2の好ましい具体例の構成と同様であり、同一ないし同様の部分には同一の符号を付している。
【0094】
この多層回路基板は、絶縁体の一例である積層体101を備えている。積層体101は、4層に積層配置された絶縁層100A、100B、100C、100Dを積層一体化して構成されている。積層体101内部には、配線層102と、配線層112とが配設されている。配線層102、112は、接続体103、ビアランド106、接続体109を介して電気的に接続されている。接続体103、109は、接続体の一例である。ビアランド106は、中間接続層の一例である。配線層102、112は配線状にパターニングされた導電膜から構成されている。配線層102、112には接続ランド102a、112aが設けられている。接続ランド102a、112aは、図1Bに示すように、平面視円形形状をしている。接続ランド102a、112aは接続体103、109の下端位置、もしくは上端位置に接続体103、109とほぼ同心に設けられている。接続ランド102a、112aは接続体103、109の下端もしくは上端に当接することで接続体103、109に電気的に接続されている。接続ランド102a、112aの直径は接続体109の直径Rより若干大径に設定されている。
【0095】
積層体101の内部には、ビアランド106と同一平面上に、第2のシールド層の一例である接地層107が設けられている。接地層107とビアランド106との間には、両者を電気的に絶縁する間隙108が形成されている。積層体101の最外層それぞれには、第1のシールド層の一例である接地層140が設けられている。
【0096】
この具体例では、接続体103、109の特性インピーダンスが、配線層102より高い場合には、
r<m …(7)
r:ビアランド106の直径、
m:配線層102、112の直径、具体的には、
接続ランド102a、112aの直径
とする。
【0097】
また、接続体103、109の特性インピーダンスが、配線層102より低い場合には、
r>m …(8)
とする。図9では、その一例として、r<mとしている。
【0098】
これにより、接続体103、106と配線層102、112との間の特性インピーダンスの整合を図って、信号の反射量を抑えている。以下、その理由を説明する。
【0099】
接続体103、106の特性インピーダンスZは、その等価インダクタンスIと等価キャパシタンスCとより、Z=√(I/C)で表すことができる。等価インダクタンスIは、上述した先の具体例に記載した接続距離hが相当する接続体103、106の長さに起因するインダクタンス成分である。等価キャパシタンスCは接続体103、106と、接地層140との間に存在する容量に起因する。
【0100】
ここで、ビアランドの直径rと接続ランド102a、112aの直径mとの大きさの違いにより、等価キャパシタンスCは変動し、直径rを直径mより大きくすると(r>m)、キャパシタンスCは、
ε・ε0・[{π・(m/2)}2−π・(r/2)2]/(h/2)
だけ増加する。
【0101】
同様に、直径rを直径mより小さくすると(r<m)、キャパシタンスCは、
ε・ε0・[{π・(r/2)}2−π・(m/2)2]/(h/2)
だけ減少する。
【0102】
ε:絶縁層100A〜100Dの比誘電率
ε0:真空中での比誘電率
h/2:接続体103、106と接続ランド102a、112 aとの間の離間距離であって、各絶縁層100A〜100Dの厚さは互いに等しいため、接続距離hの半分(h/2)となる
このように、直径mを直径rより大きくすることでキャパシタンスCを増加させることができる。同様に、直径mを直径rより小さくすることでキャパシタンスCを減少させることができる。
【0103】
接続体全体のインピーダンスが配線層102、112より高い場合には、直径mを直径rより大きくすることで両者のインピーダンスを整合させて、信号反射量を抑制することができる。接続体全体のインピーダンスが配線層102、112より低い場合には、直径mを直径rより小さくすることで両者のインピーダンスを整合させて、信号反射量を抑制することができる。
【0104】
接続距離h=445μm、直径r=400μm、直径R=200μm、直径m=500μmとした場合(r<m)において、隙間108の幅Lに対する反射量の特性を図10に示す。図10と、図2との比較してみれば明らかように、反射量を、前述した具体例において示した上限値0.05以下に抑えることができる幅Lの範囲は、(r<m)とした場合の方が、そうでない場合に比べて反射量を0.05以下に抑えることができる幅Lのレンジは広くなる。具体的には、幅Lが増大する側におけるレンジが広くなっている。
【0105】
この参考例は、図11に示すように、第2シールド層である接地層107が設けられていない多層回路基板において実施しても、同様の効果を発揮する。図11に示す多層回路基板においては、上述した各参考例、具体例に存在する隙間108の幅Lは無限大となり、幅Lの調整による特性インピーダンスの制御は不可能となる。そこで、配線層102、112の特性インピーダンスに合わせて接続体全体の特性インピーダンスを制御するためには、この参考例のように、直径rと直径mとの関係を調整すればよい。
【0106】
以上の構成および特徴を備えた各具体例においては、上述した接続距離hの1500倍以下の波長を有する信号を伝送する場合において、特に顕著な効果を発揮する。以下、その理由を説明する。
【0107】
比誘電率ε=1の媒質中で、グランド面のない基板上に長さ1mmの配線を形成すると、その配線による信号の反射量は信号の周波数により、図12に示す特性を有する。ここで、信号の反射量の上限値を上述したように5%とすると、信号の反射量に関する周波数の上限値が決まり、その上限値は、0.2GHz(=200MHz)となる。波長に換算すると、1.5mとなる。
【0108】
伝送する信号の波長(上述した例では1.5m)が、配線の長さ(上述した例では1mm)の1/1500倍以下になると、配線による信号の反射が上限値(5%)を超えてしまい、配線の特性インピーダンスを制御する必要がでてくる。そこで、この具体例においては、配線の長さに相当する上記接続距離hの1500倍以下の波長を有する信号を伝送した場合に顕著な効果を発揮する。
【0109】
なお、一般に、媒質中での電磁波の波長λは、
λ=Cv/(f・√ε)
Cv:光速
f:周波数
で表される。各具体例における媒質に相当する絶縁層100A〜100Dは、その比誘電率εが1以上であるために、伝送する信号の波長は、上述した条件(ε=1)の場合に比べて短くなる。しかしながら、接続距離hと波長との間の関係は上述した条件と同様に成立するのはいうまでもない。
【0110】
なお、以上の具体例は、シールド層の一例である接地層を有する多層回路基板において本発明を説明したが、シールド層として、電源層を設けた多層回路基板において、本発明を適用しても同様の効果が得られる。さらには、グランド層と電源層とを両方とも有する多層回路基板において,本発明を適用しても同様の効果が得られる。
【0111】
さらには、本発明は、図13A〜図13Fに示す多層回路基板においても同様に実施できるのはいうまでもない。図13Aは、5層積層された絶縁層100A〜100Eの内部に、3段積み重ねれられた接続体150A〜150Cと、2層のビアランド106A、106Bと、2層の接地層107A、107B(電源層でもよい)と、配線層102、112とを収納配置し、最外層の絶縁層100A、100Eの表面に接地層151(電源層でもよい)を設けた多層回路基板である。このような多層回路基板においても本発明の各発明を実施できる。
【0112】
図13Bは、3層積層された絶縁層100A〜100Cの内部に、3段積み重ねられたの接続体150A〜150Cと、2層のビアランド106A、106Bと、2層の接地層107A、107B(電源層でもよい)とを収納配置し、最外層の絶縁層100A、100Cの表面に配線層102、112を設けた多層回路基板である。このような多層回路基板においても本発明の各発明を実施できる。
【0113】
図13Cは、3層積層された絶縁層100A〜100Cの内部に、2段積み重ねられた接続体150A、150Bと、一つのビアランド106と、1層の接地層107(電源層でもよい)と、一方の配線層102とを収納配置し、最外層の絶縁層100Aの表面に接地層151を設け、最外層の絶縁層100Bの表面に配線層112を設けた多層回路基板である。このような多層回路基板においても本発明の各発明は実施できる。
【0114】
図13Dは、5層積層された絶縁層100A〜100Eの内部に、3段積み重ねられた接続体150A〜150Cと、2層のビアランド106A、106Bと、1層の接地層107(電源層でもよい)と、配線層102、112とを収納配置し、最外層の絶縁層100A、100Eの表面に接地層151(電源層でもよい)を設けた多層回路基板である。このような多層回路基板においても本発明の各発明を実施できる。
【0115】
図13Eは、3層積層された絶縁層100A〜100Cの内部に、3段積み重ねられた接続体150A〜150Cと、2層のビアランド106A、106Bと、1層の接地層107(電源層でもよい)とを収納配置し、最外層の絶縁層100A、100Cの表面に配線層102、112を設けた多層回路基板である。このような多層回路基板においても本発明の各発明を実施できる。
【0116】
図13Fは、多数積層された絶縁層において最も外側に位置する5層の絶縁層100A〜100Eの内部に、3段積み重ねられた接続体150A〜150Cと、2層のビアランド106A、106Bと、2層の接地層107A、107B(電源層でもよい)と、配線層102、112とを収納配置し、最外層の絶縁層100Aの表面に接地層151(電源層でもよい)を設けた多層回路基板である。このような多層回路基板においても本発明の各発明を実施できる。
【0117】
【発明の効果】
以上説明したように、本発明によれば、配線層の特性インピーダンスと接続体の特性インピーダンスとを、信号反射率が0.05以下になる程度まで整合させることができた。しかも、このような特性インピーダンスの整合を余分なビアホールを形成する必要もなく実現することができた。これにより、信号配線層と信号線用ビアホールとの特性インピーダンスの差による信号の反射が小さい信号線用ビアホールを高密度にしかも安価に設けることができるという効果がある。
【図面の簡単な説明】
【図1】図1Aは、本発明の第1の参考例に係る多層回路基板の概略構成を示す断面図であり、図1Bは図1AのA−A'線断面図であり、図1Cは図1AのB−B'線断面図である。
【図2】第1の参考例における信号反射率と間隙Lとの関係を示す線図である。
【図3】信号反射量の閾値の説明に供する図である。
【図4】図4Aは図1A〜図1Cの多層回路基板の周波数特性を表すスミスチャートであり、図4Bは従来例の多層回路基板の周波数特性を表すスミスチャートである。
【図5】図5Aは、本発明の第1の好ましい具体例に係る多層回路基板の概略構成を示す断面図であり、図5Bは図5AのC−C'線断面図である。
【図6】図5A、図5Bの多層回路基板の製造工程をそれぞれ示す断面図である。
【図7】図7Aは、本発明の第2の好ましい具体例に係る多層回路基板の概略構成を示す断面図であり、図7Bは図7AのD−D'線断面図であり、図7Cは図7AのE−E'線断面図である。
【図8】図8は、第2の具体例における信号反射率と間隙Lとの関係を示す線図である。
【図9】本発明の第2の参考例に係る多層回路基板の概略構成を示す断面図である。
【図10】第2の参考例における信号反射率と間隙Lとの関係を示す線図である。
【図11】第2の参考例の変形例を示す断面図である。
【図12】周波数と反射量の関係を示す線図である。
【図13】本発明を実施できる多層回路基板の他の例をそれぞれ示す断面図である。
【符号の説明】
100A〜100D 絶縁層 102 配線層
103 接続体 106 ビアランド
107 接地層 108 隙間
109 接続体 112 配線層
R 接続体103の直径
r ビアランド106の直径
N 切欠部107aの直径
L 隙間108の幅
h 配線層102、112間の接続距離
Claims (6)
- 対向配置された少なくとも2つの配線層と、
前記配線層の間に設けられた第1の絶縁体と、
前記配線層の対向方向に沿って前記第1の絶縁体を貫通して設けられて前記配線層どうしを接続する接続体と、
前記配線層の対向方向に沿った前記接続体の中央位置において前記接続体に挟み込まれて、前記接続体の一端側部分と他端側部分とを電気的に接続する中間接続層と、
前記中間接続層の略同一面上に設けられ、かつ、当該中間接続層の周囲に離間して配置されたシールド層とを有し、
前記中間接続層と前記シールド層との間に形成される間隙を、前記第1の絶縁体より比誘電率の低い第2の絶縁体で充填した多層回路基板。 - 前記第1の絶縁体の比誘電率をεとし、前記第2の絶縁体の比誘電率をε’とし、前記接続体と前記中間接続層とを介した前記配線層どうしの接続距離をhとし、前記接続体を略円柱体とみなした場合の直径をRとし、前記中間接続層を略円形とみなした場合の直径をrとし、前記中間接続層と前記シールド層との間の離間距離をLとすると、
(R・r・√ε')/(2・h・√ε)≦L≦(5・R・r・√ε')/(h・√ε)
の条件を満たす請求項1記載の多層回路基板。 - 前記第1の絶縁体は、積層配置された下側絶縁層と、上側絶縁層とを備えており、
前記中間接続層と前記シールド層とは、下側絶縁層と上側絶縁層との間に挟み込まれて配置されており、
前記接続体は、
前記下側絶縁層をその厚み方向に貫通して設けられて、下側に位置する配線層と前記中間接続層とを電気的に接続する下側接続体と、
前記上側絶縁層をその厚み方向に貫通して設けられて、上側に位置する配線層と前記中間接続層とを電気的に接続する上側接続体と、
を備えている請求項1記載の多層回路基板。 - 前記シールド層は、接地層である請求項1記載の多層回路基板。
- 前記シールド層は、電源層である請求項1記載の多層配線基板。
- 当該多層回路基板は、前記接続距離hの1500倍以下の波長を有する信号を伝送するものである請求項1記載の多層回路基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28250599A JP4204150B2 (ja) | 1998-10-16 | 1999-10-04 | 多層回路基板 |
US09/417,662 US6392164B1 (en) | 1998-10-16 | 1999-10-14 | Multi-level circuit substrate, method for manufacturing same and method for adjusting a characteristic impedance therefor |
US09/994,683 US6870264B2 (en) | 1998-10-16 | 2001-11-28 | Multi-level circuit substrate, method for manufacturing same and method for adjusting a characteristic impedance therefor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29513298 | 1998-10-16 | ||
JP10-295132 | 1998-10-16 | ||
JP28250599A JP4204150B2 (ja) | 1998-10-16 | 1999-10-04 | 多層回路基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008110649A Division JP4624440B2 (ja) | 1998-10-16 | 2008-04-21 | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000188478A JP2000188478A (ja) | 2000-07-04 |
JP4204150B2 true JP4204150B2 (ja) | 2009-01-07 |
Family
ID=26554629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28250599A Expired - Lifetime JP4204150B2 (ja) | 1998-10-16 | 1999-10-04 | 多層回路基板 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6392164B1 (ja) |
JP (1) | JP4204150B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101790902B (zh) * | 2007-08-31 | 2012-04-04 | 日本电气株式会社 | 多层基底 |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332369A (ja) * | 1999-05-25 | 2000-11-30 | Mitsui Mining & Smelting Co Ltd | プリント回路板及びその製造方法 |
US6538538B2 (en) * | 1999-02-25 | 2003-03-25 | Formfactor, Inc. | High frequency printed circuit board via |
JP2001024297A (ja) * | 1999-07-09 | 2001-01-26 | Nippon Mektron Ltd | 可撓性多層回路基板のスル−ホ−ル導通構造及びその形成法 |
JP2002368422A (ja) * | 2001-04-04 | 2002-12-20 | Murata Mfg Co Ltd | 多層セラミック基板及びその製造方法 |
JP5045599B2 (ja) * | 2002-01-23 | 2012-10-10 | 住友ベークライト株式会社 | 多層配線板および半導体デバイス |
US6727436B2 (en) * | 2002-03-15 | 2004-04-27 | Memx, Inc. | Interconnect bus crossover for MEMS |
JP2003332754A (ja) | 2002-05-15 | 2003-11-21 | Internatl Business Mach Corp <Ibm> | 多層プリント配線板 |
JP2004047574A (ja) | 2002-07-09 | 2004-02-12 | Sumitomo Electric Ind Ltd | 多層配線基板、光トランシーバ、およびトランスポンダ |
JP4005451B2 (ja) * | 2002-08-29 | 2007-11-07 | 富士通株式会社 | 多層基板及び半導体装置 |
US7176383B2 (en) * | 2003-12-22 | 2007-02-13 | Endicott Interconnect Technologies, Inc. | Printed circuit board with low cross-talk noise |
US7047628B2 (en) * | 2003-01-31 | 2006-05-23 | Brocade Communications Systems, Inc. | Impedance matching of differential pair signal traces on printed wiring boards |
EP1625680A4 (en) * | 2003-03-06 | 2009-04-08 | Sanmina Sci Corp | METHOD FOR OPTIMIZING THE HIGH FREQUENCY PERFORMANCE OF INTERCONNECT HOLE STRUCTURES |
US7336502B1 (en) * | 2003-06-03 | 2008-02-26 | Force10 Networks, Inc. | High-speed router with backplane using tuned-impedance thru-holes and vias |
KR20050072881A (ko) * | 2004-01-07 | 2005-07-12 | 삼성전자주식회사 | 임피던스 정합 비아 홀을 구비하는 다층기판 |
US7342801B2 (en) * | 2004-04-29 | 2008-03-11 | Harris Corporation | Printed wiring board with enhanced structural integrity |
JP4108643B2 (ja) * | 2004-05-12 | 2008-06-25 | 日本電気株式会社 | 配線基板及びそれを用いた半導体パッケージ |
US7388158B2 (en) * | 2004-09-17 | 2008-06-17 | Terdyne, Inc. | Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies |
DE102004060962A1 (de) * | 2004-12-17 | 2006-07-13 | Advanced Micro Devices, Inc., Sunnyvale | Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen |
US20060255434A1 (en) * | 2005-05-12 | 2006-11-16 | Yinon Degani | Shielding noisy conductors in integrated passive devices |
US7492146B2 (en) * | 2005-05-16 | 2009-02-17 | Teradyne, Inc. | Impedance controlled via structure |
US20080142941A1 (en) * | 2006-12-19 | 2008-06-19 | Advanced Chip Engineering Technology Inc. | 3d electronic packaging structure with enhanced grounding performance and embedded antenna |
KR101335987B1 (ko) * | 2007-01-11 | 2013-12-04 | 삼성전자주식회사 | 다층 인쇄회로기판 |
JP4912204B2 (ja) * | 2007-04-16 | 2012-04-11 | アイカ工業株式会社 | 多層プリント配線板 |
CN101682991A (zh) * | 2007-05-08 | 2010-03-24 | 奥卡姆业务有限责任公司 | 无焊料的发光二级管组件 |
CN101682990A (zh) * | 2007-05-08 | 2010-03-24 | 奥卡姆业务有限责任公司 | 无焊料电子组件及其制造方法 |
US20090101402A1 (en) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | Circuit board, and electronic device |
US20090189289A1 (en) * | 2008-01-27 | 2009-07-30 | International Business Machines Corporation | Embedded constrainer discs for reliable stacked vias in electronic substrates |
TW201026217A (en) * | 2008-12-31 | 2010-07-01 | Htc Corp | Electronic device and high frequency circuit board thereof |
US8143976B2 (en) * | 2009-10-27 | 2012-03-27 | Xilinx, Inc. | High impedance electrical connection via |
CN201608971U (zh) * | 2009-10-28 | 2010-10-13 | 国基电子(上海)有限公司 | 电路板 |
EP2520141A2 (en) * | 2009-11-27 | 2012-11-07 | BAE Systems Plc. | Circuit board |
JP2011119479A (ja) * | 2009-12-03 | 2011-06-16 | Renesas Electronics Corp | パッケージ基板および半導体装置 |
US8295058B2 (en) * | 2009-12-18 | 2012-10-23 | International Business Machines Corporation | Structure for enhancing reference return current conduction |
WO2011093863A1 (en) | 2010-01-29 | 2011-08-04 | Hewlett-Packard Development Company, L.P. | Three dimensional multilayer circuit |
US7982504B1 (en) | 2010-01-29 | 2011-07-19 | Hewlett Packard Development Company, L.P. | Interconnection architecture for multilayer circuits |
US8389870B2 (en) | 2010-03-09 | 2013-03-05 | International Business Machines Corporation | Coreless multi-layer circuit substrate with minimized pad capacitance |
US8704104B2 (en) | 2010-07-19 | 2014-04-22 | Asml Netherlands B.V. | Electrical connector, electrical connection system and lithographic apparatus |
JP2012085234A (ja) * | 2010-10-14 | 2012-04-26 | Ngk Spark Plug Co Ltd | 伝送システム及び伝送装置 |
US9236336B2 (en) * | 2012-07-12 | 2016-01-12 | Marvell Israel (M.I.S.L) Ltd. | Systems and methods for mitigation of mechanical degradation in high performance electrical circuit packages |
JP6027372B2 (ja) * | 2012-08-29 | 2016-11-16 | 住友電工プリントサーキット株式会社 | 両面プリント配線板及びその製造方法 |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
JP6135290B2 (ja) * | 2013-05-08 | 2017-05-31 | 三菱電機株式会社 | 伝送線路 |
JP6324738B2 (ja) * | 2014-01-27 | 2018-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6600176B2 (ja) | 2015-06-19 | 2019-10-30 | ホシデン株式会社 | 多層プリント配線板及び多層プリント配線板とコネクタとの接続構造 |
JP6424811B2 (ja) * | 2015-12-22 | 2018-11-21 | 株式会社Soken | 多層基板およびその多層基板の製造方法 |
WO2019207828A1 (ja) * | 2018-04-25 | 2019-10-31 | 株式会社村田製作所 | ミリ波モジュール |
US10999923B2 (en) | 2018-04-26 | 2021-05-04 | Juniper Networks, Inc. | Structure for circuit interconnects |
TWI679744B (zh) * | 2018-10-04 | 2019-12-11 | 力成科技股份有限公司 | 多層封裝基板 |
WO2020095092A1 (en) * | 2018-11-06 | 2020-05-14 | Aesa Sa | Electromagnetic waveguide and microwave-frequency circuit |
CN111834232B (zh) * | 2020-06-12 | 2021-04-09 | 珠海越亚半导体股份有限公司 | 一种无特征层结构的转接载板及其制造方法 |
US20230319985A1 (en) * | 2022-04-04 | 2023-10-05 | Google Llc | Loading Pads for Impedance Management in Printed Circuit Board |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE426894B (sv) * | 1981-06-30 | 1983-02-14 | Ericsson Telefon Ab L M | Impedansriktig koaxialovergang for mikrovagssignaler |
US5039965A (en) * | 1990-08-24 | 1991-08-13 | Motorola, Inc. | Radio frequency filter feedthrough structure for multilayer circuit boards |
DE69122748T2 (de) * | 1990-12-26 | 1997-05-07 | Tdk Corp | Hochfrequenzvorrichtung |
JPH05206678A (ja) | 1992-01-28 | 1993-08-13 | Nec Corp | 多層配線基板 |
US5473120A (en) * | 1992-04-27 | 1995-12-05 | Tokuyama Corporation | Multilayer board and fabrication method thereof |
US5450290A (en) * | 1993-02-01 | 1995-09-12 | International Business Machines Corporation | Printed circuit board with aligned connections and method of making same |
US5459368A (en) * | 1993-08-06 | 1995-10-17 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave device mounted module |
US5408053A (en) * | 1993-11-30 | 1995-04-18 | Hughes Aircraft Company | Layered planar transmission lines |
US5773195A (en) * | 1994-12-01 | 1998-06-30 | International Business Machines Corporation | Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap |
US5835357A (en) * | 1995-09-05 | 1998-11-10 | Dell Usa, L.P. | Ceramic integrated circuit package with optional IC removably mounted thereto |
US5644276A (en) * | 1996-05-29 | 1997-07-01 | The United States Of America As Represented By The Secretary Of The Army | Multi-layer controllable impedance transition device for microwaves/millimeter waves |
-
1999
- 1999-10-04 JP JP28250599A patent/JP4204150B2/ja not_active Expired - Lifetime
- 1999-10-14 US US09/417,662 patent/US6392164B1/en not_active Expired - Lifetime
-
2001
- 2001-11-28 US US09/994,683 patent/US6870264B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101790902B (zh) * | 2007-08-31 | 2012-04-04 | 日本电气株式会社 | 多层基底 |
Also Published As
Publication number | Publication date |
---|---|
US20020034839A1 (en) | 2002-03-21 |
US6870264B2 (en) | 2005-03-22 |
US6392164B1 (en) | 2002-05-21 |
JP2000188478A (ja) | 2000-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4204150B2 (ja) | 多層回路基板 | |
JP3732927B2 (ja) | 多層配線基板 | |
US6828514B2 (en) | High speed circuit board and method for fabrication | |
US7755447B2 (en) | Multilayer balun, hybrid integrated circuit module, and multilayer substrate | |
KR100382804B1 (ko) | 다층 프린트 기판 | |
US7064623B2 (en) | Coaxial line type components with low characteristic impedance | |
US6486414B2 (en) | Through-hole structure and printed circuit board including the through-hole structure | |
US20080129409A1 (en) | Waveguide structure | |
US20100259338A1 (en) | High frequency and wide band impedance matching via | |
US6602078B2 (en) | Electrical interconnect having a multi-layer circuit board structure and including a conductive spacer for impedance matching | |
US6838953B2 (en) | High-frequency interconnection for circuits | |
WO1997033337A1 (en) | A high frequency balun provided in a multilayer substrate | |
US20090025204A1 (en) | Microstrip line dielectric overlay | |
US6683260B2 (en) | Multilayer wiring board embedded with transmission line conductor | |
TW202042438A (zh) | 包括連接至至少兩通孔之電容器之多層濾波器 | |
JP4624440B2 (ja) | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 | |
US11189581B2 (en) | Electronic device including semiconductor package including package ball | |
US7015574B2 (en) | Electronic device carrier adapted for transmitting high frequency signals | |
CN108633172B (zh) | 印刷电路板和显示装置 | |
JP2001144452A (ja) | 多層プリント基板 | |
US11557821B2 (en) | Millimeter wave module including first and second conductor patterns connected by first and second conductive members extending through an insulating substrate and methods of manufacture | |
US11430587B2 (en) | High frequency spiral termination | |
JP4161577B2 (ja) | 電気配線板 | |
US6566975B2 (en) | Wiring board having parallel transmission lines to transmit equivalent signals in parallel | |
US20230189435A1 (en) | Circuit board and electronic package using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4204150 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |