TWI422298B - 高阻抗電氣連接通孔 - Google Patents

高阻抗電氣連接通孔 Download PDF

Info

Publication number
TWI422298B
TWI422298B TW099126585A TW99126585A TWI422298B TW I422298 B TWI422298 B TW I422298B TW 099126585 A TW099126585 A TW 099126585A TW 99126585 A TW99126585 A TW 99126585A TW I422298 B TWI422298 B TW I422298B
Authority
TW
Taiwan
Prior art keywords
resonators
gap
layer
resonator
ring
Prior art date
Application number
TW099126585A
Other languages
English (en)
Other versions
TW201117691A (en
Inventor
Christopher P Wyland
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of TW201117691A publication Critical patent/TW201117691A/zh
Application granted granted Critical
Publication of TWI422298B publication Critical patent/TWI422298B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09463—Partial lands, i.e. lands or conductive rings not completely surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

高阻抗電氣連接通孔
本發明的一個或多個具體實施例一般係關於用於提供以非傳導層分隔的導體間之訊號路徑的通孔，且特別是關於具有增加之阻抗的通孔。
包含積體電路裝置(IC)或印刷電路板(PCB)的電路通常係由多層訊號線所組成，訊號線係藉由絕緣非傳導層而分隔。訊號係在具有通孔的不同層的訊號線之間傳送。通孔係在非傳導層之間的孔洞，其已經藉由電鍍、使用環形圈或小鉚釘而具有傳導性。
電路中的訊號線相對於附近的接地及電源線或平面係典型的寬度與間隔，使得它們具有標準特徵阻抗，例如50歐姆。如此作法以降低由阻抗不匹配所造成的訊號擾動及失真。阻抗匹配是重要的，因為不匹配將造成訊號在不匹配點被反射。經反射的訊號造成雜訊且扭曲向前傳播的訊號。阻抗不匹配的缺點在高速電路中特別嚴重，其中時脈週期會要求傳播在電路中的訊號相對於當電晶體切換開或關時產生的漸進上升及下降之一短期間維持在一穩定值。由阻抗不匹配所產生的雜訊及失真可以被認知為一個切換轉變。
因為用於不同訊號的通孔係典型較低的阻抗，其低於連接至它們的訊號線，所以阻抗不匹配會需要電路操作在 遠低於所要的頻率。本發明的一個或多個具體實施例可以處理一個或多個上述議題。
在本發明的一個具體實施例中，提供了電氣連接通孔。通孔包含導體，其連接電氣訊號穿過非傳導層；以及兩組或多組的隙環共振器，其包含至少第一組以及第二組。每一個第一組以及第二組包含兩個或更多個隙環共振器，其包含至少第一隙環共振器以及第二隙環共振器。第一組共振器以及第二組共振器係分別位於第一平面以及第二平面，其實質平行於非傳導層。導體及隙環共振器組之佈置係使得導體實質上被穿過非傳導層的共振器的投影圍繞。
在本發明的另一具體實施例中，提供了半導體結構。結構包含電氣傳導通孔；第一訊號線，其位於第一金屬層，該第一金屬層連接至通孔的第一末端；以及第二訊號線，其位於第二金屬層，該第二金屬層連接至通孔的第二末端。第一隙環共振器組以及第二隙環共振器組(其包含至少兩個同心隙環共振器)係位在實質平行於第一金屬層以及第二金屬層的各個平面中。第一組及第二組環狀共振器係設置以使通孔末端的外緣係實質上被各個第一金屬層以及第二金屬層上的第一組以及第二組最內圍環的投影所圍繞。
在又另一具體實施例中，提供了電路基板。電路基板 包含兩或多層其含有至少一個電氣傳導訊號線，包含一第一層以及一第二層，其中第一層以及第二層係由非傳導材料所分隔。電路基板亦包含至少一個電氣傳導通孔，其延伸穿過非傳導材料且耦接第一層以及第二層的訊號線。亦包含複數組的共振器(包含至少第一組以及第二組)。每一組包含複數個同心隙環共振器，其包含至少第一隙環共振器以及第二隙環共振器。第一組共振器係位於第一平面，其實質平行於第一層。同樣地，第二組共振器係位於第二平面，其實質平行於第二層。通孔、第一組以及第二組係設置以使得通孔係實質上在第一層以及第二層上的各組共振器的投影中的中心。
其將理解成各種其它的具體實施例係在以下的詳細敘述以及申請專利範圍中提出。
本發明的一個或多個具體實施例避免了在電路中的阻抗不匹配。較高的阻抗係藉由每一個通孔末端的額外隙環共振器(SSR)所達成。
隙環共振器係由傳導環所組成，該傳導環係藉由空氣或其它介電材料的非傳導間隙而斷裂在一個(或數個)位置。當環放置在電磁場時，電磁擾動造金屬環中的感應環狀電流，其反過來導致電荷跨過間隙累積。由於位在間隙的電荷所建立的電場抵消環狀電流，其導致能量被(顯著地)儲存在間隙的鄰近處，且磁場能量集中在環所包圍的區域中。因此，隙環共振器係對垂直磁場反應的共振器，且可以由間隙的有效電容以及環所定義之迴路的有效電感所描繪。可以就具有共振頻率w2 m =1/LC的共振LC電路方面來瞭解，其中L係環的電感且C係隙環共振器的電容。當訊號經過連接通孔的訊號線，電流產生通過隙環共振器的電磁場。訊號邊緣的上升以及下降產生電磁場的改變，其在環中感應電流且造成隙環共振器的共振。環的共振修改磁場，且因而修改通孔及訊號線連接的感應阻抗。隙環共振器的共振反應以及其在電磁場上的效應係取決於隙環共振器的結構及佈置。
圖1顯示依照本發明的具體實施例配置隙環共振器之通孔的透視圖。通孔106係分別在通孔的頂部和底部耦接至訊號線102、128。在訊號線128上方以及訊號線102下方係兩組分別的隙環共振器，其實質上圍繞通孔106。隙環共振器組實質上圍繞該通孔，其中兩個環係環繞通孔。所顯示的每一組包含兩個隙環共振器：外部隙環共振器104、120以及內部隙環共振器112、126。內部隙環共振器以及外部隙環共振器的間隙係在位置108、110、122以及124。環組係沿著z軸而設置，使得它們與訊號線102傳導性地隔離。
為了容易說明，術語上方、下方、頂部以及底部係使用來描述該描述的元件之間的位置關係。習於此技術者將認知這些術語並非意欲限制，因為翻轉結構頂部至底部將不會改變結構的特徵。
實際上，訊號線128、102係由非傳導層(未顯示)所分隔。訊號線係位在兩個平行的平面中，其界定該非傳導層。在所顯示的通孔構造中，兩個隙環共振器組係位於兩訊號線平面之間的非傳導層中。隙環共振器組亦可被認為係位於訊號線平面之間。在此，這些詞組係可交換地使用。
隙環共振器組係位於接近通孔的末端，但與訊號線平面分隔一段距離，以足夠讓隙環共振器組與訊號線傳導性地隔離。通孔106可以是實心或替代性地可以是具有傳導材料壁面的中空圓柱。藉由調整隙環共振器的共振頻率，由流過訊號線及通孔之電流所產生的磁場通量電阻係被調整，且通孔的阻抗會增加。
圖2顯示了圖1的經配置通孔的頂視圖。通孔208係在隙環共振器組202、204的中心。該隙環共振器係定向使得內環以及外環的裂隙206、210係分別彼此相對。隙環共振器的共振反應係取決於隙環共振器的電容。隙環共振器的電容係來自於裂隙與相鄰環之間的間隔。間隔實質上形成平行板電容。在平行板電容中，電容係直接與導體板的表面面積成比例，且與板之間的分隔距離成反比。電容係藉由方程式：C=A/S所指定，其中C係間隔的電容，係分隔物的介電常數，A係平行板的面積，且S係分隔距離或間隔尺寸。增加間隔尺寸造成電容的減少，因此增加了隙環共振器的共振頻率。
同樣地，隙環共振器可以包含各種數量的環裂隙。圖3-1顯示了每個環有兩個裂隙的隙環共振器結構。在此結構中，內部裂隙以及外部裂隙係藉由90度旋轉一個環而分隔。圖3-2顯示了每個環有四個裂隙的隙環共振器結構。在此結構中，內部裂隙以及外部裂隙係藉由45度旋轉一個環而分隔。增加環裂隙的數量造成每一個環中的電容數量增加。然而，當環串聯連接時，電容降低。當加入額外的裂隙時，每個環的電容變成：1/(C1+C2+C3.....Cn)，其中每個各別裂隙的電容表示在方程式的分母。因此，在圖3-2之雙倍數量裂隙的隙環共振器中，所造成的電容係圖3-1的隙環共振器的一半。因此，隙環共振器組的共振頻率增加。
相反地，電容可以藉由增加隙環共振器的環數量而增加。額外的環造成增加環之間的交互電容，其反過來造成每個隙環共振器組的共振頻率降低。
圖4顯示了具有四個隙環共振器402、404、406、408的隙環共振器組。相鄰共振器環的方向改變共振器環的交互電容。在顯示於圖4的結構中，相鄰環係經定向，使得內部環以及外部環的環裂隙係彼此相對。然而，此類定向是不需要的，且一個或多個其它具體實施例可以包含不同的定向。需了解的是：內部裂隙以及外部裂隙的方向可以被調整，以用於各種應用。共振器環可以對稱地定向，使得相鄰環的裂隙對齊。當相鄰環對齊以使裂隙對稱地定向時，交互電容變得非常小。當對稱地定向時，環數量的增加在系統的電容上將有微不足道的影響。如果環係定向以移動間隙彼此遠離，則交互電容增加。需了解的是使用來實施本發明的一個或多個具體實施例的隙環共振器組可以包含任何數量的環。
此外，如果需要更多電容，電容可以耦接至一個間隙的每一邊以設定電容。圖5顯示具有經增加電容之一組隙環共振器。該組包含內部裂隙環504以及外部裂隙環502。電容506、508係跨接至各個內部環以及外部環的環裂隙間隙。
亦可以改變環的寬度以調整電容。改變環寬度的效應係藉由相鄰環之間的交互電容控制。增加環的深度係增加相鄰環之間的表面面積。因此，增加環的深度將造成增加的電容。實際上，裂隙環的尺寸、寬度、直徑以及數量係僅受限於訊號線及元件的尺寸、長度及間距的封裝設計規則。舉例來說，可以限制隙環共振器的內部環的直徑，使得與通孔所提供的傳導訊號路徑維持一特定距離。
可以使用在本發明的各種具體實施例的隙環共振器並且不受限於圓形環。隙環共振器可以製造成各種不同形狀。圖6-1以及6-2各自顯示非環狀的隙環共振器組，其可以依照本發明的各種具體實施例而使用。圖6-1顯示了八角形的隙環共振器組。圖6-2顯示了正方形的隙環共振器組。顯示在圖6-2中的正方形隙環共振器係典型地使用在隙環共振器應用中，因為它們容易製造成小尺寸。習於此技術者將了解任何各種其它的多邊形可以被建構成與設計限制以及目標一致。
圖7-1、7-2、7-3以及7-4顯示具有各種結構的隙環共振器之通孔的側視圖。這些圖式說明了隙環共振器組可以放置在每一個訊號線的上方或下方。又，可以使用各種數量的隙環共振器組於指定結構中。一個範例結構使用偶數個隙環共振器組，使得相同數量的共振器組係關聯於每一個訊號線。關聯於第一訊號線的隙環共振器組的佈置係鏡射關聯於第二訊號線的共振器組的佈置。佈置係被鏡射成對於一隙環共振器組位於距離第一訊號線D處，則有一隙環共振器組位於距離第二訊號線D處。
圖7-1顯示一配置有兩組隙環共振器的通孔。通孔704係耦接至訊號線706、708。隙環共振器組710、712係分別放置在訊號線706上方以及訊號線708下方。實際上，訊號線706、708係藉由非傳導層705所分隔。訊號線係位在兩個平行的平面中，其界定該非傳導層705。隙環共振器組710、712係放置在平行於訊號線平面的平面中。隙環共振器組亦放置成使得通孔704係實質上位於穿過訊號線平面的環共振器組714的投影之中心。隙環共振器組係位於接近通孔的末端，但與訊號線平面分隔一段距離，以足夠讓隙環共振器組與訊號線傳導性地隔離。
圖7-2顯示了一配置有四個隙環共振器組的通孔。如圖7-1，通孔704係耦接至訊號線706、708。隙環共振器組710、712係分別放置在訊號線706上方以及訊號線708下方。兩個額外的隙環共振器組714、716係分別放置在訊號線之間，訊號線706下方以及訊號線708上方。如圖7-1的結構，通孔704係在隙環共振器組的投影之中心。隙環共振器組為一對且放置成鏡射排列，使得組710、712與各自的訊號線706、708係相等的距離。然而，習於此技術者將了解對於特定應用來說，不平衡的結構會是所要的，舉例來說，提供從高阻抗訊號線至低阻抗訊號線的漸進轉變。在具有奇數數量的隙環共振器組之具體實施例中，與訊號線的距離以及環的數量和尺寸可以調整成如上方所述，以設定通孔的每一個末端的阻抗。
圖7-3顯示了一配置有六個隙環共振器組的通孔。如圖7-2，通孔704係耦接至訊號線706、708。隙環共振器組710、712係分別放置在訊號線706上方以及訊號線708下方。隙環共振器組714、716係分別放置在訊號線之間的非傳導層(未顯示)中、訊號線706下方以及訊號線708上方。此外，兩個隙環共振器組718、720係放置在共振器組714、716之間。較佳的是隙環共振器組718、720係放置在靠近個別組714、716處，使得各個組之間有交互電容。
在訊號線上方的隙環共振器組的數量排列不需和下方的數量相同如圖7-3所示。在此結構中，四個隙環共振器組714、716、718、720係放置在含有訊號線的平面之間的非傳導層中，且兩個隙環共振器組710、712係放置在訊號線平面之間的平面組的外部。在另一個結構中，較多數量的隙環共振器組係放置在平面子組的外部，該平面子組係被訊號線平面之間的非傳導層所佔據。此另一個結構可以產生相似於圖7-3中的排列的結果。
圖7-4顯示了配置有四個隙環共振器組的通孔，其中所有共振器組係放置在訊號線之間。通孔704係耦接至訊號線706、708。隙環共振器組714、716係分別放置在訊號線之間，訊號線706下方以及訊號線708上方。隙環共振器組718、720係放置在共振器組714、716之間。在另一個結構中，隙環共振器組係放置在訊號線外部，而在訊號線之間不具有隙環共振器組。此另一個構造將產生相似於圖7-4中的排列的結果。
圖8-1顯示了配置有兩個隙環共振器組以及兩個傳導板的通孔。通孔804係耦接至訊號線806、808。隙環共振器組810、812係分別放置在訊號線806上方以及訊號線808下方。傳導板816、818係分別放置在靠近共振器組、組810的上方以及組812的下方處。每一個板係連接至接地參考電壓814。
圖8-2顯示了另一種參考板排列的通孔結構。在圖8-2中，顯示了通孔804以及環組810的頂視圖。傳導板816係顯示具有切割，其大於隙環共振器組的直徑。當參考板係切割如圖8-2所顯示時，參考板可以放置在任何平面，使得它們與隙環共振器、通孔以及訊號線傳導性地隔離。一個鄰近隙環共振器組的阻抗係取決於由板所提供之接地參考及隙環共振器組之間的距離。
圖9說明程序流程圖，其藉由模擬來決定隙環共振器的設計參數。具有所要的環結購的通孔設計係在步驟902被讀取進模擬環境。設計係在步驟904被模擬。基於模擬結果，通孔阻抗值係在步驟906被決定。在決定步驟908， 如果阻抗係在所要的範圍中，則程序完成且可以如所配置地實施通孔。
否則，在步驟910調整設計參數。調整設計參數包含但不受限於：組的數量；組的位置；在每一組中環的數量；環的長度/寬度；間隔寬度以及間隔電容值。在已經調整設計參數之後，在步驟904再次模擬設計，且在步驟906決定阻抗。重複調整步驟以及模擬步驟，直到在決定步驟908中所決定的阻抗係在所要的範圍內。
習於此技術者將理解各種選擇性的計算配置，其包含一個或多個處理器以及配置程式碼的記憶體排列將適合用於實施模擬處理以決定隙環共振器設計參數。
本發明的一個或多個具體實施例係被認為可實施於各種的通孔結構及使用。本發明的其它觀念以及具體實施例從在此所揭示說明書的考量以及發明的實施對擅長此技術者將是顯而易見。說明書及說明的具體實施例僅意欲被認為是範例，本發明的實際範疇以及精神係藉由下列申請專利範圍所說明。
102．．．訊號線
104．．．外部隙環共振器
106．．．通孔
108．．．裂隙
110．．．裂隙
112．．．內部隙環共振器
120．．．外部隙環共振器
122．．．裂隙
124．．．裂隙
126．．．內部隙環共振器
128．．．訊號線
202．．．隙環共振器
204．．．隙環共振器
206．．．裂隙
208．．．通孔
210．．．裂隙
402．．．隙環共振器
404．．．隙環共振器
406．．．隙環共振器
408．．．隙環共振器
502．．．外部隙環共振器
504．．．內部隙環共振器
506．．．電容
508．．．電容
704．．．通孔
70S．．．非傳導層
706．．．訊號線
708．．．訊號線
710．．．隙環共振器
712．．．隙環共振器
714．．．隙環共振器
716．．．隙環共振器
718．．．隙環共振器
720．．．隙環共振器
804．．．通孔
806．．．訊號線
808．．．訊號線
810．．．隙環共振器
812．．．隙環共振器
814．．．接地參考電壓
816．．．傳導板
818．．．傳導板
902．．．載入步驟
904．．．模擬步驟
906．．．決定步驟
908．．．檢查步驟
910．．．調整步驟
本發明的各種觀念以及優勢將藉由審查下方詳細敘述以及參考圖式而變得顯而易見，其中：圖1顯示依照本發明的具體實施例之配置有隙環共振器之通孔的透視圖；圖2顯示依照本發明的具體實施例之配置有隙環共振器之通孔的頂視圖，其建構成隙環共振器；
圖3-1顯示了每個環有2個裂隙的隙環共振器結構；
圖3-2顯示了每個環有4個裂隙的隙環共振器結構；
圖4顯示了具有4個隙環共振器的隙環共振器組；
圖5顯示了配置有增加電容的隙環共振器組；
圖6-1顯示了八角形的隙環共振器組；
圖6-2顯示了正方形的隙環共振器組；
圖7-1顯示了配置有2個隙環共振器組之通孔的側視圖；
圖7-2顯示了配置有4個隙環共振器組之通孔的側視圖；
圖7-3顯示了配置有4個隙環共振器組之通孔的側視圖；
圖7-4顯示了配置有4個隙環共振器組之通孔的側視圖，其中所有共振器組係放置在訊號線之間；
圖8-1顯示了配置有2個隙環共振器組及兩個具有參考電壓的傳導板之通孔；
圖8-2顯示了配置有隙環共振器組及具有參考電壓的傳導板之通孔的頂視圖；以及
圖9說明依照本發明的具體實施例藉由模擬來決定隙環共振器設計參數之程序流程圖。
102‧‧‧訊號線
104‧‧‧外部隙環共振器
106‧‧‧通孔
108‧‧‧裂隙
110‧‧‧裂隙
112‧‧‧內部隙環共振器
120‧‧‧外部隙環共振器
122‧‧‧裂隙
124‧‧‧裂隙
126‧‧‧內部隙環共振器
128‧‧‧訊號線

Claims (20)

  1. 一種電氣連接通孔，其包含：一導體，其穿過一非傳導層連接電氣訊號；複數組隙環共振器，其包含至少一第一組及一第二組共振器，其中每一組包含複數個隙環共振器，其包含至少一第一及第二隙環共振器；其中該第一組共振器係位於實質平行於該非傳導層之一第一層；其中該第二組共振器係位於實質平行於該非傳導層之一第二層；以及其中該第一組共振器係位於接近該導體的一第一末端且該第二組共振器係位於接近該導體的一第二末端，其中該導體的該第一末端係與該導體的該第二末端相對。
  2. 根據申請專利範圍第1項所述的電氣連接通孔，其中該導體係實質上在該非傳導層上的每一組共振器的中心。
  3. 根據申請專利範圍第1項所述的電氣連接通孔，其中每一組共振器係傳導性地與所有其它傳導材料隔離。
  4. 根據申請專利範圍第1項所述的電氣連接通孔，其中每一組之第一隙環共振器的最外圍直徑係小於每一組之第二隙環共振器的最內圍直徑，且該導體的最外圍直徑係小於每一組之第一隙環共振器的最內圍直徑。
  5. 根據申請專利範圍第1項所述的電氣連接通孔，其中該第一及第二層係在該非傳導層之中。
  6. 根據申請專利範圍第1項所述的電氣連接通孔，其中該第一及第二層係在該非傳導層之外。
  7. 根據申請專利範圍第1項所述的電氣連接通孔，其更進一步地包含一電容，其橫跨耦接每一個隙環共振器的裂隙。
  8. 根據申請專利範圍第1項所述的電氣連接通孔，其中每一組隙環共振器係電磁地耦接至該導體。
  9. 根據申請專利範圍第1項的電氣連接通孔，其更進一步地包含：一第一及一第二電氣傳導平面，其耦接至各自的參考電壓且分別電磁地耦接至該第一及第二組隙環共振器。
  10. 一種半導體結構，其包含：一電氣傳導通孔；一第一訊號線，其在一第一金屬層中且連接至該通孔的一第一末端；一第二訊號線，其在一第二金屬層中且連接至該通孔的一第二末端；一第一組隙環共振器，其包含至少兩個同心隙環共振器，其中該第一組共振器佔據至少一層，該層實質平行於該第一金屬層；一第二組隙環共振器，其包含至少兩個同心隙環共振器，其中該第二組共振器佔據至少一層，該層實質平行於該第二金屬層；其中該通孔的該第一末端的一外緣係實質上被該第一組的一最內圍共振器環所圍繞；以及其中該通孔的該第二末端的一外緣係實質上被該第二組的一最內圍共振器環所圍繞。
  11. 根據申請專利範圍第10項所述的半導體結構，其中該通孔係實質上在該第一金屬層上的該第一組隙環共振器的中心且係實質上在該第二金屬層上的該第二組隙環共振器的中心。
  12. 根據申請專利範圍第10項所述的半導體結構，其中每一個隙環共振器係傳導性地與所有其它傳導材料隔離。
  13. 根據申請專利範圍第10項所述的半導體結構，其中每一組之該隙環共振器係有不同的直徑，且具有最小直徑的隙環共振器的最內圍直徑係大於該通孔的直徑。
  14. 根據申請專利範圍第10項所述的半導體結構，其中該第一及第二組隙環共振器係佔據由該第一及第二金屬層所限制的一區域之外的層。
  15. 根據申請專利範圍第10項所述的半導體結構，其中該第一及第二組隙環共振器係佔據由該第一及第二金屬層所限制的一區域之中的層。
  16. 根據申請專利範圍第10項所述的半導體結構，其更進一步地包含一電容，其橫跨耦接每一個隙環共振器的裂隙。
  17. 根據申請專利範圍第10項所述的半導體結構，其中該第一及第二組隙環共振器係電磁地耦接至該通孔。
  18. 一種電路基板，其包含：第一層以及第二層，其分別含有第一電氣傳導訊號線以及第二電氣傳導訊號線，其中該第一及第二層係由一非傳導材料所分隔；至少一個電氣傳導通孔，其延伸穿過該非傳導材料且耦接該第一及第二訊號線；複數組共振器，其包含至少一第一組及一第二組共振器，其中每一組包含複數個同心隙環共振器，其包含至少一第一及一第二隙環共振器；其中該第一組共振器係位於一第三層，其實質平行於該第一層；其中該第二組共振器係位於一第四層，於實質平行於該第二層；以及其中該通孔係實質上在每一組共振器的中心。
  19. 根據申請專利範圍第18項所述的電路基板，其中該第三及第四層係在位於該非傳導材料所佔據的一區域中。
  20. 根據申請專利範圍第18項所述的電路基板，其中每一個隙環共振器係傳導性地與所有其它傳導材料隔離。
TW099126585A 2009-10-27 2010-08-10 高阻抗電氣連接通孔 TWI422298B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/607,027 US8143976B2 (en) 2009-10-27 2009-10-27 High impedance electrical connection via

Publications (2)

Publication Number Publication Date
TW201117691A TW201117691A (en) 2011-05-16
TWI422298B true TWI422298B (zh) 2014-01-01

Family

ID=42834387

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099126585A TWI422298B (zh) 2009-10-27 2010-08-10 高阻抗電氣連接通孔

Country Status (7)

Country Link
US (1) US8143976B2 (zh)
EP (1) EP2494598B1 (zh)
JP (1) JP5470465B2 (zh)
KR (1) KR101353723B1 (zh)
CN (1) CN102598261B (zh)
TW (1) TWI422298B (zh)
WO (1) WO2011053396A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487195B2 (en) * 2010-03-04 2013-07-16 Broadcom Corporation Via structure for multi-gigahertz signaling
US8791775B2 (en) * 2010-03-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming high-attenuation balanced band-pass filter
WO2012045000A1 (en) * 2010-09-30 2012-04-05 Aviat Networks, Inc. Systems and methods for improved chip device performance
US9159625B1 (en) * 2011-01-27 2015-10-13 Amkor Technology, Inc. Semiconductor device
TWI499123B (zh) * 2011-12-14 2015-09-01 矽品精密工業股份有限公司 交錯耦合帶通濾波器
JP6255605B2 (ja) * 2012-02-14 2018-01-10 ▲ホア▼▲ウェイ▼技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 人工誘電体共振器及びそれを用いた人工誘電体フィルタ
US9178261B2 (en) * 2012-07-11 2015-11-03 University Of South Florida Vertical microcoaxial interconnects
US8643168B1 (en) 2012-10-16 2014-02-04 Lattice Semiconductor Corporation Integrated circuit package with input capacitance compensation
CN103515708A (zh) * 2013-08-05 2014-01-15 安徽大学 基于透波增强特性的双频天线
TWI484876B (zh) 2013-12-20 2015-05-11 Ind Tech Res Inst 具傳輸孔之電路板及其製造方法
US9479074B2 (en) * 2014-01-29 2016-10-25 Panasonic Intellectual Property Management Co., Ltd. Resonance coupler, transmission apparatus, switching system, and directional coupler
US10045434B2 (en) 2014-12-15 2018-08-07 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Reducing impedance discontinuities on a printed circuit board (‘PCB’)
TWI611640B (zh) * 2015-05-22 2018-01-11 好慶科技企業股份有限公司 電路基板
TWI576026B (zh) 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
US10305159B2 (en) * 2017-08-22 2019-05-28 The United States Of America As Represented By The Secretary Of The Air Force Apollonian-loaded split-ring resonator and method for designing the same
EP3510390B1 (fr) * 2017-10-16 2021-07-14 Centre National De La Recherche Scientifique Capteur de detection avec cellule de captage a transistor a haute mobilite electronique (hemt) et anneaux resonateurs
US10999923B2 (en) * 2018-04-26 2021-05-04 Juniper Networks, Inc. Structure for circuit interconnects
KR102678311B1 (ko) * 2018-08-30 2024-06-25 삼성전자주식회사 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자
US20230262906A1 (en) * 2022-02-11 2023-08-17 Alibaba (China) Co., Ltd. Substrate, chip, circuit package and fabrication process
TWI799188B (zh) * 2022-03-15 2023-04-11 特崴光波導股份有限公司 立體式濾波器與其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072017A (zh) * 2006-05-11 2007-11-14 精工爱普生株式会社 带通滤波器、包括其的电子装置以及制造其的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512264B2 (ja) * 1992-06-12 1996-07-03 松下電器産業株式会社 共振器
US6713685B1 (en) 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
GB2374984B (en) 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
US7013452B2 (en) * 2003-03-24 2006-03-14 Lucent Technologies Inc. Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards
JP2005019730A (ja) * 2003-06-26 2005-01-20 Kyocera Corp 配線基板およびそれを用いた電子装置
CN101017805A (zh) * 2006-02-10 2007-08-15 矽品精密工业股份有限公司 半导体封装基板
US7589390B2 (en) 2006-03-10 2009-09-15 Teledyne Technologies, Incorporated Shielded through-via
US7687391B2 (en) 2006-09-27 2010-03-30 International Business Machines Corporation Electrically optimized and structurally protected via structure for high speed signals
US7847654B2 (en) * 2008-07-28 2010-12-07 Bosch Security Systems, Inc. Multilayer microstripline transmission line transition

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072017A (zh) * 2006-05-11 2007-11-14 精工爱普生株式会社 带通滤波器、包括其的电子装置以及制造其的方法

Also Published As

Publication number Publication date
TW201117691A (en) 2011-05-16
KR20120083460A (ko) 2012-07-25
JP2013509000A (ja) 2013-03-07
CN102598261A (zh) 2012-07-18
CN102598261B (zh) 2014-09-17
JP5470465B2 (ja) 2014-04-16
EP2494598A1 (en) 2012-09-05
US20110095851A1 (en) 2011-04-28
EP2494598B1 (en) 2016-01-13
US8143976B2 (en) 2012-03-27
KR101353723B1 (ko) 2014-01-20
WO2011053396A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
TWI422298B (zh) 高阻抗電氣連接通孔
US7498656B2 (en) Electromagnetic shielding structure
US8054155B2 (en) Two layer transformer
US6900978B2 (en) Capacitor mounting structure, capacitor-mounted board, and wiring board for use in capacitor mounting
US20040222511A1 (en) Method and apparatus for electromagnetic shielding of a circuit element
KR101575387B1 (ko) 집적 회로 인덕터 구조체, 전자 시스템 및 집적 회로 인덕터 사이의 자기 커플링 감소 방법
JP6351931B2 (ja) 薄膜型コモンモードフィルタ
CN106206537B (zh) 平面集成电路电感器的梳状端子
US9520220B2 (en) Parameter-variable device, variable inductor and device having the variable inductor
US8421577B2 (en) Planar inductive unit and an electronic device comprising a planar inductive unit
CN108269799B (zh) 磁环境中的物理设计
JP6959537B2 (ja) 周波数選択板
US9147513B2 (en) Series inductor array implemented as a single winding and filter including the same
JP2007129197A (ja) 共通結合領域を持つ埋め込みキャパシタデバイス
KR102510938B1 (ko) 전력/접지 그리드 구조 상의 온-다이 슬롯-라인에 의한 격리 향상
JP2005167468A (ja) 電子装置および半導体装置
US20200098500A1 (en) Point-symmetric on-chip inductor
JP2016139784A (ja) コイル部品
JP2004311829A (ja) 積層型コモンモードチョークコイル及びその製造方法
WO2019196354A1 (zh) 电感堆叠结构
KR102314496B1 (ko) 3단자형 전력선 필터
JP4440533B2 (ja) 分布定数型フィルタ素子
KR102547736B1 (ko) 코일 전자 부품
KR100940140B1 (ko) 에너지 조절 장치
US20160133375A1 (en) Coupling on-die inductors for radio-frequency applications