KR100967059B1 - 캐패시터 내장형 ｌｔｃｃ 기판 - Google Patents

캐패시터 내장형 ｌｔｃｃ 기판 Download PDF

Info

Publication number
KR100967059B1
KR100967059B1 KR1020080083074A KR20080083074A KR100967059B1 KR 100967059 B1 KR100967059 B1 KR 100967059B1 KR 1020080083074 A KR1020080083074 A KR 1020080083074A KR 20080083074 A KR20080083074 A KR 20080083074A KR 100967059 B1 KR100967059 B1 KR 100967059B1
Authority
KR
South Korea
Prior art keywords
capacitor
signal via
cavity
signal
dielectric layer
Prior art date
Application number
KR1020080083074A
Other languages
English (en)
Other versions
KR20100024285A (ko
Inventor
김진완
성제홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080083074A priority Critical patent/KR100967059B1/ko
Publication of KR20100024285A publication Critical patent/KR20100024285A/ko
Application granted granted Critical
Publication of KR100967059B1 publication Critical patent/KR100967059B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 신호손실을 저감할 수 있는 신호용 비아를 갖는 캐패시터 내장형 LTCC 기판을 제공하기 위한 것으로, 본 발명은 적어도 하나 이상의 유전체층과 내부전극층이 교대로 적층된 캐패시터; 상기 캐패시터를 관통하여 형성된 적어도 하나 이상의 제1 신호용 비아; 및 상기 신호용 비아와 이격되어 감싸도록 형성된 캐비티를 구비한 캐패시터 내장형 LTCC 기판을 형성함으로써, 신호용 비아를 흐르는 신호의 손실이나 잡음의 영향을 줄일 수 있어 캐패시터 내장형 LTCC 기판이 사용되는 전체 시스템의 성능을 향상시키는 효과가 있다.
도전성 비아홀, 신호용 비아, 캐패시터

Description

캐패시터 내장형 ＬＴＣＣ 기판{LTCC BOARD WITH EMBEDDED CAPACITORS}
본 발명은 저온동시소성 세라믹(low temperature co-fired ceramic: LTCC) 기판에 관한 것으로, 특히, 신호손실을 저감할 수 있는 신호용 비아를 갖는 캐패시터 내장형 LTCC 기판에 관한 것이다.
근래, 다양한 전자제품의 소형화 및 고주파화 추세에 따라, 전자제품에 내장되는 부품의 소형화, 경량화 및 다기능화에 대한 요구가 증가 되고 있다. 또한, 최근 전자제품에서는 각 기능 모듈간의 여러 전원분배에 대한 노이즈 및 결합 노이즈 발생에 대비하여 디커플링을 위한 고용량의 캐패시터가 크게 요구되므로, 기존의 표면실장형 캐패시터의 수의 증가로 인해 기판 또는 모듈의 크기나 높이가 커지는 문제가 있다.
따라서 통상적으로 디커플링 캐패시터로서 적층형 칩 캐패시터(MLCC)가 주로 사용되며, 이러한 디커플링 캐패시터는 하나의 전자제품에 수십개 정도가 실장되므로, 전체 모듈 크기를 축소하는데 어려움이 있다. 또한, 전원단의 거리에 따라 추 가적으로 기생 인덕턴스가 증가하는 문제점이 있다.
이러한 문제를 해결하기 위해서 전원단과 칩 사이의 거리를 최소화하기 위해 종래에는 적층형 캐패시터를 관통하는 신호라인을 형성하였다.
도 1은 종래 캐패시터 내장형 다층 세라믹 기판의 수직 단면도를 나타낸 것이다. 도 1에 도시된 바와 같이, 종래 캐패시터 내장형 다층 세라믹 기판(10)은 내부전극(12a, 12b) 사이에 유전체층(11a, 11b)이 배치되는 내장형 캐패시터를 갖는다. 유전체층(11a, 11b)은 내부전극(12a, 12b) 사이의 캐패시턴스 값을 증가시키기 위해 고유전율 물질로 이루어진다. 내부전극(12a, 12b)은 각각 서로 다른 극성을 갖도록 형성되어 캐패시터의 전극을 형성한다.
다층 세라믹 기판(10)에는 내장형 캐패시터를 이루는 내부전극(12a, 12b), 유전체 시트(11a, 11b)를 관통하는 도전성 비아홀(17, 18) 및 신호용 비아(13)가 형성되어 있다. 도전성 비아홀(17, 18) 및 신호용 비아(13)의 상단 및 하단에는 외부 회로와 연결될 수 있는 패드(19)가 형성되어 있다. 이 패드(19)는 또한, 플립칩 본딩을 위한 본딩패드로 사용될 수 있다.
도전성 비아홀(17, 18)은 외부회로와 연결되어 직류(DC) 전류가 흐르는 통로로 사용된다. 또한, 각각의 도전성 비아홀(17, 18)은 외부회로의 직류신호 및 접지 신호라인으로 작동할 수 있다. 이러한 도전성 비아홀(17, 18)은 각각 교대로 배치된 내부전극(12a, 12b)에 연결된다. 따라서, 내부전극(12a, 12b)은 각각 (+)전극 및 (-)전극의 역할을 하게 된다.
신호용 비아(13)는 캐패시터 내장형 다층 세라믹 기판(10)을 관통하여 형성되며, 내부전극(12a, 12b)과는 접촉되지 않고, 고유전율의 유전체 시트(11a, 11b)와 직접 접촉되어 있다. 이러한 구조를 구현하기 위해서 내부전극(12)은 신호용 비아(13)의 직경보다 큰 직경을 갖는 홀을 갖도록 인쇄하는 것이 바람직하다. 또한, 신호용 비아(13)는 내장형 캐패시터에 연결되는 칩으로부터의 RF 신호를 전달하기 위한 통로로 사용된다.
상술한 종래 캐패시터 내장형 다층 세라믹 기판(10)을 관통하는 신호용 비아(13)를 형성하는 경우에는, 신호용 비아(13)를 통해 흐르는 RF 신호가 고유전율의 유전체 시트(11a, 11b)에 의해 신호 손실이 생길 수 있다. 이는 내부 패턴간의 기생 캐패시턴스가 고유전율로 인하여 높은 값의 캐패시턴스로 나타나게 되고, 이렇게 나타나는 기생성분은 주파수가 높아질수록 임피던스가 낮아져서 신호손실이 증가하는 문제점이 있다.
본 발명은 상술한 종래의 문제점을 개선하기 위해, RF 신호의 손실을 저감시킬 수 있는 신호용 비아의 형태를 가지는 캐패시터 내장형 LTCC 기판을 제공하고자 한다.
상술한 기술적 과제를 달성하기 위해, 본 발명의 일실시 형태에 따른 캐패시터 내장형 LTCC 기판은, 적어도 하나 이상의 유전체층과 내부전극층이 교대로 적층된 캐패시터; 상기 캐패시터를 관통하여 형성된 적어도 하나 이상의 제1 신호용 비아; 및 상기 신호용 비아와 이격되어 감싸도록 형성된 캐비티;를 포함한다.
바람직하게는, 상기 캐패시터 내장형 LTCC 기판은, 상기 캐패시터의 상하면에 각각 적층되며, 제2 신호용 비아가 관통 형성된 제1 및 제2 절연층;을 더 포함할 수 있다.
바람직하게는, 상기 제1 및 제2 절연층은 상기 유전체층보다 낮은 유전율의 물질로 이루어질 수 있으며, 상기 캐패시터는 상기 내부전극층이 형성되지 않은 유전체층 영역을 가지며, 상기 신호용 비아는 상기 내부전극층이 형성되지 않은 유전체층 영역을 관통하여 상기 제2 신호용 비아와 서로 연결되도록 형성될 수 있다.
바람직하게는, 상기 캐패시터는 상기 신호용 비아와 상기 캐비티 사이의 이격된 공간에 상기 유전체층과 유전율이 동일하거나 더 높은 물질로 이루어진 절연체를 가질 수 있으며, 상기 캐비티 및 절연체는 상기 신호용 비아와 동축을 갖는 원통형일 수 있다. 또한, 상기 캐비티는 상기 유전체층의 적층방향에 대해, 상기 절연체의 수직 단면적보다 큰 수직 단면적을 가질 수 있으며, 상기 캐비티 및 절연체는 수평 단면적의 형상이 링 모양일 수 있다.
바람직하게는, 상기 캐패시터 내장형 LTCC 기판은, 상기 캐패시터를 관통하여 형성되며, 상기 내부전극층과 도통된 복수의 제1 도전성 비아홀;을 더 포함할 수 있다. 또한, 상기 복수의 제1 도전성 비아홀은 상기 내부전극층이 형성되지 않은 유전체층 영역을 관통하여 상기 제1 및 제2 절연층에 형성된 제2 도전성 비아홀과 서로 연결되도록 형성될 수 있다.
본 발명에 의하면, 고유전율 물질, 저유전율 물질, 고유전율 물질 순서로 신호용 비아를 감싸도록 형성함으로써, 신호용 비아를 흐르는 신호의 손실이나 잡음의 영향을 줄일 수 있어 캐패시터 내장형 LTCC 기판이 사용되는 전체 시스템의 성능을 향상시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
본 발명의 일실시 형태에 따른 캐패시터 내장형 LTCC 기판은, 적어도 하나 이상의 유전체층과 내부전극층이 교대로 적층된 캐패시터와, 상기 캐패시터를 관통하여 형성된 적어도 하나 이상의 제1 신호용 비아와, 상기 신호용 비아와 이격되어 감싸도록 형성된 캐비티를 포함하며, 상기 캐패시터의 상하면에 각각 적층되며, 제2 신호용 비아가 관통 형성된 제1 및 제2 절연층을 더 포함할 수 있으며, 상기 캐패시터는 상기 신호용 비아와 상기 캐비티 사이의 이격된 공간에 상기 유전체층과 유전율이 동일하거나 더 높은 물질로 이루어진 절연체를 더 포함할 수 있다. 또한, 상기 제1 및 제2 절연층은 상기 유전체층보다 낮은 유전율의 물질로 이루어질 수 있다. 또한, 상기 캐패시터는 상기 내부전극층이 형성되지 않은 유전체층 영역을 가지며, 상기 신호용 비아는 상기 내부전극층이 형성되지 않은 유전체층 영역을 관통하여 상기 제2 신호용 비아와 서로 연결되도록 형성될 수 있다.
도 2는 본 발명의 일실시 형태에 따른 캐패시터 내장형 LTCC 기판의 수직 단 면도를 나타낸 것이다. 도 2에 도시된 바와 같이, 본 발명에 따른 캐패시터 내장형 LTCC 기판(200)은 복수개의 유전체 시트(210a, 210b, 210c)가 각각 서로 다른 극성의 내부전극(220a, 220b) 사이에 적층되어 형성되는 캐패시터, 상기 캐패시터를 관통하는 신호용 비아(230) 및 상기 신호용 비아(230)를 감싸도록 형성된 절연체(240) 및 캐비티(250)를 포함한다.
구체적으로, 본 실시형태에 따른 캐패시터 내장형 LTCC 기판(200)은, 캐패시터가 복수개의 내부전극(220a, 220b) 사이에 각각 고유전율의 유전체 시트(210a, 210b, 210c)가 적층되어 형성되며, 추가적으로 캐패시터의 상하면에 각각 저유전율의 제1 및 제2 절연층(260a, 260b)이 적층된다.
복수개의 내부전극(220a, 220b)은 각각 서로 다른 극성을 갖도록 교대로 적층되며, 도전성 페이스트(paste)를 인쇄하여 형성할 수 있다. 바람직하게는 내부전극은 은(Ag) 또는 구리(Cu) 페이스트를 사용할 수 있다.
복수개의 내부전극(220a, 220b)을 외부 회로에 연결하는 형태로는 여러 가지 형태가 고려될 수 있으며, 본 실시형태에서는 캐패시터 내장형 LTCC 기판(200)을 관통하는 도전성 비아홀(270, 280)을 사용한다. 도전성 비아홀(270, 280)에는 각각 서로 다른 극성의 직류(DC) 전류가 흐르게 된다. 따라서 제1 극성 도전성 비아홀(270) 및 제2 극성 도전성 비아홀(280)이 형성된다.
이에 따라 복수개의 내부전극(220a, 220b)은 적층된 순서대로 제1 극성 도전성 비아홀(270) 및 제2 극성 도전성 비아홀(280)과 교대로 접촉된다. 따라서, 상기 적층된 내부전극은 서로 다른 극성을 갖는 전극이 교대로 배치된 형태를 갖게 된다.
교대로 적층된 내부전극(220a, 220b) 사이에는 고유전율의 유전체 시트(210a, 210b, 210c)가 배치된다. 고유전율의 유전체 시트는 내부전극 사이의 캐패시턴스 값을 높여서 높은 캐패시턴스 값을 갖는 캐패시터를 구성한다.
캐패시터를 구성하는 고유전율 유전체 시트(210a, 210b, 210c)를 덮는 내부전극(220a, 220b)의 최상면 및 최하면에는 유전체 시트(210a, 210b, 210c)보다 유전율이 낮은 저유전율의 제1 및 제2 절연층(260a, 260b)이 더 적층되어 캐패시터 내장형 LTCC 기판(200)을 형성한다.
상술한 바와 같이 형성된 캐패시터 내장형 LTCC 기판(200)을 신호용 비아(230)가 관통하여 형성된다. 이 신호용 비아(230)는 도전성 비아홀(270, 280)과는 달리 RF 신호의 전송통로로 사용된다. 이러한 신호용 비아(230)는 도전성 물질로 형성될 수 있으며, 바람직하게는 은(Ag)이 사용될 수 있다, 또한, 신호용 비아(230)는 여러 가지 형태로 형성될 수 있으나, 원기둥 형태로 형성되는 것이 바람직하다.
그리고, 신호용 비아(230)의 상부 및 하부에는 외부회로와 연결될 수 있는 접합용 패드(290)가 형성될 수 있다. 접합용 패드(290)에는 캐패시터 내장형 LTCC 기판(200)의 외부에 실장되는 칩 등이 연결될 수 있다.
이러한 신호용 비아(230)와 소정간격 이격되어 상기 신호용 비아(230)를 감싸도록 형성되며, 캐패시터 내장형 LTCC 기판(200)을 관통하는 캐비티(250)가 배치된다. 캐비티(250)는 유전율이 가장 낮은 공기층으로 형성된 영역이다.
이러한 캐비티(250)는, 신호용 비아(230)가 직접 고유전율의 유전체 시트(210a, 210b, 210c) 및 내부전극(220a, 220b)과 접촉되지 않도록 신호용 비아(230)를 감싸고 있으며, 신호용 비아(230)와 동축을 이루는 원통형으로 형성될 수 있다.
즉, 가장 낮은 유전율의 공기층을 갖는 캐비티(250)는, 신호용 비아(230)와 고유전율의 유전체 시트(201a, 210b, 210c)를 절연시켜, 신호용 비아에 흐르는 RF 신호가 고유전율 유전체 시트(210a, 210b, 210c)로 흘러들어가는 것에 의해 발생되는 신호의 손실을 방지하는 역할을 한다.
그리고, 신호용 비아(230)와 캐비티(250) 사이의 이격 공간에는 고유전율의 절연체(240)가 형성된다. 고유전율의 절연체(240)는, 고유전율의 유전체 시 트(210a, 210b, 210c)보다 높거나 동일한 유전율을 갖는 물질로 이루어진다.
이러한 절연체(240)는, 신호용 비아(230)와 캐비티 영역(250)이 접촉되지 않도록 신호용 비아(230)를 도포한다. 절연체(240)는 신호용 비아(230)와 동축을 갖는 원통형으로 형성될 수 있다. 그리고, 절연체(240)는 고유전율의 유전체 시트(210a, 210b, 210c)와 동일한 물질로 형성될 수 있다.
본 실시형태에서는, 신호용 비아(230)와 내부전극(220a, 220b) 사이에 고유전율, 저유전율 물질을 차례로 배열함에 의해 신호용 비아(230)와 내부전극(220a, 220b) 사이의 전체 캐패시턴스를 줄일 수 있다. 즉, 본 발명에서는 저유전율의 층을 가장 유전율의 공기층을 갖는 캐비티로 형성함으로써 전체 캐패시턴스를 효과적으로 줄일 수 있다. 또한, 전체 캐패시턴스를 줄이기 위해서 유전체 시트의 적층방향을 기준으로 캐비티(250)의 수직 단면적이 절연체(240)의 수직 단면적보다 크게 형성한다.
도 3은 도 2에 도시된 본 발명의 일실시 형태에 따라 신호용 비아를 형성한 경우, 신호용 비아와 내부전극 사이에 형성되는 캐패시터의 일부(A)를 나타낸 사시도이다.
도 3에 도시한 바와 같이, 본 발명의 실시형태에 따른 신호용 비아를 갖는 캐패시터는, 교대로 적층된 복수개의 내부전극(220a, 220b) 사이에 각각 고유전율의 유전체 시트(210a, 210b, 210c)가 적층되어 형성되며, 신호용 비아(230)는 캐패시터를 관통하여 형성된다. 그리고, 신호용 비아(230)와 상기 내부전극(220a, 220b) 사이에 고유전율의 절연체(240) 및 저유전율의 캐비티(250)가 배치된다. 절연체(240)는 유전율이 유전체 시트(210a, 210b, 210c)의 유전율과 같거나 높은 물질로 이루어지며, 캐비티(250)는 가장 유전율이 낮은 공기층으로 이루어진 공간이다.
따라서, 신호용 비아(230)와 내부전극(220a, 220b) 사이에는, 절연체(240) 및 캐비티(250)에 의해 각각 형성되는 캐패시터가 직렬로 연결된 것과 같은 구조를 갖게 된다. 그리고, 직렬로 연결된 캐패시터의 전체 캐패시턴스 값은 반감되는데, 제일 작은 캐패시턴스 값을 갖는 캐패시터의 캐패시턴스 값보다 작게 된다.
따라서, 절연체(240)가 고유전율을 갖는 반면, 캐비티(250)는 가장 낮은 유전율을 가지므로, 전체 캐패시턴스 값이 공기층이 갖는 유전율보다 작아지게 되고, 기생 캐패시턴스가 줄어들게 된다. 그러므로, 기생 캐패시턴스에 의한 신호손실을 효과적으로 줄일 수 있다.
도 4는 도 2에 도시한 캐패시터 내장형 LTCC 기판의 신호용 비아를 나타낸 분해 사시도이다. 도 4를 참조하면, 본 발명의 일실시 형태에 따른 캐패시터 내장 형 LTCC 기판은 고유전율의 유전체 시트(210a, 210b, 210c)가 복수개의 내부전극(220a, 220b) 사이에 배치되어 내장형 캐패시터가 형성되고, 저유전율의 제1 및 제2 절연층(260a, 260b)이 캐패시터의 상하면에 각각 적층되어 형성되며, 신호용 비아(230)가 캐패시터 본체 및 제1 및 제2 절연층(260a, 260b)을 관통하여 형성된다.
각각의 유전체층(210a, 210b, 210c)에는 RF 신호라인으로 사용되는 신호용 비아(230)가 관통되어 형성되어 있고, 신호용 비아(230)와 동축을 가지며, 신호용 비아(230)를 감싸는 절연체(240) 및 캐비티(250)가 원통형으로 형성되어 있다.
이와 같이 본 발명에서는 적층형 캐패시터 내부를 관통하는 신호용 비아를 감싸는 가장 낮은 유전율의 공기층을 갖는 캐비티(250)를 구비함으로써 신호용 비아(230)를 흐르는 RF 신호가 고유전율의 절연체(240)를 통해 흘러나가는 신호의 손실을 효과적으로 감소시킬 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 종래 캐패시터 내장형 다층 세라믹 기판의 수직 단면도이고,
도 2는 본 발명의 일실시 형태에 따른 캐패시터 내장형 LTCC 기판의 수직 단면도이고,
도 3은 도 2에 도시된 본 발명의 일실시 형태에 따라 신호용 비아를 형성한 경우, 신호용 비아와 내부전극 사이에 형성되는 캐패시터의 일부(A)를 나타낸 사시도이고,
도 4는 도 2에 도시된 본 발명의 일실시 형태에 따라 형성한 캐패시터 내장형 LTCC 기판의 분해 사시도이다.
<도면의 주요 부호에 대한 설명>
200. 다층 LTCC 기판 210a, 210b, 210c. 유전체층
220a, 220b. 내부전극 230. 신호용 비아
240. 절연체 250. 캐비티
260a, 260b. 제1 및 제2 절연체 270, 280. 도전성 비아
290. 접합용 패드

Claims (11)

  1. 적어도 하나 이상의 유전체층과 내부전극층이 교대로 적층된 캐패시터;
    상기 캐패시터를 관통하여 형성된 적어도 하나 이상의 제1 신호용 비아; 및
    상기 신호용 비아와 이격되어 감싸도록 형성된 캐비티;를 포함하는 캐패시터 내장형 LTCC 기판.
  2. 제1항에 있어서,
    상기 캐패시터의 상하면에 각각 적층되며, 제2 신호용 비아가 관통 형성된 제1 및 제2 절연층;을 더 포함하는 것을 특징으로 하는 캐패시터 내장형 LTCC 기판.
  3. 제2항에 있어서,
    상기 제1 및 제2 절연층은 상기 유전체층보다 낮은 유전율의 물질로 이루어진 것을 특징으로 하는 캐패시터 내장형 LTCC 기판.
  4. 제2항에 있어서,
    상기 캐패시터는 상기 내부전극층이 형성되지 않은 유전체층 영역을 갖는 것을 특징으로 하는 캐패시터 내장형 LTCC 기판.
  5. 제4항에 있어서,
    상기 신호용 비아는 상기 내부전극층이 형성되지 않은 유전체층 영역을 관통하여 상기 제2 신호용 비아와 서로 연결되도록 형성된 것을 특징으로 하는 캐패시터 내장형 LTCC 기판.
  6. 제2항에 있어서,
    상기 캐패시터는 상기 신호용 비아와 상기 캐비티 사이의 이격된 공간에 상기 유전체층과 유전율이 동일하거나 더 높은 물질로 이루어진 절연체를 갖는 것을 특징으로 하는 캐패시터 내장형 LTCC 기판.
  7. 제6항에 있어서,
    상기 캐비티 및 절연체는 상기 신호용 비아와 동축을 갖는 원통형인 것을 특징으로 하는 캐패시터 내장형 LTCC 기판.
  8. 제6항에 있어서,
    상기 캐비티는 상기 유전체층의 적층방향에 대해, 상기 절연체의 수직 단면적보다 큰 수직 단면적을 갖는 것을 특징으로 하는 캐패시터 내장형 LTCC 기판.
  9. 제1항에 있어서,
    상기 캐비티 및 절연체는 수평 단면적의 형상이 링 모양인 것을 특징으로 하는 캐패시터 내장형 LTCC 기판.
  10. 제4항에 있어서,
    상기 캐패시터를 관통하여 형성되며, 상기 내부전극층과 도통된 복수의 제1 도전성 비아홀;을 더 포함하는 것을 특징으로 하는 캐패시터 내장형 LTCC 기판.
  11. 제10항에 있어서,
    상기 복수의 제1 도전성 비아홀은 상기 내부전극층이 형성되지 않은 유전체층 영역을 관통하여 상기 제1 및 제2 절연층에 형성된 제2 도전성 비아홀과 서로 연결되도록 형성된 것을 특징으로 하는 캐패시터 내장형 LTCC 기판.
KR1020080083074A 2008-08-25 2008-08-25 캐패시터 내장형 ｌｔｃｃ 기판 KR100967059B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080083074A KR100967059B1 (ko) 2008-08-25 2008-08-25 캐패시터 내장형 ｌｔｃｃ 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083074A KR100967059B1 (ko) 2008-08-25 2008-08-25 캐패시터 내장형 ｌｔｃｃ 기판

Publications (2)

Publication Number Publication Date
KR20100024285A KR20100024285A (ko) 2010-03-05
KR100967059B1 true KR100967059B1 (ko) 2010-06-30

Family

ID=42176229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083074A KR100967059B1 (ko) 2008-08-25 2008-08-25 캐패시터 내장형 ｌｔｃｃ 기판

Country Status (1)

Country Link
KR (1) KR100967059B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232645B1 (ko) * 2010-12-21 2013-02-13 한국과학기술원 전원 핀을 포함하는 3차원 집적 회로 및 3차원 집적 회로의 전원 핀 배치 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267790A (ja) * 1992-06-30 1994-09-22 Mitsubishi Materials Corp 積層貫通型コンデンサアレイ
US6430030B2 (en) * 1998-01-15 2002-08-06 International Business Machines Corporation High k dielectric material with low k dielectric sheathed signal vias
JP2003068574A (ja) 2001-08-22 2003-03-07 Matsushita Electric Ind Co Ltd 固体電解コンデンサの製造方法
JP2006080662A (ja) 2004-09-07 2006-03-23 Mitsubishi Electric Corp 整合回路内蔵半導体トランジスタとモノリシック増幅器および多段増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267790A (ja) * 1992-06-30 1994-09-22 Mitsubishi Materials Corp 積層貫通型コンデンサアレイ
US6430030B2 (en) * 1998-01-15 2002-08-06 International Business Machines Corporation High k dielectric material with low k dielectric sheathed signal vias
JP2003068574A (ja) 2001-08-22 2003-03-07 Matsushita Electric Ind Co Ltd 固体電解コンデンサの製造方法
JP2006080662A (ja) 2004-09-07 2006-03-23 Mitsubishi Electric Corp 整合回路内蔵半導体トランジスタとモノリシック増幅器および多段増幅器

Also Published As

Publication number Publication date
KR20100024285A (ko) 2010-03-05

Similar Documents

Publication Publication Date Title
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
US8094429B2 (en) Multilayer capacitors and methods for making the same
KR100367859B1 (ko) 적층 커패시터와 감결합 커패시터의 배선접속구조, 및배선기판
US8941015B2 (en) Embedded capacitor substrate module
KR100363652B1 (ko) 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로
US10109576B2 (en) Capacitor mounting structure
CN103379733A (zh) 印刷布线板、半导体封装件和印刷电路板
KR100714608B1 (ko) 적층형 칩 커패시터
KR100870380B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
US7893359B2 (en) Embedded capacitor core having a multiple-layer structure
CN112885811A (zh) 多层基板的垂直互连结构
US9013893B2 (en) Embedded capacitor module
JP2007129197A (ja) 共通結合領域を持つ埋め込みキャパシタデバイス
KR100887140B1 (ko) 캐패시터 내장형 다층 세라믹 기판
KR100967059B1 (ko) 캐패시터 내장형 ｌｔｃｃ 기판
KR100586947B1 (ko) 인덕턴스 감소 구조를 갖는 적층 세라믹 커패시터
US9030808B2 (en) Solid electrolytic capacitor and circuit board having the same
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
US20150108622A1 (en) Interconnect board and semiconductor device
JP2010171348A (ja) 配線基板及び積層セラミックコンデンサ
KR20090053584A (ko) 수동 소자가 내장된 다층 인쇄 회로 기판 및 제조 방법
CN111508900A (zh) 集成电路芯片
JP2010278602A (ja) 積層型誘電体フィルタ
JP2004165422A (ja) シート形電子部品モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee