KR101338713B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101338713B1
KR101338713B1 KR1020060119507A KR20060119507A KR101338713B1 KR 101338713 B1 KR101338713 B1 KR 101338713B1 KR 1020060119507 A KR1020060119507 A KR 1020060119507A KR 20060119507 A KR20060119507 A KR 20060119507A KR 101338713 B1 KR101338713 B1 KR 101338713B1
Authority
KR
South Korea
Prior art keywords
metal layer
gate
layer pattern
substrate
pattern
Prior art date
Application number
KR1020060119507A
Other languages
English (en)
Other versions
KR20080049201A (ko
Inventor
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060119507A priority Critical patent/KR101338713B1/ko
Publication of KR20080049201A publication Critical patent/KR20080049201A/ko
Application granted granted Critical
Publication of KR101338713B1 publication Critical patent/KR101338713B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.
본 발명에 따른 액정 표시 장치는, 제 1 기판 상에 제 1 투명 금속층 패턴과 제 1 불투명 금속층 패턴이 적층된 게이트 배선과 상기 게이트 배선의 일단에 형성된 게이트 패드; 상기 게이트 배선과 교차하며 제 2 투명 금속층 패턴과 제 2 불투명 금속층 패턴이 적층된 데이터 배선과 상기 데이터 배선의 일단에 상기 제 2 투명 금속층 패턴으로 이루어진 데이터 패드; 상기 게이트 배선과 상기 데이터 배선의 교차 지점에 형성된 박막 트랜지스터; 상기 제 2 투명 금속층 패턴으로 이루어진 화소 전극; 상기 박막 트랜지스터, 상기 게이트 배선 및 상기 데이터 배선을 포함하는 영역에 형성된 보호막; 상기 제 1 기판과 마주하는 제 2 기판; 및 상기 제 1 기판과 제 2 기판 사이에 개재된 액정층을 포함한다.
이로써, 본 발명은 액정 표시 장치의 어레이 기판을 제조시 공정을 단순화하고 마스크 공정 수를 저감함으로써 제조 수율을 향상시킬 뿐만 아니라 제조 비용을 최대한 절감할 수 있다.
마스크, 어레이 기판

Description

액정 표시 장치 및 그 제조 방법{liquid crystal display device and method fo fabricating the same}
도 1은 본 발명의 제 1 실시예로서. 액정 표시 장치를 보여주는 평면도.
도 2는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', Ⅲ-Ⅲ'선을 따라 자른 단면도.
도 3a 내지 도 3k는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', Ⅲ-Ⅲ'선을 따른 단면도들로서, 본 발명에 다른 액정 표시 장치의 제조 방법을 보여주는 공정 순서도.
도 4는 본 발명의 제 2 실시예로서, 액정 표시 장치를 보여주는 단면도.
<도면의 주요부분에 대한 부호 설명>
100, 200 : 제 1 기판 101, 201 : 제 1 투명 금속층 패턴
102, 202 : 게이트 패드 103, 203 : 제 1 불투명 금속층 패턴
105, 205 : 게이트 절연막 107, 207 : 반도체층
109, 209 : 오믹콘택층 111, 211 : 제 2 투명 금속층 패턴
113 : 제 2 불투명 금속층 패턴 115, 215 : 데이터 패드
117, 217 : 보호막 119, 219 : 화소 전극
121, 221 : 소스 전극 123, 223 : 드레인 전극
125, 225 : 스토리지 하부 전극 127, 227 : 게이트 전극
128 : 게이트 배선 129 : 데이터 배선
130, 230 : 제 2 기판 131, 231 : 블랙 매트릭스
133, 233 : 컬러필터층 135, 235 : 공통 전극
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.
일반적으로 액정 표시 장치는 일면에 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정 표시 장치는 하부의 어레이 기판에 화소 전극이 형성되어 있고 상부 기판인 컬러 필터 기판에 공통 전극이 형성되어 있는 구조로, 상하로 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통 전극이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.
여기서, 액정 표시 장치의 상부 기판은 화소 전극 이외의 부분에서 발생하는 빛샘 현상을 막기 위해 블랙 매트릭스(black matrix)를 더 포함한다.
한편, 액정 표시 장치의 하부 기판인 어레이 기판은 박막을 증착하고 마스크를 이용하여 포토 공정 및 식각 공정을 여러 번 반복함으로써 형성되는데, 통상적으로 마스크 수는 5장 내지 6장이 사용되고 있으며, 마스크의 수는 어레이 기판을 제조하기 위한 포토리소그래피 공정의 수를 나타낸다.
상기 포토리소그래피 공정은 세정과 포토 레지스트의 도포, 노광 및 현상, 식각, 스트립 등의 여러 공정을 수반하고 있다.
따라서, 포토리소그래피 공정을 한번만 단축해도 제조 시간이 상당히 많이 줄어들고, 제조 비용을 감소시킬 수 있으며 불량 발생율이 적어지므로, 마스크 수를 줄이기 위한 연구가 활발하다.
본 발명은 새로운 구조의 액정 표시 장치를 제공하는 데 제 1의 목적이 있다.
본 발명은 마스크를 저감하고 불량률을 최소화할 수 있는 액정 표시 장치의 제조 방법을 제공하는 데 제 2의 목적이 있다.
상기한 제 1 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 제 1 기판 상에 제 1 투명 금속층 패턴과 제 1 불투명 금속층 패턴이 적층된 게이트 배선과 상기 게이트 배선의 일단에 형성된 게이트 패드; 상기 게이트 배선과 교차하며 제 2 투명 금속층 패턴과 제 2 불투명 금속층 패턴이 적층된 데이터 배선과 상기 데이터 배선의 일단에 상기 제 2 투명 금속층 패턴으로 이루어진 데이터 패드; 상기 게이트 배선과 상기 데이터 배선의 교차 지점에 형성된 박막 트랜지스터; 상기 제 2 투명 금속층 패턴으로 이루어진 화소 전극; 상기 박막 트랜지스터, 상기 게이트 배선 및 상기 데이터 배선을 포함하는 영역에 형성된 보호막; 상기 제 1 기판과 마주하는 제 2 기판; 및 상기 제 1 기판과 제 2 기판 사이에 개재된 액정층을 포함하는 것을 특징으로 하는 액정 표시 장치.
상기한 제 2 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치의 제조 방법은, 다수의 화소 영역을 정의하는 제 1 기판 상에 제 1 투명 금속층과 제 1 불투명 금속층을 적층하는 단계; 상기 제 1 투명 금속층과 상기 제 1 불투명 금속층을 패터닝하여 상기 제 1 기판 상에 제 1 투명 금속층 패턴과 제 1 불투명 금속층 패턴이 적층된 게이트 배선과 상기 게이트 배선으로부터 연장된 게이트 전극을 형성하는 단계; 상기 제 1 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 전극 상부에 반도체층을 형성하는 단계; 상기 제 1 기판 상에 제 2 투명 금속층과 제 2 불투명 금속층을 적층하는 단계; 상기 제 2 투명 금속층과 제 2 불투명 금속층을 패터닝하여 상기 제 1 기판 상에 상기 게이트 배선과 교차하며 제 2 투명 금속층 패턴과 제 2 불투명 금속층 패턴이 적층된 데이터 배선과 상기 데이터 배선에서 분기되어 상기 반도체층의 양단에서 서로 이격된 소스 및 드레인 전극을 형성하는 단계; 상기 제 1 기판 전면에 보호막을 형성하는 단계; 및 상기 보호막 및 상기 제 2 불투명 금속층 패턴을 선택적으로 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 액정 표시 장치 및 그 제조 방법에 대해서 구체적으로 설명한다.
도 1은 본 발명에 따른 액정 표시 장치를 보여주는 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', Ⅲ-Ⅲ'선을 따라 자른 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 투명한 절연성의 제 1 기판(100) 위에 일 방향을 가지는 게이트 배선(128)과, 상기 게이트 배선(128)에서 연장된 게이트 전극(127)이 형성되어 있다.
상기 게이트 배선(128)과 상기 게이트 전극(127)은 제 1 투명 금속층 패턴(101) 및 제 1 불투명 금속층 패턴(103)이 적층되어 형성된다.
상기 게이트 배선(128)의 일단에는 게이트 패드(102)가 형성되어 있으며, 상기 게이트 패드(102)는 상기 게이트 배선(128)을 이루는 제 1 투명 금속층 패턴(101)과 제 1 불투명 금속층 패턴(103) 중 상기 제 1 투명 금속층 패턴(101)이 연장되어 형성된다.
상기 게이트 전극(127) 상부의 게이트 절연막(105) 위에는 반도체층(107)이 형성되어 있다.
상기 반도체층(107)은 비정질 실리콘 등의 물질로 이루어질 수 있으며, 상기 비정질 실리콘 상에 불순물 이온을 주입한 오믹 콘택층(109)이 더 형성되어 있다. 상기 오믹 콘택층(109)은 상기 반도체층(107) 상에서 패터닝되어 소스 오믹 콘택층(109a)과 드레인 오믹 콘택층(109b)으로 분리되어 있다.
상기 반도체층(107)이 형성된 제 1 기판(100) 상에 상기 게이트 배선(128)과 교차하는 데이터 배선(129)이 형성되어 있으며, 상기 데이터 배선(129)과 상기 게이트 배선(128)의 교차 영역은 화소 영역(P)으로 정의된다.
상기 데이터 배선(129)으로부터 돌출되어 상기 반도체층(107)의 일단에 소스 전극(121)이 형성되고, 상기 소스 전극(121)과 이격되어 상기 반도체층(107)의 다른 일단에 드레인 전극(123)이 형성된다.
상기 데이터 배선(129), 소스 전극(121) 및 드레인 전극(123)은 제 2 투명 금속층 패턴(111) 및 제 2 불투명 금속층 패턴(113)이 적층되어 형성된다.
상기 소스 전극(121)과 상기 드레인 전극(123)은 상기 소스 오믹 콘택층(109a)과 상기 드레인 오믹 콘택층(109b)과 접촉되며, 상기 소스 전극(121)과 상기 드레인 전극(123)에 의해 노출된 반도체층(107)은 채널(channel)부를 형성한다.
상기 게이트 전극(127), 상기 게이트 전극(127) 상에 형성된 게이트 절연막(105), 상기 게이트 전극(127) 상부의 상기 게이트 절연막(105) 상에 형성된 반 도체층(107), 상기 반도체층(107) 양단에 형성된 소스 및 드레인 전극(121, 123)을 포함하여 박막 트랜지스터(Thin Film Transistor ; TFT)라고 한다.
상기 데이터 배선(129)의 일단에는 데이터 패드(115)가 형성되며, 상기 데이터 패드(115)는 상기 데이터 배선(129)을 이루는 상기 제 2 투명 금속층 패턴(111)과 상기 제 2 불투명 금속층 패턴(113) 중 상기 제 2 투명 금속층 패턴(111)과 연결되어 형성된다.
상기 드레인 전극(123) 하부에 형성된 제 2 투명 금속층 패턴(111)으로부터 상기 화소 영역(P)으로 연장된 제 2 투명 금속층 패턴(111)은 화소 전극(119)을 형성한다.
상기 적층된 제 1 투명 금속층 패턴(101)과 상기 제 1 불투명 금속층 패턴(103)은 상기 게이트 배선(128)에서 연장되어 스토리지 캐패시터(storage capacitor)를 형성하기 위한 스토리지 하부 전극(125)을 형성할 수도 있다.
그리고, 상기 화소 전극(119)은 상기 스토리지 하부 전극(125) 상에서 스토리지 상부 전극의 역할을 하며, 상기 스토리지 하부 전극(125)과 상기 화소 전극(119) 사이에서 스토리지 캐패시터가 형성된다.
상기 제 1 기판(100) 상에는 보호막(117)이 선택적으로 패터닝되어 형성되어 있으며, 상기 보호막(117)은 상기 박막 트랜지스터(TFT), 상기 게이트 배선(128), 상기 데이터 배선(129)을 포함하는 영역에 형성된다. 그리고, 상기 보호막(117)은 상기 게이트 패드(102) 및 상기 데이터 패드(115)의 주변에 형성된다.
상기 제 1 기판(100)과 대향하여 합착된 제 2 기판(130) 상에는 빛의 누설 을 방지하는 블랙 매트릭스(131)을 형성하고, 상기 블랙 매트릭스(131) 사이에 적색(Red), 녹색(Green) 및 청색(Blue)의 컬러필터 패턴으로 이루어진 컬러필터층(133)을 형성한다.
그리고, 상기 제 2 기판(130) 전면에는 공통 전극(135)이 형성된다.
상기 컬러필터층(133) 상부에는 표면을 평탄화하고 컬러필터층(133)을 보호하는 오버코트층(도시되지 않음)이 더 형성될 수도 있다.
도시되지 않았으나, 상기 제 1 기판(100) 또는 상기 제 2 기판(130) 상에는 배향막이 더 형성될 수도 있다.
상기 제 1 기판(100)과 제 2 기판(130) 사이에는 액정층이 개재된다.
본 발명은 액정 표시 장치의 어레이 기판에서 게이트 패드(102)와 게이트 배선(128)을 연결하기 위한 별도의 콘택홀 또는 연결 배선을 구비할 필요가 없이 상기 게이트 배선(128)과 상기 게이트 패드(102)가 연결되어 있다.
본 발명은 액정 표시 장치의 어레이 기판에서 데이터 패드(115)와 데이터 배선(129)을 연결하기 위한 별도의 콘택홀 또는 연결 배선을 구비할 필요가 없이 상기 데이터 배선(129)과 상기 데이터 패드(115)가 연결되어 있다.
본 발명은 액정 표시 장치 제조시에 공정 전체에서 마스크 수를 저감할 수 있을 뿐만 아니라 마스크 수를 저감함으로써 동반될 수 있는 웨이비 노이즈 불량 등을 방지할 수 있고 오프 커런트(off current)를 감소시킬 수 있어 화질이 향상되고 소자의 신뢰성을 향상된다.
또한, 제조 공정을 단순화하고 마스크 공정 수를 저감함으로써 제조 수율을 향상시킬 뿐만 아니라 제조 비용을 최대한 절감할 수 있으며, 광 차단부와 광 투과부만을 구비한 마스크를 이용한 포토리소그래피 공정을 사용함으로써 공정의 안정성을 확보할 수 있다.
도 3a 내지 도 3k는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', Ⅲ-Ⅲ'선을 따른 단면도들로서, 본 발명에 다른 액정 표시 장치의 제조 방법을 보여주는 공정 순서도이다.
도 3a에 도시된 바와 같이, 제 1 기판(100)상에 투명한 도전성 물질을 증착하여 제 1 투명 금속층(101a)을 형성하고, 상기 제 1 투명 금속층(101a) 상에 불투명한 도전성 물질을 증착하여 제 1 불투명 금속층(103a)을 형성한다.
상기 투명한 도전성 물질은 인듐-틴-옥사이드(Indium Tin Oxide), 인듐-징크-옥사이드(Indium Zinc Oxide)로 이루어지는 군으로부터 선택된 적어도 하나 이상을 포함한다.
상기 불투명한 도전성 물질은 바람직하게는, 낮은 비저항을 가지는 저저항 금속으로서 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴-텡스텐(MoW)으로 이루어지는 군으로부터 선택된 적어도 하나 이상을 포함한다.
상기 제 1 불투명 금속층(113a)은 두층 또는 세층 이상의 다층 배선 구조로 이루어질 수도 있다.
도 3b 및 도 3c에 도시된 바와 같이, 상기 적층된 제 1 투명 금속층(101a)과 제 1 불투명 금속층(103a)에 포토리소그래피(photolithography) 공정을 수행하여 패터닝한다.
상기 제 1 불투명 금속층(103a) 상에 포토 레지스트 물질 예를 들어, 파지티브 포토 레지스트(positive photo resist) 물질을 도포하고 노광 및 현상하여 포토 레지스트 패턴(191)을 형성한다.
상기 포토 레지스트 패턴(191)이 형성되는 과정을 살펴보면, 상기 포토 레지스트 물질 상에는 포토 마스크가 소정 간격 이격되어 배치되며, 상기 포토 마스크 상으로 광 예를 들어, 자외선 등이 조사된다.
상기 포토 마스크는 조사되는 광을 투과 또는 차단하는 패턴이 형성되어 있다. 상기 포토 마스크의 광 투과부는 상기 포토 마스크의 광 투과부로 조사되는 광을 전부 투과할 수 있는 투명 물질이 형성되거나 개구되어 있으며, 상기 포토 마스크의 광 차단부는 상기 포토 마스크의 광 차단부로 조사되는 광을 전부 차단하여 상기 포토 레지스트로 광이 전달되지 못하도록 한다.
상기 포토 레지스트 물질은 파지티브 포토 레지스트 물질 또는 네거티브 포토 레지스트(negative photo resist) 물질 중에서 선택적으로 사용할 수 있다. 상기 파지티브 포토 레지스트 물질은 빛을 받은 부분의 크로스 링크(cross link)가 깨져 현상액에 의해 제거되는 물질이고, 상기 네거티브 포토 레지스트 물질은 빛을 받은 부분에 크로스 링크가 생성되어 빛을 받지 않은 부분이 현상액에 의해 제거되는 물질이다.
이로써, 도 3b에 도시된 바와 같이, 상기 포토 마스크에 의하여 부분적으로 노광된 포토 레지스트 물질을 현상액에 담구거나 현상액을 분사하여 현상하면, 상기 제 1 불투명 금속층(103a) 상의 원하는 위치에 포토 레지스트 패턴(191)이 남게 된다.
이후, 도 3c에 도시된 바와 같이, 상기 포토 레지스트 패턴(191)을 마스크로 하여 상기 제 1 투명 금속층(101a) 및 상기 제 1 불투명 금속층(103a)을 차례로 식각하여 적층된 제 1 투명 금속층 패턴(101)과 제 1 불투명 금속층 패턴(103)을 형성한다.
이후, 상기 포토 레지스트 패턴(191)을 스트립한다.
상기 적층된 제 1 투명 금속층 패턴(101a)과 상기 제 1 불투명 금속층 패턴(103a)은 게이트 배선(128) 및 상기 게이트 배선(128)에서 연장된 게이트 전극(127)을 형성하고, 상기 게이트 배선(128)의 일단에서 게이트 패드(102)를 형성한다.
여기서, 상기 게이트 배선(128)에서 연장되어 게이트 전극(127)을 형성하였다고 하였으나, 상기 게이트 전극(127)은 실제로 게이트 배선(128)에서 연장 또는 돌출되어 형성될 수도 있고, 상기 게이트 배선(128)의 소정 영역에서 박막 트랜지스터의 게이트 전극(127) 역할을 할 수도 있다.
상기 적층된 제 1 투명 금속층 패턴(101)과 상기 제 1 불투명 금속층 패턴(103)은 상기 게이트 배선(128)에서 연장되어 스토리지 캐패시터(storage capacitor)를 형성하기 위한 스토리지 하부 전극(125)을 형성할 수도 있다.
단, 상기 스토리지 캐패시터를 형성하는 방법은 여러가지가 있으므로, 본 발명은 이에 한정되지 않는다.
도 3d에 도시된 바와 같이, 상기 게이트 전극(127), 스토리지 하부 전 극(125), 게이트 패드(102)을 포함한 제 1 기판(100) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법으로 증착하여 게이트 절연막(105)을 형성한다.
이어서, 도 3e에 도시된 바와 같이, 상기 게이트 절연막(105)위에 비정질 실리콘 등의 물질을 증착하고 선택적으로 제거하여 상기 게이트 전극(127) 상부의 게이트 절연막(105)위에 섬모양으로 반도체층(107)을 형성한다.
이때, 상기 비정질 실리콘에 불순물 이온을 주입한 오믹콘택층(109)을 더 형성하여 패터닝 할 수 있다.
상기 오믹 콘택층은 상기 비정질 실리콘 상에 불순물이 이온 주입된 비정질 실리콘을 증착하여 형성할 수도 있으며, 상기 반도체층으로 폴리 실리콘을 사용할 경우에는 상기 폴리 실리콘 상에 불순물을 직접 이온 주입하여 형성할 수도 있다.
도 3f에 도시된 바와 같이, 상기 게이트 절연막(105) 상부 전면에 투명한 도전성 물질과 불투명한 도전성 물질을 차례로 적층하여 제 2 투명 금속층(111a)과 제 2 불투명 금속층(113a)을 형성한다.
상기 투명한 도전성 물질은 인듐-틴-옥사이드(Indium Tin Oxide), 인듐-징크-옥사이드(Indium Zinc Oxide)로 이루어지는 군으로부터 선택된 적어도 하나 이상을 포함한다.
상기 불투명한 도전성 물질은 바람직하게는, 낮은 비저항을 가지는 저저항 금속으로서 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴-텡스텐(MoW)으로 이루어지는 군으로 부터 선택된 적어도 하나 이상을 포함한다.
도 3g에 도시된 바와 같이, 상기 제 2 투명 금속층(111a)과 상기 제 2 불투명 금속층(113a)은 포토리소그래피 공정으로 패터닝되어 적층된 제 2 투명 금속층 패턴(111)과 제 2 불투명 금속층 패턴(113)을 형성한다.
상기 포토리소그래피 공정에 대해서는 앞서 구체적으로 설명한 바 있으므로 생략하기로 한다.
상기 적층된 제 2 투명 금속층 패턴(111)과 상기 제 2 불투명 금속층 패턴(113)은 상기 게이트 배선(128)과 교차하는 데이터 배선(129)과 상기 데이터 배선(129)에서 상기 게이트 전극(127) 상부로 연장된 소스 전극(121) 및 드레인 전극(123)을 형성한다.
상기 소스 전극(121) 및 드레인 전극(123)은 상기 게이트 전극(127) 상부의 상기 반도체층(107) 상에서 서로 소정 간격 이격되어 있으며, 상기 소스 전극(121)과 상기 드레인 전극(123)은 상기 반도체층(107)의 양단에 각각 형성되어 있다.
상기 게이트 전극(127), 상기 게이트 전극(127) 상에 형성된 게이트 절연막(105), 상기 게이트 전극(127) 상부의 상기 게이트 절연막(105) 상에 형성된 반도체층(107), 상기 반도체층(107) 양단에 형성된 소스 및 드레인 전극(121, 123)을 포함하여 박막 트랜지스터(TFT)라고 한다.
상기 게이트 배선(128)과 상기 데이터 배선(129)이 교차하여 형성된 영역은 화소 영역(P)으로 정의하며, 상기 화소 영역(P)은 적어도 하나 이상의 상기 박막 트랜지스터를 가진다.
상기 드레인 전극(123)과 연결되어 상기 제 2 투명 금속층 패턴(111)과 상기 제 2 불투명 금속층 패턴(113)은 상기 화소 영역(P)에 형성되어 있으며, 상기 화소 영역(P)의 제 2 투명 금속층 패턴(111)은 화소 전극(119)으로 형성될 예정이다.
상기 데이터 배선(129)의 일단에는 데이터 패드(115)가 형성되는데, 상기 데이터 패드(115)는 상기 적층된 제 2 투명 금속층 패턴(111)과 상기 제 2 불투명 금속층 패턴(113)으로 이루어진다.
도 3h에 도시된 바와 같이, 상기 소스 전극(121)과 상기 드레인 전극(123) 사이에서 노출된 오믹 콘택층(109)은 건식 식각(dry etching) 예를 들어, 애슁(ashing) 공정에 의해 제거되어 상기 반도체층(107)이 노출된다.
이로써, 상기 오믹 콘택층(109)은 소스 전극(121) 하부 및 상기 드레인 전극(123) 하부와 접촉되어 각각 소스 오믹 콘택층(109a), 드레인 오믹 콘택층(109b)을 형성한다.
도 3i에 도시된 바와 같이, 상기 박막 트랜지스터가 형성된 제 1 기판(100) 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질 또는 BCB(Benzocyclobutene), 아크릴(Acryl)계 물질과 같은 유기 절연물질을 도포하여 보호막(117)을 형성한다.
상기 보호막(117) 상에 포토 레지스트 물질을 도포하고 노광 및 현상하여 포토 레지스트 패턴(192)을 형성한다.
상기 포토 레지스트 패턴(192)은 상기 화소 영역(P), 게이트 패드(102) 및 데이터 패드(115)를 포함하는 영역에는 형성하지 않으며, 상기 포토 레지스트 패 턴(192)은 상기 박막 트랜지스터(TFT), 상기 게이트 배선(128), 상기 데이터 배선(129)을 포함하는 영역에 형성한다.
도 3j에 도시된 바와 같이, 상기 포토 레지스트 패턴(192)을 마스크로 하여 상기 보호막(117)과 상기 제 2 불투명 금속층 패턴(113)을 선택적으로 식각하여 화소 전극(119) 및 데이터 패드(115)를 완성한다.
그리고, 상기 포토 레지스트 패턴(192)을 마스크로 하여 상기 보호막(117), 상기 제 2 불투명 금속층 패턴(113), 상기 게이트 절연막(105), 상기 제 1 불투명 금속층 패턴(103)을 식각하여 게이트 패드(102)를 완성한다.
이후, 상기 포토 레지스트 패턴(192)은 제거된다.
따라서, 상기 적층된 제 2 투명 금속층 패턴(111)과 상기 제 2 불투명 금속층 패턴(113)은 상기 소스 전극(121) 및 드레인 전극(123)을 형성하고, 상기 소스 전극(121)과 연결된 상기 게이트 배선(128)을 형성하고, 상기 게이트 배선(128)과 교차하는 데이터 배선(129)을 형성한다.
상기 제 2 투명 금속층 패턴(113)은 상기 화소 영역(P)에서 화소 전극(119)을 형성하며, 상기 화소 전극(119)은 상기 드레인 전극(123)을 이루는 제 2 투명 금속층 패턴(111)과 제 2 불투명 금속층 패턴(113) 중 상기 제 2 투명 금속층 패턴(111)과 연결되어 있다.
상기 게이트 패드(102)는 주변의 보호막(117)에 의해 노출되며 상기 제 1 투명 금속층 패턴(101)으로 이루어지며, 상기 게이트 배선(128)을 이루는 제 1 투명 금속층 패턴(101)과 제 1 불투명 금속층 패턴(103) 중 상기 제 1 투명 금속층 패 턴(101)과 연결되어 있다.
상기 데이터 패드(115)는 주변의 보호막(117)에 의해 노출되며 상기 제 2 투명 금속층 패턴(111)으로 이루어지며, 상기 데이터 배선(129)을 이루는 제 2 투명 금속층 패턴(111)과 제 2 불투명 금속층 패턴(113) 중 상기 제 2 불투명 금속층 패턴(113)과 연결되어 있다.
상기 화소 전극(119)은 상기 스토리지 하부 전극(125) 상에서 스토리지 상부 전극의 역할을 하며, 상기 스토리지 하부 전극(125)과 상기 화소 전극(119) 사이에서 스토리지 캐패시터가 형성된다.
상기와 같은 액정 표시 장치의 제조 방법에 따르면, 4장의 마스크를 사용하여 액정 표시 장치의 어레이 기판을 제조할 수 있다.
도 3a, 도 3e, 도 3g 및 도 3i를 참조하면, 본 발명에 따른 액정 표시 장치의 어레이 기판은 4번의 포토리소그래피 공정을 사용하여 제조되었으며, 본 발명에 의한 포토리소그래피 공정은 회절 마스크 또는 하프-톤 마스크를 사용하지 않으므로 공정의 안정성을 향상시켜 불량률을 낮추고, 패턴의 정확성을 높임으로써 소자의 특성을 향상시킬 수 있다.
상기 회절 마스크 또는 하프-톤 마스크는 마스크 수를 저감하기 위하여 서로 다른 층에 형성되는 패턴을 동시에 형성하는 방법으로서, 일반적인 마스크가 광 투과부와 광 차단부만 구비하는 것에 비하여 상기 회절 마스크 또는 하프-톤 마스크는 광 부분투과부를 더 구비하여 광량을 미세하게 조절하여야 한다.
따라서, 상기 회절 마스크 또는 하프-톤 마스크를 이용한 포토리소그래피 공 정은 마스크 수를 저감하는 장점이 있는 반면 공정의 안정성이 떨어지는 단점이 있으므로, 본 발명은 회절 마스크 또는 하프-톤 마스크를 이용한 포토리소그래피 공정을 사용하지 않고 일반 마스크를 이용한 포토리소그래피를 이용하여 마스크 수를 저감하면서도 공정의 안정성을 확보할 수 있도록 한다.
또한, 상기 회절 마스크 또는 하프-톤 마스크를 이용한 포토리소그래피 공정으로 반도체층 및 데이터 배선을 형성할 경우, 상기 데이터 배선 하부에 반도체층 패턴이 필수적으로 형성되게 되는데, 이는 상기 반도체층 패턴과 상기 화소 전극 간에 웨이비 노이즈(wavy noise)를 유발시켜 화질 불량을 야기하는 문제점이 있으나, 본 발명은 마스크를 저감하면서도 웨이비 노이즈 불량을 방지하고 오프 커런트(off current)를 감소시킴으로써 화질을 향상시킬 수 있으며 공정을 단순화시킬 수 있을 뿐만 아니라 소자의 신뢰성을 향상시킬 수 있다.
최종적으로, 도 3k에 도시된 바와 같이, 상기 제 1 기판(100)은 제 2 기판(130)과 합착된다.
상기 제 2 기판(130) 상에는 빛의 누설을 방지하는 블랙 매트릭스(131)을 형성하고, 상기 블랙 매트릭스(131) 사이에 적색(Red), 녹색(Green) 및 청색(Blue)의 컬러필터 패턴으로 이루어진 컬러필터층(133)을 형성한다.
그리고, 상기 제 2 기판(130) 전면에는 공통 전극(135)이 형성된다.
상기 컬러필터층(133) 상부에는 표면을 평탄화하고 컬러필터층(133)을 보호하는 오버코트층이 더 형성될 수도 있다.
상기 제 1 기판(100) 또는 상기 제 2 기판(130) 상에는 배향막이 더 형성될 수도 있다.
상기 제 1 기판(100)과 제 2 기판(130) 사이에는 액정층이 개재된다.
도 4는 본 발명의 제 2 실시예로서, 액정 표시 장치를 보여주는 단면도이다.
여기서, 도 2에 도시한 부분과 동일한 부분에 대한 도면 부호와 이에 대한 구체적인 설명은 생략하기로 한다.
도 4에 도시된 바와 같이, 상기 제 1 기판 상에 형성된 게이트 배선, 게이트 전극(227) 및 게이트 패드(202)는 제 1 불투명 금속층 패턴(203)과 제 1 투명 금속층 패턴(201)이 차례로 적층되어 형성된다.
이로써, 상기 게이트 패드는 게이트 하부 패드로서 상기 제 1 불투명 금속층 패턴(203)이 형성되고, 게이트 상부 패드로서 상기 제 1 투명 금속층 패턴(201)이 적층되어 이루어지며, 상기 보호막(217)에 의하여 상기 제 1 투명 금속층 패턴(201)이 노출된다.
본 제 2 실시예에서는, 앞서 제 1 실시예에서 설명한 바와 같이 상기 게이트 패드 형성시에 상기 제 1 불투명 금속층 패턴을 식각할 필요가 없이 상기 보호막(217)과 상기 게이트 절연막(205)을 식각함으로써 게이트 패드(202)를 완성할 수 있으므로, 공정이 단순해지고 패드 오픈이 용이한 장점이 있다.
본 발명을 구체적인 실시예들을 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정 표시 장치 및 그의 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 액정 표시 장치의 어레이 기판을 제조시 공정을 단순화하고 마스크 공정 수를 저감함으로써 제조 수율을 향상시킬 뿐만 아니라 제조 비용을 최대한 절감할 수 있는 제 1의 효과가 있다.
본 발명은 액정 표시 장치 제조시에 광 차단부와 광 투과부만을 구비한 마스크를 이용한 포토리소그래피 공정을 사용함으로써 마스크 수를 저감하면서도 공정의 안정성을 확보할 수 있는 제 2의 효과가 있다.
본 발명은 액정 표시 장치 제조시에 공정 전체에서 마스크 수를 저감할 수 있을 뿐만 아니라 마스크 수를 저감함으로써 동반될 수 있는 웨이비 노이즈 불량 등을 방지할 수 있고 오프 커런트(off current)를 감소시킬 수 있어 화질이 향상되고 소자의 신뢰성을 향상되는 제 3의 효과가 있다.

Claims (13)

  1. 제 1 기판 상에 제 1 투명 금속층 패턴과 제 1 불투명 금속층 패턴이 적층된 게이트 배선과 상기 게이트 배선의 일단에 형성된 게이트 패드;
    상기 게이트 배선과 교차하며 제 2 투명 금속층 패턴과 제 2 불투명 금속층 패턴이 적층된 데이터 배선과 상기 데이터 배선의 일단에 상기 제 2 투명 금속층 패턴으로 이루어진 데이터 패드;
    상기 게이트 배선과 상기 데이터 배선의 교차 지점에 형성된 박막 트랜지스터;
    상기 제 2 투명 금속층 패턴으로 이루어진 화소 전극;
    상기 박막 트랜지스터, 상기 게이트 배선 및 상기 데이터 배선을 포함하는 영역에 형성된 보호막;
    상기 제 1 기판과 마주하는 제 2 기판; 및
    상기 제 1 기판과 제 2 기판 사이에 개재된 액정층을 포함하며,
    상기 박막 트랜지스터는 상기 게이트 배선에서 연장된 게이트 전극과, 상기 게이트 전극을 포함한 기판 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상부의 게이트 절연막 위에 형성된 반도체층과, 상기 데이터 배선에서 분기되어 상기 반도체층 양단에 이격되어 형성된 소스 전극 및 드레인 전극으로 이루어지며, 상기 드레인 전극의 제 2 투명 전극층 패턴과 상기 화소 전극은 일체로 형성되는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 게이트 패드는 상기 제 1 투명 금속층 패턴으로만 이루어진 것을 특징으로 하는 액정 표시 장치.
  3. 제 1항에 있어서,
    상기 게이트 패드는 상기 제 1 불투명 금속층 패턴과, 상기 제 1 불투명 금속층 패턴 상에 형성된 제 1 투명 금속층 패턴으로 형성된 것을 특징으로 하는 액정 표시 장치.
  4. 제 1항에 있어서,
    상기 보호막은 상기 게이트 패드 주변에 형성되어 상기 게이트 패드를 노출시키는 것을 특징으로 하는 액정 표시 장치.
  5. 제 1항에 있어서,
    상기 보호막은 상기 데이터 패드 주변에 형성되어 상기 데이터 패드를 노출시키는 것을 특징으로 하는 액정 표시 장치.
  6. 삭제
  7. 다수의 화소 영역을 정의하는 제 1 기판 상에 제 1 투명 금속층과 제 1 불투명 금속층을 적층하는 단계;
    상기 제 1 투명 금속층과 상기 제 1 불투명 금속층을 패터닝하여 상기 제 1 기판 상에 제 1 투명 금속층 패턴과 제 1 불투명 금속층 패턴이 적층된 게이트 배선과 상기 게이트 배선으로부터 연장된 게이트 전극을 형성하는 단계;
    상기 제 1 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상부에 반도체층을 형성하는 단계;
    상기 반도체층이 형성된 상기 제 1 기판 전면에 제 2 투명 금속층과 제 2 불투명 금속층을 적층하는 단계;
    상기 제 2 투명 금속층과 제 2 불투명 금속층을 패터닝하여 상기 제 1 기판 상에 상기 게이트 배선과 교차하며 제 2 투명 금속층 패턴과 제 2 불투명 금속층 패턴이 적층된 데이터 배선과 상기 데이터 배선에서 분기되어 상기 반도체층의 양단에서 서로 이격된 소스 및 드레인 전극을 형성하는 단계;
    상기 제 1 기판 전면에 보호막을 형성하는 단계; 및
    상기 보호막 및 상기 제 2 불투명 금속층 패턴을 선택적으로 식각하여 화소 전극을 형성하는 단계를 포함하며,
    상기 보호막 및 상기 제 2 불투명 금속층 패턴을 선택적으로 식각하여 화소 전극을 형성하는 단계는
    상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 영역에 위치한 보호막 상에 포토 레지스트 패턴을 형성하는 단계 및 상기 포토 레지스트 패턴을 마스크로 상기 보호막 및 상기 제 2 불투명 금속층 패턴을 식각하여 상기 제 2 투명 금속층 패턴으로 이루어진 화소 전극을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  8. 제 7항에 있어서,
    상기 보호막 및 상기 제 2 불투명 금속층 패턴을 선택적으로 식각하여 화소 전극을 형성하는 단계에 있어서,
    상기 데이터 배선의 일단에서 상기 보호막 및 상기 제 2 불투명 금속층 패턴을 식각하여 상기 제 2 투명 금속층 패턴으로 이루어진 데이터 패드를 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  9. 제 7항에 있어서,
    상기 보호막 및 상기 제 2 불투명 금속층 패턴을 선택적으로 식각하여 화소 전극을 형성하는 단계에 있어서,
    상기 게이트 배선의 일단에서 상기 보호막, 상기 게이트 절연막 및 상기 제 1 불투명 금속층 패턴을 식각하여 상기 제 1 투명 금속층 패턴으로 이루어진 게이트 패드를 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  10. 제 7항에 있어서,
    상기 보호막 및 상기 제 2 불투명 금속층 패턴을 선택적으로 식각하여 화소 전극을 형성하는 단계에 있어서,
    상기 게이트 배선의 일단에서 상기 보호막, 상기 게이트 절연막을 식각하여 상기 제 1 불투명 금속층 패턴과 상기 제 1 불투명 금속층 패턴 상에 형성된 제 1 투명 금속층 패턴으로 이루어진 게이트 패드를 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  11. 삭제
  12. 제 7항에 있어서,
    상기 보호막은 상기 데이터 패드 주변에 형성되어 상기 데이터 패드를 노출시키는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  13. 제 7항에 있어서,
    상기 보호막은 상기 게이트 패드 주변에 형성되어 상기 게이트 패드를 노출시키는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020060119507A 2006-11-30 2006-11-30 액정 표시 장치 및 그 제조 방법 KR101338713B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119507A KR101338713B1 (ko) 2006-11-30 2006-11-30 액정 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119507A KR101338713B1 (ko) 2006-11-30 2006-11-30 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080049201A KR20080049201A (ko) 2008-06-04
KR101338713B1 true KR101338713B1 (ko) 2013-12-06

Family

ID=39805009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119507A KR101338713B1 (ko) 2006-11-30 2006-11-30 액정 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101338713B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117367A (ko) * 2004-06-10 2005-12-14 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치와 그 제조방법
JP2006285257A (ja) * 2005-03-31 2006-10-19 Lg Phillips Lcd Co Ltd 横電界方式の液晶表示装置用アレイ基板とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117367A (ko) * 2004-06-10 2005-12-14 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치와 그 제조방법
JP2006285257A (ja) * 2005-03-31 2006-10-19 Lg Phillips Lcd Co Ltd 横電界方式の液晶表示装置用アレイ基板とその製造方法

Also Published As

Publication number Publication date
KR20080049201A (ko) 2008-06-04

Similar Documents

Publication Publication Date Title
KR101086477B1 (ko) 표시 소자용 박막 트랜지스터 기판 제조 방법
US7612373B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR101086478B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20070070382A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
KR20070070806A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20000019505A (ko) 회절노광을 이용한 액정 표시 장치 제조 방법
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR20070072183A (ko) 액정표시소자 및 제조방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20120043387A (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101338713B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR100583314B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100619624B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100542770B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20050068843A (ko) 칼라 필터를 갖는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6