KR101319350B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101319350B1
KR101319350B1 KR1020090126780A KR20090126780A KR101319350B1 KR 101319350 B1 KR101319350 B1 KR 101319350B1 KR 1020090126780 A KR1020090126780 A KR 1020090126780A KR 20090126780 A KR20090126780 A KR 20090126780A KR 101319350 B1 KR101319350 B1 KR 101319350B1
Authority
KR
South Korea
Prior art keywords
timing controller
data
drive integrated
integrated circuits
control signal
Prior art date
Application number
KR1020090126780A
Other languages
English (en)
Other versions
KR20110070094A (ko
Inventor
김민규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090126780A priority Critical patent/KR101319350B1/ko
Priority to TW099119137A priority patent/TWI426490B/zh
Priority to FR1055195A priority patent/FR2954568B1/fr
Priority to CN201010219224.3A priority patent/CN102103837B/zh
Priority to US12/942,622 priority patent/US8743107B2/en
Publication of KR20110070094A publication Critical patent/KR20110070094A/ko
Application granted granted Critical
Publication of KR101319350B1 publication Critical patent/KR101319350B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화소의 충전속도를 향상시킬 수 있는 액정표시장치에 관한 것으로, 서로 교차하는 다수의 게이트 라인들 및 다수의 데이터 라인들에 의해 정의된 다수의 화소들을 갖는 표시패널과, 게이트 라인들(GL1 내지 GLn)을 순차적으로 구동하기 위한 스캔펄스들을 차례로 출력하는 다수의 게이트 드라이브 집적회로들과, 표시패널의 데이터 라인들의 각 일측에 화소 전압들을 공급하는 다수의 상부 데이터 드라이브 집적회로들과, 데이터 라인들의 각 타측에 화소 전압들을 공급하는 다수의 하부 데이터 드라이브 집적회로들과, 상부 데이터 드라이브 집적회로들의 동작을 제어하기 위한 상부 데이터 제어신호를 생성하여 상기 상부 데이터 드라이브 집적회로들로 공급하는 제 1 타이밍 콘트롤러와, 그리고 상기 하부 데이터 드라이브 집적회로들의 동작을 제어하기 위한 하부 데이터 제어신호를 생성하여 상기 하부 데이터 드라이브 집적회로들로 공급하는 제 2 타이밍 콘트롤러를 포함한다.
Figure R1020090126780
액정표시장치, 타이밍 콘트롤러, 데이터 드라이브 집적회로

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 특히 화소의 충전속도를 향상시킬 수 있는 액정표시장치에 대한 것이다.
표시장치가 대형화됨에 따라 이 표시장치의 게이트 라인들 및 데이터 라인들의 길이도 상대적으로 증가하게 된다. 데이터 라인의 길이가 길어질 수록 이 데이터 라인의 저항 및 커패시터의 용량이 증가하기 때문에 데이터 드라이버의 출력단자로부터 멀리 위치한 데이터 라인 부분은 다른 부분에 비하여 상대적으로 왜곡이 큰 화소 전압을 공급받기 때문에 이 데이터 라인 부분에 접속된 화소의 충전율이 떨어질 수밖에 없다. 이로 인해 화질이 저하되는 문제점이 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 데이터 라인들의 일측에 상부 데이터 드라이브 집적회로들로부터의 화상 데이터들을 공급하고, 이 데이터 라인들의 타측에 하부 데이터 드라이브 집적회로들로부터의 화상 데이터들을 공급함으로써 데이터 라인 및 화소의 충전속도를 높여 화질을 향상시킬 수 있는 액정표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 화상을 표시하기 위한 표시패널; 상기 표시패널의 게이트 라인들을 구동하기 스캔펄스들을 차례로 출력하는 다수의 게이트 드라이브 집적회로들; 상기 표시패널의 데이터 라인들의 각 일측에 화소 전압들을 공급하는 다수의 상부 데이터 드라이브 집적회로들; 상기 데이터 라인들의 각 타측에 화소 전압들을 공급하는 다수의 하부 데이터 드라이브 집적회로들; 상기 상부 데이터 드라이브 집적회로들의 동작을 제어하기 위한 상부 데이터 제어신호를 생성하여 상기 상부 데이터 드라이브 집적회로들로 공급하는 제 1 타이밍 콘트롤러; 및, 상기 하부 데이터 드라이브 집적회로들의 동작을 제어하기 위한 하부 데이터 제어신호를 생성하여 상기 하부 데이터 드라이브 집적회로들로 공급하는 제 2 타이밍 콘트롤러를 포함함을 특징으로 한다.
상기 제 1 타이밍 콘트롤러는 시스템으로부터의 화상 데이터들을 재정렬하고 이들을 타이밍에 맞추어 상기 상부 데이터 드라이브 집적회로들로 공급하며; 상기 상부 데이터 드라이브 집적회로들은 상기 제 1 타이밍 콘트롤러로부터의 화상 데이터들에 근거하여 상기 화소 전압들을 생성하며; 상기 제 2 타이밍 콘트롤러는 상기 시스템으로부터의 화상 데이터들을 재정렬하고 이들을 타이밍에 맞추어 상기 하부 데이터 드라이브 집적회로들로 공급하며; 그리고, 상기 하부 데이터 드라이브 집적회로들은 상기 제 2 타이밍 콘트롤러로부터의 화상 데이터들에 근거하여 상기 화소 전압들을 생성함을 특징으로 한다.
상기 제 1 타이밍 콘트롤러는 상기 표시패널의 일측 가장자리에 위치한 상부 데이터 드라이브 집적회로부터 상기 표시패널의 타측 가장자리에 위치한 상부 데이터 드라이브 집적회로까지 순차적으로 화상 데이터들을 공급하며; 그리고, 상기 제 2 타이밍 콘트롤러는 상기 표시패널의 타측 가장자리에 위치한 하부 데이터 드라이브 집적회로부터 상기 표시패널의 일측 가장자리에 위치한 하부 데이터 드라이브 집적회로까지 순차적으로 화상 데이터들을 공급함을 특징으로 한다.
상기 제 1 및 제 2 타이밍 콘트롤러는 외부로부터의 모드제어신호에 따라 각각 마스터 모드 및 슬레이브 모드 중 어느 하나의 모드로 동작 가능하며; 상기 제 1 타이밍 콘트롤러는 마스터 모드로 구동시, 상기 화상 데이터들 및 상부 데이터 제어신호외에 상기 게이트 드라이브 집적회로들의 동작을 제어하기 위한 게이트 제어신호를 더 생성하여 상기 게이트 드라이브 집적회로들로 출력하며; 상기 제 2 타이밍 콘트롤러는 마스터 모드로 구동시, 상기 화상 데이터들 및 하부 데이터 제어신호외에 상기 게이트 드라이브 집적회로들의 동작을 제어하기 위한 게이트 제어신호를 더 생성하여 상기 게이트 드라이브 집적회로들로 출력하며; 상기 제 1 타이밍 콘트롤러는 슬레이브 모드로 구동시, 상기 화상 데이터 및 상부 데이터 제어신호를 상기 상부 데이터 드라이브 집적회로들로 출력하며; 그리고, 상기 제 2 타이밍 콘트롤러는 슬레이브 모드로 구동시, 상기 화상 데이터 및 하부 데이터 제어신호를 상기 하부 데이터 드라이브 집적회로들로 출력함을 특징으로 한다.
상기 제 1 및 제 2 타이밍 콘트롤러는 서로 상반된 모드로 구동됨을 특징으로 한다.
상기 제 1 타이밍 콘트롤러와 제 2 타이밍 콘트롤러 사이에 접속된 적어도 하나의 통신 라인을 더 포함하며; 마스터 모드의 타이밍 콘트롤러는 상기 통신 라인을 통해 슬레이브 모드의 타이밍 콘트롤러의 일부 동작을 제어함을 특징으로 한다.
마스터 모드의 타이밍 콘트롤러는 자신의 화소 전압들을 데이터 라인들로 출력하는 출력 타이밍을 제어함과 아울러, 상기 통신 라인을 통해 슬레이브 모드의 타이밍 콘트롤러의 화소 전압들을 상기 데이터 라인들로 출력하는 출력 타이밍을 제어함을 특징으로 한다.
상기 제 1 및 제 2 타이밍 콘트롤러로부터의 화상 데이터들을 보정하기 위해 각종 보정 데이터들이 저장된 메모리를 더 포함하며; 마스터 모드의 타이밍 콘트롤러가 상기 메모리로부터의 보정 데이터를 읽어들이는 읽기 시간과 슬레이브 모드의 타이밍 콘트롤러 상기 메모리로부터의 보정 데이터를 읽어들이는 읽기 시간이 서로 다르며; 상기 마스터 모드의 타이밍 콘트롤러가 자신이 상기 메모리로부터의 보정 데이터를 읽어들이는 읽기 시간을 제어함과 아울러, 상기 통신 라인을 통해 상기 슬레이브 모드의 타이밍 콘트롤러의 읽기 시간을 제어함을 특징으로 한다.
상기 제 1 및 제 2 타이밍 콘트롤러로부터의 화상 데이터들을 보정하기 위해 각종 보정 데이터들이 저장된 메모리를 더 포함하며; 그리고, 마스터 모드의 타이밍 콘트롤러가 상기 메모리로부터의 보정 데이터를 읽어들이는 읽기 시간과 슬레이브 모드의 타이밍 콘트롤러 상기 메모리로부터의 보정 데이터를 읽어들이는 읽기 시간이 서로 다름을 특징으로 한다.
본 발명에 따른 액정표시장치에는 다음과 같은 효과가 있다.
첫째, 데이터 라인들을 양측에 동일한 화소 전압들을 공급함으로써 데이터 라인들 및 이에 접속된 화소들의 충전속도를 향상시킬 수 있다.
둘째, 제 1 타이밍 콘트롤러와 제 2 타이밍 콘트롤러를 마스터 모드와 슬레이브 모드 중 어느 하나로 구동시킴으로써 상부 데이터 드라이브 집적회로들과 하부 데이터 드라이브 집적회로들을 원활하게 구동시킬 수 있다.
셋째, 제 1 타이밍 콘트롤러와 제 2 타이밍 콘트롤러가 통신 라인을 통해 서로간의 출력 타이밍을 동기시킬 수 있다.
넷째, 제 1 타이밍 콘트롤러와 제 2 타이밍 콘트롤러의 읽기시간을 서로 다르게 설정함으로써 하나의 메모리만을 사용하여 두 개의 타이밍 콘트롤러가 각각 필요한 데이터를 취할 수 있도록 할 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 실시예에 따른 액정표시장치는, 도 1에 도시된 바와 같이, 서로 교차하는 다수의 게이트 라인(GL)들 및 다수의 데이터 라인(DL)들에 의해 정의된 다수의 화소들을 갖는 표시패널(PN)과, 게이트 라인(GL)들을 순차적으로 구동하기 위한 스캔펄스들을 차례로 출력하는 다수의 게이트 드라이브 집적회로들(GD1 내지 GDm)과, 표시패널(PN)의 데이터 라인(DL)들의 각 일측에 화소 전압들을 공급하는 다수의 상부 데이터 드라이브 집적회로들(UDD1 내지 UDDn)과, 데이터 라인(DL)들의 각 타측에 화소 전압들을 공급하는 다수의 하부 데이터 드라이브 집적회로들(BDD1 내지 BDDn)과, 상부 데이터 드라이브 집적회로들(UDD1 내지 UDDn)의 동작을 제어하기 위한 상부 데이터 제어신호를 생성하여 상기 상부 데이터 드라이브 집적회로들(UDD1 내지 UDDn)로 공급하는 제 1 타이밍 콘트롤러(TC1)와, 그리고 상기 하부 데이터 드라이브 집적회로들(BDD1 내지 BDDn)의 동작을 제어하기 위한 하부 데이터 제어신호를 생성하여 상기 하부 데이터 드라이브 집적회로들(BDD1 내지 BDDn)로 공급하는 제 2 타이밍 콘트롤러(TC2)를 포함한다.
도 2는 도 1의 상부 데이터 드라이브 집적회로들(UDD1 내지 UDDn)로 구성된 상부 데이터 드라이버(DD)의 상세 구성도로서, 이 데이터 드라이버(DD)는 쉬프트 레지스터 어레이(101), 래치 어레이, MUX 어레이, 디지털/아날로그 변환기 어레이(이하, DAC 어레이) 및 버퍼 어레이를 포함한다.
쉬프트 레지스터 어레이(101)는 제 1 타이밍 콘트롤러(TC1)로부터의 소스스타트펄스를 소스쉬프트클럭에 따라 순차적으로 쉬프트시켜 샘플링 클럭을 발생한다.
래치 어레이(102)는 쉬프트 레지스터 어레이(101)로부터의 샘플링클럭에 응답하여 제 1 타이밍 콘트롤러(TC1)(18)로부터 입력되는 화상 데이터들을 샘플링한 후에 샘플링된 1 수평라인분의 화상 데이터들을 래치한다. 그리고 래치 어레이(102)는 제 1 타이밍 콘트롤러(TC1)(18)로부터의 소스출력인에이블신호(SOE)에 응답하여 래치된 1 수평라인분의 화상 데이터들을 동시에 출력한다.
MUX 어레이(103)는 래치 어레이(102)로부터 공급되는 화상 데이터들을 수평 기간 단위로 그대로 출력하거나 출력라인을 하나씩 오른쪽으로 쉬프트시켜 출력하게 된다. 래치 어레이(102)로부터의 화상 데이터들이 기수 수평기간의 데이터인 경우에, MUX 어레이(103)는 래치 어레이(102)로부터 입력되는 1 수평라인분의 화상 데이터들을 그대로 출력하게 된다. 이와 달리, 래치 어레이(102)로부터의 화상 데이터들이 우수 수평기간의 데이터이면, MUX 어레이(103)는 래치 어레이(102)로부터 입력되는 1 수평라인분의 화상 데이터들을 우측의 출력라인으로 하나씩 쉬프트시켜 출력하게 된다.
DAC 어레이(104)는 MUX 어레이(103)로부터 입력되는 화상 데이터들을 아날로그 값으로 디코딩하고, 디코딩된 아날로그값을 제 1 타이밍 콘트롤러(TC1)로부터의 극성제어신호(POL)에 응답하여 정극성 감마보상전압(G_H)이나 부극성 감마보상전압(G_L)을 선택하게 된다. 다시 말하여, DAC 어레이(104)는 MUX 어레이 (103)로부터의 디지털 데이터를 정극성 감마보상전압(G_H)이나 부극성 감마보상전압(G_L)으로 변환한 다음, MUX 어레이(103)에 의해 출력라인이 쉬프트된 디지털 데이터를 부극성 감마보상전압(G_L)이나 정극성 감마보상전압(G_H)으로 변환하게 된다.
MUX 어레이(103)와 DAC 어레이(104)에 의해 매 수평기간마다 출력라인이 쉬프트되고 극성이 반전되는 데이터는 버퍼 어레이(105)를 통하여 각 데이터라인들(DL1 내지 DLi)에 공급된다.
한편, 하부 데이터 드라이브 집적회로들(BDD1 내지 BDDn)로 구성된 하부 데이터 드라이버(DD) 역시 상술된 상부 데이터 드라이버(DD)와 동일한 구성을 갖는다. 단, 이 하부 데이터 드라이버(DD)는 제 1 타이밍 콘트롤러(TC1) 대신에 제 2 타이밍 콘트롤러(TC2)로부터의 제어를 받는다.
다수의 게이트 드라이브 집적회로들(GD1 내지 GDm)로 구성된 게이트 드라이버(GD)는 타이밍 콘트롤러로부터의 게이트스타트펄스(GSP), 게이트쉬프트클럭(GSC) 및 게이트출력인에이블(GOE)을 이용하여 게이트 라인(GL)들에 순차적으로 스캔펄스를 공급한다.
제 1 타이밍 콘트롤러(TC1)는 시스템(SYS)으로부터의 화상 데이터들을 재정렬하고 이들을 타이밍에 맞추어 상기 상부 데이터 드라이브 집적회로들(UDD1 내지 UDDn)로 공급하며, 상기 상부 데이터 드라이브 집적회로들(UDD1 내지 UDDn)은 상기 제 1 타이밍 콘트롤러(TC1)로부터의 화상 데이터들에 근거하여 상기 화소 전압들을 생성한다. 또한, 제 1 타이밍 콘트롤러(TC1)는 각각 시스템(SYS)으로부터 자신에게 입력되는 수평동기신호(Hsync), 수직동기신호(Vsync), 및 클럭신호(CLK)를 이용하여 상부 데이터 제어신호와 게이트 제어신호를 생성한다.
상부 데이터 제어신호는 도트클럭, 소스스타트펄스, 소스쉬프트클럭, 소스인에이블 및 극성반전신호(POL) 등을 포함한다. 그리고, 게이트 제어신호는 게이트 스타트 펄스(GSP), 게이트쉬프트클럭(GSC), 게이트출력인에이블(GOE) 등을 포함한다.
제 2 타이밍 콘트롤러(TC2)는 상기 시스템(SYS)으로부터의 화상 데이터들을 재정렬하고 이들을 타이밍에 맞추어 상기 하부 데이터 드라이브 집적회로들(BDD1 내지 BDDn)로 공급하며, 상기 하부 데이터 드라이브 집적회로들(BDD1 내지 BDDn)은 상기 제 2 타이밍 콘트롤러(TC2)로부터의 화상 데이터들에 근거하여 상기 화소 전 압들을 생성한다. 또한, 제 2 타이밍 콘트롤러(TC2)는 각각 시스템(SYS)으로부터 자신에게 입력되는 수평동기신호(Hsync), 수직동기신호(Vsync), 및 클럭신호(CLK)를 이용하여 하부 데이터 제어신호와 게이트 제어신호를 생성한다.
하부 데이터 제어신호는 도트클럭, 소스스타트펄스, 소스쉬프트클럭, 소스인에이블 및 극성반전신호(POL) 등을 포함한다. 그리고, 게이트 제어신호는 게이트 스타트 펄스(GSP), 게이트쉬프트클럭(GSC), 게이트출력인에이블(GOE) 등을 포함한다.
제 1 타이밍 콘트롤러(TC1)는 상기 표시패널(PN)의 일측 가장자리에 위치한 상부 데이터 드라이브 집적회로부터 상기 표시패널(PN)의 타측 가장자리에 위치한 상부 데이터 드라이브 집적회로까지 순차적으로 화상 데이터들을 공급한다. 반면, 제 2 타이밍 콘트롤러(TC2)는 상기 표시패널(PN)의 타측 가장자리에 위치한 하부 데이터 드라이브 집적회로부터 상기 표시패널(PN)의 일측 가장자리에 위치한 하부 데이터 드라이브 집적회로까지 순차적으로 화상 데이터들을 공급한다. 예를 들어, 제 1 타이밍 콘트롤러(TC1)는 제 1 상부 데이터 드라이브 집적회로부터 제 n 상부 데이터 드라이브 집적회로까지 순차적으로 화상 데이터들을 공급하며, 제 2 타이밍 콘트롤러(TC2)는 제 1 하부 데이터 들라이브 집적회로부터 제 n 하부 데이터 드라이브 집적회로까지 순차적으로 화상 데이터들을 공급한다. 이때, 제 1 타이밍 콘트롤러(TC1)와 제 2 타이밍 콘트롤러(TC2)는 서로 반대의 순서로 화상 데이터들을 출력한다. 즉, 제 1 타이밍 콘트롤러(TC1)는 제 1 상부 드라이브 집적회로에 해당하는 화상 데이터부터 제 n 상부 데이터 드라이브 집적회로에 해당하는 화상 데이터 까지 순차적으로 출력하며, 제 2 타이밍 콘트롤러(TC2)는 제 1 하부 드라이브 집적회로에 해당하는 화상 데이터부터 제 n 하부 데이터 드라이브 집적회로에 해당하는 화상 데이터까지 순차적으로 출력한다. 다른 실시예로서, 제 2 타이밍 콘트롤러(TC2)가 제 n 하부 데이터 드라이브 집적회로부터 제 1 하부 데이터 드라이브 집적회로까지 역순으로 구동하도록 하고, 이 제 2 타이밍 콘트롤러(TC2)가 제 1 타이밍 콘트롤러(TC1)와 동일한 순서로 화상 데이터들을 출력하도록 변경할 수도 있다.
제 1 및 제 2 타이밍 콘트롤러(TC1, TC2)는 외부로부터의 모드제어신호에 따라 각각 마스터 모드(master mode) 및 슬레이브 모드(slave mode) 중 어느 하나의 모드로 동작한다.
구체적으로, 제 1 타이밍 콘트롤러(TC1)는 마스터 모드로 구동시, 상기 화상 데이터들 및 상부 데이터 제어신호외에 상기 게이트 드라이브 집적회로들(GD1 내지 GDm)의 동작을 제어하기 위한 게이트 제어신호를 더 생성하여 상기 게이트 드라이브 집적회로들(GD1 내지 GDm)로 출력한다. 반면, 제 1 타이밍 콘트롤러(TC1)는 슬레이브 모드로 구동시, 상기 화상 데이터 및 상부 데이터 제어신호를 상기 상부 데이터 드라이브 집적회로들(UDD1 내지 UDDn)로 출력한다.
마찬가지로 제 2 타이밍 콘트롤러(TC2)는 마스터 모드로 구동시, 상기 화상 데이터들 및 하부 데이터 제어신호외에 상기 게이트 드라이브 집적회로들(GD1 내지 GDm)의 동작을 제어하기 위한 게이트 제어신호를 더 생성하여 상기 게이트 드라이브 집적회로들(GD1 내지 GDm)로 출력한다. 반면, 제 2 타이밍 콘트롤러(TC2)는 슬레이브 모드로 구동시, 상기 화상 데이터 및 하부 데이터 제어신호를 상기 하부 데 이터 드라이브 집적회로들(BDD1 내지 BDDn)로 출력함을 특징으로 한다.
다시 말하여, 제 1 및 제 2 타이밍 콘트롤러(TC1, TC2)는 마스터 모드로 구동시, 화상 데이터들, 데이터 제어신호 및 게이트 제어신호를 출력한다. 그러나, 슬레이브 모드로 구동시, 게이트 제어신호를 제외한 나머지 신호들, 즉 화상 데이터들 및 데이터 제어신호들을 출력한다.
이때, 제 1 및 제 2 타이밍 콘트롤러(TC1, TC2)는 서로 상반된 모드로 구동된다. 즉, 제 1 타이밍 콘트롤러(TC1)가 마스터 모드로 구동시, 제 2 타이밍 콘트롤러(TC2)는 슬레이브 모드로 구동되며, 반대로 제 1 타이밍 콘트롤러(TC1)가 슬레이브 모드로 구동시 제 2 타이밍 콘트롤러(TC2)는 마스터 모드로 구동된다.
제 1 타이밍 콘트롤러(TC1)와 제 2 타이밍 콘트롤러(TC2) 사이에는 적어도 하나의 통신 라인(CML)이 접속되어 있다. 이 통신 라인(CML)을 통해 제 1 타이밍 콘트롤러(TC1)와 제 2 타이밍 콘트롤러(TC2)가 서로 통신함으로써 제 1 및 제 2 타이밍 콘트롤러(TC1, TC2)간의 출력이 동기될 수 있다.
즉, 마스터 모드의 타이밍 콘트롤러는 통신 라인(CML)을 통해 슬레이브 모드의 타이밍 콘트롤러의 일부 동작을 제어할 수 있다. 예를 들어, 마스터 모드의 타이밍 콘트롤러는 자신의 화소 전압들을 데이터 라인(DL)들로 출력하는 출력 타이밍을 제어함과 아울러, 상기 통신 라인(CML)을 통해 슬레이브 모드의 타이밍 콘트롤러의 화소 전압들을 상기 데이터 라인(DL)들로 출력하는 출력 타이밍을 제어한다. 이를 위해, 마스터 모드의 타이밍 콘트롤러는 슬레이브 모드의 타이밍 콘트롤러를 제어하여 이 두 타이밍 콘트롤러가 동시에 소스아웃풋인에이블을 상부 및 하부 데 이터 드라이브 집적회로들(BDD1 내지 BDDn)로 공급하도록 한다.
도 1은 제 1 타이밍 콘트롤러(TC1)가 마스터 모드로 구동되고, 제 2 타이밍 콘트롤러(TC2)가 슬레이브 모드로 구동되는 하나의 예를 나타낸 것으로, 반대로 제 1 타이밍 콘트롤러(TC1)가 슬레이브 모드로 구동되고, 제 1 타이밍 콘트롤러(TC2)가 마스터 모드로 구동될 수도 있다,
또한, 본 발명의 실시예에 따른 액정표시장치는 제 1 및 제 2 타이밍 콘트롤러(TC1, TC2)로부터의 화상 데이터들을 보정하기 위한 각종 보정 데이터들이 저장된 메모리(MR)를 더 포함할 수 있다. 이때, 마스터 모드의 타이밍 콘트롤러가 상기 메모리(MR)로부터의 보정 데이터를 읽어들이는 읽기 시간과 슬레이브 모드의 타이밍 콘트롤러 상기 메모리(MR)로부터의 보정 데이터를 읽어들이는 읽기 시간이 서로 다르다.
메모리(MR)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)이 사용될 수 있다.
도 3은 타이밍 콘트롤러에 공급되는 읽기제어신호의 타이밍도를 나타낸 도면이다.
도 3에 도시된 바와 같이, 타이밍 콘트롤러가 마스터 모드로 구동시, t1 기간 이후에 활성화되는 제 1 읽기제어신호(RS1)에 응답하여 t1 기간 이후부터 메모리(MR)로부터 보정 데이터를 읽어들인다. 반면, 이 타이밍 콘트롤러가 슬레이브 모드로 구성시, t2 기간 이후에 활성화되는 제 2 읽기제어신호(RS2)에 응답하여 t2 기간 이후부터 메모리(MR)로부터 보정 데이터를 읽어들인다. 예를 들어, 제 1 타이 밍 콘트롤러(TC1)가 마스터 모드로 구동되고, 제 2 타이밍 콘트롤러(TC2)가 슬레이브 모드로 구동시 제 1 타이밍 콘트롤러(TC1)는 외부로부터 공급되는 제 1 읽기제어신호(RS1)에 응답하여 t1 기간 이후의 읽기기간동안 I2C통신 방식으로 메모리(MR)와 통신한다. 반면, 제 2 타이밍 콘트롤러(TC2)는 외부로부터 공급되는 제 2 읽기제어신호(RS2)에 응답하여 t2 기간 이후의 읽기기간동안 I2C통신 방식으로 메모리(MR)와 통신한다. 이때, 제 1 타이밍 콘트롤러(TC1)의 읽기기간과 제 2 타이밍 콘트롤러(TC2)의 읽기기간은 중첩되지 않는다. SCL은 소스클럭신호이고 SDA는 소스데이터신호이다. 제 1 및 제 2 타이밍 콘트롤러(TC1, TC2)는 소스클럭신호에 따라 메모리(MR)로부터 보정 데이터에 해당하는 소스데이터신호를 읽어들인다.
다른 방식으로, 마스터 모드의 타이밍 콘트롤러가 자신이 상기 메모리(MR)로부터의 보정 데이터를 읽어들이는 읽기 시간을 제어함과 아울러, 상기 통신 라인(CML)을 통해 상기 슬레이브 모드의 타이밍 콘트롤러의 읽기 시간을 제어할 수도 있다.
한편, 도 3의 도번 reset은 리셋 신호로서, 이 리셋 신호(reset)가 로우에서 하이로 그 논리가 변화하는 순간 제 1 및 제 2 타이밍 콘트롤러(TC1, TC2)가 메모리(MR)를 읽기 위한 준비 상태가 된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면
도 2는 도 1의 상부 데이터 드라이브 집적회로들로 구성된 상부 데이터 드라이버의 상세 구성도
도 3은 타이밍 콘트롤러에 공급되는 읽기제어신호의 타이밍도를 나타낸 도면

Claims (9)

  1. 화상을 표시하기 위한 표시패널;
    상기 표시패널의 게이트 라인들을 구동하기 위한 스캔펄스들을 차례로 출력하는 다수의 게이트 드라이브 집적회로들;
    상기 표시패널의 데이터 라인들의 각 일측에 화소 전압들을 공급하는 다수의 상부 데이터 드라이브 집적회로들;
    상기 데이터 라인들의 각 타측에 화소 전압들을 공급하는 다수의 하부 데이터 드라이브 집적회로들;
    상기 상부 데이터 드라이브 집적회로들의 동작을 제어하기 위한 상부 데이터 제어신호를 생성하여 상기 상부 데이터 드라이브 집적회로들로 공급하는 제 1 타이밍 콘트롤러; 및,
    상기 하부 데이터 드라이브 집적회로들의 동작을 제어하기 위한 하부 데이터 제어신호를 생성하여 상기 하부 데이터 드라이브 집적회로들로 공급하는 제 2 타이밍 콘트롤러를 포함하며;
    상기 제 1 타이밍 콘트롤러는 시스템으로부터의 화상 데이터들을 재정렬하고 이들을 타이밍에 맞추어 상기 상부 데이터 드라이브 집적회로들로 공급하며;
    상기 상부 데이터 드라이브 집적회로들은 상기 제 1 타이밍 콘트롤러로부터의 화상 데이터들에 근거하여 상기 화소 전압들을 생성하며;
    상기 제 2 타이밍 콘트롤러는 상기 시스템으로부터의 화상 데이터들을 재정렬하고 이들을 타이밍에 맞추어 상기 하부 데이터 드라이브 집적회로들로 공급하며;
    상기 하부 데이터 드라이브 집적회로들은 상기 제 2 타이밍 콘트롤러로부터의 화상 데이터들에 근거하여 상기 화소 전압들을 생성하며;
    상기 제 1 타이밍 콘트롤러는 상기 표시패널의 일측 가장자리에 위치한 상부 데이터 드라이브 집적회로부터 상기 표시패널의 타측 가장자리에 위치한 상부 데이터 드라이브 집적회로까지 순차적으로 화상 데이터들을 공급하며; 그리고,
    상기 제 2 타이밍 콘트롤러는 상기 표시패널의 타측 가장자리에 위치한 하부 데이터 드라이브 집적회로부터 상기 표시패널의 일측 가장자리에 위치한 하부 데이터 드라이브 집적회로까지 순차적으로 화상 데이터들을 공급함을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 타이밍 콘트롤러는 외부로부터의 모드제어신호에 따라 각각 마스터 모드 및 슬레이브 모드 중 어느 하나의 모드로 동작 가능하며;
    상기 제 1 타이밍 콘트롤러는 마스터 모드로 구동시, 상기 화상 데이터들 및 상부 데이터 제어신호외에 상기 게이트 드라이브 집적회로들의 동작을 제어하기 위한 게이트 제어신호를 더 생성하여 상기 게이트 드라이브 집적회로들로 출력하며;
    상기 제 2 타이밍 콘트롤러는 마스터 모드로 구동시, 상기 화상 데이터들 및 하부 데이터 제어신호외에 상기 게이트 드라이브 집적회로들의 동작을 제어하기 위한 게이트 제어신호를 더 생성하여 상기 게이트 드라이브 집적회로들로 출력하며;
    상기 제 1 타이밍 콘트롤러는 슬레이브 모드로 구동시, 상기 화상 데이터 및 상부 데이터 제어신호를 상기 상부 데이터 드라이브 집적회로들로 출력하며; 그리고,
    상기 제 2 타이밍 콘트롤러는 슬레이브 모드로 구동시, 상기 화상 데이터 및 하부 데이터 제어신호를 상기 하부 데이터 드라이브 집적회로들로 출력함을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 타이밍 콘트롤러는 서로 상반된 모드로 구동됨을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 제 1 타이밍 콘트롤러와 제 2 타이밍 콘트롤러 사이에 접속된 적어도 하나의 통신 라인을 더 포함하며;
    마스터 모드의 타이밍 콘트롤러는 상기 통신 라인을 통해 슬레이브 모드의 타이밍 콘트롤러의 일부 동작을 제어함을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    마스터 모드의 타이밍 콘트롤러는 자신의 화소 전압들을 데이터 라인들로 출력하는 출력 타이밍을 제어함과 아울러, 상기 통신 라인을 통해 슬레이브 모드의 타이밍 콘트롤러의 화소 전압들을 상기 데이터 라인들로 출력하는 출력 타이밍을 제어함을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제 1 및 제 2 타이밍 콘트롤러로부터의 화상 데이터들을 보정하기 위해 각종 보정 데이터들이 저장된 메모리를 더 포함하며;
    마스터 모드의 타이밍 콘트롤러가 상기 메모리로부터의 보정 데이터를 읽어들이는 읽기 시간과 슬레이브 모드의 타이밍 콘트롤러가 상기 메모리로부터의 보정 데이터를 읽어들이는 읽기 시간이 서로 다르며;
    상기 마스터 모드의 타이밍 콘트롤러가 자신이 상기 메모리로부터의 보정 데이터를 읽어들이는 읽기 시간을 제어함과 아울러, 상기 통신 라인을 통해 상기 슬레이브 모드의 타이밍 콘트롤러의 읽기 시간을 제어함을 특징으로 하는 액정표시장치.
  9. 제 5 항에 있어서,
    상기 제 1 및 제 2 타이밍 콘트롤러로부터의 화상 데이터들을 보정하기 위해 각종 보정 데이터들이 저장된 메모리를 더 포함하며; 그리고,
    마스터 모드의 타이밍 콘트롤러가 상기 메모리로부터의 보정 데이터를 읽어들이는 읽기 시간과 슬레이브 모드의 타이밍 콘트롤러가 상기 메모리로부터의 보정 데이터를 읽어들이는 읽기 시간이 서로 다름을 특징으로 하는 액정표시장치.
KR1020090126780A 2009-12-18 2009-12-18 액정표시장치 KR101319350B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090126780A KR101319350B1 (ko) 2009-12-18 2009-12-18 액정표시장치
TW099119137A TWI426490B (zh) 2009-12-18 2010-06-11 液晶顯示裝置
FR1055195A FR2954568B1 (fr) 2009-12-18 2010-06-29 Dispositif d'affichage a cristaux liquides
CN201010219224.3A CN102103837B (zh) 2009-12-18 2010-06-30 液晶显示器
US12/942,622 US8743107B2 (en) 2009-12-18 2010-11-09 Liquid crystal display device capable of improving charging rate to pixels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090126780A KR101319350B1 (ko) 2009-12-18 2009-12-18 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110070094A KR20110070094A (ko) 2011-06-24
KR101319350B1 true KR101319350B1 (ko) 2013-10-16

Family

ID=44148393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090126780A KR101319350B1 (ko) 2009-12-18 2009-12-18 액정표시장치

Country Status (5)

Country Link
US (1) US8743107B2 (ko)
KR (1) KR101319350B1 (ko)
CN (1) CN102103837B (ko)
FR (1) FR2954568B1 (ko)
TW (1) TWI426490B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329970B1 (ko) * 2010-12-13 2013-11-13 엘지디스플레이 주식회사 액정표시장치
TWI434258B (zh) * 2011-12-09 2014-04-11 Au Optronics Corp 資料驅動裝置、對應的操作方法與對應的顯示器
KR20130112570A (ko) * 2012-04-04 2013-10-14 삼성디스플레이 주식회사 표시장치
CN102982777B (zh) * 2012-12-07 2015-10-07 京东方科技集团股份有限公司 显示装置的栅极驱动电路
CN102968974A (zh) * 2012-12-10 2013-03-13 深圳市华星光电技术有限公司 液晶显示器及其驱动显示方法
KR102243267B1 (ko) 2013-11-26 2021-04-23 삼성디스플레이 주식회사 표시 장치
CN103927962B (zh) * 2013-12-31 2017-02-08 厦门天马微电子有限公司 一种显示装置的驱动电路及其驱动方法
KR102154190B1 (ko) * 2014-05-08 2020-09-09 삼성전자 주식회사 멀티칩으로 구성된 드라이버 집적 회로 및 이의 구동 방법
KR102217609B1 (ko) * 2014-07-15 2021-02-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102304807B1 (ko) * 2014-08-18 2021-09-23 엘지디스플레이 주식회사 액정표시장치
KR102260328B1 (ko) * 2014-11-03 2021-06-04 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
KR102261510B1 (ko) * 2014-11-04 2021-06-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102197626B1 (ko) 2015-01-06 2021-01-04 삼성디스플레이 주식회사 표시장치
KR20160129185A (ko) * 2015-04-29 2016-11-09 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105118431A (zh) * 2015-08-31 2015-12-02 上海和辉光电有限公司 像素驱动电路及其驱动方法和显示装置
KR102428435B1 (ko) * 2015-12-30 2022-08-03 엘지디스플레이 주식회사 타이밍 컨트롤러 및 그 구동 방법과, 그를 이용한 표시 장치
US10127892B2 (en) * 2016-11-11 2018-11-13 A.U. Vista, Inc. Display device using overlapped data lines near center to dim Mura defect
CN107393460B (zh) * 2017-08-08 2020-03-27 惠科股份有限公司 一种显示装置的驱动方法和驱动装置
TWI701578B (zh) * 2018-06-29 2020-08-11 瑞鼎科技股份有限公司 顯示裝置及其晶片間匯流排

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022968A1 (en) * 2004-08-02 2006-02-02 Akira Kondo Dual scan display panel driver
KR20060012801A (ko) * 2004-08-04 2006-02-09 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부 및 이의 구동방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129122A (ja) * 1993-10-28 1995-05-19 Sharp Corp 表示駆動装置およびそのデータ伝送方法
TW344043B (en) * 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
US6909411B1 (en) * 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
JP3741199B2 (ja) * 2000-09-13 2006-02-01 セイコーエプソン株式会社 電気光学装置およびその駆動方法、並びに電子機器
KR100733879B1 (ko) * 2000-12-30 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치
KR100767370B1 (ko) * 2001-08-24 2007-10-17 삼성전자주식회사 액정 표시 장치와 이의 구동 방법
JP3866577B2 (ja) * 2002-01-18 2007-01-10 シャープ株式会社 表示駆動装置
KR100925453B1 (ko) * 2002-08-02 2009-11-06 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
JP2005004120A (ja) * 2003-06-16 2005-01-06 Advanced Display Inc 表示装置及び表示制御回路
TWI240110B (en) * 2004-07-15 2005-09-21 Au Optronics Corp A liquid crystal display and method thereof
KR20070048514A (ko) * 2005-11-04 2007-05-09 삼성전자주식회사 액정표시장치와 이의 구동 방법
KR101266721B1 (ko) * 2005-12-29 2013-06-04 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
CN101226290A (zh) * 2007-01-15 2008-07-23 联詠科技股份有限公司 显示面板及其应用的显示装置与控制信号的驱动方法
TWI334590B (en) * 2007-02-27 2010-12-11 Au Optronics Corp Liquid crystal display panel module
CN101281337B (zh) * 2008-05-27 2010-06-30 友达光电股份有限公司 液晶显示装置及相关驱动方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022968A1 (en) * 2004-08-02 2006-02-02 Akira Kondo Dual scan display panel driver
KR20060012801A (ko) * 2004-08-04 2006-02-09 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부 및 이의 구동방법

Also Published As

Publication number Publication date
US8743107B2 (en) 2014-06-03
KR20110070094A (ko) 2011-06-24
TWI426490B (zh) 2014-02-11
FR2954568A1 (fr) 2011-06-24
FR2954568B1 (fr) 2017-04-28
CN102103837B (zh) 2014-02-12
TW201123160A (en) 2011-07-01
US20110148852A1 (en) 2011-06-23
CN102103837A (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
KR101319350B1 (ko) 액정표시장치
KR101329970B1 (ko) 액정표시장치
US8952948B2 (en) Liquid crystal display device
KR101258900B1 (ko) 액정표시장치 및 데이터 구동회로
WO2015176511A1 (zh) 触摸显示屏及其分时驱动方法
US9330618B2 (en) Driving circuit for display device and method of driving the same
KR20100027878A (ko) 표시장치 및 이의 구동방법
WO2012053466A1 (ja) 表示装置およびその駆動方法
KR20030066362A (ko) 액정 표시 장치
US20050046647A1 (en) Method of driving data lines, apparatus for driving data lines and display device having the same
US8823626B2 (en) Matrix display device with cascading pulses and method of driving the same
KR100848953B1 (ko) 액정표시장치의 게이트 구동회로
KR20090059506A (ko) 액정표시장치의 구동회로
KR101511546B1 (ko) 액정표시장치 및 그 구동방법
KR20170064644A (ko) 표시장치
KR20110070159A (ko) 표시장치의 구동회로
KR20080026278A (ko) 데이터 구동 장치 및 그 구동 방법
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101630335B1 (ko) 액정표시장치
JP5202084B2 (ja) タイミングコントローラ、画像信号線駆動回路および画像表示装置
KR102480834B1 (ko) 저속 구동이 가능한 표시장치
KR101313650B1 (ko) 액정표시장치의 클럭신호 보정회로
KR102033098B1 (ko) 액정표시장치 및 그 구동방법
KR20170064645A (ko) 표시장치
KR100942834B1 (ko) 액정표시장치의 구동장치 및 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7