KR101511546B1

KR101511546B1 - 액정표시장치 및 그 구동방법

Info

Publication number: KR101511546B1
Application number: KR20070059561A
Authority: KR
Inventors: 이부열
Original assignee: 엘지디스플레이 주식회사
Priority date: 2007-06-18
Filing date: 2007-06-18
Publication date: 2015-04-13
Also published as: KR20080111318A

Abstract

본 발명은 라인 인버젼 방식으로 구동되는 액정표시장치에 있어서 공통전압의 스윙 횟수를 줄이고 데이터 구동회로의 소비전력을 줄이도록 한 액정표시장치 및 그 구동방법에 관한 것이다.

이 액정표시장치는 다수의 게이트라인들, 상기 게이트라인들과 교차되는 다수의 데이터라인들, 공통전극, 및 화소전극들이 형성되는 액정표시패널; 매 프레임 기간 동안 제1 게이트라인들을 포함하는 제1 게이트라인군에 스캔펄스를 순차적으로 공급하고 상기 제1 게이트라인들 사이마다 1 개씩 배치된 게이트라인들을 포함한 제2 게이트라인군에 스캔펄스를 순차적으로 공급하는 게이트 구동회로; 상기 제1 게이트라인군에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제1 극성의 데이터전압을 공급한 후에 상기 제2 게이트라인군에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제2 극성의 데이터전압을 공급하는 데이터 구동회로; 상기 구동회로들의 동작 타이밍을 제어하고 상기 데이터라인들에 공급될 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하는 타이밍 콘트롤러; 및 상기 데이터전압의 극성과 상반된 극성으로 상기 공통전극에 공통전압을 공급하는 공통전압 발생부를 구비한다.

Description

액정표시장치 및 그 구동방법{Liquid Crystal Display and Driving Method Thereof}

도 1은 종래의 액정표시패널에 포함된 액정셀을 개략적으로 나타내는 도면.

도 2는 종래 라인 인버젼 방식으로 구동되는 액정표시패널의 일부를 나타내는 도면.

도 3은 종래 라인 인버젼 방식에서 데이터전압과 동기되어 공급되는 공통전압의 파형도.

도 4는 본 발명의 일 실시예에 따른 액정표시장치를 나타내는 블럭도.

도 5는 도 4의 타이밍 콘트롤러의 내부 구성도.

도 6은 도 4의 게이트 구동회로의 내부 구성도.

도 7은 도 6을 통해 발생되는 스캔펄스의 파형도.

도 8은 도 4의 데이터 구동회로의 내부 구성도.

도 9는 도 8의 디지털/아날로그 변환기를 나타내는 회로도.

도 10은 도 8의 데이터 구동회로로 공급되는 극성제어신호의 파형도.

도 11은 본 발명의 일 실시예에 따라 라인 인버젼 방식으로 구동되는 액정표시장치에 있어서 수평 라인별 액정셀들의 충전 순서를 보여주는 도면.

도 12는 공통전압의 스윙 횟수가 현저히 줄어드는 것을 설명하기 위한 파형도.

도 13은 본 발명의 다른 실시예에 따른 액정표시장치를 나타내는 블럭도.

도 14는 도 13의 타이밍 콘트롤러의 내부 구성도.

도 15는 도 13의 데이터 구동회로로 공급되는 극성제어신호의 파형도.

도 16은 도 13의 게이트 구동회로의 내부 구성도.

도 17a 및 17b는 각각 입력 영상이 동영상 및 정지영상일 때 발생 되는 스캔펄스의 파형도.

도 18은 본 발명의 다른 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 흐름도.

<도면의 주요 부호에 대한 설명>

110,210 : 타이밍 콘트롤러 112,212 : 데이터 정렬부

114,214 : 제어신호 발생부 120,220 : 데이터 구동회로

122 : 쉬프트 레지스터 123 : 제1 래치 어레이

124 : 제2 래치 어레이 125 : 감마보상전압 발생부

126 : 디지털/아날로그 변환기 127 : 차지쉐어회로

128 : 출력회로 130,230 : 게이트 구동회로

132,234 : 쉬프트 레지스터 어레이 134,236 : 레벨 쉬프트 어레이

136,238 : 버퍼 어레이 232 : 멀티플렉서 어레이

260 : 영상분석부

본 발명은 액정표시장치 및 그 구동방법에 관한 것으로 특히, 라인 인버젼 방식으로 구동되는 액정표시장치에 있어서 공통전압의 스윙 횟수를 줄이고 데이터 구동회로의 소비전력을 줄이도록 한 액정표시장치 및 그 구동방법에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로들을 구비한다.

액정표시패널에는 도 1에서 보는 바와 같이 게이트라인(GL)과 데이터라인(DL)이 교차되고 그 게이트라인(GL)과 데이터라인(DL)의 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor : TFT)가 형성된다. 박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔펄스에 응답하여 데이터라인을 통해 공급되는 데이터전압(Vd)을 액정셀(Clc)의 화소전극(Ep)에 공급한다. 이를 위하여 박막트랜지스터(TFT)의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 액정셀(Clc)은 화소전극(Ep)에 공급되는 데이터전압(Vd)과 공통전극(Ec)에 공급되는 공통전압(Vcom)의 전위차로 충전되며, 이 전위차로 형성되는 전계에 의해 액정 분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다. 공통전극(Ec)은 액정셀(Clc)에 전계를 인가하는 방식에 따라 액정표시패널의 상부기판 또는 하부기판에 형성되며, 공통전압(Vcom)이 공급되는 스토리지 라인과 액정셀(Clc)의 화소전극(Ep) 사이에는 액정셀(Clc)의 충전 전압을 한 프레임 동안 유지시키기 위한 스토리지 커패시터(Storage Capacitor : Cst)가 형성된다.

이러한 액정표시패널은 액정셀(Clc)의 열화를 방지하고 표시 품질을 향상시키기 위해 액정셀(Clc)의 극성을 일정 단위로 반전시키는 인버젼 방식으로 구동된다. 인버젼 방식에는 프레임 단위로 액정셀의 극성을 반전시키는 프레임 인버젼(Frame Inversion), 수평 라인 단위로 액정셀의 극성을 반전시키는 라인 인버젼(Line Inversion), 수직 라인 단위로 액정셀의 극성을 반전시키는 칼럼 인버젼(Column Inversion), 그리고 액정셀 단위로 액정셀의 극성을 반전시키는 도트 인버젼(Dot Inversion) 등이 있다.

이들 중 특히, 라인 인버젼 방식은 도 2와 같이 수평 라인 단위로 액정셀의 극성을 반전시킴과 아울러 프레임 단위로 액정셀의 극성을 반전시킨다. 라인 인버젼 방식에서는 도 3과 같이 데이터전압(Vd)과 공통전극에 공급되는 공통전압(Vcom)이 서로 반대 위상으로 교류 구동함으로써 다른 인버젼 방식들에 비하여 데이터전압(Vd)의 구동 전압 범위가 낮아지는 장점이 있다. 데이터전압(Vd)의 구동 전압 범위가 낮아지면 그만큼 데이터 구동회로의 소비 전력도 줄어들게 된다.

그러나, 데이터전압(Vd)의 구동 전압 범위를 낮추기 위해서는 수평 라인 단위로 매번 공통전압(Vcom)을 스윙(Swing)시켜야 하므로, 종래 라인 인버젼 방식으 로 구동되는 액정표시장치는 공통전압(Vcom)을 스윙시키기 위해 큰 소비전력을 요구한다.

아울러, 종래 라인 인버젼 방식으로 구동되는 액정표시장치는 데이터전압(Vd)의 극성과 반대 위상으로 스윙되는 공통전압(Vcom)을 이용하여 데이터 구동회로의 소비 전력을 어느 정도 줄일 수 있지만, 1 수평기간(1H)을 단위로 매번 서로 반대 극성의 데이터전압(Vd)을 액정셀들로 공급해야 하므로 데이터 구동회로의 소비 전력을 획기적으로 줄이는 데는 한계가 있다.

따라서, 본 발명의 목적은 라인 인버젼 방식으로 구동되는 액정표시장치에 있어서 공통전압의 스윙 횟수를 줄이고 데이터 구동회로의 소비전력을 줄이도록 한 액정표시장치 및 그 구동방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 액정표시장치는 다수의 게이트라인들, 상기 게이트라인들과 교차되는 다수의 데이터라인들, 공통전극, 및 화소전극들이 형성되는 액정표시패널; 매 프레임 기간 동안 제1 게이트라인들을 포함하는 제1 게이트라인군에 스캔펄스를 순차적으로 공급하고 상기 제1 게이트라인들 사이마다 1 개씩 배치된 게이트라인들을 포함한 제2 게이트라인군에 스캔펄스를 순차적으로 공급하는 게이트 구동회로; 상기 제1 게이트라인군에 공급되 는 스캔펄스들에 동기하여 상기 데이터라인들에 제1 극성의 데이터전압을 공급한 후에 상기 제2 게이트라인군에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제2 극성의 데이터전압을 공급하는 데이터 구동회로; 상기 구동회로들의 동작 타이밍을 제어하고 상기 데이터라인들에 공급될 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하는 타이밍 콘트롤러; 및 상기 데이터전압의 극성과 상반된 극성으로 상기 공통전극에 공통전압을 공급하는 공통전압 발생부를 구비한다.

상기 게이트 구동회로는, 게이트 쉬프트 클럭에 따라 입력신호를 쉬프트하기 위하여 종속적으로 접속된 다수의 스테이지를 포함한 쉬프트 레지스터 어레이; 상기 쉬프트 레지스터 어레이의 출력전압을 레벨 쉬프팅하기 위한 레벨 쉬프트 어레이; 및 상기 레벨 쉬프트 어레이와 상기 게이트라인들 사이에 형성된 버퍼 어레이를 구비하고; 상기 쉬프트 레지스터 어레이의 N-2(N은 양의 정수) 번째 스테이지 출력이 N 번째 스테이지의 입력신호로 공급된다.

상기 극성제어신호는 1 프레임기간의 1/2 시점에 극성이 반전됨과 아울러, 상기 1 프레임기간 동안 동일 극성으로 유지된다.

상기 데이터 구동회로는, 기수 프레임기간 동안 상기 기수 게이트라인들에 공급되는 스캔펄스에 동기하여 상기 데이터라인들에 제1 극성의 데이터전압을 공급한 후에 상기 우수 게이트라인들에 공급되는 스캔펄스에 동기하여 상기 데이터라인들에 제2 극성의 데이터전압을 공급하고; 우수 프레임기간 동안 상기 기수 게이트라인들에 공급되는 스캔펄스에 동기하여 상기 데이터라인들에 상기 제2 극성의 데이터전압을 공급한 후에 상기 우수 게이트라인들에 공급되는 스캔펄스에 동기하여 상기 데이터라인들에 상기 제1 극성의 데이터전압을 공급한다.

상기 공통전압 발생부는, 상기 제1 극성의 데이터전압에 동기하여 상기 공통전극에 상기 제2 극성의 공통전압을 공급하고, 상기 제2 극성의 데이터전압에 동기하여 상기 공통전극에 상기 제1 극성의 공통전압을 공급한다.

상기 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 액정표시장치는 다수의 게이트라인들, 상기 게이트라인들과 교차되는 다수의 데이터라인들, 공통전극, 및 화소전극들이 형성되는 액정표시패널; 입력 데이터를 분석하여 동영상 데이터와 정지영상 데이터의 입력여부를 검출하는 영상 분석부; 상기 게이트라인들에 스캔펄스를 공급하고 상기 동영상에서의 스캔펄스 공급순서를 상기 정지영상에서의 스캔펄스 공급순서와 다르게 하는 게이트 구동회로; 상기 데이터라인들에 데이터전압을 공급하고 상기 동영상에서의 데이터전압 극성 반전주기를 상기 정지영상에서의 데이터전압 반전주기보다 짧게 하는 데이터 구동회로; 상기 구동회로들의 동작 타이밍을 제어하고 상기 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하는 타이밍 콘트롤러; 및 상기 데이터전압과 상반된 극성의 공통전압을 상기 공통전극에 공급하고, 상기 동영상에서의 공통전압 극성 반전주기를 상기 정지영상에서의 공통전압 반전주기보다 짧게 하는 공통전압 발생부를 구비한다.

상기 목적을 달성하기 위하여 본 발명의 일 실시예에 따라 다수의 게이트라인들, 상기 게이트라인들과 교차되는 다수의 데이터라인들, 공통전극, 및 화소전극들이 형성되는 액정표시패널, 상기 액정표시패널을 구동하기 위한 구동회로들을 가지는 액정표시장치의 구동방법은, 상기 구동회로들의 동작 타이밍을 제어하고 상기 데이터라인들에 공급될 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하는 단계; 매 프레임 기간 동안 제1 게이트라인들을 포함하는 제1 게이트라인군에 스캔펄스를 순차적으로 공급하고 상기 제1 게이트라인들 사이마다 1 개씩 배치된 게이트라인들을 포함한 제2 게이트라인군에 스캔펄스를 순차적으로 공급하는 단계;상기 제1 게이트라인군에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제1 극성의 데이터전압을 공급한 후에 상기 제2 게이트라인군에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제2 극성의 데이터전압을 공급하는 단계; 및 상기 데이터전압의 극성과 상반된 극성으로 상기 공통전극에 공통전압을 공급하는 단계를 포함한다.

상기 목적을 달성하기 위하여 본 발명의 다른 실시예에 따라 다수의 게이트라인들, 상기 게이트라인들과 교차되는 다수의 데이터라인들, 공통전극, 및 화소전극들이 형성되는 액정표시패널, 상기 액정표시패널을 구동하기 위한 구동회로들을 가지는 액정표시장치의 구동방법은,

입력 데이터를 분석하여 동영상 데이터와 정지영상 데이터의 입력여부를 검출하는 단계; 상기 구동회로들의 동작 타이밍을 제어하고 상기 데이터라인들에 공급될 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하는 단계; 상기 게이트라인들에 스캔펄스를 공급하고 상기 동영상에서의 스캔펄스 공급순서를 상기 정지영상에서의 스캔펄스 공급순서와 다르게 하는 단계; 상기 데이터라인들에 데이터전압을 공급하고 상기 동영상에서의 데이터전압 극성 반전주기를 상기 정지영상에서의 데이터전압 반전주기보다 짧게 하는 단계; 및 상기 데이터전압과 상반된 극 성의 공통전압을 상기 공통전극에 공급하고, 상기 동영상에서의 공통전압 극성 반전주기를 상기 정지영상에서의 공통전압 반전주기보다 짧게 하는 단계를 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 4 내지 도 18을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 4는 본 발명의 일 실시예에 따른 액정표시장치를 나타내는 블럭도이고, 도 5는 도 4의 타이밍 콘트롤러의 내부 구성도이다.

도 4를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치는 다수의 게이트라인들(GL1 내지 GLn ; n은 양의 정수)과 다수의 데이터라인들(DL1 내지 DLm ; m은 양의 정수)이 서로 교차하고, 그 교차로 정의되는 화소영역들에 형성된 액정셀들(Clc) 및 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성되어 각각의 액정셀들(Clc)을 구동하는 박막트랜지스터들(TFT)을 포함하는 액정표시패널(140)과, 데이터라인들(DL1 내지 DLm)을 통해 기수 번째 수평 라인들에 배치되는 액정셀들(Clc)에 순차적으로 제1 극성의 데이터전압들을 공급한 후 우수 번째 수평 라인들에 배치되는 액정셀들(Clc)에 순차적으로 제2 극성의 데이터전압들을 공급하는 데이터 구동회로(120)와, 기수 번째 게이트라인들(GL1,GL3,GL5,...GLn-1)에 순차적으로 스캔펄스를 공급한 후 우수 번째 게이트라인들(GL2,GL4,GL6,...GLn)에 순차적으로 스캔펄스를 공급하는 게이트 구동회로(130)와, 구동회로들(120,130)을 제어함과 아울러 입력 디지털 비디오 데이터 들(RiGiBi)을 재정렬하여 기수 번째 수평 액정셀들(Clc)에 공급되는 기수 데이터들(DHLo)과 우수 번째 수평 액정셀들(Clc)에 공급되는 우수 데이터들(DHLe)로 분리하는 타이밍 콘트롤러(110)와, 데이터전압의 극성과 상반된 극성으로 공통전극에 공통전압을 공급하는 공통전압 발생부(150)를 구비한다.

액정표시패널(140)은 상부기판과 하부기판이 합착된 구조로 형성된다.

액정표시패널(140)의 하부기판에는 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)이 서로 교차하도록 형성된다. 기수 번째 게이트라인들(GL1,GL3,GL5,...GLn-1)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막트랜지스터들(TFT)은 각각 기수 번째 게이트라인들(GL1,GL3,GL5,...GLn-1)로부터의 스캔펄스에 응답하여 순차적으로 턴 온 됨으로써 데이터라인들(DL1 내지 DLm)을 통해 공급되는 제1 극성의 데이터전압들을 기수 번째 수평 액정셀들(Clc)에 형성되는 화소전극들(Ep)에 공급한다. 우수 번째 게이트라인들(GL2,GL4,GL6,...GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막트랜지스터들(TFT)은 각각 우수 번째 게이트라인들(GL2,GL4,GL6,...GLn)로부터의 스캔펄스에 응답하여 순차적으로 턴 온 됨으로써 데이터라인들(DL1 내지 DLm)을 통해 공급되는 제2 극성의 데이터전압들을 우수 번째 수평 액정셀들(Clc)에 형성되는 화소전극들(Ep)에 공급한다. 여기서, 박막트랜지스터들(TFT)의 게이트전극은 게이트라인들(GL1 내지 GLn) 중 어느 하나에 접속되고, 소스전극은 데이터라인들(DL1 내지 DLm) 중 어느 하나에 접속되며, 박막트랜지스터들(TFT)의 드레인전극은 액정셀들(Clc)의 화소전극들(Ep) 중 어느 하나에 접속된다. 그리고, 제2 극성은 제1 극성과 반대 극성을 띤다. 액 정셀(Clc)은 화소전극(Ep)에 공급되는 데이터전압과 공통전극(Ec)에 공급되는 공통전압(Vcom)의 전위차로 충전되며, 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량이 조절되게 된다. 공통전극(Ec)은 액정셀에 전계를 인가하는 방식에 따라 상부기판 또는 하부기판에 형성된다. 공통전극(Ec)에는 화소전극(Ep)에 공급되는 데이터전압과 반대 극성을 가진 공통전압(Vcom)이 공급된다. 액정셀(Clc)의 화소전극(Ep)과 전단 게이트라인 사이 또는 액정셀(Clc)의 화소전극(Ep)과 별도의 스토리지라인 사이에는 액정셀(Clc)의 충전 전압을 한 프레임 동안 유지시키기 위한 스토리지 커패시터가 형성된다.

액정표시패널(140)의 상부기판에는 색상을 구현하기 위한 컬러필터, 인접한 액정셀들(Clc) 간의 광간섭을 줄이기 위한 블랙매트릭스 등이 형성된다. 또한, 상부기판 및 하부기판에는 서로 광축이 직교하는 편광판이 각각 부착되고, 기판들의 내면에는 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(110)는 시스템(미도시)으로부터의 디지털 비디오 데이터들(RiGiBi)을 재정렬하여 데이터 구동회로(120)에 공급함과 아울러 시스템으로부터의 타이밍 신호들을 이용하여 구동회로들(120,130)을 제어하기 위한 제어신호들을 생성한다. 이를 위해, 타이밍 콘트롤러(110)는 도 5와 같이 데이터 정렬부(112)와 제어신호 발생부(114)를 구비한다.

데이터 정렬부(112)는 시스템으로부터의 디지털 비디오 데이터들(RiGiBi)을 재정렬하여 기수 번째 수평라인들에 배치되는 액정셀들(Clc)에 공급되는 기수 데이터들(DHLo)과 우수 번째 수평라인들에 배치되는 액정셀들(Clc)에 공급되는 우수 데 이터들(DHLe)로 분리한다. 그리고, 데이터 정렬부(112)는 기수 데이터들(DHLo)을 순차적으로 데이터 구동회로(120)에 공급한 후, 우수 데이터들(DHLe)을 순차적으로 데이터 구동회로(120)에 공급한다.

제어신호 발생부(114)는 시스템으로부터의 타이밍 신호들 즉, 수직/수평 동기신호(Hsync, Vsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 등을 이용하여 데이터 구동회로(120)를 제어하기 위한 데이터 제어신호(DDC) 및 게이트 구동회로(130)를 제어하기 위한 게이트 제어신호(GDC)를 발생한다. 여기서, 데이터 제어신호(DDC)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력신호(SOE), 극성 제어신호(POL) 등을 포함하며, 게이트 제어신호(GDC)는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력신호(GOE) 등을 포함한다.

소스 스타트 펄스(SSP)는 1 수평기간 중에서 데이터의 시작점 즉, 첫번째 액정셀(Clc)을 지시한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(120) 내에서 데이터의 래치동작을 지시한다. 소스 출력신호(SOE)는 데이터 구동회로(120)의 출력을 지시한다. 극성 제어신호(POL)는 액정표시패널(140)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시한다. 게이트 쉬프트 클럭(GSC)은 게이트 구동회로(130) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 박막 트랜지스터(TFT)의 온(ON) 기간에 대응하는 펄스폭으로 발생된다. 게이트 출력신호(GOE)는 게이트 구동회 로(130)의 출력을 지시한다.

데이터 구동회로(120)는 타이밍 콘트롤러(110)로부터의 기수 데이터들(DHLo)을 감마기준전압 발생부(미도시)로부터 공급되는 감마기준전압들(GMA)을 이용하여 제1 극성의 데이터전압들로 변환하고, 이 제1 극성의 데이터전압들을 데이터라인들(DL1 내지 DLm)을 경유하여 기수 번째 수평 액정셀들(Clc)의 화소전극들(Ep)에 순차적으로 공급한다. 이어서, 데이터 구동회로(120)는 타이밍 콘트롤러(110)로부터의 우수 데이터들(DHLe)을 감마기준전압 발생부로부터 공급되는 감마기준전압들(GMA)을 이용하여 제2 극성의 데이터전압들로 변환하고, 이 제2 극성의 데이터전압들을 데이터라인들(DL1 내지 DLm)을 경유하여 우수 번째 수평 액정셀들(Clc)의 화소전극들(Ep)에 순차적으로 공급한다. 이를 위해, 데이터 구동회로(120)는 쉬프트 레지스터, 제1 및 제2 래치어레이, 디지털/아날로그 변환기, 멀티플렉서 및 출력버퍼 등을 구비한다. 이러한 데이터 구동회로(120)에 대해서는 도 8 내지 도 10을 참조하여 후술하기로 한다.

게이트 구동회로(130)는 기수 번째 게이트라인들(GL1,GL3,GL5,...GLn-1)에 순차적으로 스캔펄스를 공급하여 제1 극성의 데이터전압들이 공급되는 수평 라인들을 선택한 후, 우수 번째 게이트라인들(GL2,GL4,GL6,...GLn)에 순차적으로 스캔펄스를 공급하여 제2 극성의 데이터전압들이 공급되는 수평 라인들을 선택한다. 이를 위해, 게이트 구동회로(130)는 쉬프트 레지스터 어레이, 레벨 쉬프트 어레이, 출력버퍼 어레이 등을 구비한다. 이러한 게이트 구동회로(130)에 대해서는 도 6 및 도 7을 참조하여 후술하기로 한다.

공통전압 발생부(150)는 고전위 공통전압(+Vcom) 및 저전위 공통전압(-Vcom)을 생성하여 액정셀(Clc)의 화소전극(Ep)에 공급되는 데이터전압의 상반되는 극성을 가진 공통전압을 액정셀(Clc)의 공통전극(Ec)에 공급한다. 예를 들어, 상기 제1 극성이 정극성이고 상기 제2 극성이 부극성이라고 가정할 때, 공통전압 발생부(150)는 기수 번째 수평라인들에 배치된 액정셀들(Clc)의 화소전극들(Ep)에 데이터전압이 공급되는 기간에는 액정셀들(Clc)의 공통전극(Ec)에 저전위 공통전압(-Vcom)을 공급하고, 우수 번째 수평라인에 배치된 액정셀들(Clc)의 화소전극들(Ep)에 데이터전압이 공급되는 기간에는 액정셀들(Clc)의 공통전극(Ec)에 고전위 공통전압(+Vcom)을 공급한다. 다시 말해, 공통전압 발생부(150)는 한 프레임 기간 내에서 대략 1/2 프레임 기간 동안에는 저전위 공통전압(-Vcom)을 공통전극에 공급하고, 나머지 1/2 프레임 기간 동안에는 고전위 공통전압(+Vcom)을 공통전극에 공급한다.

도 6은 게이트 구동회로(130)의 내부 구성도이고, 도 7은 도 6을 통해 발생되는 스캔펄스의 파형도이다.

도 6을 참조하면, 게이트 구동회로(130)는 쉬프트 레지스터 어레이(132), 레벨 쉬프트 어레이(134), 및 출력버퍼 어레이(136)를 구비한다.

쉬프트 레지스터 어레이(132)는 타이밍 콘트롤러(110)로부터 공급되는 게이트 쉬프트 클럭(GSC)에 따라 입력신호를 1 수평기간(1H) 쉬프트시켜 쉬프트 출력신호를 순차적으로 발생하는 다수의 스테이지들 즉, 다수의 쉬프트 레지스터들(S/R1 내지 S/Rn)을 포함한다. 쉬프트 레지스터들(S/R1 내지 S/Rn)은 한 프레임 기간 내 의 제1 서브 프레임 기간(SF1) 동안 게이트 쉬프트 클럭(GSC)에 응답하여 1 수평기간(1H) 쉬프트 된 쉬프트 출력신호를 순차적으로 발생하는 기수 쉬프트 레지스터들(S/R1,S/R3,...S/Rn-1)과, 한 프레임 기간 내의 제2 서브 프레임 기간(SF2) 동안 게이트 쉬프트 클럭(GSC)에 응답하여 1 수평기간(1H) 쉬프트 된 쉬프트 출력신호를 순차적으로 발생하는 우수 쉬프트 레지스터들(S/R2,S/R4,...S/Rn)을 구비한다. 이를 위해, 첫 번째 기수 쉬프트 레지스터(S/R1)는 게이트 스타트 펄스(GSP)를 입력신호로 공급받고, 두 번째 이후의 기수 쉬프트 레지스터들(S/R3,...S/Rn-1)은 각각 전단 기수 쉬프트 레지스터들(S/R1,...S/Rn-3)의 출력을 입력신호로 공급받는다. 또한, 첫 번째 우수 쉬프트 레지스터(S/R2)는 마지막 기수 쉬프트 레지스터(S/Rn-1)의 출력을 입력신호로 공급받고, 두 번째 이후의 우수 쉬프트 레지스터들(S/R4,...S/Rn)은 각각 전단 우수 쉬프트 레지스터들(S/R2,...S/Rn-2)의 출력을 입력신호로 공급받는다.

레벨 쉬프트 어레이(134)는 쉬프트 레지스터들(S/R1 내지 S/Rn)의 출력단에 일대일로 접속되는 레벨 쉬프트들(L/S1 내지 L/Sn)을 구비한다. 레벨 쉬프트들(L/S1 내지 L/Sn)은 타이밍 콘트롤러(110)로부터의 게이트 출력신호(GOE)에 응답하여 쉬프트 레지스터들(S/R1 내지 S/Rn)로부터 공급되는 쉬프트 출력신호를 게이트 로우전압(Vgl)과 게이트 하이전압(Vgh) 사이를 스윙하는 스캔펄스(SP1 내지 SPn)로 레벨 쉬프트한다. 여기서, 게이트 하이전압(Vgh)은 액정표시패널(140)의 박막트랜지스터(TFT)들의 문턱전압 이상의 전압 즉, 게이트-온 전압이고, 게이트 로우전압(Vgl)은 박막트랜지스터(TFT)들의 문턱전압 미만의 전압 즉, 게이트-오프 전압이다.

출력버퍼 어레이(136)는 레벨 쉬프터들(L/S1 내지 L/Sn)과 게이트라인들(GL1 내지 GLn) 사이에 배치되어 레벨 쉬프트들(L/S1 내지 L/Sn)로부터 공급되는 스캔펄스들(SP1 내지 SPn)을 안정화시켜 출력한다.

이러한 구성을 통해 게이트 구동회로(130)는 도 7과 같이 한 프레임 기간 내의 제1 서브 프레임 기간(SF1) 동안 기수 스캔펄스들(SP1,SP3,...SPn-1)을 순차적으로 발생하여 기수 번째 게이트 라인들(GL1,GL3,...GLn-1)에 공급한 후, 한 프레임 기간 내의 제2 서브 프레임 기간(SF2) 동안 우수 스캔펄스들(SP2,SP4,...SPn)을 순차적으로 발생하여 우수 번째 게이트 라인들(GL2,GL4,...GLn)에 공급한다.

도 8은 데이터 구동회로(120)의 내부 구성도이고, 도 9는 도 8의 디지털/아날로그 변환기를 나타내는 회로도이다.

도 8을 참조하면, 데이터 구동회로(120)는 다수의 집적회로(IC)를 포함하며, 각각의 집적회로는 입력라인과 데이터라인 사이에 종속적으로 접속된 쉬프트 레지스터(122), 제1 래치 어레이(123), 제2 래치 어레이(124), 감마보상전압 발생부(125), 디지털/아날로그 변환기(이하, "DAC"라 한다)(126), 차지쉐어회로(Charge Share Circuit)(127) 및 출력회로(128)를 포함한다.

쉬프트 레지스터(122)는 타이밍 콘트롤러(110)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 또한, 쉬프트 레지스터(122)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단의 쉬프트 레지스터(122)에 캐리신호(CAR)를 전달한다.

제1 래치 어레이(123)는 쉬프트 레지스터(122)로부터 순차적으로 입력되는 샘플링신호에 응답하여 타이밍 콘트롤러(110)로부터의 디지털 비디오 데이터들(DHLo, DHLe)을 샘플링하고, 그 데이터들(DHLo, DHLe)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다.

제2 래치 어레이(124)는 제1 래치 어레이(123)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력신호(SOE)의 로우논리기간 동안 다른 데이터 IC들의 제2 래치 어레이(124)와 동시에 래치된 디지털 비디오 데이터들(DHLo, DHLe)을 출력한다.

감마보상전압 발생부(125)는 감마기준전압 발생부(미도시)로부터 공급되는 다수의 감마기준전압들을 디지털 비디오 데이터들(DHLo, DHLe)의 비트수로 표현 가능한 계조 수만큼 더욱 세분화하여 각 계조에 해당하는 정극성 감마보상전압들(VGH)과 부극성 감마보상전압들(VGL)을 발생한다.

DAC(126)는 도 9와 같이 정극성 감마보상전압(VGH)이 공급되는 P-디코더(PDEC)(1261), 부극성 감마보상전압(VGL)이 공급되는 N-디코더(NDEC)(1262), 극성 제어신호들(POL)에 응답하여 P-디코더(1261)의 출력과 N-디코더(1262)의 출력을 선택하는 멀티플렉서(1263)를 포함한다. P-디코더(1261)는 제2 래치 어레이(124)로부터 입력되는 디지털 비디오 데이터들(DHLo, DHLe)을 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압(VGH)을 출력하고, N-디코더(122)는 제2 래치 어레이(94)로부터 입력되는 디지털 비디오 데이터들(DHLo, DHLe)을 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압(VGL)을 출력한다. 멀티플렉 서(103)는 극성 제어신호(POL)에 응답하여 정극성의 감마보상전압(VGH)과 부극성의 감마보상전압(VGL)을 선택한다. 여기서, 극성 제어신호(POL)는 도 10과 같이 1 프레임기간의 1/2 시점에 극성이 반전됨과 아울러, 1 프레임기간 동안 동일 극성으로 유지된다.

차지쉐어회로(127)는 소스 출력신호(SOE)의 하이논리기간 동안 이웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 차지쉐어전압으로 출력하거나, 소스 출력신호(SOE)의 하이논리기간 동안 데이터 출력채널들에 공통전압(Vcom)을 공급하여 정극성 데이터전압과 부극성 데이터전압의 급격한 변화를 줄인다.

출력회로(128)는 버퍼를 포함하여 데이터라인(DL1 내지 DLk)으로 공급되는 데이터전압의 신호감쇠를 최소화한다.

도 11은 본 발명의 일 실시예에 따라 라인 인버젼 방식으로 구동되는 액정표시장치에 있어서 수평 라인별 액정셀들의 충전 순서를 보여주는 도면이고, 도 12는 공통전압의 스윙 횟수가 현저히 줄어드는 것을 설명하기 위한 파형도이다. 도 11에서는 설명의 편의를 위해 액정표시패널의 일부만을 도시하였다. 도 11 및 도 12의 일련 번호들은 수평 라인별 데이터전압의 공급 순서를 나타낸다.

도 11 및 도 12를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치는 라인 인버젼 구동을 위해 먼저, 기수 번째 수평 라인들에 배치되는 액정셀들에 정극성의 데이터전압을 순차적으로 공급한 후에, 우수 번째 수평 라인들에 배치되는 액정셀들에 부극성의 데이터전압을 순차적으로 공급한다. 여기서, 기수 번째 수평 라인들에 배치되는 액정셀들에 정극성의 데이터전압이 공급되는 기간 동안, 공통전극에는 도 12와 같이 저전위 공통전압(-Vcom)이 공급된다. 그리고, 우수 번째 수평 라인들에 배치되는 액정셀들에 정극성의 데이터전압이 공급되는 기간 동안, 공통전극에는 도 12와 같이 고전위 공통전압(+Vcom)이 공급된다. 이에 따라, 본 발명의 일 실시예에 따른 공통전압(Vcom)은 1 수평기간을 주기로 스윙 되던 종래와는 달리 1 프레임 기간 주기로 스윙 되게 되어, 그 스윙횟수가 종래에 비해 대폭적으로 줄어들게 된다. 공통전압(Vcom)의 스윙횟수가 줄어들기 때문에 공통전압 발생부에서의 소비전력도 획기적으로 감소하게 된다. 또한, 본 발명의 일 실시예에 따른 액정표시장치는 도 12에서 보는 바와 같이 대략 1 프레임기간 동안 동일한 극성의 데이터전압을 순차적으로 액정셀들에 공급함으로써 데이터 구동회로의 출력 버퍼의 부하량을 대폭적으로 줄여 데이터 구동회로에서 소비되는 전력을 크게 줄일 수 있다.

한편, 상술한 본 발명의 일 실시예에 따른 액정표시장치에서는 기수 번째 수평 라인들에 배치되는 액정셀들을 순차적으로 먼저 충전한 후에 우수 번째 수평 라인들에 배치되는 액정셀들을 순차적으로 충전하기 때문에, 동영상 특성이 종래 대비 열화될 가능성이 있다. 이에 따라, 입력 영상이 동영상일 경우에는 종래와 동일하게 모든 액정셀들을 순차적으로 구동하고, 입력 영상이 정지영상일 경우에만 본 발명의 일 실시예와 같이 액정셀들을 기수/우수 수평라인들 별로 나누어서 구동할 수도 있다. 이에 대해서는 본 발명의 다른 실시예를 통해 후술하기로 한다.

도 13은 본 발명의 다른 실시예에 따른 액정표시장치를 나타내는 블럭도이 고, 도 14는 도 13의 타이밍 콘트롤러의 내부 구성도이다.

도 13을 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치는 다수의 게이트라인들(GL1 내지 GLn)과 다수의 데이터라인들(DL1 내지 DLm)이 서로 교차하고, 그 교차로 정의되는 화소영역들에 형성된 액정셀들(Clc) 및 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성되어 각각의 액정셀들(Clc)을 구동하는 박막트랜지스터들(TFT)을 포함하는 액정표시패널(240)과, 입력 디지털 비디오 데이터들(RiGiBi)을 분석하여 정지영상과 동영상 입력 여부를 검출하는 영상분석부(260)와, 영상분석부(260)로부터의 검출신호(DS1,DS2)에 응답하여 디지털 비디오 데이터들(RiGiBi)을 영상의 속성에 따라 다르게 정렬함과 아울러 정렬된 데이터들(RGB)이 액정표시패널(240)에 표시되도록 구동회로들(220,230)을 제어하는 타이밍 콘트롤러(210)와, 정렬된 데이터들(RGB)을 데이터전압으로 변환한 후 데이터라인들(DL1 내지 DLm)에 공급하는 데이터 구동회로(220)와, 영상분석부(260)로부터의 검출신호(DS1,DS2)에 응답하여 입력영상의 속성에 따라 스캔펄스의 공급 순서를 다르게 하는 게이트 구동회로(230)와, 데이터전압의 극성과 상반된 극성으로 공통전극에 공통전압을 공급하는 공통전압 발생부(250)를 구비한다.

액정표시패널(240)은 도 4와 실질적으로 동일하다.

영상분석부(260)는 시스템(미도시)으로부터 입력되는 디지털 비디오 데이터들(RiGiBi)을 분석하여 입력영상이 정지영상인지 또는 동영상인지를 검출하고, 그 검출된 신호(DS1,DS2)를 타이밍 콘트롤러(210)에 공급한다. 이를 위해, 영상분석부(260)는 프레임 메모리를 이용하여 입력 디지털 비디오 데이터들(RiGiBi)을 프레 임 단위로 교대로 저장하고, 저장된 프레임 간 데이터들을 비교하여 입력 영상이 동영상인지 또는 정지영상인지를 검출한다. 그리고, 영상분석부(260)는 입력 영상이 동영상이면 제1 검출신호(DS1)를, 입력 영상이 정지영상이면 제2 검출신호(DS2)를 타이밍 콘트롤러(210)로 공급한다. 한편, 영상분석부(260)는 입력영상의 속성을 검출하기 위해 모션 팩터(Motion Factor)의 이용 등 공지의 다른 영상 검출 방법을 이용할 수도 있다. 영상분석부(260)는 타이밍 콘트롤러(210)에 내장될 수 있다.

타이밍 콘트롤러(210)는 영상분석부(260)로부터의 검출신호(DS1,DS2)에 응답하여 디지털 비디오 데이터들(RiGiBi)을 영상의 속성에 따라 다르게 정렬함과 아울러 정렬된 데이터들(RGB)이 액정표시패널(240)에 표시되도록 구동회로들(220,230)을 제어한다. 이를 위해, 타이밍 콘트롤러(110)는 도 14와 같이 데이터 정렬부(212)와 제어신호 발생부(214)를 구비한다.

데이터 정렬부(212)는 제1 검출신호(DS1)가 입력되면, 입력 디지털 비디오 데이터들(RiGiBi)을 기수 데이터들/우수 데이터들 구분없이 순차적으로 정렬하고, 정렬된 데이터들(RGB)을 데이터 구동회로(220)에 공급한다.

데이터 정렬부(212)는 제2 검출신호(DS2)가 입력되면, 입력 디지털 비디오 데이터들(RiGiBi)을 재정렬하여 기수 번째 수평라인들에 배치되는 액정셀들(Clc)에 공급되는 기수 데이터들(DHLo)과 우수 번째 수평라인들에 배치되는 액정셀들(Clc)에 공급되는 우수 데이터들(DHLe)로 분리한다. 그리고, 데이터 정렬부(212)는 기수 데이터들(DHLo)을 순차적으로 데이터 구동회로(220)에 공급한 후, 우수 데이터 들(DHLe)을 순차적으로 데이터 구동회로(220)에 공급한다.

제어신호 발생부(214)는 제1 검출신호(DS1)가 입력되면, 제1 검출신호(DS1)와 시스템으로부터의 타이밍 신호들(Hsync, Vsync, DCLK, DE) 등을 이용하여 데이터 구동회로(220)를 제어하기 위한 제1 데이터 제어신호(DDC1(POL1)) 및 게이트 구동회로(230)를 제어하기 위한 게이트 제어신호(GDC)를 발생한다. 제1 데이터 제어신호(DDC1(POL1))에는 도 15와 같은 제1 극성 제어신호(POL1)가 포함된다. 제1 극성 제어신호(POL1)는 1 수평기간(1H)을 주기로 그 극성이 반전되며 또한, 한 프레임 기간을 주기로 그 극성이 반전된다.

제어신호 발생부(214)는 제2 검출신호(DS2)가 입력되면, 제2 검출신호(DS2)와 시스템으로부터의 타이밍 신호들(Hsync, Vsync, DCLK, DE) 등을 이용하여 데이터 구동회로(220)를 제어하기 위한 제2 데이터 제어신호(DDC2(POL2)) 및 게이트 구동회로(230)를 제어하기 위한 게이트 제어신호(GDC)를 발생한다. 제2 데이터 제어신호(DDC2(POL2))에는 도 15와 같은 제2 극성 제어신호(POL2)가 포함된다. 제2 극성 제어신호(POL2)는 한 프레임 기간 내에서 1/2 수직기간(1/2 V) 즉, 1/2 프레임 기간을 기점으로 하여 반전되는 극성을 갖는다. 또한, 제2 극성 제어신호(POL2)는 한 프레임 기간을 주기로 그 극성이 반전된다.

제어신호 발생부(214)는 영상분석부(260)로부터 입력되는 제1 또는 제2 검출신호(DS1,DS2)를 게이트 구동회로(230)로 연계한다. 제어신호 발생부(214)로부터 발생되는 다수의 제어신호들(SSP,SSC,SOE,GDC,GSP,GSC,GOE)에 대한 상세 설명은 도 5에서 설명한 바와 실질적으로 동일하다.

데이터 구동회로(220)는 입력 영상이 동영상이면, 타이밍 콘트롤러(210)로부터의 데이터들(RGB)을 감마기준전압 발생부(미도시)로부터 공급되는 감마기준전압들(GMA)을 이용하여 데이터전압들로 변환하고, 이 데이터전압들을 데이터라인들(DL1 내지 DLm)을 경유하여 액정셀들(Clc)의 화소전극들(Ep)에 순차적으로 공급한다. 여기서, 데이터전압들은 제1 극성 제어신호(POL1)에 의해 수평 라인별로 서로 다른 극성을 갖는다.

데이터 구동회로(220)는 입력 영상이 정지영상이면, 타이밍 콘트롤러(210)로부터의 기수 데이터들(DHLo)을 감마기준전압 발생부(미도시)로부터 공급되는 감마기준전압들(GMA)을 이용하여 제1 극성의 데이터전압들로 변환하고, 이 제1 극성의 데이터전압들을 데이터라인들(DL1 내지 DLm)을 경유하여 기수 번째 수평 액정셀들(Clc)의 화소전극들(Ep)에 순차적으로 공급한다. 이어서, 데이터 구동회로(220)는 타이밍 콘트롤러(210)로부터의 우수 데이터들(DHLe)을 감마기준전압 발생부로부터 공급되는 감마기준전압들(GMA)을 이용하여 제2 극성의 데이터전압들로 변환하고, 이 제2 극성의 데이터전압들을 데이터라인들(DL1 내지 DLm)을 경유하여 우수 번째 수평 액정셀들(Clc)의 화소전극들(Ep)에 순차적으로 공급한다. 여기서, 데이터전압들의 제1 및 제2 극성은 제2 극성 제어신호(POL2)에 의해 제어된다.

데이터 구동회로(220)는 도 8 및 도 9와 같이 쉬프트 레지스터, 제1 및 제2 래치어레이, 디지털/아날로그 변환기, 멀티플렉서 및 출력버퍼 등을 구비한다. 이들에 대한 상세한 설명은 생략하기로 한다.

게이트 구동회로(230)는 입력 영상이 동영상이면 제1 검출신호(DS1)에 응답 하여 게이트라인들(GL1 내지 GLn)에 순차적으로 스캔펄스를 공급하여 데이터전압들이 공급되는 수평 라인들을 선택한다.

게이트 구동회로(230)는 입력 영상이 정지영상이면 제2 검출신호(DS2)에 응답하여 기수 번째 게이트라인들(GL1,GL3,GL5,...GLn-1)에 순차적으로 스캔펄스를 공급하여 제1 극성의 데이터전압들이 공급되는 수평 라인들을 선택한 후, 우수 번째 게이트라인들(GL2,GL4,GL6,...GLn)에 순차적으로 스캔펄스를 공급하여 제2 극성의 데이터전압들이 공급되는 수평 라인들을 선택한다. 이를 위해, 게이트 구동회로(230)는 쉬프트 레지스터 어레이, 레벨 쉬프트 어레이, 출력버퍼 어레이 등을 구비한다. 이러한 게이트 구동회로(230)에 대해서는 도 16 및 도 17을 참조하여 후술하기로 한다.

공통전압 발생부(250)는 고전위 공통전압(+Vcom) 및 저전위 공통전압(-Vcom)을 생성하여 액정셀(Clc)의 화소전극(Ep)에 공급되는 데이터전압의 극성과 반대의 극성을 가진 공통전압을 액정셀(Clc)의 공통전극(Ec)에 공급한다.

도 16은 게이트 구동회로(230)의 내부 구성도이고, 도 17a 및 17b는 각각 입력 영상이 동영상 및 정지영상일 때 발생 되는 스캔펄스의 파형도이다.

도 16을 참조하면, 게이트 구동회로(230)는 멀티플렉서 어레이(232), 쉬프트 레지스터 어레이(234), 레벨 쉬프트 어레이(236), 및 출력버퍼 어레이(238)를 구비한다.

멀티플렉서 어레이(232)는 검출신호들(DS1,DS2)에 응답하여 전전단 쉬프트 레지스터로부터의 쉬프트 출력신호 및 전단 쉬프트 레지스터로부터의 쉬프트 출력 신호 중 어느 하나를 선택하여 현재단 쉬프트 레지스터로 공급하는 다수의 멀티플렉서들(MUX)을 구비한다. 이 멀티플렉서들(MUX)은 제1 검출신호(DS1)에 응답하여 전단 쉬프트 레지스터의 출력을 현재단 쉬프트 레지스터에 입력함으로써 다수의 쉬프트 레지스터들(S/R1 내지 S/Rn)을 종속적으로 연결시킨다. 그리고, 멀티플렉서들(MUX)은 제2 검출신호(DS2)에 응답하여 전전단 쉬프트 레지스터의 출력을 현재단 쉬프트 레지스터에 입력함으로써 기수 쉬프트 레지스터들(S/R1,S/R3,...S/Rn-1)을 종속적으로 연결시키고, 우수 쉬프트 레지스터들(S/R2,S/R4,...S/Rn)을 종속적으로 연결시킨다. 첫 번째 우수 쉬프트 레지스터(S/R2)의 전전단은 마지막 기수 쉬프트 레지스터(S/Rn-1)가 된다.

쉬프트 레지스터 어레이(234)는 타이밍 콘트롤러(210)로부터 공급되는 게이트 쉬프트 클럭(GSC)에 따라 입력신호를 1 수평기간(1H) 쉬프트시켜 쉬프트 출력신호를 순차적으로 발생하는 다수의 스테이지들 즉, 다수의 쉬프트 레지스터들(S/R1 내지 S/Rn)을 포함한다.

제1 검출신호(DS1)가 입력되면, 다수의 쉬프트 레지스터들((S/R1 내지 S/Rn)은 타이밍 콘트롤러(210)로부터 공급되는 게이트 쉬프트 클럭(GSC)에 따라 입력신호를 1 수평기간(1H) 쉬프트시켜 쉬프트 출력신호를 순차적으로 발생한다.

반면에, 제2 검출신호(DS2)가 입력되면, 기수 쉬프트 레지스터들(S/R1,S/R3,...S/Rn-1)은 한 프레임 기간 내의 제1 서브 프레임 기간(SF1) 동안 게이트 쉬프트 클럭(GSC)에 응답하여 1 수평기간(1H) 쉬프트 된 쉬프트 출력신호를 순차적으로 발생한다. 이어서, 우수 쉬프트 레지스터들(S/R2,S/R4,...S/Rn)은 한 프레임 기간 내의 제2 서브 프레임 기간(SF2) 동안 게이트 쉬프트 클럭(GSC)에 응답하여 1 수평기간(1H) 쉬프트 된 쉬프트 출력신호를 순차적으로 발생한다. 이를 위해, 첫 번째 기수 쉬프트 레지스터(S/R1)는 게이트 스타트 펄스(GSP)를 입력신호로 공급받고, 두 번째 이후의 기수 쉬프트 레지스터들(S/R3,...S/Rn-1)은 각각 전단 기수 쉬프트 레지스터들(S/R1,...S/Rn-3)의 출력을 입력신호로 공급받는다. 또한, 첫 번째 우수 쉬프트 레지스터(S/R2)는 마지막 기수 쉬프트 레지스터(S/Rn-1)의 출력을 입력신호로 공급받고, 두 번째 이후의 우수 쉬프트 레지스터들(S/R4,...S/Rn)은 각각 전단 우수 쉬프트 레지스터들(S/R2,...S/Rn-2)의 출력을 입력신호로 공급받는다.

레벨 쉬프트 어레이(236)는 쉬프트 레지스터들(S/R1 내지 S/Rn)의 출력단에 일대일로 접속되는 레벨 쉬프트들(L/S1 내지 L/Sn)을 구비한다. 레벨 쉬프트들(L/S1 내지 L/Sn)은 타이밍 콘트롤러(210)로부터의 게이트 출력신호(GOE)에 응답하여 쉬프트 레지스터들(S/R1 내지 S/Rn)로부터 공급되는 쉬프트 출력신호를 게이트 로우전압(Vgl)과 게이트 하이전압(Vgh) 사이를 스윙하는 스캔펄스(SP1 내지 SPn)로 레벨 쉬프트한다. 여기서, 여기서, 게이트 하이전압(Vgh)은 액정표시패널(240)의 박막트랜지스터(TFT)들의 문턱전압 이상의 전압 즉, 게이트-온 전압이고, 게이트 로우전압(Vgl)은 박막트랜지스터(TFT)들의 문턱전압 미만의 전압 즉, 게이트-오프 전압이다.

출력버퍼 어레이(238)는 레벨 쉬프터들(L/S1 내지 L/Sn)과 게이트라인들(GL1 내지 GLn) 사이에 배치되어 레벨 쉬프트들(L/S1 내지 L/Sn)로부터 공급되는 스캔 펄스들(SP1 내지 SPn)을 안정화시켜 출력한다.

이러한 구성을 통해 게이트 구동회로(230)는 제1 검출신호(DS1)가 입력되면 도 17a와 같이 스캔펄스들(SP1 내지 SPn)을 발생하여 게이트라인들(GL1 내지 GLn)에 순차적으로 공급한다.

그리고, 게이트 구동회로(230)는 제2 검출신호(DS2)가 입력되면 도 17b와 같이 한 프레임 기간 내의 제1 서브 프레임 기간(SF1) 동안 기수 스캔펄스들(SP1,SP3,...SPn-1)을 순차적으로 발생하여 기수 번째 게이트 라인들(GL1,GL3,...GLn-1)에 순차적으로 공급한 후, 한 프레임 기간 내의 제2 서브 프레임 기간(SF2) 동안 우수 스캔펄스들(SP2,SP4,...SPn)을 순차적으로 발생하여 우수 번째 게이트 라인들(GL2,GL4,...GLn)에 순차적으로 공급한다.

도 18은 본 발명의 다른 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 흐름도이다.

도 18을 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치의 구동방법은 입력 디지털 비디오 데이터들의 속성을 검출하여 입력 영상이 동영상인지를 판단한다.(S10)

S10 단계에서의 판단결과 입력 영상이 동영상이면, 액정표시장치의 구동방법은 입력 디지털 비디오 데이터들을 기수 데이터들/우수 데이터들 구분없이 순차적으로 정렬(RGB)한다.(S20)

액정표시장치의 구동방법은 모든 게이트라인들을 순차 스캐닝하고, 이 스캐닝 순서에 맞춰 해당 수평라인들에 배치된 액정셀들에 정렬된 데이터들(RGB)을 표 시하되, 도 15와 같은 1 수평기간(1H)을 주기로 극성이 반전되는 제1 극성 제어신호(POL1)를 이용하여 액정셀들의 극성을 제어한다.(S30,S40)

액정표시장치의 구동방법은 액정셀들과 반대극성을 갖도록 공통전압의 극성을 도 3과 같이 1 수평기간(1H)을 주기로 스윙시킨다.(S50)

한편, S10 단계에서의 판단결과 입력 영상이 정지영상이면, 액정표시장치의 구동방법은 입력 디지털 비디오 데이터들을 기수 데이터들과 우수 데이터들로 분리하여 각각 순차적으로 정렬(DHLo,DHLe)한다.(S60)

액정표시장치의 구동방법은 기수 게이트라인들을 순차 스캐닝한 후, 우수 게이트라인들을 순차 스캐닝한다. 그리고, 이 스캐닝 순서에 맞춰 해당 수평라인들에 배치된 액정셀들에 정렬된 데이터들(DHLo,DHLe)을 표시하되, 도 15와 같이 1 프레임기간의 1/2 시점에 액정셀들의 극성을 반전시킴과 아울러, 액정셀들의 극성을 1 프레임기간 동안 동일 극성으로 유지한다.(S70,S80)

액정표시장치의 구동방법은 공통전압이 액정셀들과 반대극성을 갖도록 공통전압의 극성을 도 12와 같이 한 프레임 기간을 주기로 스윙시킨다.(S90)

이와 같이, 본 발명의 다른 실시예에 따른 액정표시장치의 구동방법은 입력 영상이 동영상일 경우에는 종래와 동일하게 모든 액정셀들을 순차적으로 구동하여 동영상에서의 표시품질 저하를 방지하고, 입력 영상이 정지영상일 경우에는 본 발명의 일 실시예와 같이 액정셀들을 기수/우수 수평라인들 별로 나누어서 구동하여 공통전압의 스윙횟수를 줄이고 데이터 구동회로의 소비전력을 절감할 수 있다.

상술한 바와 같이 본 발명에 따른 액정표시장치와 그 구동방법은 기수 게이트라인군에 공급되는 스캔펄스들에 동기하여 데이터라인들에 제1 극성의 데이터전압을 공급한 후에 우수 게이트라인군에 공급되는 스캔펄스들에 동기하여 데이터라인들에 제2 극성의 데이터전압을 공급하고, 이 데이터전압의 극성과 상반된 극성으로 공통전극에 공통전압을 공급함으로써, 공통전압의 스윙횟수를 대폭적으로 감소시킬 수 있다. 또한, 대략 한 프레임 기간 동안 동일한 극성의 데이터전압을 데이터라인들로 공급함으로써 데이터 구동회로에서 소비되는 전력을 크게 줄일 수 있다.

나아가, 본 발명에 따른 액정표시장치와 그 구동방법은 입력 영상의 속성을 검출하는 장치를 부가하여 입력 영상이 정지영상일 경우에만 액정셀들을 기수/우수 수평라인들 별로 나누어서 구동함으로써 공통전압의 스윙횟수를 줄임과 아울러 데이터 구동회로의 소비전력을 절감하고, 입력 영상이 동영상일 경우에는 종래와 동일하게 모든 액정셀들을 순차적으로 구동하여 동영상에서의 표시품질 저하를 방지할 수도 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

다수의 게이트라인들, 상기 게이트라인들과 교차되는 다수의 데이터라인들, 공통전극, 및 화소전극들이 형성되는 액정표시패널;

매 프레임 기간 동안 제1 게이트라인들을 포함하는 제1 게이트라인군에 스캔펄스를 순차적으로 공급하고 상기 제1 게이트라인들 사이마다 1 개씩 배치된 게이트라인들을 포함한 제2 게이트라인군에 스캔펄스를 순차적으로 공급하는 게이트 구동회로;

상기 제1 게이트라인군에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제1 극성의 데이터전압을 공급한 후에 상기 제2 게이트라인군에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제2 극성의 데이터전압을 공급하는 데이터 구동회로;

상기 구동회로들의 동작 타이밍을 제어하고 상기 데이터라인들에 공급될 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하는 타이밍 콘트롤러; 및

고전위 공통전압 및 저전위 공통전압을 생성하여 상기 데이터전압의 극성과 상반된 극성의 공통전압을 상기 공통 전극에 공급하는 공통전압 발생부를 구비하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 게이트 구동회로는,

게이트 쉬프트 클럭에 따라 입력신호를 쉬프트하기 위하여 종속적으로 접속된 다수의 스테이지를 포함한 쉬프트 레지스터 어레이;

상기 쉬프트 레지스터 어레이의 출력전압을 레벨 쉬프팅하기 위한 레벨 쉬프트 어레이; 및

상기 레벨 쉬프트 어레이와 상기 게이트라인들 사이에 형성된 버퍼 어레이를 구비하고;

상기 쉬프트 레지스터 어레이의 N-2(N은 3이상의 양의 정수) 번째 스테이지 출력이 N 번째 스테이지의 입력신호로 공급되는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 극성제어신호는 1 프레임기간의 1/2 시점에 극성이 반전됨과 아울러, 상기 1 프레임기간 동안 동일 극성으로 유지되는 것을 특징으로 하는 액정표시장치.
제 3 항에 있어서,

상기 데이터 구동회로는,

기수 프레임기간 동안 상기 게이트라인들 중 기수 게이트라인들에 공급되는 스캔펄스에 동기하여 상기 데이터라인들에 제1 극성의 데이터전압을 공급한 후에 상기 게이트라인들 중 우수 게이트라인들에 공급되는 스캔펄스에 동기하여 상기 데이터라인들에 제2 극성의 데이터전압을 공급하고;

우수 프레임기간 동안 상기 기수 게이트라인들에 공급되는 스캔펄스에 동기하여 상기 데이터라인들에 상기 제2 극성의 데이터전압을 공급한 후에 상기 우수 게이트라인들에 공급되는 스캔펄스에 동기하여 상기 데이터라인들에 상기 제1 극성의 데이터전압을 공급하는 것을 특징으로 하는 액정표시장치.
제 4 항에 있어서,

상기 공통전압 발생부는,

상기 제1 극성의 데이터전압에 동기하여 상기 공통전극에 상기 제2 극성의 공통전압을 공급하고, 상기 제2 극성의 데이터전압에 동기하여 상기 공통전극에 상기 제1 극성의 공통전압을 공급하는 것을 특징으로 하는 액정표시장치.
다수의 게이트라인들, 상기 게이트라인들과 교차되는 다수의 데이터라인들, 공통전극, 및 화소전극들이 형성되는 액정표시패널;

입력 데이터를 분석하여 동영상 데이터와 정지영상 데이터의 입력여부를 검출하는 영상 분석부;

상기 게이트라인들에 스캔펄스를 공급하고 동영상에서의 스캔펄스 공급순서를 정지영상에서의 스캔펄스 공급순서와 다르게 하는 게이트 구동회로;

상기 데이터라인들에 데이터전압을 공급하고 동영상에서의 데이터전압 극성 반전주기를 정지영상에서의 데이터전압 반전주기보다 짧게 하는 데이터 구동회로;

상기 구동회로들의 동작 타이밍을 제어하고 상기 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하는 타이밍 콘트롤러; 및

상기 데이터전압과 상반된 극성의 공통전압을 상기 공통전극에 공급하고, 동영상에서의 공통전압 극성 반전주기를 정지영상에서의 공통전압 반전주기보다 짧게 하는 공통전압 발생부를 구비하는 것을 특징으로 하는 액정표시장치.
제 6 항에 있어서,

상기 게이트 구동회로는,

상기 동영상에서 상기 스캔펄스를 상기 게이트라인들에 순차적으로 공급하고;

상기 정지영상에서 상기 스캔펄스를 상기 게이트라인들 중 기수 게이트라인들에 순차적으로 공급한 후에, 상기 기수 게이트라인들 사이에 1개씩 배치된 우수 게이트라인들에 순차적으로 공급하는 것을 특징으로 하는 액정표시장치.
제 7 항에 있어서,

상기 게이트 구동회로는,

게이트 쉬프트 클럭에 따라 입력신호를 쉬프트하기 위하여 종속적으로 접속된 다수의 스테이지를 포함한 쉬프트 레지스터 어레이;

상기 쉬프트 레지스터 어레이의 출력전압을 레벨 쉬프팅하기 위한 레벨 쉬프트 어레이;

상기 레벨 쉬프트 어레이와 상기 게이트라인들 사이에 형성된 버퍼 어레이; 및

상기 동영상에서의 상기 쉬프트 레지스터 어레이의 N-1(N은 3이상의 양의 정수) 번째 스테이지 출력을 N 번째 스테이지의 입력신호로 공급하고, 상기 정지영상에서의 N-2 번째 스테이지 출력을 N 번째 스테이지의 입력신호로 공급하는 멀티플렉서 어레이를 구비하는 것을 특징으로 하는 액정표시장치.
제 8 항에 있어서,

상기 동영상에서의 상기 극성제어신호는 1 수평기간을 주기로 극성이 반전되고;

상기 정지영상에서의 상기 극성제어신호는 1 프레임기간의 1/2 시점에 극성이 반전됨과 아울러, 상기 1 프레임기간 동안 동일 극성으로 유지되는 것을 특징으로 하는 액정표시장치.
제 9 항에 있어서,

상기 데이터 구동회로는,

상기 동영상에서의 극성제어신호에 따라 상기 게이트라인들에 공급되는 스캔펄스에 동기하여 상기 데이터라인들에 1 수평기간을 주기로 극성이 반전되는 데이터전압을 공급하는 것을 특징으로 하는 액정표시장치.
제 9 항에 있어서,

상기 데이터 구동회로는,

상기 정지영상에서의 극성제어신호에 따라, 기수 프레임기간 동안 상기 기수 게이트라인들에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제1 극성의 데이터전압을 공급한 후에 상기 우수 게이트라인들에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제2 극성의 데이터전압을 공급하고;

우수 프레임기간 동안 상기 기수 게이트라인들에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 상기 제2 극성의 데이터전압을 공급한 후에 상기 우수 게이트라인들에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 상기 제1 극성의 데이터전압을 공급하는 것을 특징으로 하는 액정표시장치.
다수의 게이트라인들, 상기 게이트라인들과 교차되는 다수의 데이터라인들, 공통전극, 및 화소전극들이 형성되는 액정표시패널, 상기 액정표시패널을 구동하기 위한 구동회로들을 가지는 액정표시장치의 구동방법에 있어서,

상기 구동회로들의 동작 타이밍을 제어하고 상기 데이터라인들에 공급될 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하는 단계;

매 프레임 기간 동안 제1 게이트라인들을 포함하는 제1 게이트라인군에 스캔펄스를 순차적으로 공급하고 상기 제1 게이트라인들 사이마다 1 개씩 배치된 게이트라인들을 포함한 제2 게이트라인군에 스캔펄스를 순차적으로 공급하는 단계;

상기 제1 게이트라인군에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제1 극성의 데이터전압을 공급한 후에 상기 제2 게이트라인군에 공급되는 스캔펄스들에 동기하여 상기 데이터라인들에 제2 극성의 데이터전압을 공급하는 단계; 및

고전위 공통전압 및 저전위 공통전압을 생성하여 상기 고전위 및 저전위 상기 데이터전압의 극성과 상반된 극성의 공통전압을 상기 공통전극에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
다수의 게이트라인들, 상기 게이트라인들과 교차되는 다수의 데이터라인들, 공통전극, 및 화소전극들이 형성되는 액정표시패널, 상기 액정표시패널을 구동하기 위한 구동회로들을 가지는 액정표시장치의 구동방법에 있어서,

입력 데이터를 분석하여 동영상 데이터와 정지영상 데이터의 입력여부를 검출하는 단계;

상기 구동회로들의 동작 타이밍을 제어하고 상기 데이터라인들에 공급될 데이터전압의 극성을 제어하기 위한 극성제어신호를 발생하는 단계;

상기 게이트라인들에 스캔펄스를 공급하고 동영상에서의 스캔펄스 공급순서를 정지영상에서의 스캔펄스 공급순서와 다르게 하는 단계;

상기 데이터라인들에 데이터전압을 공급하고 동영상에서의 데이터전압 극성 반전주기를 정지영상에서의 데이터전압 반전주기보다 짧게 하는 단계; 및

상기 데이터전압과 상반된 극성의 공통전압을 상기 공통전극에 공급하고, 동영상에서의 공통전압 극성 반전주기를 정지영상에서의 공통전압 반전주기보다 짧게 하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.