KR102197626B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102197626B1
KR102197626B1 KR1020150001248A KR20150001248A KR102197626B1 KR 102197626 B1 KR102197626 B1 KR 102197626B1 KR 1020150001248 A KR1020150001248 A KR 1020150001248A KR 20150001248 A KR20150001248 A KR 20150001248A KR 102197626 B1 KR102197626 B1 KR 102197626B1
Authority
KR
South Korea
Prior art keywords
data
driving integrated
gate
integrated circuit
line
Prior art date
Application number
KR1020150001248A
Other languages
English (en)
Other versions
KR20160084919A (ko
Inventor
김균호
이심호
장지은
강성인
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150001248A priority Critical patent/KR102197626B1/ko
Priority to US14/817,768 priority patent/US9626931B2/en
Publication of KR20160084919A publication Critical patent/KR20160084919A/ko
Application granted granted Critical
Publication of KR102197626B1 publication Critical patent/KR102197626B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 표시장치의 오동작 시 구동 집적회로의 손상을 방지할 수 있는 표시장치에 관한 것으로, 게이트 라인, 데이터 라인, 제 1 더미 라인 및 제 2 더미 라인을 포함하는 표시패널; 상기 데이터 라인의 일측에 접속된 제 1 데이터 구동 집적회로; 상기 데이터 라인의 타측에 접속된 제 2 데이터 구동 집적회로; 상기 제 1 데이터 구동 집적회로로 제 1 인에이블 신호들 중 일부를 전송하고, 상기 제 2 더미 라인을 통해 상기 제 2 데이터 구동 집적회로로 제 2 인에이블 신호들 중 일부를 전송하는 제 1 전원 공급부; 및 상기 제 2 데이터 구동 집적회로로 상기 제 2 인에이블 신호들 중 나머지를 전송하고, 상기 제 1 더미 라인을 통해 상기 제 1 데이터 구동 집적회로로 제 1 인에이블 신호들 중 나머지를 전송하는 제 2 전원 공급부를 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 특히 표시장치의 오동작 시 구동 집적회로의 손상을 방지할 수 있는 표시장치에 대한 것이다.
표시장치가 대형화됨에 따라 데이터 라인의 길이도 증가하게 되는 바, 이로 인해 데이터 라인의 저항 성분(resistance) 및 커패시턴스 성분(capacitance)이 증가하여 이 데이터 라인에 인가된 영상 데이터 신호가 왜곡될 수 있다.
따라서, 일반적으로 대형 표시장치는 데이터 라인의 일측으로 영상 데이터 신호를 공급하는 제 1 데이터 구동 집적회로와 이 데이터 라인의 타측으로 영상 데이터 신호를 공급하는 제 2 데이터 구동 집적회로를 포함한다.
그러나, 어떠한 문제로 인해 제 1 데이터 구동 집적회로가 동작을 하지 못할 경우, 그 데이터 라인은 제 2 데이터 구동 집적회로에 의해서만 구동된다. 그로 인해 제 2 데이터 구동 집적회로에 과부하가 걸려 제 2 데이터 구동 집적회로가 손상될 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 데이터 구동 집적회로의 파손을 방지할 수 있는 표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치는, 게이트 라인, 데이터 라인, 제 1 더미 라인 및 제 2 더미 라인을 포함하는 표시패널; 데이터 라인의 일측에 접속된 제 1 데이터 구동 집적회로; 데이터 라인의 타측에 접속된 제 2 데이터 구동 집적회로; 제 1 데이터 구동 집적회로로 제 1 인에이블 신호들 중 일부를 전송하고, 제 2 더미 라인을 통해 제 2 데이터 구동 집적회로로 제 2 인에이블 신호들 중 일부를 전송하는 제 1 전원 공급부; 및 제 2 데이터 구동 집적회로로 제 2 인에이블 신호들 중 나머지를 전송하고, 제 1 더미 라인을 통해 제 1 데이터 구동 집적회로로 제 1 인에이블 신호들 중 나머지를 전송하는 제 2 전원 공급부를 포함한다.
제 1 및 제 2 더미 라인은 데이터 라인과 평행하다.
제 1 데이터 구동 집적회로가 실장된 제 1 캐리어를 더 포함하며, 제 1 데이터 구동 집적회로는 제 1 캐리어의 더미 단자를 통해 제 1 더미 라인에 연결된다.
제 2 데이터 구동 집적회로가 실장된 제 2 캐리어를 더 포함하며, 제 2 데이터 구동 집적회로는 제 2 캐리어의 더미 단자를 통해 제 2 더미 라인에 연결된다.
본 발명에 따른 표시장치는, 제 1 전원 공급부가 실장된 제 1 컨트롤 인쇄회로기판; 및 일측이 제 1 컨트롤 인쇄회로기판에 연결되고, 타측이 제 1 데이터 구동 집적회로에 연결된 제 1 소스 인쇄회로기판을 더 포함한다.
본 발명에 따른 표시장치는, 제 2 전원 공급부가 실장된 제 2 컨트롤 인쇄회로기판; 및 일측이 제 2 컨트롤 인쇄회로기판에 연결되고, 타측이 제 2 데이터 구동 집적회로에 연결된 제 2 소스 인쇄회로기판을 더 포함한다.
제 1 인에이블 신호들은 서로 다른 크기를 갖는 복수의 구동 전압들을 포함한다.
제 2 전원 공급부는, 복수의 구동 전압들 중 어느 하나의 구동 전압을 제 1 더미 라인을 통해 제 1 데이터 구동 집적회로로 공급한다.
어느 하나의 구동 전압은, 복수의 구동 전압들 중 가장 작은 크기를 갖는 구동 전압이다.
제 2 전원 공급부는, 어느 하나의 구동 전압을 제외한 나머지 구동 전압들을 제 2 데이터 구동 집적회로로 공급한다.
제 2 인에이블 신호들은 서로 다른 크기를 갖는 복수의 구동 전압들을 포함한다.
제 1 전원 공급부는, 복수의 구동 전압들 중 어느 하나의 구동 전압을 제 2 더미 라인을 통해 제 2 데이터 구동 집적회로로 공급한다.
어느 하나의 구동 전압은, 복수의 구동 전압들 중 가장 작은 크기를 갖는 구동 전압이다.
제 1 전원 공급부는, 어느 하나의 구동 전압을 제외한 나머지 구동 전압들을 제 1 데이터 구동 집적회로로 공급한다.
게이트 라인과 데이터 라인이 교차한다.
본 발명에 따른 표시장치는 다음과 같은 효과를 갖는다.
첫째, 제 1 전원 공급부 및 제 2 전원 공급부 중 어느 하나가 고장 났을 때, 과부하에 의해 제 1 데이터 구동 집적회로들 및 제 2 데이터 구동 집적회로들이 손상되는 것이 방지될 수 있다.
둘째, 제 1 데이터 구동 집적회로와 제 2 데이터 구동 집적회로가 항상 동시에 동작을 개시할 수 있다.
셋째, 접합 불량으로 인해 특정 데이터 캐리어가 신호를 전송하지 못하는 경우, 그 특정 데이터 캐리어의 위치가 정확하게 파악될 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시장치를 나타낸 도면이다.
도 2는 도 1의 표시 영역에 위치한 화소들의 배열을 나타낸 도면이이다.
도 3은 도 1의 제 1 더미 라인의 위치를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 “상에” 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 한 실시예에 따른 표시장치를 나타낸 도면이고, 도 2는 도 1의 표시 영역에 위치한 화소들의 배열을 나타낸 도면이다.
본 발명의 한 실시예에 따른 표시장치는, 도 1에 도시된 바와 같이, 표시패널(DP), 제 1 게이트 구동 집적회로(GIC1)들, 제 2 게이트 구동 집적회로(GIC2)들, 제 1 데이터 구동 집적회로(DIC1)들, 제 2 데이터 구동 집적회로(DIC2)들, 제 1 소스 인쇄회로기판(SPCB1)들, 제 2 소스 인쇄회로기판(SPCB2)들, 제 1 컨트롤 인쇄회로기판(CPCB1), 제 2 컨트롤 인쇄회로기판(CPCB2), 제 1 전원 공급부(131), 제 2 전원 공급부(132), 제 1 타이밍 컨트롤러(141) 및 제 2 타이밍 컨트롤러(142)를 포함한다.
표시패널(DP)은 액정층(도 3의 555)을 사이에 두고 서로 마주보는 하부 기판(361a)과 상부 기판(도 3의 361b)을 포함한다.
하부 기판(361a)은, 도 1에 도시된 바와 같이, 표시 영역(A1)과 비표시 영역(A2)으로 구분된다. 표시 영역(A1)에, 도 2에 도시된 바와 같이, 복수의 게이트 라인들(GL1 내지 GLi)과, 이 게이트 라인들(GL1 내지 GLi)과 교차되는 복수의 데이터 라인들(DL1 내지 DLj)과, 적어도 하나의 제 1 더미 라인(181)과, 적어도 하나의 제 2 더미 라인(182)과, 그리고 게이트 라인들(GL1 내지 GLi) 및 데이터 라인들(DL1 내지 DLj)에 접속된 복수의 화소들(R, G, B)이 배열된다.
상부 기판(361b)은 하부 기판(361a) 상에 위치한다. 상부 기판(361b)은 적어도 하부 기판(361a)의 표시 영역(A1)의 전체면을 가릴 수 있을 정도의 크기를 가질 수 있다.
상부 기판(361b) 및 하부 기판(361a)은 각각 복수의 면들을 갖는다. 설명의 편의를 위해 이 상부 기판(361b) 및 하부 기판(361a) 각각에 포함된 복수의 면들은 다음과 같은 용어로 정의된다. 즉, 액정층(555)을 사이에 두고 마주보는 면들 각각은 해당 기판의 앞면으로 정의되고, 그 앞면을 기준으로 그 반대편에 위치한 면은 해당 기판의 뒷면으로 정의된다.
도시되지 않았지만, 상부 기판(361b)의 앞면 상에 블랙 매트릭스(도 3의 342), 복수의 컬러필터(도 3의 366)들 및 공통 전극이 위치한다.
블랙 매트릭스(342)는, 상기 앞면 중 화소 영역들에 대응되는 부분들을 제외한 나머지 부분 위에 위치한다.
컬러필터(366)들은 화소 영역에 위치한다. 컬러필터(366)들은 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터로 구분된다.
화소들(R, G, B)은 표시 영역(A1)에 행렬 형태로 배열된다. 화소들(R, G, B)은 적색 컬러필터에 대응하여 위치한 적색 화소(R)들, 녹색 컬러필터에 대응하여 위치한 녹색 화소(G) 및 청색 컬러필터에 대응하여 위치한 청색 화소(B)로 구분된다. 이때, 수평 방향으로 인접한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 하나의 단위 영상을 표시하기 위한 단위 화소가 될 수 있다.
제 n 수평라인(n은 1 내지 i 중 어느 하나)을 따라 배열된 j개의 화소들(이하, 제 n 수평라인 화소들)은 제 1 내지 제 j 데이터 라인들(DL1 내지 DLj) 각각에 개별적으로 접속된다. 아울러, 이 제 n 수평라인 화소들은 제 n 게이트 라인에 공통으로 접속된다. 이에 따라, 제 n 수평라인 화소들은 제 n 게이트 신호를 공통으로 공급받는다. 즉, 동일 수평라인 상에 배열된 j개의 화소들은 모두 동일한 게이트 신호를 공급받지만, 서로 다른 수평라인 상에 위치한 화소들은 서로 다른 게이트 신호를 공급받는다. 예를 들어, 제 1 수평라인(HL1)에 위치한 적색 화소(R) 및 녹색 화소(G)는 모두 제 1 게이트 신호를 공급받는 반면, 제 2 수평라인(HL2)에 위치한 적색 화소(R) 및 녹색 화소(G)는 이들과는 다른 타이밍을 갖는 제 2 게이트 신호를 공급받는다.
각 화소(R, G, B)는, 도 2에 도시된 바와 같이, 박막 트랜지스터(TFT), 액정용량 커패시터(Clc)및 보조용량 커패시터(Cst)를 포함한다.
박막 트랜지스터(TFT)는 게이트 라인(GLi)으로부터의 게이트 신호에 따라 턴-온된다. 턴-온된 박막 트랜지스터(TFT)는 데이터 라인(DLj)으로부터 제공된 아날로그 영상 데이터 신호를 액정용량 커패시터(CLC)및 보조용량 커패시터(Cst)로 공급한다.
액정용량 커패시터(Clc)는 서로 대향하여 위치한 화소 전극과 공통 전극을 포함한다.
보조용량 커패시터(Cst)는 서로 대향하여 위치한 화소 전극과 대향 전극을 포함한다. 여기서, 대향 전극은 전단 게이트 라인 또는 공통 전압을 전송하는 공통 라인이 될 수 있다.
제 1 게이트 구동 집적회로(GIC1)들은 게이트 라인들(GL1 내지 GLi)의 일측에 접속된다.
제 1 게이트 구동 집적회로(GIC1)들은 게이트 신호들을 출력한다. 제 1 게이트 구동 집적회로(GIC1)들로부터 출력된 게이트 신호들은 게이트 라인들(GL1 내지 GLi)의 일측에 공급된다. 이때, 제 1 게이트 구동 집적회로(GIC1)들로부터 출력된 게이트 신호들은 게이트 라인들(GL1 내지 GLi)에 순차적으로 공급된다.
제 1 게이트 구동 집적회로(GIC1)는 제 1 게이트 캐리어(GC1)에 실장(mount)된다. 제 1 게이트 구동 집적회로(GIC1)는 제 1 게이트 캐리어(GC1)의 입력 단자를 통해 필요한 신호들을 공급받으며, 제 1 게이트 캐리어(GC1)의 출력 단자를 통해 전술된 게이트 신호들을 출력한다.
제 1 게이트 캐리어(GC1)는 테이프 또는 필름 형태로 제조될 수 있다.
제 1 게이트 캐리어(GC1)는 복수의 내부 신호 라인들을 포함한다. 내부 신호 라인들의 각 일측 끝단이 입력 단자이며, 내부 신호 라인들의 각 타측 끝단이 전송 단자이다. 서로 인접한 제 1 게이트 캐리어(GC1)들의 내부 신호 라인들은, 비표시 영역에 배치된 신호 라인들에 의해 서로 연결된다. 즉, 어느 하나의 제 1 게이트 캐리어(GC1)의 전송 단자와 이에 인접한 다른 하나의 제 1 게이트 캐리어(GC1)의 입력 단자가 이들 사이에 위치한 신호 라인에 의해 서로 연결된다. 한편, 제 1 게이트 캐리어(GC1)들 중 가장 상측에 위치한 제 1 게이트 캐리어(GC1)의 내부 신호 라인들은 비표시 영역의 좌상측 모서리에 배치된 신호 라인들에 연결된다. 즉, 이 내부 신호 라인들의 각 입력 단자가 좌상측 모서리에 배치된 신호 라인들에 연결된다. 이 좌상측 모서리에 배치된 신호 라인들은, 가장 좌측에 위치한 제 1 데이터 캐리어(DC1)에 배치된 신호 라인들, 좌측에 인접하여 위치한 2개의 제 1 소스 인쇄회로기판(SPCB1)들에 배치된 신호 라인들 및 제 1 컨트롤 인쇄회로기판(CPCB1)에 배치된 신호 라인들을 통해 제 1 타이밍 컨트롤러(141) 및 제 1 전원 공급부(131)에 연결된다. 이에 따라, 제 1 타이밍 컨트롤러(141) 및 제 1 전원 공급부(131)로부터 출력된 신호들이 제 1 게이트 캐리어(GC1)들의 내부 신호 라인들로 전송될 수 있다.
한편, 제 1 게이트 캐리어(GC1)들 중 가장 하측에 위치한 제 1 게이트 캐리어(GC1)의 내부 신호 라인들은 비표시 영역(A2)의 좌하측 모서리에 배치된 신호 라인들에 연결된다. 즉, 이 내부 신호 라인들의 각 입력 단자가 좌하측 모서리에 배치된 신호 라인들에 연결된다. 이 좌하측 모서리에 배치된 신호 라인들은, 가장 좌측에 위치한 제 2 데이터 캐리어(DC2)에 배치된 신호 라인들, 좌측에 인접하여 위치한 2개의 제 2 소스 인쇄회로기판(SPCB2)들에 배치된 신호 라인들 및 제 2 컨트롤 인쇄회로기판(CPCB2)에 배치된 신호 라인들을 통해 제 2 타이밍 컨트롤러(142) 및 제 2 전원 공급부(132)에 연결된다. 이에 따라, 제 2 타이밍 컨트롤러(142) 및 제 2 전원 공급부(132)로부터 출력된 신호들이 제 1 게이트 캐리어(GC1)들의 내부 신호 라인들로 전송될 수 있다.
제 1 게이트 구동 집적회로(GIC1)는 제 1 게이트 캐리어(GC1)의 내부 신호 라인들에 접속된다. 제 1 게이트 구동 집적회로(GIC1)는 내부 신호 라인들로부터 공급받은 신호들을 이용하여 게이트 신호들을 생성한다. 제 1 게이트 구동 집적회로(GIC1)는 제 1 게이트 캐리어(GC1)의 출력 단자들을 통해 게이트 신호들을 출력한다. 제 1 게이트 구동 집적회로(GIC1)의 출력 단자들은 비표시 영역에 위치한 제 1 게이트 패드부를 통해 게이트 라인들의 일측에 접속된다.
제 1 게이트 캐리어(GC1)의 출력 단자들과 제 1 게이트 패드부는 이방성 도전성 필름에 의해 접착될 수 있다.
제 1 게이트 캐리어(GC1)는 구부러질 수 있는 연성 재질로 이루어질 수 있다. 예를 들어, 제 1 게이트 캐리어(GC1)는 열팽창 계수(CTE: coefficient of thermal expansion) 및 내구성이 우수한 재질인 폴리이미드(polyimide)로 제조될 수 있다. 그 외에도, 아크릴(acrylic), 폴리에테르니트릴(polyether nitrile), 폴리에테르술폰(polyethersulfone), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이드(polyethylenenaphthalate) 등의 합성수지가 사용될 수도 있다.
제 2 게이트 구동 집적회로(GIC2)들은 게이트 라인들의 타측에 접속된다.
제 2 게이트 구동 집적회로(GIC2)들은 게이트 신호들을 출력한다. 제 2 게이트 구동 집적회로(GIC2)들로부터 출력된 게이트 신호들은 게이트 라인들의 타측에 공급된다. 이때, 제 2 게이트 구동 집적회로(GIC2)들로부터 출력된 게이트 신호들은 게이트 라인들(GL1 내지 GLi)에 순차적으로 공급된다.
제 2 게이트 구동 집적회로(GIC2)들로부터 출력되는 게이트 신호들은 제 1 게이트 구동 집적회로(GIC1)들로부터 출력되는 게이트 신호들과 동일하다. 따라서, 하나의 게이트 라인에서, 이의 일측에 인가되는 게이트 신호와 이의 타측에 인가되는 게이트 신호는 동일하다.
제 2 게이트 구동 집적회로(GIC2)는 제 2 게이트 캐리어(GC2)에 실장된다. 제 2 게이트 구동 집적회로(GIC2)는 제 2 게이트 캐리어(GC2)의 입력 단자를 통해 필요한 신호들을 공급받으며, 제 2 게이트 캐리어(GC2)의 출력 단자를 통해 전술된 게이트 신호들을 출력한다.
제 2 게이트 캐리어(GC2)는 테이프 또는 필름 형태로 제조될 수 있다.
제 2 게이트 캐리어(GC2)는 복수의 내부 신호 라인들을 포함한다. 내부 신호 라인들의 각 일측 끝단이 입력 단자이며, 내부 신호 라인들의 각 타측 끝단이 전송 단자이다. 서로 인접한 제 2 게이트 캐리어(GC2)들의 내부 신호 라인들은, 비표시 영역(A2)에 배치된 신호 라인들에 의해 서로 연결된다. 즉, 어느 하나의 제 2 게이트 캐리어(GC2)의 전송 단자와 이에 인접한 다른 하나의 제 2 게이트 캐리어(GC2)의 입력 단자가 이들 사이에 위치한 신호 라인에 의해 서로 연결된다. 한편, 제 2 게이트 캐리어(GC2)들 중 가장 상측에 위치한 제 2 게이트 캐리어(GC2)의 내부 신호 라인들은 비표시 영역(A2)의 우상측 모서리에 배치된 신호 라인들에 연결된다. 즉, 이 내부 신호 라인들의 각 입력 단자가 우상측 모서리에 배치된 신호 라인들에 연결된다. 이 우상측 모서리에 배치된 신호 라인들은, 가장 우측에 위치한 제 1 데이터 캐리어(DC1)에 배치된 신호 라인들, 우측에 인접하여 위치한 2개의 제 1 소스 인쇄회로기판(SPCB1)들에 배치된 신호 라인들 및 제 1 컨트롤 인쇄회로기판(CPCB1)에 배치된 신호 라인들을 통해 제 1 타이밍 컨트롤러(141) 및 제 1 전원 공급부(131)에 연결된다. 이에 따라, 제 1 타이밍 컨트롤러(141) 및 제 1 전원 공급부(131)로부터 출력된 신호들이 제 2 게이트 캐리어(GC2)들의 내부 신호 라인들로 전송될 수 있다.
한편, 제 2 게이트 캐리어(GC2)들 중 가장 하측에 위치한 제 2 게이트 캐리어(GC2)의 내부 신호 라인들은 비표시 영역(A2)의 우하측 모서리에 배치된 신호 라인들에 연결된다. 즉, 이 내부 신호 라인들의 각 입력 단자가 우하측 모서리에 배치된 신호 라인들에 연결된다. 이 우하측 모서리에 배치된 신호 라인들은, 가장 우측에 위치한 제 2 데이터 캐리어(DC2)에 배치된 신호 라인들, 우측에 인접하여 위치한 2개의 제 2 소스 인쇄회로기판(SPCB2)들에 배치된 신호 라인들 및 제 2 컨트롤 인쇄회로기판(CPCB2)에 배치된 신호 라인들을 통해 제 2 타이밍 컨트롤러(142) 및 제 2 전원 공급부(132)에 연결된다. 이에 따라, 제 2 타이밍 컨트롤러(142) 및 제 2 전원 공급부(132)로부터 출력된 신호들이 제 2 게이트 캐리어(GC2)들의 내부 신호 라인들로 전송될 수 있다.
제 2 게이트 구동 집적회로(GIC2)는 제 2 게이트 캐리어(GC2)의 내부 신호 라인들에 접속된다. 제 2 게이트 구동 집적회로(GIC2)는 내부 신호 라인들로부터 공급받은 신호들을 이용하여 게이트 신호들을 생성한다. 제 2 게이트 구동 집적회로(GIC2)는 제 2 게이트 캐리어(GC2)의 출력 단자들을 통해 게이트 신호들을 출력한다. 제 2 게이트 구동 집적회로(GIC2)의 출력 단자들은 비표시 영역(A2)에 위치한 제 2 게이트 패드부를 통해 게이트 라인들의 타측에 접속된다.
제 2 게이트 캐리어(GC2)의 출력 단자들과 제 2 게이트 패드부는 이방성 도전성 필름에 의해 접착될 수 있다.
제 2 게이트 캐리어(GC2)는 구부러질 수 있는 연성 재질로 이루어질 수 있다. 예를 들어, 제 2 게이트 캐리어(GC2)들은 전술된 폴리이미드, 아크릴, 폴리에테르니트릴, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이드 등의 합성수지로 제조될 수 있다.
제 1 데이터 구동 집적회로(DIC1)들은 데이터 라인들(DL1 내지 DLj)의 일측에 접속된다.
제 1 데이터 구동 집적회로(DIC1)들은 영상 데이터 신호들을 출력한다. 제 1 데이터 구동 집적회로(DIC1)들로부터 출력된 영상 데이터 신호들은 데이터 라인들의 일측에 공급된다. 이때, 제 1 데이터 구동 집적회로(DIC1)들로부터 출력된 영상 데이터 신호들은 모든 데이터 라인들(DL1 내지 DLj)에 동시에 공급된다.
제 1 데이터 구동 집적회로(DIC1)는 제 1 데이터 캐리어(DC1)에 실장된다. 제 1 데이터 구동 집적회로(DIC1)는 제 1 데이터 캐리어(DC1)의 입력 단자를 통해 필요한 신호들을 공급받으며, 제 1 데이터 캐리어(DC1)의 출력 단자를 통해 전술된 영상 데이터 신호들을 출력한다.
제 1 데이터 캐리어(DC1)는 테이프(tape) 또는 필름(flim) 형태로 제조될 수 있다.
제 1 데이터 캐리어(DC1)들은 제 1 소스 인쇄회로기판(SPCB1)들과 표시패널(DP) 간을 전기적으로 연결한다. 이를 위해, 예를 들어, 제 1 데이터 캐리어(DC1)의 입력 단자들은 제 1 소스 인쇄회로기판(SPCB1)의 패드부에 접속되고, 제 1 데이터 캐리어(DC1)의 출력 단자들은 표시패널(DP)의 비표시 영역(A2)에 위치한 제 1 데이터 패드부에 접속된다. 제 1 데이터 패드부는 데이터 라인들(DL1 내지 DLj)의 일측에 연결된다.
제 1 데이터 캐리어(DC1)들의 입력 단자들과 제 1 소스 인쇄회로기판(SPCB1)들의 패드부는 전술된 이방성 도전성 필름(Anisotropic conductive bonding Film)에 의해 접착될 수 있다. 또한, 제 1 데이터 캐리어(DC1)들의 출력 단자들과 제 1 데이터 패드부 역시 이방성 도전성 필름에 의해 접착될 수 있다.
제 1 데이터 캐리어(DC1)는 구부러질 수 있는 연성 재질로 이루어질 수 있다. 예를 들어, 제 1 게이트 캐리어(GC1)들은 전술된 폴리이미드, 아크릴, 폴리에테르니트릴, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이드 등의 합성수지로 제조될 수 있다.
4개의 제 1 소스 인쇄회로기판(SPCB1)들 중 좌측에 인접하여 위치한 2개의 제 1 소스 인쇄회로기판(SPCB1)들은 가요성 인쇄회로(Flexible Printed Circuit; 161)에 의해 서로 전기적으로 연결될 수 있다. 또한, 그 4개의 제 1 소스 인쇄회로기판(SPCB1)들 중 우측에 인접하여 위치한 2개의 제 1 소스 인쇄회로기판(SPCB1)들은 가요성 인쇄회로(161)에 의해 서로 전기적으로 연결될 수 있다.
제 1 컨트롤 인쇄회로기판(CPCB1)은 가요성 인쇄회로기판(171)들을 통해 2개의 제 1 소스 인쇄회로기판(SPCB1)과 전기적으로 연결된다.
제 1 타이밍 컨트롤러(141) 및 제 1 전원 공급부(131)는 제 1 컨트롤 인쇄회로기판(CPCB1)에 실장된다.
제 1 타이밍 컨트롤러(141)는 시스템에 구비된 그래픽 컨트롤러로부터 출력된 수직동기신호(Vsync), 수평동기신호(Hsync), 영상 데이터 신호(DATA) 및 클럭신호(DCLK)를 공급받는다. 제 1 타이밍 컨트롤러(141)와 시스템 사이에 제 1 인터페이스회로가 구비되는 바, 시스템으로부터 출력된 위 신호들은 제 1 인터페이스회로를 통해 제 1 타이밍 컨트롤러(141)로 입력된다. 제 1 인터페이스회로는 제 1 타이밍 컨트롤러(141)에 내장될 수도 있다.
도시되지 않았지만, 제 1 인터페이스회로는 LVDS 수신부를 포함한다. 제 1 인터페이스회로는 시스템으로부터 출력된 수직동기신호(Vsync), 수평동기신호(Hsync), 영상 데이터 신호(DATA) 및 클럭신호(DCLK)의 전압 레벨을 낮추는 한편, 이들의 주파수를 높인다.
한편, 제 1 인터페이스회로로부터 제 1 타이밍 컨트롤러(141)로 입력되는 신호의 높은 고주파 성분으로 인하여 이들 사이에 전자파장애(Electromagnetic interference)가 발생할 수 있는 바, 이를 방지하기 위해 제 1 인터페이스회로와 제 1 타이밍 컨트롤러(141) 사이에 EMI필터(도시되지 않음)가 더 구비될 수 있다.
제 1 타이밍 컨트롤러(141)는 수직동기신호(Hsync), 수평동기신호(Hsync) 및 클럭신호(DCLK)를 이용하여 제 1 게이트 구동 집적회로(GIC1)들 및 제 2 게이트 구동 집적회로(GIC2)들을 제어하기 위한 게이트 제어신호와 제 1 데이터 구동 집적회로(DIC1)들을 제어하기 위한 데이터 제어신호를 발생한다. 게이트 제어신호는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 출력 신호(Gate Output Enable) 등을 포함한다. 데이터 제어신호는 소스 스타트 펄스(Source Start Pulse), 소스 쉬프트 클럭(Source Shift Clock), 소스 출력 신호(Source Output Enable), 극성신호(Polarity Signal) 등을 포함한다.
또한, 제 1 타이밍 컨트롤러(141)는 시스템을 통해 입력되는 영상 데이터 신호들(DATA)을 재정렬하고, 그리고 이 재정렬된 영상 데이터 신호들(DATA`)을 제 1 데이터 구동 집적회로(DIC1)들에 공급한다.
한편, 제 1 타이밍 컨트롤러(141)는 시스템에 구비된 전원부로부터 출력된 구동 전원에 의해 동작하는 바, 특히 이 구동 전원은 제 1 타이밍 컨트롤러(141) 내부에 설치된 위상고정루프회로(Phase Lock Loop: PLL)의 전원 전압으로서 사용된다. 위상고정루프회로(PLL)는 제 1 타이밍 컨트롤러(141)에 입력되는 클럭 신호(DCLK)를 발진기로부터 발생되는 기준 주파수와 비교한다. 그리고, 그 비교 결과 이들 사이에 오차가 있는 것으로 확인되면, 위상고정루프회로는 그 오차만큼 클럭 신호의 주파수를 조정하여 샘플링 클럭 신호를 발생한다. 이 샘플링 클럭 신호는 영상 데이터 신호들(DATA`)을 샘플링하기 위한 신호이다.
제 1 전원 공급부(131)는 시스템을 통해 입력되는 구동 전원을 승압 또는 감압하여 표시패널(DP)에 필요한 전압들을 생성한다. 이를 위해, 제 1 전원 공급부(131)는, 예를 들어, 이의 출력 단의 출력 전압을 스위칭하기 위한 출력 스위칭소자와, 그 출력 스위칭소자의 제어단자에 인가되는 제어신호의 듀티비(duty ratio)나 주파수를 제어하여 출력 전압을 승압하거나 감압시키기 위한 펄스폭 변조기(Pulse Width Modulator: PWM)를 포함할 수 있다. 여기서, 전술된 펄스폭 변조기 대신에 펄스주파수 변조기(Pulse Frequency Modulator: PFM)가 제 1 전원 공급부(131)에 포함될 수 있다.
펄스폭 변조기는 전술된 제어신호의 듀티비를 높여 제 1 전원 공급부(131)의 출력 전압을 높이거나, 그 제어신호의 듀티비를 낮추어 제 1 전원 공급부(131)의 출력 전압을 낮춘다. 펄스주파수 변조기는 전술된 제어신호의 주파수를 높여 제 1 전원 공급부(131)의 출력 전압을 높이거나, 제어신호의 주파수를 낮추어 제 1 전원 공급부(131)의 출력 전압을 낮춘다.
제 1 전원 공급부(131)의 출력 전압은 6[V] 이상의 기준 전압(VDD), 10단계 미만의 감마기준전압(GMA1-10), 2.5 내지 3.3V의 공통 전압, 15[V] 이상의 게이트 고전압, -4[V] 이하의 게이트 저전압, 제 1 인에이블 신호들 및 제 인에이블 신호들을 포함할 수 있다. 여기서, 제 1 인에이블 신호들은 1.2[V]의 제 1 구동 전압, 1.8[V]의 제 2 구동 전압 및 3.3[V]의 제 3 구동 전압을 포함할 수 있다. 제 2 인에이블 신호들 역시 전술된 1.2[V]의 제 1 구동 전압, 1.8[V]의 제 2 구동 전압 및 3.3[V]의 제 3 구동 전압을 포함할 수 있다.
감마기준전압(GMA1-10)은 기준 전압의 분압에 의해 발생된 전압이다. 기준 전압과 감마기준전압은 아날로그 감마전압으로서, 이들은 제 1 데이터 구동 집적회로(DIC1)들에 공급된다. 공통 전압은 제 1 데이터 구동 집적회로(DIC1)를 경유하여 표시패널(133)의 공통 전극에 공급된다. 게이트 고전압은 박막 트랜지스터(TFT)의 문턱전압 이상으로 설정된 게이트 신호의 하이논리전압이고, 그리고 게이트 저전압은 박막 트랜지스터의 오프전압으로 설정된 게이트 신호의 로우논리전압으로서, 이들은 제 1 게이트 구동 집적회로(GIC1)들(112) 및 제 2 게이트 구동 집적회로(GIC2)들에 공급된다.
제 1 및 제 2 게이트 구동 집적회로(GIC1, GIC2)들은 제 1 타이밍 컨트롤러(141)로부터 제공된 게이트 제어신호에 따라 게이트 신호들을 생성하고, 그 게이트 신호들을 게이트 라인들(GL1 내지 GLi)에 차례로 공급한다.
제 1 데이터 구동 집적회로(DIC1)들은 제 1 타이밍 컨트롤러(141)로부터 영상 데이터 신호들(DATA') 및 데이터 제어신호(DCS)를 공급받는다. 제 1 데이터 구동 집적회로(DIC1)들은 데이터 제어신호(DCS)에 따라 영상 데이터 신호들(DATA')을 샘플링한 후에, 매 수평기간마다 한 수평 라인에 해당하는 샘플링 영상 데이터 신호들을 래치하고 래치된 영상 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 공급한다. 즉, 제 1 데이터 구동 집적회로(DIC1)들은 제 1 타이밍 컨트롤러(141)(101)로부터의 영상 데이터 신호들(DATA')을 제 1 전원 공급부(131)로부터 입력되는 감마기준전압들(GMA1-10)을 이용하여 아날로그 영상 데이터 신호들로 변환하여 데이터 라인들(DL1 내지 DLj)로 공급한다.
제 2 데이터 구동 집적회로(DIC2)들은 데이터 라인들(DL1 내지 DLj)의 타측에 접속된다.
제 2 데이터 구동 집적회로(DIC2)들은 영상 데이터 신호들을 출력한다. 제 2 데이터 구동 집적회로(DIC2)들로부터 출력된 영상 데이터 신호들은 데이터 라인들(DL1 내지 DLj)의 타측에 공급된다. 이때, 제 2 데이터 구동 집적회로(DIC2)들로부터 출력된 영상 데이터 신호들은 모든 데이터 라인들(DL1 내지 DLj)에 동시에 공급된다.
제 2 데이터 구동 집적회로(DIC2)들로부터 출력되는 영상 데이터 신호들은 제 1 데이터 구동 집적회로(DIC1)들로부터 출력되는 영상 데이터 신호들과 동일하다. 따라서, 하나의 데이터 라인에서, 이의 일측에 인가되는 영상 데이터 신호와 이의 타측에 인가되는 영상 데이터 신호는 동일하다.
제 2 데이터 구동 집적회로(DIC2)는 제 2 데이터 캐리어(DC2)에 실장된다. 제 2 데이터 구동 집적회로(DIC2)는 제 2 데이터 캐리어(DC2)의 입력 단자를 통해 필요한 신호들을 공급받으며, 제 2 데이터 캐리어(DC2)의 출력 단자를 통해 전술된 영상 데이터 신호들을 출력한다.
제 2 데이터 캐리어(DC2)는 테이프 또는 필름 형태로 제조될 수 있다.
제 2 데이터 캐리어(DC2)들은 제 2 소스 인쇄회로기판(SPCB2)들과 표시패널(DP) 간을 전기적으로 연결한다. 이를 위해, 예를 들어, 제 2 데이터 캐리어(DC2)의 입력 단자들은 제 2 소스 인쇄회로기판(SPCB2)의 패드부에 접속되고, 제 2 데이터 캐리어(DC2)의 출력 단자들은 표시패널(DP)의 비표시 영역(A2)에 위치한 제 2 데이터 패드부에 접속된다. 제 2 데이터 패드부는 데이터 라인들(DL1 내지 DLj)의 타측에 연결된다.
제 2 데이터 캐리어(DC2)들의 입력 단자들과 제 2 소스 인쇄회로기판(SPCB2)들의 패드부는 전술된 이방성 도전성 필름(Anisotropic conductive bonding Film)에 의해 접착될 수 있다. 또한, 제 2 데이터 캐리어(DC2)들의 출력 단자들과 제 2 데이터 패드부 역시 이방성 도전성 필름에 의해 접착될 수 있다.
제 2 데이터 캐리어(DC2)는 구부러질 수 있는 연성 재질로 이루어질 수 있다. 예를 들어, 제 2 게이트 캐리어(GC2)는 전술된 폴리이미드, 아크릴, 폴리에테르니트릴, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이드 등의 합성수지로 제조될 수 있다.
4개의 제 2 소스 인쇄회로기판(SPCB2)들 중 좌측에 인접하여 위치한 2개의 제 2 소스 인쇄회로기판(SPCB2)들은 가요성 인쇄회로(162)에 의해 서로 전기적으로 연결될 수 있다. 또한, 그 4개의 제 2 소스 인쇄회로기판(SPCB2)들 중 우측에 인접하여 위치한 2개의 제 2 소스 인쇄회로기판(SPCB2)들은 가요성 인쇄회로(162)에 의해 서로 전기적으로 연결될 수 있다.
제 2 컨트롤 인쇄회로기판(CPCB2)은 가요성 인쇄회로기판(172)들을 통해 2개의 제 2 소스 인쇄회로기판(SPCB2)과 전기적으로 연결된다.
제 2 타이밍 컨트롤러(142) 및 제 2 전원 공급부(132)는 제 2 컨트롤 인쇄회로기판(CPCB2)에 실장된다.
제 2 타이밍 컨트롤러(142)는 시스템에 구비된 그래픽 컨트롤러로부터 출력된 수직동기신호(Vsync), 수평동기신호(Hsync), 영상 데이터 신호(DATA) 및 클럭신호(DCLK)를 공급받는다. 제 2 타이밍 컨트롤러(142)와 시스템 사이에 제 2 인터페이스회로가 구비되는 바, 시스템으로부터 출력된 위 신호들은 제 2 인터페이스회로를 통해 제 2 타이밍 컨트롤러(142)로 입력된다. 제 2 인터페이스회로는 제 2 타이밍 컨트롤러(142)에 내장될 수도 있다.
도시되지 않았지만, 제 2 인터페이스회로는 LVDS 수신부를 포함한다. 제 2 인터페이스회로는 시스템으로부터 출력된 수직동기신호(Vsync), 수평동기신호(Hsync), 영상 데이터 신호(DATA) 및 클럭신호(DCLK)의 전압 레벨을 낮추는 한편, 이들의 주파수를 높인다.
한편, 제 2 인터페이스회로와 제 2 타이밍 컨트롤러(142) 사이에 EMI필터가 더 구비될 수 있다.
제 2 타이밍 컨트롤러(142)는 수직동기신호, 수평동기신호 및 클럭신호를 이용하여 제 1 및 제 2 게이트 구동 집적회로(GIC1, GIC2)들을 제어하기 위한 게이트 제어신호와 제 2 데이터 구동 집적회로(DIC2)들을 제어하기 위한 데이터 제어신호를 발생한다. 게이트 제어신호는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 출력 신호(Gate Output Enable) 등을 포함한다. 데이터 제어신호는 소스 스타트 펄스(Source Start Pulse), 소스 쉬프트 클럭(Source Shift Clock), 소스 출력 신호(Source Output Enable), 극성신호(Polarity Signal) 등을 포함한다.
또한, 제 2 타이밍 컨트롤러(142)는 시스템을 통해 입력되는 영상 데이터 신호들(DATA)을 재정렬하고, 그리고 이 재정렬된 영상 데이터 신호들(DATA`)을 제 2데이터 구동 집적회로들에 공급한다.
한편, 제 2 타이밍 컨트롤러(142)는 시스템에 구비된 전원부로부터 출력된 구동 전원에 의해 동작하는 바, 특히 이 구동 전원은 제 2 타이밍 컨트롤러(142) 내부에 설치된 위상고정루프회로의 전원 전압으로서 사용된다. 위상고정루프회로는 제 2 타이밍 컨트롤러(142)에 입력되는 클럭 신호를 발진기로부터 발생되는 기준 주파수와 비교한다. 그리고, 그 비교 결과 이들 사이에 오차가 있는 것으로 확인되면, 위상고정루프회로는 그 오차만큼 클럭 신호의 주파수를 조정하여 샘플링 클럭 신호를 발생한다. 이 샘플링 클럭 신호는 영상 데이터 신호들(DATA`)을 샘플링하기 위한 신호이다.
제 2 전원 공급부(132)는 시스템을 통해 입력되는 구동 전원을 승압 또는 감압하여 표시패널(DP)에 필요한 전압들을 생성한다. 이를 위해, 제 2 전원 공급부(132) 역시 전술된 출력 스위칭소자 펄스폭 변조기를 포함할 수 있다. 여기서, 전술된 펄스폭 변조기 대신에 펄스주파수 변조기가 제 2 전원 공급부(132)에 포함될 수 있다.
펄스폭 변조기는 전술된 제어신호의 듀티비를 높여 제 2 전원 공급부(132)의 출력 전압을 높이거나, 그 제어신호의 듀티비를 낮추어 제 2 전원 공급부(132)의 출력 전압을 낮춘다. 펄스주파수 변조기는 전술된 제어신호의 주파수를 높여 제 2 전원 공급부(132)의 출력 전압을 높이거나, 제어신호의 주파수를 낮추어 제 2 전원 공급부(132)의 출력 전압을 낮춘다.
제 2 전원 공급부(132)의 출력 전압은 6[V] 이상의 기준 전압(VDD), 10단계 미만의 감마기준전압(GMA1-10), 2.5 내지 3.3V의 공통 전압, 15[V] 이상의 게이트 고전압, -4[V] 이하의 게이트 저전압, 제 1 인에이블 신호들 및 제 인에이블 신호들을 포함할 수 있다. 여기서, 제 1 인에이블 신호들은 1.2[V]의 제 1 구동 전압, 1.8[V]의 제 2 구동 전압 및 3.3[V]의 제 3 구동 전압을 포함할 수 있다. 제 2 인에이블 신호들 역시 전술된 1.2[V]의 제 1 구동 전압, 1.8[V]의 제 2 구동 전압 및 3.3[V]의 제 3 구동 전압을 포함할 수 있다.
감마기준전압(GMA1-10)은 기준 전압의 분압에 의해 발생된 전압이다. 기준 전압과 감마기준전압은 아날로그 감마전압으로서, 이들은 제 2 데이터 구동 집적회로(DIC2)들에 공급된다. 공통 전압은 제 2 데이터 구동 집적회로(DIC2)를 경유하여 표시패널(DP)의 공통 전극에 공급된다. 게이트 고전압은 박막 트랜지스터(TFT)의 문턱전압 이상으로 설정된 게이트 신호의 하이논리전압이고, 그리고 게이트 저전압은 박막 트랜지스터의 오프전압으로 설정된 게이트 신호의 로우논리전압으로서, 이들은 제 1 게이트 구동 집적회로(GIC1)들 및 제 2 게이트 구동 집적회로(GIC2)들에 공급된다.
제 1 및 제 2 게이트 구동 집적회로(GIC1, GIC2)들은 제 2 타이밍 컨트롤러(142)로부터 제공된 게이트 제어신호(GCS)에 따라 게이트 신호들을 생성하고, 그 게이트 신호들을 게이트 라인들(GL1 내지 GLi)에 차례로 공급한다.
제 2 데이터 구동 집적회로(DIC2)들은 제 2 타이밍 컨트롤러(142)로부터 영상 데이터 신호들(DATA') 및 데이터 제어신호(DCS)를 공급받는다. 제 2 데이터 구동 집적회로(DIC2)들은 데이터 제어신호(DCS)에 따라 영상 데이터 신호들(DATA')을 샘플링한 후에, 매 수평기간마다 한 수평 라인에 해당하는 샘플링 영상 데이터 신호들을 래치하고 래치된 영상 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 공급한다. 즉, 제 2 데이터 구동 집적회로(DIC2)들은 제 2 타이밍 컨트롤러(142)로부터의 영상 데이터 신호들(DATA')을 제 2 전원 공급부(132)로부터 입력되는 감마기준전압들(GMA1-10)을 이용하여 아날로그 영상 데이터 신호들로 변환하여 데이터 라인들(DL1 내지 DLj)로 공급한다.
제 1 및 제 2 타이밍 컨트롤러(141, 142)는 외부로부터의 모드제어신호에 따라 각각 마스터 모드(master mode) 및 슬레이브 모드(slave mode) 중 어느 하나의 모드로 동작한다.
제 1 타이밍 컨트롤러(141)는, 마스터 모드로 동작시, 제 1 데이터 구동 집적회로(DIC1)들, 제 1 게이트 구동 집적회로(GIC1)들 및 제 2 게이트 구동 집적회로(GIC2)들의 동작을 제어한다. 반면, 제 1 타이밍 컨트롤러(141)는, 슬레이브 모드로 동작시, 제 1 데이터 구동 집적회로(DIC1)들의 동작을 제어한다. 다시 말하여, 제 1 타이밍 컨트롤러(141)는, 슬레이브 모드로 동작시에, 제 1 게이트 구동 집적회로(GIC1)들 및 제 2 게이트 구동 집적회로(GIC2)들의 동작에 관여하지 않는다.
또한, 제 2 타이밍 컨트롤러(142)는, 마스터 모드로 동작시, 제 2 데이터 구동 집적회로(DIC2)들, 제 1 게이트 구동 집적회로(GIC1)들 및 제 2 게이트 구동 집적회로(GIC2)들의 동작을 제어한다. 반면, 제 2 타이밍 컨트롤러(142)는, 슬레이브 모드로 구동시, 제 2 데이터 구동 집적회로(DIC2)들의 동작을 제어한다. 다시 말하여, 제 2 타이밍 컨트롤러(142)는, 슬레이브 모드로 구동시에, 제 1 게이트 구동 집적회로(GIC1)들 및 제 2 게이트 구동 집적회로(GIC2)들의 동작에 관여하지 않는다.
이때, 제 1 및 제 2 타이밍 컨트롤러(141, 142)는 서로 상반된 모드로 동작한다. 즉, 제 1 타이밍 컨트롤러(141)가 마스터 모드로 동작시, 제 2 타이밍 컨트롤러(142)는 슬레이브 모드로 동작한다. 반대로, 제 1 타이밍 컨트롤러(141)가 슬레이브 모드로 동작시 제 2 타이밍 컨트롤러(142)는 마스터 모드로 동작한다.
한편, 제 1 데이터 구동 집적회로(DIC1)는 제 1 인에이블 신호들에 의해 구동되고, 제 2 데이터 구동 집적회로(DIC2)는 제 2 인에이블 신호들에 의해 구동된다. 제 1 인에이블 신호들 중 어느 하나라도 제 1 데이터 구동 집적회로(DIC1)에 공급되지 않을 때, 제 1 데이터 구동 집적회로(DIC1)는 동작하지 않는다. 마찬가지로, 제 2 인에이블 신호들 중 어느 하나라도 제 2 데이터 구동 집적회로(DIC2)에 공급되지 않을 때, 제 2 데이터 구동 집적회로(DIC2)는 동작하지 않는다.
제 1 전원 공급부(131)는 제 1 데이터 구동 집적회로(DIC1)로 제 1 인에이블 신호들 중 일부를 전송하고, 제 2 더미 라인(182)을 통해 제 2 데이터 구동 집적회로(DIC2)로 제 2 인에이블 신호들 중 일부를 전송할 수 있다. 예를 들어, 제 1 전원 공급부(131)는 제 1 데이터 구동 집적회로(DIC1)로 제 2 구동 전압 및 제 3 구동 전압을 공급하고, 제 2 데이터 구동 집적회로(DIC2)로 제 1 구동 전압을 공급할 수 있다.
제 2 더미 라인(182)의 일측은, 비표시 영역(A2)에 배치된 신호 라인(121), 제 1 데이터 캐리어(DC1)에 배치된 신호 라인(122), 제 1 소스 인쇄회로기판(SPCB1)에 배치된 신호 라인(123), 가요성 인쇄회로(171)에 배치된 신호 라인(124) 및 제 1 컨트롤 인쇄회로기판(CPCB1)에 배치된 신호 라인(125)을 통해 제 1 전원 공급부(131)의 출력 단자에 연결된다. 그리고, 제 2 더미 라인(182)의 타측은, 비표시 영역(A2)에 배치된 신호 라인(126), 제 2 데이터 캐리어(DC2)에 배치된 신호 라인(127), 제 2 소스 인쇄회로기판(SPCB2)에 배치된 신호 라인(128) 및 제 2 데이터 캐리어(DC2)에 배치된 다른 신호 라인(129)을 통해 제 2 데이터 구동 집적회로(DIC2)에 연결된다. 제 2 더미 라인(182) 및 신호 라인들(121-129)은 제 1 전원 공급부(131)에서 출력된 제 1 구동 전압을 제 2 데이터 구동 집적회로(DIC2)로 전송한다. 여기서, 제 1 데이터 캐리어(DC1)에 배치된 신호 라인(122)은 제 1 데이터 캐리어(DC1)의 신호 라인들 중 사용되지 않고 남아 있는 더미 라인일 수 있다. 또한, 제 2 데이터 캐리어(DC2)에 배치된 신호 라인(127)은 제 2 데이터 캐리어(DC2)의 신호 라인들 중 사용되지 않고 남아 있는 더미 라인일 수 있다.
제 2 전원 공급부(132)는 제 2 데이터 구동 집적회로(DIC2)로 제 2 인에이블 신호들 중 나머지를 전송하고, 제 1 더미 라인(181)을 통해 제 1 데이터 구동 집적회로(DIC1)로 제 1 인에이블 신호들 중 나머지를 전송할 수 있다. 예를 들어, 제 2 전원 공급부(132)는 제 2 데이터 구동 집적회로(DIC2)로 제 2 구동 전압 및 제 3 구동 전압을 공급하고, 제 1 데이터 구동 집적회로(DIC1)로 제 1 구동 전압을 공급할 수 있다.
제 1 더미 라인(181)의 일측은, 비표시 영역(A2)에 배치된 신호 라인(111), 제 2 데이터 캐리어(DC2)에 배치된 신호 라인(112), 제 2 소스 인쇄회로기판(SPCB2)에 배치된 신호 라인(113), 가요성 인쇄회로(172)에 배치된 신호 라인(114) 및 제 2 컨트롤 인쇄회로기판(CPCB2)에 배치된 신호 라인(115)을 통해 제 2 전원 공급부(132)의 출력 단자에 연결된다. 그리고, 제 1 더미 라인(181)의 타측은, 비표시 영역(A2)에 배치된 신호 라인(116), 제 1 데이터 캐리어(DC1)에 배치된 신호 라인(117), 제 1 소스 인쇄회로기판(SPCB1)에 배치된 신호 라인(118) 및 제 1 데이터 캐리어(DC1)에 배치된 다른 신호 라인(119)을 통해 제 1 데이터 구동 집적회로(DIC1)에 연결된다. 제 1 더미 라인(181) 및 신호 라인들(111-119)은 제 2 전원 공급부(132)에서 출력된 제 1 구동 전압을 제 1 데이터 구동 집적회로(DIC1)로 전송한다. 여기서, 제 1 데이터 캐리어(DC1)에 배치된 신호 라인(117)은 제 1 데이터 캐리어(DC1)의 신호 라인들 중 사용되지 않고 남아 있는 더미 라인일 수 있다. 또한, 제 2 데이터 캐리어(DC2)에 배치된 신호 라인(112)은 제 2 데이터 캐리어(DC2)의 신호 라인들 중 사용되지 않고 남아 있는 더미 라인일 수 있다.
이와 같이, 제 1 데이터 구동 집적회로(DIC1)는 제 1 전원 공급부(131)로부터의 제 2 및 제 3 구동 전압과, 그리고 제 2 전원 공급부(132)로부터의 제 1 구동 전압에 따라 동작을 개시한다. 마찬가지 방식으로, 제 2 데이터 구동 집적회로(DIC2)는 제 2 전원 공급부(132)로부터의 제 2 및 제 3 구동 전압과, 그리고 제 1 전원 공급부(131)로부터의 제 1 구동 전압에 따라 동작을 개시한다.
한편, 도시되지 않았지만, 모든 제 1 데이터 구동 집적회로(DIC1)들이 전술된 바와 같이 제 1 전원 공급부(131) 및 제 2 전원 공급부(132)로부터의 구동 전압들에 의해 동작을 개시하고, 모든 제 2 데이터 구동 집적회로(DIC2)들이 전술된 바와 같이 제 1 전원 공급부(131) 및 제 2 전원 공급부(132)로부터의 구동 전압들에 의해 동작을 개시한다. 이와 같은 경우, 만약 도 1에 도시된 바와 같이 8개의 제 1 데이터 구동 집적회로(DIC1)들 및 8개의 제 2 데이터 구동 집적회로(DIC2)들이 표시장치에 포함된다면, 8개의 제 1 더미 라인(181)들과 8개의 제 2 더미 라인(182)들이 필요하다.
따라서, 제 1 전원 공급부(131) 및 제 2 전원 공급부(132) 중 어느 하나라도 구동되지 않을 경우, 제 1 데이터 구동 집적회로(DIC1)들과 제 2 데이터 구동 집적회로(DIC2)들이 모두 동작하지 않는다. 그러므로, 제 1 전원 공급부(131) 및 제 2 전원 공급부(132) 중 어느 하나가 고장 났을 때, 과부하에 의해 제 1 데이터 구동 집적회로(DIC1)들 및 제 2 데이터 구동 집적회로(DIC2)들이 손상되는 것이 방지될 수 있다.
또한, 제 1 전원 공급부(131) 및 제 2 전원 공급부(132)가 모두 정상적으로 동작할 때에만 제 1 데이터 구동 집적회로(DIC1) 및 제 2 데이터 구동 집적회로(DIC2)가 모두 동작을 할 수 있다. 이로 인해 제 1 데이터 구동 집적회로(DIC1)와 제 2 데이터 구동 집적회로(DIC2)가 항상 동시에 동작을 개시할 수 있다. 다시 말하여, 제 1 데이터 구동 집적회로(DIC1)의 초기 구동 시점과 제 2 데이터 구동 집적회로(DIC1)의 초기 구동 시점 간에 시간차가 발생되지 않는다.
또한, 제 1 및 제 2 전원 공급부(131, 132)는 모두 정상적으로 동작하지만, 어느 하나의 특정 제 1 데이터 캐리어(DC1)와 제 1 소스 인쇄회로기판(SPCB1) 간의 접합 불량으로 인해, 그 특정 제 1 데이터 캐리어(DC1)가 신호를 전송하지 못하는 경우, 그 특정 제 1 데이터 캐리어(DC1)에 실장된 제 1 데이터 구동 집적회로(DIC1)는 구동되지 않는다. 이때, 그 특정 제 1 데이터 캐리어(DC1)가 신호를 전송할 수 없는 상태이므로, 제 1 데이터 구동 집적회로(DIC1)에 대응하는 제 2 데이터 구동 집적회로(DIC2) 또한 인에이블 신호를 공급받을 수 없다. 따라서, 이와 같은 경우에도 제 2 데이터 구동 집적회로(DIC2)에 과부하가 걸리지 않는다. 또한, 이와 같이 특정 제 1 데이터 캐리어(DC1)에 불량이 발생할 경우, 그 특정 제 1 데이터 캐리어(DC1) 및 그에 대응되는 제 2 데이터 캐리어(DC2) 사이에 위치한 표시패널 부분에서 화면이 정상적으로 표시되지 않으므로, 어느 데이터 캐리어에 불량이 발생하였는지 작업자가 정확하게 알 수 있다.
중 어느 하나라도 구동되지 않을 경우, 제 1 데이터 구동 집적회로(DIC1)들과 제 2 데이터 구동 집적회로(DIC2)들이 모두 동작하지 않는다.
한편, 제 1 더미 라인(181)은 제 1 내지 제 3 구동 전압들 중 어느 하나를 전송할 수 있으나, 게이트 라인 및 데이터 라인 간의 간섭을 최소화하기 위해 가장 작은 제 1 구동 전압을 전송하는 것이 바람직하다. 마찬가지로, 제 2 더미 라인(182)은 제 1 내지 제 3 구동 전압들 중 어느 하나를 전송할 수 있으나, 게이트 라인 및 데이터 라인 간의 간섭을 최소화하기 위해 가장 작은 제 2 구동 전압을 전송하는 것이 바람직하다.
도 3은 도 1의 제 1 더미 라인(181)의 위치를 설명하기 위한 도면이다.
먼저, 하부 기판(361a) 및 이에 구비된 구성 요소들을 설명하면 다음과 같다.
하부 기판(361a)은 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판이 될 수 있다.
게이트 라인(GL) 및 게이트 전극은 하부 기판(361a) 상에 위치한다. 도시되지 않았지만, 게이트 라인(GL)은, 다른 층 또는 외부 구동회로와의 접속을 위해, 이의 접속 부분(예를 들어, 끝 부분)이 이의 다른 부분보다 더 큰 면적을 가질 수 있다. 게이트 라인(GL)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 또는 은(Ag)이나 은 합금과 같은 은 계열의 금속, 또는 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 또는 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속으로 만들어질 수 있다. 또는, 이 게이트 라인(GL)은, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 중 어느 하나로 만들어질 수 있다. 한편, 게이트 라인(GL)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
게이트 전극(GE)은 게이트 라인(GL)으로부터 돌출된 형태를 갖는다. 이 게이트 전극(GE) 역시 전술된 게이트 라인(GL)과 동일한 재료 및 구조(다중막 구조)를 가질 수 있다. 다시 말하여, 게이트 전극(GE)과 게이트 라인(GL)은 동일한 공정으로 동시에 만들어질 수 있다.
게이트 절연막(323)은 게이트 라인(GL) 및 게이트 전극(GE) 상에 위치한다. 이때, 게이트 절연막(323)은 그 게이트 라인(GL) 및 게이트 전극(GE)을 포함한 하부 기판(361a)의 전면(全面)에 형성된다. 게이트 절연막(111)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 만들어질 수 있다. 게이트 절연막(323)은 물리적 성질이 다른 적어도 두 개의 절연층들을 포함하는 다중막 구조를 가질 수 있다.
반도체층(313)은 게이트 절연막(323) 상에 위치한다. 이때, 반도체층(313)은 게이트 전극(GE)과 적어도 일부 중첩한다. 반도체층(313)은 비정질 규소 또는 다결정 규소 등으로 만들어질 수 있다.
저항성 접촉층(665)은 반도체층(313) 상에 위치한다. 저항성 접촉층(365)은 인(phosphorus) 과 같은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉층(365)은 쌍을 이루어 반도체층(313) 상에 위치할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 저항성 접촉층(365) 상에 위치한다.
소스 전극(SE)은 데이터 라인(DL)으로부터 분기된 것으로, 이 소스 전극(SE)은 게이트 전극(GE)을 향해 돌출된 형태를 갖는다. 소스 전극(SE)의 적어도 일부는 반도체층(313) 및 게이트 전극(GE)과 중첩된다. 소스 전극(SE)은 드레인 전극(DE)의 일부를 둘러싸는 역 C자 형상을 이룰 수 있다. 한편, 이 소스 전극(SE)은 역 C자 대신, C자, U자 및 역 U자 중 어느 하나의 형태를 가질 수 있다.
소스 전극(SE)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴(또는 몰리브덴 합금) 하부막과 알루미늄 (또는 알루미늄 합금) 상부막의 이중막, 몰리브덴 (또는 몰리브덴 합금) 하부막과 알루미늄 (또는 알루미늄 합금) 중간막과 몰리브덴 (또는 몰리브덴 합금) 상부막의 삼중막을 들 수 있다. 한편, 이 소스 전극(SE)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
드레인 전극(DE)의 일측은 화소 전극(301)에 연결된다. 드레인 전극(DE)의 타측의 적어도 일부는 반도체층(313) 및 게이트 전극(GE)과 중첩된다. 이 드레인 전극(DE) 역시 전술된 소스 전극(SE)과 동일한 재료 및 구조(다중막 구조)를 가질 수 있다. 다시 말하여, 드레인 전극(DE)과 소스 전극(SE)은 동일한 공정으로 동시에 만들어질 수 있다.
게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 반도체층(313)과 함께 박막 트랜지스터(TFT)를 이룬다. 이때 이 박막 트랜지스터(TFT)의 채널(channel)은 소스 전극(SE)과 드레인 전극(DE) 사이의 반도체층(313) 부분에 형성된다.
데이터 라인(DL)은 게이트 절연막(323) 상에 구비된다. 도시되지 않았지만, 데이터 라인(DL)은, 다른 층 또는 외부 구동회로와의 접속을 위해, 이의 접속 부분(예를 들어, 끝 부분)이 이의 다른 부분보다 더 큰 면적을 가질 수 있다.
데이터 라인(DL)은 데이터 신호를 전달하며, 세로 방향으로 뻗어 게이트 라인(GL)과 교차한다. 이때, 액정 표시장치의 최대 투과율을 얻기 위해, 각 데이터 라인의 중간 부분이 V자 형태로 구부러진 형태를 가질 수 있다. 데이터 라인은 전술된 소스 전극(SE)과 동일한 재료 및 구조(다중막 구조)를 가질 수 있다. 다시 말하여, 데이터 라인(DL)과 소스 전극(SE)은 동일한 공정으로 동시에 만들어질 수 있다.
제 1 보호막(324)은 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE) 상에 위치한다. 이때, 제 1 보호막(324)은 그 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함한 하부 기판(361a)의 전면(全面)에 형성된다. 제 1 보호막(324)은 질화 규소(SiNx) 또는 산화 규소(SiOx)와 같은 무기 절연물로 만들어질 수 있다. 한편, 이 제 1 보호막(324)은 무기 절연물로 만들어질 수도 있는 바, 이와 같은 경우 그 무기 절연물로서 감광성(photosensitivity)을 가지며 유전 상수(dielectric constant)가 약 4.0인 것이 사용될 수 있다. 제 1 보호막(324)은 또한, 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체층(313) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다. 제 1 보호막(324)의 두께는 약 5000Å 이상일 수 있고, 약 6000 Å 내지 약 8000 Å 일 수 있다.
차폐 전극(370)은 제 1 보호막(324) 상에 위치한다. 이때, 차폐 전극(370)은 데이터 라인(DL)과 중첩한다. 차폐 전극(370)은 데이터 라인(DL)에 인가된 신호와 화소 전극(301)에 인가된 신호 간의 간섭을 차단한다. 이 차폐 전극(370)에 공통 전압이 인가될 수 있다.
컬러필터(366)는 제 1 보호막(424) 및 차폐 전극(370) 상에 위치한다. 한편, 컬러필터(366)의 가장자리는 이에 인접한 다른 컬러필터의 가장자리와 중첩할 수 있다.
제 2 보호막(337)은 컬러필터(366) 상에 위치한다. 이때, 제 2 보호막(337)은 컬러필터(366)를 포함한 하부 기판(361a)의 전면(全面)에 형성된다. 제 2 보호막(337)은 전술된 제 1 보호막(324)에 사용되는 물질로 제조될 수 있다.
화소 전극(301) 및 제 1 더미 라인(181)은 제 2 보호막(337) 상에 위치한다. 이때, 화소 전극(301)은 화소 영역에 위치한다. 화소 전극(301)은 제 2 보호막(337), 컬러필터(351) 및 제 1 보호막(324)을 한꺼번에 관통하는 콘택홀(476)을 통해 노출된 드레인 전극(DE)에 연결된다. 한편, 도 3에 도시되지 않았지만, 제 2 더미 라인(182) 역시 제 2 보호막(337) 상에 위치한다.
화소 전극(301)은 ITO(Indium tin oxide) 또는 IZO(Indium zinc oxide)등의 투명한 도전 물질로 만들어질 수 있다. 이때, ITO는 다결정 또는 단결정의 물질일 수 있으며, 또한 IZO 역시 다결정 또는 단결정의 물질일 수 있다. 한편, 제 1 더미 라인(181) 및 제 2 더미 라인(182)은 전술된 화소 전극(301)과 동일한 물질로 만들어질 수 있다.
제 1 더미 라인(181)은, 도 3에 도시된 바와 같이, 블랙 매트릭스(342)에 대응하게 배치될 수 있다. 구체적으로, 제 1 더미 라인(181)은 상부 기판(361b)에 배치된 블랙 매트릭스(342), 하부 기판(361a)에 배치된 데이터 라인(DL) 및 하부 기판(361b)에 배치된 차폐 전극(370)이 모두 중첩하는 부분에 대응하게 위치할 수 있다.
한편, 도 3에 도시되지 않았지만, 제 2 더미 라인(182)은 다른 차폐 전극(370)에 대응하게 제 2 보호막(327) 상에 배치될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
DIC1, DIC2: 제 1 및 제 2 데이터 구동 집적회로
GIC1, GIC2: 제 1 및 제 2 게이트 구동 집적회로
DC1, DC2: 제 1 및 제 2 데이터 캐리어
GC1, GC2: 제 1 및 제 2 게이트 캐리어
SPCB1, SPCB2: 제 1 및 제 2 소스 인쇄회로기판
CPCB1, CPCB2: 제 1 및 제 2 컨트롤 인쇄회로기판
131, 132: 제 1 및 제 2 전원 공급부
141, 142: 제 1 및 제 2 타이밍 컨트롤러
161, 162, 171, 172: 가요성 인쇄회로
181, 182: 제 1 및 제 2 더미 라인
111-119, 121-129: 신호 라인
DL1-DLj: 제 1 내지 제 j 데이터 라인
GL1-GLi: 제 1 내지 제 i 게이트 라인
DP: 표시패널
361a: 하부 기판

Claims (15)

  1. 게이트 라인, 데이터 라인, 제 1 더미 라인 및 제 2 더미 라인을 포함하는 표시패널;
    상기 데이터 라인의 일측에 접속된 제 1 데이터 구동 집적회로;
    상기 데이터 라인의 타측에 접속된 제 2 데이터 구동 집적회로;
    상기 제 1 데이터 구동 집적회로로 제 1 인에이블 신호들 중 일부를 전송하고, 상기 제 2 더미 라인을 통해 상기 제 2 데이터 구동 집적회로로 제 2 인에이블 신호들 중 일부를 전송하는 제 1 전원 공급부; 및
    상기 제 2 데이터 구동 집적회로로 상기 제 2 인에이블 신호들 중 나머지를 전송하고, 상기 제 1 더미 라인을 통해 상기 제 1 데이터 구동 집적회로로 제 1 인에이블 신호들 중 나머지를 전송하는 제 2 전원 공급부를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 더미 라인은 상기 데이터 라인과 평행한 표시장치.
  3. 제 1 항에 있어서,
    상기 제 1 데이터 구동 집적회로가 실장된 제 1 캐리어를 더 포함하며, 상기 제 1 데이터 구동 집적회로는 상기 제 1 캐리어의 더미 단자를 통해 상기 제 1 더미 라인에 연결된 표시장치.
  4. 제 1 항에 있어서,
    상기 제 2 데이터 구동 집적회로가 실장된 제 2 캐리어를 더 포함하며, 상기 제 2 데이터 구동 집적회로는 상기 제 2 캐리어의 더미 단자를 통해 상기 제 2 더미 라인에 연결된 표시장치.
  5. 제 1 항에 있어서,
    상기 제 1 전원 공급부가 실장된 제 1 컨트롤 인쇄회로기판; 및
    일측이 상기 제 1 컨트롤 인쇄회로기판에 연결되고, 타측이 상기 제 1 데이터 구동 집적회로에 연결된 제 1 소스 인쇄회로기판을 더 포함하는 표시장치.
  6. 제 3 항에 있어서,
    상기 제 2 전원 공급부가 실장된 제 2 컨트롤 인쇄회로기판; 및
    일측이 상기 제 2 컨트롤 인쇄회로기판에 연결되고, 타측이 상기 제 2 데이터 구동 집적회로에 연결된 제 2 소스 인쇄회로기판을 더 포함하는 표시장치.
  7. 제 1 항에 있어서,
    상기 제 1 인에이블 신호들은 서로 다른 크기를 갖는 복수의 구동 전압들을 포함하는 표시장치.
  8. 제 7 항에 있어서,
    상기 제 2 전원 공급부는, 상기 복수의 구동 전압들 중 어느 하나의 구동 전압을 상기 제 1 더미 라인을 통해 상기 제 1 데이터 구동 집적회로로 공급하는 표시장치.
  9. 제 8 항에 있어서,
    상기 어느 하나의 구동 전압은, 상기 복수의 구동 전압들 중 가장 작은 크기를 갖는 구동 전압인 표시장치.
  10. 제 8 항에 있어서,
    상기 제 2 전원 공급부는, 상기 어느 하나의 구동 전압을 제외한 나머지 구동 전압들을 상기 제 2 데이터 구동 집적회로로 공급하는 표시장치.
  11. 제 1 항에 있어서,
    상기 제 2 인에이블 신호들은 서로 다른 크기를 갖는 복수의 구동 전압들을 포함하는 표시장치.
  12. 제 11 항에 있어서,
    상기 제 1 전원 공급부는, 상기 복수의 구동 전압들 중 어느 하나의 구동 전압을 상기 제 2 더미 라인을 통해 상기 제 2 데이터 구동 집적회로로 공급하는 표시장치.
  13. 제 12 항에 있어서,
    상기 어느 하나의 구동 전압은, 상기 복수의 구동 전압들 중 가장 작은 크기를 갖는 구동 전압인 표시장치.
  14. 제 12 항에 있어서,
    상기 제 1 전원 공급부는, 상기 어느 하나의 구동 전압을 제외한 나머지 구동 전압들을 상기 제 1 데이터 구동 집적회로로 공급하는 표시장치.
  15. 제 1 항에 있어서,
    상기 게이트 라인과 데이터 라인이 교차하는 표시장치.




KR1020150001248A 2015-01-06 2015-01-06 표시장치 KR102197626B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150001248A KR102197626B1 (ko) 2015-01-06 2015-01-06 표시장치
US14/817,768 US9626931B2 (en) 2015-01-06 2015-08-04 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150001248A KR102197626B1 (ko) 2015-01-06 2015-01-06 표시장치

Publications (2)

Publication Number Publication Date
KR20160084919A KR20160084919A (ko) 2016-07-15
KR102197626B1 true KR102197626B1 (ko) 2021-01-04

Family

ID=56286825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150001248A KR102197626B1 (ko) 2015-01-06 2015-01-06 표시장치

Country Status (2)

Country Link
US (1) US9626931B2 (ko)
KR (1) KR102197626B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101705964B1 (ko) * 2015-01-30 2017-02-23 하이디스 테크놀로지 주식회사 안전기능을 구비한 디스플레이 장치
KR102493876B1 (ko) 2015-11-27 2023-01-30 엘지디스플레이 주식회사 영상 표시장치 및 그 구동방법
WO2018148685A2 (en) * 2017-02-10 2018-08-16 L3 Technologies, Inc. Fault-tolerant lcd display with dual transistor pixel cells
US20180293923A1 (en) * 2017-04-10 2018-10-11 Shenzhen China Star Optoelectronics Technology Co. , Ltd. Display panel and display device
CN106898288A (zh) * 2017-04-10 2017-06-27 深圳市华星光电技术有限公司 显示面板及显示装置
KR102410433B1 (ko) * 2017-11-30 2022-06-20 엘지디스플레이 주식회사 디스플레이 장치
KR20200082329A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 표시 장치
US20220406979A1 (en) * 2020-12-25 2022-12-22 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046724A1 (en) 2002-09-06 2004-03-11 Lg.Philips Lcd Co., Ltd And A Pto Signal driving circuit of liquid crystal display device and driving method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606973B1 (ko) 2004-08-04 2006-08-01 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부 및 이의 구동방법
KR101241761B1 (ko) * 2006-07-18 2013-03-14 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 리페어 방법
KR101282401B1 (ko) * 2006-09-26 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치
KR101319350B1 (ko) * 2009-12-18 2013-10-16 엘지디스플레이 주식회사 액정표시장치
KR102008778B1 (ko) * 2013-03-21 2019-08-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102070707B1 (ko) * 2013-05-27 2020-01-30 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046724A1 (en) 2002-09-06 2004-03-11 Lg.Philips Lcd Co., Ltd And A Pto Signal driving circuit of liquid crystal display device and driving method thereof

Also Published As

Publication number Publication date
US9626931B2 (en) 2017-04-18
KR20160084919A (ko) 2016-07-15
US20160196795A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
KR102197626B1 (ko) 표시장치
KR102009388B1 (ko) 액정 디스플레이 장치
KR102034112B1 (ko) 액정 디스플레이 장치와 이의 구동방법
US9529217B1 (en) Display device
CN106842739B (zh) 液晶显示器设备
US9746723B2 (en) Liquid crystal display device
KR102250805B1 (ko) 액정 표시장치
CN110007535B (zh) 显示装置
KR20110107659A (ko) 액정표시장치
KR102622267B1 (ko) 표시 장치
US9329448B2 (en) Array substrate and manufacturing method thereof, display device
US10254604B2 (en) Liquid crystal display device
KR20160059580A (ko) 액정 표시장치 및 이의 제조 방법
US8749937B2 (en) Display device
KR101696479B1 (ko) 표시장치와 그 정전기 및 노이즈 차단 방법
KR20070088949A (ko) 표시 장치
KR20170038415A (ko) 표시 장치 및 그 구동방법
US8242675B2 (en) Display device
CN108957814B (zh) 一种液晶显示装置及电路补偿方法
KR20160012789A (ko) 액정표시장치
US11231623B2 (en) Display device
KR102222144B1 (ko) 표시장치
KR101232149B1 (ko) 액정표시소자 및 그 제조방법
KR102524416B1 (ko) 표시장치
KR20220094809A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right