KR101309293B1

KR101309293B1 - 스위칭 모드 파워 서플라이 및 그 구동 방법

Info

Publication number: KR101309293B1
Application number: KR1020070030307A
Authority: KR
Inventors: 최항석; 김진태; 지재환
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 2007-03-28
Filing date: 2007-03-28
Publication date: 2013-09-16
Also published as: KR20080088006A; US20090091955A1; US7684216B2

Abstract

본 발명은 스위칭 모드 파워 서플라이 및 그 구동 방법에 관한 것이다.

이를 위하여 본 발명은, 입력 전압을 변환하는 트랜스포머의 1차측의 제1 코일에 커플링되는 제1 스위칭 소자를 포함하며, 제1 스위칭 소자의 동작에 따라 트랜스포머의 2차측의 제2 코일 및 제3 코일에 전력을 공급하는 전력 공급부 및 제2 코일에 발생되는 제1 전압에 대응하는 피드백 전압 및 제1 스위칭 소자에 흐르는 전류에 대응하는 감지 신호 및 제3 코일에 발생되는 제2 전압에 대응하는 제3 전압을 입력받아, 제1 스위칭 소자의 온/오프를 제어하는 PWM 신호 발생부를 포함하고, PWM 신호 발생부는, 입력 전압의 전압 레벨에 대응하여 제1 스위칭 소자의 턴 온 시점을 결정하되, 턴 온 시점은 제2 코일에 연결되는 출력단의 부하 크기와는 무관한 스위칭 모드 파워 서플라이를 제공한다.

본 발명에 의하면, 리플로 인한 스크린 노이즈 또는 과도한 파워 입력으로 인한 소자 파괴의 위험을 제거할 수 있어 안정적인 구동을 보장하는 SMPS를 제공할 수 있다.

SMPS, 유사 공진형 스위칭, 입력 전압

Description

스위칭 모드 파워 서플라이 및 그 구동 방법{SWITCHING MODE POWER SUPPLY AND THE DRIVING METHOD THEREOF}

도 1은 교류 입력 전압이 각각 110V 및 220V인 경우에 대하여 종래 유사 공진형 스위칭 방식으로 구동되는 SMPS의 출력 부하(Output power) 및 스위칭 주파수(fs)와의 관계를 도시한 도면이다.

도 2는 종래 유사 공진형 스위칭 방식으로 구동되는 SMPS의 Vin의 크기에 대응되는 스위칭 소자의 스위칭 주파수(fs) 및 한계 입력 파워값(Pin^Lim)의 분포를 도시한 도면이다.

도 3은 일반적인 유사 공진형 스위칭 방식으로 구동되는 SMPS의 스위칭 소자가 출력 부하(Output ower) 및 스위칭 주파수(fs)에 대응하여 Vds 전압이 공진 파형의 첫번째 밸리 또는 공진 파형의 두번째 밸리에 도달하였을 때 턴 온 되는 영역을 도시한 도면이다.

도 4는 본 발명의 실시예에 따른 SMPS의 전체 구성을 도시한 도면이다.

도 5는 본 발명의 실시예에 따른 PWM 신호 발생부(600)을 도시한 도면이다.

도 6은 본 발명의 실시예에 따른 밸리 선택부(660)를 도시한 도면이다.

도 7은 입력 전압(Vin)이 상승함에 따라 본 발명의 실시예에 따른 밸리 선택 부(660)로부터 출력되는 밸리 선택 신호(Vsel) 및 이에 대응되는 스위칭 트랜지스터(Qsw)의 작동을 도시한 도면이다.

도 8은 입력 전압(Vin)이 높을 때에 출력 부하(Po)가 커짐에 따라 본 발명의 실시예에 따른 밸리 선택부(660)로부터 출력되는 밸리 선택 신호(Vsel) 및 이에 대응되는 스위칭 트랜지스터(Qsw)의 작동을 도시한 도면이다.

도 9는 도 3에 나타낸 일반적인 유사 공진형 스위칭 방식으로 구동되는 SMPS가 입력 전압(Vin) 및 출력 부하(Po)에 대응하여 스위칭 트랜지스터(Qsw)의 양단에 인가되는 전압(Vds)이 공진 파형의 첫번째 밸리(First Valley) 또는 공진 파형의 두번째 밸리(Second Valley)에 도달하였을 때 턴 온 되는 영역을 도시한 도면이다.

도 10은 본 발명의 실시예에 따른 SMPS가 입력 전압 및 출력 부하에 대응하여 스위칭 트랜지스터(Qsw)의 양단에 인가되는 전압(Vds)이 공진 파형의 첫번째 밸리(First Valley) 또는 공진 파형의 두번째 밸리(Second Valley)에 도달하였을 때 턴 온 되는 영역을 도시한 도면이다.

본 발명은 스위칭 모드 파워 서플라이(Switching Mode Power Supply: 이하, SMPS)에 관한 것으로, 특히 유사 공진형 스위칭 방식(Quasi-Resonant Switching Mode)로 구동되는 스위칭 모드 파워 서플라이 및 그 구동 방법에 관한 것이다.

SMPS는 입력 교류 전압을 입력 직류 전압(DC-Link 전압)으로 정류하고, 입력 직류 전압을 다른 레벨을 갖는 직류 출력 전압으로 변환하는 장치이다. 이때, 직류 출력 전압은 입력 직류 전압보다 크거나 또는 작은 크기를 갖는다. 이와 같은 SMPS는 파워 전자 장치들, 특히 이동 전화, 랩탑 컴퓨터 등과 같은 배터리 파워 공급 장치들에 주로 사용된다.

종래 유사 공진형 스위칭 방식으로 구동되는 SMPS는 SMPS의 메인 스위치 역할을 하는 스위칭 소자의 양단에 인가되는 전압(이하, Vds 전압이라 칭함)이 공진 파형의 첫번째 밸리(First Valley)에 도달하였을 때 스위칭 소자를 턴 온 시킨다.

도 1은 교류 입력 전압이 각각 110V 및 220V인 경우에 대하여 종래 유사 공진형 스위칭 방식으로 구동되는 SMPS의 출력 부하(Output power, 이하 Po) 및 스위칭 주파수(fs)와의 관계를 도시한 도면이다.

도 1에 도시한 바와 같이, 종래 유사 공진형 스위칭 방식으로 구동되는 SMPS는 출력 부하(Po)가 작아짐에 따라 스위칭 주파수(fs)가 커진다. 이로 인해, 출력 부하(Po)가 낮은 경우, 스위칭 손실이 커지게 된다. 특히, 교류 입력 전압(이하, Vin이라 칭함)이 높아질수록 스위칭 주파수(fs)는 더욱 커지게 되므로, 스위칭 손실의 증가 이외에도 간헐 스위칭으로 인한 가청 소음으로 인해 문제가 되어 왔다.

종래 유사 공진형 스위칭 방식으로 구동되는 SMPS에는 한계 전류량(I_Lim)이 설정되어 있다. 이는 스위칭 소자의 드레인에서 소스로 흐르는 전류(이하, Ids라 칭함)가 한계 전류량(I_Lim)을 초과하지 못하도록 함으로써, SMPS로 입력되는 입력 파워(Pin)를 소정 레벨, 즉 한계 입력 파워값(Pin^Lim) 이하로 제어하여 스위칭 소자에 과도한 스트레스가 인가되는 것을 방지하기 위한 것이다.

그러나, 이러한 한계 전류량(I_Lim)의 설정에도 불구하고, 도 2에 도시한 바와 같이, Vin이 커짐에 따라 스위칭 주파수(fs)가 커지게 되어 한계 입력 파워값(Pin^Lim)이 증가하게 된다. 이로 인해, Ids를 한계 전류량(I_Lim) 이하로 제어하여도 여전히 스위칭 소자에 과도한 스트레스가 부과될 수 있어 소자 파괴의 가능성이 상존하여 문제가 되어 왔다.

상술한 문제점을 해결하기 위한 대안으로, 스위칭 소자의 스위칭 주파수(fs)가 기준 주파수를 초과하는지의 여부를 판단하고, 기준 주파수를 초과하면 Vds 전압이 공진 파형의 두번째 밸리에 도달하였을 때 스위칭 소자를 턴 온 시키는 방식이 제안되었는데, 이를 도 3에 나타내었다.

도 3은 일반적인 유사 공진형 스위칭 방식으로 구동되는 SMPS의 스위칭 소자가 출력 부하(Output power, 이하 Po) 및 스위칭 주파수(fs)에 대응하여 Vds 전압이 공진 파형의 첫번째 밸리 또는 공진 파형의 두번째 밸리에 도달하였을 때 턴 온 되는 영역을 도시한 도면이다.

도 3에 도시한 바와 같이, 일반적인 유사 공진형 스위칭 방식으로 구동되는 SMPS는 출력 부하(Po)가 작아 스위칭 주파수(fs)가 기준 주파수보다 높으면, Vds 전압이 공진 파형의 두번째 밸리에 도달할 때에 스위칭 소자를 턴 온 시킨다. 반대로, 일반적인 유사 공진형 스위칭 방식으로 구동되는 SMPS는 출력 부하(Po)가 커서 스위칭 주파수(fs)가 기준 주파수보다 낮으면, Vds 전압이 공진 파형의 첫번째 밸리(First Valley)에 도달할 때에 스위칭 소자를 턴 온 시킨다.

즉, 일반적인 유사 공진형 스위칭 방식으로 구동되는 SMPS는 출력 부하(Po)의 크기가 작으면, Vds 전압이 공진 파형의 두번째 밸리에 도달할 때에 스위칭 소자를 턴 온 시킴으로써 스위칭 주파수(fs)가 일정 수준 이상으로 상승되는 것을 방지함으로써 스위칭 소자에 과도한 스트레스가 부과되는 것을 방지한다.

그러나, 상술한 일반적인 유사 공진형 스위칭 방식으로 구동되는 SMPS는 출력 부하(Po)의 변화로 인해, 스위칭 소자의 턴 온 시점이 스위칭 소자의 양단에 인가되는 전압(Vds)이 공진 파형의 첫번째 밸리에 도달하는 시점에서 공진 파형의 두번째 밸리에 도달하는 시점으로 변경되거나 또는 그 반대로 변경되는 순간에, 출력 전압(Vo)에 리플(Ripple)이 발생하게 되는 문제점이 있다. 특히, 이러한 리플은 SMPS가 CRT(Cathode Ray Tube) TV와 같은 화상 표시 장치에 이용될 때 스크린에 노이즈를 발생시키고, 이로 인해 고화질 TV를 구현하는 데에 있어 반드시 해결해야할 심각한 문제로 부각되고 있다.

이와 같은 문제점을 해결하기 위하여, 본 발명은 과도한 파워 입력으로 인한 소자 파괴를 방지함은 물론, 리플로 인한 스크린 노이즈를 제거할 수 있는 스위칭 모드 파워 서플라이 및 그 구동 방법을 제공한다.

본 발명의 특징에 따른 스위칭 모드 파워 서플라이는, 입력 전압을 변환하는 트랜스포머의 1차측의 제1 코일에 커플링되는 제1 스위칭 소자를 포함하며, 상기 제1 스위칭 소자의 동작에 따라 상기 트랜스포머의 2차측의 제2 코일 및 제3 코일에 전력을 공급하는 전력 공급부 및 상기 제2 코일에 발생되는 제1 전압에 대응하는 피드백 전압 및 상기 제1 스위칭 트랜지스터에 흐르는 전류에 대응하는 감지 신호 및 상기 제3 코일에 발생되는 제2 전압에 대응하는 제3 전압을 입력받아, 상기 제1 스위칭 트랜지스터의 온/오프를 제어하는 PWM 신호 발생부를 포함하고, 상기 PWM 신호 발생부는, 상기 입력 전압의 전압 레벨에 대응하여 상기 제1 스위칭 소자의 턴 온 시점을 결정하되, 상기 턴 온 시점은 상기 제2 코일에 연결되는 출력단의 부하 크기와는 무관하게 결정된다.

또한, 본 발명의 특징에 따른 스위칭 모드 파워 서플라이의 구동 방법은, 입력 전압을 변환하는 트랜스포머의 1차측의 제1 코일에 커플링되는 스위칭 소자의 동작에 따라 상기 트랜스포머의 2차측의 제2 코일 및 제3 코일에 전력을 공급하는 스위칭 모드 파워 서플라이의 구동 방법으로서, a) 상기 입력 전압과 기 설정된 제1 전압의 전압 레벨을 비교하는 단계, b) 상기 입력 전압이 상기 제1 전압보다 낮으면, 상기 스위칭 소자에 인가되는 전압이 공진 파형의 첫번째 밸리에 도달하는 시점에 상기 스위칭 소자를 턴 온 시키는 단계 및 c) 상기 입력 전압이 상기 제1 전압보다 높으면, 상기 스위칭 소자에 인가되는 전압이 공진 파형의 두번째 밸리에 도달하는 시점에 상기 스위칭 소자를 턴 온 시키는 단계를 포함한다.

또한, 본 발명의 특징에 따른 스위칭 모드 파워 서플라이의 구동 방법은, 입력 전압을 변환하는 트랜스포머의 1차측의 제1 코일에 커플링되는 스위칭 소자의 동작에 따라 상기 트랜스포머의 2차측의 제2 코일 및 제3 코일에 전력을 공급하는 스위칭 모드 파워 서플라이의 구동 방법으로서, a) 상기 스위칭 소자가 턴 온 되는 제1 시점으로부터 상기 제2 코일에 발생되는 제1 전압에 대응하는 피드백 전압의 크기에 대응되는 제1 기간 동안 제1 레벨을 유지하는 제1 신호를 생성하는 단계, b) 상기 제1 기간과 상기 스위칭 소자가 온(ON) 상태를 유지하는 제2 기간의 길이를 비교하는 단계, c) 상기 제1 기간이 상기 제2 기간보다 짧으면, 상기 스위칭 소자에 인가되는 전압이 공진 파형의 첫번째 밸리에 도달하는 시점에 상기 스위칭 소자를 턴 온 시키는 단계 및 d) 상기 제1 기간이 상기 제2 기간보다 길면, 상기 스위칭 소자에 인가되는 전압이 공진 파형의 두번째 밸리에 도달하는 시점에 상기 스위칭 소자를 턴 온 시키는 단계를 포함한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

또한, 명세서 전체에서, SMPS의 메인 스위치가 턴 오프 된 후, 메인 스위치의 양단 전압이 형성하는 공진 파형의 최저점을 "밸리"라고 명명하였다. 또한, 메인 스위치의 양단 전압이 형성하는 공진 파형의 첫번째 최저점을 "첫번째 밸리"로 명명하고, 메인 스위치의 양단 전압이 형성하는 공진 파형의 두번째 최저점을 "두번째 밸리"로 명명하였다.

이하, 본 발명의 실시예에 따른 스위칭 모드 파워 서플라이 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 SMPS는 전력 공급부(100), 출력부(200), 바이어스 전압 공급부(300), 싱크(Vsync) 전압 생성부(400), 피드백 회로부(500) 및 PWM 신호 발생부(600)를 포함한다.

전력 공급부(100)는 교류 입력(AC)을 정류하는 브리지 다이오드(BD), 정류된 전압을 평활화하기 위한 커패시터(Cin), 커패시터(Cin)에 일단이 연결되는 트랜스포머의 1차 코일(L1), 드레인이 트랜스포머의 1차 코일(L1)의 타단에 연결되는 메인 스위치인 스위칭 트랜지스터(Qsw) 및 스위칭 트랜지스터(Qsw)의 소스와 접지단 사이에 연결되어 스위칭 트랜지스터(Qsw)의 드레인에서 소스로 흐르는 전류량(이 하, Ids)를 감지하는 감지 저항(Rsense)을 포함한다.

전력 공급부(100)는 브리지 다이오드(BD) 및 커패시터(Cin)를 통해 입력 교류 전압(AC IN)을 직류 전압(Vin)으로 변환하고, 스위칭 트랜지스터(Qsw)의 듀티(Duty)에 따라 트랜스포머의 2차측, 즉 출력부(200)에 전력을 공급한다.

참고로, 도 4에서는 메인 스위치를 MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)으로 도시하였으나, 동일한 동작을 수행할 수 있는 다른 스위칭 소자로 대체될 수 있음은 물론이다.

출력부(200)는 트랜스포머의 2차 코일(L2), 트랜스포머의 2차 코일(L2)의 일단에 애노드가 연결되는 다이오드(D1), 다이오드(D1)의 캐소드와 접지 사이에 연결되는 커패시터(C1), 다이오드(D1)의 캐소드에 일단이 연결되는 저항(R1), 애노드가 저항(R1)의 타단에 연결되는 포토 다이오드(PD) 및 캐소드가 포토 다이오드(PD)의 캐소드에 연결되고 애노드가 접지단에 연결되는 제너 다이오드(ZD)를 포함한다. 여기에서, 커패시터(C1)의 양단에 걸리는 전압이 출력 전압(Vo)이며, 포토 다이오드(PD)로 흐르는 전류량은 출력 전압(Vo)의 크기에 따라 변경된다. 포토 다이오드(PD)는 피드백 회로부(500)의 포토 트랜지스터(PT)와 함께 포토 커플러(Photocoupler)를 이루며, 피드백 회로부(500)로 출력 전압(Vo)에 대응하는 정보를 제공한다.

바이어스 전압 공급부(300)는 트랜스포머의 2차 코일(L3), 트랜스포머의 2차 코일(L3)의 일단에 애노드가 연결되는 다이오드(D2) 및 다이오드(D2)의 캐소드와 접지 사이에 연결되는 커패시터(C2)를 포함한다. 바이어스 전압 공급부(300)는 스 위칭 트랜지스터(Qsw)가 온/오프를 반복함에 따라 트랜스포커의 2차 코일(L3)에 발생하는 전압(Vaux)에 의해 커패시터(C2)에 충전되는 바이어스 전압(Vcc)을 PWM 신호 발생부(600)로 공급한다. 여기에서, PWM 신호 발생부(600)는 일반적으로 집적 회로(Integrated Circuit; 이하 IC)로 구현되고, 바이어스 전압(Vcc)은 IC를 구동시키기 위한 전압이다.

싱크 전압 생성부(400)는 일단이 트랜스포머의 2차 코일(L3)의 일단에 연결되는 저항(R2), 일단이 저항(R2)의 타단에 연결되고 타단이 접지단에 연결되는 저항(R3)과 커패시터(C3) 및 캐소드가 커패시터(C3)의 일단에 연결되고 애노드가 접지단에 연결되는 다이오드(D3)를 포함한다. 싱크 전압 생성부(400)는 트랜스포머의 2차 코일(L3)에 발생되는 전압(Vaux)을 댐핑(Damping)시켜, 트랜스포머의 2차 코일(L3)에 발생되는 전압(Vaux)에 비해 보다 진폭이 작고 선형으로 변화하는 싱크 전압(Vsync)을 PWM 신호 발생부(600)로 공급한다.

피드백 회로부(500)는 출력부(200)의 포토 다이오드(PD)와 함께 포토 커플러(Photocoupler)를 이루는 포토 트랜지스터(PT) 및 포토 트랜지스터(PT)에 병렬로 연결되는 커패시터(C4)를 포함한다. 포토 트랜지스터(PT)는 출력부(200)의 포토 다이오드(PD)를 통해 흐르는 전류를 전달받아 구동되고, 이로 인해 출력 전압(Vo)이 높아지면 커패시터(C4)에 충전되는 피드백 전압(Vfb)이 낮아지고, 출력 전압(Vo)이 낮아지면 커패시터(C4)에 충전되는 피드백 전압(Vfb)이 높아진다.

PWM 신호 발생부(600)는 피드백 신호(Vfb) 및 Ids를 감지한 신호(Vsense)를 입력받아 피드백 신호(Vfb)와 Vsense 전압을 비교하고, 이 비교 결과에 따라 펄스 폭 변조(Pulse Width Modulation) 신호를 생성하여 스위칭 트랜지스터(Qsw)의 온/오프를 제어하는 게이트 제어신호(V_GS)로 출력한다. 여기에서, 피드백 신호(Vfb)는 출력 전압(Vo)에 대응하는 정보를 가지는 신호로서 스위칭 트랜지스터(Qsw)의 턴오프 시점을 결정하는데 사용된다.

도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 PWM 신호 발생부(600)는 비교기(610), 정전류 공급부(620), 비교기(630), SR 플립플롭(Flipflop)(640), NOR 게이트(650), 밸리(Valley) 선택부(660) 및 게이트 드라이버(670)를 포함한다.

비교기(610)는 비반전 입력단으로 입력되는 싱크 전압(Vsync)과 반전 입력단으로 입력되는 두 개의 기준 전압(Vref1, Vref2)을 비교하고, 그 비교 결과에 따라 하이 레벨 또는 로우 레벨 신호를 생성하여 밸리 선택부(660)로 전달한다. 여기에서, 기준 전압(Vref1, Vref2)은 회로 설계자에 의해 미리 설정되는 전압으로, 기준 전압(Vref2)은 기준 전압(Vref1)보다 높은 전압으로 설정된다. 비교기(610)는 싱크 전압(Vsync)이 기준 전압(Vref2)보다 높으면 하이 레벨신호를 출력하고, 싱크 전압이 기준 전압(Vref1)보다 낮으면 로우 레벨 신호를 출력한다. 한편, 싱크 전압(Vsync)이 기준 전압(Vref1)보다는 높고 기준 전압(Vref2)보다 낮은 경우, 비교기(610)는 이전 출력 신호를 그대로 유지하고, 이를 지속적으로 출력한다. 참고로, 도 5에서는 비교기(610)를 슈미트 트리거(Schmidt Trigger)로 도시하였으나, 동일한 동작을 수행할 수 있는 다른 소자로 대체될 수 있음은 물론이다.

정전류 공급부(620)는 일단이 Vcc1 전압을 공급하는 전원(Vcc1)에 연결되고, 타단이 피드백 회로부(500) 및 비교기(630)의 반전 입력단에 연결되는 전류원(I_FB)을 포함한다. 전류원(I_FB)은 정전류원으로, 전류원(I_FB)으로부터 피드백 회로부(500)로 흐르는 전류량은 커패시터(C4)에 충전되는 전압인 피드백 전압(Vfb)의 크기에 반비례하므로, 저항(R4)을 통해 접지단으로 흐르는 전류량은 피드백 전압(Vfb)에 비례한다. 이때, 전류원(I_FB)으로부터 공급되는 전류량은 저항(R4)에 인가되는 전압이 피드백 전압(Vfb)과 같도록 설정되고, 이로 인해 피드백 전압(Vfb)이 비교기(630)의 반전 입력단으로 입력된다.

비교기(630)는 비반전 입력단으로 입력되는 Vsense 전압과 반전 입력단으로 입력되는 피드백 전압(Vfb)을 비교하고, 그 비교 결과에 따라 하이 레벨 또는 로우 레벨 신호를 생성하여 SR 플립플롭(640)의 리셋 단(R)으로 전달한다.

SR 플립플롭(640)은 셋 단(S)으로 입력되는 밸리 선택 신호 및 리셋 단(R)으로 입력되는 비교기(630)의 출력 신호에 대응하여 반전 출력단(/Q)으로 출력되는 하이 레벨 또는 로우 레벨 신호를 NOR 게이트(650)로 전달한다.

NOR 게이트(650)는 두 개의 신호 입력단 중 하나의 신호 입력단(이하, A 입력단)으로 입력되는 밸리 선택 신호 및 다른 하나의 신호 입력단(이하, B 입력단)으로 입력되는 SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호를 논리 연산하여 하이 레벨 또는 로우 레벨 신호를 게이트 드라이버(670)로 전달한다.

밸리 선택부(660)는 피드백 전압(Vfb)과 비교기(610) 및 NOR 게이트(650)의 출력 신호를 입력받아 밸리 선택 신호를 생성하고, 생성된 밸리 선택 신호를 SR 플립플롭(640)의 셋 단(S) 및 NOR 게이트(650)의 A 입력단으로 전달한다.

게이트 드라이버(670)는 NOR 게이트(650)의 출력 신호에 대응하여 NOR 게이트(650)의 출력 신호가 하이 레벨이면 하이 레벨, NOR 게이트(650)의 출력 신호가 로우 레벨이면 로우 레벨이 되는 게이트 제어 신호(V_GS)를 생성하고, 생성된 게이트 제어 신호(V_GS)를 스위칭 트랜지스터(Qsw)의 제어 전극으로 전달함으로써 스위칭 트랜지스터(Qsw)의 온/오프를 제어한다.

도 6에 도시한 바와 같이, 본 발명의 실시예에 따른 밸리 선택부(660)는 Vc 전압 생성부(6601), 비교기(6602), SR 플립플롭(6603), 단안정 바이브레이터(One-Shot Vibrator, 6604), AND 게이트(6605, 6606), SR 플립플롭(6607), 스위치(6608), T 플립플롭(6609) 및 OR 게이트(6610)를 포함한다.

Vc 전압 생성부(6601)는 Vcc2 전압을 공급하는 전원(Vcc2)에 연결되는 전류원(Ic), 일단이 전류원(Ic)에 연결되고 타단이 접지단에 연결되는 커패시터(C5) 및 일단이 커패시터(C5)의 일단 및 비교기(6602)의 비반전 입력단의 접점에 연결되고 타단이 접지단에 연결되는 트랜지스터(Q1)를 포함한다. 트랜지스터(Q1)는 SR 플립플롭(6603) 반전 출력단(/Q)의 출력 신호가 하이 레벨이면 턴 온 되고, 로우 레벨이면 턴 오프 된다. 트랜지스터(Q1)가 턴 온 되어 있는 동안, 전류원(Ic)으로부터 공급되는 전류는 트랜지스터(Q1)를 통해 접지단으로 흐르게 되어 커패시터(C5)에 충전되는 Vc 전압은 접지 전압을 유지한다. 트랜지스터(Q1)가 턴 오프 되면, 전류원(Ic)으로부터 공급되는 전류가 커패시터(C5)로 흐르고, 이로 인해 커패시터(C5)에 충전되는 Vc 전압은 서서히 증가하게 된다. Vc 전압 생성부(6601)는 트랜지스터(Q1)의 온/오프에 따라 변하는 Vc 전압을 비교기(6602)의 비반전 입력단으로 공급한다.

비교기(6602)는 비반전 입력단을 통해 입력되는 Vc 전압 및 반전 입력단을 통해 입력되는 피드백 전압(Vfb)을 비교하고, 그 비교 결과에 따라 하이 레벨 또는 로우 레벨 신호를 생성하여 SR 플립플롭(6603)의 리셋 단(R)으로 전달한다.

SR 플립플롭(6603)은 셋 단(S)으로 입력되는 AND 로직(6605)의 출력 신호 및 리셋 단(R)으로 입력되는 비교기(6602)의 출력 신호에 대응하여, 비반전 출력단(Q)으로 출력되는 신호(이하, S1 신호)는 AND 게이트(6606)로 전달하고, 반전 출력단(/Q)으로 출력되는 신호(이하, S2 신호)는 Vc 전압 생성부(6601)의 트랜지스터(Q1)의 제어 전극으로 공급한다.

단안정 바이브레이터(6604)는 NOR 게이트(650)의 출력 신호를 입력받아 구동되는 AND 게이트(66041), 저항(R5) 및 커패시터(C6)를 포함하고, AND 게이트(66041)를 통해 NOR 게이트(650)의 출력 신호에 대응하는 신호(이하, S3 신호)를 AND 게이트(6605)로 전달한다. 여기에서, 단안정 바이브레이터(6604)의 출력 신호인 S1 신호는 NOR 게이트(650)의 출력 신호가 로우 레벨에서 하이 레벨로 변경되는 상승 에지(Rising Edge)에 하이 레벨로 변경되어 일정 시간 하이 레벨을 유지하다가 로우 레벨로 변경되는 신호이다.

AND 게이트(6605)는 두 개의 신호 입력단 중 하나의 신호 입력단(이하, A 입력단)으로 S3 신호를 입력받고, 다른 하나의 신호 입력단(이하, B 입력단)으로는 비교기(6602)의 출력 신호가 위상 반전된 신호를 입력받는다. AND 게이트(6605)는 A 입력단 및 B 입력단을 통해 입력된 신호를 AND 연산하여 생성되는 신호(이하, S4 신호)를 SR 플립플롭(6603)의 셋 단(S)으로 전달한다.

AND 게이트(6606)는 두 개의 신호 입력단 중 하나의 신호 입력단(이하, A 입력단)으로 NOR 게이트(650)의 출력 신호가 위상 반전된 신호를 입력받고, 다른 하나의 신호 입력단(이하, B 입력단)으로는 S1 신호를 입력받는다. AND 게이트(6606)는 A 입력단 및 B 입력단을 통해 입력된 신호를 AND 연산하여 생성되는 신호(이하, S5 신호)를 SR 플립플롭(6607)의 셋 단(S)으로 전달한다.

SR 플립플롭(6607)은 셋 단(S)으로 입력되는 S5 신호 및 리셋 단(R)으로 입력되는 NOR 게이트(650)의 출력 신호에 대응하여, 비반전 출력단(Q)을 통해 스위치(6608)의 온/오프를 제어하는 스위칭 제어 신호(이하, SV 신호)를 출력한다.

스위치(6608)는 비교기(610)의 출력 신호를 선택적으로 T 플립플롭(6609)으로 공급하기 위한 것으로, SR 플립플롭(6607) 비반전 출력단(Q)으로 출력되는 SV 신호에 대응하여 온/오프 구동된다. 즉, SV 신호가 하이 레벨이면 턴 온 되고, 로우 레벨이면 턴 오프 된다.

T 플립플롭(6609)은 스위치(6608)가 턴 온 상태일 때에만 비교기(610)의 출력 신호를 입력받아 이에 대응되는 신호(이하, CL1 신호)를 비반전 출력단(Q)을 통해 출력한다. 이때, 비교기(610)의 출력 신호가 하이 레벨이면, CL1 신호는 이전 상태의 출력 신호를 반전시킨 신호가 되고, 비교기(610)의 출력 신호가 로우 레벨이면, CL1 신호는 이전 상태의 출력 신호를 그대로 유지한다. 또한, CL1 신호는 스위치(6608)가 턴 오프 되면, 턴 오프 되기 이전의 하이 레벨 또는 로우 레벨 상태를 그대로 유지한다.

OR 게이트(6610)는 두 개의 신호 입력단 중 하나의 신호 입력단(이하, A 입력단)으로 입력되는 CL1 신호 및 다른 하나의 신호 입력단(이하, B 입력단)으로 입력되는 비교기(610)의 출력 신호(이하, CL2 신호)를 OR 연산하여 생성되는 밸리 선택 신호(이하, Vsel 신호)를 SR 플립플롭(640)의 셋 단(S) 및 NOR 게이트(650)의 A 입력단으로 전달한다.

도 5에 나타낸 본 발명의 실시예에 따른 PWM 신호 발생부(600)는 도 6에 나타낸 본 발명의 실시예에 따른 밸리 선택부(660)로부터 출력되는 Vsel 신호를 이용하여 스위칭 트랜지스터(Qsw)의 온/오프 시점을 결정하는데, 이를 설명하면 다음과 같다.

수학식 1은 스위칭 Ids의 최대값(이하, Ipk)과 스위칭 트랜지스터(Qsw)가 온(ON) 상태를 유지하는 시간(Ton)의 대응 관계를 나타낸다.

(여기에서, Lm은 트랜스포머의 1차 코일(L1)의 인덕턴스 값)

한편, 스위칭 트랜지스터(Qsw)가 온(ON) 상태를 유지하는 시간(Ton)은 피드 백 전압(Vfb)에 비례하므로, Ipk는 피드백 전압(Vfb)에 비례한다.

본 발명의 실시예에 따른 밸리 선택부(660)는 S1 신호를 V_GS 신호가 하이 레벨이 되는 시점, 즉 스위칭 트랜지스터(Qsw)가 턴 온 되는 시점부터 Ipk에 비례하는 소정 기간동안 하이 레벨을 유지하도록 설정한다. S1 신호가 하이 레벨을 유지하는 시간(이하, Ton^TH)을 수학식 2로 나타내었다.

(여기에서, K는 상수)

본 발명의 실시예에 따른 밸리 선택부(660)는 Ton^TH를 기준으로 V_GS 신호가 하이 레벨을 유지하는 시간(이하, Ton)이 Ton^TH보다 짧으면 Vds 전압이 공진 파형의 첫번째 밸리에 도달하는 시점에 스위칭 트랜지스터(Qsw)를 턴 온 시키기 위한 밸리 선택 신호(Vsel)를 출력한다. 반대로, Ton이 Ton^TH보다 길면, 본 발명의 실시예에 따른 밸리 선택부(660)는 Vds 전압이 공진 파형의 두번째 밸리에 도달하는 시점에 스위칭 트랜지스터(Qsw)를 턴 온 시키기 위한 밸리 선택 신호(Vsel)를 출력한다.

만약, Ton이 Ton^TH보다 짧은 경우, 즉, Ton < Ton^TH 일 때, 수학식 1을 수학식 2에 대입시키면, 수학식 3과 같이 나타낼 수 있다.

이때, Lm 및 K는 미리 설정되는 값이므로, 본 발명의 실시예에 따른 PWM 신호 발생부(600)는 입력 전압(Vin)이 Lm 및 K 값에 의해 설정되는 소정 레벨보다 낮으면, Vds 전압이 공진 파형의 첫번째 밸리에 도달하는 시점에 스위칭 트랜지스터(Qsw)를 턴 온 시키게 된다. 이와는 반대로, Ton이 Ton^TH보다 긴 경우, 즉 입력 전압(Vin)이 Lm 및 K 값에 의해 설정되는 소정 레벨보다 높은 경우, 본 발명의 실시예에 따른 PWM 신호 발생부(600)는 Vds 전압이 공진 파형의 두번째 밸리에 도달하는 시점에 스위칭 트랜지스터(Qsw)를 턴 온 시킨다.

즉, 본 발명의 실시예에 따른 PWM 신호 발생부(600)는 입력 전압(Vin)의 전압 레벨에 따라 스위칭 트랜지스터(Qsw)의 턴 온 시점을 변경시킨다. 그러나, 본 발명의 실시예에 따른 PWM 신호 발생부(600)는 입력 전압(Vin)을 직접적으로 센싱하지 않고, 입력 전압(Vin)의 레벨을 반영하는 Ids의 상승 속도에 대응하는 V_GS신호의 하이 레벨 유지 시간을 S1 신호가 하이 레벨을 유지하는 시간, 즉 Ton^TH과 비교함으로써 스위칭 트랜지스터(Qsw)의 턴 온 시점을 결정한다. 이하, 본 발명의 실시예에 따른 PWM 신호 발생부(600)의 입력 전압(Vin) 및 출력 부하(Po)에 대응하는 스위칭 트랜지스터(Qsw)의 턴 온 시점 선택을 도 7 및 도 8을 참조하여 설명한다.

도 7은 입력 전압(Vin)이 상승함에 따라 본 발명의 실시예에 따른 밸리 선택부(660)로부터 출력되는 밸리 선택 신호(Vsel) 및 이에 대응되는 스위칭 트랜지스터(Qsw)의 작동을 도시한 도면이다.

먼저, T1 시점에, 싱크 전압(Vsync)이 기준 전압(Vref1)보다 낮은 전압으로 하강함에 따라 비교기(610)의 출력 신호, 즉 CL2 신호가 로우 레벨로 변경된다. 이때, SV 신호는 로우 레벨을 유지하므로, CL1 신호는 이전 상태의 출력 신호인 로우 레벨을 유지하고, 이로 인해, Vsel 신호는 로우 레벨로 변경된다.

Vsel 신호가 로우 레벨로 변경되더라도 SR 플립플롭(640) 반전 출력단(/Q) 출력 신호는 로우 레벨을 유지하고, 이로 인해 V_GS신호는 하이 레벨로 변경된다. 이때, SR 플립플롭(6603)의 셋 단(S)으로 입력되는 S3 신호도 로우 레벨에서 하이 레벨로 변경되고, 이로 인해, S1 신호는 하이 레벨, S2 신호는 로우 레벨이 된다. S2 신호가 로우 레벨로 변경됨에 따라 Vc 전압 생성부(6601)의 트랜지스터(Q1)가 턴 오프되고, 이로 인해 커패시터(C5)에 충전되는 전압인 Vc 전압이 증가한다. 한편, V_GS 신호가 하이 레벨로 변경됨에 따라 스위칭 트랜지스터(Qsw)가 턴 온되고, 이로 인해 Ids는 점차 증가하고, 스위칭 트랜지스터(Qsw)의 드레인과 소스 간 전압차(Vds) 및 싱크 전압(Vsync)은 제로가 된다.

이때, SR 플립플롭(6607)의 셋 단(S)으로 입력되는 S5 신호가 로우 레벨을 유지하므로, SV 신호는 로우 레벨을 유지하고, 이로 인해 CL1 신호는 로우 레벨을 유지한다. 또한, 싱크 전압(Vsync)이 제로이므로, CL2 신호는 로우 레벨이 되어 Vsel 신호 또한 로우 레벨이 된다. 또한, SR 플립플롭(640)은 셋 단(S) 입력 신호인 Vsel 신호가 로우 레벨로 변경되지만 리셋 단(R) 입력 신호가 로우 레벨을 유지하므로, SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호는 여전히 로우 레벨을 유지한다. 이로 인해, V_GS 신호가 하이 레벨을 유지한다.

한편, S3 신호는 V_GS 신호가 하이 레벨로 변경되는 시점에서부터 일정 시간 동안만 하이 레벨을 유지하다가 로우 레벨로 변경되고, 이에 따라 S4 신호도 하이 레벨에서 로우 레벨로 변경된다. 그러나, S3 및 S4 신호가 변경되더라도 S1 신호 및 S2 신호는 각각 하이 레벨 및 로우 레벨을 유지하고, 이에 따라 S5, SV, CL1 신호 또한 변경되지 않으므로, V_GS 신호 또한 하이 레벨을 유지한다.

T2 시점에, T1 시점에서부터 증가하기 시작한 Vc 전압이 Vfb 전압에 도달함에 따라 비교기(6602)의 출력 신호가 하이 레벨로 변경되고, 이에 따라 S1 신호는 로우 레벨로 변경되고, S2 신호는 하이 레벨로 변경된다. S2 신호가 하이 레벨로 변경되면, 비교기(6602)의 출력 신호가 로우 레벨로 변경되지만, 이때, S1 신호 및 S2 신호는 각각 로우 레벨 및 하이 레벨을 유지한다. 이때, S1 신호가 변경되어도 S5 신호는 변경되지 않고, 이로 인해 SV, CL1 신호 또한 변경되지 않으므로, V_GS 신호 또한 하이 레벨을 유지한다.

T3 시점에, T1 시점에서부터 증가하기 시작한 Ids가 소정 레벨에 도달하여 Vsense 전압이 피드백 전압(Vfb)보다 높아지고, 이로 인해 비교기(630)의 출력 신호가 하이 레벨로 변경되고, SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호가 로 우 레벨에서 하이 레벨로 변경된다. 이때, V_GS 신호는 하이 레벨에서 로우 레벨로 변경되고, 이로 인해 스위칭 트랜지스터(Qsw)는 턴 오프 된다. 이때, 스위칭 트랜지스터(Qsw)가 턴 오프 되면, Ids 및 Vsense 전압은 제로가 되고, 이에 따라 비교기(630)은 로우 레벨 신호를 출력한다. 이때, SR 플립플롭(640) 반전 출력단(/Q) 출력 신호는 하이 레벨을 유지하고, S1 내지 S5 신호는 변경되지 않는다. 한편, 스위칭 트랜지스터(Qsw)가 턴 오프 됨에 따라 Vds 전압이 발생하고, 싱크 전압(Vsync)이 Vds 전압을 따라 증가하기 시작한다.

T4 시점은 T3 시점부터 증가하기 시작한 싱크 전압(Vsync)이 기준 전압(Vref2)보다 높아지는 시점이다. 싱크 전압(Vsync)이 기준 전압(Vref2)보다 높아짐에 따라, 비교기(610)의 출력 신호, 즉 CL2 신호가 하이 레벨로 변경된다. 이때, SV 신호는 여전히 로우 레벨이므로 스위치(6608)는 오프 상태이고, 이로 인해 CL1 신호는 여전히 로우 레벨을 유지한다. 한편, CL2 신호가 하이 레벨로 변경됨에 따라 SR 플립플롭(640)의 셋 단(S)으로 입력되는 신호, 즉 Vsel 신호는 하이 레벨로 변경되고, 이로 인해 SR 플립플롭(640) 반전 출력단(/Q) 출력 신호는 로우 레벨로 변경되며, V_GS 신호는 로우 레벨을 유지한다.

T5 시점은 Vds 전압이 공진 파형의 첫번째 밸리에 도달하는 시점이다. T5 시점에 싱크 전압(Vsync)은 기준 전압(Vref1)보다 낮은 전압으로 하강하고, 이로 인해 비교기(610)의 출력 신호, 즉 CL2 신호가 로우 레벨로 변경된다. 이때, Vsel 신호는 로우 레벨로 변경되고, SR 플립플롭(640) 반전 출력단(/Q) 출력 신호는 하 이 레벨로 변경된다. 이로 인해, V_GS 신호가 하이 레벨로 변경되어 스위칭 트랜지스터(Qsw)가 턴 온 된다. 한편, V_GS 신호가 하이 레벨로 변경됨에 따라, S3 및 S4 신호가 하이 레벨로 변경되고, 이로 인해 S1 신호는 하이 레벨, S2 신호는 로우 레벨로 변경된다. 이때, S5 신호 및 SV 신호는 변경되지 않고 로우 레벨을 유지한다.

한편, S3 신호는 V_GS 신호가 하이 레벨로 변경되는 시점에서부터 일정 시간 동안만 하이 레벨을 유지하다가 로우 레벨로 변경되고, 이에 따라 S4 신호도 하이 레벨에서 로우 레벨로 변경된다. 그러나, S3 및 S4 신호가 변경되더라도 S1 신호 및 S2 신호는 각각 하이 레벨 및 로우 레벨을 유지하고, 이에 따라 S5, SV, CL1 신호 또한 변경되지 않는다. 이때, CL2 신호가 로우 레벨이므로 Vsel 신호는 로우 레벨이 되나, 비교기(610) 및 SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호는 모두 로우 레벨이 되어 V_GS 신호는 하이 레벨을 유지한다. 한편, 스위칭 트랜지스터(Qsw)가 턴 온됨에 따라, Ids는 점차 증가하고, 스위칭 트랜지스터(Qsw)의 드레인과 소스 간 전압차(Vds) 및 싱크 전압(Vsync)은 제로가 된다. 이때, Ids는 입력 전압(Vin)의 상승으로 인해 T1 시점보다 높은 기울기로 상승한다.

T6 시점에, T5 시점에서부터 증가하기 시작한 Ids가 소정 레벨에 도달하여 Vsense 전압이 피드백 전압(Vfb)보다 높아지고, 이로 인해 비교기(630)의 출력 신호 및 SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호가 로우 레벨에서 하이 레벨 로 변경된다. 이때, V_GS 신호는 하이 레벨에서 로우 레벨로 변경되고, 이로 인해 스위칭 트랜지스터(Qsw)는 턴 오프 된다. 한편, V_GS 신호가 로우 레벨로 변경됨에 따라, AND 게이트(6606)의 A 입력단 및 B 입력단으로 입력되는 신호는 모두 하이 레벨로 변경된다. 이때, AND 게이트(6606)의 A 입력단 입력 신호는 하이 레벨로 곧장 변경되지만 AND 게이트(6606)의 B 입력단으로 입력되는 S1 신호는 단안정 바이브레이터(6604), AND 게이트(6605) 및 SR 플립플롭(6603)을 통한 신호 지연 시간으로 인해 A 입력단 입력 신호에 비해 늦게 하이 레벨로 변경된다. 이로 인해, V_GS 신호가 로우 레벨로 변경되는 시점에 AND 게이트(6605)의 출력 신호인 S5 신호는 잠시 로우 레벨을 유지하다가 하이 레벨로 변경되고, 이때 SV 신호가 하이 레벨로 변경된다. SV 신호가 하이 레벨로 변경될 때, 비교기(610)의 출력 신호는 로우 레벨이므로, CL1 신호, CL2 신호 및 Vsel 신호는 모두 로우 레벨을 유지한다. 한편, 스위칭 트랜지스터(Qsw)가 턴 오프 됨에 따라, Ids 및 Vsense 전압은 제로가 되고, 이로 인해 비교기(630)의 출력 신호는 로우 레벨로 변경되나, SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호는 하이 레벨을 유지한다. 또한, 스위칭 트랜지스터(Qsw)가 턴 오프 됨에 따라 Vds 전압이 발생하고, 싱크 전압(Vsync)이 Vds 전압을 따라 증가하기 시작한다.

T7 시점은 T6 시점부터 증가하기 시작한 싱크 전압(Vsync)이 기준 전압(Vref2)보다 높아지는 시점이다. 싱크 전압(Vsync)이 기준 전압(Vref2)보다 높아짐에 따라, 비교기(610)의 출력 신호, 즉 CL2 신호가 하이 레벨로 변경된다. 이 때, SV 신호는 하이 레벨이므로 스위치(6608)는 온 상태이고, 이로 인해 CL1 신호는 하이 레벨로 변경된다. CL1 신호 및 CL2 신호가 하이 레벨로 변경됨에 따라 SR 플립플롭(640)의 셋 단(S)으로 입력되는 신호, 즉 Vsel 신호는 하이 레벨로 변경되고, 이로 인해 SR 플립플롭(640) 반전 출력단(/Q) 출력 신호는 로우 레벨로 변경되고, V_GS 신호는 로우 레벨을 유지한다.

T8 시점에, T5 시점부터 증가하기 시작한 Vc 전압이 Vfb 전압에 도달함에 따라 비교기(6602)의 출력 신호가 하이 레벨로 변경되고, 이에 따라 S1 신호는 로우 레벨로 변경되고, S2 신호는 하이 레벨로 변경된다. S2 신호가 하이 레벨로 변경되면, 비교기(6602)의 출력 신호가 로우 레벨로 변경되지만, 이때, S1 신호 및 S2 신호는 각각 로우 레벨 및 하이 레벨을 유지한다. 한편, S1 신호가 로우 레벨로 변경됨에 따라 S5 신호가 로우 레벨로 변경되지만, SV 신호는 하이 레벨을 유지한다. 이에 따라 CL1 및 Vsel 신호는 하이 레벨을 유지하고, V_GS 신호는 로우 레벨을 유지한다.

T9 시점은 Vds 전압이 공진 파형의 첫번째 밸리에 도달하는 시점이다. T9 시점에 싱크 전압(Vsync)은 기준 전압(Vref1)보다 낮은 전압으로 하강하고, 이로 인해 비교기(610)의 출력 신호, 즉 CL2 신호가 로우 레벨로 변경된다. 이때, SV 신호는 하이 레벨이고 CL2 신호가 로우 레벨이므로, CL1 신호는 이전 상태의 출력 신호인 하이 레벨을 유지한다. 이로 인해, Vsel 신호는 하이 레벨을 유지하고, V_GS 신호는 로우 레벨을 유지한다.

T10 시점은 Vds 전압이 공진으로 인해 상승함에 따라 싱크 전압(Vsync)이 기준 전압(Vref2)보다 높은 전압으로 상승하는 시점이다. 싱크 전압(Vsync)이 기준 전압(Vref2)보다 높아짐에 따라, 비교기(610)의 출력 신호, 즉 CL2 신호는 하이 레벨로 변경된다. 이때, SV 신호는 하이 레벨이므로, CL1 신호는 이전 상태의 출력 신호를 반전시킨 로우 레벨이 되고, Vsel 신호는 하이 레벨을 유지하므로 V_GS 신호는 로우 레벨을 유지한다.

T11 시점은 Vds 전압이 공진 파형의 두번째 밸리에 도달하는 시점이다. T11 시점에 싱크 전압(Vsync)은 기준 전압(Vref1)보다 낮은 전압으로 하강하고, 이로 인해 비교기(610)의 출력 신호, 즉 CL2 신호가 로우 레벨로 변경된다. 이때, CL1 신호는 이전 상태의 출력 신호인 로우 레벨을 유지하고, 이로 인해, Vsel 신호는 로우 레벨로 변경된다. Vsel 신호가 로우 레벨로 변경되더라도 SR 플립플롭(640) 반전 출력단(/Q) 출력 신호는 로우 레벨을 유지하고, 이로 인해 V_GS신호는 하이 레벨로 변경되어 스위칭 트랜지스터(Qsw)가 턴 온 된다. 한편, V_GS 신호가 하이 레벨로 변경됨에 따라 S3 및 S4 신호가 하이 레벨로 변경되고, 이로 인해 S1 신호는 하이 레벨, S2 신호는 로우 레벨로 변경된다. S2 신호가 로우 레벨로 변경됨에 따라 Vc 전압 생성부(6601)의 트랜지스터(Q1)가 턴 오프되고, 이로 인해 커패시터(C5)에 충전되는 전압인 Vc 전압이 증가한다. 한편, 스위칭 트랜지스터(Qsw)가 턴 온됨에 따라 Ids는 점차 증가하고, 스위칭 트랜지스터(Qsw)의 드레인과 소스 간 전압차(Vds) 및 싱크 전압(Vsync)은 제로가 된다. 이때, Ids는 입력 전압(Vin)의 상승 으로 인해 T5 시점보다 높은 기울기로 상승한다.

이때, S5 신호는 로우 레벨을 유지하지만, SV 신호는 로우 레벨로 변경되고, 이로 인해 CL1 신호는 로우 레벨을 유지한다. 또한, 싱크 전압(Vsync)이 제로이므로, CL2 신호 및 Vsel 신호 또한 로우 레벨이 된다. 또한, SR 플립플롭(640)은 셋 단(S) 입력 신호인 Vsel 신호가 로우 레벨로 변경되지만 리셋 단(R) 입력 신호가 로우 레벨을 유지하므로, SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호는 여전히 로우 레벨을 유지한다. 이로 인해, V_GS 신호가 하이 레벨을 유지한다.

한편, T12 기간 이후는 상술한 T6 시점 이후를 동일하게 반복하므로 부연하여 설명하지 않는다.

도 7에 나타낸 바와 같이, 입력 전압(Vin)이 상승함에 따라 Ids가 상승하는 기울기가 커지게 되고, 이로 인해 V_GS 신호가 하이 레벨을 유지하는 기간(Ton)은 점차 짧아지게 된다. 이때, 피드백 전압(Vfb)는 일정하고, 이로 인해 S1 신호가 하이 레벨을 유지하는 기간(Ton^TH)은 일정하게 유지되므로 입력 전압(Vin)의 변동에 대응하여 스위칭 트랜지스터(Qsw)의 온/오프 시점을 변경할 수 있다.

본 발명의 실시예에 따른 PWM 신호 발생부(600)는 S1 신호를 V_GS 신호가 하이 레벨로 변경됨과 동시에 하이 레벨로 변경시키고, S1 신호가 로우 레벨로 천이된 이후에 V_GS신호가 로우 레벨로 천이되면, Vds 전압이 공진 파형의 첫번째 밸리에 도달하는 시점에 스위칭 트랜지스터(Qsw)를 턴 온 시킨다. 반대로, 본 발명의 실시예에 따른 PWM 신호 발생부(600)는 S1 신호가 로우 레벨로 천이되기 전에 V_GS신호가 로우 레벨로 천이되면, Vds 전압이 공진 파형의 첫번째 밸리에 도달하는 시점에 스위칭 트랜지스터(Qsw)를 턴 온 시킨다.

이와 같이 동작하는 본 발명의 실시예에 따른 SMPS는 TV가 구동되는 전체 전압 범위, 즉, 90 볼트(Volt) 내지 265 볼트(Volt)의 범위 내에서 안정적으로 동작한다. 이로 인해, 본 발명의 실시예에 따른 SMPS는, 일반적인 유사 공진형 스위칭 방식으로 구동되는 SMPS와는 달리, 스위칭 트랜지스터(Qsw)의 턴 온 시점이 변경되더라도, 출력 전압(Vo)에 리플(Ripple)이 발생하지 않고, 이로 인해 스크린 노이즈 없는 고화질 TV를 구현할 수 있다.

한편, 본 발명의 실시예에 따른 SMPS는 입력 전압(Vin)에 비례하여 커지는 스위칭 주파수(fs)로 인한 한계 입력 파워값(Pin^Lim)의 증가를 방지하기 위해, 입력 전압(Vin)이 높을 때에는 Vds 전압이 공진 파형의 두번째 밸리에 도달하는 시점에서만 스위칭 트랜지스터(Qsw)를 턴 온 시키는 데, 이를 도 8을 참조하여 설명한다.

먼저, T1 시점에, 싱크 전압(Vsync)이 기준 전압(Vref1)보다 낮은 전압으로 하강함에 따라 비교기(610)의 출력 신호, 즉 CL2 신호가 로우 레벨로 변경된다. 이때, SV 신호는 로우 레벨로 변경되므로, CL1 신호는 이전 상태의 출력 신호인 로우 레벨을 유지하고, 이로 인해, Vsel 신호는 로우 레벨로 변경된다.

Vsel 신호가 로우 레벨로 변경되더라도 SR 플립플롭(640) 반전 출력단(/Q) 출력 신호는 로우 레벨을 유지하고, 이로 인해 V_GS신호는 하이 레벨로 변경되어 스위칭 트랜지스터(Qsw)가 턴 온 된다. 한편, V_GS 신호가 하이 레벨로 변경됨에 따라 S3 및 S4 신호가 하이 레벨로 변경되고, 이로 인해 S1 신호는 하이 레벨, S2 신호는 로우 레벨로 변경된다. S2 신호가 로우 레벨로 변경됨에 따라 Vc 전압 생성부(6601)의 트랜지스터(Q1)가 턴 오프되고, 이로 인해 커패시터(C5)에 충전되는 전압인 Vc 전압이 증가한다. 한편, 스위칭 트랜지스터(Qsw)가 턴 온됨에 따라 Ids는 점차 증가하고, 스위칭 트랜지스터(Qsw)의 드레인과 소스 간 전압차(Vds) 및 싱크 전압(Vsync)은 제로가 된다.

T2 시점에, T1 시점에서부터 증가하기 시작한 Ids가 소정 레벨에 도달하여 Vsense 전압이 피드백 전압(Vfb)보다 높아지고, 이로 인해 비교기(630)의 출력 신호 및 SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호가 로우 레벨에서 하이 레벨로 변경된다. 이때, V_GS 신호는 하이 레벨에서 로우 레벨로 변경되고, 이로 인해 스위칭 트랜지스터(Qsw)는 턴 오프 된다. 한편, V_GS 신호가 로우 레벨로 변경됨에 따라, AND 게이트(6606)의 A 입력단 및 B 입력단으로 입력되는 신호는 모두 하이 레벨로 변경된다. 이때, AND 게이트(6606)의 A 입력단 입력 신호는 하이 레벨로 곧장 변경되지만 AND 게이트(6606)의 B 입력단으로 입력되는 S1 신호는 단안정 바이브레이터(6604), AND 게이트(6605) 및 SR 플립플롭(6603)을 통한 신호 지연 시간으로 인해 A 입력단 입력 신호에 비해 늦게 하이 레벨로 변경된다. 이로 인해, V_GS 신호가 로우 레벨로 변경되는 시점에 AND 게이트(6605)의 출력 신호인 S5 신호는 잠시 로우 레벨을 유지하다가 하이 레벨로 변경되고, 이때 SV 신호가 하이 레벨로 변경된다. SV 신호가 하이 레벨로 변경될 때, 비교기(610)의 출력 신호는 로우 레벨이므로, CL1 신호, CL2 신호 및 Vsel 신호는 모두 로우 레벨을 유지한다. 한편, 스위칭 트랜지스터(Qsw)가 턴 오프 됨에 따라, Ids 및 Vsense 전압은 제로가 되고, 이로 인해 비교기(630)의 출력 신호는 로우 레벨로 변경되나, SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호는 하이 레벨을 유지한다. 또한, 스위칭 트랜지스터(Qsw)가 턴 오프 됨에 따라 Vds 전압이 발생하고, 싱크 전압(Vsync)이 Vds 전압을 따라 증가하기 시작한다.

T3 시점에, T1 시점부터 증가하기 시작한 Vc 전압이 Vfb 전압에 도달함에 따라 비교기(6602)의 출력 신호가 하이 레벨로 변경되고, 이에 따라 S1 신호는 로우 레벨로 변경되고, S2 신호는 하이 레벨로 변경된다. S2 신호가 하이 레벨로 변경되면, 비교기(6602)의 출력 신호가 로우 레벨로 변경되지만, 이때, S1 신호 및 S2 신호는 각각 로우 레벨 및 하이 레벨을 유지한다. 한편, S1 신호가 로우 레벨로 변경됨에 따라 S5 신호는 로우 레벨로 변경되고, SV 신호는 하이 레벨로 변경된다. 이때 비교기(610)의 출력 신호는 하이 레벨이므로, CL1 신호, CL2 신호 및 Vsel 신호는 모두 하이 레벨로 변경되고, V_GS 신호는 로우 레벨을 유지한다.

T4 시점은 Vds 전압이 공진 파형의 첫번째 밸리에 도달하는 시점이다. T4 시점에 싱크 전압(Vsync)은 기준 전압(Vref1)보다 낮은 전압으로 하강하고, 이로 인해 비교기(610)의 출력 신호, 즉 CL2 신호가 로우 레벨로 변경된다. 이때, SV 신호는 하이 레벨이고 CL2 신호가 로우 레벨이므로, CL1 신호는 이전 상태의 출력 신호인 하이 레벨을 유지한다. 이로 인해, Vsel 신호는 하이 레벨을 유지하고, V_GS 신호는 로우 레벨을 유지한다.

T5 시점은 Vds 전압이 공진으로 인해 상승함에 따라 싱크 전압(Vsync)이 기준 전압(Vref2)보다 높은 전압으로 상승하는 시점이다. 싱크 전압(Vsync)이 기준 전압(Vref2)보다 높아짐에 따라, 비교기(610)의 출력 신호, 즉 CL2 신호는 하이 레벨로 변경된다. 이때, SV 신호는 하이 레벨이므로, CL1 신호는 이전 상태의 출력 신호를 반전시킨 로우 레벨이 되고, Vsel 신호는 하이 레벨을 유지하므로 V_GS 신호는 로우 레벨을 유지한다.

T6 시점은 Vds 전압이 공진 파형의 두번째 밸리에 도달하는 시점이다. T6 시점에 싱크 전압(Vsync)은 기준 전압(Vref1)보다 낮은 전압으로 하강하고, 이로 인해 비교기(610)의 출력 신호, 즉 CL2 신호가 로우 레벨로 변경된다. 이때, CL1 신호는 이전 상태의 출력 신호인 로우 레벨을 유지하고, 이로 인해, Vsel 신호는 로우 레벨로 변경된다. Vsel 신호가 로우 레벨로 변경되더라도 SR 플립플롭(640) 반전 출력단(/Q) 출력 신호는 로우 레벨을 유지하고, 이로 인해 V_GS신호는 하이 레벨로 변경되어 스위칭 트랜지스터(Qsw)가 턴 온 된다. 한편, V_GS 신호가 하이 레벨로 변경됨에 따라 S3 및 S4 신호가 하이 레벨로 변경되고, 이로 인해 S1 신호는 하이 레벨, S2 신호는 로우 레벨로 변경된다. S2 신호가 로우 레벨로 변경됨에 따라 Vc 전압 생성부(6601)의 트랜지스터(Q1)가 턴 오프되고, 이로 인해 커패시터(C5)에 충전되는 전압인 Vc 전압이 증가한다. 한편, 스위칭 트랜지스터(Qsw)가 턴 온됨에 따라 Ids는 점차 증가하고, 스위칭 트랜지스터(Qsw)의 드레인과 소스 간 전압차(Vds) 및 싱크 전압(Vsync)은 제로가 된다.

T7 시점에, T6 시점에서부터 증가하기 시작한 Ids가 소정 레벨에 도달하여 Vsense 전압이 피드백 전압(Vfb)보다 높아지고, 이로 인해 비교기(630)의 출력 신호 및 SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호가 로우 레벨에서 하이 레벨로 변경된다. 이때, V_GS 신호는 하이 레벨에서 로우 레벨로 변경되고, 이로 인해 스위칭 트랜지스터(Qsw)는 턴 오프 된다. 한편, V_GS 신호가 로우 레벨로 변경됨에 따라, AND 게이트(6606)의 A 입력단 및 B 입력단으로 입력되는 신호는 모두 하이 레벨로 변경된다. 이때, AND 게이트(6606)의 A 입력단 입력 신호는 하이 레벨로 곧장 변경되지만 AND 게이트(6606)의 B 입력단으로 입력되는 S1 신호는 단안정 바이브레이터(6604), AND 게이트(6605) 및 SR 플립플롭(6603)을 통한 신호 지연 시간으로 인해 A 입력단 입력 신호에 비해 늦게 하이 레벨로 변경된다. 이로 인해, V_GS 신호가 로우 레벨로 변경되는 시점에 AND 게이트(6605)의 출력 신호인 S5 신호는 잠시 로우 레벨을 유지하다가 하이 레벨로 변경되고, 이때 SV 신호가 하이 레벨로 변경된다. SV 신호가 하이 레벨로 변경될 때, 비교기(610)의 출력 신호는 로우 레벨이므로, CL1 신호, CL2 신호 및 Vsel 신호는 모두 로우 레벨을 유지한다. 한편, 스위칭 트랜지스터(Qsw)가 턴 오프 됨에 따라, Ids 및 Vsense 전압은 제로가 되고, 이로 인해 비교기(630)의 출력 신호는 로우 레벨로 변경되나, SR 플립플롭(640) 반전 출력단(/Q)의 출력 신호는 하이 레벨을 유지한다. 또한, 스위칭 트랜지스터(Qsw)가 턴 오프 됨에 따라 Vds 전압이 발생하고, 싱크 전압(Vsync)이 Vds 전압을 따라 증가하기 시작한다.

T8 시점에, T6 시점부터 증가하기 시작한 Vc 전압이 Vfb 전압에 도달함에 따라 비교기(6602)의 출력 신호가 하이 레벨로 변경되고, 이에 따라 S1 신호는 로우 레벨로 변경되고, S2 신호는 하이 레벨로 변경된다. S2 신호가 하이 레벨로 변경되면, 비교기(6602)의 출력 신호가 로우 레벨로 변경되지만, 이때, S1 신호 및 S2 신호는 각각 로우 레벨 및 하이 레벨을 유지한다. 한편, S1 신호가 로우 레벨로 변경됨에 따라 S5 신호는 로우 레벨로 변경되고, SV 신호는 하이 레벨로 변경된다. 이때 비교기(610)의 출력 신호는 하이 레벨이므로, CL1 신호, CL2 신호 및 Vsel 신호는 모두 하이 레벨로 변경되고, V_GS 신호는 로우 레벨을 유지한다.

한편, T9 기간 이후는 상술한 T4 시점 이후를 동일하게 반복하므로 부연하여 설명하지 않는다.

도 8에 나타낸 바와 같이, 출력 부하(Po)가 커짐에 따라 피드백 전압(Vfb)이높아지게 된다. 이로 인해, Ids의 상승 기울기는 동일하게 유지되나 Ids의 최고치(Ipk)는 점차 상승하게 된다. 이때, V_GS 신호가 하이 레벨을 유지하는 기간(Ton) 및 S1 신호가 하이 레벨을 유지하는 기간(Ton^TH)이 모두 동일한 비율로 점진적으로 길어지게 되고, 이로 인해 출력 부하(Po)와는 무관하게 입력 전압(Vin)의 변동에 대응하여 스위칭 트랜지스터(Qsw)의 온/오프 시점을 변경할 수 있다.

본 발명의 실시예에 따른 SMPS는 입력 전압(Vin)이 높을 때에는 Vds 전압이 공진 파형의 두번째 밸리에 도달하는 시점에서만 스위칭 트랜지스터(Qsw)를 턴 온 시킨다. 즉, 본 발명의 실시예에 다른 SMPS는 일반적인 SMPS와는 달리 입력 전압(Vin)에 비례하여 커지는 스위칭 주파수(fs)로 인해 한계 입력 파워값(Pin^Lim)이 증가하지 않고, 이로 인해 스위칭 트랜지스터(Qsw)에 과도한 스트레스가 부가되지 않게되어 안정적인 동작을 구현할 수 있다.

이하, 일반적인 유사 공진형 스위칭 방식으로 구동되는 SMPS 및 본 발명의 실시예에 따른 SMPS의 구동을 도 9 및 도 10을 참조하여 비교한다.

도 9는 도 3에 나타낸 일반적인 유사 공진형 스위칭 방식으로 구동되는 SMPS가 입력 전압(Vin) 및 출력 부하(Po)에 대응하여 스위칭 트랜지스터(Qsw)의 양단에 인가되는 전압(Vds)이 공진 파형의 첫번째 밸리(First Valley) 또는 공진 파형의 두번째 밸리(Second Valley)에 도달하였을 때 턴 온 되는 영역을 도시한 도면이다. 그리고, 도 10은 본 발명의 실시예에 따른 SMPS가 입력 전압(Vin) 및 출력 부하(Po)에 대응하여 스위칭 트랜지스터(Qsw)의 양단에 인가되는 전압(Vds)이 공진 파형의 첫번째 밸리(First Valley) 또는 공진 파형의 두번째 밸리(Second Valley)에 도달하였을 때 턴 온 되는 영역을 도시한 도면이다.

도 9 및 도 10에 나타낸 바와 같이, 본 발명의 실시예에 따른 SMPS는 일반적인 SMPS와 달리, 출력 부하(Po)와는 무관하게 입력 전압(Vin)의 레벨에만 대응하여 Vds 전압이 공진 파형의 첫번째 밸리(First Valley)에 도달하였을 때 또는 공진 파형의 두번째 밸리(Second Valley)에 도달하였을 때 중 어느 한 시점에 스위칭 트랜지스터(Qsw)를 턴 온 시킨다.

상술한 본 발명의 실시예에 따른 SMPS는 출력 부하(Po)와는 관계없이 입력 전압(Vin)의 전압 레벨에 따라 스위칭 트랜지스터(Qsw)의 턴 온 시점을 변경시키되, 입력 전압(Vin)을 직접적으로 센싱하지 않고, 입력 전압(Vin)의 레벨을 반영하는 Ids의 상승 속도에 대응하는 V_GS신호의 하이 레벨 유지 시간을 Ids의 피크 치(Ipk)에 대응하는 Ton^TH과 비교함으로써 스위칭 트랜지스터(Qsw)의 턴 온 시점을 결정한다. 이로 인해, 리플로 인한 스크린 노이즈 또는 소자 파괴의 위험성을 제거할 수 있어 안정적인 동작을 보장할 수 있는 SMPS를 구현할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

본원 발명에 따르면, 출력 부하(Po)와는 관계없이 입력 전압(Vin)의 전압 레벨에 대응하여 스위칭 트랜지스터(Qsw)의 턴 온 시점을 결정함으로써, 리플로 인한 스크린 노이즈 및 과도한 파워 입력으로 인한 소자 파괴의 위험을 제거할 수 있는 SMPS를 구현할 수 있다.

Claims

입력 전압을 변환하는 트랜스포머의 1차측의 제1 코일에 커플링되는 제1 스위칭 소자를 포함하며, 상기 제1 스위칭 소자의 동작에 따라 상기 트랜스포머의 2차측의 제2 코일 및 제3 코일에 전력을 공급하는 전력 공급부 및

상기 제2 코일에 발생되는 제1 전압에 대응하는 피드백 전압 및 상기 제1 스위칭 소자에 흐르는 전류에 대응하는 감지 신호 및 상기 제3 코일에 발생되는 제2 전압에 대응하는 제3 전압을 입력받아, 상기 제1 스위칭 소자의 온/오프를 제어하는 PWM 신호 발생부를 포함하고,

상기 PWM 신호 발생부는,

상기 입력 전압의 전압 레벨에 대응하여 상기 제1 스위칭 소자의 턴 온 시점을 결정하되, 상기 턴 온 시점은 상기 제2 코일에 연결되는 출력단의 부하 크기와는 무관한 스위칭 모드 파워 서플라이.
제1항에 있어서,

상기 PWM 신호 발생부는,

상기 입력 전압이 기 설정된 제1 전압보다 낮으면, 상기 제1 스위칭 소자에 인가되는 전압이 공진 파형의 첫번째 밸리에 도달하는 시점에 상기 제1 스위칭 소자를 턴 온 시키고,

상기 입력 전압이 상기 제1 전압보다 높으면, 상기 제1 스위칭 소자에 인가 되는 전압이 공진 파형의 두번째 밸리에 도달하는 시점에 상기 제1 스위칭 소자를 턴 온 시키는 스위칭 모드 파워 서플라이.
제2항에 있어서,

상기 PWM 신호 발생부는,

상기 제3 전압을 제1 및 제2 기준 전압과 비교하고, 상기 비교 결과 상기 제3 전압이 상기 제1 기준 전압보다 낮으면 제1 레벨이고, 상기 제3 전압이 상기 제2 기준 전압보다 높으면 제2 레벨인 제1 신호를 출력하는 제1 비교기;

상기 피드백 전압 및 상기 감지 신호를 비교하고, 상기 비교 결과 상기 감지 신호가 상기 피드백 전압보다 높으면 제3 레벨이고, 상기 감지 신호가 상기 피드백 전압보다 낮으면 제4 레벨인 제2 신호를 출력하는 제2 비교기;

상기 피드백 전압, 상기 제1 신호 및 제3 신호를 입력받아 상기 제1 스위칭 소자의 턴 온 시점을 결정하는 밸리 선택 신호를 출력하는 밸리 선택부;

상기 밸리 선택 신호 및 상기 제2 신호를 각각 제1단 및 제2단으로 입력받고, 상기 밸리 선택 신호가 제5 레벨을 유지하는 동안, 상기 제2 신호가 상기 제3 레벨에서 상기 제4 레벨로 변경되거나 상기 제4 레벨에서 상기 제3 레벨로 변경되는 경우에 제6 레벨인 제4 신호를 출력하는 제1 논리 연산부; 및

상기 밸리 선택 신호 및 상기 제4 신호를 논리 연산하여, 상기 밸리 선택 신호가 상기 제5 레벨이고, 상기 제4 신호가 제7레벨인 경우에 제8 레벨인 상기 제3 신호를 출력하는 제2 논리 연산부;

를 포함하는 스위칭 모드 파워 서플라이.
제3항에 있어서,

상기 PWM 신호 발생부는,

상기 제3 신호가 제9 레벨에서 상기 제8 레벨로 변경되면 상기 제1 스위칭 소자를 턴 온 시키고, 상기 제8 레벨에서 상기 제9 레벨로 변경되면 상기 제1 스위칭 소자를 턴 오프 시키는 게이트 드라이버를 더 포함하는 스위칭 모드 파워 서플라이.
제4항에 있어서,

상기 밸리 선택부는,

제3단 및 제4단 각각을 통해 입력되는 상기 피드백 전압 및 제4 전압을 비교하여, 상기 제4 전압이 상기 피드백 전압보다 높을 때 제10 레벨이고 상기 제4 전압이 상기 피드백 전압보다 낮을 때 제11 레벨인 제5 신호를 출력하는 제3 비교기;

상기 제3 신호가 상기 제9 레벨에서 상기 제10 레벨로 변경되는 시점으로부터 제1 기간 내에 상기 제5 신호가 상기 제11 레벨인 경우에 제12 레벨인 제6 신호를 출력하는 제1 신호 생성부;

상기 제6 신호 및 상기 제5 신호를 각각 제5단 및 제6단으로 입력받고, 제1 출력단을 통해 상기 제5 신호가 상기 제11레벨을 유지하는 동안, 상기 제6 신호가 상기 제12 레벨에서 제13레벨로 변경되거나 상기 제13레벨에서 상기 제12레벨로 변경되는 경우에 제14레벨인 제7 신호를 출력하는 제3 논리 연산부;

상기 제3 신호가 상기 제9 레벨을 유지하는 동안, 상기 제7 신호가 상기 제14 레벨을 유지하거나 상기 제14 레벨에서 제15 레벨로 변경되는 경우에 제16 레벨인 제8 신호를 출력하는 제2 신호 생성부; 및

상기 제1 신호가 상기 제2 레벨이거나 또는 상기 제8 신호가 상기 제16 레벨을 유지하는 동안, 상기 제1 신호가 상기 제1 레벨에서 상기 제2 레벨로 변경되거나 상기 제2 레벨에서 상기 제1 레벨로 변경되는 경우에 제17 레벨인 상기 밸리 선택 신호를 출력하는 제3 신호 생성부;

를 포함하는 스위칭 모드 파워 서플라이.
제5항에 있어서,

상기 밸리 선택부는 상기 제4 전압을 공급하는 전압 공급부를 더 포함하고,

상기 전압 공급부는,

일단이 제5 전압을 공급하는 제1 전원에 연결되는 제1 전류원;

일단이 상기 제1 전류원의 타단 및 상기 제4단의 접점에 연결되고 타단이 제6 전압을 공급하는 제2 전원에 연결되는 제1 커패시터; 및

제1 전극이 상기 제1 커패시터의 일단에 연결되고 제2 전극이 상기 제2 전원에 연결되는 제2 스위칭 소자를 포함하며, 상기 제2 스위칭 소자는 상기 제3 논리 연산부의 제2 출력단을 통해 출력되는 제9 신호에 의해 온/오프 제어되는 스위칭 모드 파워 서플라이.
제6항에 있어서,

상기 제3 논리 연산부는,

상기 제6 신호가 상기 제13 레벨을 유지하는 동안, 상기 제5 신호가 상기 제10 레벨에서 상기 제11 레벨로 변경되거나 상기 제11 레벨에서 상기 제10 레벨로 변경되는 경우에 상기 제2 스위칭 소자를 턴 온 시키는 제18 레벨인 상기 제9 신호를 출력하는 스위칭 모드 파워 서플라이.
제5항에 있어서,

상기 제1 신호 생성부는,

상기 제1 기간동안 제18 레벨이고, 상기 제1 기간이 종료되면 제19 레벨로 복귀하는 제9 신호를 생성하는 제4 신호 생성부; 및

상기 제9 신호가 상기 제18 레벨이고, 상기 제5 신호가 제11 레벨인 경우에 상기 제12 레벨인 상기 제6 신호를 출력하는 제4 논리 연산부;

를 포함하는 스위칭 모드 파워 서플라이.
제8항에 있어서,

상기 제4 신호 생성부는 단안정 바이브레이터(One-Shot Vibrator)인 스위칭 모드 파워 서플라이.
제5항에 있어서,

상기 제2 신호 생성부는,

상기 제3 신호가 상기 제9 레벨이고, 상기 제7 신호가 상기 제14 레벨인 경우에 제18 레벨인 제9 신호를 출력하는 제4 논리 연산부; 및

상기 제9 신호 및 상기 제3 신호를 각각 제7단 및 제8단으로 입력받고, 상기 제3 신호가 상기 제9 레벨을 유지하는 동안, 상기 제9 신호가 상기 제18 레벨에서 19 레벨로 변경되거나 상기 제19 레벨에서 상기 제18 레벨로 변경되는 경우에 상기 제16 레벨인 상기 제8 신호를 출력하는 제5 논리 연산부;

를 포함하는 스위칭 모드 파워 서플라이.
제5항에 있어서,

상기 제3 신호 생성부는,

상기 제1 신호가 상기 제1 레벨이면 이전 출력 신호를 그대로 출력하고, 상기 제2 신호가 상기 제2 레벨이면 상기 이전 출력 신호를 반전시켜 출력하는 제4 논리 연산부;

상기 제8 신호가 상기 제16 레벨인 경우에 상기 제1 신호를 상기 제4 논리 연산부로 전달하는 제2 스위칭 소자; 및

상기 제1 신호가 상기 제2 레벨이거나 또는 상기 제1 신호가 상기 제1 레벨이고 상기 제4 논리 연산부의 출력 신호가 제18 레벨인 경우에 상기 제17 레벨인 상기 밸리 선택 신호를 출력하는 제5 논리 연산부;

를 포함하는 스위칭 모드 파워 서플라이.
제7항, 제8항, 제10항 또는 제11항 중 어느 한 항에 있어서,

상기 제7 신호는,

상기 제3 신호가 상기 제8 레벨로 변경됨과 동시에 상기 제14 레벨로 변경되고, 상기 피드백 전압의 크기에 비례하는 제2 기간 이후에 상기 제15 레벨로 변경되는 스위칭 모드 파워 서플라이.
제12항에 있어서,

상기 PWM 신호 발생부는,

상기 제7 신호가 상기 제14 레벨에서 상기 제15 레벨로 변경되기 이전에 상기 제3 신호가 상기 제8 레벨에서 상기 제9 레벨로 변경되면, 상기 제1 스위칭 소자에 인가되는 전압이 공진 파형의 첫번째 밸리에 도달하는 시점에 상기 제1 스위칭 소자를 턴 온 시키고,

상기 제7 신호가 상기 제14 레벨에서 상기 제15 레벨로 변경된 이후에 상기 제3 신호가 상기 제8 레벨에서 상기 제9 레벨로 변경되면, 상기 제1 스위칭 소자에 인가되는 전압이 공진 파형의 두번째 밸리에 도달하는 시점에 상기 제1 스위칭 소자를 턴 온 시키는 스위칭 모드 파워 서플라이.
제7항, 제8항, 제10항 또는 제11항 중 어느 한 항에 있어서,

상기 제1 레벨, 제4 레벨, 제5 레벨, 제7 레벨, 제9 레벨, 제11 레벨, 제13 레벨 및 제15 레벨은 로우 레벨이고, 상기 제2 레벨, 제3 레벨, 제6 레벨, 제8 레벨, 제10 레벨, 제12 레벨, 제14 레벨, 제16 레벨, 제17 레벨 및 제18 레벨은 하이 레벨인 스위칭 모드 파워 서플라이.
제8항 또는 제10항에 있어서,

상기 제19 레벨은 로우 레벨인 스위칭 모드 파워 서플라이.
입력 전압을 변환하는 트랜스포머의 1차측의 제1 코일에 커플링되는 스위칭 소자의 동작에 따라 상기 트랜스포머의 2차측의 제2 코일에 전력을 공급하며, 상기 스위칭 소자가 턴 오프 된 후 상기 스위칭 소자의 양단 전압이 공진 파형을 형성하는 스위칭 모드 파워 서플라이를 구동하는 방법에 있어서,

a) 상기 입력 전압과 기 설정된 제1 전압의 전압 레벨을 비교하는 단계;

b) 상기 입력 전압이 상기 제1 전압보다 낮으면, 상기 공진 파형이 첫번째로 최저가 되는 첫번째 밸리에 도달하는 시점에 상기 스위칭 소자를 턴 온 시키는 단계; 및

c) 상기 입력 전압이 상기 제1 전압보다 높으면, 상기 공진 파형이 두번째로 최저가 되는 두번째 밸리에 도달하는 시점에 상기 스위칭 소자를 턴 온 시키는 단계;

를 포함하는 스위칭 모드 파워 서플라이의 구동 방법.
입력 전압을 변환하는 트랜스포머의 1차측의 제1 코일에 커플링되는 스위칭 소자의 동작에 따라 상기 트랜스포머의 2차측의 제2 코일에 전력을 공급하며, 상기 스위칭 소자가 턴 오프 된 후 상기 스위칭 소자의 양단 전압이 공진 파형을 형성하는 스위칭 모드 파워 서플라이를 구동하는 방법에 있어서,

a) 상기 스위칭 소자가 턴 온 되는 제1 시점으로부터 상기 제2 코일에 발생되는 제1 전압에 대응하는 피드백 전압의 크기에 대응되는 제1 기간 동안 제1 레벨을 유지하는 제1 신호를 생성하는 단계;

b) 상기 제1 기간과 상기 스위칭 소자가 온(ON) 상태를 유지하는 제2 기간의 길이를 비교하는 단계;

c) 상기 제1 기간이 상기 제2 기간보다 짧으면, 상기 공진 파형이 첫번째로 최저가 되는 첫번째 밸리에 도달하는 시점에 상기 스위칭 소자를 턴 온 시키는 단계; 및

d) 상기 제1 기간이 상기 제2 기간보다 길면, 상기 공진 파형이 두번째로 최저가 되는 두번째 밸리에 도달하는 시점에 상기 스위칭 소자를 턴 온 시키는 단계;

를 포함하는 스위칭 모드 파워 서플라이의 구동 방법.