JP2019047655A - 電源制御用半導体装置および電源装置並びにｘコンデンサの放電方法およびスイッチ制御方法 - Google Patents

Abstract

【課題】絶縁型直流電源装置を構成する制御用半導体装置において、必要最小限の回路の動作を保証しつつ待機時の低消費電力を低減する。【解決手段】整流前の交流電圧が入力される高圧入力起動端子の電圧を監視する高圧入力監視回路と、外部からの指令信号を受信可能な受信素子が接続される第２電源端子と、受信素子と直列に接続され該受信素子に流れる電流を電圧に変換する電流−電圧変換手段が接続される指令入力端子と、高圧入力起動端子と第１電源端子との間に設けられた第１電源ラインおよび該第１電源ライン上に設けられた第１スイッチ手段と、高圧入力起動端子と第２電源端子との間に設けられた第２電源ラインおよび該第２電源ライン上に設けられた第２スイッチ手段と、第２電源ラインと接地点との間に接続されたツェナーダイオードと、指令入力端子の電圧と所定の電圧値とを比較して入力の有無を検出する検出回路とを備えるようにした。【選択図】図５

Description

本発明は、電源制御用半導体装置に関し、特に電圧変換用トランスを備えた絶縁型直流電源装置を構成する一次側制御用半導体装置に利用して有効な技術に関する。

直流電源装置には、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を降圧して所望の電位の直流電圧に変換するＤＣ−ＤＣコンバータなどで構成された絶縁型ＡＣ−ＤＣコンバータがある。かかるＡＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線と直列に接続されたスイッチング素子をＰＷＭ（パルス幅変調）制御方式やＰＦＭ（パルス周波数変調）制御方式等でオン、オフ駆動して一次側巻線に流れる電流を制御して、二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が知られている。

また、スイッチング制御方式のＡＣ−ＤＣコンバータには、補助巻線を備えたトランスを使用し、一次側巻線に間欠的に電流を流した際に補助巻線に誘起される電圧を整流、平滑した電圧を、電源制御回路（一次側制御ＩＣ）に電源電圧として供給し、制御ＩＣには内部回路に適したレベルの動作電圧を生成する内部電源回路（レギュレータ）を内蔵するように構成されているものがある（特許文献１参照）。かかるＡＣ−ＤＣコンバータはパソコン周辺機器や家庭用電気製品に広く使用されている。

特開２０１４−０８２８３１号公報 特開２０１６−１５８３９９号公報 国際公開第２０１４／００６８３８号 国際公開第２０１４／１２９１２６号

プリンタのようなパソコン周辺機器や家庭用電気製品には、使用する場合にのみ電源スイッチをオンにし、使用後にはＡＣプラグをコンセントに接続した状態のまま電源スイッチをオフするというような使われ方をするものがある。かかる電子機器に内蔵されている電源装置としてのＡＣ−ＤＣコンバータは、ＡＣプラグがコンセントに接続されている限り、ある一定の動作を継続するため、待機時において如何にして消費電力を低減できるかどうかが課題となる。なお、ＡＣ−ＤＣコンバータの待機時消費電力は、一次側制御ＩＣの消費電流が占める割合が極めて高いことが知られている。

そこで、本発明者は、２個の内部電源回路（レギュレータ）を内蔵させ、２個の内部電源回路のうち一方の内部電源回路は常に動作状態にさせると共に、他方の内部電源回路はフィードバック電圧監視回路から出力される停止制御信号に応じて動作を停止可能に構成した待機モードを有する一次側制御ＩＣに関する発明をなし先に出願した（特許文献２参照）。また、電源制御回路には、軽負荷時に一時的に内部回路の動作を停止させてドライバから出力されるスイッチング制御信号をローレベルに固定するバーストモードと呼ばれる動作を行うように構成されているものがある。

しかしながら、特許文献２に記載の一次側制御ＩＣにおいては、待機モードの際に、上記一方の内部電源回路の他に、ＩＣを起動させるための回路、起動を制御するための回路、ノーマルモードノイズを減衰するためＡＣ端子間に接続されているＸコンデンサの放電回路、基準電圧回路、バイアス回路を動作させているので、待機時の低消費電力化が充分でないという課題があった。

なお、外部からの指令でオフモードへ移行する機能を有するスイッチング電源装置や待機時（スタンバイ時）にオフモードへの移行を遅らせるオフモード遅延回路を備えたスイッチング電源装置に関する発明としては、例えば特許文献３や４に記載されているものがある。ただし、これらの特許文献には、オフモードにおいて動作させる回路やそれらの回路への電源の供給の仕方については開示されていない。
本発明は上記のような課題に着目してなされたもので、絶縁型直流電源装置を構成する制御用半導体装置において、必要最小限の回路の動作を保証しつつ、待機時の消費電力を大幅に低減することを目的とする。

上記目的を達成するため本発明は、
電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と、前記トランスの二次側からの出力電圧検出信号とが入力されることでオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
ＡＣ入力の交流電圧またはダイオード・ブリッジで整流された後の電圧が入力される高圧入力起動端子と、
前記トランスの補助巻線に誘起される電圧が入力される第１電源端子と、
外部からの指令信号を受信可能な受信素子が接続される第２電源端子と、
前記受信素子と直列に接続され該受信素子に流れる電流を電圧に変換する電流−電圧変換手段が接続される指令入力端子と、
前記高圧入力起動端子と前記第１電源端子との間に設けられた第１電源ラインおよび該第１電源ライン上に設けられた第１スイッチ手段と、
前記高圧入力起動端子と前記第２電源端子との間に設けられた第２電源ラインおよび該第２電源ライン上に設けられた第２スイッチ手段と、
前記第２電源ラインと接地点との間に接続されたツェナーダイオードと、
前記第２電源ラインに接続されたバイアス回路と、
前記バイアス回路に接続され前記指令入力端子の電圧と所定の電圧値とを比較して入力の有無を検出する検出回路と、
を備える。
そして、所定の条件下で、前記検出回路が、前記指令入力端子の電圧が所定の電圧値を下回っていることを検出した場合に前記第１スイッチ手段がオン、前記第２スイッチ手段がオフにされ、前記検出回路が、前記指令入力端子の電圧が所定の電圧値を上回っていることを検出した場合に前記第１スイッチ手段がオフ、前記第２スイッチ手段がオンにされるように構成した。

上記した構成によれば、外部からの指令信号を受信可能な受信素子が接続される第２電源端子と、高圧入力起動端子と第２電源端子との間に設けられた第２電源ラインおよび第２スイッチ手段と、第２電源ラインと接地点との間に接続されたツェナーダイオードとを備え、検出回路が指令入力端子の電圧が所定の電圧値を上回っていることを検出した場合に第１スイッチ手段がオフ、第２スイッチ手段がオンされるため、外部からの指令信号に応じて内部電源回路を停止させるとともに、ツェナーダイオードが電源手段として機能して、第２電源ラインに接続されたバイアス回路と検出回路が動作可能にされるため、必要最小限の回路のみが動作するオフモードへ移行することができ、待機時の消費電力を大幅に低減することができる。

ここで、望ましくは、前記第１電源ラインに接続された内部電源回路と、
前記ツェナーダイオードと前記第２電源端子間（第２電源ライン上）に設けられた第３スイッチ手段と、
前記内部電源回路により生成された内部電圧を前記第２電源ラインに供給するための第４スイッチ手段と、
を備え、前記検出回路が、前記指令入力端子の電圧が所定の電圧値を下回っていることを検出した場合に前記第３スイッチ手段がオフ、前記第４スイッチ手段がオンされ、前記指令入力端子の電圧が所定の電圧値を上回っていることを検出した場合に前記第３スイッチ手段がオン、前記第４スイッチ手段がオフされるように構成する。

かかる構成によれば、オフモード時はバイアス回路と検出回路をツェナーダイオードで生成される電源電圧によって動作させる為、通常動作モード時において必要となるＩＣ全ての回路ブロックを動作させるための基準電圧回路、内部電源回路、バイアス回路等は全て停止することができ、オフモード時の消費電力を大幅に低減することが可能になる。

また、望ましくは、前記検出回路が前記指令入力端子の電圧が所定の電圧値を上回っていることを検出した場合に、前記検出回路の出力信号に基づいて前記内部電源回路の動作が停止されるように構成する。
このように構成することにより、オフモードでは内部電源回路の動作を速やかに停止させることができ、それによって無駄な消費電力を減らすことができる。

さらに、望ましくは、前記第４スイッチ手段は電界効果トランジスタにより形成され、該第４スイッチ手段に対応して、前記内部電圧より前記ツェナー電圧が高い場合に、前記第３電源ラインにおいて第２電源端子から内部電源回路に向けて電流が逆流することを防止するためのバックゲート制御回路を設けるようにする。
これにより、第４スイッチ手段としての電界効果トランジスタの寄生ダイオードを通し逆向きの電流が流れるのを防止することができ、これによって無駄な消費電力を減らすことができる。

また、望ましくは、前記高圧入力起動端子と接地点との間に接続された放電手段と、
前記高圧入力起動端子に交流電圧が入力されていることを監視する高圧入力監視回路および計時手段を有する放電制御回路と、
を備え、前記放電制御回路は、前記バイアス回路からのバイアス電流で動作可能にされ、前記高圧入力起動端子に入力される交流電圧が、前記高圧入力監視回路により所定時間検出されない場合に、前記放電手段を導通させるように構成する。

かかる構成によれば、オフモードにおいてＡＣプラグがコンセントから引き抜かれてＡＣ入力が遮断された場合に、放電手段が導通状態にされてＸコンデンサの残留電荷を速やかに放電させることができ、これにより、Ｘコンデンサと並列に放電用の抵抗を接続しておく必要がなくなるので、通常動作モード時の消費電力を低減することができる。

本発明によれば、電圧変換用のトランスを備え一次側巻線に流れる電流をオン、オフして出力を制御する絶縁型直流電源装置を構成する制御用半導体装置（一次側制御ＩＣ）において、待機時の消費電力を大幅に低減することができる。また、本発明によれば、待機時における消費電力が極めて少ないオフモードを備えるとともに、外部からの指令によって該オフモードへ移行させる機能を有する電源制御用半導体装置を提供することができるという効果がある。

本発明に係る絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。 図１のＡＣ−ＤＣコンバータにおけるトランスの一次側スイッチング電源制御回路（電源制御用ＩＣ）の構成例を示すブロック図である。 実施形態の電源制御用ＩＣにおける各部の電圧の変化の様子を示す波形図である。 実施形態の電源制御用ＩＣにおけるスイッチング周波数とフィードバック電圧ＶFBの関係を示す特性図である。 実施形態の電源制御用ＩＣにおけるオフモード制御回路および放電回路の構成例を示す回路構成図である。

以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、本発明を適用した絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。

この実施形態のＡＣ−ＤＣコンバータは、ノーマルモードノイズを減衰するためにＡＣ端子間に接続されたＸコンデンサＣｘと、コモンモードコイルなどからなるノイズ遮断用のフィルタ１１と、交流電圧（ＡＣ）を整流し直流電圧に変換するダイオード・ブリッジ回路１２と、整流後の電圧を平滑する平滑用コンデンサＣ１と、一次側巻線Ｎｐと二次側巻線Ｎｓおよび補助巻線Ｎｂとを有する電圧変換用のトランスＴ１と、このトランスＴ１の一次側巻線Ｎｐと直列に接続されたＮチャネルＭＯＳＦＥＴからなるスイッチングトランジスタＳＷと、該スイッチングトランジスタＳＷを駆動する電源制御回路１３を有する。この実施形態では、電源制御回路１３は、単結晶シリコンのような１個の半導体チップ上に半導体集積回路（以下、電源制御用ＩＣと称する）として形成されている。

上記トランスＴ１の二次側には、二次側巻線Ｎｓと直列に接続された整流用ダイオードＤ２と、このダイオードＤ２のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられ、一次側巻線Ｎｐに間欠的に電流を流すことで二次側巻線Ｎｓに誘起される交流電圧を整流し平滑することによって、一次側巻線Ｎｐと二次側巻線Ｎｓとの巻線比に応じた直流電圧Ｖoutを出力する。

さらに、トランスＴ１の二次側には、一次側のスイッチング動作で生じたスイッチングリップル・ノイズ等を遮断するためのフィルタを構成するコイルＬ３およびコンデンサＣ３が設けられているとともに、出力電圧Ｖoutを検出するための検出回路１４と、該検出回路１４に接続され検出電圧に応じた信号を電源制御用ＩＣ１３へ伝達するフォトカプラの発光側素子としてのフォトダイオード１５ａが設けられている。そして、一次側には、上記電源制御用ＩＣ１３のフィードバック端子ＦＢと接地点との間に接続され、上記検出回路１４からの信号を受信する受光側素子としてのフォトトランジスタ１５ｂが設けられている。

また、この実施形態のＡＣ−ＤＣコンバータの一次側には、上記補助巻線Ｎｂと直列に接続された整流用ダイオードＤ０と、このダイオードＤ０のカソード端子と接地点ＧＮＤとの間に接続された平滑用コンデンサＣ０とからなる整流平滑回路が設けられ、該整流平滑回路で整流、平滑された電圧が上記電源制御用ＩＣ１３の電源端子ＶＤＤ１に印加されている。
一方、電源制御用ＩＣ１３には、ダイオード・ブリッジ回路１２で整流される前の電圧がダイオードＤ11，Ｄ12および抵抗Ｒ１を介して印加される高圧入力起動端子ＨＶが設けられており、電源投入時（プラグがコンセントに差し込まれた直後）は、この高圧入力起動端子ＨＶからの電圧で、電源起動時の補助巻線Ｎｂに電圧が誘起される前に電源制御ＩＣ１３を動作させることができるように構成されている。

さらに、本実施形態においては、スイッチングトランジスタＳＷのソース端子と接地点ＧＮＤとの間に電流検出用の抵抗Ｒｓが接続されているとともに、スイッチングトランジスタＳＷと電流検出用抵抗Ｒｓとの接続ノードＮ１と電源制御用ＩＣ１３の電流検出端子ＣＳとの間に抵抗Ｒ２が接続されている。さらに、電源制御用ＩＣ１３の電流検出端子ＣＳと接地点との間にはコンデンサＣ４が接続され、抵抗Ｒ２とコンデンサＣ４によりローパスフィルタが構成されるようになっている。

次に、図２を用いて、上記電源制御用ＩＣ１３の具体的な構成例について説明する。
図２に示すように、本実施形態の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBに応じた周波数で発振する発振回路（ＶＣＯ）３１と、該発振回路３１で生成された発振信号φｃに基づいて一次側スイッチングトランジスタＳＷをオンさせるタイミングを与えるクロック信号ＣＫを生成するワンショットパルス生成回路のような回路からなるクロック生成回路３２と、クロック信号ＣＫによってセットされるＲＳ・フリップフロップ３３と、該フリップフロップ３３の出力に応じてスイッチングトランジスタＳＷの駆動パルスＧＡＴＥを生成するドライバ（駆動回路）３４を備える。

また、電源制御用ＩＣ１３は、電流検出端子ＣＳに入力されている電圧Ｖcsを増幅するアンプ３５と、該アンプ３５により増幅された電位Ｖcs’と過電流状態の監視のための比較電圧（スレッシホールド電圧）Ｖocpとを比較する電圧比較回路としてのコンパレータ３６ａと、フィードバック端子ＦＢの電圧ＶFBに基づいて図３（Ａ）に示すような所定の波形の電圧RAMPを生成する波形生成回路３７と、前記アンプ３５により増幅された図３（Ｂ）に示すような波形の電位Ｖcs’と波形生成回路３７により生成された波形RAMPとを比較するコンパレータ３６ｂと、コンパレータ３６ａと３６ｂの出力の論理和をとるＯＲゲートＧ１を備える。本実施形態の電源制御用ＩＣ１３においては、図３（Ａ）の電圧RAMPは、ＦＢ電圧ＶFBからある一定の傾きをもって電圧が低下するように生成される。

上記ＯＲゲートＧ１の出力ＲＳ（図３(C)参照）がＯＲゲートＧ２を介して上記フリップフロップ３３のリセット端子に入力されることで、スイッチングトランジスタＳＷをオフさせるタイミングを与えるように構成されている。なお、フィードバック端子ＦＢと内部電源電圧端子と間にはプルアップ抵抗もしくは定電流源が設けられており、フォトトランジスタ１５ｂに流れる電流は該抵抗によって電圧に変換される。また、波形生成回路３７を設けているのは、サブハーモニック発振対策のためであり、電圧ＶFBを直接あるいはレベルシフトしてコンパレータ３６ｂへ入力するように構成しても良い。さらに、フィードバック端子ＦＢや電流検出端子ＣＳに有意な電圧ＶFB，Ｖcsが発生していない電源投入時に、一次側巻線に過大な電流が流れないように徐々に一次側電流を増加させるようにフリップフロップ３３をリセットさせる信号を生成するソフトスタート回路を設けても良い。

また、本実施形態の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBに応じて前記発振回路３１の発振周波数すなわちスイッチング周波数を、図４に示すような特性に従って変化させる周波数制御回路３８を備える。図４における周波数ｆ１は例えば２２ｋＨｚのような値に、またｆ２は例えば６６ｋＨｚ〜１００ｋＨｚのような範囲の任意の値に設定される。周波数制御回路３８は、ボルテージフォロワのようなバッファと、フィードバック端子ＦＢの電圧ＶFBが例えば１．８Ｖ以下のときは０．７Ｖに、また例えば２．１Ｖ以上のときは２．１Ｖにそれぞれクランプするクランプ回路とで構成することができる。図示しないが、発振回路３１は、周波数制御回路３８からの電圧に応じた電流を流す電流源を備え、該電流源が流す電流の大きさによって発振周波数が変化するオシレータによって構成することができる。

また、本実施形態の電源制御用ＩＣ１３には、上記クロック生成回路３２から出力されるクロック信号ＣＫに基づいて、駆動パルスＧＡＴＥのデューティ（Ｔon／Ｔcycle）が予め規定された最大値（例えば８５％〜９０％）を超えないように制限をかけるための最大デューティリセット信号を生成するデューティ制限回路３９が設けられている。そして、デューティ制限回路３９から出力される最大デューティリセット信号が、ＯＲゲートＧ２を介して上記フリップフロップ３３に供給され、パルスが最大デューティに達した場合にはその時点でリセットさせることでスイッチングトランジスタＳＷを直ちにオフさせるように構成されている。

さらに、本実施形態の電源制御用ＩＣ１３には、高圧入力起動端子ＨＶと電源端子ＶＤＤ１との間の電源ラインＶＤＬ１上に設けられた高耐圧のＭＯＳトランジスタ（電界効果トランジスタ）からなるスイッチＳ０と、高圧入力起動端子ＨＶに接続され該端子に電圧が入力されると上記スイッチＳ０をオンさせてＩＣを起動させるための起動回路（スタート回路）５０と、高圧入力起動端子ＨＶの電圧を監視してＡＣ電源のプラグがコンセントから抜けているか否か検出し、抜けていると判断した場合にはＸコンデンサＣｘを放電させるための放電回路４０とが設けられている。プラグが抜けているか否かは、例えばある一定時間（例えば30ｍ秒）内にＡＣ入力電圧が所定の値（例えばピーク値の７５％）を下回ることがなかったことを検出することで判断することができる。

スイッチＳ０は、高圧入力起動端子ＨＶに交流電圧が入力された直後にオンされ、前記高圧入力起動端子ＨＶから電源端子ＶＤＤ１に接続されているコンデンサＣ０に電流を流すことで前記電源端子ＶＤＤ１の電圧を確保し、前記電源端子ＶＤＤ１が所定値（例えば２１Ｖ）以上の電圧になるとオフされる。また、電源ラインＬ１には内部電源回路（レギュレータ）７１が接続されており、スイッチＳ０がオンされると前記電源端子ＶＤＤ１の電圧が次第に上昇していくので、内部電源回路７１が動作を開始し内部回路へ内部電源電圧が供給される。また、前記電源端子ＶＤＤ１が所定値（例えば２１Ｖ）以上になると、内部回路が動作を開始して駆動パルスＧＡＴＥが生成されるため、その後は補助巻線Ｎｂから電源端子ＶＤＤ１に電圧が供給されるようになる。

また、電源制御用ＩＣ１３には、図外のマイコン等からオフモードへ移行する指令信号を受けるフォトトランジスタ１５ｃが接続される端子ＯＦＦと、該端子ＯＦＦに接続されたオフモード制御回路６０と、オフモード動作する回路（放電回路４０およびオフモード制御回路６０内のコンパレータに電流を流すバイアス回路）に供給される電源電圧を生成するツェナーダイオードＺＤと、ツェナーダイオードＺＤで生成された電源電圧を放電回路４０等へ供給する電源ラインＶＤＬ２と、該電源ラインＶＤＬ２上に設けられたスイッチＳ２と、電源ラインＶＤＬ２の一端が接続されたオフ時電源端子ＶＤＤ２と、が設けられている。

オフ時電源端子ＶＤＤ２には、上記ツェナーダイオードＺＤで生成された電源電圧を安定化させるコンデンサＣ５が接続されているとともに、上記フォトトランジスタ１５ｃのコレクタ端子が接続され、該フォトトランジスタ１５ｃのエミッタ端子と接地点ＧＮＤとの間に直列形態の抵抗Ｒ１１，Ｒ１２が接続されている。そして、この抵抗Ｒ１１とＲ１２の接続ノードが上記端子ＯＦＦに接続されており、フォトトランジスタ１５ｃが図外のマイコン等からオフモードへ移行する指令信号を受けると、抵抗Ｒ１１，Ｒ１２に電流が流れて抵抗Ｒ１１，Ｒ１２の接続ノードの電位が上昇し、それをオフモード制御回路６０が検出して後述の内部電源回路７１の動作を停止させるとともに、電源ラインＶＤＬ１上のスイッチＳ１をオフさせるように構成されている。

図５には、図２の実施形態の電源制御用ＩＣにおける放電回路４０およびオフモード制御回路６０の構成例が示されている。
図５に示すように、放電回路４０は、高圧入力起動端子ＨＶと接地点との間に前記スイッチＳ０およびスイッチＳ１と直列形態をなすように接続された抵抗ＲｄおよびスイッチＳｄからなる放電手段４４と、コンパレータ（電圧比較回路）を有し高圧入力起動端子ＨＶへのＡＣ入力の電位を検出して前記放電スイッチＳｄをオン、オフ制御する放電制御回路４２と、放電制御回路４２が使用する参照電圧Ｖref1を生成する抵抗分圧回路４３と、を備える。抵抗分圧回路４３は、オフモード制御回路６０が使用する基準電圧Ｖref0も生成する。

オフモード制御回路６０は、抵抗分圧回路４３により生成される基準電圧Ｖref0と端子ＯＦＦの電圧とを比較して、マイコン等からパワーオフの指令信号がフォトトランジスタ１５ｃに入力されているか否か検出するオフ検出コンパレータ６１と、該コンパレータ６１を動作させる電流Ｉbias1を生成するバイアス回路６２を備える。このバイアス回路６２は、放電制御回路４２内のコンパレータの動作電流Ｉbias2も生成する。
具体的には、バイアス回路６２は、温度特性を持たない定電圧を生成する定電圧回路と、該定電圧回路からの定電圧に比例した電流を流す定電流源（定電流用トランジスタ）とを備えており、バイアス回路６２の定電流用トランジスタと放電回路４０内のコンパレータおよびオフ検出コンパレータ６１の電流用トランジスタとがカレントミラー接続されることで、各コンパレータに動作電流を流すように構成されている。

また、図５に示すように、高圧入力起動端子ＨＶと電源端子ＶＤＤ１との間には電源ラインＶＤＬ１が接続され、該電源ラインＶＤＬ１上には、起動回路５０によって制御される高耐圧のＭＯＳトランジスタ（電界効果トランジスタ）からなるスイッチＳ０が設けられており、該スイッチＳ０は、高圧入力起動端子ＨＶに交流電圧が入力された直後にオンされ、電源端子ＶＤＤ１が所定値（例えば２１Ｖ）以上の電圧になるとオフされる。また、電源ラインＬ１には内部電源回路（レギュレータ）７１が接続されており、スイッチＳ０がオンされると内部電源回路７１が動作を開始して内部回路へ内部電源電圧ＲＥＧを供給する。すると、内部回路が動作して駆動パルスＧＡＴＥが生成され、その後は補助巻線からの電圧が電源端子ＶＤＤ１に供給されるようになり、スイッチＳ０がオフされたまま内部回路は電源端子ＶＤＤ１からの電圧で動作する。

スイッチＳ０の制御端子としてのゲート端子には、スイッチＳ０のソース端子と接地点との間に直列に接続された抵抗Ｒ７，Ｒ８およびエンハンスメント型のＭＯＳトランジスタＱ１と、該Ｑ１と並列に設けられたクランプ用のツェナーダイオードＤ３とからなるスイッチ制御回路５１が接続されており、Ｑ１をオンさせることで、デプレッション型のＭＯＳトランジスタであるスイッチＳ０のゲート端子に、ソース電圧に対して十分な（高圧スイッチＳ０の閾値電圧以上）負の電圧を印加して、チャンネルを非導通状態（ドレイン電流が流れない状態）にさせることができるように構成されている。そして、Ｑ１がオフされると、電源端子ＶＤＤ１の電圧レベルにより、Ｓ０がオン状態になる。

上記ＭＯＳトランジスタＱ１のゲート端子には、スタート制御回路５２からの信号が印加されており、Ｑ１をオフさせることで電源供給用スイッチＳ０としてのＭＯＳトランジスタをオンさせるように構成されている。スタート制御回路５２は、電圧コンパレータを内蔵しており、電源端子ＶＤＤ１の電圧が例えば６．５Ｖ以下であるとスイッチＳ０をオンさせ、電源端子ＶＤＤ１の電圧が例えば２１Ｖ以上になるとスイッチＳ０をオフさせるように動作する。本明細書では、スイッチ制御回路５１とスタート制御回路５２を合わせたものが起動回路５０に相当する。

また、図５に示すように、高圧入力起動端子ＨＶと電源端子ＶＤＤ１との間の電源ラインＶＤＬ１上には、上記スイッチＳ０と直列にスイッチＳ１が設けられているとともに、Ｓ０とＳ１との接続ノードと電源端子ＶＤＤ２との間を接続する電源ラインＶＤＬ２上にはスイッチ素子としてのＭＯＳトランジスタＳ２，Ｓ３が直列に設けられている。そして、電源ラインＶＤＬ２に放電制御回路４２および抵抗分圧回路４３とバイアス回路６２が接続されている。また、電源ラインＶＤＬ２上のＭＯＳトランジスタＳ２とＳ３との間に、高圧入力起動端子ＨＶから流れ込む電流を制限する抵抗素子Ｒｔが接続されているとともに、電源ラインＶＤＬ２と接地点との間に電源端子ＶＤＤ２の電圧をクランプする機能を有するツェナーダイオードＺＤが接続されている。

さらに、電源ラインＶＤＬ２には、内部電源回路７１からの内部電源電圧ＲＥＧを供給する電源ラインＶＤＬ３が接続され、該電源ラインＶＤＬ３上にスイッチ素子としてＭＯＳトランジスタＳ４が設けられている。そして、このＭＯＳトランジスタＳ４と電源ラインＶＤＬ１上のスイッチＳ１とは、前記オフ検出コンパレータ６１の出力とスタート制御回路５２から出力される信号ＳＴとの論理積をとるＡＮＤゲートＧ６の出力信号によってオン、オフ制御されるとともに、電源ラインＶＤＬ２上のＭＯＳトランジスタＳ２とＳ３はＡＮＤゲートＧ６の出力をインバータＩＮＶ２により反転した信号によってオン、オフ制御されるように構成されている。

スタート制御回路５２から出力される信号ＳＴは、電源端子ＶＤＤ１の電圧が例えば２１Ｖに達した際にハイレベルにされることで、ＩＣ内部のすべての回路を動作状態にさせるための信号である。この信号ＳＴとオフ検出コンパレータ６１の出力との論理積をとった信号（ＡＮＤゲートＧ６の出力）によってスイッチＳ１〜Ｓ４を上記のようにオン、オフ制御することで、外部からの指令入力端子としての端子ＯＦＦの状態に関わらず、ＡＣプラグインされた時にＩＣを起動させることができる。具体的には、プラグが外され高圧入力起動端子ＨＶへのＡＣ入力がない状態からプラグインした直後、何らかの理由でフォトトランジスタ１５ｃが２次側のマイコン等からオフ信号を受けて誤動作した場合やノイズ等の影響により指令入力端子（端子ＯＦＦ）がローレベルからハイレベルに変化し、オフ検出コンパレータ６１の出力がハイレベルに変化したとしても、スイッチＳ１がオフ、Ｓ２がオンされてオフモードへ移行することはなく、ＡＣプラグインされた時にスイッチＳ１がオンされていることで、確実にＩＣを起動させることができる。
さらに、本実施形態においては、電源端子ＶＤＤ２の電位が、内部電源電圧ＲＥＧよりも高い状態になる場合に備え、電源ラインＶＤＬ３上のＭＯＳトランジスタＳ４と並列に、該トランジスタＳ４のソース、ドレインと半導体基板との間の寄生ダイオードを通して逆方向電流が流れるのを防止するためのバックゲート制御回路７２が設けられている。

次に、上記オフモード制御回路６０の動作について説明する。
パワーオフモード時は電流を最小限まで低減する必要がある。従来のように、電源端子ＶＤＤ１を電源として諸回路を動かしてはオフモード時の電流を低減できない。一方、電源端子ＶＤＤ１がたとえ０Ｖになっても、必要最低限の回路（Ｘコンデンサ放電回路）は動かす必要がある。そのためには、回路を動作させるための、パワーオフ時専用の電源（ＶＤＤ２）が必要である。このＶＤＤ２をどうするかが今回の発明のポイントの1つでもあり、本実施形態は、ＨＶ端子からツェナーに電流を流すだけという、かなり簡易的な手法で実現している。

また、超低消費化のため、動作させるのは、ＡＣ入力検出回路（Ｘコンデンサ放電回路）とオフ検出回路（オフ検出コンパレータ）と、それらを動作させるバイアス回路と基準回路の必要最低限の回路であり、これら各々のブロックを構成する構成回路自体（例えばコンパレータ）一つ一つをも低消費化している。また、本実施形態では、ＡＣ入力検出回路は電源をＶＤＤ２としているので、オフモード以外の時は、ＶＤＤ２はツェナーでなく内部電源回路７１からの電圧ＲＥＧが供給される。
本実施形態の電源制御用ＩＣは、通常動作時には、内部電源回路７１からの内部電源電圧を受けて動作するオフ検出コンパレータ６１の出力がローレベルにされて、電源ラインＶＤＬ２上のＭＯＳトランジスタＳ２とＳ３がオフ状態、電源ラインＶＤＬ３上のＭＯＳトランジスタＳ４がオン状態にされており、放電制御回路４２および抵抗分圧回路４３とオフ検出コンパレータ６１は内部電源回路７１からの内部電源電圧ＲＥＧで動作している。

なお、このとき、電源コードの先端のプラグがコンセントから外されると、高圧入力起動端子ＨＶへのＡＣ入力がなくなり所定時間（例えば３０ミリ秒）経過すると、放電制御回路４２によって放電スイッチＳｄがオンされて、ＸコンデンサＣｘを放電させることができる。
そして、このように、プラグ引き抜き時にＸコンデンサＣｘ（図１参照）の残留電荷を速やかに放電することにより、ＸコンデンサＣｘと並列に接続される放電用の抵抗を設ける必要がなくなり、それによって放電用抵抗における無負荷時やスタンバイ時の待機電力の増加を回避することができる。

一方、フォトトランジスタ１５ｃが２次側のマイコン等からオフ信号を受けると、オフ検出コンパレータ６１の出力がハイレベルに変化してオフモードとなり、内部電源回路７１の動作が停止されるとともに、電源ラインＶＤＬ２上のＭＯＳトランジスタＳ２とＳ３がオンにされる。すると、高圧入力起動端子ＨＶからＳ２とＳ３を介してツェナーダイオードＺＤに電流が流れ、電源ラインＶＤＬ２はツェナー電圧にクランプされ、この電源によって待機時における必要最小限の動作をする回路であるバイアス回路６２とオフ検出コンパレータ６１およびＸコンデンサの放電回路４０の動作が保証される。

そして、内部電源回路７１の動作停止によりこれらの回路以外の回路の動作が停止して、ＩＣの低消費電力化が図られる。具体的には、このオフモードにおけるＡＣ１００Ｖ入力時での消費電力をおよそ３ｍＷに抑えることができる。
また、放電回路４０にバイアス回路６２からのバイアス電流Ｉbias2および電源端子ＶＤＤ２の電源が供給されることで放電回路４０の動作が保証されているため、オフモード中に電源コードの先端のプラグがコンセントから外れた場合にも、高圧入力起動端子ＨＶへのＡＣ入力がなくなり３０ミリ秒経過すると、放電スイッチＳｄがオンされてＸコンデンサを放電させることができる。

フォトトランジスタ１５ｃへのオフ信号の供給がなくなると、オフ検出コンパレータ６１の出力がローレベルに変化して、内部電源回路７１の動作停止が解除されるとともに、電源ラインＶＤＬ２上のＭＯＳトランジスタＳ２とＳ３がオフにされ、電源ラインＶＤＬ１上のスイッチＳ１がオンにされる（このとき、ＩＣが動作停止することでＶＤＤ１が６．５Ｖ以下になり、起動回路５０によりＳ０がオンにされている）。そのため、高圧入力起動端子ＨＶから電源端子ＶＤＤ１のコンデンサＣ０に電流が流れ込んで、電源ラインＶＤＬ１の電位が上昇して内部電源回路７１が動作を開始し、内部回路が動作してスイッチング制御を開始する。また、オフ信号の供給がなくなると、電源ラインＶＤＬ３上のＭＯＳトランジスタＳ４がオンにされ、内部電源回路７１からの内部電源電圧ＬＥＧがバイアス回路６２および抵抗分圧回路４３に供給され、オフ検出コンパレータ６１と放電制御回路４２内のコンパレータが内部電源電圧により動作するようになる。

なお、電源制御用ＩＣには、高圧入力起動端子ＨＶと接地点との間に直列に接続された抵抗Ｒ３，Ｒ４からなる入力分圧回路４１が設けられている。また、放電制御回路４２は、例えば該入力分圧回路４１によって分圧された電圧と前記抵抗分圧回路４３で生成された参照電圧Ｖref1とを比較する電圧比較回路（コンパレータ）とタイマ回路とを備え、抵抗Ｒ３，Ｒ４の接続ノードＮ２の電位Ｖn2とＶref1とを比較してＶn2がＶref1を下回ったか否かを電圧比較回路により判定し、Ｖn2がＶref1を下回らない時間をタイマ回路で計時して、計時時間が例えば３０ｍ秒を越えたと判定すると、放電用スイッチＳｄをオンさせる信号を出力するように構成される。

電源コードの先端のプラグがコンセントから引き抜かれて、高圧入力起動端子ＨＶに交流電圧が入力されなくなると、抵抗Ｒ３，Ｒ４の接続ノードＮ２の電位Ｖn2がＶref1を下回らなくなるので、下回らない時間をタイマ回路で計時することでプラグがコンセントから引き抜かれたことを検知することができる。なお、抵抗Ｒ３，Ｒ４は、高圧入力起動端子ＨＶの電圧を、放電回路４０を構成する素子の耐圧以下の電圧（例えば６Ｖ）に落とし込むような抵抗値の比（例えば１４０：１）に設定される。
放電制御回路４２は、前述の特許文献２に記載されているように、ピークホールド回路と電圧比較回路とタイマ回路とで構成しても良い。

（変形例）
上記実施形態の電源制御用ＩＣにおいては、二次側のマイコン等からのオフモード信号をフォトトランジスタ１５ｃで受け続けることで、オフモードを維持するように構成したが、オフ検出コンパレータ６１の後段にパルスが入力される毎に出力が反転するトグル型フリップフロップ（Ｔ−ＦＦ）を設けて、二次側のマイコン等からワンショットのオフモード信号パルスを受信することで、オフモードへ移行したりオフモードから通常モードへ復帰したりするように構成しても良い。

また、ツェナーダイオードＺＤのツェナー電圧が、内部電源回路７１が生成する内部電源電圧と異なる電位となっている場合、オフモードへ移行した際に、抵抗分圧回路４３で生成されるオフ検出コンパレータ６１や放電制御回路４２内のコンパレータの参照電圧が通常モード時の電位からずれてしまうので、抵抗分圧回路４３を構成するいずれかの抵抗と並列にスイッチ素子を設けて、モードに応じてこのスイッチ素子のオン、オフ状態を切り換えて、抵抗分圧回路４３で生成される参照電圧がほぼ同一になるように構成しても良い。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、トランスの一次側巻線に間欠的に電流を流すスイッチングトランジスタＳＷを、電源制御用ＩＣ１３とは別個の素子としているが、このスイッチングトランジスタＳＷを電源制御用ＩＣ１３に取り込んで、１つの半導体集積回路として構成してもよい。
さらに、前記実施形態では、本発明をフライバック方式のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣに適用した場合について説明したが、本発明はフォワード型のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣにも適用することができる。

１１ ラインフィルタ
１２ ダイオード・ブリッジ回路（整流回路）
１３ 電源制御回路（電源制御用ＩＣ）
１４ 二次側検出回路（検出用ＩＣ）
１５ａ フォトカプラの発光側ダイオード
１５ｂ フォトカプラの受光側トランジスタ
１５ｃ 指令信号受信用フォトトランジスタ
３１ 発振回路
３２ クロック生成回路
３４ ドライバ（駆動回路）
３６ａ 過電流検出用コンパレータ（過電流検出回路）
３６ｂ 電圧／電流制御用コンパレータ（電圧／電流制御回路）
３７ 波形生成回路
３８ 周波数制御回路
３９ デューティ制限回路
４０ 放電回路
４１ 入力分圧回路
４２ 放電制御回路
４３ 抵抗分圧回路
５０ 起動回路
６０ オフモード制御回路
７１ 内部電源回路
ＨＶ 高圧入力起動端子
ＶＤＤ１ 電源端子
Ｓｄ 放電用スイッチ（放電手段）

Claims (9)

1. 電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と、前記トランスの二次側からの出力電圧検出信号とが入力されることでオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
   ＡＣ入力の交流電圧またはダイオード・ブリッジで整流された後の電圧が入力される高圧入力起動端子と、
   前記トランスの補助巻線に誘起される電圧が入力される第１電源端子と、
   外部からの指令信号を受信可能な受信素子が接続される第２電源端子と、
   前記受信素子と直列に接続され該受信素子に流れる電流を電圧に変換する電流−電圧変換手段が接続される指令入力端子と、
   前記高圧入力起動端子と前記第１電源端子との間に設けられた第１電源ラインおよび該第１電源ライン上に設けられた第１スイッチ手段と、
   前記高圧入力起動端子と前記第２電源端子との間に設けられた第２電源ラインおよび該第２電源ライン上に設けられた第２スイッチ手段と、
   前記第２電源ラインと接地点との間に接続されたツェナーダイオードと、
   前記第２電源ラインに接続されたバイアス回路と、
   前記バイアス回路に接続され前記指令入力端子の電圧と所定の電圧値とを比較して入力の有無を検出する検出回路と、
   を備えていることを特徴とする電源制御用半導体装置。
2. 所定の条件下で、前記検出回路が、前記指令入力端子の電圧が所定の電圧値を下回っていることを検出した場合に前記第１スイッチ手段がオン、前記第２スイッチ手段がオフにされ、前記検出回路が、前記指令入力端子の電圧が所定の電圧値を上回っていることを検出した場合に前記第１スイッチ手段がオフ、前記第２スイッチ手段がオンにされるように構成されていることを特徴とする請求項１に記載の電源制御用半導体装置。
3. 前記第１電源ラインに接続された内部電源回路と、
   前記ツェナーダイオードと前記第２電源端子間に設けられた第３スイッチ手段と、
   前記内部電源回路により生成された内部電圧を前記第２電源ラインに供給するための
   第４スイッチ手段と、
   を備え、前記検出回路が、前記指令入力端子の電圧が所定の電圧値を下回っていることを検出した場合に前記第３スイッチ手段がオフ、前記第４スイッチ手段がオンされ、前記指令入力端子の電圧が所定の電圧値を上回っていることを検出した場合に前記第３スイッチ手段がオン、前記第４スイッチ手段がオフされるように構成されていることを特徴とする請求項２に記載の電源制御用半導体装置。
4. 前記検出回路が前記入力端子の電圧が所定の電圧値を上回っていることを検出した場合に、前記検出回路の出力信号に基づいて前記内部電源回路の動作が停止されるように構成されていることを特徴とする請求項３に記載の電源制御用半導体装置。
5. 前記第４スイッチ手段は電界効果トランジスタにより形成され、該第４スイッチ手段に対応して、前記内部電圧より前記ツェナー電圧が高い場合に、前記第３電源ラインにおいて第２電源端子から内部電源回路に向けて電流が逆流することを防止するためのバックゲート制御回路が設けられていることを特徴とする請求項３又は４に記載の電源制御用半導体装置。
6. 前記高圧入力起動端子と接地点との間に接続された放電手段と、
   前記高圧入力起動端子に交流電圧が入力されていることを監視する高圧入力監視回路および計時手段を有する放電制御回路と、
   を備え、前記放電制御回路は、前記バイアス回路からのバイアス電流で動作可能にされ、前記高圧入力起動端子に入力される交流電圧が、前記高圧入力監視回路により所定時間検出されない場合に、前記放電手段を導通させるように構成することを特徴とする請求項１〜５のいずれかに記載の電源制御用半導体装置。
7. 請求項１〜６のいずれかに記載の電源制御用半導体装置と、ＡＣ入力の交流電圧またはダイオード・ブリッジで整流された後の電圧が一次側に入力される電圧変換用のトランスと、該トランスの一次側巻線に接続され前記電源制御用半導体装置によって制御されるスイッチング素子と、前記電圧変換用のトランスの２次側に設けられた整流回路と、を備えた電源装置であって、
   前記ＡＣ入力の入力端子間にＸコンデンサが接続されるとともに、前記Ｘコンデンサの端子と前記高圧入力起動端子との間に整流素子が接続され、前記放電手段が導通されると、前記整流素子、前記高圧入力起動端子および前記高圧スイッチ素子を介して放電電流が流れるように構成されていることを特徴とする電源装置。
8. 請求項１〜６のいずれかに記載の電源制御用半導体装置と、ＡＣ入力の交流電圧またはダイオード・ブリッジで整流された後の電圧が一次側に入力される電圧変換用のトランスと、該トランスの一次側巻線に接続され前記電源制御用半導体装置によって制御されるスイッチング素子と、前記電圧変換用のトランスの２次側に設けられた整流回路と、を備えた電源装置におけるＸコンデンサの放電方法であって、
   前記整流素子を介して供給される電圧を分圧した電圧と所定の参照電圧とを比較する第１ステップと、
   前記分圧した電圧が前記所定の参照電圧を下回ったことを検知したことに応じて計時動作を開始する第２ステップと、
   前記第２ステップにより所定時間を計時した場合に、前記放電手段を導通させて前記整流素子を介して放電電流を流す第３ステップと、
   を含むことを特徴とするＸコンデンサの放電方法。
9. ＡＣ入力の交流電圧またはダイオード・ブリッジで整流された後の電圧が入力される高圧入力起動端子と、
   前記トランスの補助巻線に誘起される電圧が入力される第１電源端子と、
   外部からの指令信号を受信可能な受信素子が接続される第２電源端子と、
   外部からの指令信号が入力される指令入力端子と、
   前記高圧入力起動端子と前記第１電源端子との間に設けられた第１電源ラインおよび該第１電源ライン上に設けられた第１スイッチ手段と、
   前記高圧入力起動端子と前記第２電源端子との間に設けられた第２電源ラインおよび該第２電源ライン上に設けられた第２スイッチ手段と、
   前記第２電源ラインと接地点との間に接続されたツェナーダイオードと、
   を備え、電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力電圧検出信号とが入力されることでオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置におけるスイッチ制御方法であって、
   前記指令入力端子に指令信号が入力されているか否かを検出する第１ステップと、
   所定の条件下で、前記指令入力端子に指令信号が入力されていることを検出した場合に前記第１スイッチ手段をオン、前記第２スイッチ手段をオフにし、前記指令入力端子に指令信号が入力されていないことを検出した場合に前記第１スイッチ手段をオフ、前記第２スイッチ手段をオンにする第２ステップと、
   を含むことを特徴とする電源制御用半導体装置におけるスイッチ制御方法。

Images