KR101255944B1 - 전력 모듈 패키지용 기판 및 그 제조방법 - Google Patents

전력 모듈 패키지용 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101255944B1
KR101255944B1 KR1020110072106A KR20110072106A KR101255944B1 KR 101255944 B1 KR101255944 B1 KR 101255944B1 KR 1020110072106 A KR1020110072106 A KR 1020110072106A KR 20110072106 A KR20110072106 A KR 20110072106A KR 101255944 B1 KR101255944 B1 KR 101255944B1
Authority
KR
South Korea
Prior art keywords
layer
circuit
power module
module package
substrate
Prior art date
Application number
KR1020110072106A
Other languages
English (en)
Other versions
KR20130011150A (ko
Inventor
오규환
김종만
최석문
곽영훈
김광수
이영기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110072106A priority Critical patent/KR101255944B1/ko
Priority to US13/253,866 priority patent/US20130020111A1/en
Publication of KR20130011150A publication Critical patent/KR20130011150A/ko
Application granted granted Critical
Publication of KR101255944B1 publication Critical patent/KR101255944B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 전력 모듈 패키지용 기판 및 그 제조방법에 관한 것으로서, 메탈 재질로 이루어진 베이스기판; 베이스기판 상에 형성된 양극 산화층; 및 양극 산화층 상에 형성된 회로층;을 포함하고, 양극 산화층은 회로층의 회로패턴에 대응되게 형성되거나 또는 다수의 영역으로 구분되도록 형성된 것을 특징으로 한다.

Description

전력 모듈 패키지용 기판 및 그 제조방법{Substrate for Power Module Package and Method for Manufacturing the same}
본 발명은 전력 모듈 패키지용 기판 및 그 제조방법에 관한 것이다.
전 세계적으로 에너지 사용량이 증가함에 따라, 제한된 에너지의 효율적인 사용에 지대한 관심이 집중되기 시작했다. 이에 따라, 기존 가전용, 산업용 제품에서 에너지의 효율적인 컨버젼(Conversion)을 위한 IPM(Intelligent Power Module)을 적용한 인버터의 채용이 가속화되고 있다.
이와 같은 전력 모듈의 확대 적용에 따라 시장의 요구는 더욱더 고집적화, 고용량화, 소형화되고 있으며, 이에 따른 전자 부품의 발열 문제에 대한 해결이 중요한 이슈로 떠오르게 되었다.
이에 따라, 기판 자체의 소재를 변경하여 열전도율을 향상시키는 방안이 제안되는 등 다양한 방법이 모색되고 있는 실정이다.
한편, 상술한 발열 문제와 더불어 전력 모듈 패키지 내에서 열 팽창시 발생하는 스트레스로 인해 크랙(Crack)이 발생하는 문제점을 해결하기 위해 몰딩 재료 변경 등 다양한 연구가 진행되고 있는 실정이다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 메탈 재질의 베이스기판 상에 선택적으로 양극 산화 처리를 수행하여 전력 모듈 패키지용 기판에서 발생할 수 있는 크랙(Crack)을 방지하고 모듈 전체적인 내구성을 향상시켜 열 저항값을 최소화하는 전력 모듈 패키지용 기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 실시예에 의한 전력 모듈 패키지용 기판은, 메탈 재질로 이루어진 베이스기판;
상기 베이스기판 상에 형성된 양극 산화층; 및
상기 양극 산화층 상에 형성된 회로층;
을 포함하고, 상기 양극 산화층은 상기 회로층의 회로패턴에 대응되게 형성되거나 또는 다수의 영역으로 구분되도록 형성된 것을 특징으로 한다.
여기에서, 상기 베이스기판은 알루미늄으로 이루어질 수 있다.
또한, 상기 양극 산화층은 Al2O3 으로 이루어질 수 있다.
또한, 상기 베이스기판은 상기 양극 산화층이 형성된 영역 이외의 영역은 노출된 형태일 수 있다.
다른 본 발명의 전력 모듈 패키지용 기판의 제조방법은, 메탈 재질의 베이스기판을 준비하는 단계;
상기 베이스기판 상에 양극 산화층을 형성하는 단계;
상기 양극 산화층 상에 회로층을 형성하는 단계;
상기 회로층을 회로패턴에 따라 패터닝하는 단계; 및
상기 양극 산화층을 패터닝하는 단계;
를 포함하고, 상기 양극 산화층은 상기 회로층의 회로패턴에 대응되게 형성되거나 또는 다수의 영역으로 구분되도록 형성되는 것을 특징으로 한다.
여기에서, 상기 양극 산화층이 회로패턴에 대응되게 형성되는 경우,
상기 회로층을 회로패턴에 따라 패터닝하는 단계는,
상기 회로층 상에 회로패턴용 개구부를 갖는 에칭 레지스트를 형성하는 단계; 및
상기 개구부를 통해 노출된 회로층을 제거하여 패터닝하는 단계;를 포함하고,
상기 양극 산화층을 패터닝하는 단계는,
상기 에칭 레지스트의 개구부를 통해 노출된 상기 양극 산화층을 제거하여 패터닝하는 단계를 포함할 수 있다.
또한, 상기 양극 산화층이 다수의 영역으로 구분되도록 형성되는 경우,
상기 회로층을 회로패턴에 따라 패터닝하는 단계는,
상기 회로층 상에 회로패턴용 개구부를 갖는 에칭 레지스트를 형성하는 단계; 및
상기 개구부를 통해 노출된 회로층을 제거하여 패터닝하는 단계;를 포함하고,
상기 양극 산화층을 패터닝하는 단계는,
상기 에칭 레지스트의 개구부를 통해 노출된 상기 양극 산화층에 상기 다수의 영역 기준에 따라 홈을 형성하여 패터닝하는 단계를 포함할 수 있다.
또한, 상기 홈은 스크라이빙(Scribing) 공정을 통해 형성될 수 있다.
또한, 상기 베이스기판은 알루미늄으로 이루어질 수 있다.
또한, 상기 양극 산화층은 Al2O3으로 이루어질 수 있다.
또 다른 전력 모듈 패키지용 기판의 제조방법은, 메탈 재질의 베이스기판을 준비하는 단계;
상기 베이스기판 상에 양극 산화층을 형성하는 단계; 및
상기 양극 산화층 상에 회로층을 형성하는 단계;
를 포함하고, 상기 양극 산화층은 상기 회로층의 회로패턴에 대응되게 형성될 수 있다.
여기에서, 상기 양극 산화층을 형성하는 단계 이전에,
상기 베이스기판 상에 오픈부를 갖는 회로용 레지스트를 형성하는 단계;를 더 포함하고,
상기 양극 산화층을 형성하는 단계에서,
상기 오픈부에 양극 산화 처리를 수행하여 양극 산화층을 형성하고,
상기 회로층을 형성하는 단계에서,
상기 오픈부를 통해 노출된 상기 양극 산화층 상에 회로층을 형성할 수 있다.
또한, 상기 양극 산화층과 상기 회로층은 각각 상기 오픈부의 두께 방향을 기준으로 일부를 채우는 형태로 형성되어, 상기 오픈부에 상기 양극 산화층과 상기 회로층이 모두 형성되도록 할 수 있다.
또한, 상기 베이스기판은 알루미늄으로 이루어질 수 있다.
또한, 상기 양극 산화층은 Al2O3으로 이루어질 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 전력 모듈 패키지용 기판 및 그 제조방법은 베이스기판 상에 회로층의 회로 패턴에 대응되거나, 또는 다수의 영역으로 구분되도록 양극 산화층을 선택적으로 형성하기 때문에, 기판 상에서 발생하는 열 팽창에 의한 스트레스를 감소시켜 크랙 현상을 미연에 방지하고, 이로 인해 모듈 전체의 내구성을 향상시킬 수 있다는 효과를 기대할 수 있다.
또한, 본 발명은 전력 모듈 패키지용 기판에 발생할 수 있는 크랙을 미연에 방지하기 때문에, 크랙으로 발생할 수 있는 열 저항값 상승을 예방하고, 이로 인해, 제품의 효율을 향상시킬 수 있다는 효과를 기대할 수 있다.
도 1은 본 발명의 실시예에 의한 전력 모듈 패키지용 기판의 구성을 나타내는 도면,
도 2는 본 발명의 제1 실시예에 의한 전력 모듈 패키지용 기판의 구성을 나타내는 평면도,
도 3은 본 발명의 제2 실시예에 의한 전력 모듈 패키지용 기판의 구성을 나타내는 평면도,
도 4 내지 도 11은 본 발명의 전력 모듈 패키지용 기판 제조방법의 일 예를 설명하기 위한 공정 흐름도,
도 12는 본 발명의 전력 모듈 패키지용 기판 제조방법의 다른 예를 설명하기 위한 도면,
도 13 내지 도 17은 본 발명의 전력 모듈 패키지용 기판 제조방법의 또 다른 예를 설명하기 위한 공정 흐름도,
도 18은 종래의 전력 모듈 패키지용 기판의 스트레스 분포를 설명하기 위한 도면,
도 19는 본 발명의 실시예에 의한 전력 모듈 패키지용 기판의 스트레스 분포를 설명하기 위한 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
전력 모듈 패키지용 기판
도 1은 본 발명의 실시예에 의한 전력 모듈 패키지용 기판의 구성을 나타내는 도면이고, 도 2는 본 발명의 제1 실시예에 의한 전력 모듈 패키지용 기판의 구성을 나타내는 평면도이며, 도 3은 본 발명의 제2 실시예에 의한 전력 모듈 패키지용 기판의 구성을 나타내는 평면도로서, 도 18 및 도 19를 참조하여 설명하기로 한다.
도 1에서 도시하는 바와 같이, 전력 모듈 패키지용 기판(100)은 메탈 재질로 이루어진 베이스기판(110), 베이스기판(110) 상에 형성된 양극 산화층(130) 및 양극 산화층(130) 상에 형성된 회로층(150)을 포함한다.
여기에서, 베이스기판(110)은 알루미늄으로 이루어질 수 있으며, 이에 한정되지 않는다.
또한, 양극 산화층은 Al2O3 으로 이루어질 수 있으며, 이에 한정되지 않는다.
한편, 도 2 및 도 3에서 도시하는 바와 같이, 베이스기판(110)은 양극 산화층(130)이 형성된 영역 이외의 영역이 노출된 형태일 수 있다.
또한, 도 2에서 도시하는 바와 같이, 전력 모듈 패키지용 기판(100)의 양극 산화층(130)은 회로층(150)의 회로패턴에 대응되게 형성될 수 있다.
도 2에서는 설명의 편의를 위해, 전력 모듈 패키지용 기판(100)의 평면을 기준으로 양극 산화층(130)의 너비가 회로층(150)의 너비보다 크게 나타나도록 도시하였지만, 양극 산화층(130)의 너비와 회로층(150)의 너비는 서로 동일할 수 있으며, 이에 한정되지 않고, 운용자의 필요에 따라, 양극 산화층(130)의 너비가 회로층(150)의 너비보다 크도록 형성하는 것도 가능하다.
도 2에서 도시하는 양극 산화층(130)의 구조는 베이스기판(110) 상에 형성된 회로층(150)이 베이스기판 상부면의 평면을 기준으로 일측으로부터 타측까지 회로패턴이 끊이지 않고 형성된 경우에 적용할 수 있다.
또한, 도 3에서 도시하는 바와 같이, 전력 모듈 패키지용 기판(100)의 양극 산화층(130)은 다수의 영역(131, 133, 135)으로 구분되도록 형성될 수 있다.
도 3에서 도시하는 양극 산화층(130)의 구조는 베이스기판(110) 상에 형성된 회로층(150)이 베이스기판 상부면의 평면을 기준으로 일측으로부터 타측까지 회로패턴이 적어도 한번 이상 끊기도록 설계된 경우에 적용할 수 있다.
상술한 도 2 및 도 3에서 도시하는 양극 산화층(130)의 구조는 전력 모듈 패키지용 기판(100)의 전면에 형성되는 것이 아니라 회로패턴 또는 임의로 필요한 영역에만 선택적으로 형성된 구조이기 때문에, 기판에 스트레스를 유발할 수 있는 상황(예를 들어, 열팽창, 외부충격 등)이 발생하였을 때, 일부분에서 발생한 스트레스가 기판 전면으로 퍼지지 않는다.
이로 인해, 전력 모듈 패키지용 기판(100) 및 이를 포함하는 전력 모듈 패키지에서 발생할 수 있는 스트레스를 최소화할 수 있다는 효과를 기대할 수 있는 것이다.
또한, 전력 모듈 패키지용 기판(100) 내부에서 발생하는 스트레스로 인해 기판을 구성하는 층간(예를 들어, 베이스기판과 양극 산화층 사이, 또는 양극 산화층과 회로층 사이)에 수평 크랙(Crack)이 발생할 수 있는 데, 본 발명에 의한 양극 산화층은 선택적으로 일부에만 형성된 구조이기 때문에, 상술한 문제점을 미연에 방지할 수 있다는 효과를 기대할 수 있다.
도 18 및 도 19는 각각 종래와 본 발명의 전력 모듈 패키지용 기판에서 열 팽창 시 발생하는 스트레스 분포를 나타내는 도면이다.
도 18에서 도시하는 바와 같이, 종래의 전력 모듈 패키지용 기판은 열 팽창 시 기판에 7.240e-01 ~ 2.238e+02의 스트레스가 발생하며, 특히 기판의 테두리를 따라 9.369e+01 ~ 2.238e+02의 스트레스가 발생하는 것이 확인된다.
이에 반해, 도 19의 본 발명에 의한 전력 모듈 패키지용 기판은 열 팽창 시 5.278e-01 ~ 1.497e+02의 스트레스가 발생하는 것으로, 스트레스 지수가 종래의 기판에 비해 현저히 낮은 수치임이 확인된다. 즉, 본 발명에 의한 기판은 종래의 기판에 비해 스트레스 지수가 약 33% 정도 감소한 것을 확인할 수 있다.
또한, 본 발명에 의한 전력 모듈 패키지용 기판은 특정 부위에 스트레스 지수의 수치가 높게 나오는 것이 확인되지 않는다.
이는, 본 발명에 의한 전력 모듈 패키지용 기판은 양극 산화층을 베이스기판의 전면이 아닌 선택적으로 형성하였기 때문에, 열 팽창 시 발생하는 스트레스가 기판 전면에 퍼지지 않기 때문이다.
전력 모듈 패키지용 기판의 제조방법-제1 실시예
도 4 내지 도 11은 본 발명의 전력 모듈 패키지용 기판 제조방법의 일 예를 설명하기 위한 공정 흐름도로서, 양극 산화층이 회로패턴에 대응되게 형성되는 경우를 예로 들어 설명하기로 한다.
먼저, 도 4에서 도시하는 바와 같이, 메탈 재질의 베이스기판(110)을 준비한다.
여기에서, 베이스기판(110)은 알루미늄으로 이루어질 수 있으며, 이에 한정되지 않는다.
다음, 도 5에서 도시하는 바와 같이, 베이스기판(110) 상에 양극 산화층(130)을 형성할 수 있다.
이때, 양극 산화층은 Al2O3으로 이루어질 수 있으며, 이에 한정되지 않는다.
다음, 도 6에서 도시하는 바와 같이, 양극 산화층(130) 상에 회로층(150)을 형성할 수 있다.
다음, 도 7 내지 도 10에서 도시하는 바와 같이, 회로층(150)을 회로패턴에 따라 패터닝할 수 있다.
보다 상세히 설명하면, 도 7 및 도 8에서 도시하는 바와 같이, 회로층(150) 상에 회로패턴용 개구부(161)를 갖는 에칭 레지스트(160)를 형성한다.
여기에서, 에칭 레지스트(160)로는 드라이 필름(dry film) 또는 액상의 포지티브 포토 레지스트(P-LPR; positive liquid photo resist)와 같은 감광성 레지스트가 사용될 수 있으며, 감광성 레지스트를 회로층(150)에 도포한 후, 자외선을 노광하고, 노광된 부분을 현상액을 이용하여 제거함으로써 개구부(161)를 형성할 수 있다.
이때, 도 8에서 도시하는 바와 같이, 회로층 중 에칭될 영역에 해당하는 부분이 노출되도록 개구부(161)를 형성한다.
이어서, 도 9에서 도시하는 바와 같이, 개구부(161)를 통해 노출된 회로층을 제거하여 패터닝을 수행함에 따라 회로층(150)을 완성한다.
다음, 도 10에 도시한 바와 같이, 에칭 레지스트(160)를 제거한다.
이때, 에칭 레지스트(160)는 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제거하며, 이에 한정되지는 않는다.
다음, 도 11에서 도시하는 바와 같이, 양극 산화층(130)을 패터닝한다.
보다 상세히 설명하면, 에칭 레지스트(160)의 개구부(161)를 통해 노출된 양극 산화층(130)을 제거하여 패터닝을 수행한다.
도 10의 과정을 통해 에칭 레지스트(160)가 제거되었지만, 에칭 레지스트(160) 패턴에 대응되도록 형성된 회로층(150)이 레지스트 역할을 수행하기 때문에, 회로층(150)의 회로패턴에 따라 양극 산화층(130)을 패터닝하는 것이 가능하다.
한편, 에칭 레지스트(160)를 제거하는 공정은 운용자의 필요에 따라, 양극 산화층(130)의 패터닝 공정을 수행한 이후에 수행하는 것도 가능하다.
상술한 도 4 내지 도 11을 통해 형성된 전력 모듈 패키지용 기판(100)의 베이스기판(110)은 양극 산화층(130)이 형성된 영역 이외의 영역이 노출된 형태일 수 있다.
이와 같이, 양극 산화층(130)이 전력 모듈 패키지용 기판(100)의 전면에 형성되는 것이 아니라 회로패턴 또는 임의로 필요한 영역에만 선택적으로 형성된 구조이기 때문에, 기판에 스트레스를 유발할 수 있는 상황(예를 들어, 열팽창, 외부충격 등)이 발생하였을 때, 일부분에서 발생한 스트레스가 기판 전면으로 퍼지지 않는다.
이로 인해, 전력 모듈 패키지용 기판(100) 및 이를 포함하는 전력 모듈 패키지에서 발생할 수 있는 스트레스를 최소화할 수 있다는 효과를 기대할 수 있는 것이다.
전력 모듈 패키지용 기판의 제조방법-제2 실시예
도 12는 본 발명의 전력 모듈 패키지용 기판 제조방법의 다른 예를 설명하기 위한 도면으로서, 양극 산화층이 다수의 영역으로 구분되도록 형성되는 경우를 예로 들어 설명하기로 한다.
다만, 제2 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
먼저, 상술한 도 4 내지 도 10의 공정을 동일하게 수행하여, 베이스기판(110) 상에 양극 산화층(130)이 형성되고, 양극 산화층(130) 상에 패터닝된 회로층(150)이 형성된 기판을 준비한다.
다음, 도 12에서 도시하는 바와 같이, 에칭 레지스트(도 9의 160)의 개구부를 통해 노출된 양극 산화층(130)에 다수의 영역 기준에 따라 홈(137)을 형성하여 패터닝을 수행한다.
이때, 다수의 영역은 도 3에서 도시하는 바와 같이, 운용자가 임의로 설정하는 다수로 구분된 영역을 의미하는 것으로, 회로층의 회로패턴을 고려하여 설정하거나, 또는 회로패턴과는 관계없이 기판의 스트레스를 감소시킬 수 있도록 임의로 설정하는 영역이라고 정의하기로 한다.
또한, 도 3에서 도시하는 바와 같이, 홈(137)은 다수의 영역을 구분하기 위해 형성된 홈으로 다수의 영역을 구분하도록 기판의 평면 상에 선 또는 점선으로 연결된 형태이거나, 또는 요구되는 부분에만 부분적으로 형성되는 형태일 수 있으며, 이에 한정되지는 않는다.
한편, 홈(137)은 스크라이빙(Scribing) 공정을 통해 형성될 수 있으며, 이에 한정되지 않고, 양극 산화층(130)에 홈을 형성할 수 있는 모든 공정을 적용하는 것이 가능하다.
전력 모듈 패키지용 기판의 제조방법-제3 실시예
도 13 내지 도 17은 본 발명의 전력 모듈 패키지용 기판 제조방법의 또 다른 예를 설명하기 위한 공정 흐름도로서, 양극 산화층이 회로층의 회로패턴에 대응되게 형성된 경우를 예로 들어 설명하기로 한다.
이때, 도 13 내지 도 17은 설명의 편의를 위해 상술한 도 4 내지 도 11의 회로패턴과 상이하도록 도시하였지만, 도 4 내지 도 11의 회로패턴과 동일한 경우도 포함함은 충분히 유추 가능하다 할 것이다..
먼저, 도 13에서 도시하는 바와 같이, 메탈 재질의 베이스기판(110)을 준비한다.
여기에서, 베이스기판(110)은 알루미늄으로 이루어질 수 있으며, 이에 한정되는 것은 아니다.
다음, 도 14에서 도시하는 바와 같이, 베이스기판(110) 상에 오픈부(171)를 갖는 회로용 레지스트(170)를 형성한다.
이때, 회로용 레지스트(170)로는 드라이 필름(dry film) 또는 액상의 포지티브 포토 레지스트(P-LPR; positive liquid photo resist)와 같은 감광성 레지스트가 사용될 수 있으며, 감광성 레지스트를 베이스기판(110)에 도포한 후, 양극 산화층 및 회로층 형성영역에 해당하는 부분에 자외선을 노광하고, 노광된 부분을 현상액을 이용하여 제거함으로써 오픈부(171)를 형성할 수 있다.
또한, 회로용 레지스트(170)의 패턴 너비는 양극 산화층이 형성되지 않은 영역으로 흐르는 누설(leakage) 전류 등을 고려하여 결정된다.
다음, 도 15에서 도시하는 바와 같이, 베이스기판(110) 상에 양극 산화층(130)을 형성한다.
보다 상세히 설명하면, 회로용 레지스트(170)의 오픈부(171)에 양극 산화 처리를 수행하여 양극 산화층(130)을 형성한다.
이때, 양극 산화층(130)은 오픈부(171)의 두께 방향을 기준으로 일부만 채우도록 형성한다.
예를 들어, 회로용 레지스트(170)의 두께가 100㎛라고 가정할 경우, 양극 산화층(130)의 두께가 50㎛이도록 형성한다.
한편, 양극 산화층은 Al2O3으로 이루어질 수 있다.
다음, 도 16에서 도시하는 바와 같이, 양극 산화층(130) 상에 회로층(150)을 형성한다.
보다 상세히 설명하면, 오픈부(171)를 통해 노출된 양극 산화층(130) 상에 회로층(150)을 형성한다.
이때, 회로층(150)은 오픈부(171)에 양극 산화층이 일부 형성되고 남은 영역에 형성된다.
즉, 양극 산화층(130)과 회로층(150)은 각각 오픈부(171)의 두께 방향을 기준으로 일부 채우는 형태로 형성되어, 오픈부(171)에 양극 산화층(130)과 회로층(150)이 모두 형성되도록 하는 것이다.
다음, 도 17에서 도시하는 바와 같이, 회로용 레지스트(170)를 제거한다.
이때, 회로용 레지스트(170)는 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제거될 수 있으며, 이에 한정되지 않는다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전력 모듈 패키지용 기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 전력 모듈 패키지용 기판 110 : 베이스기판
130, 131, 133, 135 : 양극 산화층 137 : 홈
150 : 회로층
160 : 에칭 레지스트 161 : 개구부
170 : 회로용 레지스트

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 메탈 재질의 베이스기판을 준비하는 단계;
    상기 베이스기판 상에 양극 산화층을 형성하는 단계;
    상기 양극 산화층 상에 회로층을 형성하는 단계;
    상기 회로층을 회로패턴에 따라 패터닝하는 단계; 및
    상기 양극 산화층을 패터닝하는 단계;
    를 포함하고, 상기 양극 산화층은 상기 회로층의 회로패턴에 대응되게 형성되거나 또는 다수의 영역으로 구분되도록 형성되며,
    상기 양극 산화층이 다수의 영역으로 구분되도록 형성되는 경우,
    상기 회로층을 회로패턴에 따라 패터닝하는 단계는,
    상기 회로층 상에 회로패턴용 개구부를 갖는 에칭 레지스트를 형성하는 단계; 및
    상기 개구부를 통해 노출된 회로층을 제거하여 패터닝하는 단계;를 포함하고,
    상기 양극 산화층을 패터닝하는 단계는,
    상기 에칭 레지스트의 개구부를 통해 노출된 상기 양극 산화층에 상기 다수의 영역 기준에 따라 홈을 형성하여 패터닝하는 단계를 포함하고,
    상기 홈은 스크라이빙(Scribing) 공정을 통해 형성되는 전력 모듈 패키지용 기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 양극 산화층이 회로패턴에 대응되게 형성되는 경우,
    상기 회로층을 회로패턴에 따라 패터닝하는 단계는,
    상기 회로층 상에 회로패턴용 개구부를 갖는 에칭 레지스트를 형성하는 단계; 및
    상기 개구부를 통해 노출된 회로층을 제거하여 패터닝하는 단계;를 포함하고,
    상기 양극 산화층을 패터닝하는 단계는,
    상기 에칭 레지스트의 개구부를 통해 노출된 상기 양극 산화층을 제거하여 패터닝하는 단계를 포함하는 전력 모듈 패키지용 기판의 제조방법.
  7. 삭제
  8. 삭제
  9. 청구항 5에 있어서,
    상기 베이스기판은 알루미늄으로 이루어진 전력 모듈 패키지용 기판의 제조방법.
  10. 청구항 5에 있어서,
    상기 양극 산화층은 Al2O3으로 이루어진 전력 모듈 패키지용 기판의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020110072106A 2011-07-20 2011-07-20 전력 모듈 패키지용 기판 및 그 제조방법 KR101255944B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110072106A KR101255944B1 (ko) 2011-07-20 2011-07-20 전력 모듈 패키지용 기판 및 그 제조방법
US13/253,866 US20130020111A1 (en) 2011-07-20 2011-10-05 Substrate for power module package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110072106A KR101255944B1 (ko) 2011-07-20 2011-07-20 전력 모듈 패키지용 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130011150A KR20130011150A (ko) 2013-01-30
KR101255944B1 true KR101255944B1 (ko) 2013-04-23

Family

ID=47554994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110072106A KR101255944B1 (ko) 2011-07-20 2011-07-20 전력 모듈 패키지용 기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20130020111A1 (ko)
KR (1) KR101255944B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237668B1 (ko) 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110008634A (ko) * 2009-07-20 2011-01-27 삼성전기주식회사 전력반도체 모듈 및 그 제조방법
KR20110029356A (ko) * 2009-09-15 2011-03-23 삼성전기주식회사 방열기판 및 그 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU546240A1 (ru) * 1975-03-25 1978-09-25 Предприятие П/Я Г-4515 Микросхема
US4633035A (en) * 1982-07-12 1986-12-30 Rogers Corporation Microwave circuit boards
EP0175988A2 (en) * 1984-09-24 1986-04-02 Allied Corporation Process of manufacturing capacitive devices and capacitive devices manufactured by the process
US5124022A (en) * 1989-08-23 1992-06-23 Aluminum Company Of America Electrolytic capacitor and method of making same
US5687062A (en) * 1996-02-20 1997-11-11 Heat Technology, Inc. High-thermal conductivity circuit board
US6297550B1 (en) * 1998-04-01 2001-10-02 Lsi Logic Corporation Bondable anodized aluminum heatspreader for semiconductor packages
JP4806803B2 (ja) * 2003-10-21 2011-11-02 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板およびその製造方法
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
KR100656300B1 (ko) * 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
DE102006033873A1 (de) * 2006-07-21 2008-01-24 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Strahlungsemittierende Einrichtung mit mehreren strahlungs-emittierenden Bauelementen und Beleuchtungseinrichtung
US20080144291A1 (en) * 2006-12-13 2008-06-19 Shao Chung Hu Methods and devices for cooling printed circuit boards
JP5220373B2 (ja) * 2007-09-25 2013-06-26 三洋電機株式会社 発光モジュール
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110008634A (ko) * 2009-07-20 2011-01-27 삼성전기주식회사 전력반도체 모듈 및 그 제조방법
KR20110029356A (ko) * 2009-09-15 2011-03-23 삼성전기주식회사 방열기판 및 그 제조방법

Also Published As

Publication number Publication date
US20130020111A1 (en) 2013-01-24
KR20130011150A (ko) 2013-01-30

Similar Documents

Publication Publication Date Title
US20220346217A1 (en) Manufacturing method for pcb with thermal conductor embedded therein, and pcb
US8377815B2 (en) Manufacturing method of a semiconductor load board
JP2012119458A (ja) 裏面電極型太陽電池セル、配線シート付き裏面電極型太陽電池セル、太陽電池モジュール、配線シート付き裏面電極型太陽電池セルの製造方法および太陽電池モジュールの製造方法
WO2014000361A1 (zh) 一种阵列基板过孔的制作方法及阵列基板制作工艺
JP2015133473A (ja) 多層基板および多層基板の製造方法
CN102024772B (zh) 散热基板及其制造方法
JP2011023690A (ja) 選択エミッタ構造の電極パターンのアラインメント方法
CN109003944A (zh) 一种基板的制作方法及基板、显示装置
JP2014096483A (ja) 反射型マスクおよびその製造方法
KR101255944B1 (ko) 전력 모듈 패키지용 기판 및 그 제조방법
JP2005077955A (ja) エッチング方法およびそれを用いた回路装置の製造方法
KR101388741B1 (ko) 전력 모듈용 기판 및 그 제조방법
CN104821371A (zh) 一种led集成封装基板的制作方法
JP2004221450A (ja) プリント配線板およびその製造方法
CN103839769A (zh) 形成图案的方法
JP2008263018A (ja) 半導体装置用基板及び半導体装置
TWI458114B (zh) 太陽能電池之製造方法
CN106058008A (zh) 一种led金属基板的制作方法
CN106298461A (zh) 制作不连续直线图案的方法与不连续直线图案结构
CN105374671A (zh) T形栅结构的光刻方法
TW202106135A (zh) 電路基板的製作方法
KR20090070458A (ko) 반도체 소자의 콘택홀 형성 방법
TW201635876A (zh) 線路板及其製作方法
KR100709454B1 (ko) 반도체 소자의 형성 방법
JP6287045B2 (ja) 反射型マスクおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee