KR101218910B1 - 전원 회로 및 시험 장치 - Google Patents

Abstract

주어진 전원 전압에 따라 회로 지연 시간이 변동하는 변동 회로에 전원 전압을 공급하는 전원 회로에 있어서, 입력 전압에 따라 전원 전압을 출력하는 출력 단자와, 출력 단자에 있어서의 출력 전압이 피드백되는 감지 단자를 포함하되, 감지 단자에 피드백되는 출력 전압에 따라 출력 단자로부터 출력되는 전원 전압을 제어하는 레귤레이터 회로부와, 감지 단자에 피드백되는 출력 전압에 회로 지연 시간에 따른 제어 전압을 중첩하는 전압 제어부를 포함하는 전원 회로를 제공한다.

반도체, 시험, 전원

Description

전원 회로 및 시험 장치{POWER SUPPLY CIRCUIT AND TEST DEVICE}

도 1은, 본 발명의 실시 형태에 관한 시험 장치 100의 구성의 일예를 도시한 도면이다.

도 2는, 파형 성형부 12의 구성의 일예를 도시한 도면이다.

도 3은, 전원 회로 32의 구성의 일예를 도시한 도면이다.

도 4는, 레귤레이터 회로부 70의 등가 회로의 일예를 도시한 도면이다.

<부호의 설명>

10···패턴 발생부, 12···파형성형부, 14···드라이버, 18···판정부, 20···비교기, 22···파형 제어부, 24, 26, 28···가변 지연 회로, 30···세트 리셋 래치, 32···전원 회로, 34···DAC, 36···레지스터, 38···지연량 측정부, 40···제1 전압 팔로워 회로, 50, 52, 58···저항, 54···차동 증폭기, 56···제어 저항, 60···전압 제어부, 62···피드백 저항, 64···분압 저항, 66···레귤레이터, 68···전압원, 70···레귤레이터 회로부, 100···시험 장치, 200···전자 디바이스

본 발명은, 전원 전압을 생성하는 전원 회로, 및 전원 회로를 구비한 시험 장치에 관한 것이다. 특히, 본 발명은, CMOS, ASIC 등의, 전원 전압에 의하여 회로 지연 시간이 변동되는 회로에 공급하는 전원 전압을 생성하는 전원 회로에 관한 것이다.

종래, 반도체 회로 등의 전자 디바이스를 시험하는 시험 장치에 있어서, 시험 장치 내부의 신호의 전송 타이밍이나, 시험 장치가 출력하는 신호의 타이밍을 조정하기 위하여 가변 지연 회로가 사용되고 있다. 이러한 가변 지연 회로는, CMOS ASIC 등에 의하여 형성된다.

최근의 반도체 회로 등의 고속화에 따라, 시험 장치가 생성하는 신호의 타이밍을 높은 정밀도로 제어하는 것이 요구되고 있다. 그러나, 타이밍을 조정하기 위한 가변 지연 회로는, CMOS ASIC 등에 의하여 형성되기 때문에, 프로세스의 차이 등에 의하여 20% 정도의 지연 오차를 발생시키는 경우가 있다.

이에 대하여, 가변 지연 회로에 공급되는 전원 전압을 조정함으로써, 당해 지연 오차를 해소하는 방법이 알려져 있다. 종래의 시험 장치에서는, 가변 지연 회로의 전원 전압을 생성하기 위한 레귤레이터를 이용하고 있다. 예를 들어, 4단자의 레귤레이터에서는, 출력 전압을 소정의 저항비로 분압한 전압을, 감지 단자에 피드백함으로써, 소정의 전압치의 전원 전압을 생성하고 있다. 이러한 레귤레이터에 있어서는, 감지 단자에 접속되는 저항의 분압비를 제어함으로써, 생성되는 전원 전압의 값을 제어할 수 있다.

관련된 특허 문헌 등은, 현재 인식되지 않았기 때문에, 그 기재를 생략한다.

그러나, 상술한 방법으로 전원 전압을 제어하는 경우, 레귤레이터에 있어서의 저항치를 변경할 필요가 있지만, 범용되고 있는 레귤레이터에 있어서 저항치를 변경하는 것은 곤란하다. 예를 들어, 레귤레이터에 저항을 외측에서 부착함으로써, 저항치를 변경하는 것은 가능하지만, 시험 장치에는 다수의 가변 지연 회로가 설치되어 있다. 이들의 가변 지연 회로의 각각에 대한 전원 전압을 제어하는 경우, 가변 지연 회로마다 레귤레이터의 저항치를 변경할 필요가 있어, 현실적이지 못하다.

이 때문에, 본 발명은, 상술한 과제를 해결할 수 있는 전원 회로 및 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은, 청구의 범위에 있어서의 독립항에 기재된 특징의 조합에 의하여 달성된다. 또한, 종속항은 본 발명의 더욱 유리한 구체예를 규정한다.

상기 과제를 해결하기 위하여, 본 발명의 제1의 형태에 의하면, 주어진 전원 전압에 따라 회로 지연 시간이 변동하는 구동 회로에 전원 전압을 공급하는 전원 회로에 있어서, 입력 전압에 따라 전원 전압을 출력하는 출력 단자와, 출력 단자에 있어서의 출력 전압이 피드백되는 감지 단자를 포함하되, 감지 단자에 피드백되는 출력 전압에 따라, 출력 단자로부터 출력되는 전원 전압을 제어하는 레귤레이터 회로부와, 감지 단자에 피드백되는 출력 전압에, 회로 지연 시간에 따른 제어 전압을 중첩하는 전압 제어부를 포함하는 전원 회로를 제공한다.

레귤레이터 회로부는, 소정의 입력 전압이 인가되는 입력 단자와, 출력 단자와 감지 단자 사이에 설치된 피드백 저항을 더 포함하되, 입력 전압에 기초하여 전원 전압을 생성하고, 전압 제어부는, 입력 전압과 동일한 전압을 생성하는 전압원과, 회로 지연 시간에 따라, 입력 전압보다 작은 가변 전압을 생성하는 DAC와, 전압원이 생성한 전압으로부터, DAC가 생성한 가변 전압을 감산한 전압을 출력하는 차동 회로와, 차동 회로의 출력단과 감지 단자 사이에 설치되며, 피드백 저항과 동일한 저항값을 갖는 제어 저항을 포함하여도 좋다.

전압 제어부는, 전압원이 생성한 전압을, 차동 회로의 정입력단에 입력하는 제1 전압 팔로워(voltage follower) 회로와, DAC가 생성한 전압을, 차동 회로의 부입력단에 입력하는 제2 전압 팔로워 회로를 더 포함하여도 좋다. 전압원은, 생성된 전압을 레귤레이터 회로부의 입력 단자에 더욱 공급하여도 좋다.

전압 제어부는, 회로 지연 시간에 따른 설정치를 미리 격납하는 레지스터를 더 포함하며, DAC는, 설정치에 따른 가변 전압을 생성하여도 좋다. 전압 제어부는, 구동 회로의 회로 지연 시간을 측정하고, 당해 회로 지연 시간에 따른 설정치를 레지스터에 격납하는 지연량 측정부를 더 포함하여도 좋다.

본 발명의 제2 형태에 있어서는, 전자 디바이스를 시험하는 시험 장치에 있 어서, 전자 디바이스에 공급되어야 할 시험 패턴을 생성하는 패턴 발생부와, 시험 패턴에 따른 시험 신호를 생성하며, 전자 디바이스에 공급하는 파형 성형부와, 전자 디바이스가 출력하는 출력 신호에 기초하여, 전자 디바이스의 양부를 판정하는 판정부를 포함하되, 파형 성형부는, CMOS에 의하여 구성되며, 시험 패턴을 지연시키는 가변 지연 회로와, CMOS의 전원 전압을 생성하는 전원 회로를 포함하며, 전원 회로는, 입력 전압에 따라 전원 전압을 출력하는 출력 단자와, 출력 단자에 있어서의 출력 전압이 피드백되는 감지 단자를 포함하며, 감지 단자에 피드백되는 출력 전압에 따라 출력 단자로부터 출력되는 전원 전압을 제어하는 레귤레이터 회로부와, 감지 단자에 피드백되는 출력 전압에, 가변 지연 회로의 회로 지연 시간에 따른 제어 전압을 중첩하는 전압 제어부를 포함하는 시험 장치를 제공한다.

또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 전부를 열거한 것은 아니며, 이들의 특징군의 서브콤비네이션도 또한 발명이 될 수 있다.

이하, 발명의 실시의 형태를 통하여 본 발명을 설명하는 바, 이하의 실시 형태는 특허청구범위에 의한 발명을 한정하는 것은 아니며, 또 실시 형태 중에서 설명되고 있는 특징의 조합의 전체가 발명의 해결 수단으로 필수적인 것으로 제한되지는 않는다.

도 1은, 본 발명의 실시 형태에 관한 시험 장치 100의 구성의 일예를 도시한 도면이다. 시험 장치 100은, 반도체 회로 등의 전자 디바이스 200을 시험하는 장치로서, 패턴 발생부 10, 파형 성형부 12, 드라이버 14, 판정부 18 및 비교기 20을 포함한다.

패턴 발생부 10은, 전자 디바이스 200을 시험하기 위한 시험 패턴을 생성한다. 시험 패턴은, 예를 들어 전자 디바이스 200의 입력핀에 인가되는 시험 신호를 생성하기 위한 패턴, 입력 신호의 주기 등을 지시하는 신호 등이다.

파형 성형부 12는, 시험 패턴에 기초하여 시험 신호를 생성하고, 드라이버 14를 거쳐 전자 디바이스 200에 공급한다. 또 판정부 18은, 전자 디바이스 200이 출력하는 출력 신호를 비교기 20을 거쳐 수취하고, 당해 출력 신호에 기초하여 전자 디바이스 200의 양부를 판정한다. 예를 들어 판정부 18은, 당해 출력 신호와, 패턴 발생부 10이 시험 패턴에 따라 생성한 기대치 신호를 비교함으로써 전자 디바이스 200의 양부를 판정한다.

도 2는, 파형 성형부 12의 구성의 일예를 도시한 도면이다. 파형 성형부 12는, 파형 제어부 22, 가변 지연 회로 24, 26, 28, 세트 리셋 래치 30, 및 전원 회로 32를 포함한다. 가변 지연 회로 24, 26, 28은, 본 발명에 관련된 구동 회로의 일예이다.

파형 제어부 22는, 패턴 발생부 10으로부터 시험 패턴을 수취하고, 시험 패턴에 따라 가변 지연 회로 24 및 26을 제어한다. 예를 들어, 파형 제어부 22는, 시험 패턴에 따른 패턴의 펄스 신호를 가변 지연 회로 24 및 26으로 출력하고, 또 시험 패턴에 따라 가변 지연 회로 24 및 26에 있어서의 지연량을 제어한다.

가변 지연 회로 24 및 26은, CMOS 등에 의하여 구성되며, 수취한 펄스 신호를 지연시켜 세트 리셋 래치 30으로 출력한다. 세트 리셋 래치 30은, 가변 지연 회로 24 및 26으로부터 수취한 펄스 신호에 기초하여 시험 신호를 생성한다. 또, 가변 지연 회로 28은, 세트 리셋 래치 30이 생성한 시험 신호를 지연시켜 출력한다.

전원 회로 32는, 가변 지연 회로 24, 26, 28에 전원 전압을 공급한다. 도 2에 있어서는, 하나의 전원 회로 32만이 도시되어 있으나, 전원 회로 32는, 각각의 가변 지연 회로 24, 26, 28에 대하여 설치되어도 좋다.

가변 지연 회로 24, 26, 28은, CMOS를 포함하므로, 프로세스 차이에 의하여 지연량에 차이가 발생한다. 각각의 전원 회로 32는, 당해 지연량의 차이를 보상하여야 할 대응하는 가변 지연 회로 24, 26, 28에 공급하는 전원 전압을 제어한다. 가변 지연 회로 24, 26, 28에 있어서의 지연량은, 전원 전압에 대하여 50%/V 정도 변동하기 때문에, 전원 전압을 제어함으로써, 용이하게 지연량을 제어할 수 있다.

도 3은, 전원 회로 32의 구성의 일예를 도시한 도면이다. 전원 회로 32는, 전압 제어부 60 및 레귤레이터 회로부 70을 포함한다. 레귤레이터 회로부 70은, 레귤레이터 66, 전압원 68, 피드백 저항 62, 및 분압 저항 64를 포함한다. 레귤레이터 66은, 시판되는 범용품을 사용할 수 있다.

레귤레이터 6은, 예를 들어, 4단자의 레귤레이터로서, 입력 단자 IN, 출력 단자 OUT, 접지 단자 GND, 및 감지 단자 S를 포함한다. 전압원 68은, 입력 단자 IN에 접속되며, 입력 전압을 레귤레이터 66에 공급한다. 또 접지 단자 GND에는 접지 전위가 인가된다.

피드백 저항 62는, 출력 단자 OUT과 감지 단자 S의 사이에 설치된다. 피드백 저항 62를 거쳐, 출력 단자 OUT의 출력 전압이 감지 단자에 피드백 된다. 또 분압 저항 64는, 감지 단자 S와 접지 전위의 사이에 설치된다. 이에 의하여, 출력 전압을 피드백 저항 62 및 분압 저항 64의 저항비로 분압하여 전압이 감지 단자 S로 피드백된다.

도 4는 레귤레이터 회로부 70의 등가 회로의 일예를 도시한 도면이다. 레귤레이터 66은, 감지 단자에 피드백된 전압에 기초하여 출력 전압을 제어하는 증폭 회로로 볼 수 있으며, 전압 제어부 60의 영향을 무시하면, 다음 식으로 보이는 출력 전압 Vo를 출력한다.

Vo = V_R × (1 + R2/R1)

단, V_R은 전압원 68이 생성하는 입력 전압, R1은 분압 저항 64의 저항값, R2는 피드백 저항 62의 저항값을 가리킨다.

또, 도 3에 도시된 전압 제어부 60은, 감지 단자로 피드백된 출력 전압에 대응하는 가변 지연 회로 24, 26, 28의 회로 지연 시간에 따른 제어 전압을 중첩한다. 예를 들어, 전압 제어부 60은, 대응하는 가변 지연 회로 24, 26, 29의 지연량을 기준치로 설정한 때의 실제 회로 지연 시간에 따른 제어 전압을 중첩한다. 이러한 구성에 의하여, 피드백 회로 70이 가변 지연 회로 24, 26, 28에 공급하는 전원 전압을 제어하고, 가변 지연 회로 24, 26, 28에 있어서의 지연량의 차이를 보상할 수 있다. 이 때문에 시험 장치 100은, 전자 디바이스 200을 높은 정밀도로 시험할 수 있다.

전압 제어부 60은, DAC 34, 레지스터 36, 제1 전압 팔로워 회로 40, 제2 전 압 팔로워 회로 42, 전압원 44, 차동 회로 46, 및 제어 저항 56을 포함한다. 레지스터 36은, 대응하는 가변 지연 회로 24, 26, 28의 회로 지연 시간에 따른 설정치를 미리 저장한다. 당해 설정치는, 사용자에 의하여 미리 주어져도 좋다.

DAC 34는, 레지스터 36이 저장한 설정치에 따라 가변 전압을 생성한다. 또 전압원 44는, 전압원 68이 생성하는 입력 전압과 대체로 동일한 전압을 생성한다. 차동 회로 46은, 전압원 44가 생성한 전압으로부터, DAC 34가 생성한 가변 전압을 감산한 전압을 출력한다. 이때, 제1 전압 팔로워 회로 40은, 전압원 44가 생성한 전압을, 차동 회로 46의 정입력 단자에 공급하고, 제2 전압 팔로워 회로 42는, DAC 34가 생성한 가변 전압을, 차동 회로 46의 부입력 단자에 공급한다.

제어 저항 56은, 차동 회로 46의 출력단과, 레귤레이터 66의 감지 단자의 사이에 설치되며, 피드백 저항과 대체로 동일한 저항값을 갖는다. 차동 회로 46이 출력하는 전압은, 상술한 바와 같이, 레귤레이터 66의 입력 전압으로부터 가변 전압을 뺀 전압이며, 제어 저항56이 피드백 저항 62와 대체로 동일하므로, 레귤레이터 66의 출력 전압 Vo는 다음 식에 의하여 표현된다.

Vo = V_R × (1 + R2/R1) + V_D

단, V_D는 DAC 34가 출력한 가변 전압을 가리킨다.

이러한 구성에 의하여, DAC 34가 생성한 가변 전압 V_D와 대체로 동일한 값으로, 레귤레이터 66의 출력 전압 Vo를 변동시킬 수 있다. 이 때문에, 레귤레이터 66의 출력 전압을 소망하는 전압치로 용이하게 제어할 수 있다. 또, 전압원 44가, 전압 제어부 60이 생성하여야 할 제어 전압의 바이어스 성분을 생성하기 위하여, DAC 34는 제어 전압의 변동분만을 생성하면 된다. 이 때문에, 회로 규격이 작은 DAC 34를 사용할 수 있다. 이러한 구성에 의하여, 시험 장치 100에 통상 설치되어 있는 DAC를, DAC 34로서 사용할 수 있다. 시험 장치 100에 설치되어 있는 DAC의 출력은, 시험 장치 100에 주어진 프로그램에 의하여 용이하게 제어할 수 있다.

또, 본 예에 있어서 전원 회로 32는, 전압원 44와 전압원 68을 포함하고 있으나, 다른 예에 있어서는, 전원 회로 32는, 어느 하나의 전압원을 가진 것이어도 좋다. 예를 들어, 전원 회로 32는 전압원 44를 포함하며, 전압원 44는 차동 회로 46 및 레귤레이터 66에 입력 전압을 공급하여도 좋다.

또, 차동 회로 46은, 저항 48, 50, 52, 58 및 차동 증폭기 54를 포함한다. 저항 50은, 제1 전압 팔로워 회로 40과 차동 증폭기 54의 정입력 단자의 사이에 설치되며, 저항 48은, 제2 전압 팔로워 회로 42와 차동 증폭기 54의 부입력 단자의 사이에 설치된다. 또, 저항 52는, 차동 증폭기 54의 출력 단자와 부입력 단자의 사이에 설치되며, 저항 58은, 차동 증폭기 54의 정입력 단자와 접지 전위 사이에 설치된다. 본 예에 있어서 저항 48, 50, 52, 58은 대체로 동일한 저항값을 갖는다.

또, 전압 제어부 60은, 도 3에 도시된 바와 같이, 지연량 측정부 38을 더 포함하여도 좋다. 지연량 측정부 38은 대응하는 가변 지연 회로 24, 26, 28의 회로 지연 시간을 측정하고, 당해 회로 지연 시간에 따른 설정치를 레지스터에 저장한다. 예를 들어, 지연량 측정부 38은, 대응하는 가변 지연 회로 24, 26, 28의 지연 량의 설정을 기준치로 한 경우의, 실제의 회로 지연 시간을 측정한다. 그리고, 측정된 회로 지연 시간과, 지연량의 설정치의 차이를 산출하고, 당해 차이에 따른 설정치를 레지스터 36에 격납한다. 당해 차이와 설정치의 관계는 지연량 측정부 38에 미리 주어지는 것이 바람직하다.

이상, 본 발명의 실시 형태를 이용하여 설명하였으나, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 가할 수 있다는 것이 당업자에게 명백하다. 그러한 변경 또는 개량을 가한 형태도 본 바명의 기술적 범위에 포함될 수 있다는 것이, 특허청구범위의 기재로부터 명백하다.

예를 들어, 본 실시예에 있어서, 전원 회로 32는, 파형 성형부 12의 가변 지연 회로에 대응하여 설치되어 있으나, 전원 회로 32는, 시험 장치 100의 구동 회로에 대응하여 설치되어 있어도 좋다. 주어진 전원 전압에 따라 회로 지연 시간이 변동하는 구동 회로라면, 본 실시예에 있어서의 전원 회로 32를 이용하여 회로 지연 시간의 차이를 보상할 수 있다.

또 DAC 34가 복수 채널을 가지며, 서로 다른 복수의 가변 전압을 생성할 수 있는 경우, DAC 34는, 복수의 전원 회로 32에서 공유하여도 좋다.

이상으로부터 명백한 바와 같이, 본 실시 형태에 있어서의 전원 회로 32에 의하면, 시험 장치 100에 통상 구비된 DAC와, 시판되는 범용 레귤레이터를 조합함 으로써, 낮은 비용으로 출력 전압을 용이하게 제어할 수 있다. 또한, 당해 전원 회로 32에 의하여 구동 회로에 주어지는 전원 전압을 조정함으로써, 구동 회로의 회로 지연 시간의 차이를 감소시킬 수 있다. 이 때문에, 시험 장치 100은, 전자 디바이스 200을 높은 정밀도로 시험할 수 있다.

Claims (11)

1. 주어진 전원 전압에 따라 회로 지연 시간이 변동하는 구동 회로에 상기 전원 전압을 공급하는 전원 회로에 있어서,

   입력 전압에 따라 상기 전원 전압을 출력하는 출력 단자와, 상기 출력 단자에 있어서의 출력 전압이 피드백되는 감지 단자를 포함하되, 상기 감지 단자에 피드백되는 상기 출력 전압에 따라, 상기 출력 단자로부터 출력되는 상기 전원 전압을 제어하는 레귤레이터 회로부와,

   상기 감지 단자에 피드백되는 상기 출력 전압에, 상기 회로 지연 시간에 따른 제어 전압을 중첩하는 전압 제어부

   를 포함하는 전원 회로.
2. 제1항에 있어서,

   상기 레귤레이터 회로부는,

   상기 입력 전압이 인가되는 입력 단자와,

   상기 출력 단자와 상기 감지 단자의 사이에 설치된 피드백 저항

   을 더 포함하되, 상기 입력 전압에 기초하여 상기 전원 전압을 생성하고,

   상기 전압 제어부는,

   상기 입력 전압과 동일한 전압을 생성하는 전압원과,

   상기 회로 지연 시간에 따라, 상기 입력 전압보다 작은 가변 전압을 생성하는 DAC와,

   상기 전압원이 생성한 전압으로부터, 상기 DAC가 생성한 상기 가변 전압을 감산한 전압을 출력하는 차동 회로와,

   상기 차동 회로의 출력단과, 상기 감지 단자의 사이에 설치되며, 상기 피드백 저항과 동일한 저항값을 갖는 제어 저항

   을 포함하는 전원 회로.
3. 제2항에 있어서,

   상기 전압 제어부는,

   상기 전압원이 생성한 전압을, 상기 차동 회로의 정입력단에 입력하는 제1 전압 팔로워(voltage follower) 회로와

   상기 DAC가 생성한 전압을, 상기 차동 회로의 부입력단에 입력하는 제2 전압 팔로워 회로

   를 더 포함하는 전원 회로.
4. 제3항에 있어서,

   상기 전압원은, 생성된 전압을 상기 레귤레이터 회로부의 상기 입력 단자에 더욱 공급하는 전원 회로.
5. 제3항에 있어서,

   상기 전압 제어부는, 상기 회로 지연 시간에 따른 설정치를 미리 격납하는 레지스터를 더 포함하며,

   상기 DAC는, 상기 설정치에 따른 상기 가변 전압을 생성하는 전원 회로.
6. 제5항에 있어서,

   상기 전압 제어부는, 상기 구동 회로의 상기 회로 지연 시간을 측정하고, 당해 회로 지연 시간에 따른 상기 설정치를 상기 레지스터에 격납하는 지연량 측정부를 더 포함하는 전원 회로.
7. 전자 디바이스를 시험하는 시험 장치에 있어서,

   상기 전자 디바이스에 공급되어야 할 시험 패턴을 생성하는 패턴 발생부와,

   상기 시험 패턴에 따른 시험 신호를 생성하며, 상기 전자 디바이스에 공급하는 파형 성형부와,

   상기 전자 디바이스가 출력하는 출력 신호에 기초하여, 상기 전자 디바이스 의 양부를 판정하는 판정부를 포함하되,

   상기 파형 성형부는, CMOS에 의하여 구성되며, 상기 시험 패턴을 지연시키는 가변 지연 회로와,

   상기 CMOS의 전원 전압을 생성하는 전원 회로를 포함하며,

   상기 전원 회로는,

   입력 전압에 따라 상기 전원 전압을 출력하는 출력 단자와, 상기 출력 단자에 있어서의 출력 전압이 피드백되는 감지 단자를 포함하며, 상기 감지 단자에 피드백되는 상기 출력 전압에 따라 상기 출력 단자로부터 출력되는 상기 전원 전압을 제어하는 레귤레이터 회로부와,

   상기 감지 단자에 피드백되는 상기 출력 전압에, 상기 가변 지연 회로의 회로 지연 시간에 따른 제어 전압을 중첩하는 전압 제어부를 포함하는 시험 장치.
8. 제7항에 있어서,

   상기 가변 지연 회로는, 전원 전압에 따라 회로 지연 시간이 변동되고, 상기 시험 패턴을 지연시키며,

   상기 전원 회로는, 상기 가변 지연 회로의 전원 전압을 생성하고,

   상기 전압 제어부는,

   상기 회로 지연 시간에 따른 설정치를 격납하는 레지스터와,

   상기 설정치에 따른 가변 전압을 생성하는 DAC와,

   상기 입력 전압으로부터 상기 가변 전압을 감산한 상기 제어 전압을 출력하는 차동 회로와,

   상기 가변 지연 회로의 지연 시간을 기준치로 한 경우의 실제의 회로 지연 시간을 측정하고, 측정된 회로 지연 시간과 상기 기준치의 차이에 따른 설정치를 상기 레지스터에 격납시키는 지연량 측정부

   를 포함하는 시험 장치.
9. 제8항에 있어서,

   상기 레귤레이터 회로부는,

   상기 입력 전압이 인가되는 입력 단자와,

   상기 출력 단자와 상기 감지 단자의 사이에 설치된 피드백 저항

   을 더 포함하되, 상기 입력 전압에 기초하여 상기 전원 전압을 생성하고,

   상기 전압 제어부는,

   상기 입력 전압과 동일한 전압을 생성하는 전압원과,

   상기 차동 회로의 출력단과, 상기 감지 단자의 사이에 설치되며, 상기 피드백 저항과 동일한 저항값을 갖는 제어 저항

   을 더 포함하고,

   상기 DAC는, 상기 회로 지연 시간에 따라 상기 입력 전압보다 작은 가변 전압을 생성하고,

   상기 차동 회로는, 상기 전압원이 생성한 전압으로부터, 상기 DAC가 생성한 상기 가변 전압을 감산한 전압을 출력하는

   시험 장치.
10. 제9항에 있어서,

    상기 전압 제어부는,

    상기 전압원이 생성한 전압을, 상기 차동 회로의 정입력단에 입력하는 제1 전압 팔로워(voltage follower) 회로와

    상기 DAC가 생성한 전압을, 상기 차동 회로의 부입력단에 입력하는 제2 전압 팔로워 회로

    를 더 포함하는 시험 장치.
11. 제10항에 있어서,

    상기 전압원은, 생성된 전압을 상기 레귤레이터 회로부의 상기 입력 단자에 더욱 공급하는 시험 장치.

Images