JP5066184B2 - 試験装置および伝送装置 - Google Patents

試験装置および伝送装置 Download PDF

Info

Publication number
JP5066184B2
JP5066184B2 JP2009523607A JP2009523607A JP5066184B2 JP 5066184 B2 JP5066184 B2 JP 5066184B2 JP 2009523607 A JP2009523607 A JP 2009523607A JP 2009523607 A JP2009523607 A JP 2009523607A JP 5066184 B2 JP5066184 B2 JP 5066184B2
Authority
JP
Japan
Prior art keywords
voltage
output
unit
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009523607A
Other languages
English (en)
Other versions
JPWO2009011252A1 (ja
Inventor
圭 篠島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2009523607A priority Critical patent/JP5066184B2/ja
Publication of JPWO2009011252A1 publication Critical patent/JPWO2009011252A1/ja
Application granted granted Critical
Publication of JP5066184B2 publication Critical patent/JP5066184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、被試験デバイスを試験する試験装置および伝送装置に関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
1.特願2007−184132 出願日 2007年7月13日
半導体等の被試験デバイス(DUT)を試験する試験装置が知られている。試験装置は、ドライバから試験信号を発生してDUTに供給し、当該試験信号に応じてDUTから出力された応答信号を入力し、入力した応答信号の論理をコンパレータにより検出する。そして、試験装置は、検出結果に基づきDUTの良否を判定する。また、DUTの一つの端子に対して供給する試験信号と、当該一つの端子から出力される応答信号とを、単一の伝送線路により伝送する結線方法(シングルトランスミッション結線)を用いた試験装置が知られている。
ここで、試験装置は、試験信号の発生間隔をより短くして、試験時間を短縮化することが望まれる。しかしながら、試験信号の発生間隔を、伝送経路の伝播時間の2倍とDUTの応答時間とを加算した時間よりも短くすると、DUTから出力された応答信号をコンパレータが入力するタイミングと、次の試験信号をドライバから出力するタイミングが重複する。このため、シングルトランスミッション結線型の試験装置は、試験信号の発生間隔を短くしすぎると、コンパレータに入力される応答信号に、ドライバから出力された次に与えるべき試験信号が重畳してしまい、当該応答信号のレベルを正確に検出することができない。
このような問題を解決するシングルトランスミッション結線型の試験装置が、特許文献1に記載されている。特許文献1に記載された試験装置は、試験信号に応じた電圧を発生するドライバと、ドライバの出力電圧と論理判定用の閾値電圧と加算した電圧を発生するレプリカドライバと、ドライバとDUTとの出力抵抗の比によりレプリカドライバの出力電圧を抵抗分圧する分圧回路と、応答信号の論理レベルを検出するコンパレータとを備える。そして、この試験装置では、コンパレータが、DUTからの応答信号を、分圧回路により分圧された分圧電圧と比較して、応答信号の論理を検出する。これにより、この試験装置によれば、応答信号の入力タイミングと、次に発生すべき試験信号の出力タイミングとが一致した場合であっても、ドライバの出力電圧をキャンセルして、DUTの応答信号を閾値電圧と精度良く比較することができる。
特開2006−23233号公報
ところで、DUTの出力抵抗は、個体毎の誤差が大きい。例えば、DUTの出力抵抗は、個体毎に20%程度の誤差が生じる。このため、特許文献1に記載された試験装置では、ドライバの出力抵抗とDUTの出力抵抗との抵抗比と、分圧回路の分圧比とを一致させることが困難であった。このため、特許文献1に記載された試験装置では、DUTの全ての個体について、ドライバの出力電圧を精度良くキャンセルすることが困難であった。
また、DUTの種類によっては、出力抵抗の仕様が他の種類のDUTの出力抵抗と大きく異なる場合もある。このような場合も、特許文献1に記載された試験装置では、出力抵抗の仕様が他と異なるDUTについては、ドライバの出力電圧を精度良くキャンセルすることができなかった。
そこで本発明は、上記の課題を解決することのできる試験装置および伝送装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに与える試験信号を発生する試験信号発生部と、試験信号に応じた出力電圧を、被試験デバイスの信号入出力端子に接続された入出力ピンに対して出力するメイン駆動部と、試験信号に応じた比較電圧を出力するレプリカ駆動部と、比較電圧を抵抗分圧した分圧電圧を発生する抵抗分圧部と、入出力ピンの電圧を分圧電圧と比較する比較部と、比較部による比較結果に基づいて被試験デバイスの良否を判定する判定部と、抵抗分圧部の分圧比を調整して、分圧電圧を、メイン駆動部から出力電圧が出力され且つ被試験デバイスの信号入出力端子から応答信号が出力されていない状態における入出力ピンの電圧と予め定められた閾値電圧とを加算した電圧に一致させる調整部とを備える試験装置を提供する。
本発明の第2の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに与える試験信号を発生する試験信号発生部と、試験信号に応じた出力電圧を、被試験デバイスの信号入出力端子に接続された入出力ピンに対して出力するメイン駆動部と、試験信号に応じた比較電圧を出力するレプリカ駆動部と、入出力ピンの電圧を、予め定められた閾値電圧と比較電圧とを加算した電圧と比較する比較部と、比較部による比較結果に基づいて被試験デバイスの良否を判定する判定部と、レプリカ駆動部から出力される比較電圧を、メイン駆動部から出力電圧が出力され且つ被試験デバイスの信号入出力端子から応答信号が出力されていない状態における入出力ピンの電圧に一致させる調整部とを備える試験装置を提供する。
本発明の第3の形態においては、対象装置と信号を送受信する伝送装置であって、送信信号に応じた出力電圧を、対象装置の信号入出力端子に接続された入出力ピンに対して出力するメイン駆動部と、送信信号に応じた比較電圧を出力するレプリカ駆動部と、比較電圧を抵抗分圧した分圧電圧を発生する抵抗分圧部と、入出力ピンの電圧を分圧電圧と比較する比較部と、抵抗分圧部の分圧比を調整して、分圧電圧を、メイン駆動部から出力電圧が出力され且つ対象装置の信号入出力端子から受信信号が出力されていない状態における入出力ピンの電圧と予め定められた閾値電圧とを加算した電圧に一致させる調整部とを備える伝送装置を提供する。
本発明の第4の形態においては、対象装置を試験する試験装置であって、送信信号に応じた出力電圧を、対象装置の信号入出力端子に接続された入出力ピンに対して出力するメイン駆動部と、送信信号に応じた比較電圧を出力するレプリカ駆動部と、入出力ピンの電圧を、予め定められた閾値電圧と比較電圧とを加算した電圧と比較する比較部と、レプリカ駆動部から出力される比較電圧を、メイン駆動部から出力電圧が出力され且つ対象装置の信号入出力端子から受信信号が出力されていない状態における入出力ピンの電圧に一致させる調整部とを備える伝送装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
図1は、本実施形態に係る試験装置10の構成をDUT200と共に示す。 図2は、本実施形態に係る信号入出力部14の構成を示す。 図3は、本実施形態の試験装置10の試験フローの一例を示す。 図4は、本実施形態に係る第2抵抗62の構成の一例を示す。 図5は、本実施形態の第1変形例に係る信号入出力部14の構成を示す。 図6は、本実施形態の第2変形例に係る信号入出力部14の構成を示す。 図7は、本実施形態の第3変形例に係る信号入出力部14の構成を示す。 図8は、本実施形態の第4変形例に係る信号入出力部14の構成を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る試験装置10の構成をDUT200と共に示す。試験装置10は、被試験デバイス200(以下、DUT200と称する。)を試験する。試験装置10は、試験信号発生部12と、信号入出力部14と、判定部16と、伝送線路300とを備える。
試験信号発生部12は、DUT200に与える試験信号を発生する。試験信号発生部12は、一例として、H論理またはL論理を表す試験信号を発生してよい。
信号入出力部14は、試験信号を試験信号発生部12から入力し、入力した試験信号の論理に応じた出力電圧をDUT200に印加する。信号入出力部14は、一例として、入力した試験信号がH論理を表す場合、H論理に応じた出力電圧をDUT200に印加し、入力した試験信号がL論理を表す場合、L論理に応じた出力電圧をDUT200に印加する。
また、信号入出力部14は、試験信号に応じた出力電圧をDUT200に印加したことによって当該DUT200の信号入出力端子220から出力された応答信号の電圧を、予め定められた閾値電圧と比較する。信号入出力部14は、一例として、応答信号の電圧を、当該応答信号の論理レベルがH論理であるか否かを判別するための予め定められたH側閾値電圧(VOH)と比較してよい。また、信号入出力部14は、応答信号の電圧を、当該応答信号の論理レベルがL論理であるか否かを判別するための予め定められたL側閾値電圧(VOL)と比較してよい。
判定部16は、信号入出力部14による比較結果に基づいてDUT200の良否を判定する。判定部16は、一例として、信号入出力部14による比較結果を所定のストローブタイミングにおいて取り込み、取り込んだ比較結果を期待値と比較することにより、DUT200の良否を判定してよい。なお、判定部16は、一例として、取り込んだ比較結果がH論理でもL論理でもない場合には、応答信号の論理が不定であると判断してよい。
伝送線路300は、信号入出力部14とDUT200とを接続する。より詳しくは、信号入出力部14の入出力ピン20と、DUT200の信号入出力端子220との間を接続する。これにより、伝送線路300は、信号入出力部14から出力された試験信号に応じた出力電圧を、DUT200の信号入出力端子220に印加することができる。更に、伝送線路300は、試験信号に応じた出力電圧が印加されたことによってDUT200の信号入出力端子220から出力された応答信号を、信号入出力部14の入出力ピン20に供給することができる。
このような試験装置10によれば、DUT200の信号入出力端子220に対して供給するべき試験信号と当該信号入出力端子220から入力すべき応答信号とを一の伝送線路300により伝送して、DUT200を試験することができる。なお、試験装置10は、伝送線路300に直列に設けられたマッチング抵抗310を更に備えてもよい。
図2は、本実施形態に係る信号入出力部14の構成を、DUT200および伝送線路300とともに示す。信号入出力部14は、メイン駆動部32と、出力抵抗34と、第1レプリカ駆動部36と、第1抵抗分圧部40と、第1比較部42と、第2レプリカ駆動部44と、第2抵抗分圧部48と、第2比較部50と、電圧測定部52と、リレー54と、調整部56とを有する。
メイン駆動部32は、試験信号発生部12から出力された試験信号を入力し、試験信号に応じた出力電圧を、DUT200の信号入出力端子220に接続された入出力ピン20に対して出力する。本実施形態においては、メイン駆動部32は、試験信号がH論理の場合には、H論理に応じたH側出力電圧(VIH)を入出力ピン20に出力し、試験信号がL論理の場合には、L論理に応じたL側出力電圧(VIL)を入出力ピン20に出力する。メイン駆動部32は、一例として、ドライバ回路であってよい。
出力抵抗34は、メイン駆動部32と入出力ピン20との間に設けられた抵抗である。出力抵抗34は、入出力ピン20からDUT200側を見た場合の抵抗値と、入出力ピン20からメイン駆動部32側を見た場合の抵抗値とをマッチングさせることを目的として設けられる。出力抵抗34は、一例として、DUT200の仕様等により予め定められた抵抗値(例えば、50Ω)であってよい。また、出力抵抗34は、メイン駆動部32の内部に設けられてもよい。
第1レプリカ駆動部36は、試験信号発生部12から出力された試験信号を入力し、試験信号に応じた比較電圧を出力する。本実施形態においては、第1レプリカ駆動部36は、メイン駆動部32から出力される出力電圧と、H側閾値電圧(VOH)に所定値(n)を乗じた電圧とを加算した比較電圧を出力する。すなわち、第1レプリカ駆動部36は、試験信号がH論理の場合には、H側出力電圧(VIH)と、H側閾値電圧(VOH)に所定値(n)を乗じた電圧とを加算した比較電圧(VIH+(n×VOH))を出力する。また、第1レプリカ駆動部36は、試験信号がL論理の場合には、L側出力電圧(VIL)と、H側閾値電圧(VOH)に所定値(n)を乗じた電圧とを加算した比較電圧(VIL+(n×VOH))を出力する。
なお、所定値(n)は、一例として、メイン駆動部32からDUT200側を見た仕様上の抵抗値(例えば、100Ω)に対する、入出力ピン20からDUT200側を見た仕様上の抵抗値(例えば、50Ω)の割合の、逆数であってよい。所定値(n)は、出力抵抗34の仕様上の抵抗値が50Ω、DUT200の出力抵抗210の仕様上の抵抗値が50Ωである場合、n=2{=1/(50Ω/100Ω)}であってよい。
第1レプリカ駆動部36は、一例として、メイン駆動部32と同性能を有するドライバ回路であってよい。これにより、第1レプリカ駆動部36は、メイン駆動部32の出力電圧に精度良く同期させた比較電圧を出力することができる。
第1抵抗分圧部40は、第1レプリカ駆動部36から出力された比較電圧を抵抗分圧した分圧電圧を発生する。第1抵抗分圧部40は、分圧比が調整部56により調整される。
第1抵抗分圧部40は、一例として、第1レプリカ駆動部36の出力端と接続点aとの間に接続された第1抵抗60と、接続点aとグランドとの間に接続された第2抵抗62とを含んでよい。第1抵抗分圧部40は、接続点aから分圧電圧を発生する。更に、第1抵抗60は、出力抵抗34と同一の抵抗値であってよい。また、第2抵抗62は、調整部56により調整可能な可変抵抗であってよい。
第1比較部42は、入出力ピン20の電圧を、第1抵抗分圧部40から出力された分圧電圧と比較する。本実施形態において、第1比較部42は、DUT200から出力された応答信号がH論理であるか否かを表す比較結果を出力する。
第2レプリカ駆動部44は、試験信号発生部12から出力された試験信号を入力し、試験信号に応じた比較電圧を出力する。本実施形態においては、第2レプリカ駆動部44は、メイン駆動部32から出力される出力電圧と、L側閾値電圧(VOL)に所定値(n)を乗じた電圧とを加算した比較電圧を出力する。すなわち、第2レプリカ駆動部44は、試験信号がH論理の場合には、H側出力電圧(VIH)と、L側閾値電圧(VOL)に所定値(n)を乗じた電圧とを加算した比較電圧(VIH+(n×VOL))を出力する。また、第2レプリカ駆動部44は、試験信号がL論理の場合には、L側出力電圧(VIL)と、L側閾値電圧(VOL)に所定値(n)を乗じた電圧とを加算した比較電圧(VIL+(n×VOL))を出力する。なお、所定値(n)は、第1レプリカ駆動部36の場合と同様であってよい。
第2レプリカ駆動部44は、一例として、メイン駆動部32と同性能を有するドライバ回路であってよい。これにより、第2レプリカ駆動部44は、メイン駆動部32の出力電圧に精度良く同期させた比較電圧を出力することができる。
第2抵抗分圧部48は、第2レプリカ駆動部44から出力された比較電圧を抵抗分圧した分圧電圧を発生する。第2抵抗分圧部48は、分圧比が調整部56により調整される。第2抵抗分圧部48は、一例として、第1抵抗分圧部40と同様の構成であってよい。
第2比較部50は、入出力ピン20の電圧を、第2抵抗分圧部48から出力された分圧電圧と比較する。本実施形態において、第2比較部50は、DUT200から出力された応答信号がL論理であるか否かを表す比較結果を出力する。
電圧測定部52は、試験信号に応じた出力電圧がメイン駆動部32から出力され、且つ、DUT200の信号入出力端子220から応答信号が出力されていない状態における入出力ピン20の電圧(無応答状態の入出力ピン電圧Vb)を測定する。これにより、電圧測定部52によれば、メイン駆動部32から出力された出力電圧を、入出力ピン20からDUT200側を見た場合の抵抗値と入出力ピン20からメイン駆動部32側を見た場合の抵抗値とで抵抗分圧した電圧を、測定することができる。ここで、入出力ピン20からDUT200側を見た場合の抵抗値は、出力抵抗34の抵抗値となる。また、入出力ピン20からDUT200側を見た場合の抵抗値は、伝送線路300、マッチング抵抗310および出力抵抗210の合成抵抗値となる。
電圧測定部52は、一例として、メイン駆動部32から、H側出力電圧(VIH)およびL側出力電圧(VIL)の少なくとも一方を出力させた場合における、入出力ピン20の電圧を測定してよい。また、出力抵抗34が既知の場合には、電圧測定部52は、入出力ピン20とグランド間との抵抗値を測定し、測定した抵抗値から無応答状態の入出力ピン電圧Vbを換算して算出してもよい。
リレー54は、電圧測定部52が入出力ピン20の電圧を測定する場合、入出力ピン20と電圧測定部52の測定端とを接続し、それ以外の場合、入出力ピン20と電圧測定部52の測定端とを開放する。このようなリレー54は、電圧測定部52の動作時以外において、入出力ピン20に対する電圧測定部52の影響を除去することができる。
調整部56は、電圧測定部52による測定結果に基づき第1抵抗分圧部40の分圧比、および、第2抵抗分圧部48の分圧比をそれぞれ調整する。より詳細には、調整部56は、第1抵抗分圧部40および第2抵抗分圧部48の分圧比を調整して、第1抵抗分圧部40および第2抵抗分圧部48のそれぞれから出力される分圧電圧を、メイン駆動部32から出力電圧が出力され且つDUT200の信号入出力端子220から応答信号が出力されていない状態における入出力ピン20の電圧(無応答状態の入出力ピン電圧Vb)と予め定められた閾値電圧とを加算した電圧に一致させる。
すなわち、調整部56は、第1抵抗分圧部40から出力される分圧電圧Vb´を、無応答状態の入出力ピン電圧VbとH側閾値電圧(VOH)とを加算した電圧とするように、当該第1抵抗分圧部40の分圧比を調整する。また、調整部56は、第2抵抗分圧部48から出力される分圧電圧Vb´´を、無応答状態の入出力ピン電圧VbとL側閾値電圧(VOL)とを加算した電圧とするように、当該第2抵抗分圧部48の分圧比を調整する。
調整部56は、一例として、第1抵抗分圧部40および第2抵抗分圧部48の分圧電圧を直接検出して、当該分圧電圧が対応する値となるように、分圧比を調整してよい。また、調整部56は、第1抵抗分圧部40および第2抵抗分圧部48の一方のみの分圧電圧を検出し、当該分圧電圧が対応する値となるように一方の分圧比を調整し、他方については一方の分圧比と同じ分圧比としてもよい。また、調整部56は、一例として、無応答状態の入出力ピン電圧Vbの各値に対応する分圧比が記述されたテーブルを予め記憶し、電圧測定部52の測定結果に応じた分圧比を当該テーブルから検出してよい。
以上のような試験装置10によれば、メイン駆動部32の出力電圧と閾値電圧とを加算した比較電圧と、入出力ピン20の電圧とを比較する。従って、試験装置10によれば、DUT200により出力された応答信号が伝送線路300を伝播して入出力ピン20に入力するタイミングと、次にDUT200に与えるべき試験信号の出力タイミングとが一致し、応答信号と試験信号とが入出力ピン20において重畳された場合であっても、入出力ピン20の電圧から試験信号に応じた電圧をキャンセルして、閾値電圧と比較することができる。これにより、試験装置10によれば、試験信号の発生間隔を短くした場合であっても、精度良く試験することができる。
さらに、試験装置10によれば、第1抵抗分圧部40および第2抵抗分圧部48の分圧比を調整するので、DUT200の固体毎またはDUT200の種類毎に出力抵抗210の値が異なる場合であっても、メイン駆動部32の出力電圧と閾値電圧とを加算した比較電圧を精度良く発生することができる。これにより、固体毎にDUT200の出力抵抗210に誤差がある場合、および、出力抵抗210の仕様上の値が他の種類と異なるDUT200を試験する場合等であっても、試験装置10によれば、精度良く入出力ピン20の電圧から試験信号に応じた電圧をキャンセルして、閾値電圧と比較することができる。
図3は、本実施形態の試験装置10の試験フローの一例を示す。まず、試験装置10は、DUT200の直流特性を試験する(S1)。試験装置10は、一例として、所定の直流電圧をDUT200の信号入出力端子220に印加した場合における電流量を測定してもよいし、所定の直流電流を供給した場合のDUT200の信号入出力端子220の電圧を測定してもよい。
さらに、電圧測定部52は、直流試験中において、出力電圧が出力され且つ応答信号が出力されていない状態における入出力ピン20の電圧を測定する。電圧測定部52は、一例として、メイン駆動部32からH側出力電圧(VIH)およびL側出力電圧(VIL)を出力させた場合における、入出力ピン20の電圧を測定する。また、出力抵抗34が既知の場合には、電圧測定部52は、入出力ピン20とグランド間との抵抗値を測定し、測定した抵抗値から無応答状態の入出力ピン電圧Vbを換算して算出してもよい。
次に、調整部56は、直流試験中において測定された無応答状態の入出力ピン電圧Vbに基づき、第1抵抗分圧部40および第2抵抗分圧部48を調整する(S2)。次に、試験装置10は、試験信号の論理を変化させてDUT200の機能を試験する機能試験を実行する(S3)。
このように調整部56は、DUT200に対する機能試験に先立って、第1抵抗分圧部40および第2抵抗分圧部48の分圧比を調整して、分圧電圧を電圧測定部52により測定された電圧に一致させる。これにより、試験装置10によれば、効率良く第1抵抗分圧部40および第2抵抗分圧部48の分圧比を調整することができる。
図4は、本実施形態に係る第2抵抗62の構成の一例を示す。第2抵抗62は、一例として、値の異なる複数の抵抗64(64−1、64−2、…、64−m)と、スイッチ66とを含んでよい。複数の抵抗64のそれぞれは、一端がグランドに接続されている。
スイッチ66は、接続点aと、複数の抵抗64のグランドが接続されていない方の端のいずれか1つとを、調整部56による制御に応じて接続する。このようなスイッチ66によれば、調整部56による制御に応じて抵抗値を変化させることができる。
図5は、本実施形態の第1変形例に係る信号入出力部14の構成を、DUT200および伝送線路300とともに示す。本変形例に係る試験装置10は、図1および図2に示した試験装置10と略同一の構成および機能を採るので、以下、略同一の構成および機能を採る部材については図中において同一の符号を付け、以下相違点を除き説明を省略する。
本変形例に係る信号入出力部14は、第1レプリカ駆動部36、第1抵抗分圧部40、第2レプリカ駆動部44および第2抵抗分圧部48に代えて、レプリカ駆動部70と、駆動電圧供給部72と、第1閾値発生部74と、第2閾値発生部76とを備える。
レプリカ駆動部70は、試験信号に応じた比較電圧を出力する。本実施形態において、レプリカ駆動部70は、試験信号がH論理の場合には、H論理に応じたH側比較電圧(RVIH)を出力する。レプリカ駆動部70は、試験信号がL論理の場合には、L論理に応じたL側比較電圧(RVIL)を出力する。
更に、レプリカ駆動部70は、出力電圧のレベルが外部から調整可能とされている。レプリカ駆動部70は、一例として、H側比較電圧(RVIH)およびL側比較電圧(RVIL)が外部から調整可能とされている。本実施形態においては、レプリカ駆動部70は、当該レプリカ駆動部70を駆動するための駆動電圧が増減されることにより、出力電圧のレベルが調整される。
レプリカ駆動部70は、一例として、H側比較電圧(RVIH)およびL側比較電圧(RVIL)を切り換えて出力するセレクタであってよい。このようなレプリカ駆動部70は、試験信号がH論理の場合には、H側比較電圧(RVIH)を選択して出力し、試験信号がL論理の場合には、L側比較電圧(RVIL)を選択して出力する。なお、レプリカ駆動部70は、一例として、メイン駆動部32と同性能を有するドライバ回路であってもよい。これにより、レプリカ駆動部70は、メイン駆動部32の出力電圧に精度良く同期させた比較電圧を出力することができる。
駆動電圧供給部72は、レプリカ駆動部70に対して駆動電圧を供給する。駆動電圧供給部72は、調整部56による制御に応じてレプリカ駆動部70の駆動電圧を増減する。これにより、駆動電圧供給部72は、調整部56による制御に応じて、レプリカ駆動部70の出力電圧のレベルを調整することができる。
第1閾値発生部74は、予め定められたH側閾値電圧(VOH)を発生する。第2閾値発生部76は、予め定められたL側閾値電圧(VOL)を発生する。
第1比較部42は、入出力ピン20の電圧を、予め定められたH側閾値電圧(VOH)と比較電圧とを加算した電圧と比較する。そして、第1比較部42は、DUT200から出力された応答信号がH論理であるか否かを表す比較結果を出力する。
第1比較部42は、一例として、第1差動増幅器82と、第2差動増幅器84と、第3差動増幅器86とを含んでよい。第1差動増幅器82は、H側閾値電圧(VOH)から入出力ピン20の電圧を減じた電圧を出力する。第2差動増幅器84は、例えばバッファ80を介して与えられたDUT200のグランド電位から、比較電圧を減じた電圧を出力する。第3差動増幅器86は、第1差動増幅器82の出力電圧から第2差動増幅器84の出力電圧を減じた電圧を出力する。このようにして、第1比較部42は、DUT200から出力された応答信号のレベルとH側閾値電圧(VOH)とを比較して、応答信号がH論理であるか否かを表す比較結果を出力することができる。
第2比較部50は、入出力ピン20の電圧を、予め定められたL側閾値電圧(VOL)と比較電圧とを加算した電圧と比較する。そして、第2比較部50は、DUT200から出力された応答信号がL論理であるか否かを表す比較結果を出力する。
第2比較部50は、一例として、第4差動増幅器88と、第5差動増幅器90と、第6差動増幅器92とを含んでよい。第4差動増幅器88は、入出力ピン20の電圧からL側閾値電圧(VOL)を減じた電圧を出力する。第5差動増幅器90は、比較電圧から、例えばバッファ80を介して与えられたDUT200のグランド電位を減じた電圧を出力する。第6差動増幅器92は、第4差動増幅器88の出力電圧から第5差動増幅器90の出力電圧を減じた電圧を出力する。このようにして、第2比較部50は、DUT200から出力された応答信号のレベルとL側閾値電圧(VOL)とを比較して、応答信号がL論理であるか否かを表す比較結果を出力することができる。
電圧測定部52は、メイン駆動部32から出力電圧が出力され且つDUT200の信号入出力端子220から応答信号が出力されていない状態における入出力ピン20の電圧(無応答状態の入出力ピン電圧Vb)を測定する。電圧測定部52は、一例として、次のように無応答状態の入出力ピン電圧Vbを測定してよい。
まず、電圧測定部52は、DUT200を終端モードに設定して、DUT200の信号入出力端子220を終端させる。続いて、電圧測定部52は、DUT200を終端モードにした状態において、メイン駆動部32からH側出力電圧(VIH)を出力させた場合の入出力ピン20の電圧VVH、および、メイン駆動部32からL側出力電圧(VIL)を出力させた場合の入出力ピン20の電圧VVLを測定する。更に、電圧測定部52は、DUT200を終端モードにした状態において、メイン駆動部32を終端させた場合の入出力ピン20の電圧VVTを測定する。そして、電圧測定部52は、電圧VVHから電圧VVTを減じた電圧を、メイン駆動部32からH側出力電圧(VIH)が出力され且つDUT200の信号入出力端子220から応答信号が出力されていない状態における入出力ピン20の電圧として算出する。また、電圧測定部52は、電圧VVLから電圧VVTを減じた電圧を、メイン駆動部32からL側出力電圧(VIL)が出力され且つDUT200の信号入出力端子220から応答信号が出力されていない状態における入出力ピン20の電圧として算出する。
調整部56は、電圧測定部52による測定結果に基づき駆動電圧供給部72を制御して、レプリカ駆動部70から出力される比較電圧を、無応答状態の入出力ピン電圧Vbに一致させる。調整部56は、一例として、試験信号がH論理の場合にレプリカ駆動部70から出力されるH側比較電圧(RVIH)を、電圧測定部52により測定された電圧VVHから電圧VVTを減じた電圧に一致させる。また、調整部56は、一例として、試験信号がL論理の場合にレプリカ駆動部70から出力されるL側比較電圧(RVIL)を、電圧測定部52により測定された電圧VVLから電圧VVTを減じた電圧に一致させる。
調整部56は、一例として、レプリカ駆動部70の出力電圧を直接検出して、比較電圧が対応する値となるように、レプリカ駆動部70に与える駆動電圧を調整してよい。また、調整部56は、H側出力電圧(VIH)またはL側比較電圧(RVIL)の一方のみを検出し、一方の検出結果に応じてH側比較電圧(RVIH)およびL側比較電圧(RVIL)の両者を調整してもよい。
このような第1変形例に係る試験装置10によれば、レプリカ駆動部70から出力する比較電圧と閾値電圧とを加算した電圧と、入出力ピン20の電圧とを比較する。従って、第1変形例に係る試験装置10によれば、図1に示した試験装置10と同様の効果を得ることができる。さらに、第1変形例に係る試験装置10によれば、複数の比較部(第1比較部42および第2比較部50)に対して1つのレプリカ駆動部70を備えるので、消費電力を小さくすることができる。
図6は、本実施形態の第2変形例に係る信号入出力部14の構成を、DUT200および伝送線路300とともに示す。本変形例に係る試験装置10は、第1変形例に係る試験装置10と略同一の構成および機能を採るので、以下、略同一の構成および機能を採る部材については図中において同一の符号を付け、以下相違点を除き説明を省略する。
本変形例に係る信号入出力部14は、レプリカ駆動部70、第1閾値発生部74および第2閾値発生部76に代えて、第1のレプリカ駆動部70−1と、第2のレプリカ駆動部70−2と、第1の駆動電圧供給部72−1と、第2の駆動電圧供給部72−2とを備える。
第1のレプリカ駆動部70−1は、試験信号がH論理の場合には、H論理に応じたH側比較電圧(RVIH1)を出力する。第1のレプリカ駆動部70−1は、試験信号がL論理の場合には、L論理に応じたL側比較電圧(RVIL1)を出力する。
第1の駆動電圧供給部72−1は、調整部56による制御に応じて第1のレプリカ駆動部70−1に対して駆動電圧を供給する。第1の駆動電圧供給部72−1は、第1のレプリカ駆動部70−1の駆動電圧を増減する。これにより、第1の駆動電圧供給部72−1は、調整部56による制御に応じて、第1のレプリカ駆動部70−1の出力電圧のレベルを調整することができる。
第2のレプリカ駆動部70−2は、試験信号がH論理の場合には、H論理に応じたH側比較電圧(RVIH2)を出力する。第2のレプリカ駆動部70−2は、試験信号がL論理の場合には、L論理に応じたL側比較電圧(RVIL2)を出力する。
第2の駆動電圧供給部72−2は、調整部56による制御に応じて第2のレプリカ駆動部70−2に対して駆動電圧を供給する。第2の駆動電圧供給部72−2は、第2のレプリカ駆動部70−2の駆動電圧を増減する。これにより、第2の駆動電圧供給部72−2は、調整部56による制御に応じて、第2のレプリカ駆動部70−2の出力電圧のレベルを調整することができる。
そして、調整部56は、電圧測定部52による測定結果に基づき、第1のレプリカ駆動部70−1および第2のレプリカ駆動部70−2のそれぞれから出力される比較電圧を調整する。より詳しくは、調整部56は、第1のレプリカ駆動部70−1から出力される比較電圧を、無応答状態の入出力ピン電圧VbとH側閾値電圧(VOH)とを加算した電圧に調整する。これにより、第1のレプリカ駆動部70−1は、試験信号がH論理の場合には、メイン駆動部32からH側出力電圧(VIH)が出力され且つDUT200の信号入出力端子220から応答信号が出力されていない状態における入出力ピン20の電圧とH側閾値電圧(VOH)とを加算した比較電圧(RVIH1)を、第1比較部42に出力することできる。また、第1のレプリカ駆動部70−1は、試験信号がL論理の場合には、メイン駆動部32からL側出力電圧(VIL)が出力され且つDUT200の信号入出力端子220から応答信号が出力されていない状態における入出力ピン20の電圧とH側閾値電圧(VOH)とを加算した比較電圧(RVIL1)を第1比較部42に出力することができる。
また、調整部56は、第2のレプリカ駆動部70−2から出力される比較電圧を、無応答状態の入出力ピン電圧VbとL側閾値電圧(VOL)とを加算した電圧に調整する。これにより、第2のレプリカ駆動部70−2は、試験信号がH論理の場合には、メイン駆動部32からH側出力電圧(VIH)が出力され且つDUT200の信号入出力端子220から応答信号が出力されていない状態における入出力ピン20の電圧とL側閾値電圧(VOL)とを加算した比較電圧(RVIL2)を第2比較部50に出力することができる。また、第2のレプリカ駆動部70−2は、試験信号がL論理の場合には、メイン駆動部32からL側出力電圧(VIL)が出力され且つDUT200の信号入出力端子220から応答信号が出力されていない状態における入出力ピン20の電圧とL側閾値電圧(VOL)とを加算した比較電圧(RVIL2)を第2比較部50に出力することができる。
このような変形例に係る信号入出力部14によれば、第1閾値発生部74および第2閾値発生部76を備えなくてよく、また、第1比較部42および第2比較部50を簡易なコンパレータにより構成できるので、構成を簡単にすることができる。
図7は、本実施形態の第3変形例に係る信号入出力部14の構成を、DUT200および伝送線路300とともに示す。本変形例に係る信号入出力部14は、図5に示した第1変形例に係る信号入出力部14と略同一の構成および機能を採るので、以下、略同一の構成および機能を採る部材については図中において同一の符号を付け、以下相違点を除き説明を省略する。
本変形例に係る信号入出力部14は、H論理およびL論理に加え、終端を表す値を示す試験信号を入力する。信号入出力部14は、試験信号として、例えばPAT信号およびDRE信号を入力する。PAT信号は、H論理およびL論理を表す。DRE信号は、H論理の場合にはPAT信号に応じた電圧を出力することを示し、L論理の場合には終端を表す値を示す。
メイン駆動部32は、3値ドライバである。すなわち、メイン駆動部32は、試験信号がH論理の場合にはH側出力電圧(VIH)を出力し、試験信号がL論理の場合にはL側出力電圧(VIL)を出力し、試験信号が終端を表す値の場合には終端電圧(VIT)を出力する。終端電圧(VIT)は、伝送線路300を終端させる電圧であって、例えばH側出力電圧(VIH)とL側出力電圧(VIL)との中間値であってよい。
メイン駆動部32は、一例として、DRE信号がH論理であり且つPAT信号がH論理の場合には、H側出力電圧(VIH)を出力し、DRE信号がH論理であり且つPAT信号がL論理の場合には、L側出力電圧(VIL)を出力する。更に、メイン駆動部32は、DRE信号がL論理である場合には、PAT信号の論理に関わらず、終端電圧(VIT)を出力する。
レプリカ駆動部70は、一例として、PAT信号に応じた比較電圧を出力する。レプリカ駆動部70は、PAT信号がH論理の場合には、H論理に応じたH側比較電圧(RVIH)を出力し、PAT信号がL論理の場合には、L論理に応じたL側比較電圧(RVIL)を出力する。
第1比較部42は、試験信号が終端を表す値以外の場合、入出力ピン20の電圧を、予め定められたH側閾値電圧(VOH)と比較電圧とを加算した電圧と比較する。さらに、第1比較部42は、試験信号が終端を表す値の場合、入出力ピン20の電圧をH側閾値電圧(VOH)と比較する。このような第1比較部42は、メイン駆動部32から終端電圧(VIT)が出力される場合、入出力ピン20の電圧をH側閾値電圧(VOH)と比較するので、正しい比較結果を出力することできる。
第1比較部42は、一例として、第2差動増幅器84に代えて、第7差動増幅器94を含んでよい。第7差動増幅器94は、DRE信号がH論理である場合(すなわち、メイン駆動部32からH側出力電圧(VIH)またはL側出力電圧(VIL)が出力されている場合)、DUT200のグランド電位から比較電圧を減じた電圧を出力する。第7差動増幅器94は、DRE信号がL論理である場合(すなわち、メイン駆動部32から終端電圧(VIT)が出力されている場合)、グランド電圧(電圧値0)を出力する。第3差動増幅器86は、第1差動増幅器82の出力電圧から第7差動増幅器94の出力電圧を減じた電圧を出力する。このようにして、第1比較部42は、メイン駆動部32から終端電圧(VIT)が出力される場合には、PAT信号の論理に関わらず、入出力ピン20の電圧をH側閾値電圧(VOH)と比較することができる。
第2比較部50は、試験信号が終端を表す値以外の場合、入出力ピン20の電圧を、予め定められたL側閾値電圧(VOL)と比較電圧とを加算した電圧と比較する。さらに、第2比較部50は、試験信号が終端を表す値の場合、入出力ピン20の電圧をL側閾値電圧(VOL)と比較する。このような第2比較部50は、メイン駆動部32から終端電圧(VIT)が出力される場合、入出力ピン20の電圧をL側閾値電圧(VOL)と比較するので、正しい比較結果を出力することできる。
第2比較部50は、一例として、第5差動増幅器90に代えて、第8差動増幅器96を含んでよい。第8差動増幅器96は、DRE信号がH論理である場合(すなわち、メイン駆動部32からL側出力電圧(VIH)またはH側出力電圧(VIL)が出力されている場合)、比較電圧からDUT200のグランド電位を減じた電圧を出力する。第8差動増幅器96は、DRE信号がL論理である場合(すなわち、メイン駆動部32から終端電圧(VIT)が出力されている場合)、グランド電圧(電圧値0)を出力する。第6差動増幅器92は、第4差動増幅器88の出力電圧から第8差動増幅器96の出力電圧を減じた電圧を出力する。このようにして、第2比較部50は、メイン駆動部32から終端電圧(VIT)が出力される場合には、PAT信号の論理に関わらず、入出力ピン20の電圧をL側閾値電圧(VOL)と比較することができる。
このような第3変形例に係る試験装置10によれば、メイン駆動部32から終端電圧(VIT)が出力される場合、閾値電圧を入出力ピン20の電圧と比較する。従って、第3変形例に係る試験装置10によれば、メイン駆動部32が3値ドライバであっても、図1に示した試験装置10と同様の効果を得ることができる。
なお、本変形例において、信号入出力部14は、遅延素子98を更に備えてよい。遅延素子98は、DRE信号を遅延して第7差動増幅器94および第8差動増幅器96に与える。遅延素子98は、一例として、メイン駆動部32の終端電圧VITの応答遅延に応じた時間分、DRE信号を遅延してよい。このような遅延素子98は、メイン駆動部32による終端電圧VITの発生および停止タイミングと、第7差動増幅器94によるグランド電圧の発生および停止タイミングとを一致させることができる。
図8は、本実施形態の第4変形例に係る信号入出力部14の構成を、DUT200および伝送線路300とともに示す。本変形例に係る信号入出力部14は、図7に示す第3変形例に係る信号入出力部14と略同一の構成および機能を採るので、以下、略同一の構成および機能を採る部材については図中において同一の符号を付け、以下相違点を除き説明を省略する。
本変形例に係る信号入出力部14は、レプリカ駆動部70に代えて、第1のレプリカ駆動部70−1と、第2のレプリカ駆動部70−2と、第1の駆動電圧供給部72−1と、第2の駆動電圧供給部72−2とを備える。
第1のレプリカ駆動部70−1は、3値ドライバである。第1のレプリカ駆動部70−1は、試験信号がH論理の場合には、H論理に応じたH側比較電圧(RVIH1)を出力し、試験信号がL論理の場合には、L論理に応じたL側比較電圧(RVIL1)を出力する。そして、第1のレプリカ駆動部70−1は、試験信号が終端を表す値の場合には、H側閾値電圧(VOH)を出力する。
第1のレプリカ駆動部70−1は、一例として、DRE信号がH論理であり且つPAT信号がH論理の場合には、H側比較電圧(RVIH1)を出力し、DRE信号がH論理であり且つPAT信号がL論理の場合には、L側比較電圧(RVIL1)を出力する。更に、第1のレプリカ駆動部70−1は、DRE信号がL論理である場合には、PAT信号の論理に関わらず、H側閾値電圧(VOH)を出力する。第1のレプリカ駆動部70−1は、一例として、H側比較電圧(RVIH1)、L側比較電圧(RVIL1)またはH側閾値電圧(VOH)を切り換えて出力するセレクタであってよい。
第2のレプリカ駆動部70−2は、3値ドライバである。第2のレプリカ駆動部70−2は、試験信号がH論理の場合には、H論理に応じたH側比較電圧(RVIH2)を出力し、試験信号がL論理の場合には、L論理に応じたL側比較電圧(RVIL2)を出力する。そして、第2のレプリカ駆動部70−2は、試験信号が終端を表す値の場合には、L側閾値電圧(VOL)を出力する。
第2のレプリカ駆動部70−2は、一例として、DRE信号がH論理であり且つPAT信号がH論理の場合には、H側比較電圧(RVIH2)を出力し、DRE信号がH論理であり且つPAT信号がL論理の場合には、L側比較電圧(RVIL2)を出力する。更に、第2のレプリカ駆動部70−2は、DRE信号がL論理である場合には、PAT信号の論理に関わらず、L側閾値電圧(VOL)を出力する。第2のレプリカ駆動部70−2は、一例として、H側比較電圧(RVIH1)、L側比較電圧(RVIL1)またはL側閾値電圧(VOL)を切り換えて出力するセレクタであってよい。
第1の駆動電圧供給部72−1は、図6に示す第2変形例に係る第1の駆動電圧供給部72−1と同様であるので詳細な説明を省略する。第2の駆動電圧供給部72−2は、図6に示す第2変形例に係る第2の駆動電圧供給部72−2と同様であるので詳細な説明を省略する。
第1比較部42は、第7差動増幅器94に代えて、第9差動増幅器102を含んでよい。第9差動増幅器102は、H側閾値電圧(VOH)から、第1のレプリカ駆動部70−1により出力された比較電圧を減じた電圧を出力する。第3差動増幅器86は、第1差動増幅器82の出力電圧から第9差動増幅器102の出力電圧を減じた電圧を出力する。このようにして、第1比較部42は、メイン駆動部32から終端電圧(VIT)が出力される場合には、PAT信号の論理に関わらず、入出力ピン20の電圧をH側閾値電圧(VOH)と比較することができる。
第2比較部50は、第8差動増幅器96に代えて、第10差動増幅器104を含んでよい。第10差動増幅器104は、第2のレプリカ駆動部70−2により出力された比較電圧からL側閾値電圧(VOL)を減じた電圧を出力する。第6差動増幅器92は、第4差動増幅器88の出力電圧から第10差動増幅器104の出力電圧を減じた電圧を出力する。このようにして、第2比較部50は、メイン駆動部32から終端電圧(VIT)が出力される場合には、PAT信号の論理に関わらず、入出力ピン20の電圧をL側閾値電圧(VOL)と比較することができる。
調整部56は、電圧測定部52による測定結果に基づき、第1のレプリカ駆動部70−1および第2のレプリカ駆動部70−2のそれぞれから出力される比較電圧を調整する。より詳しくは、調整部56は、試験信号が終端を表す値以外の場合(例えばDRE信号がH論理の場合)における第1のレプリカ駆動部70−1から出力される比較電圧を、第2変形例と同様に、無応答状態の入出力ピン電圧VbとH側閾値電圧(VOH)とを加算した電圧に調整する。
また、調整部56は、試験信号が終端を表す値以外の場合(例えばDRE信号がH論理の場合)における第2のレプリカ駆動部70−2から出力される比較電圧を、第2変形例と同様に、無応答状態の入出力ピン電圧VbとL側閾値電圧(VOL)とを加算した電圧に調整する。
このような第4変形例に係る試験装置10によれば、メイン駆動部32から終端電圧(VIT)が出力される場合、閾値電圧を入出力ピン20の電圧と比較する。従って、第4変形例に係る試験装置10によれば、メイン駆動部32が3値ドライバであっても、図1に示した試験装置10と同様の効果を得ることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
例えば、実施形態に係る信号入出力部14は、対象装置と信号を送受信する伝送装置として機能させてもよい。この場合、信号入出力部14は、DUT200に代えて上記の対象装置と伝送線路300を介して接続される。そして、入出力ピン20には、メイン駆動部32が発生する送信信号に応じた出力電圧、および、対象装置が出力した受信信号に応じた電圧が印加される。

Claims (9)

  1. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに与える試験信号を発生する試験信号発生部と、
    前記試験信号に応じた出力電圧を、前記被試験デバイスの信号入出力端子に接続された入出力ピンに対して出力するメイン駆動部と、
    前記試験信号に応じた比較電圧を出力するレプリカ駆動部と、
    前記比較電圧を抵抗分圧した分圧電圧を発生する抵抗分圧部と、
    前記入出力ピンの電圧を前記分圧電圧と比較する比較部と、
    前記比較部による比較結果に基づいて前記被試験デバイスの良否を判定する判定部と、
    前記抵抗分圧部の分圧比を調整して、前記分圧電圧を、前記メイン駆動部から前記出力電圧が出力され且つ前記被試験デバイスの前記信号入出力端子から応答信号が出力されていない状態における前記入出力ピンの電圧と予め定められた閾値電圧とを加算した電圧に一致させる調整部と
    を備える試験装置。
  2. 前記出力電圧が出力され且つ前記応答信号が出力されていない状態における前記入出力ピンの電圧を測定する電圧測定部を更に備え、
    前記調整部は、前記電圧測定部の測定結果に基づき、前記抵抗分圧部の分圧比を調整する
    請求項に記載の試験装置。
  3. 前記電圧測定部は、前記被試験デバイスの直流特性を試験する直流試験中において、前記出力電圧が出力され且つ前記応答信号が出力されていない状態における前記入出力ピンの電圧を測定し、
    前記調整部は、前記試験信号の論理を変化させて前記被試験デバイスの機能を試験する機能試験に先立って、前記抵抗分圧部の分圧比を調整して、前記分圧電圧を前記電圧測定部により測定された電圧に一致させる
    請求項に記載の試験装置。
  4. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに与える試験信号を発生する試験信号発生部と、
    前記試験信号に応じた出力電圧を、前記被試験デバイスの信号入出力端子に接続された入出力ピンに対して出力するメイン駆動部と、
    前記試験信号に応じた比較電圧を出力するレプリカ駆動部と、
    前記入出力ピンの電圧を、予め定められた閾値電圧と前記比較電圧とを加算した電圧と比較する比較部と、
    前記比較部による比較結果に基づいて前記被試験デバイスの良否を判定する判定部と、
    前記レプリカ駆動部から出力される前記比較電圧を、前記メイン駆動部から前記出力電圧が出力され且つ前記被試験デバイスの前記信号入出力端子から応答信号が出力されていない状態における前記入出力ピンの電圧に一致させる調整部と
    を備える試験装置。
  5. 前記比較部は、
    前記入出力ピンの電圧を、前記応答信号がH論理であるか否かを判別するH側閾値電圧と前記比較電圧とを加算した電圧と比較する第1比較部と、
    前記入出力ピンの電圧を、前記応答信号がL論理であるか否かを判別するL側閾値電圧と前記比較電圧とを加算した電圧と比較するL第2比較部と
    を有する請求項に記載の試験装置。
  6. 前記メイン駆動部は、前記試験信号がH論理の場合にH側出力電圧を出力し、前記試験信号がL論理の場合にL側出力電圧を出力し、
    前記レプリカ駆動部は、前記試験信号がH論理の場合にH側比較電圧を出力し、前記試験信号がL論理の場合にL側比較電圧を出力し、
    前記調整部は、
    前記H側比較電圧を、前記H側出力電圧が出力され且つ前記応答信号が出力されていない状態における前記入出力ピンの電圧と一致させ、
    前記L側比較電圧を、前記L側出力電圧が出力され且つ前記応答信号が出力されていない状態における前記入出力ピンの電圧と一致させる
    請求項に記載の試験装置。
  7. 前記メイン駆動部は、前記試験信号がH論理の場合にH側出力電圧を出力し、前記試験信号がL論理の場合にL側出力電圧を出力し、前記試験信号が終端を表す値の場合には終端電圧を出力し、
    前記第1比較部は、前記試験信号が終端を表す値以外の場合、前記入出力ピンの電圧を、前記応答信号がH論理であるか否かを判別するH側閾値電圧と前記比較電圧とを加算した電圧と比較し、前記試験信号が終端を表す値の場合、前記入出力ピンの電圧を前記H側閾値電圧と比較し、
    第2比較部は、前記試験信号が終端を表す値以外の場合、前記入出力ピンの電圧を、前記応答信号がL論理であるか否かを判別するL側閾値電圧と前記比較電圧とを加算した電圧と比較し、前記試験信号が終端を表す値の場合、前記入出力ピンの電圧を前記L側閾値電圧と比較する
    を有する請求項に記載の試験装置。
  8. 対象装置と信号を送受信する伝送装置であって、
    送信信号に応じた出力電圧を、前記対象装置の信号入出力端子に接続された入出力ピンに対して出力するメイン駆動部と、
    前記送信信号に応じた比較電圧を出力するレプリカ駆動部と、
    前記比較電圧を抵抗分圧した分圧電圧を発生する抵抗分圧部と、
    前記入出力ピンの電圧を前記分圧電圧と比較する比較部と、
    前記抵抗分圧部の分圧比を調整して、前記分圧電圧を、前記メイン駆動部から前記出力電圧が出力され且つ前記対象装置の前記信号入出力端子から受信信号が出力されていない状態における前記入出力ピンの電圧と予め定められた閾値電圧とを加算した電圧に一致させる調整部と
    を備える伝送装置。
  9. 対象装置と信号を送受信する伝送装置であって、
    送信信号に応じた出力電圧を、前記対象装置の信号入出力端子に接続された入出力ピンに対して出力するメイン駆動部と、
    前記送信信号に応じた比較電圧を出力するレプリカ駆動部と、
    前記入出力ピンの電圧を、予め定められた閾値電圧と前記比較電圧とを加算した電圧と比較する比較部と、
    前記レプリカ駆動部から出力される前記比較電圧を、前記メイン駆動部から前記出力電圧が出力され且つ前記対象装置の前記信号入出力端子から受信信号が出力されていない状態における前記入出力ピンの電圧に一致させる調整部と
    を備える伝送装置。
JP2009523607A 2007-07-13 2008-07-08 試験装置および伝送装置 Active JP5066184B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009523607A JP5066184B2 (ja) 2007-07-13 2008-07-08 試験装置および伝送装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007184132 2007-07-13
JP2007184132 2007-07-13
PCT/JP2008/062354 WO2009011252A1 (ja) 2007-07-13 2008-07-08 試験装置および伝送装置
JP2009523607A JP5066184B2 (ja) 2007-07-13 2008-07-08 試験装置および伝送装置

Publications (2)

Publication Number Publication Date
JPWO2009011252A1 JPWO2009011252A1 (ja) 2010-09-16
JP5066184B2 true JP5066184B2 (ja) 2012-11-07

Family

ID=40259590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523607A Active JP5066184B2 (ja) 2007-07-13 2008-07-08 試験装置および伝送装置

Country Status (6)

Country Link
US (1) US7944226B2 (ja)
JP (1) JP5066184B2 (ja)
KR (1) KR101123826B1 (ja)
DE (1) DE112008001841T5 (ja)
TW (1) TWI364549B (ja)
WO (1) WO2009011252A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5182859B2 (ja) * 2007-01-29 2013-04-17 株式会社ステップテクニカ 評価装置及び評価システム
US8067943B2 (en) * 2009-03-24 2011-11-29 Advantest Corporation Test apparatus, calibration method, program, and recording medium
JP6007843B2 (ja) * 2013-03-26 2016-10-12 富士通株式会社 信号伝送回路、半導体集積回路、及び信号伝送回路の調整方法
US9797936B2 (en) * 2015-03-05 2017-10-24 National Instruments Corporation Counter enhancements for improved performance and ease-of-use

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006023233A (ja) * 2004-07-09 2006-01-26 Advantest Corp 半導体試験装置および半導体試験方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133725A (en) * 1998-03-26 2000-10-17 Teradyne, Inc. Compensating for the effects of round-trip delay in automatic test equipment
US6275023B1 (en) 1999-02-03 2001-08-14 Hitachi Electronics Engineering Co., Ltd. Semiconductor device tester and method for testing semiconductor device
US6956393B1 (en) 2004-05-26 2005-10-18 Advantest Corporation Source current measurement apparatus and test apparatus
JP2007184132A (ja) 2006-01-05 2007-07-19 Nec Tokin Corp 電磁継電器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006023233A (ja) * 2004-07-09 2006-01-26 Advantest Corp 半導体試験装置および半導体試験方法

Also Published As

Publication number Publication date
TWI364549B (en) 2012-05-21
DE112008001841T5 (de) 2010-06-17
TW200912349A (en) 2009-03-16
JPWO2009011252A1 (ja) 2010-09-16
US7944226B2 (en) 2011-05-17
KR20100039400A (ko) 2010-04-15
KR101123826B1 (ko) 2012-03-16
WO2009011252A1 (ja) 2009-01-22
US20100176835A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP5279724B2 (ja) 試験装置およびキャリブレーション方法
JP4255284B2 (ja) 差動動作のためのシングル・エンド・チャネルの較正
KR20090054448A (ko) 시험 장치 및 그 시험 장치를 이용한 디바이스의 제조 방법
JP2006300688A (ja) 校正方法および校正装置
JP5066184B2 (ja) 試験装置および伝送装置
KR101250498B1 (ko) 출력 장치 및 시험 장치
US7518378B2 (en) Cable compensation for pulsed I-V measurements
US7755375B2 (en) Test apparatus, probe card, and test method
CN103913660B (zh) 大电流、智能数字焊接***检定校准方法
US10436827B2 (en) Measurement device and method for measuring the impedance of a device under test
US5471145A (en) Calibrating transition dependent timing errors in automatic test equipment using a precise pulse width generator
JP4944794B2 (ja) 試験装置、及びピンエレクトロニクスカード
WO2009125491A1 (ja) ドライバ回路および試験装置
JP4310280B2 (ja) インピーダンス変換回路、入出力回路及び半導体試験装置
JP2009156580A (ja) 入力容量測定回路
JP3556615B2 (ja) 差動型データドライバのテスト装置及びテスト方法
JP2007040849A (ja) 測定装置、及び試験装置
KR20100103456A (ko) 시험 장치 및 측정 장치
JP4714067B2 (ja) キャリブレーション回路、キャリブレーション方法、及び試験装置
KR101218910B1 (ko) 전원 회로 및 시험 장치
JP2816705B2 (ja) Ic試験装置
TW201721155A (zh) 測量裝置
JP2011196926A (ja) 配線遅延時間測定装置及び配線遅延時間測定方法
JP2012154807A (ja) 半導体試験装置およびタイミング校正方法
KR20070076819A (ko) 케이블의 특성임피던스 검사 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5066184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250