KR101201632B1 - 반도체 처리용 산화 장치 및 방법과, 컴퓨터로 판독 가능한매체 - Google Patents

반도체 처리용 산화 장치 및 방법과, 컴퓨터로 판독 가능한매체 Download PDF

Info

Publication number
KR101201632B1
KR101201632B1 KR1020070105427A KR20070105427A KR101201632B1 KR 101201632 B1 KR101201632 B1 KR 101201632B1 KR 1020070105427 A KR1020070105427 A KR 1020070105427A KR 20070105427 A KR20070105427 A KR 20070105427A KR 101201632 B1 KR101201632 B1 KR 101201632B1
Authority
KR
South Korea
Prior art keywords
gas
processing
oxidizing
processing region
oxidation
Prior art date
Application number
KR1020070105427A
Other languages
English (en)
Other versions
KR20080035984A (ko
Inventor
가즈히데 하세베
다께히꼬 후지따
시게루 나까지마
쥰 오가와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080035984A publication Critical patent/KR20080035984A/ko
Application granted granted Critical
Publication of KR101201632B1 publication Critical patent/KR101201632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 반도체 처리용 산화 장치는, 처리 용기의 처리 영역의 한쪽측에서 피처리 기판에 근접하는 가스 공급구로부터 처리 영역에 산화성 가스 및 환원성 가스를 공급하는 가스 공급계를 포함한다. 가스 공급구는 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 가스 분사 구멍을 포함한다. 처리 용기의 주위에 처리 영역을 가열하는 히터가 배치된다. 제어부는, 산화성 가스 및 환원성 가스를 반응시켜 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키고, 산소 활성종과 수산기 활성종을 사용하여 피처리 기판의 표면에 대해 산화 처리를 행하도록 미리 설정된다.
산화 장치, 처리 영역, 처리 용기, 가스 분사 구멍, 히터

Description

반도체 처리용 산화 장치 및 방법과, 컴퓨터로 판독 가능한 매체 {OXIDATION APPARATUS AND METHOD FOR SEMICONDUCTOR PROCESS, AND COMPUTER READABLE MEDIUM}
본 발명은 반도체 웨이퍼 등의 피처리 기판의 표면을 산화하기 위한 반도체 처리용 산화 장치 및 방법에 관한 것이다. 여기서, 반도체 처리라 함은, 반도체 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용 유리 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성하는 것에 의해, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 웨이퍼 등으로 이루어지는 반도체 기판에 대해, 성막, 에칭, 산화, 확산, 개질 등의 각종 처리가 행해진다. 예를 들어, 산화에는, 단결정 실리콘막 혹은 폴리실리콘막의 표면 등을 산화하는 경우, 금속막을 산화하는 경우 등이 있다. 특히, 산화에서 형성된 실리콘 산화막은, 소자 분리막, 게이트 산화막, 캐패시터 등의 절연막에 적용된다.
이 산화 처리를 행하는 방법에는, 압력의 관점으로부터는, 대략 대기압과 동 등한 분위기 하의 처리 용기 내에서 행하는 상압 산화 처리 방법과 진공 분위기 하의 처리 용기 내에서 행하는 감압 산화 처리 방법이 있다. 또한, 산화에 사용하는 가스종의 관점으로부터는, 예를 들어 수소와 산소를 외부 연소 장치에 의해 연소시키는 것에 의해 수증기를 발생시켜 이 수증기를 이용하여 산화를 행하는 습식 산화 처리 방법[예를 들어, 일본 특허 공개 평3-140453호 공보(특허 문헌 1)]이 있다. 또한, 오존만, 혹은 산소만을 처리 용기 내로 흘리거나 하여 수증기를 이용하지 않고 산화를 행하는 건식 산화 처리 방법[예를 들어, 일본 특허 공개 소57-1232호 공보(특허 문헌 2)]이 있다.
이와 같이, 산화의 방법으로서는, 산소 가스를 이용한 건식 산화와 수증기를 이용한 습식 산화가 있다. 일반적으로는, 습식 산화에 의해 성막한 산화막은 건식 산화에 의해 성막한 산화막에 비해 막질이 양호하다. 즉, 절연막으로서는, 내압성, 내부식성, 신뢰성 등의 막질 특성을 고려하면, 습식 산화막의 쪽이 우수하다. 또한, 형성되는 산화막(절연막)의 성막율이나 웨이퍼 면내의 균일성도 중요한 요소이다. 이 관점으로부터는, 일반적으로는, 상압의 습식 산화에 의해 형성된 막은, 산화율은 크지만, 막 두께의 면내 균일성이 떨어진다. 한편, 감압의 습식 산화에 의해 형성된 막은, 반대로 산화율은 작지만 막 두께의 면내 균일성이 우수하다.
반도체 디바이스 혹은 반도체 집적 회로의 디자인 룰이 그다지 엄격하지 않은 경우, 산화막이 적용되는 용도나 프로세스 조건, 장치 비용 등을 적절하게 감안하여, 상술한 바와 같은 다양한 산화 방법이 이용된다. 그러나, 최근, 반도체 디바이스의 선폭이나 막 두께가 보다 작아져 디자인 룰이 엄격하게 되어 있다. 그것 에 따라서, 산화막의 막질의 특성이나 막 두께의 면내 균일성 등에 관해 보다 높은 것이 요구되도록 되어 오고 있다. 이 때문에, 종래의 산화 방법에서는, 이 요구에 충분히 대응할 수 없다는 문제가 발생하고 있다.
따라서, 최근에는, H2 가스와 O2 가스를 처리 용기 내로 개별로 도입하여, 양 가스를 처리 용기 내에서 반응시켜 수증기 등을 발생시키고, 이것에 의해 웨이퍼 표면을 산화하도록 한 산화 장치가 제안되어 있다[예를 들어, 일본 특허 공개 평4-18727호 공보, 일본 특허 공개 제2004-22833호 공보, 일본 특허 공개 제2005-277386호 공보, 및 특허 공개 제2005-175441호 공보(특허 문헌 3, 4, 5, 6)].
특허 문헌 3, 5, 6에 개시된 기술의 경우, 산화막을 형성하기 위해, H2 가스와 O2 가스를 1 Torr 정도의 낮은 압력 하에서, 또한 비교적 저온에서, 예를 들어 900 ℃ 이하에서 반응시켜 산소 활성종과 수산기 활성종을 발생시킨다. 이것에 의해 웨이퍼 표면을 산화하여, 예를 들어 실리콘 산화막을 형성한다.
본 발명은 가스 유량 등의 프로세스 조건의 최적화가 용이한 반도체 처리용 산화 장치 및 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 반도체 처리용 산화 장치이며, 간격을 두고 적층된 상태에서 복수의 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와, 상기 처리 영역의 한쪽측에서 상기 피처리 기판에 근접하는 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 공급하는 가스 공급계와, 상기 처리 용기의 주위에 배치되고 상기 처리 영역을 가열하는 히터와, 상기 처리 영역을 사이에 두고 상기 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하는 배기계와, 상기 장치의 임의의 동작을 제어하는 제어부를 구비하고, 상기 가스 공급구는 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 가스 분사 구멍을 구비하고, 상기 제어부는, 상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키고, 상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대해 산화 처리를 행하도록 미리 설정된다.
본 발명의 제2 시점은, 반도체 처리용 산화 방법이며, 처리 용기의 처리 영역 내에 간격을 두고 적층된 상태에서 복수의 피처리 기판을 수납하는 공정과, 상기 처리 영역의 한쪽측에서 상기 피처리 기판에 근접하는 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 공급하는 공정과, 상기 처리 용기의 주위에 배치된 히터에 의해 상기 처리 영역을 가열하는 것에 의해 상기 산화성 가스 및 상기 환원성 가스를 활성화하는 공정과, 상기 처리 영역을 사이에 두고 상기 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하고 상기 피처리 기판의 표면을 따라 상기 산화성 가스 및 상기 환원성 가스를 흘리는 공정과, 상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키는 공정과, 상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대해 산화 처리를 행하는 공정을 구비하고, 상기 가스 공급구는 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 가스 분사 구멍을 구비한다.
본 발명의 제3 시점은, 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며, 상기 프로그램 지령은, 프로세서에 의해 실행될 때, 반도체 처리용 산화 장치를 제어하여 피처리 기판의 표면을 산화하는 산화 방법을 실행하고, 상기 방법은, 처리 용기의 처리 영역 내에 간격을 두고 적층된 상태에서 복수의 피처리 기판을 수납하는 공정과, 상기 처리 영역의 한쪽측에서 상기 피처리 기판에 근접하는 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 공급하는 공정과, 상기 처리 용기의 주위에 배치된 히터에 의해 상기 처리 영역을 가열하는 것에 의해 상기 산화성 가스 및 상기 환원성 가스를 활성화하는 공정과, 상기 처리 영역을 사이에 두고 상기 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하고 상기 피처리 기판의 표면을 따라 상기 산화성 가스 및 상기 환원성 가스를 흘리는 공정과, 상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키는 공정과, 상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대해 산화 처리를 행하는 공정을 구비하고, 상기 가스 공급구는 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 가스 분사 구멍을 구비한다.
본 발명의 추가 목적 및 이점들은 다음의 상세한 설명에 개시될 것이며, 부분적으로는 상세한 설명으로부터 명백할 것이고 또는 본 발명의 실시에 의해 학습될 수도 있다. 본 발명의 목적 및 이점들은 특별히 이후에 지시되는 수단들 및 조합들에 의해 인식되고 얻어질 수도 있다.
본 명세서에 합체되고 일부로 구성되는 첨부 도면들은 본 발명의 실시예들을 나타내고 있고, 상기한 일반적인 설명과 함께 하기되는 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 것으로 제공된다.
본 발명에 따르면, 성막율 및 면내 균일성을 향상시킬 수 있고, 가스 공급량 조정 등을 필요로 하지 않으면서 웨이퍼의 막 두께 균일성을 높게 유지할 수 있는 반도체 처리용 산화 장치 및 방법을 제공할 수 있는 효과가 있다.
본 발명자 등은, 본 발명의 개발 과정에서, 반도체 처리에 있어서 산화에 의해 산화막을 형성하는 방법에 관한 종래 기술의 문제점에 대해 연구했다. 그 결 과, 본 발명자 등은, 이하에 서술하는 바와 같은 지견을 얻었다.
H2 가스와 O2 가스를 저압 하에서 반응시켜 웨이퍼 표면을 산화하는 산화 방법에 있어서는, 반응에 의해 발생한 다양한 활성종(래디컬)은 매우 반응성이 높다. 이 때문에, 웨이퍼 표면에 노출되어 있는 결정면의 방위에 관계없이 산화가 행해지고, 결정의 면 방위 의존성이 없다. 따라서, 웨이퍼 표면의 요철 패턴에 관계없이 그 요철 패턴의 표면을 따라 균일한 막 두께의 산화막을 형성할 수 있다. 또한, 활성종의 반응성이 높으므로, 산화하기 어려운 막, 즉 내산화성의 막, 예를 들어 실리콘 질화막 등도 산화할 수 있다.
그러나, 상술한 이점에 대해, 산화 처리하는 웨이퍼 표면의 패턴 면적이나 막종 등에 따라서 활성종의 소비량은 크게 변동하기 때문에, 그 변동량에 따라서 가스 유량 등의 프로세스 조건을 최적화해야만 한다. 이 때문에, 패턴 면적이나 막종 등에 따라서 최적화된 가스 유량 등의 프로세스 조건 등을 미리 구해 두어야만 한다. 그러나, 이 최적화된 가스 유량 등의 프로세스 조건을 구하기 위한 조정 작업이 매우 번거롭다. 특히, 최근의 반도체 산업에 있어서는, 다품종 소량 생산의 경향이 많아지고 있다. 이 때문에, 웨이퍼 표면의 패턴 면적의 종류나 막종이 많아, 각각에 대응하여 다종류의 최적화를 위한 조정 작업을 행해야만 한다.
산화에 있어서의 프로세스 조건의 최적화가 매우 번거로운 주된 이유로서, 양호한 처리의 면간 균일성(수직 방향에 있어서의 웨이퍼 사이에서의 처리의 균일성)을 얻기 위해 조정 작업이 복잡한 것을 들 수 있다. 즉, 종래의 장치에 있어서 는, 장치 특성상 그다지 양호하지 않은 처리의 면간 균일성을, 처리 영역의 존(zone)마다 가스 유량이나 처리 온도를 변화시키는 것에 의해 보정하여 양호한 처리의 면간 균일성을 얻도록 하고 있다. 그러나, 이와 같이 하여 얻어진 처리 조건은, 1개의 파라미터가 변화하면, 그때마다 다른 파라미터를 존마다 조정하는 것에 의해 보정할 필요가 있고, 이것이 조정 작업을 복잡하게 하고 있는 원인으로 되어 있다. 따라서, 처리 조건의 1개가 변화해도 가스 유량 등의 프로세스 조건의 최적화가 용이한 장치 특성을 제공하는 것이 바람직하다.
이하에, 이와 같은 지견을 기초로 하여 구성된 본 발명 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
도1은 본 발명 실시 형태에 관한 종형 열처리 장치(산화 장치)를 도시하는 단면도이다. 도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도이다. 도3은 도1에 도시한 장치의 배기구를 도시하는 정면도이다. 이 산화 장치(32)는, O2 가스 등의 산화성 가스와, H2 등의 환원성 가스와, N2 가스 등의 불활성 가스를 선택적으로 공급 가능한 처리 영역을 구비한다. 산화 장치(32)는, 이와 같은 처리 영역 내에서, 반도체 웨이퍼 등의 피처리 기판의 표면을 산화하도록 구성된다.
산화 장치(32)는, 간격을 두고 적층된 복수의 반도체 웨이퍼(피처리 기판)를 수납하여 처리하는 처리 영역(35)을 내부에 규정하는, 하단부가 개방된 천장이 있 는 원통체 형상의 처리 용기(반응실)(34)를 갖는다. 처리 용기(34)의 전체는, 예를 들어 석영에 의해 형성된다. 처리 용기(34) 내의 천장에는, 석영제의 천장판(36)이 배치되어 밀봉된다. 처리 용기(34)의 하단부 개구에는, 원통체 형상으로 성형된 매니폴드(38)가 O링 등의 밀봉 부재(40)를 통해 연결된다. 또한, 매니폴드(38)를 별도 설치하지 않고, 전체를 원통체 형상의 석영제의 처리 용기로 구성할 수도 있다.
매니폴드(38)는 예를 들어 스테인레스 스틸로 이루어지고, 처리 용기(34)의 하단부를 지지한다. 매니폴드(38)의 하단부 개구를 통해, 석영제의 웨이퍼 보트(42)가 승강되고, 이것에 의해, 처리 용기(34)에 대해 웨이퍼 보트(42)가 로드/언로드된다. 웨이퍼 보트(42)에는, 피처리 기판으로서, 다수매의 반도체 웨이퍼(W)가 다단으로 적재된다. 예를 들어, 본 실시 형태의 경우에 있어서, 웨이퍼 보트(42)의 지지 기둥(42A)에는, 예를 들어 50 내지 200매 정도의 직경이 300 ㎜의 웨이퍼(W)가 대략 동일 간격으로 다단으로 지지 가능하게 된다.
웨이퍼 보트(42)는, 석영제의 보온통(44)을 통해 테이블(46) 상에 적재된다. 테이블(46)은, 매니폴드(38)의 하단부 개구를 개폐하는 예를 들어 스테인레스 스틸제의 덮개 부재(48)를 관통하는 회전축(50) 상에 지지된다.
회전축(50)의 관통부에는, 예를 들어 자성 유체 밀봉부(52)가 개재 설치되고, 회전축(50)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개 부재(48)의 주변부와 매니폴드(38)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(54)가 개재 설치되어, 용기 내의 밀봉성을 유지한다.
회전축(50)은, 예를 들어 보트 엘리베이터 등의 승강 기구에 지지된 아암(56)의 선단부에 장착된다. 승강 기구에 의해, 웨이퍼 보트(42) 및 덮개 부재(48) 등이 일체적으로 승강된다. 또한, 테이블(46)을 덮개 부재(48)측으로 고정하여 설치하고, 웨이퍼 보트(42)를 회전시키는 일없이 웨이퍼(W)의 처리를 행하도록 해도 좋다.
매니폴드(38)의 측부에는, 처리 용기(34) 내의 처리 영역(35)에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는, 산화성 가스 공급계(58), 환원성 가스 공급계(60), 및 불활성 가스 공급계(61)를 포함한다. 산화성 가스 공급계(58)는, 산화성 가스로서, 예를 들어 O2 가스를 공급한다. 또한, O2 가스 대신에, 이것보다도 활성화의 정도가 큰 오존을 이용해도 좋다. 환원성 가스 공급계(60)는, 환원성 가스로서, 예를 들어 H2 가스를 공급한다. 불활성 가스 공급급계(61)는, 퍼지용 혹은 압력 제어용 불활성 가스로서, 예를 들어 N2 가스를 공급한다. 처리 가스와 사용될 때에, 산화성 가스 및 환원성 가스의 각각에는, 필요에 따라서 적당한 양의 캐리어 가스(예를 들어 N2 가스)가 혼합될 가능성도 있지만, 이하에서는, 설명을 용이하게 하기 위해, 캐리어 가스에 대해서는 언급하지 않는다.
구체적으로는, 산화성 가스 공급계(58) 및 환원성 가스 공급계(60)는, 매니폴드(38)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 연장하는 석영관으로 이루어지는 가스 분산 노즐(62, 64)을 각각 갖는다(도2 참조). 각 가스 분산 노즐(62, 64)에는, 그 길이 방향(상하 방향)을 따라 또한 웨이퍼 보트(42) 상의 웨이 퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(62A, 64A)이 소정의 간격을 두고 형성된다.
노즐(62)은, 가스 공급 라인(가스 통로)(66, 67)을 통해 O2 및 N2 가스의 가스원(58S, 61S)에 각각 접속된다. 노즐(64)은, 가스 공급 라인(가스 통로)(68, 69)을 통해 H2 가스 및 N2 가스의 가스원(60S, 61S)에 각각 접속된다. 가스 공급 라인(66, 67, 68, 69) 상에는, 개폐 밸브(66A, 67A, 68A, 69A)와 매스플로우 컨트롤러와 같은 유량 제어기(66B, 67B, 68B, 69B)가 배치된다. 이것에 의해, O2 가스, H2 가스, 및 N2 가스가 각각 유량 제어되면서 공급 가능하게 된다.
처리 용기(34)의 측벽의 일부에는, 그 높이 방향을 따라 노즐 수용 오목부(70)가 배치된다. 노즐 수용 오목부(70)는, 처리 용기(34)의 측벽을 상하 방향을 따라 소정의 폭으로 깎아 내는 것에 의해 형성한 상하로 가늘고 긴 개구(72)를 갖는다. 이 개구(72)는 처리 용기(34)의 외벽에 기밀하게 접합된 석영제의 커버(73)에 의해 덮인다. 커버(73)는, 처리 용기(34)의 외측으로 돌출하도록 단면 오목부 형상을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 처리 용기(34)의 측벽으로부터 돌출하고 또한 한쪽이 처리 용기(34) 내로 접속된 노즐 수용 오목부(70)가 형성된다. 즉, 노즐 수용 오목부(70)의 내부 공간은, 개구(72)를 통해 처리 용기(34) 내의 처리 영역(35)에 연통한다. 개구(72)는, 웨이퍼 보트(42)에 보유 지지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향으로 충분히 길게 형성된다.
산화성 가스의 가스 분산 노즐(62) 및 환원성 가스의 가스 분산 노즐(64)의 각각은, 웨이퍼 보트(42) 상의 최하 레벨의 웨이퍼(W)보다도 아래의 위치에서, 처리 용기(34)의 반경 방향 외측으로 굴곡된다. 그 후, 가스 분산 노즐(62, 64)은, 노즐 수용 오목부(70) 내의 제일 안쪽[처리 용기(34)의 중심으로부터 제일 멀어진 부분]의 위치에서, 나란히 수직으로 기립한다. 가스 분산 노즐(62, 64)의 가스 분사 구멍(62A, 64A)은, 웨이퍼 보트(42) 상의 복수의 웨이퍼(W)의 각 사이에 배치되고, 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록, 수평 방향으로 대략 균일하게 산화성 가스(O2) 및 환원성 가스(H2)를 각각 공급한다. 가스 분산 노즐(62, 64)의 가스 분사 구멍(62A, 64A)으로부터 분사된 O2 가스를 구비하는 산화성 가스 및 H2 가스를 구비하는 환원성 가스는, 내측을 향해 분사되고, 개구(72)를 통해 웨이퍼 보트(42) 상의 웨이퍼(W)에 공급된다. 가스 분산 노즐(62, 64)로부터 N2 가스를 구비하는 불활성 가스가 각각 분사되는 경우도, 마찬가지로 공급되어, 웨이퍼(W)에 대해 평행한 가스 흐름이 형성된다.
한편, 노즐 수용 오목부(70)에 대향하는 처리 용기(34)의 반대측에는, 이 내부 분위기를 진공 배기하기 위해, 처리 용기(34)의 측벽을 깎아 내는 것에 의해 형성한 가늘고 긴 배기구(74)가 배치된다. 도3에 도시하는 바와 같이, 배기구(74)는, 웨이퍼 보트(42)에 보유 지지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향으로 충분히 길게 형성된다. 배기구(74)에는, 이것을 덮도록 하여 석영으로 이루어지는 단면 역ㄷ자형으로 성형된 배기구 커버 부재(78)가 용접에 의해 장착된다. 배기 커버 부재(78)는, 처리 용기(34)의 측벽을 따라 상방으로 연장하고, 처리 용기(34)의 상방에 가스 출구(80)가 형성된다. 가스 출구(80)에는, 진공 펌프 등을 배치한 진공 배기계(84)가 접속된다. 진공 배기계(84)는, 가스 출구(80)에 연결된 배기 통로(86)를 갖고, 그 상류측으로부터 차례로 밸브 유닛(개방도 조정용 밸브)(88), 진공 펌프(90) 등이 배치된다.
처리 용기(34)를 포위하도록 케이싱(81)이 배치된다. 케이싱(81)의 내면 상에는, 처리 용기(34) 내의 분위기 및 웨이퍼(W)를 가열하는 히터(82)가 배치된다. 히터(82)로서는, 컨테미네이션이 없고 승강온 특성이 우수한 카본 와이어 등이 이용된다. 처리 용기(34) 내의 배기구(74)의 근방에는, 히터(82)를 제어하기 위한 열전대(도시하지 않음)가 배치된다.
또한 산화 장치(32)는, 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 주 제어부(92)를 구비한다. 주 제어부(92)는, 이것에 부수되는 기억부에 미리 기억된, 산화 처리의 처리 레시피, 예를 들어, 형성되는 막의 막 두께나 조성에 따라서 후술하는 산화 처리를 행한다. 이 기억부에는 또한, 처리 가스 유량과 막의 막 두께나 조성과의 관계가 미리 제어 데이터로서 기억된다. 따라서, 주 제어부(92)는, 이들의 기억된 처리 레시피나 제어 데이터를 기초로 하여, 승강 기구, 가스 공급계(58, 60, 61), 배기계(84)[밸브 유닛(88)을 포함함], 히터(82) 등을 제어할 수 있다.
도12는 도1에 도시한 장치의 주 제어부(92)의 구성의 개략을 나타내는 블럭도이다. 주 제어부(92)는, CPU(210)를 갖고, 여기에, 기억부(212), 입력부(214), 출력부(216) 등이 접속된다. 기억부(212)에는, 처리 프로그램이나 처리 레시피가 기억된다. 입력부(214)는, 사용자와 대화하기 위한 입력 장치, 예를 들어, 키보드나 포인팅 디바이스, 및 기억 매체의 드라이브 등을 포함한다. 출력부(216)는, 처리 장치의 각 기기를 제어하기 위한 제어 신호를 출력한다. 도12는 또한, 컴퓨터에 착탈 가능한 기억 매체(218)도 아울러 나타낸다.
후술하는 산화 방법은, 프로세서상에서 실행하기 위한 프로그램 지령으로서, 컴퓨터로 판독 가능한 기억 매체에 기입하여 각종 반도체 처리 장치에 적용할 수 있다. 혹은, 이러한 종류의 프로그램 지령은, 통신 매체에 의해 전송하여 각종 반도체 처리 장치에 적용할 수 있다. 기억 매체는, 예를 들어, 자기 디스크{플랙시블 디스크, 하드 디스크[일례는 기억부(212)에 포함되는 하드 디스크] 등}, 광 디스크(CD, DVD 등), 마그네트 옵티컬 디스크(M0 등), 반도체 메모리 등이다. 반도체 처리 장치의 동작을 제어하는 컴퓨터는, 기억 매체에 기억된 프로그램 지령을 판독하고, 이것을 프로세서상에서 실행하는 것에 의해, 후술하는 방법을 실행한다.
다음에, 도1에 도시하는 장치를 이용하여 행해지는 산화 방법에 대해 설명한다. 개략적으로는, 이 산화 방법에서는, 웨이퍼(W)를 수납한 처리 영역(35)을 배기하면서, 처리 영역(35)에 O2 가스를 구비하는 산화성 가스 및 H2 가스를 구비하는 환원성 가스를 공급한다. 산화성 가스 및 환원성 가스는 처리 영역(35)에 공급되고, 히터(82)의 열에 의해 활성화된다. 이것에 의해, 산화성 가스 및 환원성 가스를 반응시켜 처리 영역(35) 내에서 산소 활성종과 수산기 활성종을 발생시키고, 이 들을 사용하여 웨이퍼(W)의 표면에 대해 산화 처리를 행한다.
산화 장치(32)가, 반도체 웨이퍼(W)가 로드되어 있지 않은 대기 상태일 때에는, 처리 영역(35)은 프로세스 온도보다 낮은 온도로 유지된다. 처리시에는, 우선, 다수매, 예를 들어 50 내지 200매의 300 ㎜ 사이즈의 웨이퍼(W)를 보유 지지한 상온의 웨이퍼 보트(42)를, 소정의 온도로 설정된 처리 용기(34) 내에 로드한다. 웨이퍼는 예를 들어 실리콘 기판으로 이루어지고, 그 표면에는 산화 대상으로 되는 실리콘 또는 실리콘 산화막(처리에 따라서는 금속막, 질화막 등의 경우도 있음)이 전체적으로 혹은 부분적으로 노출되어 있다. 다음에, 처리 용기(34) 내를 진공 배기하여 소정의 처리 압력으로 유지하는 동시에, 웨이퍼 온도를 상승시켜 산화용 처리 온도로 안정될 때까지 대기한다. 다음에, O2 가스를 구비하는 산화성 가스와 H2 가스를 구비하는 환원성 가스를, 각각 유량 제어하면서 가스 분산 노즐(62, 64)로부터 공급한다. 이때, 웨이퍼 보트(42)를 회전시키면서, 웨이퍼 보트(42)에 지지되어 있는 웨이퍼(W)의 표면의 실리콘을 산화하여 실리콘 산화막(SiO2)을 형성한다.
O2 가스를 구비하는 산화성 가스는, 가스 분산 노즐(62)의 가스 분사 구멍(62A)으로부터 공급된다. H2 가스를 구비하는 환원성 가스는 가스 분산 노즐(64)의 가스 분사 구멍(64A)으로부터 공급된다. 이때, 처리 영역(35)을 사이에 두고 가스 분사 구멍(62A, 64A)에 대향하는 상하 방향으로 긴 배기구(74)로부터 처리 영역(35)이 배기된다. 이것에 의해, 웨이퍼 보트(42) 상의 복수의 웨이퍼(W)에 대해, 산화성 가스 및 환원성 가스의 평행한 가스 흐름이 형성된다. 처리 용기(34) 내로 도입된 O2 가스와 H2 가스는, 처리 영역(35)을 확산하면서 히터(82)의 열에 의해 활성화되어, 연소 반응을 발생시킨다. 이 반응 과정에 있어서, 산소 활성종(O*)과 수산기 활성종(OH*)과 수증기(H2O)가 발생하고(기호「*」는 래디컬인 것을 나타냄), 이들에 의해 웨이퍼 표면의 실리콘이 산화되어 실리콘 산화막이 형성된다.
이와 같이, 웨이퍼(W)에 대해 산화성 가스 및 환원성 가스의 평행한 가스 흐름을 형성하면서 히터(82)에 의해 가열하고, 이들에 연소 반응을 발생시키는 것에 의해, 산화에 필요한 활성종을 발생시킨다. 이것에 의해, 전체에서 다량의 활성종을 발생시키고, 이들을 웨이퍼 표면의 산화에 기여시켜, 높은 비율로 산화막을 형성할 수 있다.
종래 장치의 경우에는, 처리 영역 내에 있어서 가스의 흐름이 상류측으로부터 하류측으로 감에 따라서, 그 도중에 활성종이 산화를 위해 서서히 소비된다. 이 때문에, 웨이퍼 표면의 패턴 형상(표면적)이나 막종에 따라서는 활성종의 소비량이 크게 변동하는 경향이 있다. 이 경우, 막 두께의 높은 재현성을 유지하기 위해, 웨이퍼 표면의 패턴 면적이나 막종의 변화에 따라서 최적화되는 가스 유량 등의 처리 조건을 구하는 예비 조정 작업이 매우 복잡한 것으로 된다.
그러나, 본 실시 형태의 방법에 따르면, 상술한 바와 같이, 웨이퍼(W)에 대해 산화성 가스 및 환원성 가스의 평행한 가스 흐름을 형성하면서 히터(82)에 의해 가열하고, 이들에 연소 반응을 발생시킨다. 이 경우, 웨이퍼 상에 다량의 활성종 을 공급할 수 있어, 상대적으로 활성종의 변동률을 억제할 수 있다. 이 결과, 상술한 바와 같이 웨이퍼 표면의 패턴 면적이나 막종이 변화해도, 이것에 대해 처리 조건의 조정의 필요성을 억제할 수 있다. 이 때문에, 최적화된 가스 유량 등의 처리 조건의 조정 작업을 간단하게 할 수 있다.
상기 산화 처리의 처리 조건은 다음과 같지만, 이하의 조건에 한정되는 것은 아니다. 즉, 처리 온도는 450 ℃ 내지 1100 ℃의 범위 내, 바람직하게는 하층의 소자 등의 내열성 등을 고려하여 450 ℃ 내지 750 ℃의 범위 내이다. 처리 온도가 450 ℃보다도 낮으면, 상기한 활성종(래디컬)이 충분히 발생하지 않는다. 처리 온도가 1100 ℃보다도 높으면, 처리 용기(34)나 웨이퍼 보트(42) 등의 내열 온도를 초과해 버려, 안전한 처리를 할 수 없게 된다. 처리 압력은, 50 mTorr 내지 20 Torr(1 Torr = 133 ㎩), 전형적으로는 5 Torr 이하, 바람직하게는 3.5 Torr 이하, 보다 바람직하게는 1 Torr 이하, 예를 들어 0.35 Torr이다. 처리 압력이 20 Torr보다도 크면, 상기한 활성종이 충분히 발생하지 않게 된다.
O2 가스의 유량은, 예를 들어 10 내지 30000 sccm의 범위 내이다. H2 가스의 유량은, 예를 들어 1 내지 100000 sccm의 범위 내, 바람직하게는 500 내지 10000 sccm의 범위 내이다. 단, 가스 유량은, 처리 용기(34)의 크기에 의존한다. 또한, 처리 시간은 형성하는 산화막의 막 두께에 의존한다.
<실험 1 : 성막율(막 두께)>
상기 실시 형태의 산화 장치에 관해, 수소 농도와 성막율(막 두께)과의 관계 에 대해 평가를 행했다. 실시예 PE1로서, 도1에 도시한 장치에 있어서, O2 가스와 H2 가스를 이용하여 상기 실시 형태의 방법에 의해 산화 처리를 행했다. 실시예 PE1의 처리 조건은, 처리 온도가 750 ℃, 처리 압력이 0.35 Torr, O2 유량이 2 slm(standard liter per minute)(고정), H2의 유량이 다른 값(파라미터), 처리 시간이 30분으로 했다. 비교예 CE1에서는, O2 가스 및 H2 가스를 함께, 처리 영역의 하방으로부터 공급하여 상방으로부터 배기하는 형식의 종형 열처리 장치를 사용하여 산화 처리를 행했다. 비교예 CE1의 처리 조건은, 처리 온도가 850 ℃, 처리 압력이 0.4 Torr, "O2 + H2"의 유량이 2.7 slm(고정)(단, H2의 유량이 파라미터), 처리 시간이 30분으로 했다.
도4는 실시예 PE1 및 비교예 CE1에 있어서의 수소 농도([H2/(H2 + 02)] × 100) [%]와 성막율(막 두께)과의 관계를 나타내는 그래프이다. 도4에 나타내는 바와 같이, 실시예 PE1 및 비교예 CE1의 양자에 있어서, 막 두께(성막율)는, 수소 농도가 제로로부터 상승함에 따라서 상승하고, 수소 농도가 30 내지 45 ％ 정도에서 피크로 되고, 그 후 점차 저하했다. 그러나, 막 두께의 피크치의 근방에서는, 실시예 PE1의 쪽이 비교예 CE1보다도, 막 두께가 1 ㎚ 정도 컸다. 또한, 실시예 PE1에서는, 비교예 CE1보다도 처리 온도가 100 ℃ 정도 낮아도, 성막율은 컸다. 따라서, 상기 실시 형태에 관한 장치는, 종래 장치에 비해, 성막율을 향상시킬 수 있는 것이 확인되었다.
<실험 2 : 막 두께의 면내 균일성>
상기 실시 형태의 산화 장치에 관해, 처리 압력과 막 두께의 면내 균일성과의 관계에 대해 평가를 행했다. 실시예 PE2로서, 도1에 도시한 장치에 있어서, O2 가스와 H2 가스를 이용하여 상기 실시 형태의 방법에 의해 산화 처리를 행했다. 실시예 PE2의 처리 조건은, 처리 온도가 750 ℃, 처리 압력이 다른 값(파라미터), O2의 유량이 2 slm, H2의 유량이 1 slm, 처리 시간이 30분으로 했다. 비교예 CE2에서는, 실험 1과 마찬가지로, O2 가스 및 H2 가스를 함께, 처리 영역의 하방으로부터 공급하여 상방으로부터 배기하는 형식의 종형 열처리 장치를 사용하여 산화 처리를 행했다. 비교예 CE2의 처리 조건은, 처리 온도가 900 ℃, 처리 압력이 다른 값(파라미터), O2의 유량 1.8 slm, H2의 유량이 0.9 slm, 처리 시간이 20분으로 했다.
도5는 실시예 PE2 및 비교예 CE2에 있어서의 처리 압력과 산화막의 막 두께의 면내 균일성과의 관계를 나타내는 그래프이다. 도5에 나타내는 바와 같이, 비교예 CE2의 경우, 막 두께의 면내 균일성은, 처리 압력이 올라감에 따라서 상승하여 열화하고, 3.5 Torr 정도에서 피크로 되고, 그 후 저하하여 양호하게 되었다. 한편, 실시예 PE2의 경우, 막 두께의 면내 균일성은, 처리 압력이 3.5 Torr 정도까지는 비교예 CE2와 동일한 정도이거나 그것보다도 낮게 해도 양호하고, 3.5 Torr 정도로부터 급격하게 상승하여 열화했다. 따라서, 상기 실시 형태에 관한 장치에서는, 처리 압력을 3.5 Torr(466 ㎩) 이하로 설정하면, 막 두께의 면내 균일성을 향상시킬 수 있는 것이 확인되었다.
<실험 3 : 로딩 효과>
상기 실시 형태의 산화 장치에 있어서의 로딩 효과에 대해 평가를 행했다. 로딩 효과라 함은, 웨이퍼 표면적 등에 의존하는 활성종의 소비량의 변칙이 성막율(막 두께)에 부여하는 영향을 말한다. 소비되는 활성종의 양은, 웨이퍼 표면적의 대소(요철의 유무에 따라 표면적이 변함)나 웨이퍼 표면의 종류 등에 따라 크게 변동한다. 예를 들어, 웨이퍼 표면에 요철이 많아서 표면적이 큰 경우, 혹은 웨이퍼 표면이 산화되기 쉬운 실리콘이나 금속이 노출된 상태가 되어 있는 경우, 활성종의 소비량은 커진다. 반대로, 웨이퍼 표면적이 작은 경우, 혹은 웨이퍼 표면이 산화되기 어려운, 예를 들어 실리콘 산화막이나 실리콘 질화막 등에 덮여 있는 경우, 활성종의 소비량은 작아진다.
실시예 PE3, PE4로서, 도1에 도시한 장치에 있어서, O2 가스와 H2 가스를 이용하여 상기 실시 형태의 방법에 의해 산화 처리를 행했다. 실시예 PE3, PE4의 처리 조건은, 처리 온도가 750 ℃, 처리 압력이 0.35 Torr, O2의 유량이 2 slm, H2의 유량이 0.222 slm, 처리 시간이 30분으로 했다. 비교예 CE3, CE4에서는, 실험 1과 마찬가지로, O2 가스 및 H2 가스를 함께, 처리 영역의 하방으로부터 공급하여 상방으로부터 배기하는 형식의 종형 열처리 장치를 사용하여 산화 처리를 행했다. 비교예 CE3, CE4의 처리 조건은, 처리 온도가 725 ℃, 처리 압력이 0.35 Torr, O2의 유량이 4.05 slm, H2의 유량이 0.45 slm, 처리 시간이 30분으로 했다.
실시예 PE3, PE4 및 비교예 CE3, CE4에 있어서, 웨이퍼 보트(42)의 5군데에, 베어 실리콘 웨이퍼(표면에 실리콘이 노출됨)로 이루어지는 측정용 웨이퍼를 적재했다. 측정용 웨이퍼의 위치는, 웨이퍼 보트(42)를 높이 방향으로 5개로 구획하고, 상단부측으로부터, TOP(상부), T-C(상부 중앙), CTR(중앙), B-C(하부 중앙), BTM(하부)으로 했다. 실시예 PE3, 비교예 CE3에 있어서, 측정용 웨이퍼 이외의 웨이퍼 보트(42)의 부위는, 표면이 SiO2막으로 피복된 웨이퍼를 적재했다. 실시예 PE4, 비교예 CE4에 있어서, 측정용 웨이퍼 이외의 웨이퍼 보트(42)의 부위는, 베어 실리콘 웨이퍼로 이루어지는 웨이퍼를 적재했다.
도6은 실시예 PE3, PE4 및 비교예 CE3, CE4에 있어서의 웨이퍼 위치와 산화막의 막 두께와의 관계를 나타내는 그래프이다. 도6에 있어서 중요한 점은, 로딩 효과가 웨이퍼 보트(42)의 높이 방향에 있어서 균등하게 나타나는지 여부의 점이다.
비교예 CE3, CE4에서는, BTM이나 B-C에서는 막 두께 차가 거의 제로인 것에 반해, TOP측으로 갈수록, 양 특성 곡선의 막 두께 차가 점차 커지고, TOP측에서는 H1의 막 두께 차가 생겼다. 이 경우, 웨이퍼의 막 두께의 면간 균일성을 높게 유지하기 위해서는, 웨이퍼의 표면적이나 표면의 종류가 변할 때마다 가스 공급량 등을 크게 조정하는 번잡한 조정 작업이 필요로 된다.
이것에 반해, 실시예 PE3, PE4에서는, 양 특성 곡선은 H2의 막 두께 차를 유 지하여 대략 평행 상태로 변화하는 태양을 나타냈다. 이 경우, 웨이퍼의 표면적이나 표면의 종류가 변해도, 면간 방향에 있어서 모든 웨이퍼의 막 두께가 균등하게 얇거나, 혹은 두꺼워진다. 바꾸어 말하면, 로딩 효과가 웨이퍼 보트의 길이 방향에 있어서 대략 균등하게 나타난다. 따라서, 비교예 CE3, CE4의 경우에 필요로 된 웨이퍼의 막 두께의 균일성을 높게 유지하기 위한 가스 공급량 조정 등의 번잡한 조정 작업을 행할 필요가 없거나 혹은 약간으로 끝낼 수 있다.
도7은 도6의 그래프를 기초로 하여 로딩 효과에 의한 막 두께 차의 변동을 구한 그래프이다. 도7 중, 곡선 CE3-4는, [비교예 CE3의 값] - [비교예 CE4의 값]의 특성을 나타낸다. 곡선 PE3-4는, [실시예 PE3의 값] - [실시예 PE4의 값]의 특성을 나타낸다. 도7에 나타내는 바와 같이, 곡선 CE3-4, PE3-4는, 모두 BTM 위치로부터 TOP 위치를 향함에 따라서 상향으로 경사지고, 막 두께 차(저하량)가 조금씩 커졌다.
도8은 도7의 그래프를 기초로 하여 B-C 위치에 있어서의 막 두께 차를 기준으로 했을 때의 각 위치의 막 두께 차의 비율을 구한 그래프이다. 또한, 위치 BTM과 TOP은 여기서는 생략하고 있다. 도8 중, 곡선 D(CE3-4)는 비교예 CE3, CE4에 대응하고, 곡선 D(PE3-4)는 실시예 PE3, PE4에 대응한다.
도8에 나타내는 바와 같이, 비교예에 관한 곡선 D(CE3-4)의 경우, B-C 위치로부터 T-C 위치측으로 감에 따라서, 막 두께 차의 비율은 257 ％까지 도달하여 매우 커졌다. 이것은, 전술한 바와 같이, 가스 공급량 등을 크게 조정하는 번잡한 조정 작업이 필요한 것을 의미한다.
이것에 반해, 실시예에 관한 곡선 D(PE3-4)의 경우, B-C 위치로부터 T-C 위치측으로 가도 막 두께 차의 비율은 고작 119 ％로, 매우 작았다. 이것은, 전술한 바와 같이, 가스 공급량 등을 조정하는 번잡한 조정 작업을 없앨 수 있거나, 혹은 조정 작업을 행한다 해도 약간으로 끝내는 것을 의미한다.
<배기구의 변형예>
도9a 내지 도9c는 처리 용기에 형성된 배기구의 형상의 변형예를 나타내는 도면이다. 도9a에 나타내는 변형예에서는, 배기구(74)의 개구에 예를 들어 석영제의 배기판(100)이 배치되고, 이 배기판(100)에 개구 폭이 길이 방향으로 변화하는 세로로 긴 배기구(76A)가 형성된다. 이 경우, 이 배기구(76A)의 폭은, 배기되는 가스의 흐름 방향의 하류측(도시예에서는 상방)으로 감에 따라서 점차 좁아진다. 이것에 의해, 각 웨이퍼 사이에 있어서 횡방향으로 흐르는 가스 흐름이, 웨이퍼 보트(42)의 상하 사이에서 보다 균일화된다.
도9b에 나타내는 변형예에서는, 배기구(74)의 개구에 배기판(100)이 배치되고, 이 배기판(100)에 면적이 동일한 원형의 복수(4개)의 배기구(76B)가 배열하여 형성된다. 도9c에 나타내는 변형예에서는, 배기구(74)의 개구에 배기판(100)이 배치되고, 이 배기판(100)에 면적이 다른 원형의 복수(5개)의 배기구(76C)가 배열하여 형성된다. 이 경우, 배기되는 가스의 흐름 방향의 하류측(도시예에서는 상방)으로 감에 따라서 점차 배기구(76C)의 개구 면적은 작아진다. 이것에 의해, 각 웨이퍼 사이에 있어서 횡방향으로 흐르는 가스 흐름이, 웨이퍼 보트(42)의 상하 사이에서 보다 균일화된다.
<가스 노즐의 변형예>
도10a, 도10b는 가스 노즐의 배치 위치의 변형예를 나타내는 단면도이다. 도10a에 나타내는 변형예에서는, 전술한 노즐 수용 오목부(70)(도2 참조)를 형성하는 일없이, 용기 측벽과 웨이퍼 주연부와의 사이의 공간에 상기 양 가스 노즐(62, 64)이 배열하여 배치된다. 이 구성은, 처리 용기(34)의 측벽과 웨이퍼(W)의 주연부와의 사이에 충분한 공간이 존재하는 경우에 유효하게 된다.
도10b에 나타내는 변형예에서는, 2개의 가스 노즐(62, 64)이, 배기구(74)의 폭보다도 큰 소정의 간격(L1)만큼 이격시킨 상태로 배치된다. 이 경우, 양 가스 노즐(62, 64)이 처리 용기(34)의 한쪽의 반원호 부분(104A)에 배치되고, 배기구(74)가 다른 쪽의 반원호 부분(104B)에 배치된다. 이 경우, 바람직하게는, 양 가스 노즐(62, 64)을 연결하는 선분을 2 등분하도록 직교하는 직선 상에 배기구(74)가 배치된다.
일반적으로, 각 가스 노즐(62, 64)의 가스 분사 구멍(62A, 64A)에 접근한 영역에서는 분사 가스의 농도가 높기 때문에, 상기 가스에 의한 활성종의 발생이 억제되는 경향이 있다. 이 때문에, 도10a에 도시하는 바와 같이 양 가스 노즐(62, 64)을 서로 접근시켜 배치하면, 활성종의 발생 억제 작용이 상승적으로 작용하여 막 두께에 악영향을 미칠 우려가 있다. 따라서, 도10b에 도시하는 바와 같이, 양 가스 노즐(62, 64)을, 서로 영향을 주지 않는 임의의 정도의 간격(L1)만큼 이격시키면, 상기 악영향의 상승 작용의 발생을 방지할 수 있다.
도11a, 도11b는 가스 노즐의 다른 변형예를 나타내는 개략 사시도 및 단면도 이다. 도11a, 도11b에 나타내는 변형예에서는, 2개의 가스 노즐(62, 64)이 접합되어 일체화된다. 여기서는, 각 가스 노즐(62, 64)의 단면은 직사각 형상이지만, 이 형상은 원형 등의 다른 형상이라도 좋다. 양 가스 노즐(62, 64)의 가스 분사 구멍(62A, 64A)의 가스 분사 방향측에는, 가스 혼합실(108)을 형성하도록, 대략 반원호형의 석영제의 구획벽(106)이 용접에 의해 접합된다. 구획벽(106)에는, 그 길이 방향(수직 방향)을 따라 소정의 간격으로 복수의 가스 분사 구멍(110)이 형성된다. 가스 분사 구멍(110)은, 웨이퍼 보트(42) 상의 복수의 웨이퍼(W)의 각 사이에 배치되고, 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록, 수평 방향으로 대략 균일하게 가스를 공급한다.
양 가스 노즐(62, 64)의 가스 분사 구멍(62A, 64A)으로부터 분사된 O2 가스와 H2 가스는, 가스 혼합실(108) 내에서 혼합된 후, 가스 분사 구멍(110)으로부터 웨이퍼(W)측을 향해 분사된다. 이 경우, O2 와 H2 가스의 양 가스의 혼합이 촉진되므로, 그만큼, 반응이 가속된다. 따라서, 보다 낮은 처리 온도, 예를 들어 400 ℃ 정도의 저온에서도 산화 처리를 행할 수 있다.
<그 밖의 변형예>
상기 실시 형태에서는, 산화성 가스로서 O2 가스를 이용하고, 환원성 가스로서 H2 가스를 이용한다. 상기 산화성 가스는, O2와 O3와 NxOy(x, y는 정수)로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 이용할 수 있다. 상기 NxOy에는, 예를 들어 NO, N2O, NO2 등이 포함된다. 또한, 상기 환원성 가스는, H2와 NH3와 CH4와 HCl과 D(중수소)와 D2와 ND3와 CD4와 DCl로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 이용할 수 있다.
상기 실시 형태에서는, 반도체 웨이퍼의 표면에 실리콘이 노출되는 경우를 예로 들어 설명했다. 그러나, 이것에 한정되지 않고, 실리콘 산화막, 실리콘 질화막, 금속막, 금속 산화막, 금속 질화막 등이 표면에 노출되는 경우에도 본 발명을 적용하여, 이들을 산화할 수 있다. 또한, 표면에 실리콘 산화막이 있는 경우에는, 산화에 의해 실리콘 산화막의 두께가 증가한다.
상기 실시 형태에서는, 한번에 복수매의 웨이퍼를 처리 가능한 뱃치(batch)식의 산화 장치를 예로 들어 설명했다. 그러나, 이것에 한정되지 않고, 웨이퍼를 1매씩 처리하는 매엽식의 산화 장치에도 적용할 수 있다.
상기 실시 형태에서는, 피처리 기판으로서 반도체 웨이퍼를 예로 들어 설명했다. 그러나, 이것에 한정되지 않고, 유리 기판, LCD 기판, 세라믹 기판 등에도 본 발명을 적용할 수 있다.
추가적인 이점 및 변경들은 해당 기술 분야의 숙련자들에게 용이하게 발생할 것이다. 따라서, 보다 넓은 관점에서의 본 발명은 본 명세서에 도시되고 설명된 특정 설명 및 대표적인 실시예로 한정되지 않는다. 따라서, 첨부된 청구범위 및 그와 균등한 것에 의해 한정된 바와 같은 일반적인 본 발명의 개념의 기술 사상 또는 범위를 벗어나지 않고 다양한 변경들이 이루어질 수도 있다.
도1은 본 발명의 실시 형태에 관한 종형 열처리 장치(산화 장치)를 도시하는 단면도.
도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도.
도3은 도1에 도시한 장치의 배기구를 도시하는 정면도.
도4는 실시예 PE1 및 비교예 CE1에 있어서의 수소 농도와 성막율(막 두께)과의 관계를 나타내는 그래프.
도5는 실시예 PE2 및 비교예 CE2에 있어서의 처리 압력과 산화막의 막 두께의 면내 균일성과의 관계를 나타내는 그래프.
도6은 실시예 PE3, PE4 및 비교예 CE3, CE4에 있어서의 웨이퍼 위치와 산화막의 막 두께와의 관계를 나타내는 그래프.
도7은 도6의 그래프를 기초로 하여 로딩 효과에 의한 막 두께 차의 변동을 구한 그래프.
도8은 도7의 그래프를 기초로 하여 B-C 위치에 있어서의 막 두께 차를 기준으로 했을 때의 각 위치의 막 두께 차의 비율을 구한 그래프.
도9a 내지 도9c는 처리 용기에 형성된 배기구의 형상의 변형예를 나타내는 도면.
도10a, 도10b는 가스 노즐의 배치 위치의 변형예를 나타내는 단면도.
도11a, 도11b는 가스 노즐의 다른 변형예를 나타내는 개략 사시도 및 단면도.
도12는 도1에 도시한 장치의 주 제어부의 구성의 개략을 나타내는 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
32 : 산화 장치
34 : 처리 용기
35 : 처리 영역
38 : 매니폴드
42 : 웨이퍼 보트
58 : 산화성 가스 공급계
60 : 환원성 가스 공급계
62, 64 : 노즐
W : 웨이퍼

Claims (20)

  1. 반도체 처리용 산화 장치이며,
    간격을 두고 적층된 상태에서 복수의 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
    상기 처리 영역의 한쪽측에서 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 공급하는 가스 공급계와,
    상기 처리 용기의 주위에 배치된, 상기 처리 영역을 가열하는 히터와,
    상기 처리 영역을 사이에 두고 상기 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하는 배기계와,
    상기 장치의 동작을 제어하는 제어부를 구비하고,
    상기 가스 공급구는 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 가스 분사 구멍을 구비하고,
    상기 제어부는, 상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키고, 상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대해 산화 처리를 행하도록 미리 설정되고,
    상기 배기구는 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 반도체 처리용 산화 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 배기구는 배기류의 하류측일수록 개구 면적이 작아지도록 형성되는 반도체 처리용 산화 장치.
  4. 제1항에 있어서, 상기 배기구는, 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 배기 구멍을 구비하는 반도체 처리용 산화 장치.
  5. 제1항에 있어서, 상기 가스 공급구는, 상기 산화성 가스 및 상기 환원성 가스를 각각 공급하는 제1 및 제2 가스 공급구를 구비하고, 상기 제1 및 제2 가스 공급구의 각각은 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 제1 가스 분사 구멍 및 복수의 제2 가스 분사 구멍을 각각 구비하는 반도체 처리용 산화 장치.
  6. 제5항에 있어서, 상기 처리 용기에, 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 노즐 수용 오목부가 형성되고, 상기 복수의 제1 가스 분사 구멍을 갖는 제1 노즐과 상기 복수의 제2 가스 분사 구멍을 갖는 제2 노즐이, 상기 노즐 수용 오목부 내에 병설되는 반도체 처리용 산화 장치.
  7. 제5항에 있어서, 상기 제1 및 제2 가스 공급구는 상기 배기구보다도 넓은 폭으로 이격되는 반도체 처리용 산화 장치.
  8. 제1항에 있어서, 상기 가스 공급구는, 상기 산화성 가스 및 상기 환원성 가스를 혼합하는 혼합실의 측벽에 형성되고, 상기 산화성 가스 및 상기 환원성 가스는 가스원으로부터 상기 혼합실 내에 공급되는 반도체 처리용 산화 장치.
  9. 제8항에 있어서, 상기 산화성 가스 및 상기 환원성 가스는 제1 및 제2 가스 공급구로부터 상기 혼합실 내에 각각 분사되고, 상기 제1 및 제2 가스 공급구의 각각은 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 제1 가스 분사 구멍 및 복수의 제2 가스 분사 구멍을 각각 구비하는 반도체 처리용 산화 장치.
  10. 제1항에 있어서, 상기 가스 공급계는, 상기 산화성 가스 및 상기 환원성 가스의 가스원을 구비하고, 상기 산화성 가스는 O2와 O3와 NxOy(x, y는 정수)로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 포함하고, 상기 환원성 가스는 H2와 NH3와 CH4와 HCl과 D(중수소)와 D2와 ND3와 CD4와 DCl로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 포함하는 반도체 처리용 산화 장치.
  11. 반도체 처리용 산화 방법이며,
    처리 용기의 처리 영역 내에 간격을 두고 적층된 상태에서 복수의 피처리 기판을 수납하는 공정과,
    상기 처리 영역의 한쪽측에서 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 공급하는 공정과,
    상기 처리 용기의 주위에 배치된 히터에 의해 상기 처리 영역을 가열하는 것에 의해, 상기 산화성 가스 및 상기 환원성 가스를 활성화하는 공정과,
    상기 처리 영역을 사이에 두고 상기 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하고, 상기 피처리 기판의 표면을 따라 상기 산화성 가스 및 상기 환원성 가스를 흘리는 공정과,
    상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키는 공정과,
    상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대해 산화 처리를 행하는 공정을 구비하고,
    상기 가스 공급구는 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 가스 분사 구멍을 구비하고,
    상기 배기구는 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 반도체 처리용 산화 방법.
  12. 제11항에 있어서, 상기 피처리 기판의 상기 표면에는 실리콘 또는 실리콘 산화층이 형성되는 반도체 처리용 산화 방법.
  13. 제11항에 있어서, 상기 산화 처리의 처리 압력은 50 mTorr 내지 20 Torr 이하로 설정되는 반도체 처리용 산화 방법.
  14. 제11항에 있어서, 상기 산화 처리의 처리 온도는 400 내지 1100 ℃로 설정되는 반도체 처리용 산화 방법.
  15. 제11항에 있어서, 상기 산화성 가스는 O2와 O3와 NxOy(x, y는 정수)로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 포함하고, 상기 환원성 가스는 H2와 NH3와 CH4와 HCl과 D(중수소)와 D2와 ND3와 CD4와 DCl로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 포함하는 반도체 처리용 산화 방법.
  16. 제11항에 있어서, 상기 배기구는 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 반도체 처리용 산화 방법.
  17. 제16항에 있어서, 상기 배기구는 배기류의 하류측일수록 개구 면적이 작아지도록 형성되는 반도체 처리용 산화 방법.
  18. 제11항에 있어서, 상기 가스 공급구는, 상기 산화성 가스 및 상기 환원성 가스를 각각 공급하는 제1 및 제2 가스 공급구를 구비하고, 상기 제1 및 제2 가스 공급구의 각각은 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 제1 가스 분사 구멍 및 복수의 제2 가스 분사 구멍을 각각 구비하는 반도체 처리용 산화 방법.
  19. 제11항에 있어서, 상기 가스 공급구는, 상기 산화성 가스 및 상기 환원성 가스를 혼합하는 혼합실의 측벽에 형성되고, 상기 산화성 가스 및 상기 환원성 가스는 가스원으로부터 상기 혼합실 내에 공급되는 반도체 처리용 산화 방법.
  20. 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
    상기 프로그램 지령은, 프로세서에 의해 실행될 때, 반도체 처리용 산화 장치를 제어하여 피처리 기판의 표면을 산화하는 산화 방법을 실행하고, 상기 방법은,
    처리 용기의 처리 영역 내에 간격을 두고 적층된 상태에서 복수의 피처리 기판을 수납하는 공정과,
    상기 처리 영역의 한쪽측에서 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 공급하는 공정과,
    상기 처리 용기의 주위에 배치된 히터에 의해 상기 처리 영역을 가열하는 것에 의해, 상기 산화성 가스 및 상기 환원성 가스를 활성화하는 공정과,
    상기 처리 영역을 사이에 두고 상기 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하고, 상기 피처리 기판의 표면을 따라 상기 산화성 가스 및 상기 환원성 가스를 흘리는 공정과,
    상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키는 공정과,
    상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대해 산화 처리를 행하는 공정을 구비하고,
    상기 가스 공급구는 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 배열된 복수의 가스 분사 구멍을 구비하고,
    상기 배기구는 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 컴퓨터로 판독 가능한 매체.
KR1020070105427A 2006-10-20 2007-10-19 반도체 처리용 산화 장치 및 방법과, 컴퓨터로 판독 가능한매체 KR101201632B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00286909 2006-10-20
JP2006286909A JP5211464B2 (ja) 2006-10-20 2006-10-20 被処理体の酸化装置

Publications (2)

Publication Number Publication Date
KR20080035984A KR20080035984A (ko) 2008-04-24
KR101201632B1 true KR101201632B1 (ko) 2012-11-14

Family

ID=39318116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070105427A KR101201632B1 (ko) 2006-10-20 2007-10-19 반도체 처리용 산화 장치 및 방법과, 컴퓨터로 판독 가능한매체

Country Status (5)

Country Link
US (1) US8124181B2 (ko)
JP (1) JP5211464B2 (ko)
KR (1) KR101201632B1 (ko)
CN (1) CN101165856B (ko)
TW (1) TWI436423B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5551282B2 (ja) * 2008-08-06 2014-07-16 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5383332B2 (ja) 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5184329B2 (ja) * 2008-12-22 2013-04-17 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
US8472173B2 (en) 2009-01-28 2013-06-25 Nec Corporation Electric apparatus
KR101458195B1 (ko) * 2009-09-25 2014-11-05 주식회사 티지오테크 배치식 에피택셜층 형성장치 및 그 형성방법
JP5625981B2 (ja) * 2011-02-10 2014-11-19 東京エレクトロン株式会社 熱処理装置及び熱処理方法
DE102011078171A1 (de) * 2011-06-28 2013-01-03 Robert Bosch Gmbh Verfahren zum Aufbringen einer korrosionsfesten und verschleißfesten Schicht auf einem Metallteil
JP2013197116A (ja) * 2012-03-15 2013-09-30 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
US10006146B2 (en) 2012-03-28 2018-06-26 Kookje Electric Korea Co., Ltd. Cluster apparatus for treating substrate
CN103377902B (zh) * 2012-04-28 2016-05-04 无锡华润上华科技有限公司 热氧化晶圆生成氧化层的方法
FR3007194B1 (fr) * 2013-06-18 2015-06-12 Soitec Silicon On Insulator Procede de fabrication d'une pluralite de structures
KR102167599B1 (ko) 2014-03-04 2020-10-19 에스케이하이닉스 주식회사 칩 스택 임베디드 패키지
JP6578243B2 (ja) * 2015-07-17 2019-09-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ ガス供給ノズル、基板処理装置、半導体装置の製造方法およびプログラム
KR20180009853A (ko) * 2016-07-19 2018-01-30 삼성전자주식회사 기판 처리 장치
CN109003891A (zh) * 2018-08-09 2018-12-14 度亘激光技术（苏州）有限公司 一种半导体湿法氧化装置
CN217280688U (zh) * 2018-09-12 2022-08-23 株式会社国际电气 基板处理装置及基板保持部
CN109680242A (zh) * 2019-01-22 2019-04-26 江苏飞达环保科技有限公司 一种钢铁件表面防锈处理***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057133A (ja) 2003-08-06 2005-03-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2005175441A (ja) * 2003-11-20 2005-06-30 Tokyo Electron Ltd 被処理体の酸化方法及び酸化装置
KR100848993B1 (ko) 2003-11-20 2008-07-30 도쿄엘렉트론가부시키가이샤 피처리체의 산화 방법, 피처리체의 산화 장치 및 기록 매체

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571232A (en) 1980-06-04 1982-01-06 Mitsubishi Electric Corp Oxide film forming device
DE3924538A1 (de) 1989-07-25 1991-01-31 Goedecke Ag Indolocarbazol und dessen verwendung
JP2902012B2 (ja) 1989-10-27 1999-06-07 国際電気株式会社 低圧酸化装置
JPH0418727A (ja) 1990-05-11 1992-01-22 Kokusai Electric Co Ltd 縦型拡散装置
JPH09102463A (ja) * 1995-10-04 1997-04-15 Sharp Corp 成膜装置
US6221791B1 (en) * 1999-06-02 2001-04-24 Taiwan Semiconductor Manufacturing Company, Ltd Apparatus and method for oxidizing silicon substrates
KR100682190B1 (ko) * 1999-09-07 2007-02-12 동경 엘렉트론 주식회사 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치
KR100560867B1 (ko) * 2000-05-02 2006-03-13 동경 엘렉트론 주식회사 산화방법 및 산화시스템
US6884295B2 (en) * 2000-05-29 2005-04-26 Tokyo Electron Limited Method of forming oxynitride film or the like and system for carrying out the same
JP4078891B2 (ja) 2002-06-17 2008-04-23 日立電線株式会社 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ
CN100533683C (zh) * 2003-04-22 2009-08-26 东京毅力科创株式会社 硅氧化膜的去除方法
US7534730B2 (en) * 2003-08-26 2009-05-19 Hitachi Kokusai Electric In. Producing method of semiconductor device and substrate processing apparatus
JP4345410B2 (ja) * 2003-08-29 2009-10-14 東京エレクトロン株式会社 酸化方法
US20050121145A1 (en) * 2003-09-25 2005-06-09 Du Bois Dale R. Thermal processing system with cross flow injection system with rotatable injectors
JP4285184B2 (ja) * 2003-10-14 2009-06-24 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4706260B2 (ja) 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
CN100554506C (zh) * 2005-03-09 2009-10-28 东京毅力科创株式会社 半导体处理用的成膜方法及装置
JP4983159B2 (ja) * 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US7605095B2 (en) * 2007-02-14 2009-10-20 Tokyo Electron Limited Heat processing method and apparatus for semiconductor process
US8283261B2 (en) * 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
JP4476313B2 (ja) 2007-07-25 2010-06-09 東京エレクトロン株式会社 成膜方法、成膜装置、および記憶媒体
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057133A (ja) 2003-08-06 2005-03-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2005175441A (ja) * 2003-11-20 2005-06-30 Tokyo Electron Ltd 被処理体の酸化方法及び酸化装置
KR100848993B1 (ko) 2003-11-20 2008-07-30 도쿄엘렉트론가부시키가이샤 피처리체의 산화 방법, 피처리체의 산화 장치 및 기록 매체

Also Published As

Publication number Publication date
CN101165856B (zh) 2012-08-29
CN101165856A (zh) 2008-04-23
TWI436423B (zh) 2014-05-01
KR20080035984A (ko) 2008-04-24
US8124181B2 (en) 2012-02-28
JP2008103642A (ja) 2008-05-01
TW200834724A (en) 2008-08-16
US20080095678A1 (en) 2008-04-24
JP5211464B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
KR101201632B1 (ko) 반도체 처리용 산화 장치 및 방법과, 컴퓨터로 판독 가능한매체
KR101145477B1 (ko) 반도체 처리용 산화 장치 및 방법
KR100935257B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터 판독 가능 매체
KR101141891B1 (ko) 반도체 처리용의 산화 방법 및 장치와, 컴퓨터로 판독 가능한 매체
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
KR100980127B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체
JP2018164014A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR100888539B1 (ko) 피처리체의 산화 방법 및 산화 장치
KR20080029846A (ko) 실리콘 산화막을 형성하기 위한 성막 방법 및 장치
KR101131645B1 (ko) 반도체 처리용의 성막 방법 및 장치
KR20060048435A (ko) 반도체 처리용 성막 장치 및 성막 방법
JP4609098B2 (ja) 被処理体の酸化方法、酸化装置及び記憶媒体
US7452826B2 (en) Oxidation method and oxidation system
US11315800B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20240093361A1 (en) Vaporizer, processing apparatus and method of manufacturing semiconductor device
US7129186B2 (en) Oxidation method and oxidation system
US11387097B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2020077890A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR20230002048A (ko) 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 6